JP4206294B2 - Image processing device - Google Patents
Image processing device Download PDFInfo
- Publication number
- JP4206294B2 JP4206294B2 JP2003123113A JP2003123113A JP4206294B2 JP 4206294 B2 JP4206294 B2 JP 4206294B2 JP 2003123113 A JP2003123113 A JP 2003123113A JP 2003123113 A JP2003123113 A JP 2003123113A JP 4206294 B2 JP4206294 B2 JP 4206294B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- defect
- processing
- channel
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウェーハ上にチップを形成する製造工程で用いられる半導体ウェーハ欠陥検査画像処理装置に関する。
【0002】
【従来の技術】
半導体ウェーハ上に形成されたチップの外観検査で各々チップの形状が同一であることを利用して、前回取得したチップの画像を参照画像、今回取得した画像を検出画像とし、2つのチップの画像を比較し、差がある場合を欠陥候補として欠陥情報と欠陥画像を出力する半導体ウェーハ欠陥検査装置の画像処理装置が知られている(例えば、特許文献1参照)。
【0003】
図2は従来の構成を示す画像データの流れを示す構成図であり、オーバラップ処理80,処理チャンネル(1)50,処理チャンネル(2)60,処理チャンネル(n−1)70から構成されており、処理チャンネル内は画像遅延機能51,欠陥検出機能52から構成される。処理チャンネル(1)50,処理チャンネル(2)60,処理チャンネル(n−1)70は同一の処理を行う。検出元画像10はチャンネル分割しており、画像(1)11,画像(2)12,画像(n)13からなる。検出元画像10はオーバラップ処理80に入力し、オーバラップ処理を行った後、検出画像81,82,83となりチャンネル分割している各処理チャンネルへ入力する。処理チャンネル(1)50では画像遅延51が前回の検出画像81を1チップ分の画像を蓄積し参照画像20とする。検出画像81と参照画像20を欠陥検出機能52へ入力し、欠陥情報30と欠陥画像40を得る。
【0004】
図4は画像データ列と処理チャンネル列との関係を示す構成図であって、オーバラップ処理を説明するものである。検出元画像(1)〜検出元画像(n)からオーバラップ処理部において必要とする幅の画像を確保し、画像(1)〜画像(n)の画像を切出して処理チャンネル1〜処理チャンネル(n)に画像を転送する。図4における画像(1)〜画像(n)のそれぞれの斜線部は隣接画像と同一の画像を持つことを示す。この隣接画像と同一の画像を持たせる処理をオーバラップ処理と呼ぶ。
【0005】
図15は図4と同じく画像データ列と処理チャンネル列との関係を示す構成図であって、オーバラップ処理がない場合の検査を示すものであり、チャンネル分割数を3とした場合である。処理チャンネル(1),処理チャンネル(2),処理チャンネル(3)において参照画像と検出画像の間に位置ずれがあると、参照画像と検出画像で比較検査を行った場合、検査可部と検査不可部がそれぞれの処理チャンネルで発生する。検査ができない部分が発生してしまうことが問題となる。このため次に示すオーバラップ処理が必要になる。
【0006】
図16は図4と同じく画像データ列と処理チャンネル列との関係を示す構成図であって、オーバラップ処理を追加した場合の検査を示したものであり、チャンネル分割数が3の場合である。オーバラップ処理部において元画像(1)〜元画像(3)から画像(1)〜画像(3)を作り出す。画像(1)〜画像(3)における斜線部は隣接画像と同一の画像を持つ部分である。処理チャンネル(1),処理チャンネル(2),処理チャンネル(3)において参照画像と検出画像の間に位置ずれがあると、参照画像と検出画像で比較検査を行った場合、検査可部と検査不可部がそれぞれの処理チャンネルで発生するが、処理チャンネル(1)と処理チャンネル(2),処理チャンネル(2)と処理チャンネル(3)で同一画像部分があるため検査ができない部分をなくすことができる。検査不可部は処理チャンネル(3)の部分のみとすることができる。
【0007】
半導体ウェーハ上に形成される回路の微細化が進むと、半導体ウェーハ欠陥検査画像処理装置においても1画素寸法を小さくすることで対応するが、ウェーハ自体の寸法やウェーハを乗せるステージの寸法が小さくなるわけではないので、半導体ウェーハ上に形成される回路の微細化が進むと半導体ウェーハ欠陥検査画像処理装置における位置ずれ量は相対的に大きくなる。
【0008】
従来の技術において、参照画像と検出画像の位置ずれの範囲が小さかった場合は問題ないが、参照画像と検出画像の位置ずれの範囲が大きくなると、検査対象有効範囲の減少,オーバラップ処理の複雑化の問題が発生する。
【0009】
【表1】
【0010】
表1は単位画像幅128画素,チャンネル分割数32で、総画像幅4096画素の画像処理装置において、参照画像と検出画像の位置ずれ検出範囲と検査対象有効範囲の関係を示したものである。位置ずれ検出範囲が0の場合、総オーバラップ量は0画素であり、検査対象有効範囲は総画像幅と同じ4096画素になる。位置ずれ検出範囲が±4の場合、総オーバラップ量は256画素で、検査対象有効範囲は3840画素となる。位置ずれ検出範囲が±8の場合、総オーバラップ量は512画素で、検査対象有効範囲は3584画素となる。このように検査対象有効範囲が狭くなるということは、検査の回数を増やさなければならないと言うことであり、検査のスループットを下げてしまうという問題がある。
【0011】
図5は図4と同じく画像データ列と処理チャンネル列との関係を示す構成図であって、オーバラップ処理におけるオーバラップ回路への画像供給を示したものである。表1における位置ずれ検出範囲の0から±8を選択できる回路を実現するには、それぞれのオーバラップ回路(1)からオーバラップ回路(31)に対して複数の画像を供給する必要がある。オーバラップ回路(1)に対しては画像(1),画像(2),画像(3)を供給する必要がある。微細化の進み相対的に位置ずれ量が大きくなるために位置ずれ検出範囲を大きくすると、この方式ではオーバラップ回路に供給する画像を増やす必要がある。オーバラップ回路に供給する画像を増やすとオーバラップ回路は複雑にならざるをえない。
【0012】
【特許文献1】
特開平07−063691号公報
【0013】
【発明が解決しようとする課題】
本発明の目的は、検査対象有効範囲の確保と、複雑なオーバラップ処理なしに参照画像と検出画像の位置ずれによる検査不可部をなくすことである。
【0014】
【課題を解決するための手段】
前述の問題点を解決するために、本発明の実施例では、従来技術におけるオーバラップ処理をやめ、一つの処理チャンネルに対して二つの画像を入力し、処理チャンネル内に画像切出し回路を設ける。より詳細には、画像の取得から画像処理までをチャンネル分割による並列処理を行う場合に、取得画像をnチャンネルで取得し(nは整数)、画像処理をn−1チャンネルで行うとともに、1つの処理チャンネルに対し取得画像の2チャンネル分を転送し、1つの処理チャンネルにおいて取得画像の2チャンネル分の中から画像処理すべき1チャンネル分の画像を切出して画像処理する。
【0015】
例えば、総画像幅4096画素の画像に対し、従来は画像を128画素幅の画像32個に分割し、処理チャンネルも32個で処理していた。本発明では総画像幅4096画素の画像に対し、画像を128画素幅の画像32個に分割し、処理チャンネルは31個用意し、一つの処理チャンネルに対して二つの画像を入力して処理チャンネル内の画像切出し回路により、処理すべき128画素幅の画像を切出し処理を行う。
【0016】
この場合、参照画像と検出画像に位置ずれがあっても、256画素幅の画像の中から128画素幅の画像を切出すため±64画素の位置ずれに対応できる。本構成では処理チャンネルに対して二つの画像を入力しているのに対し、従来技術のオーバラップ処理では±8の位置ずれ検出範囲の場合オーバラップ回路に対して三つの画像を供給する必要があるため、本構成のほうが従来技術のオーバラップ処理に比べ回路は簡単になる。検査対象有効画素についても、本構成では3968画素であり、従来技術のオーバラップ処理で±8の位置ずれ検出範囲の場合の検査対象有効範囲3584画素に比べ有利である。位置ずれ検出範囲は±8よりさらに大きい場合を考えた場合、本構成のほうがさらに有利である。
【0017】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【0018】
図1は本発明の一実施例で画像データの流れを示す構成図であり、検出画像90,画像(1)91,画像(2)92,画像(3)93,画像(n−1)94,画像(n)95,処理チャンネル(1)50,処理チャンネル(2)60,処理チャンネル(n−1)70,画像遅延機能51,参照画像20,欠陥検出機能52,画像切出し機能53,画像切出し機能54,欠陥情報30,欠陥画像40により構成される。
【0019】
図3は画像データ列と処理チャンネル列との関係を示す構成図であって、図1における処理チャンネル(1)50,処理チャンネル(2)60,処理チャンネル(n−1)70に対する画像(1)91,画像(2)92,画像(3)93,画像(n−1)94,画像(n)95の入力について説明した構成図であり、処理チャンネル(1)50に対しては画像(1)91,画像(2)92を入力し、処理チャンネル(2)60に対しては画像(2)92,画像(3)93を入力し、処理チャンネル(n−1)70に対しては画像(n−1)94,画像(n)95を入力し、処理チャンネル(3)から処理チャンネル(n−2)についても同様に画像を入力する。
【0020】
図17は画像データ列と処理チャンネル列との関係を示す構成図であって、処理チャンネルに対し入力した2つの画像を用いることにより、処理チャンネル内の検出画像の全面において欠陥検査が可能であることを示すものである。図1とともに説明する。画像(1)91,画像(2)92,画像(3)93の画素幅が128画素であると仮定すると、処理チャンネル(1)50に対しては画像(1)91,画像(2)92のあわせて256画素の画像が入力されることになる。画像切出し機能53により処理チャンネル(1)50に入力された256画素の画像から中心128画素を切出し図17の検出画像とする。画像遅延機能51の出力は前回取得したチップの検出画像であり、画像遅延機能51で1チップ分遅延させることにより欠陥検査する際の参照画像とすることができる。
【0021】
参照画像20は画像切出し機能54により検出画像とのずれ分をずらして画像を切出し、図17の参照画像とする。これにより検出画像と参照画像を比較して相違部分を欠陥とする欠陥検出処理ができ、検出画像の128画素幅全面において欠陥検査が可能となる。
【0022】
よって、従来技術のような複雑なオーバラップ処理なしに参照画像と検出画像の位置ずれによる検査不可部をなくすことが可能となる。
【0023】
図3においてn=32とした場合、画像(1)から画像(32)まであり、画素幅が128画素とすると総画素幅は4096画素になる。処理チャンネルは処理チャンネル(1)から処理チャンネル(31)となり、処理できる総画素幅3968画素となり、位置ずれ検出範囲が0〜±64まで一定である。位置ずれ検出範囲が大きくなると検査対象有効範囲が狭くなる従来技術のオーバラップ処理に比べて有利である。
【0024】
したがって、本発明により、半導体ウェーハ上に形成される回路の微細化が進み半導体ウェーハ欠陥検査画像処理装置における位置ずれ量が相対的に大きくなっても、検査対象有効範囲の確保と、複雑なオーバラップ処理なしに参照画像と検出画像の位置ずれによる検査不可部をなくすことが実現可能となる。
【0025】
図6は図1の欠陥検出機能52の内部構成を示した構成図である。画像切出し機能53,画像切出し機能54,位置ずれ検出機能55,位置ずれ情報551,画像切出し機能56,画像切出し機能57,欠陥抽出機能58,欠陥画像切出し機能59,欠陥情報30,欠陥画像40により構成される。
【0026】
画像切出し機能53は画像(1)91,画像(2)92から画像を切出し位置ずれ検出機能55で必要とする検出画像とする。画像切出し機能54は画像遅延機能51から出力された参照画像20から画像を切出し、位置ずれ検出機能55で必要とする参照画像とする。位置ずれ検出機能55は画像切出し機能53,画像切出し機能54から出力された検出画像,参照画像より、検出画像と参照画像の位置ずれ量を検出し、位置ずれ情報551を出力する。
【0027】
画像切出し機能56は画像(1)91,画像(2)92から画像を切出し欠陥抽出機能58で必要とする検出画像とする。画像切出し機能57は位置ずれ情報551を利用し、画像遅延機能51から出力された参照画像20から位置ずれ量分ずらした画像を切出し、欠陥抽出機能58で必要とする参照画像とする。欠陥抽出機能58は画像切出し機能56,画像切出し機能57から出力された検出画像,参照画像より、検出画像と参照画像の差を欠陥とし欠陥情報30を出力する。欠陥画像切出し機能59は欠陥情報30を用い、画像(1)91,画像(2)92,画像遅延機能51から出力された参照画像20から欠陥画像40を出力する。以上により半導体ウェーハ欠陥検査装置用の画像処理装置から、欠陥情報30と欠陥画像40とが出力される。
【0028】
図9は図6における画像切出し機能53,画像切出し機能56の画像切出しの一例を示した画像データの構成図である。画像(1),画像(2)が128画素の幅を持ち、フレームn−1,フレームn,フレームn+1は画像(1),画像(2)を時間的処理単位で分割したものである。フレームnに着目した場合、切出すべき処理画像は画像(1),画像(2)をあわせた256画素幅の中心128画素を切出す。全ての処理チャンネルで同様に画像を切出すことで検出画像のチャンネル分割方向の連続性を保つことができる。
【0029】
図7は図6における画像切出し機能54の画像切出しの一例を示した画像データの構成図である。画像(1),画像(2)が128画素の幅を持ち、フレームn−1,フレームn,フレームn+1は画像(1),画像(2)を時間的処理単位で分割したものである。フレームnに着目した場合、切出すべき処理画像に対し位置ずれ検出範囲を考慮し切出し範囲を拡大して画像を切出すことができる。フレームn−1,フレームn+1の画像も利用することで横方向の位置ずれと、縦方向の位置ずれに対応することが可能となる。
【0030】
図8は図6における画像切出し機能57の画像切出しの一例を示した画像データの構成図である。画像(1),画像(2)が128画素の幅を持ち、フレームn−1,フレームn,フレームn+1は画像(1),画像(2)を時間的処理単位で分割したものである。フレームnに着目した場合、画像(1),画像(2)をあわせた中心から位置ずれ情報による横方向のずれ量Δx,縦方向のずれ量Δy分ずらした画像を切出すことができる。フレームn−1,フレームn+1の画像を利用することで縦方向の位置ずれ量Δyに対応することが可能となる。
【0031】
図10は図6と同じく欠陥検出機能52の内部構成を示した構成図であり、位置ずれ情報551を欠陥抽出機能58にも入力し、欠陥抽出機能58の出力を欠陥情報+位置ずれ情報31とし、欠陥画像切出し機能59の出力に欠陥情報+位置ずれ情報591を追加し、欠陥情報+位置ずれ情報591を処理チャンネル(2)60に入力させた図である。
【0032】
前述の図6における動作説明に加え、欠陥抽出機能58は入力された位置ずれ情報551を抽出した欠陥情報に追加し欠陥情報+位置ずれ情報31として出力する。欠陥画像切出し機能59は入力された欠陥情報+位置ずれ情報31を利用し、位置ずれを考慮した画像切出しが可能となる。欠陥画像切出し機能59が欠陥情報+位置ずれ情報591を処理チャンネル(2)60に入力させることにより、位置ずれを考慮した画像切出しを行う際に処理チャンネル(1)50内では指定された範囲の画像切出しができない場合、処理チャンネル(2)60において指定された範囲の画像切出しが可能となる。
【0033】
図11,図12は画像データの構成図であり、図10に示した欠陥画像切出し機能59における欠陥情報+位置ずれ情報31を利用した欠陥画像切出しについて説明する。図11では画像(1),画像(2)が128画素の幅を持ち、フレームn−1,フレームn,フレームn+1は画像(1),画像(2)を時間的処理単位で分割したものである。欠陥検出座標が○部であり、Δx,Δyの位置ずれがあった場合、○部を中心に画像を切出しても欠陥部の画像を切出したことにはならない。○部よりΔx,Δyずらした●部に欠陥が存在する。図12は検出画像と参照画像について欠陥部の画像の切出しを示したものである。検出画像,参照画像の双方において点線四画部が欠陥抽出機能58で比較され、欠陥情報として○部が示されたとする。検出画像については欠陥情報により○部を中心に画像を切出す。参照画像については欠陥情報+位置ずれ情報31を利用し、○部からΔx,Δyずらした●部を中心に画像を切出す。これにより、検出画像,参照画像の双方において欠陥部の画像を抽出することが可能となる。
【0034】
図13は画像データの構成図であって、図10の欠陥画像切出し機能59における欠陥情報+位置ずれ情報31,欠陥情報+位置ずれ情報591、および、隣接チャンネルを利用した欠陥画像切出しについて説明したものである。画像(1),画像(2)が128画素の幅を持ち、フレームn−1,フレームn,フレームn+1は画像(1),画像(2)を時間的処理単位で分割したものである。処理チャンネル(1)50において欠陥情報+位置ずれ情報31により切出すべき欠陥座標が○部からΔx1,Δy2ずれた●部とわかる。指定された切出し範囲で画像切出しを行う際、図に示すように画像(2)の範囲を超えてしまう場合、処理チャンネル(1)50の画像(2)と処理チャンネル(2)60の画像(2)は同一の画像であるため、欠陥情報+位置ずれ情報591を利用することで処理チャンネル(2)60において●部を中心とした指定された切出し範囲で画像を切出すことが可能となる。
【0035】
図14は画像データの構成図であって、図10の欠陥情報+位置ずれ情報31を利用した二重欠陥検出の抑止について説明した図である。画像(1),画像(2),画像(3)が128画素の幅を持ち、フレームn−1,フレームn,フレームn+1は画像(1),画像(2),画像(3)を時間的処理単位で分割したものである。処理チャンネル(1)50と処理チャンネル(2)60では検出された位置ずれ量が異なっている場合、処理チャンネル(1)50では検出された欠陥座標○部に対して位置ずれ量Δx1,Δy1ずれた●部になる。処理チャンネル(2)60では検出された欠陥座標○部に対して位置ずれ量Δx2,Δy2ずれた●部になる。●部の座標が処理チャンネル(1)50と処理チャンネル(2)60で同じであり、両方とも画像(2)におけるものである場合、これは一つの欠陥により、処理チャンネル(1)50と処理チャンネル(2)60で二重に検出されたことになる。欠陥情報+位置ずれ情報31を利用することにより、二重欠陥検出を抑止することが可能となる。
【0036】
以上述べたように、本発明の実施例によれば、半導体ウェーハ上に形成される回路の微細化が進み半導体ウェーハ欠陥検査画像処理装置における位置ずれ量が相対的に大きくなった場合においても、処理チャンネルに対し入力した2つの画像を用いることにより、従来技術のような複雑なオーバラップ処理なしに参照画像と検出画像の位置ずれによる検査不可部をなくすことが可能となり、検査対象有効範囲においても位置ずれ検出範囲が大きくなると検査対象有効範囲が狭くなる従来技術のオーバラップ処理に比べて有利であり、検査対象有効範囲の確保が可能となる。
【0037】
また、処理チャンネルに対し入力した2つの画像を用いることにより、2つの画像を合わせた画素幅の中心から処理すべき画像の画素幅分を切出すことにより、全ての処理チャンネルで同様に画像を切出すことでチャンネル分割方向の連続性を保つことが可能となり、また、切出すべき処理画像に対し位置ずれ検出範囲を考慮し切出し範囲を拡大して画像を切出すことが可能となる。
【0038】
また、処理チャンネルに対し入力した2つの画像と、位置ずれ情報を用いることにより、2つの画像を合わせた画素幅の中心から位置ずれ情報による横方向のずれ量,縦方向のずれ量分ずらした画像を切出すことが可能となる。
【0039】
また、処理チャンネルに対し2つの画像を入力し、位置ずれ情報と欠陥情報を利用することにより、検出画像,参照画像の双方において欠陥部の画像を抽出することが可能となる。
【0040】
また、指定された切出し範囲で画像を切出すことが不可能な場合においても、隣接チャンネルを利用することで指定された切出し範囲で画像を切出すことが可能となる。
【0041】
また、位置ずれ情報を欠陥情報の一部とすることにより、位置ずれ量が異なる処理チャンネル間で検出した欠陥が同一欠陥かどうかの判定を行うことが可能となる。
【0042】
【発明の効果】
本発明によれば、検査対象有効範囲の確保と、複雑なオーバラップ処理なしに参照画像と検出画像の位置ずれによる検査不可部をなくすことができる。
【図面の簡単な説明】
【図1】画像データの流れを示す構成図。
【図2】従来の画像データの流れを示す構成図。
【図3】画像データ列と処理チャンネル列との関係を示す構成図。
【図4】画像データ列と処理チャンネル列との関係を示す構成図。
【図5】画像データ列と処理チャンネル列との関係を示す構成図。
【図6】図1の欠陥検出機能の内部構成を示した構成図。
【図7】図6における画像切出し機能の画像切出しの一例を示した画像データの構成図。
【図8】図6における画像切出し機能の画像切出しの一例を示した画像データの構成図。
【図9】図6における画像切出し機能の画像切出しの一例を示した画像データの構成図。
【図10】欠陥検出機能の内部構成を示した構成図。
【図11】画像データの構成図。
【図12】画像データの構成図。
【図13】画像データの構成図。
【図14】画像データの構成図。
【図15】画像データ列と処理チャンネル列との関係を示す構成図。
【図16】画像データ列と処理チャンネル列との関係を示す構成図。
【図17】画像データ列と処理チャンネル列との関係を示す構成図。
【符号の説明】
10…検出元画像、11,81,91…画像(1)、12,82,92…画像(2)、13,95…画像(n)、20…参照画像、30…欠陥情報、31,591…欠陥情報+位置ずれ情報、40…欠陥画像、50…処理チャンネル(1)、51…画像遅延機能、52…欠陥検出機能、53,54,56,57…画像切出し機能、55…位置ずれ検出機能、58…欠陥抽出機能、59…欠陥画像切出し機能、60…処理チャンネル(2)、70…処理チャンネル(n−1)、80…オーバラップ処理、83,93…画像(3)、90…検出画像、94…画像(n−1)、551…位置ずれ情報。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor wafer defect inspection image processing apparatus used in a manufacturing process for forming a chip on a semiconductor wafer.
[0002]
[Prior art]
Using the fact that the shape of each chip in the appearance inspection of the chip formed on the semiconductor wafer is the same, the image of the chip acquired last time is used as the reference image and the image acquired this time as the detection image. There is known an image processing apparatus of a semiconductor wafer defect inspection apparatus that outputs defect information and a defect image using a difference as a defect candidate (see, for example, Patent Document 1).
[0003]
FIG. 2 is a block diagram showing a flow of image data showing a conventional configuration, which is composed of an
[0004]
FIG. 4 is a configuration diagram showing the relationship between the image data sequence and the processing channel sequence, and illustrates the overlap processing. An image having a width required by the overlap processing unit is secured from the detection source image (1) to the detection source image (n), and the images of the image (1) to the image (n) are cut out to process
[0005]
FIG. 15 is a block diagram showing the relationship between the image data sequence and the processing channel sequence as in FIG. 4, showing the inspection when there is no overlap processing, and is the case where the number of channel divisions is 3. If there is a misalignment between the reference image and the detected image in the processing channel (1), the processing channel (2), and the processing channel (3), when the comparative inspection is performed on the reference image and the detected image, the inspection possible part and the inspection are performed. Impossible parts occur in each processing channel. The problem is that some parts cannot be inspected. For this reason, the following overlap processing is required.
[0006]
FIG. 16 is a block diagram showing the relationship between the image data sequence and the processing channel sequence as in FIG. 4, showing the inspection when the overlap processing is added, and in the case where the number of channel divisions is 3 . In the overlap processing unit, images (1) to (3) are created from the original images (1) to (3). The hatched portion in the images (1) to (3) is a portion having the same image as the adjacent image. If there is a misalignment between the reference image and the detected image in the processing channel (1), the processing channel (2), and the processing channel (3), when the comparative inspection is performed on the reference image and the detected image, the inspection possible part and the inspection are performed. Although the unusable part occurs in each processing channel, the processing channel (1) and the processing channel (2), and the processing channel (2) and the processing channel (3) have the same image part, so the part that cannot be inspected may be eliminated. it can. The non-inspectable part can be only the part of the processing channel (3).
[0007]
When miniaturization of circuits formed on a semiconductor wafer progresses, it is possible to reduce the size of one pixel in a semiconductor wafer defect inspection image processing apparatus, but the size of the wafer itself and the stage on which the wafer is placed are reduced. However, as the circuit formed on the semiconductor wafer is miniaturized, the amount of positional deviation in the semiconductor wafer defect inspection image processing apparatus becomes relatively large.
[0008]
In the conventional technique, there is no problem if the range of positional deviation between the reference image and the detected image is small. However, if the range of positional deviation between the reference image and the detected image becomes large, the effective range to be inspected decreases, and the overlap processing is complicated. Problems arise.
[0009]
[Table 1]
[0010]
Table 1 shows the relationship between the misalignment detection range of the reference image and the detected image and the inspection target effective range in an image processing apparatus having a unit image width of 128 pixels and a channel division number of 32 and a total image width of 4096 pixels. When the misregistration detection range is 0, the total overlap amount is 0 pixel, and the inspection target effective range is 4096 pixels, which is the same as the total image width. If the position deviation detection range is ± 4, the total amount of overlap is 256 pixels, the inspection target effective range is 3840 pixels. If positional shift detection range of ± 8, the total amount of overlap is 512 pixels, the inspection target effective range is 3584 pixels. The narrowing of the effective range for inspection in this way means that the number of inspections must be increased, and there is a problem that the inspection throughput is lowered.
[0011]
FIG. 5 is a block diagram showing the relationship between the image data sequence and the processing channel sequence, as in FIG. 4, and shows the image supply to the overlap circuit in the overlap processing. In order to realize a circuit that can select 0 to ± 8 of the misalignment detection range in Table 1, it is necessary to supply a plurality of images from each overlap circuit (1) to the overlap circuit (31). It is necessary to supply the image (1), the image (2), and the image (3) to the overlap circuit (1). If the misregistration detection range is increased because the amount of misregistration is relatively increased as the miniaturization progresses, it is necessary to increase the number of images supplied to the overlap circuit in this method. If the number of images supplied to the overlap circuit is increased, the overlap circuit must be complicated.
[0012]
[Patent Document 1]
Japanese Patent Laid-Open No. 07-063691
[Problems to be solved by the invention]
An object of the present invention is to ensure an effective range to be inspected and to eliminate an inspection-impossible portion due to a positional shift between a reference image and a detected image without complicated overlap processing.
[0014]
[Means for Solving the Problems]
In order to solve the above-described problems, in the embodiment of the present invention, the overlap processing in the prior art is stopped, two images are input to one processing channel, and an image cutting circuit is provided in the processing channel. More specifically, when performing parallel processing by channel division from image acquisition to image processing, an acquired image is acquired by n channels (n is an integer), image processing is performed by n-1 channels, and one Two channels of the acquired image are transferred to the processing channel, and an image for one channel to be image-processed is extracted from two channels of the acquired image in one processing channel and image processing is performed.
[0015]
For example, for an image having a total image width of 4096 pixels, the image is conventionally divided into 32 images having a width of 128 pixels, and processing is performed with 32 processing channels. In the present invention, for an image having a total image width of 4096 pixels, the image is divided into 32 images having a width of 128 pixels, 31 processing channels are prepared, and two images are input to one processing channel. An image extraction circuit that is to be processed performs an extraction process on an image having a width of 128 pixels.
[0016]
In this case, even if there is a positional deviation between the reference image and the detected image, an image having a width of 128 pixels is cut out from an image having a width of 256 pixels, so that a positional deviation of ± 64 pixels can be dealt with. In this configuration, two images are input to the processing channel, whereas in the overlap processing of the prior art, it is necessary to supply three images to the overlap circuit when the misalignment detection range is ± 8. Therefore, the circuit of this configuration is simpler than the overlap processing of the prior art. The effective pixel to be inspected is 3968 pixels in this configuration, which is advantageous as compared with the effective target region 3584 pixel in the case of the ± 8 misalignment detection range in the overlap processing of the conventional technique. In consideration of the case where the misregistration detection range is larger than ± 8, this configuration is more advantageous.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described with reference to the drawings.
[0018]
FIG. 1 is a block diagram showing the flow of image data according to an embodiment of the present invention. A detected
[0019]
FIG. 3 is a block diagram showing the relationship between the image data sequence and the processing channel sequence. The image (1) for the processing channel (1) 50, the processing channel (2) 60, and the processing channel (n-1) 70 in FIG. ) 91, image (2) 92, image (3) 93, image (n−1) 94, and image (n) 95 are input configuration diagrams. For the processing channel (1) 50, the image ( 1)
[0020]
FIG. 17 is a block diagram showing the relationship between the image data sequence and the processing channel sequence. By using two images input to the processing channel, defect inspection can be performed on the entire detected image in the processing channel. It shows that. This will be described with reference to FIG. Assuming that the pixel width of the image (1) 91, the image (2) 92, and the image (3) 93 is 128 pixels, the image (1) 91 and the image (2) 92 for the processing channel (1) 50 are used. In addition, an image of 256 pixels is input. The center 128 pixels are cut out from the 256-pixel image input to the processing channel (1) 50 by the image cut-
[0021]
The
[0022]
Therefore, it is possible to eliminate the inspection-impossible portion due to the positional deviation between the reference image and the detected image without complicated overlap processing as in the prior art.
[0023]
When n = 32 in FIG. 3, there are images (1) to (32), and if the pixel width is 128 pixels, the total pixel width is 4096 pixels. The processing channel changes from the processing channel (1) to the processing channel (31), the total pixel width that can be processed is 3968 pixels, and the misregistration detection range is constant from 0 to ± 64. Increasing the misregistration detection range is more advantageous than the conventional overlap processing in which the effective range to be inspected is narrowed.
[0024]
Therefore, according to the present invention, even if the circuit formed on the semiconductor wafer is further miniaturized and the positional deviation amount in the semiconductor wafer defect inspection image processing apparatus becomes relatively large, it is possible to ensure the effective range to be inspected and to make a complicated overshoot. It is possible to eliminate the non-inspectable part due to the positional deviation between the reference image and the detected image without wrapping.
[0025]
FIG. 6 is a block diagram showing the internal configuration of the
[0026]
The
[0027]
The
[0028]
FIG. 9 is a configuration diagram of image data showing an example of image cutting by the
[0029]
FIG. 7 is a configuration diagram of image data showing an example of image cutting by the
[0030]
FIG. 8 is a configuration diagram of image data showing an example of image cutting by the
[0031]
FIG. 10 is a block diagram showing the internal configuration of the
[0032]
In addition to the description of the operation in FIG. 6 described above, the
[0033]
FIGS. 11 and 12 are configuration diagrams of image data. Described below is the defect image extraction using the defect information + position shift
[0034]
FIG. 13 is a block diagram of the image data, and the defect information +
[0035]
FIG. 14 is a block diagram of the image data, and is a diagram for explaining the suppression of double defect detection using the defect information + position shift
[0036]
As described above, according to the embodiment of the present invention, even when a circuit formed on a semiconductor wafer is miniaturized and a positional deviation amount in the semiconductor wafer defect inspection image processing apparatus is relatively large, By using the two images input to the processing channel, it becomes possible to eliminate the non-inspectable part due to the misalignment of the reference image and the detected image without complicated overlap processing as in the prior art. However, an increase in the misalignment detection range is advantageous compared to the overlap processing of the prior art in which the effective range to be inspected becomes narrow, and the effective range to be inspected can be secured.
[0037]
Also, by using the two images input to the processing channel, by cutting out the pixel width of the image to be processed from the center of the combined pixel width of the two images, the image is similarly displayed in all the processing channels. By cutting out, it is possible to maintain continuity in the channel division direction, and it is possible to cut out an image by expanding the cutout range in consideration of the position shift detection range for the processed image to be cut out.
[0038]
In addition, by using the two images input to the processing channel and the positional shift information, the horizontal shift amount and the vertical shift amount based on the positional shift information are shifted from the center of the pixel width of the two images. Images can be cut out.
[0039]
Further, by inputting two images to the processing channel and using the positional deviation information and the defect information, it is possible to extract the image of the defective portion in both the detected image and the reference image.
[0040]
Further, even when it is impossible to cut out an image within the designated cutout range, it is possible to cut out the image within the designated cutout range by using the adjacent channel.
[0041]
Further, by making the positional deviation information a part of the defect information, it is possible to determine whether or not the defects detected between the processing channels having different positional deviation amounts are the same defect.
[0042]
【The invention's effect】
According to the present invention, it is possible to secure the inspection target effective range and to eliminate the inspection impossible portion due to the positional deviation between the reference image and the detection image without complicated overlap processing.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a flow of image data.
FIG. 2 is a configuration diagram showing a flow of conventional image data.
FIG. 3 is a configuration diagram showing a relationship between an image data string and a processing channel string.
FIG. 4 is a configuration diagram showing a relationship between an image data string and a processing channel string.
FIG. 5 is a configuration diagram showing a relationship between an image data string and a processing channel string.
6 is a configuration diagram showing an internal configuration of the defect detection function of FIG. 1;
7 is a configuration diagram of image data showing an example of image cropping of the image cropping function in FIG. 6;
8 is a configuration diagram of image data showing an example of image cropping of the image cropping function in FIG. 6;
FIG. 9 is a configuration diagram of image data showing an example of image cutting of the image cutting function in FIG. 6;
FIG. 10 is a configuration diagram showing an internal configuration of a defect detection function.
FIG. 11 is a configuration diagram of image data.
FIG. 12 is a configuration diagram of image data.
FIG. 13 is a configuration diagram of image data.
FIG. 14 is a configuration diagram of image data.
FIG. 15 is a configuration diagram showing a relationship between an image data string and a processing channel string.
FIG. 16 is a configuration diagram showing a relationship between an image data string and a processing channel string.
FIG. 17 is a configuration diagram showing a relationship between an image data string and a processing channel string.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123113A JP4206294B2 (en) | 2003-04-28 | 2003-04-28 | Image processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123113A JP4206294B2 (en) | 2003-04-28 | 2003-04-28 | Image processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004325365A JP2004325365A (en) | 2004-11-18 |
JP4206294B2 true JP4206294B2 (en) | 2009-01-07 |
Family
ID=33501089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003123113A Expired - Fee Related JP4206294B2 (en) | 2003-04-28 | 2003-04-28 | Image processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4206294B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4699883B2 (en) * | 2005-11-30 | 2011-06-15 | 株式会社日立ハイテクノロジーズ | Appearance inspection device |
JP2008020999A (en) * | 2006-07-11 | 2008-01-31 | Hitachi High-Technologies Corp | Image data transfer method, image processor, and wafer external appearance inspection device |
-
2003
- 2003-04-28 JP JP2003123113A patent/JP4206294B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004325365A (en) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6701118B2 (en) | Image processing apparatus and image processing method | |
US7711178B2 (en) | Pattern inspection method and its apparatus | |
EP0117559B1 (en) | Pattern checking apparatus | |
US11842481B2 (en) | Defect offset correction | |
EP3754593A1 (en) | Processing method and processing device using this | |
JPH05256796A (en) | Inspecting system | |
JP2006267250A (en) | Sample inspecting device, and method and program for positioning image of sample to be inspected | |
JP2019215659A (en) | Image inspection device and image detection method thereof | |
JP4206294B2 (en) | Image processing device | |
JP2005274172A (en) | Pattern inspection method and pattern inspection device | |
JP2009130134A (en) | Substrate inspection method and substrate inspection apparatus | |
CN111083366B (en) | Image processing method, device and system based on data segmentation | |
EP1485872B1 (en) | A morphological inspection method based on skeletonization | |
JP3480408B2 (en) | Object extraction system and method, and storage medium storing object extraction program | |
EP4227893A1 (en) | Processing method and processing device using same | |
JP2009157701A (en) | Method and unit for image processing | |
JP2006078206A (en) | Inspection method and inspection device of mounting substrate | |
JP2009047458A (en) | Circuit pattern inspection device and inspection method | |
JP2722469B2 (en) | Recognition position correction method | |
CN114509446A (en) | Automatic detection method and system for chip corner defect | |
JPH1091788A (en) | Device for positioning pattern and method therefor | |
JPH03201454A (en) | Aligning method for semiconductor device | |
JP2005079274A (en) | Pattern defect inspection method and apparatus thereof | |
JP2015169452A (en) | Semiconductor appearance inspection device | |
JP7462168B2 (en) | Processing method and processing device using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |