JP4193786B2 - Signal transmission circuit - Google Patents

Signal transmission circuit Download PDF

Info

Publication number
JP4193786B2
JP4193786B2 JP2004304275A JP2004304275A JP4193786B2 JP 4193786 B2 JP4193786 B2 JP 4193786B2 JP 2004304275 A JP2004304275 A JP 2004304275A JP 2004304275 A JP2004304275 A JP 2004304275A JP 4193786 B2 JP4193786 B2 JP 4193786B2
Authority
JP
Japan
Prior art keywords
cell
transistor
voltage
circuit
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004304275A
Other languages
Japanese (ja)
Other versions
JP2006121775A (en
Inventor
祖父江  聡
智久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004304275A priority Critical patent/JP4193786B2/en
Priority to US11/231,846 priority patent/US7508165B2/en
Priority to DE102005050168A priority patent/DE102005050168A1/en
Publication of JP2006121775A publication Critical patent/JP2006121775A/en
Application granted granted Critical
Publication of JP4193786B2 publication Critical patent/JP4193786B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Battery Mounting, Suspending (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Logic Circuits (AREA)

Description

本発明は、組電池から電源の供給を受けて動作する信号伝達回路に関する。   The present invention relates to a signal transmission circuit that operates by receiving power from a battery pack.

電気自動車(EV)やハイブリッド電気自動車(HV)のバッテリとして用いられる組電池は、100V〜400V程度の高い電圧が必要となるため、多数の二次電池(セル)が直列接続された構成を備えている。例えば300Vの組電池の場合、鉛電池(約2V/セル)では150セル、ニッケル水素電池(1.2V/セル)では250セル、リチウムイオン電池(3.6V/セル)では80セルが直列接続されている。このうちリチウムイオン電池は、体積エネルギー密度、重量エネルギー密度およびサイクル寿命の点で鉛電池やニッケル水素電池よりも優れた特性を有している。   An assembled battery used as a battery of an electric vehicle (EV) or a hybrid electric vehicle (HV) requires a high voltage of about 100V to 400V, and thus has a configuration in which a large number of secondary batteries (cells) are connected in series. ing. For example, in the case of a 300V battery pack, 150 cells are connected in series for a lead battery (about 2V / cell), 250 cells are connected for a nickel metal hydride battery (1.2V / cell), and 80 cells are connected in series for a lithium ion battery (3.6V / cell). Has been. Among these, lithium ion batteries have characteristics superior to lead batteries and nickel metal hydride batteries in terms of volume energy density, weight energy density, and cycle life.

しかし、二次電池特にリチウムイオン電池は過充電や過放電に弱いので、定められた制限電圧範囲内で使用しないと著しく容量が減少したり発熱する虞がある。そのため、組電池を使用する際には、組電池の電圧が所定の上限電圧と下限電圧とで定まる電圧範囲内となるように定電圧充電制御を行うとともに、組電池の電圧が上記制限電圧範囲外とならないように保護回路を用いている。   However, since secondary batteries, particularly lithium ion batteries, are vulnerable to overcharge and overdischarge, there is a risk that the capacity will be remarkably reduced or heat will be generated if they are not used within the specified limit voltage range. Therefore, when using an assembled battery, constant voltage charging control is performed so that the voltage of the assembled battery is within a voltage range determined by a predetermined upper limit voltage and lower limit voltage, and the voltage of the assembled battery is within the above-mentioned limit voltage range. A protection circuit is used so as not to be outside.

さらに、組電池を構成するセル間の充電状態(SOC:State Of Charge)のばらつきに起因するセル電圧のばらつきが問題となる。組電池では、セルごとの容量の個体差や自己放電特性の差等によって各セルのSOCひいては各セル電圧がばらつく。特にリチウムイオン電池の過充電耐性および過放電耐性は他の種類の二次電池に比べて格段に弱いため、各セル間のSOCのばらつきが進行すると逐には全く使用できなくなってしまう。特許文献1には、この問題を解決するための均等化装置が開示されている。その他、特許文献2には、組電池の電圧調整装置及び組電池の電圧調整方法が開示されている。
特開2004−080909号公報 特開2000−287370号公報
Furthermore, there is a problem of variations in cell voltage due to variations in state of charge (SOC) between cells constituting the assembled battery. In an assembled battery, the SOC of each cell and thus the cell voltage varies due to individual differences in capacity and self-discharge characteristics of each cell. In particular, since the overcharge resistance and overdischarge resistance of lithium ion batteries are much weaker than other types of secondary batteries, they cannot be used at all as the SOC variation between the cells progresses. Patent Document 1 discloses an equalization apparatus for solving this problem. In addition, Patent Document 2 discloses an assembled battery voltage adjusting device and an assembled battery voltage adjusting method.
JP 2004-080909 A JP 2000-287370 A

本願発明者は、セル電圧の不均等が大きい場合でも正常に均等化動作を行うことができる組電池のセル電圧均等化装置を新たに考案した。この均等化装置は、各セルの端子間に接続された放電回路、全てのセルが均等化された状態におけるセル同士の各共通接続点の電圧を基準電圧として生成する基準電圧生成回路、セル同士の共通接続点の電圧と当該共通接続点に対応する基準電圧との比較動作を行うコンパレータ、当該コンパレータの出力信号を放電制御回路に伝達する信号伝達回路、当該信号伝達回路を介して受信したコンパレータの出力信号に基づいて放電回路を制御する放電制御回路から構成されている。   The inventor of the present application has newly devised a cell voltage equalization apparatus for a battery pack that can perform normalization operation normally even when the cell voltage is highly uneven. This equalization apparatus includes: a discharge circuit connected between terminals of each cell; a reference voltage generation circuit that generates a voltage at each common connection point between cells in a state where all cells are equalized; Comparator for comparing the voltage at the common connection point with the reference voltage corresponding to the common connection point, a signal transmission circuit for transmitting the output signal of the comparator to the discharge control circuit, and a comparator received via the signal transmission circuit The discharge control circuit controls the discharge circuit based on the output signal.

この均等化装置のコンパレータは、セル同士の共通接続点に対し高電位側に位置するセルのプラス側端子と低電位側に位置するセルのマイナス側端子とから電源電圧の供給を受けて動作する構成に特徴を有している。セルごとに設けられた放電制御回路は、当該セルのプラス側端子の電圧を比較するコンパレータの出力信号と、当該セルのマイナス側端子の電圧を比較するコンパレータの出力信号とに基づいて放電制御信号を生成する。   The comparator of this equalization device operates by receiving supply of power supply voltage from the positive terminal of the cell located on the high potential side and the negative terminal of the cell located on the low potential side with respect to the common connection point between the cells. It has a feature in configuration. The discharge control circuit provided for each cell is based on the output signal of the comparator that compares the voltage of the positive terminal of the cell and the output signal of the comparator that compares the voltage of the negative terminal of the cell. Is generated.

この構成においては、コンパレータのグランド電位と放電制御回路のグランド電位が異なる場合が生じる。これに対処するため、信号伝達回路はレベルシフト回路を備えている。しかし、従来から存在する汎用的なレベルシフト回路を用いると、セル電圧の大きさに応じて信号伝達回路に流れる電流が変化する。この電流は、組電池を構成するセルから供給される。このため、セル電圧に不均等が生じると、セルに流れる電流が増大したり各セルに流れる電流に差が生じ、不均等が十分に解消されないという問題が生じる。   In this configuration, the ground potential of the comparator and the ground potential of the discharge control circuit may be different. In order to cope with this, the signal transmission circuit includes a level shift circuit. However, when a conventional general-purpose level shift circuit is used, the current flowing through the signal transmission circuit changes according to the magnitude of the cell voltage. This current is supplied from the cells constituting the assembled battery. For this reason, when non-uniformity occurs in the cell voltage, the current flowing through the cell increases or a difference occurs in the current flowing through each cell, resulting in a problem that the non-uniformity cannot be sufficiently eliminated.

本発明は上記事情に鑑みてなされたもので、その目的は、組電池から電源電圧の供給を受けて動作し、各セルの電圧変化等による組み電池に与える影響を極力低減可能な信号伝達回路を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to operate by receiving power supply voltage from an assembled battery, and to reduce the influence on the assembled battery due to voltage change of each cell as much as possible. Is to provide.

請求項1に記載した手段によれば、信号が入力される第1のトランジスタは、組電池を構成する第2のセルのマイナス側端子に対し接地された状態で動作する。一方、信号を出力する第2のトランジスタは、組電池において第1のセルのプラス側端子と第2のセルのマイナス側端子との間に位置するセル同士の接続点(以下、セル共通接続点と称す)に対し接地された状態で動作する。ここで、組電池は、複数の二次電池のセルが直列に接続されて構成されており、第2のセルは第1のセルよりも低電位側に接続されている。   According to the means described in claim 1, the first transistor to which the signal is input operates in a state of being grounded with respect to the negative terminal of the second cell constituting the assembled battery. On the other hand, the second transistor that outputs a signal has a connection point between cells located between the positive terminal of the first cell and the negative terminal of the second cell in the assembled battery (hereinafter, cell common connection point). It is operated in a grounded state. Here, the assembled battery is configured by connecting a plurality of secondary battery cells in series, and the second cell is connected to a lower potential side than the first cell.

入力信号がLレベルすなわち入力信号電圧が第2のセルのマイナス側端子の電圧にほぼ等しい場合、第1のトランジスタはオフとなる。このとき、第1のセルのプラス側端子に接続された定電流回路から逆流防止用のダイオードと抵抗とを介してセル共通接続点に電流が流れる。抵抗に生じる電圧降下により第2のトランジスタがオンとなり、出力信号がLレベルすなわちセル共通接続点の電圧にほぼ等しくなる。   When the input signal is at L level, that is, when the input signal voltage is substantially equal to the voltage at the minus terminal of the second cell, the first transistor is turned off. At this time, a current flows from the constant current circuit connected to the positive terminal of the first cell to the cell common connection point via the backflow preventing diode and the resistor. The second transistor is turned on by the voltage drop generated in the resistor, and the output signal becomes L level, that is, approximately equal to the voltage at the cell common connection point.

一方、入力信号がHレベルすなわち入力信号電圧が第2のセルのマイナス側端子の電圧に対し順方向電圧Vfだけ高い場合、第1のトランジスタはオンとなる。このとき、第1のトランジスタのコレクタは、第2のセルのマイナス側端子の電圧にほぼ等しくなる。第1のトランジスタのコレクタと第2のトランジスタのベースとの間には逆流防止用のダイオードが接続されているため、共通接続点の電圧と第2のセルのマイナス側端子の電圧との差電圧は当該ダイオードに印加され、第2のトランジスタのベース・エミッタ間を過電圧から保護できる。   On the other hand, when the input signal is at H level, that is, when the input signal voltage is higher than the voltage at the minus terminal of the second cell by the forward voltage Vf, the first transistor is turned on. At this time, the collector of the first transistor becomes substantially equal to the voltage at the negative terminal of the second cell. Since a diode for preventing backflow is connected between the collector of the first transistor and the base of the second transistor, the voltage difference between the voltage at the common connection point and the voltage at the negative terminal of the second cell. Is applied to the diode, and the base-emitter of the second transistor can be protected from overvoltage.

本手段の信号伝達回路によれば、第1のセルのプラス側端子と第2のセルのマイナス側端子との間のセル電圧が変化しても、あるいは入力信号のレベル(LレベルまたはHレベル)が変化しても、消費電流がほぼ一定(定電流回路の出力電流にほぼ等しい)となる。しかも、この消費電流は、上記レベルシフト動作を行うのに必要な電流でよいため、極力小さくすることができる。従って、この信号伝達回路の消費電流が組電池に流れ込むことによる組電池への影響(例えばセル電圧の不均等状態の助長)を極力低減することができる。   According to the signal transmission circuit of this means, even if the cell voltage between the plus side terminal of the first cell and the minus side terminal of the second cell changes, or the level of the input signal (L level or H level). ) Changes, the consumption current becomes substantially constant (almost equal to the output current of the constant current circuit). In addition, the current consumption may be a current necessary for performing the level shift operation, and can be minimized. Accordingly, it is possible to reduce the influence on the assembled battery (for example, the promotion of the uneven state of the cell voltage) as much as possible by the consumption current of the signal transmission circuit flowing into the assembled battery.

請求項2に記載した手段によれば、第1のトランジスタは、コンパレータの出力トランジスタである。「背景技術」および「発明が解決しようとする課題」において説明したように、組電池にはセル電圧を均等化する均等化回路が具備されている。この均等化回路には、セル同士の共通接続点の電圧と当該共通接続点に対応する基準電圧との比較動作を行うコンパレータが必要となる。従って、本手段の信号伝達回路は、組電池の均等化回路に好適となる。   According to the means described in claim 2, the first transistor is an output transistor of the comparator. As described in “Background Art” and “Problems to be Solved by the Invention”, the assembled battery is provided with an equalization circuit for equalizing cell voltages. This equalization circuit requires a comparator that performs a comparison operation between the voltage at the common connection point between the cells and the reference voltage corresponding to the common connection point. Therefore, the signal transmission circuit of this means is suitable for an equalizing circuit for an assembled battery.

請求項3に記載した手段によれば、コンパレータは、第1のセルのプラス側端子と第2のセルのマイナス側端子とから電源電圧の供給を受け、セル共通接続点の電圧と所定の基準電圧との比較動作を行う。このように、比較回路に対し、比較対象であるセル共通接続点を挟んで直列接続された2以上のセル群の両端子から電源電圧を供給することにより、セル共通接続点の電圧と基準電圧との大小関係にかかわらず、コンパレータは正常に比較動作を行うことができる。   According to the means described in claim 3, the comparator receives power supply voltage from the positive side terminal of the first cell and the negative side terminal of the second cell, and the voltage at the cell common connection point and a predetermined reference Compare with voltage. In this way, by supplying the power supply voltage from both terminals of two or more cell groups connected in series across the cell common connection point to be compared to the comparison circuit, the voltage at the cell common connection point and the reference voltage are supplied. Regardless of the magnitude relationship with, the comparator can perform the comparison operation normally.

以下、本発明の一実施形態について図面を参照しながら説明する。
図1は、組電池を構成する各セルの電圧を均等化する均等化回路の要部構成図である。組電池1は、電気自動車(EV)やハイブリッド電気自動車(HV)のバッテリとして用いられるもので、例えばリチウムイオン電池から構成されている。この組電池1は、直列接続された複数のセルグループから構成されており、各セルグループは直列接続された複数個(例えば8個)のセルBC1、BC2、BC3、…から構成されている。組電池1には、セルBC1のプラス側端子T1、セルBC2のプラス側端子(セルBC1のマイナス側端子)T2、セルBC3のプラス側端子(セルBC2のマイナス側端子)T3、…が設けられている。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a main part configuration diagram of an equalization circuit that equalizes the voltages of the cells constituting the assembled battery. The assembled battery 1 is used as a battery for an electric vehicle (EV) or a hybrid electric vehicle (HV), and is composed of, for example, a lithium ion battery. This assembled battery 1 is composed of a plurality of cell groups connected in series, and each cell group is composed of a plurality of (for example, eight) cells BC1, BC2, BC3,. The assembled battery 1 includes a positive terminal T1 of the cell BC1, a positive terminal of the cell BC2 (a negative terminal of the cell BC1) T2, a positive terminal of the cell BC3 (a negative terminal of the cell BC2) T3,. ing.

均等化回路3は、車両のIGスイッチ(主電源スイッチを含む。以下同様。)がオフされた状態すなわち夜間など車両が使用されていない期間において、上記組電池1を構成するセルBC1、BC2、…の各電圧が、これらセルBC1、BC2、…のうちの最も低い電圧に揃うように放電制御することにより、セルBC1、BC2、…の充電状態(SOC)のばらつきを均等化する回路である。   The equalization circuit 3 includes cells BC1 and BC2 constituting the assembled battery 1 in a state in which the vehicle IG switch (including a main power switch; the same applies hereinafter) is turned off, that is, in a period when the vehicle is not used such as at night. Is a circuit that equalizes the variation in the state of charge (SOC) of the cells BC1, BC2,... By controlling the discharge so that the voltages of the cells BC1, BC2,. .

均等化回路3は、基準電圧生成回路2、コンパレータCP2、CP3、…、信号伝達回路4、放電制御回路部5および放電回路部6から構成されている。ただし、図1には、均等化回路3のうちセルBC2の放電に係る回路のみが完全に示されており、その他のセルBC1、BC3、…については、後述する放電制御回路LG1、LG3および放電回路DC1、DC3を除いて省略されている。この均等化回路3は、車両のIGスイッチがオンされた状態における過充電・過放電検出回路などとともにワンチップにIC化されている。以下、各回路構成を順に説明する。   The equalization circuit 3 includes a reference voltage generation circuit 2, comparators CP2, CP3,..., A signal transmission circuit 4, a discharge control circuit unit 5, and a discharge circuit unit 6. However, FIG. 1 completely shows only the circuit related to the discharge of the cell BC2 in the equalization circuit 3, and the other cells BC1, BC3,... Omitted except for the circuits DC1 and DC3. This equalization circuit 3 is integrated into a single chip together with an overcharge / overdischarge detection circuit and the like in a state where the IG switch of the vehicle is turned on. Hereinafter, each circuit configuration will be described in order.

基準電圧生成回路2は、直列接続された抵抗R1、R2、R3、…から構成されている。抵抗R1とR2との接続ノードN2、抵抗R2とR3との接続ノードN3、…には、全てのセルBC1、BC2、…が均等化された状態における基準電圧VR2、VR3、…が生成されるようになっている。セルBC1、BC2、…は全て同じ規格を有しており、抵抗R1、R2、…は全て同じ抵抗値に設定されている。   The reference voltage generation circuit 2 includes resistors R1, R2, R3,... Connected in series. Reference voltages VR2, VR3,... In a state where all the cells BC1, BC2,... Are equalized are generated at the connection node N2 between the resistors R1 and R2, and the connection node N3 between the resistors R2 and R3. It is like that. The cells BC1, BC2,... All have the same standard, and the resistors R1, R2,.

コンパレータCP2は、端子T2に対し高電位側に位置するセルBC1のプラス側端子T1と低電位側に位置するセルBC2のマイナス側端子T3とから電源電圧として2セル分の電圧の供給を受けて動作し、端子T2の電圧V2とノードN2の基準電圧VR2とを比較するようになっている。同様に、コンパレータCP3は、端子T3に対し高電位側に位置するセルBC2のプラス側端子T2と低電位側に位置するセルBC3のマイナス側端子T4とから電源電圧として2セル分の電圧の供給を受けて動作し、端子T3の電圧V3とノードN3の基準電圧VR3とを比較するようになっている。これらコンパレータCP2、CP3の出力部は、それぞれオープンコレクタタイプのトランジスタQ1、Q2を備えている。   The comparator CP2 is supplied with a voltage for two cells as a power supply voltage from the plus side terminal T1 of the cell BC1 located on the high potential side and the minus side terminal T3 of the cell BC2 located on the low potential side with respect to the terminal T2. In operation, the voltage V2 at the terminal T2 is compared with the reference voltage VR2 at the node N2. Similarly, the comparator CP3 supplies a voltage for two cells as a power supply voltage from the plus side terminal T2 of the cell BC2 located on the high potential side and the minus side terminal T4 of the cell BC3 located on the low potential side with respect to the terminal T3. In response to this, the voltage V3 at the terminal T3 is compared with the reference voltage VR3 at the node N3. The output portions of the comparators CP2 and CP3 include open collector type transistors Q1 and Q2, respectively.

放電回路部6は、セルBC1の両端子間に接続された放電回路DC1、セルBC2の両端子間に接続された放電回路DC2、…から構成されている。放電制御回路部5は、信号伝達回路4を介して入力されるコンパレータCP2、CP3、…の出力信号に基づいて放電回路部6に対し放電制御信号を出力するもので、放電制御回路LG1、放電制御回路LG2、…から構成されている。   The discharge circuit unit 6 includes a discharge circuit DC1 connected between both terminals of the cell BC1, a discharge circuit DC2,... Connected between both terminals of the cell BC2. The discharge control circuit unit 5 outputs a discharge control signal to the discharge circuit unit 6 based on the output signals of the comparators CP2, CP3,... Input via the signal transmission circuit 4, and includes the discharge control circuit LG1, It is composed of control circuits LG2,.

セルBC2の放電制御に係る信号伝達回路4は、コンパレータCP2、CP3の出力信号を放電制御回路LG2に伝達する回路である。コンパレータCP2と放電制御回路LG2のグランド電位はともに端子T3の電圧V3であるが、コンパレータCP3のグランド電位は端子T4の電圧V4である。従って、コンパレータCP3の出力信号についてはレベルシフトして放電制御回路LG2に伝達する必要がある。なお、このセルBC2の放電制御に係る信号伝達回路4において、セルBC2が第1のセルに相当し、セルBC3が第2のセルに相当する。   The signal transmission circuit 4 related to the discharge control of the cell BC2 is a circuit that transmits the output signals of the comparators CP2 and CP3 to the discharge control circuit LG2. The ground potentials of the comparator CP2 and the discharge control circuit LG2 are both the voltage V3 of the terminal T3, but the ground potential of the comparator CP3 is the voltage V4 of the terminal T4. Therefore, the output signal of the comparator CP3 needs to be level-shifted and transmitted to the discharge control circuit LG2. In the signal transmission circuit 4 related to the discharge control of the cell BC2, the cell BC2 corresponds to the first cell, and the cell BC3 corresponds to the second cell.

コンパレータCP2の出力トランジスタQ1は、端子T3に対しエミッタ接地されており、そのコレクタは定電流回路7を介して端子T1に接続されている。端子T2と端子T3との間には、抵抗R11とトランジスタQ3のコレクタ・エミッタ間が直列に接続されており、そのトランジスタQ3のベース・エミッタ間には抵抗R12が接続されている。トランジスタQ1のコレクタは、トランジスタQ3のベースに接続されている。コンパレータCP2の出力信号の伝達信号は、トランジスタQ3のコレクタから出力される。   The output transistor Q1 of the comparator CP2 is grounded with respect to the terminal T3, and its collector is connected to the terminal T1 via the constant current circuit 7. Between the terminal T2 and the terminal T3, the resistor R11 and the collector and emitter of the transistor Q3 are connected in series, and the resistor R12 is connected between the base and emitter of the transistor Q3. The collector of the transistor Q1 is connected to the base of the transistor Q3. A transmission signal of the output signal of the comparator CP2 is output from the collector of the transistor Q3.

一方、コンパレータCP3の出力トランジスタQ2(第1のトランジスタに相当)は、端子T4(第2のセルのマイナス側端子に相当)に対しエミッタ接地されており、そのコレクタは定電流回路8を介して端子T2(第1のセルのプラス側端子に相当)に接続されている。端子T2と端子T3(セル同士の接続点に相当)との間には、抵抗R13(負荷回路に相当)とトランジスタQ4(第2のトランジスタに相当)が直列に接続されており、そのトランジスタQ4のベース・エミッタ間には抵抗R14が接続されている。トランジスタQ2のコレクタとトランジスタQ4のベースとの間には、逆流防止用のダイオードD1が接続されている。コンパレータCP3の出力信号の伝達信号は、トランジスタQ4のコレクタから出力される。
なお、本発明でいう「信号伝達回路」は、上述した信号伝達回路4とコンパレータCP2の出力トランジスタQ1とから構成されている。
On the other hand, the output transistor Q2 (corresponding to the first transistor) of the comparator CP3 is grounded with respect to the terminal T4 (corresponding to the negative terminal of the second cell), and its collector is connected via the constant current circuit 8. It is connected to a terminal T2 (corresponding to the positive terminal of the first cell). A resistor R13 (corresponding to a load circuit) and a transistor Q4 (corresponding to a second transistor) are connected in series between a terminal T2 and a terminal T3 (corresponding to a connection point between cells), and the transistor Q4 A resistor R14 is connected between the base and emitter. A backflow prevention diode D1 is connected between the collector of the transistor Q2 and the base of the transistor Q4. A transmission signal of the output signal of the comparator CP3 is output from the collector of the transistor Q4.
The “signal transmission circuit” referred to in the present invention includes the signal transmission circuit 4 and the output transistor Q1 of the comparator CP2.

次に、本実施形態の作用について説明する。
組電池1は、使用状態において充電と放電とが繰り返される。充放電を繰り返すと、セルBC1、BC2、…の容量の個体差や自己放電特性の差等によって、セルBC1、BC2、…の充電状態(SOC)がばらつき、各セルの電圧に不均等が生じる。そこで、均等化回路3は、車両のIGスイッチがオフされた状態において、以下のようにしてセル電圧の均等化を行う。
Next, the operation of this embodiment will be described.
The assembled battery 1 is repeatedly charged and discharged in use. When charging / discharging is repeated, the state of charge (SOC) of the cells BC1, BC2,... Varies due to individual differences in capacity of the cells BC1, BC2,. . Therefore, the equalization circuit 3 equalizes the cell voltages as follows in a state where the IG switch of the vehicle is turned off.

コンパレータCP2は、電圧V2と基準電圧VR2とを比較する。V2<VR2の場合にはトランジスタQ1がオフし、信号伝達回路4において定電流回路7から抵抗R12に定電流が流れてトランジスタQ3がオンする。その結果、放電制御回路LG2への伝達信号はLレベルとなる。一方、V2>VR2の場合にはトランジスタQ1がオンし、定電流回路7の出力電流はトランジスタQ1を通して流れる。その結果、トランジスタQ3はオフし、放電制御回路LG2への伝達信号はHレベルとなる。   The comparator CP2 compares the voltage V2 with the reference voltage VR2. When V2 <VR2, the transistor Q1 is turned off. In the signal transmission circuit 4, a constant current flows from the constant current circuit 7 to the resistor R12, and the transistor Q3 is turned on. As a result, the transmission signal to the discharge control circuit LG2 becomes L level. On the other hand, when V2> VR2, the transistor Q1 is turned on, and the output current of the constant current circuit 7 flows through the transistor Q1. As a result, the transistor Q3 is turned off, and the transmission signal to the discharge control circuit LG2 becomes H level.

コンパレータCP3は、電圧V3と基準電圧VR3とを比較する。V3<VR3の場合にはトランジスタQ2がオフし、信号伝達回路4において定電流回路8からダイオードD1を介して抵抗R14に定電流が流れてトランジスタQ4がオンする。その結果、放電制御回路LG2への伝達信号はLレベルとなる。   The comparator CP3 compares the voltage V3 with the reference voltage VR3. When V3 <VR3, the transistor Q2 is turned off. In the signal transmission circuit 4, a constant current flows from the constant current circuit 8 to the resistor R14 via the diode D1, and the transistor Q4 is turned on. As a result, the transmission signal to the discharge control circuit LG2 becomes L level.

一方、V3>VR3の場合にはトランジスタQ2がオンし、定電流回路8の出力電流はトランジスタQ2を通して端子T4に流れる。このとき、トランジスタQ2のコレクタ電位は端子T4の電圧V4近くにまで低下するが、トランジスタQ2のコレクタとトランジスタQ4のベースとの間には逆流防止用のダイオードD1が接続されているため、端子T3の電圧V3と端子T4の電圧V4との差電圧はダイオードD1に印加され、トランジスタQ4のベース・エミッタ間に印加されることはない。これにより、トランジスタQ4のベース・エミッタ間でのツェナーブレークの発生を防止することができる。   On the other hand, when V3> VR3, the transistor Q2 is turned on, and the output current of the constant current circuit 8 flows to the terminal T4 through the transistor Q2. At this time, the collector potential of the transistor Q2 drops to near the voltage V4 at the terminal T4, but the backflow prevention diode D1 is connected between the collector of the transistor Q2 and the base of the transistor Q4, so that the terminal T3 The voltage difference between the voltage V3 and the voltage V4 at the terminal T4 is applied to the diode D1, and is not applied between the base and emitter of the transistor Q4. Thereby, it is possible to prevent the occurrence of a Zener break between the base and emitter of the transistor Q4.

放電制御回路LG2は、信号伝達回路4を通して得られるコンパレータCP2からの伝達信号がHレベルであって且つ信号伝達回路4を通して得られるコンパレータCP3からの伝達信号がLレベルの場合に、放電回路DC2に対し放電を指示する放電制御信号を出力する。これ以外の場合には、放電回路DC2に対し放電停止を指示する放電制御信号を出力する。このセルBC2の放電回路DC2の制御は、他のセルBC3、…の放電回路DC3、…の制御についても同様となる。また、セルBC1の放電回路DC1の制御は、コンパレータCP2の出力信号に基づいて行われる。   The discharge control circuit LG2 is connected to the discharge circuit DC2 when the transmission signal from the comparator CP2 obtained through the signal transmission circuit 4 is at the H level and the transmission signal from the comparator CP3 obtained through the signal transmission circuit 4 is at the L level. A discharge control signal for instructing discharge is output. In other cases, a discharge control signal for instructing the discharge circuit DC2 to stop discharging is output. The control of the discharge circuit DC2 of the cell BC2 is the same as the control of the discharge circuits DC3,... Of the other cells BC3,. Control of the discharge circuit DC1 of the cell BC1 is performed based on the output signal of the comparator CP2.

以上説明したように、組電池1の均等化回路3では、コンパレータCP2、CP3、…の出力信号を放電制御回路部5に伝達するためにレベルシフト機能を有する信号伝達回路4が必要になる。本実施形態で用いた信号伝達回路4においては、セルBC2のプラス側端子とセルBC3のマイナス側端子との間のセル電圧が変化しても、あるいはコンパレータCP3の出力トランジスタQ2がオンまたはオフに変化しても、信号伝達回路4の消費電流がほぼ一定(抵抗R11、R13の抵抗値が大きければ、定電流回路7、8の出力電流の加算値にほぼ等しい)となる。しかも、この消費電流は、上記信号伝達動作を行うのに必要な電流でよいため、極力小さくすることができる。   As described above, the equalization circuit 3 of the assembled battery 1 requires the signal transmission circuit 4 having a level shift function in order to transmit the output signals of the comparators CP2, CP3,... To the discharge control circuit unit 5. In the signal transmission circuit 4 used in the present embodiment, even when the cell voltage between the plus side terminal of the cell BC2 and the minus side terminal of the cell BC3 changes, or the output transistor Q2 of the comparator CP3 is turned on or off. Even if it changes, the current consumption of the signal transmission circuit 4 becomes substantially constant (if the resistance values of the resistors R11 and R13 are large, it is substantially equal to the sum of the output currents of the constant current circuits 7 and 8). In addition, since this current consumption may be a current necessary for performing the signal transmission operation, it can be minimized.

この信号伝達回路4の消費電流は組電池1から供給されるため、当該消費電流を極力小さく且つ一定値とすることにより、各セルBC1、BC2、BC3、…に流れる電流(各セルにとっての放電電流となる)を極力小さくできるとともに、セル相互間での電流の不均等の発生を防止することができる。これにより、セル電圧が低いセルからの放電を抑制し、均等化回路3による均等化のための放電制御を妨げるような不均等な放電電流の発生を防止することができる。   Since the consumption current of the signal transmission circuit 4 is supplied from the assembled battery 1, the current flowing through each cell BC1, BC2, BC3,... Current) can be reduced as much as possible, and uneven generation of current between cells can be prevented. As a result, it is possible to suppress the discharge from the cell having a low cell voltage and to prevent the generation of an uneven discharge current that hinders the discharge control for equalization by the equalization circuit 3.

コンパレータCP3は、比較対象である端子T3を挟んで直列接続された2つのセルBC3、BC4の両端子から電源電圧の供給を受けるので、端子T3の電圧V3と基準電圧VR3との大小関係にかかわらず、正常に比較動作を行うことができる。コンパレータCP2についても同様である。   The comparator CP3 receives power supply voltage from both terminals of the two cells BC3 and BC4 connected in series across the terminal T3 to be compared. Therefore, the comparison operation can be performed normally. The same applies to the comparator CP2.

なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
本発明に係る信号伝達回路を構成する第1のトランジスタは、コンパレータの出力トランジスタに限られない。また、信号伝達回路が伝達する信号は、コンパレータの出力信号に限定されない。
The present invention is not limited to the embodiment described above and shown in the drawings. For example, the present invention can be modified or expanded as follows.
The first transistor constituting the signal transmission circuit according to the present invention is not limited to the output transistor of the comparator. Further, the signal transmitted by the signal transmission circuit is not limited to the output signal of the comparator.

コンパレータCP3は、端子T3に対し高電位側に位置するセルのプラス側端子と低電位側に位置するセルのマイナス側端子とから電源の供給を受けて動作するものであればよく、例えばセルBC1のプラス側端子とセルBC4(図示せず)のマイナス側端子とから電源の供給を受けるものであってもよい。   The comparator CP3 only needs to operate with power supplied from the positive terminal of the cell located on the high potential side and the negative terminal of the cell located on the low potential side with respect to the terminal T3. For example, the cell BC1 The power supply may be received from the plus side terminal of the cell and the minus side terminal of the cell BC4 (not shown).

本発明一実施形態を示す均等化回路の要部構成図The principal part block diagram of the equalization circuit which shows one Embodiment of this invention

符号の説明Explanation of symbols

1は組電池、4は信号伝達回路、8は定電流回路、BC2はセル(第1のセル)、BC3はセル(第2のセル)、CP2、CP3はコンパレータ、Q2はトランジスタ(第1のトランジスタ)、Q4はトランジスタ(第2のトランジスタ)、D1はダイオード(逆流防止用のダイオード)、R13は抵抗(負荷回路)、R14は抵抗、T1、T2、T3、T4、…は端子である。   1 is an assembled battery, 4 is a signal transmission circuit, 8 is a constant current circuit, BC2 is a cell (first cell), BC3 is a cell (second cell), CP2 and CP3 are comparators, Q2 is a transistor (first transistor) Transistors), Q4 are transistors (second transistors), D1 is a diode (diode for backflow prevention), R13 is a resistor (load circuit), R14 is a resistor, and T1, T2, T3, T4,.

Claims (3)

組電池から電源の供給を受けて動作する信号伝達回路において、
組電池を構成する第1のセルのプラス側端子と当該第1のセルよりも低電位側に接続された第2のセルのマイナス側端子との間に直列に接続された定電流回路および第1のトランジスタと、
前記第1のセルのプラス側端子と、前記組電池において前記第1のセルのプラス側端子と前記第2のセルのマイナス側端子との間に位置するセル同士の接続点との間に、直列に接続された負荷回路および第2のトランジスタと、
前記第1のトランジスタのコレクタと前記第2のトランジスタのベースとの間に接続された逆流防止用のダイオードと、
前記第2のトランジスタのベースとエミッタとの間に接続された抵抗とを備え、
前記第1のトランジスタのベースに与えられる入力信号に応じた出力信号を前記第2のトランジスタのコレクタから出力するように構成されていることを特徴とする信号伝達回路。
In a signal transmission circuit that operates by receiving power from an assembled battery,
A constant current circuit connected in series between a plus side terminal of a first cell constituting the assembled battery and a minus side terminal of a second cell connected to a lower potential side than the first cell; One transistor,
Between the plus side terminal of the first cell and the connection point between cells located between the plus side terminal of the first cell and the minus side terminal of the second cell in the assembled battery, A load circuit and a second transistor connected in series;
A backflow preventing diode connected between the collector of the first transistor and the base of the second transistor;
A resistor connected between a base and an emitter of the second transistor;
A signal transmission circuit configured to output an output signal corresponding to an input signal applied to a base of the first transistor from a collector of the second transistor.
前記第1のトランジスタは、コンパレータの出力トランジスタであることを特徴とする請求項1記載の信号伝達回路。   The signal transmission circuit according to claim 1, wherein the first transistor is an output transistor of a comparator. 前記コンパレータは、前記第1のセルのプラス側端子と前記第2のセルのマイナス側端子とから電源の供給を受け、前記セル同士の接続点の電圧と所定の基準電圧との比較動作を行うように構成されていることを特徴とする請求項2記載の信号伝達回路。

The comparator receives power from the positive terminal of the first cell and the negative terminal of the second cell, and compares the voltage at the connection point between the cells with a predetermined reference voltage. The signal transmission circuit according to claim 2, wherein the signal transmission circuit is configured as described above.

JP2004304275A 2004-10-19 2004-10-19 Signal transmission circuit Expired - Fee Related JP4193786B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004304275A JP4193786B2 (en) 2004-10-19 2004-10-19 Signal transmission circuit
US11/231,846 US7508165B2 (en) 2004-10-19 2005-09-22 Cell voltage equalization apparatus for combined battery pack including circuit driven by power supplied by the combined battery pack
DE102005050168A DE102005050168A1 (en) 2004-10-19 2005-10-19 Cell voltage equalization device for a combined battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304275A JP4193786B2 (en) 2004-10-19 2004-10-19 Signal transmission circuit

Publications (2)

Publication Number Publication Date
JP2006121775A JP2006121775A (en) 2006-05-11
JP4193786B2 true JP4193786B2 (en) 2008-12-10

Family

ID=36539139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304275A Expired - Fee Related JP4193786B2 (en) 2004-10-19 2004-10-19 Signal transmission circuit

Country Status (1)

Country Link
JP (1) JP4193786B2 (en)

Also Published As

Publication number Publication date
JP2006121775A (en) 2006-05-11

Similar Documents

Publication Publication Date Title
US7508165B2 (en) Cell voltage equalization apparatus for combined battery pack including circuit driven by power supplied by the combined battery pack
US8159187B2 (en) Charging circuit for secondary battery
EP2201660B1 (en) Battery management system with integration of voltage sensor and charge equalizer
US7847519B2 (en) Smart battery protector with impedance compensation
US8134338B2 (en) Battery management system and driving method thereof
US7928691B2 (en) Method and system for cell equalization with isolated charging sources
JP4237804B2 (en) Battery pack protection device and battery pack device
KR102247393B1 (en) Battery pack and method for controlling thereof
KR100332334B1 (en) Circuit for detecting overcharging and overdischarging, and chargeable power supply
KR101174893B1 (en) A battery pack and method for controlling the battery pack
JP4193787B2 (en) Cell voltage equalization device for battery pack
JP2010045963A (en) Battery circuit and battery pack
CN109038754B (en) Battery pack balancing system and method for applying battery pack balancing system
US6429626B1 (en) Battery pack
JPH104636A (en) Method for charging lithium cell
JP3581428B2 (en) Rechargeable power supply
US6329795B1 (en) Charging and discharging control circuit and charging type power supply device
US11139662B2 (en) Balance circuits for battery cells
JP2000166103A (en) Charging discharging control method
JPH08103027A (en) Detector for battery pack state
JP4193786B2 (en) Signal transmission circuit
JP3473193B2 (en) Battery charging control device
JP2000152510A (en) Charge and discharge control circuit and charge system of power unit
JP2004229391A (en) Battery pack
US8106629B2 (en) Charging method and device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Ref document number: 4193786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees