JP4189747B2 - Signal processing device - Google Patents

Signal processing device Download PDF

Info

Publication number
JP4189747B2
JP4189747B2 JP2003373310A JP2003373310A JP4189747B2 JP 4189747 B2 JP4189747 B2 JP 4189747B2 JP 2003373310 A JP2003373310 A JP 2003373310A JP 2003373310 A JP2003373310 A JP 2003373310A JP 4189747 B2 JP4189747 B2 JP 4189747B2
Authority
JP
Japan
Prior art keywords
noise
signal
input signal
signal processing
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003373310A
Other languages
Japanese (ja)
Other versions
JP2005135557A (en
Inventor
智之 日浦
浩幸 井野
彰 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003373310A priority Critical patent/JP4189747B2/en
Publication of JP2005135557A publication Critical patent/JP2005135557A/en
Application granted granted Critical
Publication of JP4189747B2 publication Critical patent/JP4189747B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、信号処理装置に関し、特に、等化波形の非線形歪を補償することができるようにした信号処理装置に関する。   The present invention relates to a signal processing device, and more particularly to a signal processing device that can compensate for nonlinear distortion of an equalized waveform.

従来、記録媒体より再生されたデジタルデータである再生信号を検出する方法として、電圧振幅のピークを特定するピーク・ディテクト法があった。しかしながら、近年の情報処理技術の向上とともに、記録媒体における記録密度の高密度化が進み、再生信号に符号間干渉が発生するようになり、ピーク・ディテクト法では、正確に検出できない場合があった。   Conventionally, as a method for detecting a reproduction signal which is digital data reproduced from a recording medium, there has been a peak detection method for specifying a peak of voltage amplitude. However, with the recent improvement in information processing technology, the recording density of recording media has increased, and intersymbol interference has occurred in the reproduced signal. In some cases, accurate detection was not possible with the peak detect method. .

そこで、積極的に符号間干渉(Inter Symbol Interference)を利用するパーシャルレスポンス(PR:Partial Response)方式と最尤検出(ML:Maximum Likelihood Sequence Detection)方式を組み合わせたPRML(Partial Response Maximum Likelihood)方式が用いられるようになった。しかしながら、記録媒体における記録密度の高密度化がさらに進み、その結果、符号間干渉の影響や、媒体等による非線形歪が顕著となり、従来のPRML方式では十分な性能が期待できなくなってきた。   Therefore, there is a PRML (Partial Response Maximum Likelihood) method that combines a Partial Response (PR) method that actively uses Inter Symbol Interference and a Maximum Likelihood Sequence Detection (ML) method. It came to be used. However, the recording density of the recording medium is further increased, and as a result, the influence of intersymbol interference and the nonlinear distortion due to the medium become conspicuous, and sufficient performance cannot be expected with the conventional PRML system.

これに対して、DFE(Decision Feedback Equalization)やFDTS/DF(Fixed Delay Tree Search/Decision Feedback)等の方法が、再生信号に含まれている雑音の符号間干渉や有色性雑音を白色化する方法としてよく知られている。また、検出精度の良いPRML方式にDFEの考え方を取り入れたNPML(Noise Predictive Maximum Likelihood)方式がある。この方式はハードディスクドライブ装置において既に実用化されている。さらに、このNPML方式を発展させ、記録する信号のパターンに依存した媒体等による歪の影響を軽減するPDNP (Pattern-Dependent Noise Prediction)方式も存在する(例えば、非特許文献1参照)。   In contrast, methods such as DFE (Decision Feedback Equalization) and FDTS / DF (Fixed Delay Tree Search / Decision Feedback) enable whitening of intersymbol interference and colored noise of noise contained in the playback signal. Well known as. There is also a NPML (Noise Predictive Maximum Likelihood) method that incorporates the DFE concept into a PRML method with good detection accuracy. This method has already been put to practical use in hard disk drive devices. Furthermore, there is a PDNP (Pattern-Dependent Noise Prediction) method that develops this NPML method and reduces the influence of distortion caused by a medium or the like depending on the pattern of a signal to be recorded (see Non-Patent Document 1, for example).

図1は、従来の、NPML方式の信号処理部の構成例を示すブロック図である。   FIG. 1 is a block diagram illustrating a configuration example of a conventional NPML signal processing unit.

図1において、信号処理部1は、記録媒体より再生された再生信号を検出する信号処理部である。入力端子11より入力された、等化基準値に波形等化された再生信号は、加算器12に供給され、雑音予測器13の出力と加算され、ビタビ検出器14に供給される。ビタビ検出器14は、その供給された再生信号より検出した2値の信号を、出力端子15より信号処理部1の外部に出力するとともに、パーシャルレスポンス処理部(PR)16に供給し、式(1)に示されるようなパーシャルレスポンスの応答に変換させる。   In FIG. 1, a signal processing unit 1 is a signal processing unit that detects a reproduction signal reproduced from a recording medium. The reproduction signal having the waveform equalized to the equalization reference value input from the input terminal 11 is supplied to the adder 12, added with the output of the noise predictor 13, and supplied to the Viterbi detector 14. The Viterbi detector 14 outputs a binary signal detected from the supplied reproduction signal to the outside of the signal processing unit 1 from the output terminal 15 and supplies it to the partial response processing unit (PR) 16, It is converted into a partial response as shown in 1).

Figure 0004189747
Figure 0004189747

ここで、Mは符号干渉長である。パーシャルレスポンス処理部16は、入力された信号を式(1)で表されるパーシャルレスポンスの応答に変換すると、それを加算器17に供給する。また、加算器17には、入力端子11より、入力信号が入力される。加算器17は、パーシャルレスポンスの応答から入力信号の値を減算し、誤差信号を求め、雑音予測器13に供給する。雑音予測器13は、その誤差信号より入力信号に含まれる有色雑音成分を予測し、その予測結果を加算器12に供給する。   Here, M is the code interference length. The partial response processing unit 16 converts the input signal into a partial response response represented by the equation (1), and supplies it to the adder 17. The adder 17 receives an input signal from the input terminal 11. The adder 17 subtracts the value of the input signal from the response of the partial response to obtain an error signal and supplies it to the noise predictor 13. The noise predictor 13 predicts the colored noise component included in the input signal from the error signal, and supplies the prediction result to the adder 12.

ここで、加算器12の出力、すなわち、波形等化された再生信号をynとし、ビタビ検出器14で判定された2値の信号をパーシャルレスポンスの応答に変換した信号をb^nとすると、ビタビ検出器14の入力znは、式(2)のように表すことができる。 Here, the output of the adder 12, i.e., a reproduced signal whose waveform is equalized and y n, when the converted signal to the response signal a partial response of 2 values determined by the Viterbi detector 14 and b ^ n The input z n of the Viterbi detector 14 can be expressed as shown in Equation (2).

Figure 0004189747
Figure 0004189747

なお、式(2)において、N1は、FIR(Finite Impulse Response)フィルタで構成される雑音予測器13の長さで、pi(1≦i≦N1)はそのフィルタの係数である。式(2)より、通常のビタビ検出装置と比較すると、図1の信号処理部1は、判定結果を入力に戻すので、ブランチ毎にビタビ検出装置への入力が異なってくる。そこで、状態j(sj)から状態k(sk)への推移を考えると、ビタビ検出器14への入力znは以下の式(3)に示されるようになる。 In Equation (2), N1 is the length of the noise predictor 13 composed of a FIR (Finite Impulse Response) filter, and p i (1 ≦ i ≦ N1) is a coefficient of the filter. From the equation (2), the signal processing unit 1 in FIG. 1 returns the determination result to the input as compared with the normal Viterbi detection device, and therefore the input to the Viterbi detection device differs for each branch. Therefore, considering the transition from the state j (s j ) to the state k (s k ), the input z n to the Viterbi detector 14 is expressed by the following equation (3).

Figure 0004189747
Figure 0004189747

また、b^nをビタビの状態に割り当てることで、式(3)は、以下の式(4)のように表すことができる。 Further, by assigning b ^ n to the Viterbi state, the expression (3) can be expressed as the following expression (4).

Figure 0004189747
Figure 0004189747

式(4)において、bnは等化基準値であり、ビタビ検出器14における状態数は、2M+K(0≦K≦N1)である。 In Expression (4), bn is an equalization reference value, and the number of states in the Viterbi detector 14 is 2 M + K (0 ≦ K ≦ N1).

また、PDNPの場合、ビタビ検出器における全てのブランチに対して個別に雑音予測器を準備し、ブランチ毎に最適な雑音予測器の係数を用意する。従って、この場合のビタビ検出器の入力znは、NPML方式の場合式(4)で表されるのに対して、式(5)のように表される。 In the case of PDNP, noise predictors are individually prepared for all branches in the Viterbi detector, and optimum noise predictor coefficients are prepared for each branch. Accordingly, the input z n of the Viterbi detector in this case is expressed as shown in Expression (5) as opposed to Expression (4) in the case of the NPML method.

Figure 0004189747
Figure 0004189747

このようにして、信号処理部1は、再生信号に含まれている雑音の符号間干渉や有色性雑音を白色化する。   In this manner, the signal processing unit 1 whitens the intersymbol interference of the noise included in the reproduction signal and the colored noise.

Jaekyun Moon、and Jongseung Park、“Pattern-Dependent Noise Prediction in Signal-Dependent Noise”、IEEE J. Select. Areas Commun.、vol. 19, No.4, pp.730-743、April 2001Jaekyun Moon, and Jongseung Park, “Pattern-Dependent Noise Prediction in Signal-Dependent Noise”, IEEE J. Select. Areas Commun., Vol. 19, No. 4, pp. 730-743, April 2001

しかしながら、以上のような方法においては、再生ヘッドや媒体等の記録再生機構の応答によってもたされる非線形歪は、完全に除去できないという課題があった。   However, the above method has a problem that the nonlinear distortion caused by the response of the recording / reproducing mechanism such as the reproducing head or the medium cannot be completely removed.

本発明はこのような状況に鑑みてなされたものであり、等化波形の非線形歪を補償することができるようにするものである。   The present invention has been made in view of such a situation, and makes it possible to compensate for non-linear distortion of an equalized waveform.

本発明の信号処理装置は、入力信号に含まれる符号間干渉および有色性雑音を予測し白色化する雑音白色化手段と、入力信号に含まれる非線形歪を除去する歪除去手段と、雑音白色化手段により符号間干渉および有色性雑音が白色化され、歪除去手段により非線形歪が除去された入力信号より2値を検出し、検出結果を出力する検出手段とを備え、歪除去手段は、検出手段による検出結果から、入力信号の相関性を利用して入力信号に含まれる非線形歪を求め、求めた非線形歪を入力信号より除去することを特徴とする。 The signal processing apparatus according to the present invention includes noise whitening means for predicting and whitening intersymbol interference and colored noise contained in an input signal, distortion removing means for removing nonlinear distortion contained in the input signal, and noise whitening. Detecting means for detecting binary values from the input signal from which the intersymbol interference and the colored noise are whitened by the means and the nonlinear distortion being removed by the distortion removing means, and outputting a detection result. From the detection result of the means, the non-linear distortion included in the input signal is obtained using the correlation of the input signal, and the obtained non-linear distortion is removed from the input signal .

前記歪除去手段は、FIRフィルタを用いて入力信号に含まれる非線形歪を求め、求めた非線形歪を入力信号より除去するようにすることができる。   The distortion removing means can obtain a nonlinear distortion included in the input signal using an FIR filter and remove the obtained nonlinear distortion from the input signal.

前記歪除去手段は、検出手段においてブランチ毎に、入力信号に含まれる非線形歪を求め、求めた非線形歪を入力信号より除去するようにすることができる。   The distortion removing means may obtain nonlinear distortion included in the input signal for each branch in the detecting means, and remove the obtained nonlinear distortion from the input signal.

前記検出手段の検出処理における、ブランチ毎にその状態推移に対応したデータおよび所定のパスメモリに格納されているデータのいずれか一方、または両方をパーシャルレスポンスの応答に変換する変換手段をさらに備え、歪除去手段は、変換手段により変換されて得られたパーシャルレスポンスの応答に基づいて、入力信号に含まれる非線形歪を求めるようにすることができる。   In the detection process of the detection means, further comprising a conversion means for converting either one of the data corresponding to the state transition for each branch and the data stored in a predetermined path memory, or both into a partial response response, The distortion removing unit can obtain the nonlinear distortion included in the input signal based on the response of the partial response obtained by the conversion by the converting unit.

前記歪除去手段は、ブランチ毎に、値が互いに独立して設定される係数を用いて、入力信号に含まれる非線形歪を求めるようにすることができる。   The distortion removing means may obtain nonlinear distortion included in the input signal using coefficients whose values are set independently for each branch.

前記歪除去手段は、雑音白色化手段により、符号間干渉および有色性雑音が予測されて白色化された入力信号に含まれる非線形歪を求めるようにすることができる。   The distortion removing means can obtain non-linear distortion included in an input signal whitened by predicting intersymbol interference and colored noise by the noise whitening means.

前記雑音白色化手段は、ブランチ毎に、値が互いに共通化されて設定される係数を用いて符号間干渉および有色性雑音の予測を行う予測手段を備えるようにすることができる。   The noise whitening means may include prediction means for predicting intersymbol interference and chromatic noise using a coefficient that is set in common for each branch.

前記雑音白色化手段は、ブランチ毎に、値が互いに独立して設定される係数を用いて符号間干渉および有色性雑音の予測を行う予測手段を備えるようにすることができる。   The noise whitening means may comprise prediction means for predicting intersymbol interference and colored noise using coefficients whose values are set independently for each branch.

本発明の信号処理装置においては、入力信号に含まれる符号間干渉および有色性雑音が予測されて白色化され、入力信号に含まれる非線形歪が除去された入力信号より2値が検出されて、検出結果が出力される。なお、その検出結果から、入力信号の相関性を利用して入力信号に含まれる非線形歪が求められ、その求められた非線形歪が入力信号より除去される。 In the signal processing apparatus of the present invention, the intersymbol interference and the colored noise included in the input signal are predicted and whitened, and binary is detected from the input signal from which the nonlinear distortion included in the input signal is removed, The detection result is output. From the detection result, the nonlinear distortion included in the input signal is obtained using the correlation of the input signal, and the obtained nonlinear distortion is removed from the input signal.

本発明によれば、信号を処理することができる。特に、等化波形の非線形歪を補償することができ、より正確に最尤検出処理を行うことができる。   According to the present invention, a signal can be processed. In particular, the nonlinear distortion of the equalized waveform can be compensated, and the maximum likelihood detection process can be performed more accurately.

以下に、本発明の実施の形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図2は、本発明を適用した信号処理部の構成例を示すブロック図である。図2において信号処理部31は、例えば、記録媒体より再生された再生信号を検出する信号処理装置であり、波形等化された再生信号が入力される入力端子41、入力端子41を介して入力された再生信号と雑音予測器43の出力を加算する加算部42、再生信号の雑音成分を予測する雑音予測部43、加算部42の出力にフィルタ部48の出力を加算する加算部44、最尤検出処理を行うビタビ検出器45、ビタビ検出器45の出力を信号処理部31の外部に出力する出力端子46、ビタビ検出器45の出力をパーシャルレスポンスの応答に変換するパーシャルレスポンス処理部(PR)47、パーシャルレスポンス処理部(PR)47の出力であるパーシャルレスポンスの応答より非線形歪を求めるフィルタ部48、パーシャルレスポンスの応答から、誤差信号を求める加算部49により構成される。   FIG. 2 is a block diagram illustrating a configuration example of a signal processing unit to which the present invention is applied. In FIG. 2, a signal processing unit 31 is a signal processing device that detects a reproduction signal reproduced from a recording medium, for example, and is input via an input terminal 41 to which a waveform-equalized reproduction signal is input and the input terminal 41. An adder 42 that adds the reproduced signal and the output of the noise predictor 43, a noise predictor 43 that predicts a noise component of the reproduced signal, an adder 44 that adds the output of the filter 48 to the output of the adder 42, A Viterbi detector 45 that performs likelihood detection processing, an output terminal 46 that outputs the output of the Viterbi detector 45 to the outside of the signal processing unit 31, and a partial response processing unit (PR that converts the output of the Viterbi detector 45 into a partial response response 47, a filter unit 48 for obtaining nonlinear distortion from the response of the partial response output from the partial response processing unit (PR) 47, a partial response From the response, and the addition unit 49 for obtaining the error signal.

加算部42は、入力端子41を介して入力された、等化基準値に波形等化された再生信号と雑音予測部43の出力を加算し、その加算結果を加算部44に供給する。加算部42は、ビタビ検出器45におけるブランチ毎にその状態推移に対応した加算器42−1乃至加算器42−2M+K+1よりなり、各加算器において、それぞれ、入力された再生信号と、雑音予測部43の、ビタビ検出器45におけるブランチ毎にその状態推移に対応した各雑音予測器より供給された信号とを加算し、加算部44の、その加算器が対応する加算器に供給する。 The adder 42 adds the reproduced signal having the waveform equalized to the equalization reference value input via the input terminal 41 and the output of the noise predictor 43, and supplies the addition result to the adder 44. The adder 42 includes adders 42-1 to 42-2 M + K + 1 corresponding to the state transition of each branch in the Viterbi detector 45, and the input reproduction signal is input to each adder. And the signal supplied from each noise predictor corresponding to the state transition for each branch in the Viterbi detector 45 of the noise predictor 43, and the adder of the adder 44 is added to the corresponding adder. Supply.

雑音予測部43は、加算部49(加算器49−1乃至加算器49−2M+K+1)より求められた誤差信号が入力される、等化基準値に波形等化された再生信号の有色性雑音成分を予測し、その予測結果を加算部42に供給する。雑音予測部43は、ビタビ検出器45におけるブランチ毎にその状態推移に対応した雑音予測器43−1乃至雑音予測器43−2M+K+1よりなる。その予測結果を加算部42の、その雑音予測器が対応する加算器(加算器42−1乃至加算器42−2M+K+1)に供給する。 The noise prediction unit 43 receives the error signal obtained from the addition unit 49 (adder 49-1 to adder 49-2 M + K + 1 ) and reproduces the waveform equalized to the equalization reference value. The colored noise component is predicted, and the prediction result is supplied to the adding unit 42. The noise prediction unit 43 includes noise predictors 43-1 to 43-2 M + K + 1 corresponding to the state transition of each branch in the Viterbi detector 45. The prediction result is supplied to an adder (adder 42-1 to adder 42-2M + K + 1 ) corresponding to the noise predictor of the adding unit 42.

加算部44は、加算部42より供給される加算結果と、フィルタ部48の出力とを加算し、その加算結果をビタビ検出器45に供給する。加算部44は、ビタビ検出器45におけるブランチ毎にその状態推移に対応した加算器44−1乃至加算器44−2M+K+1よりなり、各加算器において、それぞれ、その加算器が対応する加算部42の加算器(加算器42−1乃至加算器42−2M+K+1)より供給される加算結果と、フィルタ部48の、ビタビ検出器45におけるブランチ毎にその状態推移に対応した各FIR(Finite Impulse Response)フィルタより供給された信号とを加算し、その加算結果をビタビ検出器45に供給する。 The addition unit 44 adds the addition result supplied from the addition unit 42 and the output of the filter unit 48, and supplies the addition result to the Viterbi detector 45. The adding unit 44 includes adders 44-1 to 44-2 M + K + 1 corresponding to the state transition of each branch in the Viterbi detector 45, and each adder corresponds to the adder 44-1. The addition result supplied from the adder (adder 42-1 to adder 42-2 M + K + 1 ) of the adder 42 and the state transition of each branch of the Viterbi detector 45 of the filter unit 48 are changed. The signal supplied from each corresponding FIR (Finite Impulse Response) filter is added, and the addition result is supplied to the Viterbi detector 45.

ビタビ検出器45は、加算部44の各加算器(加算器44−1乃至加算器44−2M+K+1)より供給された、ビタビ検出器45におけるブランチ毎にその状態推移に対応した加算結果に基づいて、最尤検出処理(ビタビ検出方式による最尤検出処理)を行い、得られた判定値を、出力端子46を介して信号処理部31の外部に出力する。また、ビタビ検出器45は、その判定結果を、ビタビ検出器45におけるブランチ毎にその状態推移に対応して、パーシャルレスポンス処理部(PR)47に供給する。 The Viterbi detector 45 corresponds to the state transition of each branch in the Viterbi detector 45 supplied from each adder (adder 44-1 to adder 44-2M + K + 1 ) of the adder 44. Based on the addition result, maximum likelihood detection processing (maximum likelihood detection processing by the Viterbi detection method) is performed, and the obtained determination value is output to the outside of the signal processing unit 31 via the output terminal 46. The Viterbi detector 45 supplies the determination result to the partial response processing unit (PR) 47 corresponding to the state transition for each branch in the Viterbi detector 45.

パーシャルレスポンス部(PR)47は、ビタビ検出器45のパスメモリに格納されている判定結果を、ビタビ検出器45におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答に変換し、それらをフィルタ部48および加算部49に供給する。   The partial response unit (PR) 47 converts the determination result stored in the path memory of the Viterbi detector 45 into a partial response response corresponding to the state transition for each branch in the Viterbi detector 45, and filters them. To the unit 48 and the addition unit 49.

フィルタ部48は、パーシャルレスポンス部(PR)47より供給されるパーシャルレスポンスの応答に対して、等化基準値に波形等化された再生信号に含まれる非線形歪を求め、それを加算部44に供給する。フィルタ部48は、ビタビ検出器45におけるブランチ毎にその状態推移に対応したFIRフィルタ48−1乃至FIRフィルタ48−2M+K+1よりなり、各FIRフィルタにおいて、それぞれ、ビタビ検出器45におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答より非線形歪を求め、その処理結果を、加算部44の、そのFIRフィルタが対応する加算器(加算器44−1乃至加算器44−2M+K+1のいずれか)に供給する。 The filter unit 48 obtains non-linear distortion included in the reproduction signal waveform-equalized to the equalization reference value with respect to the response of the partial response supplied from the partial response unit (PR) 47, and supplies it to the adding unit 44. Supply. The filter unit 48 includes FIR filters 48-1 to 48-2 M + K + 1 corresponding to the state transition of each branch in the Viterbi detector 45. In each FIR filter, the Viterbi detector 45 calculated nonlinear distortion than the response of the partial response corresponding to the state transitions for each branch, the processing result, the adding unit 44, the FIR filter corresponding adder (adder 44-1 to the adder 44-2 M + K + 1 ).

加算部49は、誤差信号を求めるために、パーシャルレスポンス部(PR)47より供給されるパーシャルレスポンスの応答から、入力された再生信号の値を減算し、その減算結果を雑音予測部43に供給する。加算部49は、ビタビ検出器45におけるブランチ毎にその状態推移に対応した加算器49−1乃至加算器49−2M+K+1よりなり、各加算器において、それぞれ、ビタビ検出器45におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答から、入力された再生信号の値を減算し、その減算結果を、雑音予測部43の、その加算器が対応する雑音予測器(雑音予測器43−1乃至雑音予測器43−2M+K+1)に供給する。 The adder 49 subtracts the value of the input reproduction signal from the response of the partial response supplied from the partial response unit (PR) 47 and supplies the subtraction result to the noise prediction unit 43 in order to obtain an error signal. To do. The adder unit 49 includes adders 49-1 to 49-2 M + K + 1 corresponding to the state transition of each branch in the Viterbi detector 45. In each adder, the Viterbi detector 45 The value of the input reproduction signal is subtracted from the response of the partial response corresponding to the state transition for each branch, and the subtraction result is a noise predictor (noise predictor) corresponding to the adder of the noise predictor 43. 43-1 to noise predictor 43-2 M + K + 1 ).

なお、図2においては、加算器42−1乃至加算器42−2M+K+1、雑音予測器43−1乃至雑音予測器43−2M+K+1、加算器44−1乃至加算器44−2M+K+1、FIRフィルタ48−1乃至FIRフィルタ48−2M+K+1、並びに、加算器49−1乃至加算器49−2M+K+1の内、一部のみを示しており、その他を省略している。具体的に言うと、あるk番目の状態の2つのブランチは、2k−1,2k(1≦i≦2M+K)番目で表される。図2では、1番目、2M+K番目の状態に対する加算部42、雑音予測部43、加算部44、およびフィルタ部48が明示されている。 In FIG. 2, an adder 42-1 to an adder 42-2 M + K + 1 , a noise predictor 43-1 to a noise predictor 43-2 M + K + 1 , an adder 44-1 to an adder. 44-2 M + K + 1 , FIR filter 48-1 to FIR filter 48-2 M + K + 1 , and adder 49-1 to adder 49-2 M + K + 1 Only the others are shown and the others are omitted. Specifically, the two branches in a certain kth state are represented by the 2k−1, 2k (1 ≦ i ≦ 2 M + K ) th. In FIG. 2, the adder 42, the noise predictor 43, the adder 44, and the filter 48 for the first and 2 M + K states are clearly shown.

図3は、雑音予測部43およびフィルタ部48に含まれる雑音予測器もしくはFIRフィルタの構成例を示すブロック図である。図3において、FIRフィルタは、入力端子61、入力された信号を遅延させるN個の遅延素子である遅延素子62−1乃至62−N、遅延された信号とフィルタ係数を乗算するN個の乗算器である乗算器63−1乃至63−N、それらの乗算結果を加算する加算器64、並びに、加算結果を出力する出力端子65により構成される。   FIG. 3 is a block diagram illustrating a configuration example of a noise predictor or FIR filter included in the noise prediction unit 43 and the filter unit 48. In FIG. 3, the FIR filter includes an input terminal 61, delay elements 62-1 to 62-N which are N delay elements for delaying an input signal, and N multiplications for multiplying the delayed signal by a filter coefficient. Multipliers 63-1 to 63-N, adders 64 for adding the multiplication results, and an output terminal 65 for outputting the addition results.

遅延素子62−1乃至遅延素子62−Nは、それぞれ、フリップフロップ回路等により構成され、各遅延素子は、入力端子61に直列に接続される。各遅延素子は、所定の期間入力された信号を保持した後、その信号を、その遅延素子が対応する乗算器、および1つ後段の遅延素子に供給する。なお、N個目の遅延素子である遅延素子62−Nは、後段の遅延素子がないため、その出力を、遅延素子62−Nが対応する乗算器63−Nのみに供給する。なお、ここで、Nは、FIRフィルタのタップ数を表す。   The delay elements 62-1 to 62-N are each configured by a flip-flop circuit or the like, and each delay element is connected to the input terminal 61 in series. Each delay element holds a signal input for a predetermined period, and then supplies the signal to a multiplier to which the delay element corresponds and a delay element at the next stage. Note that the delay element 62-N, which is the Nth delay element, has no subsequent delay element, and therefore supplies its output only to the multiplier 63-N to which the delay element 62-N corresponds. Here, N represents the number of taps of the FIR filter.

乗算器63−1乃至乗算器63−Nは、それぞれ、供給された信号に、予め設定されたフィルタ係数pN乃至p1を乗算し、乗算結果を加算器64に供給する。加算器64は、供給された乗算結果を全て加算し、その加算結果をフィルタ出力として、出力端子65を介して外部に出力する。 The multipliers 63-1 to 63 -N multiply the supplied signals by preset filter coefficients p N to p 1 , and supply the multiplication results to the adder 64. The adder 64 adds all the supplied multiplication results, and outputs the addition result to the outside via the output terminal 65 as a filter output.

次に、図2の信号処理部31の動作について説明する。   Next, the operation of the signal processing unit 31 in FIG. 2 will be described.

入力端子41より入力された、等化基準値に波形等化された再生信号は、加算部42および加算部49に供給される。加算部42(加算器42−1乃至加算器42−2M+K+1)は、この再生信号と、雑音予測部43(雑音予測器43−1乃至雑音予測器43−2M+K+1)の出力とを加算し、その加算結果を加算部44に供給する。加算部44(加算器44−1乃至加算器44−2M+K+1)は、その加算結果と、フィルタ部48(FIRフィルタ48−1乃至FIRフィルタ48−2M+K+1)の出力とを加算し、その加算結果をビタビ検出器45に供給する。ビタビ検出器45は、その加算結果に対して最尤検出処理を行い、判定結果である判定値を、出力端子46を介して信号処理部31の外部に出力する。 A reproduction signal that has been waveform-equalized to an equalization reference value and that has been input from the input terminal 41 is supplied to an adder 42 and an adder 49. The adder 42 (adder 42-1 to adder 42-2 M + K + 1 ) and the noise prediction unit 43 (noise predictor 43-1 to noise predictor 43-2 M + K +) 1 ) and the addition result are supplied to the adding unit 44. The adder 44 (adder 44-1 to adder 44-2 M + K + 1 ) includes the addition result and the filter unit 48 (FIR filter 48-1 to FIR filter 48-2 M + K + 1 ). The output is added, and the addition result is supplied to the Viterbi detector 45. The Viterbi detector 45 performs maximum likelihood detection processing on the addition result, and outputs a determination value that is a determination result to the outside of the signal processing unit 31 via the output terminal 46.

また、ビタビ検出器45におけるブランチ毎にその状態推移に対応したビタビ検出器45のパスメモリに格納された判定結果を、パーシャルレスポンス処理部(PR)47に供給する。パーシャルレスポンス処理部(PR)47は、供給された各判定結果を、ビタビ検出器45におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答に変換し、それらをフィルタ部48および加算部49に供給する。フィルタ部48(FIRフィルタ48−1乃至FIRフィルタ48−2M+K+1)は、供給されたパーシャルレスポンス応答に対して、等化基準値に波形等化された再生信号に含まれる非線形歪を求め、その処理結果を加算部44に供給し、等化基準値に波形等化された再生信号に含まれる非線形歪を補償させる。 In addition, the determination result stored in the path memory of the Viterbi detector 45 corresponding to the state transition of each branch in the Viterbi detector 45 is supplied to the partial response processing unit (PR) 47. The partial response processing unit (PR) 47 converts each supplied determination result into a partial response response corresponding to the state transition for each branch in the Viterbi detector 45, and outputs the response to the filter unit 48 and the addition unit 49. Supply. The filter unit 48 (FIR filter 48-1 to FIR filter 48-2 M + K + 1 ) performs nonlinear distortion included in the reproduced signal whose waveform is equalized to the equalization reference value with respect to the supplied partial response response. And the processing result is supplied to the adding unit 44 to compensate for the nonlinear distortion included in the reproduction signal waveform equalized to the equalization reference value.

加算部49(加算器49−1乃至加算器49−2M+K+1)は、誤差信号を求めるために、パーシャルレスポンス処理部(PR)47より供給されるビタビ検出器45におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答から、再生信号を減算し、その減算結果を雑音予測部43に供給する。雑音予測部43(雑音予測器43−1乃至雑音予測器43−2M+K+1)は、供給された減算結果に基づいて、ビタビ検出器45におけるブランチ毎に、再生信号に含まれる符号間干渉や有色性雑音を予測し、その予測結果を加算部42に供給し、再生信号に含まれる有色性雑音を白色化させる。 An adder 49 (adders 49-1 to 49-2 M + K + 1 ) is provided for each branch in the Viterbi detector 45 supplied from the partial response processing unit (PR) 47 in order to obtain an error signal. The reproduction signal is subtracted from the response of the partial response corresponding to the state transition, and the subtraction result is supplied to the noise prediction unit 43. The noise predicting unit 43 (noise predictor 43-1 to noise predictor 43-2 M + K + 1 ) is a code included in the reproduction signal for each branch in the Viterbi detector 45 based on the supplied subtraction result. Interference and chromatic noise are predicted, and the prediction result is supplied to the adder 42 to whiten the chromatic noise included in the reproduction signal.

このように、信号処理部31は、雑音予測部43、加算部42、および加算部49において、再生信号に含まれる符号間干渉や有色性雑音を白色化するだけでなく、フィルタ部48および加算部44において、等化波形における非線形歪の補償を行う。この非線形歪は、歪を含まないビタビ検出器45の判定値から、信号の相関性を利用して、過去の判定値の線形結合で表すことができる。したがって、この歪は、式(6)のように表すことができる。   As described above, the signal processing unit 31 not only whitens the intersymbol interference and the chromatic noise included in the reproduction signal in the noise prediction unit 43, the addition unit 42, and the addition unit 49, but also adds the filter unit 48 and the addition unit. The unit 44 compensates for nonlinear distortion in the equalized waveform. This nonlinear distortion can be expressed by a linear combination of past determination values from the determination value of the Viterbi detector 45 that does not include distortion, using the correlation of signals. Therefore, this distortion can be expressed as in equation (6).

Figure 0004189747
Figure 0004189747

式(6)において、qi(1≦i≦N2)は係数であり、N2は線形結合の長さを表す。これによって、bnの応答を等化された再生信号ynの応答に、更に近づけることができ、歪の影響を軽減することが可能となる。 In Expression (6), q i (1 ≦ i ≦ N2) is a coefficient, and N2 represents the length of the linear combination. As a result, the response of b n can be made closer to the response of the equalized reproduction signal y n , and the influence of distortion can be reduced.

すなわち、図2に示される信号処理部31において、雑音予測部43の雑音予測器43−1乃至雑音予測器43−2M+K+1の各係数の値が統一されているとき、すなわち、NPMLの場合だと、信号処理部31は、式(4)に対して、式(7)で表すことができる。 That is, in the signal processing unit 31 shown in FIG. 2, when the values of the coefficients of the noise predictor 43-1 to noise predictor 43-2 M + K + 1 of the noise prediction unit 43 are unified, that is, In the case of NPML, the signal processing unit 31 can be expressed by Expression (7) with respect to Expression (4).

Figure 0004189747
Figure 0004189747

また、同様に、図2に示される信号処理部31において、雑音予測部43の雑音予測器43−1乃至雑音予測器43−2M+K+1の各係数の値が互いに独立して設定されるとき、すなわち、PDNPの場合だと、信号処理部31は、式(5)に対して、式(8)で表すことができる。 Similarly, in the signal processing unit 31 shown in FIG. 2, the values of the coefficients of the noise predictors 43-1 to 43-2 M + K + 1 of the noise predictor 43 are set independently of each other. When it is performed, that is, in the case of PDNP, the signal processing unit 31 can be expressed by Expression (8) with respect to Expression (5).

Figure 0004189747
Figure 0004189747

以上のように、信号処理部31は、雑音予測部43、加算部42、および加算部49において、再生信号に含まれる符号間干渉や有色性雑音を白色化するだけでなく、フィルタ部48および加算部44において、等化波形における非線形歪の補償を行うようにしたので、より正確に最尤検出処理を行うことができる。すなわち、信号処理部31は、等化波形の非線形歪を補償することができる。   As described above, the signal processing unit 31 not only whitens the intersymbol interference and the chromatic noise included in the reproduction signal in the noise prediction unit 43, the addition unit 42, and the addition unit 49, but also includes the filter unit 48 and Since the adder 44 compensates for nonlinear distortion in the equalized waveform, the maximum likelihood detection process can be performed more accurately. That is, the signal processing unit 31 can compensate for the nonlinear distortion of the equalized waveform.

図4は、本発明を適用した光ディスク再生装置の構成例を示す図である。   FIG. 4 is a diagram showing a configuration example of an optical disc reproducing apparatus to which the present invention is applied.

図4において、光ディスク再生装置100は、例えば、CDやDVD等のような光ディスクに記録された情報を再生する装置である。光ディスク再生装置100の光ディスク111に記録された情報は、光学式ヘッド112により再生信号として再生され、RFアンプ113にて適当な振幅の大きさに増幅される。   In FIG. 4, an optical disc playback apparatus 100 is an apparatus that plays back information recorded on an optical disc such as a CD or a DVD. Information recorded on the optical disk 111 of the optical disk reproducing apparatus 100 is reproduced as a reproduction signal by the optical head 112 and amplified to an appropriate amplitude by the RF amplifier 113.

増幅された再生信号は、ゲインコントロールアンプ(GCA:Gain Control Amp)114に入力され、所望の振幅の大きさに増幅される。増幅された再生信号は、アンチエイリアスを防ぐ為のローパスフィルタ(LPF:Low-Pass Filter)115に供給され、フィルタ処理が行われた後、AD変換器(Analog to Digital Convertor)117に供給されて量子化される。   The amplified reproduction signal is input to a gain control amplifier (GCA) 114 and amplified to a desired amplitude. The amplified reproduction signal is supplied to a low-pass filter (LPF) 115 for preventing anti-aliasing, filtered, and then supplied to an AD converter (Analog to Digital Converter) 117 for quantum. It becomes.

また、ローパスフィルタ115の出力は、ゲインコントローラ116にも供給される。ゲインコントローラ116は、供給された再生信号に基づいて、ゲインコントロールアンプ114のゲイン(増幅度)を決定し、ゲインコントロールアンプ114をAGC回路(Auto Gain Controller)として動作させる。さらに、ローパスフィルタ115の出力は、PLL(Phase Locked Loop)118にも供給される。PLL118には、さらに基準クロックも供給される。PLL118は、供給された基準クロックをローパスフィルタ115の出力に同期させてAD変換器117のサンプリングクロックを生成し、それをAD変換器117に供給する。   The output of the low pass filter 115 is also supplied to the gain controller 116. The gain controller 116 determines the gain (amplification degree) of the gain control amplifier 114 based on the supplied reproduction signal, and operates the gain control amplifier 114 as an AGC circuit (Auto Gain Controller). Further, the output of the low-pass filter 115 is also supplied to a PLL (Phase Locked Loop) 118. A reference clock is also supplied to the PLL 118. The PLL 118 synchronizes the supplied reference clock with the output of the low-pass filter 115 to generate a sampling clock for the AD converter 117 and supplies it to the AD converter 117.

AD変換器117は、そのサンプリングクロックを用いて、ローパスフィルタの出力である再生信号を量子化する。量子化された再生信号は、FIRフィルタ119に供給される。FIRフィルタ119は、供給された再生信号に対して、適応等化処理、若しくは等化処理を施し、等化後の再生信号を、図2を参照して説明した信号処理装置31に供給する。信号処理装置31は、供給された再生信号に対して検出処理を行い、光ディスク111に記録される前の元の信号を復元してそれを出力する。   The AD converter 117 quantizes the reproduction signal, which is the output of the low-pass filter, using the sampling clock. The quantized reproduction signal is supplied to the FIR filter 119. The FIR filter 119 performs adaptive equalization processing or equalization processing on the supplied reproduction signal, and supplies the equalized reproduction signal to the signal processing device 31 described with reference to FIG. The signal processing device 31 performs detection processing on the supplied reproduction signal, restores the original signal before being recorded on the optical disc 111, and outputs it.

このように、図2を参照して説明した信号処理部31を用いて光ディスク111より再生された再生信号を検出することにより、信号処理部31が、再生信号に含まれる符号間干渉や有色性雑音を除去するだけでなく、等化波形における非線形歪の除去を行うので、光ディスク再生装置100は、より正確に最尤検出処理を行うことができる。すなわち、光ディスク再生装置100は、等化波形の非線形歪を補償することができる。   As described above, by detecting the reproduction signal reproduced from the optical disk 111 using the signal processing unit 31 described with reference to FIG. 2, the signal processing unit 31 can detect intersymbol interference or colority included in the reproduction signal. Since not only noise is removed but also non-linear distortion in the equalized waveform is removed, the optical disc reproducing apparatus 100 can perform the maximum likelihood detection process more accurately. That is, the optical disc reproducing apparatus 100 can compensate for the nonlinear distortion of the equalized waveform.

図5は、このような光ディスク再生装置100における、Blue-ray Disc(登録商標)フォーマット(ユーザ容量27ギガバイト)の光ディスクのラジアル方向の傾きに対するの耐性の例を示すグラフである。図5において、横軸はディスクのラジアル方向の傾きであるラジアルスキューを示し、縦軸は、その時のビットエラーレートを示している。また、図5の曲線131は、PRML方式(PR(1,2,2,1))により再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示しており、曲線132は、NPML方式により再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示しており、曲線133は、NPML方式に歪補正用フィルタを適用した場合、すなわち、雑音予測器43−1乃至雑音予測器43−2M+K+1の係数を共通化してNPML方式に対応させた図2の信号処理部31を用いて再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示している。 FIG. 5 is a graph showing an example of the tolerance of the optical disc playback apparatus 100 with respect to the inclination in the radial direction of the optical disc of the Blue-ray Disc (registered trademark) format (user capacity: 27 gigabytes). In FIG. 5, the horizontal axis indicates the radial skew that is the inclination of the disk in the radial direction, and the vertical axis indicates the bit error rate at that time. Further, a curve 131 in FIG. 5 shows an example of resistance to the radial inclination of the disc when a reproduction signal is detected by the PRML method (PR (1, 2, 2, 1)). Shows an example of tolerance to the radial inclination of the disc when a reproduction signal is detected by the NPML method, and a curve 133 shows a case where a distortion correction filter is applied to the NPML method, that is, a noise predictor. when detecting the reproduction signal using a 43-1 to noise estimator 43-2 M + K + signal processing unit 31 of FIG. 2 where the first coefficients in correspondence with the NPML scheme in common, in the radial direction of the disk An example of resistance to tilt is shown.

図5において、曲線133の横方向の広がりが最も大きく、NPML方式に対応させた図2の信号処理部31を用いて再生信号を検出する場合が、PRML方式またはNPML方式により再生信号を検出する場合と比較して、ディスクのラジアル方向の傾きに対するの耐性が最も大きいことが示されている。   In FIG. 5, when the reproduction signal is detected by using the signal processing unit 31 of FIG. 2 corresponding to the NPML method, the horizontal spread of the curve 133 is the largest, and the reproduction signal is detected by the PRML method or the NPML method. Compared to the case, it is shown that the tolerance to the inclination in the radial direction of the disk is the greatest.

また、同様に、図6は、光ディスク再生装置100における、Blue-ray Disc(登録商標)フォーマット(ユーザ容量27ギガバイト)の光ディスクのラジアル方向の傾きに対するの耐性の他の例を示すグラフである。図6において、横軸はディスクのラジアル方向の傾きであるラジアルスキューを示し、縦軸は、その時のビットエラーレートを示している。また、図6の曲線141は、PRML方式(PR(1,2,2,1))により再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示しており、曲線142は、PDNP方式により再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示しており、曲線143は、PDNP方式に歪補正用フィルタを適用した場合、すなわち、雑音予測器43−1乃至雑音予測器43−2M+K+1の係数を互いに独立して設定するようにしてPDNP方式に対応させた図2の信号処理部31を用いて再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示している。 Similarly, FIG. 6 is a graph showing another example of the tolerance of the optical disc playback apparatus 100 with respect to the inclination in the radial direction of an optical disc in the Blue-ray Disc (registered trademark) format (user capacity: 27 gigabytes). In FIG. 6, the horizontal axis indicates the radial skew that is the inclination of the disk in the radial direction, and the vertical axis indicates the bit error rate at that time. A curve 141 in FIG. 6 shows an example of resistance to the radial inclination of the disc when a reproduction signal is detected by the PRML method (PR (1,2,2,1)). Shows an example of tolerance to the radial inclination of the disc when a reproduction signal is detected by the PDNP method, and a curve 143 shows a case where a distortion correction filter is applied to the PDNP method, that is, a noise predictor. 43-1 to noise predictor 43-2 When the reproduction signal is detected by using the signal processing unit 31 of FIG. 2 corresponding to the PDNP method by setting the coefficients of M + K + 1 independently of each other. An example of resistance to the radial tilt of the disk is shown.

図6において、曲線143の横方向の広がりが最も大きく、PDNP方式に対応させた図2の信号処理部31を用いて再生信号を検出する場合が、PRML方式またはPDNP方式により再生信号を検出する場合と比較して、ディスクのラジアル方向の傾きに対するの耐性が最も大きいことが示されている。   In FIG. 6, when the reproduction signal is detected using the signal processing unit 31 of FIG. 2 corresponding to the PDNP method, the horizontal spread of the curve 143 is the largest, and the reproduction signal is detected by the PRML method or the PDNP method. Compared to the case, it is shown that the tolerance to the inclination in the radial direction of the disk is the greatest.

以上のように、歪補正用フィルタであるFIRフィルタを用いて等化波形の非線形歪を補償することにより、光ディスク再生装置100(信号処理部31)は、図5および図6に示されるように、ディスクのラジアル方向の傾きに対する耐性を拡大させることができる。   As described above, the optical disc reproducing apparatus 100 (signal processing unit 31) compensates for the non-linear distortion of the equalized waveform using the FIR filter that is a distortion correction filter, as shown in FIGS. The tolerance to the radial tilt of the disk can be increased.

なお、図2の信号処理部31のフィルタ部48(FIRフィルタ48−1乃至FIRフィルタ48−2M+K+1)のフィルタ係数、および雑音予測部43(雑音予測器43−1乃至雑音予測器43−2M+K+1)の係数は、予め定められた値であってもよいが、LMS(Least Mean Square)アルゴリズムを用いて適応等化させることも可能である。 Note that the filter coefficient of the filter unit 48 (FIR filter 48-1 to FIR filter 48-2 M + K + 1 ) of the signal processing unit 31 in FIG. 2 and the noise prediction unit 43 (noise predictor 43-1 to noise prediction). The coefficient of the unit 43-2 M + K + 1 ) may be a predetermined value, but can be adaptively equalized using an LMS (Least Mean Square) algorithm.

次に、誤差信号の求め方について説明する。LMSアルゴリズムについては、数ある適応等化アルゴリズムの中でも、最も代表的なもので、広く一般に知られているので、ここでの説明は省略する。先に、NPMLに対応させた信号処理装置31の場合について説明する。雑音予測器のFIRフィルタに対する誤差信号は、ビタビ検出器の判定結果をパーシャルレスポンスの応答に変換した信号と信号処理装置31の入力信号の差と、その演算結果を入力とした雑音予測器の出力との差となる。そして、通常のLMSアルゴリズムを用いてFIRフィルタ係数pi(1≦i≦N1)を決定すればよい。 Next, how to obtain the error signal will be described. The LMS algorithm is the most representative of many adaptive equalization algorithms, and is widely known, so the description thereof is omitted here. First, the case of the signal processing device 31 corresponding to NPML will be described. The error signal for the FIR filter of the noise predictor is the difference between the signal obtained by converting the determination result of the Viterbi detector into a response of the partial response and the input signal of the signal processing device 31, and the output of the noise predictor using the calculation result as an input. And the difference. Then, the FIR filter coefficient p i (1 ≦ i ≦ N1) may be determined using a normal LMS algorithm.

また、等化波形の非線形歪を補償するFIRフィルタの係数は、Jaekyun Moon, and Jongseung Park, “Pattern-Dependent Noise Prediction in Signal-Dependent Noise”, IEEE J. Select. Areas Commun., vol. 19, No.4, pp.730-743, April 2001に記載されているようなLMSアルゴリズムを利用する。ビタビ検出器の2値の判定結果をビタビ検出器の状態の長さだけメモリ等に格納しておき、毎時刻、現時刻の判定結果と過去の判定結果から現時刻の状態推移を検出し、その推移に相当するブランチのFIRフィルタの係数qiを更新するようにする。このときの誤差信号は、判定結果をパーシャルレスポンスの応答に変換した信号を、検出された状態推移に対応したブランチのFIRフィルタの係数と係数を同じくしたFIRフィルタに入力し、その出力を上述した雑音予測器の出力を決定するための誤差信号から差し引いたものとする。 The coefficients of the FIR filter that compensates for the nonlinear distortion of the equalized waveform are described in Jaekyun Moon, and Jongseung Park, “Pattern-Dependent Noise Prediction in Signal-Dependent Noise”, IEEE J. Select. Areas Commun., Vol. 19, The LMS algorithm as described in No.4, pp.730-743, April 2001 is used. The binary judgment result of the Viterbi detector is stored in a memory or the like for the length of the Viterbi detector state, and the state transition of the current time is detected from the judgment result of the current time and the past judgment result every time, The coefficient q i of the FIR filter of the branch corresponding to the transition is updated. The error signal at this time is a signal obtained by converting the determination result into a partial response response, and is input to the FIR filter having the same coefficient as the coefficient of the FIR filter of the branch corresponding to the detected state transition, and the output is described above. It is assumed that it is subtracted from the error signal for determining the output of the noise predictor.

図7は、このような場合の、本発明を適用した信号処理部の構成例を示すブロック図である。図2に示される信号処理部31と同様の構成の部分については、図2と同じ符号を付してあり、その説明を省略する。   FIG. 7 is a block diagram showing a configuration example of a signal processing unit to which the present invention is applied in such a case. The same components as those of the signal processing unit 31 shown in FIG. 2 are denoted by the same reference numerals as those in FIG.

図7において、信号処理部151の加算部49の出力は、係数を更新可能な雑音予測器163−1乃至雑音予測器163−2M+K+1からなる雑音予測部163に供給される。すなわち、図2の場合と同様に、加算器49−1乃至加算器49−2M+K+1の出力は、それぞれ、雑音予測器163−1乃至雑音予測器163−2M+K+1に供給される。雑音予測器163−1乃至雑音予測器163−2M+K+1は、係数が更新可能である点以外は、図2の雑音予測器43−1乃至雑音予測器43−2M+K+1と同様であり、それらの出力は、それぞれ、加算部42の加算器42−1乃至加算器42−2M+K+1に供給される。 In FIG. 7, the output of the addition unit 49 of the signal processing unit 151 is supplied to a noise prediction unit 163 including noise predictors 163-1 to 163-2 M + K + 1 whose coefficients can be updated. That is, as in the case of FIG. 2, the outputs of the adders 49-1 to 49-2 M + K + 1 are the noise predictors 163-1 to 163-2 M + K + 1, respectively. To be supplied. The noise predictors 163-1 to 163-2 M + K + 1 are the noise predictors 43-1 to 43-2 M + K + of FIG. 2 except that the coefficients can be updated. 1 , and their outputs are supplied to adders 42-1 through 42-2 M + K + 1 of the adder 42, respectively.

また、パーシャルレスポンス処理部(PR)47の出力(パーシャルレスポンスの応答)は、係数を更新可能なFIRフィルタ168−1乃至FIRフィルタ168−2M+K+1からなるフィルタ部168に供給される。すなわち、図2の場合と同様に、ビタビ検出器45におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答は、それぞれ、FIRフィルタ168−1乃至FIRフィルタ168−2M+K+1に供給される。FIRフィルタ168−1乃至FIRフィルタ168−2M+K+1は、係数が更新可能である点以外は、図2のFIRフィルタ48−1乃至FIRフィルタ48−2M+K+1と同様であり、それらの出力は、それぞれ、加算部44の加算器44−1乃至加算器44−2M+K+1に供給される。 The output of the partial response processing unit (PR) 47 (partial response response) is supplied to a filter unit 168 including FIR filters 168-1 to F168 filters 168-2 M + K + 1 whose coefficients can be updated. . That is, as in the case of FIG. 2, the response of the partial response corresponding to the state transition for each branch in the Viterbi detector 45 is supplied to the FIR filters 168-1 to 168-2 M + K + 1 , respectively. Is done. FIR filters 168-1 through 168-2 M + K + 1 are the same as FIR filters 48-1 through 48-2 M + K + 1 in FIG. 2 except that the coefficients can be updated. These outputs are supplied to adders 44-1 to 44-2M + K + 1 of the adder 44, respectively.

信号処理部151は、雑音予測器163−1乃至雑音予測器163−2M+K+1、並びに、FIRフィルタ168−1乃至FIRフィルタ168−2M+K+1の各係数を決定する回路として、入力された再生信号を遅延させる遅延処理部171、ビタビ検出器45の出力(判定値)をパーシャルレスポンスの応答に変換するパーシャルレスポンス処理部172、パーシャルレスポンスの応答より遅延された再生信号を減算する加算器173、加算器173における減算結果より雑音予測器175の出力を減算する加算器174、雑音予測器175、加算器174の減算結果よりFIRフィルタ177の出力とを減算する加算器176、パーシャルレスポンスの応答にフィルタ処理を行うFIRフィルタ177、加算器176による減算結果によりフィルタ係数を決定するFIRフィルタを選択するスイッチ回路178、フィルタ係数の決定にあたってトレーニングの為、既知の信号パターンを用いる場合、この信号を入力する入力端子181、ビタビ検出器45より供給される判定値または既知の信号パターンの内、いずれか一方を選択するスイッチ回路182、並びに、スイッチ回路182により選択された信号に基づいて、状態推移のパターンを検出するパターン検出器183よりなる回路を有している。 The signal processing unit 151 is a circuit that determines coefficients of the noise predictors 163-1 to 163-2 M + K + 1 and the FIR filters 168-1 to 168-2 M + K + 1. A delay processing unit 171 that delays the input reproduction signal, a partial response processing unit 172 that converts the output (determination value) of the Viterbi detector 45 into a partial response response, and a reproduction signal delayed from the partial response response An adder 173 that subtracts, an adder 174 that subtracts the output of the noise predictor 175 from the subtraction result in the adder 173, an adder 176 that subtracts the output of the FIR filter 177 from the subtraction result of the noise predictor 175 and adder 174. The filter coefficient is determined by the subtraction result of the FIR filter 177 and the adder 176 that performs filtering on the response of the partial response When a known signal pattern is used for training in determining a filter coefficient, a switch circuit 178 for selecting an FIR filter to be used, an input terminal 181 for inputting this signal, a judgment value supplied from the Viterbi detector 45 or a known signal The circuit includes a switch circuit 182 that selects one of the patterns, and a pattern detector 183 that detects a state transition pattern based on a signal selected by the switch circuit 182.

信号処理部151において、入力された再生信号は、加算部42および加算部49に供給されるとともに、遅延処理部171にも供給され、ビタビ検出器45の出力と同じタイミングになるように遅延される。また、ビタビ検出器45より出力された2値の判定値は、出力端子46より出力されるとともに、パーシャルレスポンス処理部(PR)172およびスイッチ回路182に供給される。パーシャルレスポンス処理部(PR)172は、その供給された判定値をパーシャルレスポンスの応答に変換し、加算器173およびFIRフィルタ177に供給する。   In the signal processing unit 151, the input reproduction signal is supplied to the addition unit 42 and the addition unit 49 and is also supplied to the delay processing unit 171, and is delayed so as to have the same timing as the output of the Viterbi detector 45. The Further, the binary determination value output from the Viterbi detector 45 is output from the output terminal 46 and also supplied to the partial response processing unit (PR) 172 and the switch circuit 182. The partial response processing unit (PR) 172 converts the supplied determination value into a partial response response, and supplies it to the adder 173 and the FIR filter 177.

加算器173は、パーシャルレスポンスの応答より、遅延処理部171により遅延された再生信号を減算し、減算結果を加算器174および雑音予測器175に供給する。雑音予測器175は、その演算結果を加算器174に供給する。加算器174は、加算器173における減算結果より雑音予測器175の出力を減算し、その減算結果を、雑音予測部163を構成する各雑音予測器の誤差信号として、雑音予測器163−1乃至雑音予測器163−2M+K+1に供給する。また、この誤差信号は、加算器176にも供給される。 The adder 173 subtracts the reproduction signal delayed by the delay processing unit 171 from the response of the partial response, and supplies the subtraction result to the adder 174 and the noise predictor 175. The noise predictor 175 supplies the calculation result to the adder 174. The adder 174 subtracts the output of the noise predictor 175 from the subtraction result in the adder 173, and uses the subtraction result as an error signal of each noise predictor constituting the noise predictor 163. The noise predictor 163-2 is supplied to M + K + 1 . The error signal is also supplied to the adder 176.

FIRフィルタ177は、パーシャルレスポンス処理部(PR)172より供給されるパーシャルレスポンスの応答より、等化波形の非線形歪を算出し、その算出結果を加算器176に供給する。加算器176は、加算器174の減算結果よりFIRフィルタ177の出力を減算し、その減算結果を、フィルタ部168を構成する各FIRフィルタの誤差信号として、スイッチ回路178に供給する。   The FIR filter 177 calculates nonlinear distortion of the equalized waveform from the response of the partial response supplied from the partial response processing unit (PR) 172 and supplies the calculation result to the adder 176. The adder 176 subtracts the output of the FIR filter 177 from the subtraction result of the adder 174, and supplies the subtraction result to the switch circuit 178 as an error signal of each FIR filter constituting the filter unit 168.

ところで、スイッチ回路182には、ビタビ検出器45より判定値が供給され、さらに、入力端子181を介して外部から信号パターンを供給することも可能である。スイッチ回路182は、フィルタ係数の決定するためのトレーニングに当たって、既知の信号パターンを利用する場合、入力端子181を介して入力される既知の信号パターンをパターン検出器183に供給するようにスイッチを切り替える。また、ビタビ検出器45の判定結果でトレーニングする場合、ビタビ検出器45より供給される判定値をパターン検出器183に供給するようにスイッチを切り替える。   By the way, the determination value is supplied from the Viterbi detector 45 to the switch circuit 182, and further, a signal pattern can be supplied from the outside via the input terminal 181. The switch circuit 182 switches the switch so as to supply a known signal pattern input via the input terminal 181 to the pattern detector 183 when using a known signal pattern in training for determining the filter coefficient. . When training with the determination result of the Viterbi detector 45, the switch is switched so that the determination value supplied from the Viterbi detector 45 is supplied to the pattern detector 183.

パターン検出器183は、このようにして供給された既知の信号パターンまたは判定値に基づいて、LMSを適用するブランチを選択する信号を作成し、それをスイッチ回路178およびFIRフィルタ177に供給する。FIRフィルタ177は、このようにパターン検出器183より供給された信号に基づいて、FIRフィルタ係数を選択する。また、スイッチ回路178は、このようにパターン検出器183より供給された信号に基づいて、LMSを適用するブランチのFIRフィルタをFIRフィルタ168−1乃至FIRフィルタ168−2M+K+1より選択し、スイッチを切り替えることにより、FIRフィルタの誤差信号を、選択したFIRフィルタに供給させるように制御する。 The pattern detector 183 creates a signal for selecting a branch to which the LMS is applied based on the known signal pattern or determination value supplied in this way, and supplies it to the switch circuit 178 and the FIR filter 177. The FIR filter 177 selects the FIR filter coefficient based on the signal supplied from the pattern detector 183 in this way. Further, the switch circuit 178 selects the FIR filter of the branch to which the LMS is applied from the FIR filter 168-1 to the FIR filter 168-2 M + K + 1 based on the signal supplied from the pattern detector 183 in this way. Then, the FIR filter error signal is controlled to be supplied to the selected FIR filter by switching the switch.

次に、PDNPに対応させた信号処理装置31の場合について説明する。雑音予測器のFIRフィルタに対する誤差信号は、NPMLに対応させた場合と同様に、ビタビ検出器の判定結果をパーシャルレスポンスの応答に変換した信号と信号処理装置31の入力信号の差と、その演算結果を入力とした雑音予測器の出力との差となる。このとき、等化波形の非線形歪を補償するFIRフィルタの係数の決定のときと同様に、雑音予測器のFIRフィルタ係数pi(1≦i≦N1)は、毎時刻、現時刻の判定結果と過去の判定結果から現時刻の状態推移を検出し、その推移に相当するブランチの雑音予測器の係数を使用する。そして、検出された状態推移に相当するブランチが持つ雑音予測器の係数の更新を行う。 Next, the case of the signal processing device 31 corresponding to PDNP will be described. The error signal for the FIR filter of the noise predictor is the difference between the signal obtained by converting the determination result of the Viterbi detector into the response of the partial response and the input signal of the signal processing device 31 and the calculation thereof, as in the case of corresponding to the NPML. This is the difference from the output of the noise predictor with the result as input. At this time, the FIR filter coefficient p i (1 ≦ i ≦ N1) of the noise predictor is determined at each time and the current time as in the case of determining the coefficient of the FIR filter that compensates for nonlinear distortion of the equalized waveform. The state transition at the current time is detected from the past determination results, and the coefficient of the noise predictor of the branch corresponding to the transition is used. And the coefficient of the noise predictor which the branch corresponding to the detected state transition has is updated.

また、等化波形の非線形歪を補償するFIRフィルタの係数は、NPMLに対応させた場合と同様に算出する。   The coefficient of the FIR filter that compensates for the non-linear distortion of the equalized waveform is calculated in the same manner as in the case of corresponding to NPML.

図8は、このような場合の、本発明を適用した信号処理部の構成例を示すブロック図である。図7に示される信号処理部151と同様の構成の部分については、図7と同じ符号を付してあり、その説明を省略する。   FIG. 8 is a block diagram showing a configuration example of a signal processing unit to which the present invention is applied in such a case. The same components as those of the signal processing unit 151 shown in FIG. 7 are denoted by the same reference numerals as those in FIG.

図8において、信号処理部201の構成は、基本的に図7の信号処理部151と同様であるが、加算器174の出力が、スイッチ回路221に供給される点と、加算器174に出力する雑音予測器の係数が検出されたパターンに対応したブランチの持つ雑音予測器の係数となることが信号処理装置151の場合と異なる。   8, the configuration of the signal processing unit 201 is basically the same as that of the signal processing unit 151 in FIG. 7, except that the output of the adder 174 is supplied to the switch circuit 221 and the output to the adder 174. The signal processing apparatus 151 is different from the signal processing device 151 in that the noise predictor coefficient to be used is the noise predictor coefficient of the branch corresponding to the detected pattern.

パターン検出器183は、図7の場合と同様にして供給された既知の信号パターンまたは判定値に基づいて、LMSを適用するブランチを選択する信号を作成し、それをスイッチ回路178およびFIRフィルタ177に供給するとともに、雑音予測器215およびスイッチ回路221に供給する。   The pattern detector 183 generates a signal for selecting a branch to which the LMS is applied based on a known signal pattern or determination value supplied in the same manner as in FIG. 7, and generates a signal that selects the switch circuit 178 and the FIR filter 177. To the noise predictor 215 and the switch circuit 221.

雑音予測器215は、パターン検出器183より供給される信号に基づいて係数を設定し、その係数を用いて、加算器173の減算結果から有色性雑音成分を予測し、予測結果を加算器174に供給する。   The noise predictor 215 sets a coefficient based on the signal supplied from the pattern detector 183, predicts a colored noise component from the subtraction result of the adder 173 using the coefficient, and adds the prediction result to the adder 174. To supply.

加算器174より出力される減算結果である雑音予測器の誤差信号は、スイッチ回路221に供給される。スイッチ回路221は、FIRフィルタの誤差信号の場合と同様に、パターン検出器183より供給された信号に基づいて、LMSを適用するブランチの雑音予測器を雑音予測器163−1乃至雑音予測器163−2M+K+1より選択し、スイッチを切り替えることにより、雑音予測器の誤差信号を、選択した雑音予測器に供給させるように制御する。 The error signal of the noise predictor that is the subtraction result output from the adder 174 is supplied to the switch circuit 221. Similarly to the error signal of the FIR filter, the switch circuit 221 selects the noise predictors 163-1 to 163 as the branch noise predictors to which the LMS is applied based on the signal supplied from the pattern detector 183. By selecting from −2 M + K + 1 and switching the switch, the error signal of the noise predictor is controlled to be supplied to the selected noise predictor.

なお、雑音予測器およびFIRフィルタの係数の更新方法は、上述した以外であってもよく、どのようなアルゴリズムを用いるようにしてもよい。   The method for updating the noise predictor and FIR filter coefficients may be other than those described above, and any algorithm may be used.

また、以上においては、光ディスクの再生装置について説明したが、これに限らず、図2の信号処理部31、図7の信号処理部151、および図8の信号処理部201は、例えば、磁気ディスクの記録再生装置や通信装置等、どのような装置に適用するようにしてもよい。   In the above description, the optical disk reproducing apparatus has been described. However, the present invention is not limited to this, and the signal processing unit 31 in FIG. 2, the signal processing unit 151 in FIG. 7, and the signal processing unit 201 in FIG. The present invention may be applied to any apparatus such as a recording / reproducing apparatus or a communication apparatus.

さらに、以上においては、ビタビ検出器45が出力する判定値を用いて非線形歪を補償する方法を説明したが、これに限らず、ビタビ検出器45は、内蔵する所定のパスメモリに格納されているデータをパーシャルレスポンス処理部47に供給するようにしてももちろんよい。すなわち、信号処理部31は、ブランチ毎に状態推移に対応したデータおよび所定のパスメモリに格納されているデータのいずれか一方、または両方により非線形歪を補償するようにしてもよい。   Further, in the above description, the method for compensating nonlinear distortion using the determination value output by the Viterbi detector 45 has been described. However, the present invention is not limited to this, and the Viterbi detector 45 is stored in a built-in predetermined path memory. Of course, the data may be supplied to the partial response processing unit 47. That is, the signal processing unit 31 may compensate for the nonlinear distortion by using one or both of data corresponding to the state transition for each branch and data stored in a predetermined path memory.

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。   Further, in this specification, the system represents the entire apparatus constituted by a plurality of apparatuses.

従来の信号処理部の構成例を示すブロック図である。It is a block diagram which shows the structural example of the conventional signal processing part. 本発明を適用した信号処理部の構成例を示すブロック図である。It is a block diagram which shows the structural example of the signal processing part to which this invention is applied. 図2のFIRフィルタの構成例を示すブロック図である。FIG. 3 is a block diagram illustrating a configuration example of an FIR filter in FIG. 2. 本発明を適用した光ディスク再生装置の構成例を示す図である。It is a figure which shows the structural example of the optical disk reproducing device to which this invention is applied. ディスクのラジアル方向の傾きに対する耐性の例を示す図である。It is a figure which shows the example of the tolerance with respect to the inclination of the radial direction of a disk. ディスクのラジアル方向の傾きに対する耐性の他の例を示す図である。It is a figure which shows the other example of tolerance with respect to the inclination of the radial direction of a disk. 本発明を適用した信号処理部の他の構成例を示す図である。It is a figure which shows the other structural example of the signal processing part to which this invention is applied. 本発明を適用した信号処理部の、さらに他の構成例を示す図である。It is a figure which shows the further another structural example of the signal processing part to which this invention is applied.

符号の説明Explanation of symbols

1 信号処理部, 31 信号処理部, 42 加算部, 43 雑音予測部, 44 加算部, 45 ビタビ検出器, 47 パーシャルレスポンス処理部, 48 フィルタ部, 49 加算部, 62−1乃至62−N 遅延素子, 63−1乃至63−N 乗算器, 64 加算器, 100 光ディスク再生装置, 111 光ディスク, 112 光学式ヘッド, 113 RFアンプ, 114 GCA, 115 LPF, 116 ゲインコントローラ, 117 AD変換器, 118 PLL, 119 FIRフィルタ, 163 雑音予測部, 168 フィルタ部, 171 遅延処理部, 172 パーシャルレスポンス処理部, 173 加算器, 174 加算器, 175 雑音予測器, 176 加算器, 177 FIRフィルタ, 178 スイッチ回路, 182 スイッチ回路, 183 パターン検出器   1 signal processing unit, 31 signal processing unit, 42 addition unit, 43 noise prediction unit, 44 addition unit, 45 Viterbi detector, 47 partial response processing unit, 48 filter unit, 49 addition unit, 62-1 to 62-N delay Element, 63-1 to 63-N multiplier, 64 adder, 100 optical disk playback device, 111 optical disk, 112 optical head, 113 RF amplifier, 114 GCA, 115 LPF, 116 gain controller, 117 AD converter, 118 PLL , 119 FIR filter, 163 noise prediction unit, 168 filter unit, 171 delay processing unit, 172 partial response processing unit, 173 adder, 174 adder, 175 noise predictor, 176 adder, 177 FIR filter, 178 switch circuit, 182 Switch circuit, 183 pattern detector

Claims (8)

波形等化された入力信号より2値を検出し、検出結果を出力する信号処理装置において、
前記入力信号に含まれる符号間干渉および有色性雑音を予測し白色化する雑音白色化手段と、
前記入力信号に含まれる非線形歪を除去する歪除去手段と、
前記雑音白色化手段により前記符号間干渉および有色性雑音が白色化され、前記歪除去手段により前記非線形歪が除去された前記入力信号より2値を検出し、検出結果を出力する検出手段と
を備え
前記歪除去手段は、前記検出手段による前記検出結果から、前記入力信号の相関性を利用して前記入力信号に含まれる非線形歪を求め、求めた前記非線形歪を前記入力信号より除去する
ことを特徴とする信号処理装置。
In a signal processing device that detects a binary value from a waveform-equalized input signal and outputs a detection result,
Noise whitening means for predicting and whitening intersymbol interference and colored noise included in the input signal;
Distortion removing means for removing nonlinear distortion included in the input signal;
Detecting means for detecting binary values from the input signal from which the intersymbol interference and colored noise are whitened by the noise whitening means, and from which the nonlinear distortion is removed by the distortion removing means, and outputting a detection result; Prepared ,
The distortion removing unit obtains a nonlinear distortion included in the input signal from the detection result of the detecting unit using the correlation of the input signal, and removes the obtained nonlinear distortion from the input signal.
Signal processing apparatus characterized by.
前記歪除去手段は、FIRフィルタを用いて前記入力信号に含まれる非線形歪を求め、求めた前記非線形歪を前記入力信号より除去する
ことを特徴とする請求項1に記載の信号処理装置。
The signal processing apparatus according to claim 1, wherein the distortion removing unit obtains nonlinear distortion included in the input signal using an FIR filter, and removes the obtained nonlinear distortion from the input signal.
前記歪除去手段は、前記検出手段においてブランチ毎に、前記入力信号に含まれる非線形歪を求め、求めた前記非線形歪を前記入力信号より除去する
ことを特徴とする請求項1に記載の信号処理装置。
2. The signal processing according to claim 1, wherein the distortion removing unit obtains a nonlinear distortion included in the input signal for each branch in the detection unit, and removes the obtained nonlinear distortion from the input signal. apparatus.
前記検出手段の検出処理における、前記ブランチ毎に状態推移に対応したデータおよび所定のパスメモリに格納されているデータのいずれか一方、または両方をパーシャルレスポンスの応答に変換する変換手段をさらに備え、
前記歪除去手段は、前記変換手段により変換されて得られた前記パーシャルレスポンスの応答に基づいて、前記入力信号に含まれる非線形歪を求める
ことを特徴とする請求項3に記載の信号処理装置。
In the detection processing of the detection means, further comprising conversion means for converting either one or both of data corresponding to the state transition for each branch and data stored in a predetermined path memory into a partial response response,
The signal processing apparatus according to claim 3, wherein the distortion removing unit obtains a nonlinear distortion included in the input signal based on a response of the partial response obtained by being converted by the converting unit.
前記歪除去手段は、前記ブランチ毎に、値が互いに独立して設定される係数を用いて、前記入力信号に含まれる非線形歪を求める
ことを特徴とする請求項3に記載の信号処理装置。
The signal processing apparatus according to claim 3, wherein the distortion removing unit obtains a nonlinear distortion included in the input signal by using coefficients whose values are set independently for each branch.
前記歪除去手段は、前記雑音白色化手段により、前記符号間干渉および前記有色性雑音が予測されて白色化された前記入力信号に含まれる非線形歪を求める
ことを特徴とする請求項1に記載の信号処理装置。
The distortion removing unit obtains a non-linear distortion included in the input signal that is whitened by predicting the intersymbol interference and the colored noise by the noise whitening unit. Signal processing equipment.
前記雑音白色化手段は、前記ブランチ毎に、値が互いに共通化されて設定される係数を用いて前記符号間干渉および前記有色性雑音の予測を行う予測手段を備える
ことを特徴とする請求項3に記載の信号処理装置。
The noise whitening means includes prediction means for predicting the intersymbol interference and the chromatic noise using a coefficient that is set in common with each other for each branch. 4. The signal processing device according to 3.
前記雑音白色化手段は、前記ブランチ毎に、値が互いに独立して設定される係数を用いて前記符号感干渉および前記有色性雑音の予測を行う予測手段を備える
ことを特徴とする請求項3に記載の信号処理装置。
The noise whitening means includes prediction means for predicting the code-sense interference and the colored noise using coefficients whose values are set independently for each branch. A signal processing device according to 1.
JP2003373310A 2003-10-31 2003-10-31 Signal processing device Expired - Fee Related JP4189747B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003373310A JP4189747B2 (en) 2003-10-31 2003-10-31 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003373310A JP4189747B2 (en) 2003-10-31 2003-10-31 Signal processing device

Publications (2)

Publication Number Publication Date
JP2005135557A JP2005135557A (en) 2005-05-26
JP4189747B2 true JP4189747B2 (en) 2008-12-03

Family

ID=34649429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003373310A Expired - Fee Related JP4189747B2 (en) 2003-10-31 2003-10-31 Signal processing device

Country Status (1)

Country Link
JP (1) JP4189747B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749752B1 (en) * 2006-08-01 2007-08-17 삼성전자주식회사 Read circuit of a disk driving circuit and method of signal processing of the same
JP5437205B2 (en) * 2010-09-08 2014-03-12 日本電信電話株式会社 Optical receiving method, optical receiving apparatus and beat noise estimator
US9177596B2 (en) 2012-03-29 2015-11-03 Panasonic Intellectual Property Management Co., Ltd. Decoding device and decoding method

Also Published As

Publication number Publication date
JP2005135557A (en) 2005-05-26

Similar Documents

Publication Publication Date Title
US7116504B1 (en) DC-offset compensation loops for magnetic recording system
JP3540329B2 (en) Apparatus and method for noise prediction maximum likelihood detection
KR100654269B1 (en) Adaptive equalizer
KR100537239B1 (en) Apparatus for reproducing digital data
JP2005276412A (en) Apparatus for providing dynamic equalizer optimization
JPH10106158A (en) Disk storage device and waveform equalizing circuit to be applied to the device
JPH11259985A (en) Waveform equalizer
JP2011014196A (en) Adaptive equalizer, information reproduction device, and adaptive equalization method
JP3648308B2 (en) Equalizer and magnetic recording signal reproducing apparatus
WO2007010993A1 (en) Waveform equalization controller
US20050219985A1 (en) Reproduced signal processor and reproduced signal processing method
KR100654268B1 (en) Data reproducing apparatus
JP4189747B2 (en) Signal processing device
US20090129229A1 (en) Method and apparatus for reproducing data
EP1496515B1 (en) Method for adaptive recovery
US8111739B1 (en) Detector for low frequency offset distortion
JP4222418B2 (en) Information reproducing apparatus and information reproducing method
JP4318028B2 (en) Signal processing device
JP2005135562A (en) Data reproducing device
KR0135789B1 (en) Data detecting method and device
KR100459877B1 (en) Adaptive nonlinear equalizer, specifically in connection with effectively processing a nonlinear distortion caused by interactions among past, current or future bit data
JP2005025924A (en) Reproduction signal processing apparatus and optical disc player including same
JP3994987B2 (en) Playback device
JP2013012264A (en) Prml detector, information detector, and optical disk device
US8537883B1 (en) Detector for low frequency offset distortion

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees