JP4184381B2 - ドライブ装置、プログラム - Google Patents
ドライブ装置、プログラム Download PDFInfo
- Publication number
- JP4184381B2 JP4184381B2 JP2005518738A JP2005518738A JP4184381B2 JP 4184381 B2 JP4184381 B2 JP 4184381B2 JP 2005518738 A JP2005518738 A JP 2005518738A JP 2005518738 A JP2005518738 A JP 2005518738A JP 4184381 B2 JP4184381 B2 JP 4184381B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- host device
- written
- write
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
Description
PCMCIAカードのインターフェイスをもったビデオカメラ、パソコンがホスト装置であれば、SDカードに映像を記録することができ、映像用記録媒体としてのSDカードの活躍の場が増える。メモリカードを連装することにより、メモリカードのアレイを形成し、映像記録という用途に供する技術も存在する。
転送レートの算出式(書き込まれるデータ長/書き込みに要する時間)で考えると、分子の「書き込まれるデータ長」は、複数コマンドによる書き込みデータ長の総和となる。一方、分母の「書き込みに要する時間」は、複数コマンドによる書き込み時間の総和となるが、オーバーヘッドは個々のコマンドの書き込み時間に存在せず、複数コマンドについて一回存在することになり、分母の「書き込みに要する時間」は総じて短くなる。分母の「書き込みに要する時間」が短くなるため、算出式から得られる転送レートは総じて高くなり、動画像データの記録に求められる機器スペックを満たすことができる。
ドライブ装置は、ホスト装置が発する各コマンドの書込開始アドレス及び書き込みセクタ数を解読する解析手段と、1つのコマンドによる書き込みセクタ数をs、後続するコマンドによる書き込みセクタ数をtとした場合、書込済みセクタ数がs+tに達した時点で停止指示を行う指示手段とを備えている。
ここでプロセスとは、1つのコマンドから書込開始アドレスA及び書き込みセクタ数sを前記解析手段が解読した場合に起動されて、書込開始アドレスAからのデータ書き込みを開始するものであり、
前記解析手段は、書込済みセクタ数が、sに達するまでに後続するコマンドを解析し、
前記指示手段は、後続コマンドの書込開始アドレスBが、先のコマンドの書込終了アドレスA+sと連続している場合、書込済みセクタ数がs+tに達した時点に停止指示を行うものである。
ドライブ装置4は、ホスト装置2から発行されたATAコマンドに従い、PCMCIAカード3を介して接続されたSDカード1a,b,c,dに対するデータ書込を実行する。このデータ書込は、SDコマンドをSDカード1a,b,c,dに発行し、以降ホスト装置2から順次送信されるデータをSDカード1a,b,c,dに転送することでなされる。ATAコマンドにて書き込むべきデータが全て転送されれば、PCIターゲット部5はSDカード1に対しSTOP命令を発行する。このSTOP命令の発行後、SDカード1からStatus情報を受信し、ホスト装置2に対して書込終了を示す割込信号を送信して1つのプロセスを終結させる。図2は、ホスト装置2、ドライブ装置4、SDカード1a〜1d間の通信シーケンスを示す図である。本図に示すようにi番目のATAコマンドがホスト装置2から送信されれば、コマンド解析az1を行って、SDコマンド[i]をSDカード1に発行する。このATAコマンド[i]が4つのデータを書き込むべきものなら、ドライブ装置4はホスト装置2から送信されたデータB[i]をSDカード1に転送する。ATAコマンド[i]で書き込むべきデータの送信が済めば、SDカード1による書き込みを終結させるべくStop命令[i]を送信する。このStop命令[i]によりSDカード1は相関表更新rn1を行い、ベリファイvy1を行ってStatus情報[i]をホスト装置2に返す。Status情報が返されれば、割込信号[i]をホスト装置2に返す。以上がi番目のATAコマンドに対する処理である。i+1番目のATAコマンドがホスト装置2から送信されてくる場合も、同様の処理を繰り返す。ホスト装置2がATAコマンドを発行してから割込信号を受け取るまでの期間Time1を用いて、ATAコマンドで書き込まれるべき総データサイズSize1を割った値(Size1/Time1)が転送レートになる。一回のATAコマンドで書き込みうる総データサイズが128Kバイトを越えられないのに対し、Time1は、相関表更新やベリファイの時間が加味されて長くなっているため、転送レートは総じて低くなっている。
カード制御部8は、SDカード1に対する読み書き制御を実行するものであり、SDカード1に対するSDコマンド発行、SDカード1へのデータ転送、SDカード1に対しSTOP命令の発行を、コマンド解析部11によるコマンド解析結果に従って行う。
コマンド解析部11は、ホスト装置2により発行されたコマンドを受け付けて、このコマンドの解析を行い、この解析結果に従った書き込みを行わせるようPCIマスタ部7を制御する。図5は、ホスト装置2から複数のコマンドが発行された場合、コマンド解析部11による処理がどのように行われるかを示すタイミングチャートである。本図の第1段目は、ホスト装置2とSDカード1との間の伝送路における伝送内容を示す。A[x]はx番目のコマンド、Tag[x]はx番目のコマンドの連番xを示すタグ、B[x]はx番目のコマンドにより転送されるデータ、c[x]はx番目コマンドの発行元に返されるStatus情報を示す。第2、第3段目は、コマンド解析部11による「x番目コマンドの受け付け」コマンド解析部11による「コマンド解析」「データ転送」「割込発生」「終了」という一連の処理手順を示す。第2段目は、x=1としており、第3段目はx=2としている。
「x番目プロセスのデータ転送」とは、コマンド解析部11からドライブ装置4の解析に順次転送されてくるデータB[x]をSDカード1側に送り出すことである。このデータ転送は、転送済みのセクタ数が予定数uに達するまで継続する。この予定数uは、初期値としてコマンド解析から得られたセクタ数sが設定される。以上が第2段目におけるコマンド解析部11の処理である。続いて第3段目に着目すると、本図においてx+1番目のコマンドに対する解析は、x番目のプロセスについてのデータ転送終了を待たずになされることがわかる。これは、x番目による書き込みと、x+1番目による書き込みとを一回のプロセスで実行するためである。1つのプロセスへの統合にあたって、コマンド解析部11はx+1番目のコマンドからアドレスB、セクタ数tを解析するだけでなく、先のx番目のコマンドの書込先Aにu+1を足したアドレスA+u+1が、x+1番目のコマンドの書込先Bに一致するかどうかの判定を行っている。本図は、この連続性が存在しない場合を示している。この場合、x番目のコマンドで書き込むベきデータを転送した後、SDカード1からStatus情報を取得して割込信号をホスト装置2に返す。
コマンド解析部11は、図7のフローチャートに示される処理手順をコンピュータ読み取り言語で記述して、汎用のマイクロプロセッサに実行させることで実現される。以降、図7のフローチャートを参照しながら、コマンド解析部11の処理手順について説明する。
以上のように本実施形態によれば、複数ATAコマンドによるメモリカードへの書き込みを一回のプロセスで実行するため、オーバーヘッドの発生は複数ATAコマンドにつき一回になる。転送レートの算出式で考えれば、分母は一回のオーバーヘッドが加味された時間長になるのに対し、分子は複数ATAコマンドで書き込み得る総データサイズになる。分母の時間長が大きくならないため、転送レートの向上が図れる。
尚第1実施形態では、連番が次のATAコマンドとの連続性判定を行ったが、ドライブ装置4に複数のATAコマンドを書込先の順に並べ替える並替部をドライブ装置に具備させてもよい。かかる並替部による並べ替え後の順序に従い、コマンド解析部11はコマンド解析を行ってもよい。
第1実施形態では、書込先に連続性がある場合、複数コマンドで行うべき処理を1つのプロセスで実行していた。しかし一回のプロセスで書き込めるサイズが長ければよいという訳ではない。SDカード1には消去可能ブロックという単位があり、データ書き込みにあたっては、この消去可能ブロックを一旦白紙の状態に戻した上でデータを書き込まねばならないからである。複数コマンドによる書き込みを1つのプロセスで行った際、書き込むべきセクタ数が消去可能ブロックの非整数倍で有れば、巻き込み退避と呼ばれる非効率的な書き込みが生じてしまう。
書き込みセクタ数の非整数倍化をさけるため、ホスト装置2がATAコマンドに付与するのが禁止フラグである。ホスト装置2は連続アドレスに書き込むべきデータの発行にあたって、SDカード1に書き込むべきセクタ数が消去可能ブロックのサイズに達すれば、直後のATAコマンドに禁止フラグを付加してドライブ装置4に送信する。ATAコマンドを1つのコマンドで実行するよう書き込み制御を行い、禁止フラグ付きのATAコマンドがあれば、現在の転送セクタ数が実行中のデータ転送の予定数に達した時点でStop命令をSDカード1に送信させる。これにより、SDカード1に転送されたセクタ数が消去可能ブロックの整数倍になった時点で、プロセスは一旦終結することになり、半端なデータ書き込みは発生しなくなる。
(第3実施形態)
第1実施形態では、先のコマンドでの転送が完了するまでに、次のコマンドが送信された場合に、これらコマンドによる書き込みを1つのプロセスで統合することができた。しかし先のコマンドによる転送が完了するまでに、次のコマンドを受信することができなかった場合、1つのプロセスへの統合は不可能になる。このようなケースに対処すべく、本実施形態に係るホスト装置2は、ATAコマンドに待機フラグを付して送信する。コマンド解析部11は待機フラグが付されたATAコマンドを解析して場合、たとえ予定数のデータをSDカード1に転送していたとしても、Stop命令をSDカード1に発行させない。そのため、書き込むべきデータが転送されなくてもプロセスは終結することはない。SDカード1に書き込むべきデータがない状態のままコマンド解析部11は、次のコマンドがホスト装置2から送信されるのを待ち、送信されれば第1実施形態同様、コマンド解析を行い、連続性があればそのコマンドによる書き込みをそのプロセスに統合して行う。
(第4実施形態)
第2実施形態では、あるATAコマンドに禁止フラグが付されている場合、コマンド解析部11がカード制御部8にStop命令を発行させて現在の書き込みプロセスを終結させていた。しかし、禁止フラグが付されたATAコマンドの到来が遅れると、プロセスを終結させることができず、転送性能の低下を招く。そこで第4実施形態は、1つのプロセスの最後の書き込みを行うべきATAコマンドに禁止フラグを付加しておく。図12は、第4実施形態に係る禁止フラグ付加の一例を示す図である。本図に示すように、1つのプロセスの最後の書き込みを行うべきATAコマンド[m]に禁止フラグが付加されていることがわかる。この図12では、ATAコマンド[m]による書き込みが済んだ時点でコマンド解析部11は、Stop命令を発行している。これにより、後続するATAコマンドの到来がたとえ遅れたとしても、1つのプロセスによる書き込みを早期に終結させることができる。
(第5実施形態)
第5実施形態は、ATAコマンドにより書き込むべきデータサイズが、消去可能ブロックの整数倍になるように改良した実施形態である。図13は、第5実施形態に係るコマンド解析部11の処理手順を示すフローチャートである。本フローチャートは、図7をベースにしている。図7との違いはステップS5、ステップS6間にステップS17、ステップS18が新規に追加され、ステップS13はステップS19に置き換えられ、そしてステップS7−ステップS9間にステップS20が追加されている。またステップS12−ステップS14間にステップS21、ステップS22が追加されている。
このステップS17、ステップS18により予定数uは、消去可能ブロックのセクタ数の整数倍になる。ステップS13の代わりに追加されたステップS19は、後続コマンドjにより書き込むべきセクタ数tと、剰余Reとを予定数uに加えるものである。
ステップS20は、剰余Reが0であるか否かのチェックであり、0であればSTOP命令を発行することになる(ステップS9)。0でなければ、ステップS8に移行する。剰余Reが0である限り、プロセスは中断されず、後続コマンドの受信を待ち続けることになる。
(備考)
上記実施形態に基づいて説明してきたが、現状において最善の効果が期待できるシステム例として提示したに過ぎない。本発明はその要旨を逸脱しない範囲で変更実施することができる。代表的な変更実施の形態として、以下(A)(B)(C)・・・・のものがある。
Claims (6)
- ホスト装置から送信されるコマンドに従って、ホスト装置から送信される複数データをメモリカードに書き込むドライブ装置であって、
ホスト装置から送信された複数コマンドを受信する受信手段と、
ホスト装置から送信された各コマンドの書込開始アドレスと各コマンドで書き込まれるセクタ数を解読する解析手段と、
ホスト装置から送信された複数コマンドのうち、1つのコマンドの書込終了アドレスが後続するコマンドの書込開始アドレスと連続している場合、それらのコマンドによるメモリカードに対するデータ書き込みを1回のプロセスで実行する書込手段とを備え、
ホスト装置から送信されるコマンドには待機フラグが付加されたものがあり、
前記解析手段は、待機フラグが付加されたコマンドがホスト装置から送信され、後続するコマンドが未受信である場合、後続するコマンドの受信待ちを行う
ことを特徴とするドライブ装置。 - 前記プロセスは、ホスト装置から送信された複数データをメモリカードに順次書き込む処理を、停止指示がなされるまで繰り返すものであり、
前記書込手段は、1つのコマンドによる書き込みセクタ数を s、後続するコマンドによる書き込みセクタ数を t とした場合、書込済みセクタ数が (s+t) に達した時点で停止指示を行う指示手段とを備える
ことを特徴とする請求項1記載のドライブ装置。 - 前記プロセスは、1つのコマンドから書込開始アドレス A 及び書き込みセクタ数 s を前記解析手段が解読した場合に起動されて、書込開始アドレス A からのデータ書き込みを開始するものであり、
前記解析手段は、前記コマンドに待機フラグが付加されていない場合、書込済みセクタ数が s に達するまでに後続するコマンドを解析し、
前記指示手段は、後続コマンドの書込開始アドレス B が、先のコマンドの書込終了アドレス (A+s) と連続している場合、書込済みセクタ数が (s+t) に達した時点に停止指示を行う
ことを特徴とする請求項2記載のドライブ装置。 - ホスト装置から送信されるコマンドに従って、ホスト装置から送信される複数データをメモリカードに書き込む処理をコンピュータに実行させるプログラムであって、
ホスト装置から送信された複数コマンドを受信するステップと、
ホスト装置から送信された各コマンドの書込開始アドレスと各コマンドで書き込まれるセクタ数を解読する解析ステップと、
ホスト装置から送信された複数コマンドのうち、1つのコマンドの書込終了アドレスが後続するコマンドの書込開始アドレスと連続している場合、それらのコマンドによるメモリカードに対するデータ書き込みを1回のプロセスで実行する書込ステップとをコンピュータに行わせ、
ホスト装置から送信されるコマンドには待機フラグが付加されたものがあり、
前記解析ステップは、待機フラグが付加されたコマンドがホスト装置から送信され、後続するコマンドが未受信である場合、後続するコマンドの受信待ちを行う
ことを特徴とするプログラム。 - 前記プロセスは、ホスト装置から送信された複数データをメモリカードに順次書き込む処理を、停止指示がなされるまで繰り返すものであり、
前記プログラムは、さらに、1つのコマンドによる書き込みセクタ数を s、後続するコマンドによる書き込みセクタ数を t とした場合、書込済みセクタ数が (s+t) に達した時点で停止指示を行う指示ステップをコンピュータに実行させる
ことを特徴とする請求項4記載のプログラム。 - 前記プロセスは、1つのコマンドから書込開始アドレス A 及び書き込みセクタ数 s を前記解析ステップが解読した場合に起動されて、書込開始アドレス A からのデータ書き込みを開始するものであり、
前記解析ステップは、前記コマンドに待機フラグが付加されていない場合、書込済みセクタ数が s に達するまでに後続するコマンドを解析し、
前記指示ステップは、後続コマンドの書込開始アドレス B が、先のコマンドの書込終了アドレス (A+s) と連続している場合、書込済みセクタ数が (s+t) に達した時点に停止指示を行う
ことを特徴とする請求項5記載のプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369554 | 2003-10-29 | ||
PCT/JP2004/016365 WO2005041207A2 (en) | 2003-10-29 | 2004-10-28 | Drive device and related computer program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006514386A JP2006514386A (ja) | 2006-04-27 |
JP4184381B2 true JP4184381B2 (ja) | 2008-11-19 |
Family
ID=34510397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005518738A Expired - Fee Related JP4184381B2 (ja) | 2003-10-29 | 2004-10-28 | ドライブ装置、プログラム |
Country Status (6)
Country | Link |
---|---|
US (1) | US7624227B2 (ja) |
EP (1) | EP1683001A2 (ja) |
JP (1) | JP4184381B2 (ja) |
CN (1) | CN100410865C (ja) |
CA (1) | CA2539077A1 (ja) |
WO (1) | WO2005041207A2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7657687B2 (en) * | 2004-10-01 | 2010-02-02 | Panasonic Corporation | Memory card controller, memory card drive device, and computer program |
JP4525493B2 (ja) | 2005-07-01 | 2010-08-18 | ソニー株式会社 | 記録制御装置、記録制御方法、及び、カメラ一体型記録装置 |
WO2007116476A1 (ja) * | 2006-03-31 | 2007-10-18 | Hitachi Ulsi Systems Co., Ltd. | メモリカードおよびデータの書き込み方法 |
CN101303685B (zh) * | 2007-05-09 | 2010-10-13 | 瑞昱半导体股份有限公司 | 可提升通用序列总线储存设备的读写数据速率的方法 |
TW200844841A (en) | 2007-05-10 | 2008-11-16 | Realtek Semiconductor Corp | Method for expediting data access of universal serial bus stoarage device |
US8041919B2 (en) * | 2007-10-26 | 2011-10-18 | International Business Machines Corporation | Storing data blocks to maximize the amount of storage space used in a storage device |
JP4992835B2 (ja) * | 2008-06-25 | 2012-08-08 | ソニー株式会社 | ディスク記憶装置およびプログラム |
US8055816B2 (en) * | 2009-04-09 | 2011-11-08 | Micron Technology, Inc. | Memory controllers, memory systems, solid state drives and methods for processing a number of commands |
WO2010141742A1 (en) * | 2009-06-03 | 2010-12-09 | Sensortech Corporation | Contact sensors and methods for making same |
WO2011036230A2 (en) * | 2009-09-23 | 2011-03-31 | St-Ericsson Sa | Data transfer method |
US8745304B2 (en) * | 2010-02-01 | 2014-06-03 | Standard Microsystems Corporation | USB to SD bridge |
US8200864B1 (en) * | 2010-03-02 | 2012-06-12 | Amazon Technologies, Inc. | Pre-defined multiblock transfers |
US9684590B2 (en) | 2010-10-25 | 2017-06-20 | Seagate Technology Llc | Storing corresponding data units in a common storage unit |
US20120110239A1 (en) * | 2010-10-27 | 2012-05-03 | Seagate Technology Llc | Causing Related Data to be Written Together to Non-Volatile, Solid State Memory |
CN102568570B (zh) * | 2010-12-07 | 2016-04-27 | 上海华虹集成电路有限责任公司 | 基于sd接口使用环形队列快速写闪存介质的方法 |
CN103959187B (zh) * | 2012-06-26 | 2016-07-27 | 东芝三菱电机产业系统株式会社 | 数据收集装置及数据收集方法 |
US10760983B2 (en) | 2015-09-15 | 2020-09-01 | Sencorables Llc | Floor contact sensor system and methods for using same |
JP6995520B2 (ja) * | 2017-07-14 | 2022-02-04 | キヤノン株式会社 | 記録装置 |
US10866747B2 (en) * | 2019-02-10 | 2020-12-15 | Hewlett Packard Enterprise Development Lp | Securing a memory drive |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4149243A (en) * | 1977-10-20 | 1979-04-10 | International Business Machines Corporation | Distributed control architecture with post and wait logic |
JPH0256625A (ja) | 1988-08-23 | 1990-02-26 | Hitachi Ltd | データ共用システムおよびデータ更新方式 |
DE69033262T2 (de) * | 1989-04-13 | 2000-02-24 | Sandisk Corp | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
DE69223099T2 (de) * | 1991-08-09 | 1998-06-10 | Toshiba Kawasaki Kk | Aufzeichnungsgerät für eine Speicherkarte |
US5551002A (en) * | 1993-07-01 | 1996-08-27 | Digital Equipment Corporation | System for controlling a write cache and merging adjacent data blocks for write operations |
US6272632B1 (en) * | 1995-02-21 | 2001-08-07 | Network Associates, Inc. | System and method for controlling access to a user secret using a key recovery field |
US6029226A (en) * | 1996-09-30 | 2000-02-22 | Lsi Logic Corporation | Method and apparatus having automated write data transfer with optional skip by processing two write commands as a single write command |
US6427184B1 (en) * | 1997-06-03 | 2002-07-30 | Nec Corporation | Disk drive with prefetch and writeback algorithm for sequential and nearly sequential input/output streams |
US7181548B2 (en) | 1998-10-30 | 2007-02-20 | Lsi Logic Corporation | Command queueing engine |
JP2001202281A (ja) | 2000-01-19 | 2001-07-27 | Sony Corp | 記録方法及び装置、転送方法及び装置、再生方法及び装置、記録媒体 |
KR100367588B1 (ko) * | 2000-01-24 | 2003-01-10 | 엘지전자 주식회사 | 디지털데이터 플레이어의 상대주소 할당 장치 및 방법 |
JP3846543B2 (ja) | 2000-03-13 | 2006-11-15 | 富士ゼロックス株式会社 | メモリアクセスシステム |
US6826650B1 (en) * | 2000-08-22 | 2004-11-30 | Qlogic Corporation | Disk controller configured to perform out of order execution of write operations |
-
2004
- 2004-10-28 WO PCT/JP2004/016365 patent/WO2005041207A2/en active Application Filing
- 2004-10-28 JP JP2005518738A patent/JP4184381B2/ja not_active Expired - Fee Related
- 2004-10-28 US US10/573,566 patent/US7624227B2/en not_active Expired - Fee Related
- 2004-10-28 CN CNB2004800319793A patent/CN100410865C/zh not_active Expired - Fee Related
- 2004-10-28 CA CA002539077A patent/CA2539077A1/en not_active Abandoned
- 2004-10-28 EP EP04793345A patent/EP1683001A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN1875339A (zh) | 2006-12-06 |
US7624227B2 (en) | 2009-11-24 |
CN100410865C (zh) | 2008-08-13 |
CA2539077A1 (en) | 2005-05-06 |
WO2005041207A2 (en) | 2005-05-06 |
WO2005041207A3 (en) | 2005-12-15 |
JP2006514386A (ja) | 2006-04-27 |
EP1683001A2 (en) | 2006-07-26 |
US20060282634A1 (en) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4184381B2 (ja) | ドライブ装置、プログラム | |
JP3825465B2 (ja) | メモリカード及びメモリカードシステム | |
JP3792259B2 (ja) | 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 | |
US9026721B2 (en) | Managing defective areas of memory | |
US7227788B2 (en) | Memory management device and memory device | |
JP5400875B2 (ja) | メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム、データ書き込み方法、および、プログラム | |
CN102246151B (zh) | 存储器装置及其控制方法 | |
KR20120098850A (ko) | 메모리 디바이스 및 호스트 장치 | |
US20110258372A1 (en) | Memory device, host device, and memory system | |
JP5266250B2 (ja) | 連続論理アドレス空間インターフェイスを備えるダイレクトデータファイルシステムの使用 | |
JP4487954B2 (ja) | データ記録装置、データ記録方法、及びプログラム | |
JP2010515163A (ja) | ダイレクトデータファイルメモリシステムにおけるlbaインターフェイスの管理 | |
JP4311288B2 (ja) | 記憶装置 | |
TWI417889B (zh) | 快閃記憶體之寫入逾時控制方法及其記憶裝置 | |
US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
JP4219299B2 (ja) | 記録デバイスのキャッシュ方法及びデータ記録装置 | |
JP2016015059A (ja) | 記録装置 | |
JPH09128291A (ja) | キャッシュメモリ管理方法 | |
JP2002014774A (ja) | データ記録再生装置およびデータ再記録処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |