JP4165977B2

JP4165977B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4165977B2
Application number: JP34989699A
Authority: JP
Inventors: 勝彦北川; 洋一鹿沼; 政治原
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-12-09
Filing date: 1999-12-09
Publication date: 2008-10-15
Anticipated expiration: 2019-12-09
Also published as: JP2001168057A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、更に言えばコンタクト孔内にバリアメタル膜を介してタングステン膜を埋め込む際のバリアメタル膜の膜剥がれ等の発生を抑止する技術に関する。
【０００２】
【従来の技術】
以下、従来の半導体装置とその製造方法について図９を参照しながら説明する。
【０００３】
図９において、５１は半導体基板で、５２は前記基板表層に形成した拡散層である。そして、前記基板５１を被覆するように、例えばＴＥＯＳ膜５３、ＢＰＳＧ膜５４及びＴＥＯＳ膜５５から成る層間絶縁膜が形成されており、この層間絶縁膜に前記拡散層５２上にコンタクトするコンタクト孔が形成され、このコンタクト孔内に、例えばおよそ５００〜８００Åの膜厚のチタン膜５６及びおよそ１０００〜１５００Åの膜厚のチタンナイトライド膜５７から成るバリアメタル膜を介してタングステン（Ｗ）膜５８が埋め込み形成されている。
【０００４】
【発明が解決しようとする課題】
このようなコンタクト孔内にバリアメタル膜を介してタングステン膜を埋め込む技術において、以下に説明する問題が発生する場合があった。
【０００５】
即ち、従来広く用いられていた第１のスパッタ装置では、ウエハの端部をクランプと呼ばれる複数の爪（全周をクランプするものでも良い。）で固定した状態で、窒素（Ｎ_２）雰囲気中に高温（およそ２００〜３００℃前後）のＡｒガス等を導入してガスヒートしながら加熱処理して、例えばチタンナイトライド膜の形成を行っていた。
【０００６】
そのため、前記クランプの位置したウエハの端部にはチタンナイトライド膜が形成されないことになる。このようなウエハの一部にチタンナイトライド膜の形成されない箇所があると、金属膜剥がれを起こしたり、またタングステン膜の埋め込みの際にボルケーノ異常が発生することがあった。
【０００７】
そこで、ウエハ全面にチタンナイトライド膜を形成すること（全面スパッタ）ができるように、載置台上に単にウエハを載せた状態で１００％の窒素（Ｎ_２）雰囲気中でスパッタ蒸着させる第２の装置も用いられてきている。しかしながら、この第２の装置では、前述した第１の装置と異なり、ウエハはクランプにより固定されていないため、Ａｒガス等を導入したウエハ裏面からのガスヒート加熱処理を施すことができず、積極的な加熱の無い無温調スパッタ処理となる。そのため、第２の装置で形成したチタンナイトライド膜は、上記第１の装置で形成したチタンナイトライド膜に比して膜質的に、バリア性の乏しいものであった。
【０００８】
従って、第２の装置で形成したチタンナイトライド膜は、第１の装置で形成したチタンナイトライド膜に比してバリア性が劣り、上述したようなボルケーノ異常の発生やリーク電流の発生、またコンタクト抵抗の上昇等の問題が発生する不具合があった。
【０００９】
このように従来のバリアメタル膜の形成においては、一長一短な問題があり、バリアメタル膜の構成の最適化を図る必要があった。
【００１０】
【課題を解決するための手段】
そこで、本発明は上記課題に鑑み為されたもので、図５に示すように半導体基板１上に形成したコンタクト孔内にバリアメタル膜１１を介してタングステン（Ｗ）膜１２が埋め込まれた半導体装置において、前記バリアメタル膜１１が、チタン（Ｔｉ）膜８と、高温のＡｒガスにより加熱処理された第１のチタンナイトライド（ＴｉＮ）膜９と、上記Ａｒガスによる加熱処理がされない無加熱の第２のチタンナイトライド（ＴｉＮ）膜１０との積層膜であることを特徴とする。
【００１１】
また、その製造方法は、図２に示すように前記コンタクト孔を含む基板上面にチタン（Ｔｉ）膜８をスパッタ形成し、その上に図３に示すように窒素雰囲気中で高温のＡｒガスで加熱しながら第１のチタンナイトライド（ＴｉＮ）膜９をスパッタ形成する。続いて、図４に示すように前記第１のチタンナイトライド膜９を被覆するように１００％の窒素雰囲気中で第２のチタンナイトライド（ＴｉＮ）膜１０をスパッタ形成し、図５に示すように前記コンタクト孔内に前記チタン膜８と第１のチタンナイトライド膜９と第２のチタンナイトライド膜１０との積層膜から成るバリアメタル膜１１を介してタングステン（Ｗ）膜１２を埋め込む工程とを有することを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の半導体装置とその製造方法に係る一実施形態について図面を参照しながら説明する。
【００１３】
図１において、１は例えば、Ｐ型の半導体基板で、２は前記基板表層に形成したＮ型の拡散層である。そして、前記基板１を被覆するように、例えばＴＥＯＳ膜３、ＢＰＳＧ膜４及びＴＥＯＳ膜５から成る層間絶縁膜が形成されており、この層間絶縁膜上に形成したレジスト（ＰＲ）膜６をマスクにして前記拡散層２上にコンタクトするコンタクト孔７を形成する。
【００１４】
次に、図２において、前記レジスト（ＰＲ）膜６を除去した後に、前記コンタクト孔７を含む基板（層間絶縁膜）上全面にチタン（Ｔｉ）膜８をおよそ５００Åの膜厚でスパッタ形成する。
【００１５】
続いて、図３において、前記チタン（Ｔｉ）膜８上に第１のチタンナイトライド（ＴｉＮ）膜９をおよそ５００Åの膜厚でスパッタ形成する。本工程では、スパッタ装置内のあるチャンバー（ウエハ端部を固定するクランプを有する従来例に示した第１の装置に相当）部で、窒素（Ｎ_２）雰囲気中に高温の不活性ガス（本実施形態ではＡｒガスを用いている。）を導入してガスヒートしながら加熱処理（およそ２００℃前後）し、第１のチタンナイトライド（ＴｉＮ）膜９を形成している。
【００１６】
更に、図４において、第１のチタンナイトライド（ＴｉＮ）膜９上に第２のチタンナイトライド（ＴｉＮ）膜１０をおよそ１０００Åの膜厚でスパッタ形成する。本工程では、スパッタ装置内のあるチャンバー（全面スパッタ可能な従来例に示した第２の装置に相当）部で１００％の窒素（Ｎ_２）雰囲気中で無加熱処理した第２のチタンナイトライド（ＴｉＮ）膜１０を形成している。ここで、バリアメタル膜の全体の膜厚はおよそ２０００Åとした。これは、コンタクト抵抗の低減化を図る上では厚膜化が必要であり、後述するコンタクト孔内へのタングステン（Ｗ）膜埋め込み具合（薄膜の方が埋まり易い）との兼ね合いから、バランスを取って現行条件に設定している。
【００１７】
図６は第１のチタンナイトライド（ＴｉＮ）膜９と第２のチタンナイトライド（ＴｉＮ）膜１０の積層膜厚に対する抵抗値の関係を示す図であり、これによると第２のチタンナイトライド（ＴｉＮ）膜１０のみを１０００Å形成した場合の抵抗値の平均は、およそ２１２．６１Ωで、最大では６４４．６８Ω、最小でも３７．４１Ωと非常に高い。また、第２のチタンナイトライド（ＴｉＮ）膜１０のみを１５００Å（または２０００Å）形成した場合の抵抗値の平均は、およそ３３．５４Ω（または２７．９４Ω）で、最大では４５．８８Ω（または２８．８３Ω）、最小では２８．５９Ω（または２７．５４Ω）であった。しかし、このような第２のチタンナイトライド膜だけの場合には、従来の問題が発生するため採用できない。そこで、本実施形態で用いた条件である第１のチタンナイトライド（ＴｉＮ）膜９を５００Å形成し、第２のチタンナイトライド（ＴｉＮ）膜１０を１０００Å形成した場合の抵抗値の平均は、およそ３３．３７Ωで、最大では４６．５２Ω、最小では２８．５８Ωと従来用いられていた構成と同等の抵抗値を得ることができる。更に実験では、第１のチタンナイトライド（ＴｉＮ）膜９を１０００Å形成し、第２のチタンナイトライド（ＴｉＮ）膜１０を１０００Å形成した場合の抵抗値を測定した。この場合の抵抗値の平均は、およそ２８．４８Ωで、最大では２９．６０Ω、最小では２７．７７Ωと更に低い抵抗値を得られることが実証できた。しかしながら、この場合に、チタン膜を含めた全体の膜厚は２５００Åとなり、上述したようにコンタクト孔内にタングステン膜を埋め込む際の埋め込み具合を考慮して、本実施形態では採用しなかった。
【００１８】
更に言えば、第１のチタンナイトライド（ＴｉＮ）膜９の膜厚をおよそ１０００Åとし、第２のチタンナイトライド（ＴｉＮ）膜１０の膜厚をおよそ５００Åとした場合には、ウエハ端部（第１のチタンナイトライド（ＴｉＮ）膜９を形成する際のクランプ位置に相当）で膜剥がれが発生した。これは、第１のチタンナイトライド（ＴｉＮ）膜９の膜厚に比して第２のチタンナイトライド（ＴｉＮ）膜１０の膜厚が薄すぎ、被覆力が弱かったためと考察する。
【００１９】
そして、図５において、チタン（Ｔｉ）膜８と第１のチタンナイトライド（ＴｉＮ）膜９と第２のチタンナイトライド（ＴｉＮ）膜１０との積層膜から成るバリアメタル膜１１にバリアアニール処理を施した後、このバリアメタル膜１１上にタングステン（Ｗ）膜を形成し、このタングステン（Ｗ）膜をエッチバックしてコンタクト孔内に埋め込んだ後、このタングステン（Ｗ）膜１２上に不図示の金属配線を形成して、半導体装置を形成している。尚、本実施形態では、バリアアニール処理としておよそ４００℃の窒素（Ｎ_２）雰囲気中で、３０分程度アニール処理することで、バリアメタルのバリア性向上と、コンタクト抵抗の安定化を図っている。更に言えば、４５０℃程度まで処理温度を高めてもコンタクト抵抗の安定化を図ることができる。
【００２０】
図７は上記バリアアニール処理条件に対する抵抗値の関係を示す図である。尚、このデータは、本実施形態で用いた条件である第１のチタンナイトライド（ＴｉＮ）膜９を５００Å形成し、第２のチタンナイトライド（ＴｉＮ）膜１０を１０００Å形成したものに対するデータである。これによると、４５０℃で３０分処理した場合の抵抗値の平均は、およそ３３．３７Ωで、最大では４６．５２Ω、最小では２８．５８Ωであった。また、本実施形態で用いた条件である４００℃で３０分処理した場合の抵抗値の平均は、およそ２７．５４Ωで、最大では２８．１９Ω、最小では２７．０６Ωと上記条件に比して抵抗値を下げることができた。更に実験では処理時間中の温度低下に適用できるか検証するために、３７５℃で３０分処理した場合も検証した。この場合の抵抗値の平均は、およそ２７．３１Ωで、最大では２８．０８Ω、最小では２６．７６Ωとなり、温度低下による抵抗値上昇への影響は少ないと検証できた。更に言えば、本実験では３７５℃で３０分処理した場合に最も低い抵抗値を得ることができたが、本実施形態で採用しなかった理由は、リーク電流の発生を抑止するためにコンタクト孔部の形状を安定化するにはある程度の温度（４００℃程度）でアニール処理を施す必要があるためである。
【００２１】
このように本発明では、従来例のタングステン（Ｗ）膜を全面形成した際にクランプによりチタンナイトライド（ＴｉＮ）膜が形成されなかった箇所での膜剥がれという問題を、第１のチタンナイトライド（ＴｉＮ）膜９上に全面スパッタ形成可能な第２のチタンナイトライド（ＴｉＮ）膜１０で被覆することで解消することができる。
【００２２】
ボルケーノ発生やリーク電流の発生、またコンタクト抵抗の上昇等の問題をかかえた第２のチタンナイトライド（ＴｉＮ）膜１０の下層に、高温のＡｒガスによるガスヒート加熱されることで膜自体が緻密になり、上記問題が発生し難い第１のチタンナイトライド（ＴｉＮ）膜９を形成することで対応している。
【００２３】
このように本発明のバリアメタル膜の構成は、従来の２種のバリアメタル膜がかかえていた問題をそれぞれが補う形で抑止することができ、これに起因する不良品の発生を抑止することができる。
【００２４】
以下、本発明をフローティングゲート及びコントロールゲートを有する不揮発性半導体記憶装置に適用した実施の形態について、図８を参照しながら説明する。
【００２５】
図８において、例えばＰ型の半導体基板２１の表層には、Ｎ型の拡散領域（拡散深さの深い方を便宜的にソース領域と呼び、浅い方をドレイン領域とする。）２２が相互に離隔して形成されている。
【００２６】
また、ソース領域２２の両側の基板２１上にはおよそ１００Å乃至２００Åの膜厚のゲート酸化膜２４を介しておよそ１０００Å乃至２０００Åの膜厚の導電化されたポリシリコン膜から成るフローティングゲート（ＦＧ）２５が形成されている。更に、前記ソース領域２２及びドレイン領域２２の間の基板１１上には、およそ３００Å乃至４００Åの膜厚のトンネル酸化膜２６を介しておよそ１０００Å乃至２０００Åの膜厚のポリシリコン膜とおよそ１０００Å乃至２０００Åの膜厚のタングステンシリサイド（ＷＳｉｘ）膜から成るコントロールゲート（ＣＧ）２７が形成されている。前記コントロールゲート２７のソース領域２２側の端部は、前記トンネル酸化膜２６を介してフローティングゲート２５の上方に配置されている。
【００２７】
尚、前記ソース領域２２及びコントロールゲート２７は、いずれも一方向（紙面に垂直な方向）に延びており、ソース領域２２の両側には複数のドレイン領域２２及び複数のコントロールゲート２７が前記一方向に沿って配列されている。そして、コントロールゲート２７は、不揮発性半導体記憶装置のワード線として作用する。
【００２８】
そして、前記基板２１上のフローティングゲート２５及びコントロールゲート２７を被覆するように例えば、ＬＰ−ＴＥＯＳ膜，ＢＰＳＧ膜，プラズマＴＥＯＳ膜から構成された層間絶縁膜２８が形成されている。尚、ＢＰＳＧ膜は、層間絶縁膜２８の平坦性を向上させるために介在させている。
【００２９】
このような構成の不揮発性半導体記憶装置において、前記層間絶縁膜２８に不図示のレジスト膜をマスクにして前記ドレイン領域２２上にコンタクトするコンタクト孔を形成し、このコンタクト孔を含む基板（層間絶縁膜２８）上の全面にバリアメタル膜２９を形成する。
【００３０】
このバリアメタル膜２９に本発明を適用する。即ち、チタン膜を形成した後、その上に窒素（Ｎ_２）雰囲気中に高温の不活性ガス（例えば、Ａｒガス等）を導入してガスヒートしながら加熱処理（およそ２００〜３００℃前後）し、第１のチタンナイトライド（ＴｉＮ）膜をおよそ５００Åの膜厚で形成し、更にこの第１のチタンナイトライド（ＴｉＮ）膜上に１００％の窒素（Ｎ_２）雰囲気中で無加熱処理し第２のチタンナイトライド（ＴｉＮ）膜をおよそ１０００Åの膜厚で形成するものである。
【００３１】
そして、このバリアメタル膜２９を介してタングステン（Ｗ）膜から成るタングステンプラグ３０を埋設し、その上に金属配線３１を形成することで、前記ドレイン領域２２にコンタクトして成る当該不揮発性半導体記憶装置のビット線が形成される。
【００３２】
本実施形態においても、従来のようなバリアメタル膜に起因するボルケーノの発生やリーク電流の発生、またコンタクト抵抗の上昇等の問題について、本発明を採用することで解消することができる。
【００３３】
ここで、前述した金属配線３１が形成されるコンタクト孔は、図６に示すようにフローティングゲート２５とコントロールゲート２７が積層されて成る不揮発性半導体記憶装置の高段差部に形成されるため、深くなることが避けられず、このコンタクト孔内にアルミニウム等から成る配線膜を形成した場合に、そのステップカバレッジが悪化することになる。従って、このようなコンタクト孔内に前述したタングステンプラグ３０を埋設し、このタングステンプラグ３０上に金属配線３１を形成する際に、タングステン膜の異常堆積を抑制するために、本発明を適用することで金属配線３１のステップカバレッジを良好にすることができる。
【００３４】
尚、本実施形態では、フローティングゲート２５の上部から側部にまたがるようにトンネル酸化膜２６を介してコントロールゲート２７が積層されて成る、いわゆるスプリットゲート型の不揮発性半導体記憶装置に適用した例を示したが、フローティングゲート上の全面にコントロールゲートが積層されて成る、いわゆるスタックドゲート型の不揮発性記憶装置に適用しても良い。
【００３５】
【発明の効果】
本発明によれば、バリアメタル膜の構成を最適化したことで、従来のバリアメタル膜がかかえていた問題を解消することができ、これに起因する不良品の発生を抑止することができ、生産性を向上させることができる。
【００３６】
また、本発明をフローティングゲート及びコントロールゲートとを有する不揮発性半導体記憶装置のような高段差部を有する領域に形成するコンタクト孔内にタングステン膜を埋め込むものに適用すれば、タングステン膜の埋め込み工程の改善が図れる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図５】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図６】チタンナイトライド膜の構成条件と抵抗値との関係を示す図である。
【図７】バリアアニール条件と抵抗値との関係を示す図である。
【図８】本発明の他の実施形態の半導体装置の製造方法を示す断面図である。
【図９】従来の半導体装置の製造方法を示す断面図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a technique for suppressing the occurrence of peeling of a barrier metal film when a tungsten film is embedded in a contact hole via a barrier metal film.
[0002]
[Prior art]
Hereinafter, a conventional semiconductor device and a manufacturing method thereof will be described with reference to FIG.
[0003]
In FIG. 9, 51 is a semiconductor substrate, and 52 is a diffusion layer formed on the surface layer of the substrate. An interlayer insulating film made of, for example, a TEOS film 53, a BPSG film 54, and a TEOS film 55 is formed so as to cover the substrate 51, and a contact hole that contacts the diffusion layer 52 is formed in the interlayer insulating film. A tungsten (W) film 58 is formed in the contact hole through a barrier metal film composed of a titanium film 56 having a thickness of about 500 to 800 mm and a titanium nitride film 57 having a thickness of about 1000 to 1500 mm, for example. It is embedded.
[0004]
[Problems to be solved by the invention]
In the technique of embedding a tungsten film in such a contact hole via a barrier metal film, the problem described below may occur.
[0005]
That is, in the first widely used sputtering apparatus, the wafer end is fixed in a nitrogen (N ₂ ) atmosphere with a plurality of claws called a clamp (which may clamp the entire circumference). A high temperature (approximately 200 to 300 ° C.) Ar gas or the like was introduced into the substrate, and heat treatment was performed while gas heating, for example, to form a titanium nitride film.
[0006]
Therefore, a titanium nitride film is not formed at the end of the wafer where the clamp is located. If there is a portion where the titanium nitride film is not formed on a part of such a wafer, the metal film may be peeled off or a Volcano abnormality may occur when the tungsten film is embedded.
[0007]
Therefore, in order to be able to form a titanium nitride film on the entire surface of the wafer (entire surface sputtering), a second deposition is performed in a 100% nitrogen (N ₂ ) atmosphere with the wafer simply placed on the mounting table. Devices have also been used. However, in this second apparatus, unlike the first apparatus described above, since the wafer is not fixed by the clamp, the gas heat heat treatment from the back surface of the wafer into which Ar gas or the like has been introduced cannot be performed. It is a non-temperature-controlled sputtering process without any heating. For this reason, the titanium nitride film formed by the second device is poor in barrier properties in terms of film quality as compared with the titanium nitride film formed by the first device.
[0008]
Therefore, the titanium nitride film formed by the second device has a barrier property inferior to the titanium nitride film formed by the first device, and the occurrence of Volcano abnormality and leakage current as described above, There was a problem that problems such as increased contact resistance occurred.
[0009]
As described above, the formation of the conventional barrier metal film has advantages and disadvantages, and it is necessary to optimize the configuration of the barrier metal film.
[0010]
[Means for Solving the Problems]
Therefore, the present invention has been made in view of the above problems, and a semiconductor in which a tungsten (W) film 12 is embedded in a contact hole formed on a semiconductor substrate 1 through a barrier metal film 11 as shown in FIG. In the apparatus, the barrier metal film 11 includes a titanium (Ti) film 8, a first titanium nitride (TiN) film 9 that is heat-treated with high-temperature Ar gas, and no heat treatment that is not heat-treated with the Ar gas. The second titanium nitride (TiN) film 10 is a laminated film.
[0011]
Further, in the manufacturing method, as shown in FIG. 2, a titanium (Ti) film 8 is formed by sputtering on the upper surface of the substrate including the contact hole, and on that, high temperature Ar gas is used in a nitrogen atmosphere as shown in FIG. A first titanium nitride (TiN) film 9 is sputtered while heating. Subsequently, as shown in FIG. 4, a second titanium nitride (TiN) film 10 is formed by sputtering in a 100% nitrogen atmosphere so as to cover the first titanium nitride film 9, and shown in FIG. As described above, a tungsten (W) film 12 is embedded in the contact hole through a barrier metal film 11 made of a laminated film of the titanium film 8, the first titanium nitride film 9, and the second titanium nitride film 10. And a process.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of a semiconductor device and a manufacturing method thereof according to the invention will be described with reference to the drawings.
[0013]
In FIG. 1, 1 is, for example, a P-type semiconductor substrate, and 2 is an N-type diffusion layer formed on the surface of the substrate. An interlayer insulating film made of, for example, a TEOS film 3, a BPSG film 4 and a TEOS film 5 is formed so as to cover the substrate 1, and a resist (PR) film 6 formed on the interlayer insulating film is masked. A contact hole 7 is formed in contact with the diffusion layer 2.
[0014]
Next, in FIG. 2, after removing the resist (PR) film 6, a titanium (Ti) film 8 is formed on the entire surface of the substrate (interlayer insulating film) including the contact hole 7 to a thickness of about 500 mm. .
[0015]
Subsequently, in FIG. 3, a first titanium nitride (TiN) film 9 is formed on the titanium (Ti) film 8 with a film thickness of about 500 mm. In this step, a high-temperature inert gas (mainly in a nitrogen (N ₂ ) atmosphere) in a chamber (corresponding to the first apparatus shown in the conventional example having a clamp for fixing the wafer end) in the sputtering apparatus. In the embodiment, Ar gas is used), and heat treatment (about 200 ° C.) is performed while gas heating is performed to form a first titanium nitride (TiN) film 9.
[0016]
Further, in FIG. 4, a second titanium nitride (TiN) film 10 is formed on the first titanium nitride (TiN) film 9 by sputtering to a thickness of about 1000 mm. In this step, a second titanium nitride that is heat-treated in a 100% nitrogen (N ₂ ) atmosphere in a chamber (corresponding to the second apparatus shown in the conventional example capable of sputtering on the entire surface) in the sputtering apparatus. A (TiN) film 10 is formed. Here, the entire thickness of the barrier metal film was about 2000 mm. In order to reduce the contact resistance, it is necessary to increase the thickness of the film, and a balance is taken from the balance with the condition of filling the tungsten (W) film into the contact hole, which will be described later (the thin film is easier to fill). The current conditions are set.
[0017]
FIG. 6 is a diagram showing the relationship of the resistance value with respect to the laminated film thickness of the first titanium nitride (TiN) film 9 and the second titanium nitride (TiN) film 10, according to which the second titanium nitride is shown. The average resistance value when only 1000 (TiN) film 10 is formed is approximately 212.61Ω, 644.68Ω at the maximum and 37.41Ω at the minimum. In addition, the average of the resistance value when only the second titanium nitride (TiN) film 10 is formed 1500 Å (or 2000 Å) is about 33.54 Ω (or 27.94 Ω), and the maximum is 45.88 Ω (or 28 .83Ω) and a minimum of 28.59Ω (or 27.54Ω). However, such a second titanium nitride film alone cannot be employed because of the conventional problems. Therefore, when the first titanium nitride (TiN) film 9 which is the condition used in the present embodiment is formed with 500 、 and the second titanium nitride (TiN) film 10 is formed with 1000 Å, the average resistance value is The resistance value is about 33.37Ω, 46.52Ω at the maximum, and 28.58Ω at the minimum, which is equivalent to the conventionally used configuration. Further, in the experiment, the resistance value was measured when the first titanium nitride (TiN) film 9 was formed in a thickness of 1000 and the second titanium nitride (TiN) film 10 was formed in a thickness of 1000. The average resistance value in this case was approximately 28.48Ω, and it was demonstrated that a lower resistance value of 29.60Ω at the maximum and 27.77Ω at the minimum could be obtained. However, in this case, the total film thickness including the titanium film is 2500 mm, and is not adopted in the present embodiment in consideration of the filling condition when the tungsten film is buried in the contact hole as described above.
[0018]
More specifically, when the thickness of the first titanium nitride (TiN) film 9 is about 1000 mm and the thickness of the second titanium nitride (TiN) film 10 is about 500 mm, the wafer end ( The film peeling occurred at the position corresponding to the clamp position when forming the first titanium nitride (TiN) film 9. This is considered because the film thickness of the second titanium nitride (TiN) film 10 was too thin compared with the film thickness of the first titanium nitride (TiN) film 9 and the covering power was weak.
[0019]
In FIG. 5, a barrier annealing process is performed on a barrier metal film 11 formed of a laminated film of a titanium (Ti) film 8, a first titanium nitride (TiN) film 9, and a second titanium nitride (TiN) film 10. Then, a tungsten (W) film is formed on the barrier metal film 11, this tungsten (W) film is etched back and buried in the contact hole, and then the tungsten (W) film 12 is not etched. The semiconductor device is formed by forming the illustrated metal wiring. In this embodiment, the barrier metal is improved in barrier properties and the contact resistance is stabilized by annealing for about 30 minutes in a nitrogen (N ₂ ) atmosphere at about 400 ° C. as the barrier annealing. . Furthermore, the contact resistance can be stabilized even if the processing temperature is increased to about 450 ° C.
[0020]
FIG. 7 is a diagram showing the relationship of the resistance value with respect to the barrier annealing treatment condition. This data is based on the conditions used in this embodiment for 500 nm of the first titanium nitride (TiN) film 9 and 1000 mm of the second titanium nitride (TiN) film 10. is there. According to this, the average of the resistance value when treated at 450 ° C. for 30 minutes was approximately 33.37Ω, the maximum was 46.52Ω, and the minimum was 28.58Ω. In addition, the average resistance value when treated at 400 ° C. for 30 minutes, which is the condition used in the present embodiment, is approximately 27.54Ω, the maximum is 28.19Ω, and the minimum is 27.06Ω compared to the above conditions. The resistance value could be lowered. Furthermore, in the experiment, in order to verify whether it can be applied to the temperature decrease during the processing time, the case of processing at 375 ° C for 30 minutes was also verified. The average of the resistance values in this case is approximately 27.31Ω, which is 28.08Ω at the maximum and 26.76Ω at the minimum, and it was verified that the influence on the increase in the resistance value due to the temperature decrease is small. Furthermore, in this experiment, the lowest resistance value could be obtained when treated at 375 ° C. for 30 minutes. However, the reason why it was not adopted in this embodiment is that the contact hole is used to suppress the occurrence of leakage current. This is because it is necessary to perform annealing at a certain temperature (about 400 ° C.) in order to stabilize the shape of the portion.
[0021]
As described above, in the present invention, when the tungsten (W) film of the conventional example is formed on the entire surface, the problem that the titanium nitride (TiN) film is not formed by clamping is a problem of the first titanium nitride. The problem can be solved by covering the (TiN) film 9 with a second titanium nitride (TiN) film 10 that can be formed by sputtering on the entire surface.
[0022]
The film itself is densely heated by gas heat heating with high-temperature Ar gas under the second titanium nitride (TiN) film 10 having problems such as volcano generation, leakage current generation, and contact resistance increase. Thus, the first titanium nitride (TiN) film 9 that hardly causes the above problem is formed.
[0023]
As described above, the configuration of the barrier metal film according to the present invention can suppress problems caused by the conventional two types of barrier metal films in a manner that compensates for each of them, and suppresses the generation of defective products due to this. Can do.
[0024]
Hereinafter, an embodiment in which the present invention is applied to a nonvolatile semiconductor memory device having a floating gate and a control gate will be described with reference to FIG.
[0025]
In FIG. 8, for example, N-type diffusion regions (a deeper diffusion depth is called a source region for convenience and a shallower drain region) 22 are formed on the surface layer of a P-type semiconductor substrate 21. They are spaced apart.
[0026]
On the substrate 21 on both sides of the source region 22, a floating gate (FG) made of a conductive polysilicon film having a thickness of about 1000 to 2000 mm via a gate oxide film 24 having a thickness of about 100 to 200 mm. 25 is formed. Further, on the substrate 11 between the source region 22 and the drain region 22, a polysilicon film having a thickness of about 1000 to 2000 mm and a thickness of about 1000 to 2000 mm are provided through a tunnel oxide film 26 having a thickness of about 300 to 400 mm. A control gate (CG) 27 made of a tungsten silicide (WSix) film having a thickness of 5 mm is formed. An end of the control gate 27 on the source region 22 side is disposed above the floating gate 25 with the tunnel oxide film 26 interposed therebetween.
[0027]
Each of the source region 22 and the control gate 27 extends in one direction (a direction perpendicular to the paper surface), and a plurality of drain regions 22 and a plurality of control gates 27 are provided on both sides of the source region 22 in the one direction. Are arranged along. Control gate 27 functions as a word line of the nonvolatile semiconductor memory device.
[0028]
An interlayer insulating film 28 made of, for example, an LP-TEOS film, a BPSG film, or a plasma TEOS film is formed so as to cover the floating gate 25 and the control gate 27 on the substrate 21. Note that the BPSG film is interposed in order to improve the flatness of the interlayer insulating film 28.
[0029]
In the nonvolatile semiconductor memory device having such a configuration, a contact hole that contacts the drain region 22 is formed in the interlayer insulating film 28 using a resist film (not shown) as a mask, and a substrate (interlayer insulating film) including the contact hole is formed. A barrier metal film 29 is formed on the entire surface of the film 28).
[0030]
The present invention is applied to this barrier metal film 29. That is, after a titanium film is formed, a high temperature inert gas (for example, Ar gas) is introduced into a nitrogen (N ₂ ) atmosphere, and heat treatment is performed (about 200 to 300 ° C.) while gas heating. The first titanium nitride (TiN) film is formed with a thickness of about 500 mm, and further, the first titanium nitride (TiN) film is subjected to a non-heat treatment in a 100% nitrogen (N ₂ ) atmosphere. A second titanium nitride (TiN) film is formed with a thickness of about 1000 mm.
[0031]
Then, a tungsten plug 30 made of a tungsten (W) film is buried through the barrier metal film 29, and a metal wiring 31 is formed thereon, whereby the nonvolatile semiconductor memory formed in contact with the drain region 22 is formed. A bit line of the device is formed.
[0032]
Also in this embodiment, problems such as the generation of volcano, leakage current, and increase in contact resistance due to the barrier metal film as in the past can be solved by adopting the present invention.
[0033]
Here, the contact hole in which the metal wiring 31 is formed is formed in a high step portion of the nonvolatile semiconductor memory device in which the floating gate 25 and the control gate 27 are stacked as shown in FIG. Inevitably, when a wiring film made of aluminum or the like is formed in the contact hole, the step coverage deteriorates. Therefore, the present invention is applied to suppress the abnormal deposition of the tungsten film when the above-described tungsten plug 30 is embedded in such a contact hole and the metal wiring 31 is formed on the tungsten plug 30. Thus, the step coverage of the metal wiring 31 can be improved.
[0034]
In the present embodiment, an example applied to a so-called split gate type nonvolatile semiconductor memory device in which a control gate 27 is laminated via a tunnel oxide film 26 so as to extend from the top to the side of the floating gate 25. Although shown, the present invention may be applied to a so-called stacked gate type nonvolatile memory device in which a control gate is stacked on the entire surface of a floating gate.
[0035]
【The invention's effect】
According to the present invention, by optimizing the configuration of the barrier metal film, it is possible to solve the problems of the conventional barrier metal film, and to suppress the occurrence of defective products due to this, Productivity can be improved.
[0036]
In addition, if the present invention is applied to a structure in which a tungsten film is embedded in a contact hole formed in a region having a high step portion, such as a nonvolatile semiconductor memory device having a floating gate and a control gate, Improvements can be made.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a method for manufacturing a semiconductor device of one embodiment of the present invention.
FIG. 6 is a diagram showing a relationship between a constituent condition of a titanium nitride film and a resistance value.
FIG. 7 is a diagram showing the relationship between barrier annealing conditions and resistance values.
FIG. 8 is a cross-sectional view showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a conventional method of manufacturing a semiconductor device.

Claims

In a semiconductor device in which a tungsten film is embedded in a contact hole formed on a semiconductor substrate via a barrier metal film,
The barrier metal film is a laminated film in which a titanium film, a first titanium nitride film containing an inert gas, and a second titanium nitride film containing no inert gas are sequentially laminated. Semiconductor device.

A floating gate and a control gate are stacked on a semiconductor substrate, and a tungsten film is embedded in a contact hole contacting a diffusion layer formed adjacent to the floating gate and the control gate through a barrier metal film. In semiconductor devices,
The barrier metal film is a laminated film in which a titanium film, a first titanium nitride film containing an inert gas, and a second titanium nitride film containing no inert gas are sequentially laminated. Semiconductor device.

In a method for manufacturing a semiconductor device in which a tungsten film is embedded in a contact hole formed on a semiconductor substrate via a barrier metal film,
Forming a titanium film on the upper surface of the substrate including the contact hole by sputtering;
Sputter-forming a first titanium nitride film while being heated with a high-temperature inert gas introduced into a nitrogen atmosphere so as to cover the titanium film with the end of the substrate fixed by a clamp ; ,
Sputter-forming a second titanium nitride film in a 100% nitrogen atmosphere so as to cover the first titanium nitride film with the substrate simply placed on a mounting table;
And a step of burying a tungsten film in the contact hole through a barrier metal film made of a laminated film of the titanium film, the first titanium nitride film, and the second titanium nitride film. Device manufacturing method.

A floating gate and a control gate are stacked on a semiconductor substrate, and a tungsten film is embedded in a contact hole contacting a diffusion layer formed adjacent to the floating gate and the control gate through a barrier metal film. In a method for manufacturing a semiconductor device,
Forming a titanium film on the upper surface of the substrate including the contact hole by sputtering;
Sputter-forming a first titanium nitride film while being heated with a high-temperature inert gas introduced into a nitrogen atmosphere so as to cover the titanium film with the end of the substrate fixed by a clamp ; ,
Sputter-forming a second titanium nitride film in a 100% nitrogen atmosphere so as to cover the first titanium nitride film with the substrate simply placed on a mounting table;
And a step of burying a tungsten film in the contact hole through a barrier metal film made of a laminated film of the titanium film, the first titanium nitride film, and the second titanium nitride film. Device manufacturing method.