JP4164183B2 - Noise removing apparatus and noise removing method - Google Patents
Noise removing apparatus and noise removing method Download PDFInfo
- Publication number
- JP4164183B2 JP4164183B2 JP01238799A JP1238799A JP4164183B2 JP 4164183 B2 JP4164183 B2 JP 4164183B2 JP 01238799 A JP01238799 A JP 01238799A JP 1238799 A JP1238799 A JP 1238799A JP 4164183 B2 JP4164183 B2 JP 4164183B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- noise removal
- gain
- output
- procedure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Noise Elimination (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、例えばデジタルオーディオ信号などのデジタル信号中のノイズを除去するノイズ除去装置およびノイズ除去方法に関するものである。
【0002】
【従来の技術】
図6は、従来の代表的なノイズ除去装置の1例を示すブロック図である。この図に示すノイズ除去装置において、絶対値回路3は入力端子1から入力されるデジタル信号を絶対値変換し、比較回路4へ出力する。比較回路4は絶対値回路3の出力とノイズ除去閾値7とを比較し、その大小関係の比較結果をゲイン発生器5へ出力する。ゲイン発生器5は比較回路4から入力された比較結果にもとづいてゲイン値を発生し、エンベロープ発生器6へ出力する。エンベロープ発生器6は入力されたゲイン値を加工し、乗算器12へ出力する。乗算器12は入力端子1から入力されるデジタル信号とエンベロープ発生器6の出力とを乗算し、出力端子2へ出力する。
【0003】
以下、図6に示すノイズ除去装置の動作を説明する。
【0004】
入力端子1からデジタルオーディオ信号などのデジタル信号が入力されると、絶対値回路3により絶対値に変換される。絶対値に変換された入力信号は比較回路4に入力され、ここでノイズ除去閾値7と大小関係が比較される。もし、絶対値変換されたデジタル信号の方が大きい場合は、ゲイン発生器5によりゲイン値の“1”が出力される。逆に、絶対値変換されたデジタル信号の方が小さい場合は、ゲイン発生器5からゲイン値の“0”が出力される。それぞれの場合分けで発生されたゲイン値はエンベロープ発生器6を通り、乗算器12において入力端子1から入力されたデジタル信号と乗算される。この結果、入力信号のレベルがノイズ除去閾値7を越えれば入力信号のまま出力され、ノイズ除去閾値7を越えなければノイズとみなされ出力信号がカットされる。このようにしてノイズ除去が可能となる。図6のノイズ除去装置によって得られる入出力特性を図8に示す。この図から明かなように、ノイズ除去閾値以上のレベルの入力信号のみが出力される特性となる。
【0005】
しかしながら、図6に示した従来のノイズ除去装置において、ノイズ除去閾値付近のレベルの入力信号がある場合、ノイズ除去のON/OFFが頻繁に繰り返されるため、安定したノイズ除去効果が得られないという問題があった。
【0006】
そこで、ノイズ除去閾値にヒステリシスを持たせ、ノイズ除去閾値付近でのノイズ除去のON/OFFが反復しないようにした図7のようなノイズ除去装置が一般に考えられている。このノイズ除去装置は高域用ノイズ除去閾値8と低域用ノイズ除去閾値9の二つのノイズ除去閾値を有している。そして、二つのノイズ除去閾値は切替器10により選択されて比較回路4に出力される。
【0007】
以下、図7に示すノイズ除去装置の動作を説明する。
【0008】
入力端子1からデジタルオーディオ信号などのデジタル信号が入力されると、絶対値回路3により絶対値に変換される。絶対値に変換された入力信号は比較回路4に入力される。また、比較回路4には、あらかじめ設定されていた高域用ノイズ除去閾値8または低域用ノイズ除去閾値9が切替器10により選択され、入力される。比較回路4では、絶対値に変換された入力信号とあらかじめ設定されていたノイズ除去閾値とが比較される。仮に、初期値が低域用ノイズ除去閾値9で設定されており、入力信号の絶対値が低域用ノイズ除去閾値9よりも大きい場合、低域用ノイズ除去閾値9を設定し、ゲイン値の“1”が出力される。入力信号の絶対値が低域用ノイズ除去閾値9よりも小さい場合は、高域用ノイズ除去閾値8を設定し、ゲイン値の“0”が出力される。仮に、初期値が高域用ノイズ除去閾値8で設定されており、入力信号の絶対値が高域用ノイズ除去閾値8よりも小さい場合、低域用ノイズ除去閾値9を設定し、ゲイン値の“0”が出力される。入力信号の絶対値が高域用ノイズ除去閾値8よりも大きい場合、低域用ノイズ除去閾値9を設定し、ゲイン“1”が出力される。このように生成したゲイン値はエンベロープ発生器5を通り、乗算器12において入力信号と乗算され、出力信号として出力端子2から出力される。この結果、ノイズ除去閾値のヒステリシス特性が得られ、ノイズ除去閾値付近のノイズ除去のON/OFFが反復されないようになる。以上により得られるヒステリシス付き入出力特性を図9に示す。
【0009】
【発明が解決しようとする課題】
このように、図6に示した簡易な構造の従来装置では、ノイズ除去閾値付近のレベルの入力信号に対しては、ノイズ除去のON/OFFが反復することになり、デジタルオーディオ信号のノイズ除去に使用した場合、聴感上、ノイズ音が不自然に途切れてノイズ除去が安定しないという問題があった。
【0010】
また、図6を改善した図7の従来装置ではノイズ除去閾値付近の不自然な途切れ現象はノイズ除去閾値にヒステリシス特性を持たせることにより改善される。しかしながら、あらかじめ高域用と低域用のノイズ除去閾値をそれぞれDSP(Digital Signal Processor)などのメモリに用意しておく必要があり、入力信号の絶対値と比較した結果により、DSP上のメモリにある二つのノイズ除去閾値を切り換える必要がある。このため、DSPでノイズ除去装置を構成する場合、図7の従来装置は図6の従来装置に比較してヒステリシス特性を持たせることができるというメリットはあるが、DSP上の二つのメモリをロードする処理と格納処理が必要となるので、DSPの処理ステップ数は増加し、DSP上のメモリは二倍多く使用するという問題があった。また、ヒステリシス特性におけるヒステリシス幅を調整する場合は、二つのノイズ除去閾値を設定しなおす必要があり、構成上、複雑になる問題もあった。
【0011】
本発明は、上記従来の問題を解決し、少ない処理ステップと少ない量のメモリで入出力特性にヒステリシスを持たせることができ、かつヒステリシス幅を自由に設定できるノイズ除去装置および方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
前記課題を解決するために本発明は、入力信号の絶対値を所定のノイズ除去閾値と比較し、その比較結果に応じて発生させたゲイン値に従ってエンベロープを発生させ、そのエンベロープと入力信号とを乗算するようになされたノイズ除去装置およびノイズ除去方法において、エンベロープを遅延した値の大きさの判定結果に応じてノイズ除去閾値をビットシフトするかしないか、あるいは入力信号の絶対値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定するように構成した。このように構成したことにより、ノイズ除去閾値あるいは入力信号の絶対値をビットシフト処理するだけでノイズ除去閾値にヒステリシス特性を持たせることができ、かつビットシフト量を変えるだけで、自由にヒステリシス幅を所定のステップで変化させることができる。
【0013】
また、入力信号の絶対値を所定のノイズ除去閾値と比較し、その比較結果に応じて発生したゲイン値に従ってエンベロープを発生させ、そのエンベロープと入力信号とを乗算するようになされたノイズ除去装置およびノイズ除去方法において、前記ゲイン値により、ノイズ除去閾値をビットシフトするかしないか、あるいは入力信号の絶対値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定するように構成した。このように構成したことにより、ノイズ除去閾値あるいは入力信号の絶対値をビットシフト処理するだけでノイズ除去閾値にヒステリシス特性を持たせることができ、かつビットシフト量を変えるだけで、自由にヒステリシス幅を所定のステップで変化させることができ、かつ1ビットの情報のみでビットシフトの条件を容易に構成できる。
【0014】
【発明の実施の形態】
本発明の請求項1に記載の発明は、入力信号を絶対値変換する絶対値変換手段と、ノイズ除去の閾値を設定するノイズ除去閾値設定手段と、前記ノイズ除去閾値設定手段で設定されたノイズ除去閾値をビットシフトするビットシフト手段と、ゲイン値のエンベロープを生成するエンベロープ発生手段と、前記エンベロープ発生手段の出力ゲイン値を遅延した値の大きさを判定する判定手段と、前記の判定手段の出力に応じて、前記ノイズ除去閾値設定手段の出力あるいは前記ビットシフト手段の出力を選択する切替え手段と、前記切替え手段の出力と前記絶対値変換手段の出力とを比較する比較手段と、前記比較手段の出力により前記ゲイン値を生成し、前記エンベロープ発生手段に与えるゲイン発生手段と、前記エンベロープ発生手段の出力ゲイン値と入力信号とを乗算する乗算手段とを備え、遅延されたゲイン値の大きさを判定した結果に応じてノイズ除去閾値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定するノイズ除去装置であり、ノイズ除去閾値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号中の不必要なノイズのみを除去するという作用を有する。
【0015】
本発明の請求項2に記載の発明は、入力信号を絶対値変換する絶対値変換手順と、ノイズ除去の閾値を設定するノイズ除去閾値設定手順と、ゲイン値のエンベロープを生成するエンベロープ発生手順と、前記エンベロープ発生手順で生成されたゲイン値を遅延した値の大きさを判定する判定手順と、前記の判定手順の結果に応じて、前記設定したノイズ除去閾値あるいはそのノイズ除去閾値をビットシフトしたノイズ除去閾値を選択する切替え手順と、前記切替え手順で選択されたノイズ除去閾値と前記絶対値変換手順で得られた値とを比較する比較手順と、前記比較手順の結果により前記ゲイン値を生成し、前記エンベロープ発生手順に与えるゲイン発生手順と、前記エンベロープ発生手順で生成されたゲイン値と入力信号とを乗算する乗算手順とを備え、遅延されたゲイン値の大きさを判定した結果に応じて、絶対値変換された入力信号をビットシフトするかしないかを決定し、相対的にノイズ除去閾値を再設定するノイズ除去方法であり、ノイズ除去閾値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号中の不必要なノイズのみを除去するという作用を有する。
【0016】
本発明の請求項3に記載の発明は、入力信号を絶対値変換する絶対値変換手段と、前記絶対値変換手段の出力をビットシフトするビットシフト手段と、ノイズ除去の閾値を設定するノイズ除去閾値設定手段と、ゲイン値のエンベロープを生成するエンベロープ発生手段と、前記エンベロープ発生手段の出力ゲイン値を遅延した値の大きさを判定する判定手段と、前記の判定手段の出力に応じて、前記絶対値変換手段の出力あるいは前記ビットシフト手段の出力を選択する切替え手段と、前記切替え手段の出力と前記ノイズ除去閾値とを比較する比較手段と、前記比較手段の出力により前記ゲイン値を生成し、前記エンベロープ発生手段に与えるゲイン発生手段と、前記エンベロープ発生手段の出力ゲイン値と入力信号とを乗算する乗算手段とを備え、遅延されたゲイン値の大きさを判定した結果に応じて、絶対値変換された入力信号をビットシフトするかしないかを決定し、相対的にノイズ除去閾値を再設定するノイズ除去装置であり、入力信号の絶対値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号中の不必要なノイズのみを除去するという作用を有する。
【0017】
本発明の請求項4に記載の発明は、入力信号を絶対値変換する絶対値変換手順と、ゲイン値のエンベロープを生成するエンベロープ発生手順と、前記エンベロープ発生手順で生成されたゲイン値を遅延した値の大きさを判定する判定手順と、前記の判定手順の結果に応じて、前記絶対値変換された入力信号あるいはそれをビットシフトした値を選択する切替え手順と、前記切替え手順で選択された値と前記絶対値変換手順で得られた値とを比較する比較手順と、前記比較手順の結果により前記ゲイン値を生成し、前記エンベロープ発生手順に与えるゲイン発生手順と、前記エンベロープ発生手順で生成されたゲイン値と入力信号とを乗算する乗算手順とを備え、遅延されたゲイン値の大きさを判定した結果に応じて、絶対値変換された入力信号をビットシフトするかしないかを決定し、相対的にノイズ除去閾値を再設定するノイズ除去方法であり、入力信号の絶対値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号中の不必要なノイズのみを除去するという作用を有する。
【0018】
本発明の請求項5に記載の発明は、入力信号を絶対値変換する絶対値変換手段と、ノイズ除去の閾値を設定するノイズ除去閾値設定手段と、前記ノイズ除去閾値設定手段により設定されるノイズ除去閾値をビットシフトするビットシフト手段と、ゲイン値を発生するゲイン発生手段と、前記ゲイン発生手段の出力に応じて、前記ノイズ除去閾値設定手段の出力あるいは前記ビットシフト手段の出力を選択する切替え手段と、前記切替え手段の出力と前記絶対値変換手段の出力とを比較し、その比較結果を前記ゲイン発生手段に与える比較手段と、前記ゲイン値のエンベロープを生成するエンベロープ発生手段と、前記エンベロープ発生手段の出力と入力信号とを乗算する乗算手段とを備え、ゲイン発生手段が出力するゲイン値に応じてノイズ除去閾値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定するノイズ除去装置であり、ノイズ除去閾値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号の中の不必要なノイズを除去するという作用を有する。
【0019】
本発明の請求項6に記載の発明は、入力信号を絶対値変換する絶対値変換手順と、ノイズ除去の閾値を設定するノイズ除去閾値設定手順と、ゲイン値を発生するゲイン発生手順と、前記ゲイン発生手順の結果に応じて、前記設定したノイズ除去閾値あるいはそのノイズ除去閾値をビットシフトしたノイズ除去閾値を選択する切替え手順と、前記切替え手順で選択されたノイズ除去閾値と前記絶対値変換手順で得られた値とを比較し、その比較結果を前記ゲイン発生手順に与える比較手順と、前記ゲイン値のエンベロープを生成するエンベロープ発生手順と、前記エンベロープ発生手順の出力と入力信号とを乗算する乗算手順とを備え、ゲイン発生手順で発生したゲイン値に応じてノイズ除去閾値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定するノイズ除去方法であり、ノイズ除去閾値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号中の不必要なノイズを除去するという作用を有する。
【0020】
本発明の請求項7に記載の発明は、入力信号を絶対値変換する絶対値変換手段と、前記絶対値変換手段の出力をビットシフトするビットシフト手段と、ノイズ除去の閾値を設定するノイズ除去閾値設定手段と、ゲイン値を発生するゲイン発生手段と、前記ゲイン発生手段の出力に応じて、前記絶対値変換手段の出力あるいは前記ビットシフト手段の出力を選択する切替え手段と、前記切替え手段の出力と前記ノイズ除去閾値設定手段の出力とを比較し、その比較結果を前記ゲイン発生手段に与える比較手段と、前記ゲイン値のエンベロープを生成するエンベロープ発生手段と、前記エンベロープ発生手段の出力と入力信号とを乗算する乗算手段とを備え、ゲイン発生手段が出力するゲイン値に応じて、絶対値変換された入力信号をビットシフトするかしないかを決定し、相対的にノイズ除去閾値を再設定するノイズ除去装置であり、入力信号の絶対値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号中の不必要なノイズを除去するという作用を有する。
【0021】
本発明の請求項8に記載の発明は、入力信号を絶対値変換する絶対値変換手順と、ノイズ除去の閾値を設定するノイズ除去閾値設定手順と、ゲイン値を発生するゲイン発生手順と、前記ゲイン発生手順の出力に応じて、前記絶対値変換された入力信号あるいはそれをビットシフトした値を選択する切替え手順と、前記切替え手順で選択された値と前記絶対値変換手順で得られた値とを比較する比較手順と、前記比較手順の結果により前記ゲイン値を生成し、前記エンベロープ発生手順に与えるゲイン発生手順と、前記エンベロープ発生手順で生成されたゲイン値と入力信号とを乗算する乗算手順とを備え、ゲイン発生手順で発生したゲイン値に応じて、絶対値変換された入力信号をビットシフトするかしないかを決定し、相対的にノイズ除去閾値を再設定するノイズ除去方法であり、入力信号の絶対値のビットシフト量で決まるヒステリシス幅を持ったノイズ除去閾値で、入力信号中の不必要なノイズを除去するという作用を有する。
【0022】
以下、本発明の実施の形態について、図1から図5を用いて説明する。
【0023】
(第1の実施の形態)
本発明の第1の実施の形態では、エンベロープ発生器の出力を1サンプリングだけ遅延したゲイン値の大きさを判定することによりノイズ除去状態の有無を判別する。そして、判別の結果に応じてノイズ除去閾値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定することで、ノイズ除去閾値のビットシフト量で決まるヒステリシス幅を有するように構成した。
【0024】
図1は、本発明の第1の実施の形態のノイズ除去装置の構成を示すブロック図である。
【0025】
図1において、絶対値回路3は入力端子1から入力されるデジタル信号を絶対値変換し、比較回路4へ出力する。ノイズ除去閾値7は除去するノイズレベルの閾値であり、DSPなどのメモリに記憶されている。比較回路4は絶対値回路3の出力とノイズ除去閾値7またはそれをビットシフト回路11でビットシフトした値とを比較し、その大小関係の比較結果をゲイン発生器5に出力する。ゲイン発生器5は比較回路4から入力された比較結果にもとづいて“1”または“0”のゲイン値を発生し、エンベロープ発生器6へ出力する。エンベロープ発生器6は、第1のエンベロープ係数と、加算器と、1サンプリング遅延素子と、第2のエンベロープ係数とを有しており、入力されたゲイン値に対して時間軸上の波形加工を行い、乗算器12へ出力するとともに、1サンプリング遅延素子の出力信号を判定回路13へ出力する。乗算器12は入力端子1から入力されるデジタル信号とエンベロープ発生器6の出力とを乗算し、ノイズが除去されたデジタル信号を出力端子2から出力する。
【0026】
ビットシフト回路11はノイズ除去閾値7のビットをシフトすることにより、ノイズ除去閾値7の値を増減する。判定回路13は1サンプリングだけ遅延されているエンベロープ発生器6の出力値の大きさを判定し、その判定結果によりビットシフト回路11でノイズ除去閾値のビットシフト処理を行うか行わないかの判定を行う。そして、ビットシフトによるノイズ除去閾値の再設定を行い、そのノイズ除去閾値を用いて比較回路4において入力信号の絶対値との比較を行うように構成されている。
【0027】
次に、以上のように構成されたノイズ除去装置の動作について説明する。ここで、上記の実施の形態において、例として、DSPなどのデジタル信号処理におけるモデルを想定して説明する。
【0028】
入力端子1から入力されたデジタルオーディオ信号などのデジタル信号は絶対値回路3および乗算器12に入力される。絶対値回路3に入力されたデジタル信号は絶対値に変換され、比較回路4に入力される。比較回路4には切替器10の出力も入力される。切替器10は始めはこの図に示すように、ノイズ除去閾値7を選択しており、その後の切替制御は以下のようにして行われる。エンベロープ発生器6の1サンプリング遅延素子には1サンプリング分だけ遅れたエンベロープ発生器6の出力値が格納されている。この出力値は判定回路13に送られる。判定回路13では、前記出力値がゲイン1に相当する値である整数値“1”と比較される。そして、整数値“1”より小さい場合はノイズが除去されている状態とみなされ、ノイズ除去閾値7の値のビットシフトを行わない。従って、切替器10はノイズ除去閾値7を選択する。これに対して、整数値“1”と同じ場合はノイズが除去されていない状態とみなされ、ノイズ除去閾値7の値に対してビットシフト回路11でビットシフト処理を行う。従って、切替器10はビットシフト回路11の出力に切替える。
【0029】
上記のように判定回路13の判定結果により、ノイズ除去状態にあるかないかを判定し、ノイズ除去状態でないと判定した場合にはビットシフトを行って、ノイズ除去閾値を変えることでヒステリシス特性を得ている。一般にDSPによるビットシフトは演算用のアキュムレータの中で行われるため、メモリへの格納や、メモリとレジスタ間のデータの移動、コピーなどの処理は必要なく、容易にビットシフト処理が可能なため、ビット処理のためにDSP内の特別なメモリを必要としない。
【0030】
ビットシフト処理されたノイズ除去閾値は比較回路4により、入力信号の絶対値との大きさが比較される。そして、入力信号の絶対値の方が大きければ、入力信号レベルはノイズレベルではないとみなし、ゲイン発生器5からゲイン値である整数値“1”を出力する。この整数値“1”は0dB、つまり1倍のゲイン係数を示している。一方、ノイズ除去閾値の方が大きければ、入力信号レベルはノイズレベルであるとみなし、ゲイン発生器5からゲイン値である整数値“0”を出力する。この整数値“0”は−∞dB、つまり出力が0である係数を示している。
【0031】
それぞれの場合分けでゲイン発生器5から出力されたゲイン値は、エンベロープ発生器6により、時間軸上で波形のエンベロープが生成される。図5にエンベロープ発生器の具体的構成例を示す。このエンベロープ発生器は、第1のエンペロープ係数61と、入力端子からの信号に第1のエンペロープ係数61を乗算する乗算器64と、出力端子への出力信号を1サンプリング遅延する遅延素子63と、第2のエンペロープ係数62と、遅延素子63の出力に第2のエンペロープ係数62を乗算する乗算器66と、乗算器64の出力と乗算器66の出力とを加算して出力端子への出力信号を得る加算器65とを有する。そして、第1のエンベロープ係数61と第2のエンベロープ係数62を調整することによりノイズ除去装置のアタックタイムやリリースタイムを生成する。
【0032】
このエンベロープ発生器6の1サンプリング遅延素子63の出力は、判定回路13において整数値“1”と比較される。エンベロープ発生器の出力が“1”と同じであれば、1サンプリング前の入力信号はノイズ除去閾値よりも大きいとみなされビットシフト処理される。ビットシフト処理はノイズ除去閾値を一度、DSP内のアキュムレータなどにロードし、右シフトでnビットシフトする。n=1の場合は右1ビットシフトされるので、ノイズ除去閾値は6dB下がる。n=2の場合は右2ビットシフトされるので、ノイズ除去閾値は12dB下がる。このように、1サンプリング前のエンベロープ発生器の出力値がノイズ除去状態ではないゲイン値“1”である場合は、右方向へのビットシフトを行いノイズ除去閾値を小さくする。一方、エンベロープ発生器6の出力値が“1”より小さいと判定回路13により判定された場合、1サンプリング前のエンベロープ発生器6の出力値はノイズ除去状態であると判断され、つまりゲイン発生器5から出力される値が“0”の場合、ノイズ除去閾値のビットシフト処理は行わない。
【0033】
以上のように、1サンプリング前のエンベロープ発生器5の出力値により、ノイズ除去閾値7のビット処理が行われるので、図9のようなヒステリシスを有する入出力特性を持ったノイズ除去装置を得ることができる。つまり、入力レベルが下がる方向では、ノイズ除去閾値がビットシフトされた値でノイズが除去され、入力レベルが上がる方向では、ノイズ除去閾値の設定どおりにノイズが除去される。
【0034】
ビットシフトに関連する論理を整理すると、下記(1)、(2)のようになる。
(1)エンベロープ発生器6の1サンプリング遅延された出力値<1の場合:
ノイズ除去閾値7のビットシフトは行わない。
【0035】
(2)エンベロープ発生器6の1サンプリング遅延された出力値=1の場合:
ノイズ除去閾値7の右nビットシフトを行う。
【0036】
ただし、n=1,2,・・・であり、1ビットシフトは6dB幅のヒステリシス幅に対応する。また、右ビットシフトはLSB(最下位ビット)へのビットシフトを示す。つまり、右1ビットシフトは6dBの減少を示す。
【0037】
また、下記(1)、(2)の逆論理でも実現可能である。
【0038】
(1)エンベロープ発生器6の1サンプリング遅延された出力値<1の場合:
ノイズ除去閾値の左nビットシフトを行う。
【0039】
ただし、n=1,2,・・・であり、1ビットシフトは6dB幅のヒステリシス幅に対応する。また、左ビットシフトはMSB(最上位ビット)へのビットシフトを示す。つまり、左1ビットシフトは6dBの増加を示す。
【0040】
(2)エンベロープ発生器6の1サンプリング遅延された出力値=1の場合:
ノイズ除去閾値7のビットシフトは行わない。
【0041】
このように本発明の第1の実施の形態によれば、ノイズ除去装置の入出力レベルにヒステリシス特性を持たせるため、エンベロープ発生器6の出力レベルからノイズ除去状態の有無を判定し、DSP内でビットシフトして実現している。このため、DSPの内部メモリにノイズ除去閾値を二つ持つ必要がなく、メモリを削減できるという利点を有する。また、ビットシフト量を変えるだけで、入出力特性のヒステリシス幅を6dBステップで容易に変化させることができるという利点を有する。さらに、DSPでのビットシフト処理を利用してノイズ除去閾値を変化させているので、図7に示した従来装置における二つのノイズ除去閾値のメモリからのロードと格納の処理に比較し、DSP処理ステップを削減できるという利点を有する。
【0042】
(第2の実施の形態)
本発明の第2の実施の形態では、エンベロープ発生器の出力を1サンプリングだけ遅延したゲイン値の大きさを判定することによりノイズ除去状態の有無を判別する。そして、判別の結果に応じて入力信号の絶対値をビットシフトするかしないかを決定し、相対的にノイズ除去閾値を再設定することで、入力信号の絶対値のビットシフト量で決まるヒステリシス幅を有するように構成した。
【0043】
図2は、本発明の第2の実施の形態のノイズ除去装置の構成を示すブロック図である。この図において、図1と同一または相当の部分には図1で使用した符号と同一の符号を付し、本実施の形態の特徴となる事項のみ説明する。
【0044】
図2において、比較回路4はノイズ除去閾値7と絶対値回路3の出力またはそれをビットシフト回路11でビットシフトした出力とを比較し、その大小関係の比較結果をゲイン発生器5に出力する。ゲイン発生器5は比較回路4から入力された比較結果にもとづいて“1”または“0”のゲイン値を発生し、エンベロープ発生器6へ出力する。エンベロープ発生器6は、第1のエンベロープ係数と、加算器と、1サンプリング遅延素子と、第2のエンベロープ係数とを有しており、入力されたゲイン値に対して時間軸上の波形加工し、乗算器12へ出力するとともに、その出力信号を1サンプリング遅延した信号を判定回路13へ出力する。乗算器12は入力端子1から入力されるデジタル信号とエンベロープ発生器6の出力とを乗算し、出力端子2から出力する。
【0045】
ビットシフト回路11は絶対値回路3の出力に対してビットシフトすることにより、入力信号の絶対値の値を増減する。切替器10は絶対値回路3の出力またはビットシフト回路11の出力、すなわちビットシフトされた入力信号の絶対値を選択する。判定回路13は1サンプリングだけ遅延されているエンベロープ発生器6の出力値の大きさを判定し、その判定結果によりビットシフト回路11で入力信号の絶対値のビットシフト処理を行うか行わないかの判別を行う。そして、ビットシフトによる入力信号の絶対値の再設定を行い、その絶対値を用いて、比較回路4においてノイズ除去閾値7との比較を行うように構成されている。
【0046】
次に、上記第2の実施の形態の動作について説明する。ここでも第1の実施の形態と同様、例としてDSPなどのデジタル信号処理におけるモデルを想定して説明する。
【0047】
入力端子1から入力されたデジタルオーディオ信号などのデジタル信号は、絶対値回路3および乗算器12に入力される。絶対値回路3に入力されたデジタル信号は絶対値に変換され、比較回路4に入力される。比較回路4には切替器10の出力も入力される。この切替器10は始めはこの図に示すように、絶対値回路3の出力を選択しており、その後の切替制御は以下のようにして行われる。エンベロープ発生器6の1サンプリング遅延素子には1サンプリング分だけ遅れたエンベロープ発生器6の出力値が格納されている。この出力値は判定回路13に送られる。判定回路13では、前記出力値がゲイン1に相当する値である整数値“1”と比較される。そして、整数値“1”より小さい場合はノイズが除去されている状態とみなされ、絶対値回路3の出力のビットシフトを行わない。従って、切替器10は絶対値回路3の出力を選択する。整数値“1”と同じ場合はノイズが除去されていない状態とみなされ、絶対値回路3の出力に対してビットシフト回路11でビットシフト処理を行う。従って、切替器10はビットシフト回路11の出力を選択する。
【0048】
上記のように判定回路13の判定結果により、ノイズ除去状態にあるかないかを判定し、ノイズ除去状態でないと判定した場合にはビットシフトを行って、ノイズ除去閾値を変えることでヒステリシス特性を得ている。一般にDSPによるビットシフトは演算用のアキュムレータの中で行われるため、メモリへの格納や、メモリとレジスタ間のデータの移動、コピーなどの処理は必要なく、容易にビットシフト処理が可能なため、ビット処理のためにDSP内の特別なメモリを必要としない。
【0049】
ビットシフト処理された絶対値回路3の出力は比較回路4により、ノイズ除去閾値7と大きさが比較される。そして、入力信号の絶対値の方が大きければ、入力信号レベルはノイズレベルではないとみなし、ゲイン発生器5からゲイン値である整数値“1”を出力する。この整数値“1”は0dB、つまり1倍のゲイン係数を示している。一方、ノイズ除去閾値の方が大きければ、入力信号レベルはノイズレベルであるとみなし、ゲイン発生器5からゲイン値である整数値“0”を出力する。この整数値“0”は−∞dB、つまり出力が0である係数を示している。
【0050】
それぞれの場合分けでゲイン発生器5から出力されたゲイン値は、エンベロープ発生器6により、時間軸上で波形のエンベロープが生成される。エンベロープ発生器6の具体的な構成は図5に示した。このエンベロープ発生器6の1サンプリング遅延素子63の出力は、判定回路13において整数値“1”と比較される。エンベロープ発生器の出力が“1”と同じであれば、1サンプリング前の入力信号はノイズ除去閾値よりも大きいとみなされビットシフト処理される。ビットシフト処理は絶対値回路3の出力を一度、DSP内のアキュムレータなどにロードし、右シフトでnビットシフトする。n=1の場合は左1ビットシフトされるので、絶対値回路3の出力は6dB下がる。n=2の場合は左2ビットシフトされるので、絶対値回路3の出力は12dB下がる。このように、1サンプリング前のエンベロープ発生器6の出力値がノイズ除去状態ではないゲイン値“1”である場合は、左方向へのビットシフトを行い、相対的にノイズ除去閾値を小さくする。一方、エンベロープ発生器6の出力値が“1”より小さいと判定回路13により判定された場合、1サンプリング前のエンベロープ発生器6の出力値はノイズ除去状態であると判断され、つまりゲイン発生器5から出力される値が“0”の場合、絶対値回路3の出力のビットシフト処理は行わない。
【0051】
以上のように、1サンプリング前のエンベロープ発生器6の出力値により、入力信号の絶対値のビット処理が行われるので、図9のようなヒステリシスを有する入出力特性を持ったノイズ除去装置を得ることができる。つまり、入力レベルが下がる方向では、入力信号の絶対値がビットシフトされることにより、相対的にノイズ除去閾値がビットシフトされた値でノイズが除去され、入力レベルが上がる方向では、ノイズ除去閾値の設定どおりにノイズが除去される。
【0052】
ビットシフトに関連する論理を整理すると、下記(1)、(2)のようになる。
(1)エンベロープ発生器6の1サンプリング遅延された出力値<1の場合:
入力信号の絶対値のビットシフトは行わない。
【0053】
(2)エンベロープ発生器6の1サンプリング遅延された出力値=1の場合:
入力信号の絶対値の左nビットシフトを行う。
【0054】
ただし、n=1,2,・・・であり、1ビットシフトは6dB幅のヒステリシス幅に対応する。また、左ビットシフトはMSB(最上位ビット)へのビットシフトを示す。つまり、左1ビットシフトは6dBの増加を示す。
【0055】
また、以下の逆論理でも実現可能である。
(1)エンベロープ発生器6の1サンプリング遅延された出力値<1の場合:
入力信号の絶対値の右nビットシフトを行う。
【0056】
ただし、n=1,2,・・・であり、1ビットシフトは6dB幅のヒステリシス幅に対応する。また、右ビットシフトはLSB(最下位ビット)へのビットシフトを示す。つまり、右1ビットシフトは6dBの減少を示す。
【0057】
(2)エンベロープ発生器6の1サンプリング遅延された出力値=1の場合:
入力信号の絶対値のビットシフトは行わない。
【0058】
このように本発明の第1の実施の形態によれば、ノイズ除去装置の入出力レベルにヒステリシス特性を持たせるため、エンベロープ発生器6の出力レベルからノイズ除去状態の有無を判定し、DSP内でビットシフトして実現している。このため、DSPの内部メモリにノイズ除去閾値を二つ持つ必要がなく、メモリを削減できるという利点を有する。また、ビットシフト量を変えるだけで、入出力特性のヒステリシス幅を6dBステップで容易に変化させることができるという利点を有する。さらに、DSPでのビットシフト処理を利用してノイズ除去閾値を相対的に変化させているので、図7に示した従来装置における二つのノイズ除去閾値のメモリからのロードと格納の処理に比較し、DSP処理ステップを削減できるという利点を有する。
【0059】
(第3の実施の形態)
本発明の第3の実施の形態では、ゲイン値の大きさによりノイズ除去状態の有無を判別し、判別の結果に応じてノイズ除去閾値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定することで、ノイズ除去閾値のビットシフト量で決まるヒステリシス幅を有するように構成した。
【0060】
図3は本発明の第3の実施の形態のノイズ除去装置の構成を示すブロック図である。この図において、図1と同一または相当の部分には図1で使用した符号と同一の符号を付し、本実施の形態の特徴となる事項のみ説明する。
【0061】
図3において、比較回路4は絶対値回路3の出力とノイズ除去閾値7またはそれをビットシフト回路11でビットシフトした値とを比較し、その大小関係の比較結果をゲイン発生器5に出力する。ゲイン発生器5は比較回路4の判定結果により“1”か“0”かのゲインを発生し、エンベロープ発生器6と切替器10へ出力する。切換回路10はゲイン発生器5の出力に従って、ビットシフト回路11でノイズレベル除去閾値7のビットシフトを行うか行わないかを切換える。そして、ビットシフトによりノイズ除去閾値の再設定を行い、そのノイズ除去閾値を用いて比較回路4において、入力信号の絶対値との比較を行うように構成されている。
【0062】
次に上記第3の実施の形態の動作について説明する。ここでも、DSPなどのデジタル信号処理におけるモデルを想定して説明する。
【0063】
入力端子1から入力されたデジタルオーディオ信号などのデジタル信号は絶対値回路3と乗算器12に入力される。絶対値回路3に入力されたデジタル信号は絶対値に変換され、比較回路4に入力される。比較回路4には切替器10の出力も入力される。切替器10は始めはこの図に示すように、ノイズ除去閾値7を選択しており、その後は以下のように切替制御を行う。比較回路4は絶対値回路3の出力、すなわち入力信号の絶対値とノイズ除去閾値7とを比較し、入力信号の絶対値の方が大きければ、入力信号レベルはノイズレベルではないとみなし、ゲイン発生器5からゲイン値である整数値“1”を出力する。この整数値“1”は0dB、つまり1倍のゲイン係数を示している。一方、ノイズ除去閾値7の方が大きければ入力信号レベルはノイズレベルであるとみなし、ゲイン発生器5からゲイン値である整数値“0”を出力する。この整数値“0”は−∞dB、つまり出力が0である係数を示している。
【0064】
このようにゲイン発生器5からは“1”もしくは“0”が出力される。そのゲイン発生器5からの出力によりビットシフト回路11でノイズ除去閾値7のビットシフト処理を行うか行わないかを決める。ゲイン発生器5の出力値が、整数値“0”の場合はノイズ除去されている状態とみなされ、ノイズ除去閾値7の値のビットシフトを行わない。従って、切替器10はノイズ除去閾値7を選択する。一方、整数値“1”の場合はノイズ除去されていない状態とみなされ、ノイズ除去閾値7の値に対してビットシフト回路11でビットシフトを行う。従って、切替器10はビットシフト回路11の出力に切替える。
【0065】
本実施の形態では、ゲイン発生器5の出力は“1”か“0”かの整数値であるため、第1、第2の実施の形態のように判別回路を用いる必要がなく、1ビット情報で切換回路10の切換を行うことができる。例えば、ゲイン発生器5の整数値の出力値をそのままフラグにすることにより、切換回路10の条件文を構成できる。
【0066】
上記のようにゲイン発生器5の出力値により、ノイズ除去状態にあるかないかが判定され、ビットシフト処理されてノイズ除去閾値が変わり、ヒステリシス特性が得られる。それぞれの場合分けでゲイン発生器5から出力されたゲイン値は、エンベロープ発生器6により、時間軸上で波形のエンベロープが生成される。エンベロープ発生器6の出力が入力信号と乗算器12によって乗算され、ノイズが除去された出力信号を得ることができる。
【0067】
本発明の第3の実施の形態によれば、第1の実施の形態の効果に加え、整数値であるゲイン発生器5の出力値をビットシフトの切換回路10の判別に用いているため、DSPにおける切換回路の条件文の記述を短いステップ数で構成することができる。例えば、ゲイン発生器の出力値は整数値の1か0だけなので、これを1ビット情報とし、そのままフラグとして使用すれば、DSP上の余計なメモリを使用する必要はない。
【0068】
(第4の実施の形態)
本発明の第4の実施の形態では、ゲイン値の大きさによりノイズ除去状態の有無を判別し、判別の結果に応じて入力信号の絶対値をビットシフトするかしないかを決定し、相対的にノイズ除去閾値を再設定することで、入力信号の絶対値のビットシフト量で決まるヒステリシス幅を有するように構成した。
【0069】
図4は、本発明の第4の実施の形態のノイズ除去装置の構成を示すブロック図である。この図において、図2と同一または相当の部分には図2で使用した符号と同一の符号を付し、本実施の形態の特徴となる事項のみ説明する。
【0070】
図4において、比較回路4はノイズ除去閾値7と絶対値回路3の出力またはそれをビットシフト回路11でビットシフトした値とを比較し、その大小関係の比較結果をゲイン発生器5に出力する。ゲイン発生器5は比較回路4の判定結果により“1”か“0”かのゲインを発生し、エンベロープ発生器6と切替器10へ出力する。切替器10はゲイン発生器5の出力に従って、ビットシフト回路11でノイズレベル除去閾値7のビットシフトを行うか行わないかを切換える。そして、ビットシフトによりノイズ除去閾値の再設定を行い、そのノイズ除去閾値を用いて比較回路4において、入力信号の絶対値との比較を行うように構成されている。
【0071】
次に、上記第4の実施の形態の動作について説明する。上記の第3の実施の形態において、例として、DSPなどのデジタル信号処理におけるモデルを想定して説明する。
【0072】
入力端子1から入力されたデジタルオーディオ信号などのデジタル信号は絶対値回路3と乗算器12に入力される。絶対値回路3に入力されたデジタル信号は絶対値に変換され、比較回路4に入力される。比較回路4には切替器10の出力も入力される。切替器10は始めはこの図に示すように、ノイズ除去閾値7を選択しており、その後は以下のように切替制御を行う。比較回路4は絶対値回路3の出力、すなわち入力信号の絶対値とノイズ除去閾値7とを比較し、入力信号の絶対値の方が大きければ、入力信号レベルはノイズレベルではないとみなし、ゲイン発生器5からゲイン値である整数値“1”を出力する。この整数値“1”は0dB、つまり1倍のゲイン係数を示している。一方、ノイズ除去閾値の方が大きければ入力信号レベルはノイズレベルであるとみなし、ゲイン発生器5からゲイン値である整数値“0”を出力する。この整数値“0”は−∞dB、つまり出力が0である係数を示している。
【0073】
このようにゲイン発生器5からは“1”もしくは“0”が出力される。そのゲイン発生器5からの出力により、ビットシフト回路11で入力信号の絶対値のビットシフト処理を行うか行わないかを決める。
【0074】
このようにゲイン発生器5からは“1”もしくは“0”が出力される。そのゲイン発生器5からの出力によりビットシフト回路11で入力信号の絶対値のビットシフト処理を行うか行わないかを決める。ゲイン発生器5の出力値が、整数値“0”の場合はノイズ除去されている状態とみなされ、入力信号の絶対値のビットシフトを行わない。一方、整数値“1”の場合はノイズ除去されていない状態とみなされ、入力信号の絶対値に対してビットシフト回路11でビットシフトを行う。本実施の形態では、ゲイン発生器5の出力は“1”か“0”かの整数値であるため、第1、第2の実施の形態のように判別回路を用いる必要がなく、1ビット情報で切換回路10の切換を行うことができる。例えば、ゲイン発生器5の整数値の出力値をそのままフラグにすることにより、切換回路10の条件文を構成できる。
【0075】
上記のようにゲイン発生器5の出力値により、ノイズ除去状態にあるかないかが判別され、ビットシフト処理され、入力信号の絶対値が変わり、ヒステリシス特性が得られる。それぞれの場合分けでゲイン発生器5から出力されたゲイン値は、エンベロープ発生器6により、時間軸上で波形のエンベロープが生成される。エンベロープ発生器6の出力が入力信号と乗算器12によって乗算され、ノイズ除去入出力特性を持った出力信号を得ることができる。
【0076】
本発明の第4の実施の形態によれば、第2の実施の形態の効果に加え、整数値であるゲイン発生器5の出力値をビットシフトの切換回路10の判別に用いているため、DSPにおける切換回路の条件文の記述を短いステップ数で構成することができる。例えば、ゲイン発生器の出力値は整数値の1か0だけなので、これを1ビット情報とし、そのままフラグとして使用すれば、DSP上の余計なメモリを使用する必要はない。
【0077】
【発明の効果】
以上のように本発明によれば、入力信号の絶対値を所定のノイズ除去閾値と比較し、その比較結果に応じて発生させたゲイン値に従ってエンベロープを発生させ、そのエンベロープを1サンプリング遅延した値の大きさの判定結果に応じて、ノイズ除去閾値をビットシフトするかしないか、あるいは入力信号の絶対値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定するように構成したので、ノイズ除去閾値あるいは入力信号の絶対値をビットシフト処理するだけでノイズ除去閾値にヒステリシス特性を持たせることができ、かつビットシフト量を変えるだけで、自由にヒステリシス幅を所定のステップで変化させることができるという効果が得られる。
【0078】
また、入力信号の絶対値を所定のノイズ除去閾値と比較し、その比較結果に応じて発生したゲイン値により、ノイズ除去閾値をビットシフトするかしないか、あるいは入力信号の絶対値をビットシフトするかしないかを決定し、ノイズ除去閾値を再設定するように構成したので、ノイズ除去閾値あるいは入力信号の絶対値をビットシフト処理するだけでノイズ除去閾値にヒステリシス特性を持たせることができ、かつビットシフト量を変えるだけで、自由にヒステリシス幅を所定のステップで変化させることができ、かつ1ビットの情報のみでビットシフトの条件を容易に構成できるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のノイズ除去装置の構成を示すブロック図、
【図2】本発明の第2の実施の形態のノイズ除去装置の構成を示すブロック図、
【図3】本発明の第3の実施の形態のノイズ除去装置の構成を示すブロック図、
【図4】本発明の第4の実施の形態のノイズ除去装置の構成を示すブロック図、
【図5】エンベロープ発生器の具体的構成例を示すブロック図、
【図6】従来のノイズ除去装置の構成例を示すブロック図、
【図7】従来のノイズ除去装置の別の構成例を示すブロック図、
【図8】図6のノイズ除去装置の入出力特性図、
【図9】図7のノイズ除去装置の入出力特性図である。
【符号の説明】
1 入力端子
2 出力端子
3 絶対値回路
4 比較回路
5 ゲイン発生器
6 エンベロープ発生器
7 ノイズ除去閾値
8 高域用ノイズ除去閾値
9 低域用ノイズ除去閾値
10 切替え回路
11 ビットシフト回路
12 乗算器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a noise removing apparatus and a noise removing method for removing noise in a digital signal such as a digital audio signal.
[0002]
[Prior art]
FIG. 6 is a block diagram showing an example of a conventional typical noise removal apparatus. In the noise elimination apparatus shown in this figure, the
[0003]
Hereinafter, the operation of the noise removing apparatus shown in FIG. 6 will be described.
[0004]
When a digital signal such as a digital audio signal is input from the
[0005]
However, in the conventional noise removal apparatus shown in FIG. 6, when there is an input signal at a level near the noise removal threshold, ON / OFF of noise removal is frequently repeated, so that a stable noise removal effect cannot be obtained. There was a problem.
[0006]
Therefore, a noise removal apparatus as shown in FIG. 7 is generally considered in which a hysteresis is given to the noise removal threshold so that ON / OFF of noise removal near the noise removal threshold is not repeated. This noise removal apparatus has two noise removal threshold values, a high-frequency noise removal threshold value 8 and a low-frequency noise removal threshold value 9. The two noise removal threshold values are selected by the
[0007]
Hereinafter, the operation of the noise removal apparatus shown in FIG. 7 will be described.
[0008]
When a digital signal such as a digital audio signal is input from the
[0009]
[Problems to be solved by the invention]
As described above, in the conventional apparatus having the simple structure shown in FIG. 6, the noise removal ON / OFF is repeated for the input signal at the level near the noise removal threshold, and the noise removal of the digital audio signal is performed. In the case of use, the noise sound is unnaturally interrupted and the noise removal is not stable.
[0010]
Further, in the conventional device of FIG. 7 improved from FIG. 6, the unnatural interruption phenomenon near the noise removal threshold is improved by providing the noise removal threshold with a hysteresis characteristic. However, it is necessary to prepare high-frequency and low-frequency noise removal thresholds in a memory such as a DSP (Digital Signal Processor) in advance, and the result of comparison with the absolute value of the input signal indicates that the memory on the DSP It is necessary to switch between two noise removal thresholds. For this reason, when the noise removal device is configured by a DSP, the conventional device of FIG. 7 has an advantage that it can have hysteresis characteristics as compared with the conventional device of FIG. 6, but loads two memories on the DSP. Processing and storage processing are required, and the number of processing steps of the DSP increases, and there is a problem that the memory on the DSP is used twice as much. In addition, when adjusting the hysteresis width in the hysteresis characteristic, it is necessary to reset two noise removal threshold values, and there is a problem that the configuration is complicated.
[0011]
The present invention solves the above-described conventional problems, and provides a noise removal apparatus and method that can provide hysteresis in input / output characteristics with a small number of processing steps and a small amount of memory, and that can freely set the hysteresis width. With the goal.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, the present invention compares an absolute value of an input signal with a predetermined noise removal threshold value, generates an envelope according to a gain value generated according to the comparison result, and calculates the envelope and the input signal. In the noise removal apparatus and the noise removal method for multiplication, the noise removal threshold value is bit-shifted or the absolute value of the input signal is bit-shifted according to the determination result of the magnitude of the delayed envelope value. Whether or not to do so is determined, and the noise removal threshold is reset. With this configuration, the noise removal threshold or the absolute value of the input signal can be subjected to bit shift processing to give hysteresis characteristics to the noise removal threshold, and the hysteresis width can be freely changed by simply changing the bit shift amount. Can be changed in predetermined steps.
[0013]
A noise removal device configured to compare an absolute value of an input signal with a predetermined noise removal threshold, generate an envelope according to a gain value generated according to the comparison result, and multiply the envelope and the input signal; In the noise removal method, it is configured to determine whether the noise removal threshold is bit-shifted or whether the absolute value of the input signal is bit-shifted based on the gain value, and to reset the noise removal threshold. With this configuration, the noise removal threshold or the absolute value of the input signal can be subjected to bit shift processing to give hysteresis characteristics to the noise removal threshold, and the hysteresis width can be freely changed by simply changing the bit shift amount. Can be changed in a predetermined step, and the bit shift condition can be easily configured with only 1-bit information.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The invention described in
[0015]
The invention according to
[0016]
According to a third aspect of the present invention, there is provided an absolute value conversion means for converting an input signal into an absolute value, a bit shift means for bit-shifting the output of the absolute value conversion means, and noise removal for setting a noise removal threshold value. A threshold value setting means; an envelope generating means for generating an envelope of a gain value; a determining means for determining a magnitude of a delayed output gain value of the envelope generating means; and according to an output of the determining means, The gain value is generated by the switching means for selecting the output of the absolute value conversion means or the output of the bit shift means, the comparison means for comparing the output of the switching means and the noise removal threshold, and the output of the comparison means. Gain generating means to be supplied to the envelope generating means, and multiplying means for multiplying the output gain value of the envelope generating means by the input signal; And a noise removal device that determines whether or not to bit-shift the input signal subjected to absolute value conversion according to the result of determining the magnitude of the delayed gain value, and relatively resets the noise removal threshold. There is a noise removal threshold having a hysteresis width determined by the bit shift amount of the absolute value of the input signal, and has an effect of removing only unnecessary noise in the input signal.
[0017]
According to a fourth aspect of the present invention, an absolute value conversion procedure for converting an input signal into an absolute value, an envelope generation procedure for generating an envelope of a gain value, and a gain value generated by the envelope generation procedure are delayed. A determination procedure for determining the magnitude of the value, a switching procedure for selecting the input signal that has undergone absolute value conversion or a bit-shifted value of the input signal according to the result of the determination procedure, and a selection procedure selected by the switching procedure. A comparison procedure for comparing a value with a value obtained by the absolute value conversion procedure, a gain generation procedure for generating the gain value according to the result of the comparison procedure, and giving to the envelope generation procedure, and a generation by the envelope generation procedure A multiplication procedure for multiplying the input gain value by the input gain value, and the input signal subjected to absolute value conversion according to the result of determining the magnitude of the delayed gain value. Is a noise removal method that determines whether or not to bit shift the signal and relatively resets the noise removal threshold, and is a noise removal threshold that has a hysteresis width determined by the bit shift amount of the absolute value of the input signal. It has the effect of removing only unnecessary noise.
[0018]
According to a fifth aspect of the present invention, an absolute value converting means for converting an input signal into an absolute value, a noise removal threshold value setting means for setting a noise removal threshold value, and a noise set by the noise removal threshold value setting means. Bit shift means for bit-shifting the removal threshold, gain generation means for generating a gain value, and switching for selecting the output of the noise removal threshold setting means or the output of the bit shift means according to the output of the gain generation means Means for comparing the output of the switching means with the output of the absolute value converting means, and providing the comparison result to the gain generating means, envelope generating means for generating an envelope of the gain value, and the envelope Multiplication means for multiplying the output of the generation means and the input signal, and noise according to the gain value output by the gain generation means This is a noise removal device that decides whether or not to shift the last threshold bit, and resets the noise removal threshold. The noise removal threshold has a hysteresis width determined by the bit shift amount of the noise removal threshold. It has the effect of removing unnecessary noise.
[0019]
According to a sixth aspect of the present invention, an absolute value conversion procedure for converting an input signal into an absolute value, a noise removal threshold value setting procedure for setting a noise removal threshold value, a gain generation procedure for generating a gain value, A switching procedure for selecting the set noise removal threshold or a noise removal threshold obtained by bit shifting the noise removal threshold according to the result of the gain generation procedure, the noise removal threshold selected in the switching procedure, and the absolute value conversion procedure Are compared with each other, and a comparison procedure for giving the comparison result to the gain generation procedure, an envelope generation procedure for generating an envelope of the gain value, and an output of the envelope generation procedure and the input signal are multiplied. A multiplication procedure, and determines whether or not to bit shift the noise removal threshold according to the gain value generated in the gain generation procedure. A noise removal method for resetting the removal threshold, the noise removal threshold having hysteresis width determined by the bit shift amount of the noise removal threshold has the effect of removing unwanted noise in the input signal.
[0020]
According to a seventh aspect of the present invention, there is provided an absolute value conversion means for converting an input signal into an absolute value, a bit shift means for bit-shifting the output of the absolute value conversion means, and noise removal for setting a noise removal threshold. A threshold setting means, a gain generation means for generating a gain value, a switching means for selecting an output of the absolute value conversion means or an output of the bit shift means according to the output of the gain generation means, and a switching means Comparing means for comparing the output with the output of the noise removal threshold value setting means and giving the comparison result to the gain generating means, envelope generating means for generating an envelope of the gain value, and output and input of the envelope generating means Multiplying means for multiplying the signal by means of a bit shifter for converting the absolute value-converted input signal in accordance with the gain value output from the gain generating means. This is a noise removal device that determines whether or not to perform the operation and relatively resets the noise removal threshold, and is a noise removal threshold having a hysteresis width determined by the bit shift amount of the absolute value of the input signal. It has the effect of removing necessary noise.
[0021]
According to an eighth aspect of the present invention, an absolute value conversion procedure for converting an input signal into an absolute value, a noise removal threshold setting procedure for setting a noise removal threshold, a gain generation procedure for generating a gain value, A switching procedure for selecting the absolute value converted input signal or a value obtained by bit shifting the input signal according to the output of the gain generation procedure, the value selected in the switching procedure, and the value obtained in the absolute value conversion procedure A comparison procedure for generating a gain value based on a result of the comparison procedure, a gain generation procedure to be given to the envelope generation procedure, and a multiplication for multiplying the gain value generated in the envelope generation procedure by an input signal And determines whether or not to shift the input signal that has been converted to an absolute value according to the gain value generated in the gain generation procedure, and relatively removes noise. A noise removal method for resetting the value, an effect that an absolute value noise removal threshold having hysteresis width determined by the bit shift amount of, remove unwanted noise in the input signal of the input signal.
[0022]
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
[0023]
(First embodiment)
In the first embodiment of the present invention, the presence or absence of the noise removal state is determined by determining the magnitude of the gain value obtained by delaying the output of the envelope generator by one sampling. Then, it is determined whether or not the noise removal threshold is bit-shifted according to the determination result, and the noise removal threshold is reset, so that a hysteresis width determined by the bit shift amount of the noise removal threshold is provided.
[0024]
FIG. 1 is a block diagram showing the configuration of the noise removing apparatus according to the first embodiment of the present invention.
[0025]
In FIG. 1, the
[0026]
The
[0027]
Next, the operation of the noise removal apparatus configured as described above will be described. Here, in the above embodiment, as an example, a description will be given assuming a model in digital signal processing such as a DSP.
[0028]
A digital signal such as a digital audio signal input from the
[0029]
Based on the determination result of the
[0030]
The noise removal threshold subjected to the bit shift processing is compared with the absolute value of the input signal by the comparison circuit 4. If the absolute value of the input signal is larger, the input signal level is regarded as not a noise level, and an integer value “1” that is a gain value is output from the
[0031]
As for the gain value output from the
[0032]
The output of the 1
[0033]
As described above, since the bit processing of the
[0034]
The logic related to bit shift is summarized as follows (1) and (2).
(1) When the output value of the
The bit shift of the
[0035]
(2) When the output value delayed by one sampling of the
A right n-bit shift of the
[0036]
However, n = 1, 2,..., And 1-bit shift corresponds to a hysteresis width of 6 dB. The right bit shift indicates a bit shift to LSB (least significant bit). That is, a right 1-bit shift indicates a 6 dB reduction.
[0037]
It can also be realized by the inverse logic of the following (1) and (2).
[0038]
(1) When the output value of the
The left n-bit shift of the noise removal threshold is performed.
[0039]
However, n = 1, 2,..., And 1-bit shift corresponds to a hysteresis width of 6 dB. The left bit shift indicates a bit shift to MSB (most significant bit). That is, a left 1-bit shift indicates an increase of 6 dB.
[0040]
(2) When the output value delayed by one sampling of the
The bit shift of the
[0041]
As described above, according to the first embodiment of the present invention, in order to provide the input / output level of the noise removal device with hysteresis characteristics, the presence / absence of the noise removal state is determined from the output level of the
[0042]
(Second Embodiment)
In the second embodiment of the present invention, the presence or absence of the noise removal state is determined by determining the magnitude of the gain value obtained by delaying the output of the envelope generator by one sampling. The hysteresis width determined by the bit shift amount of the absolute value of the input signal is determined by determining whether or not the absolute value of the input signal is bit-shifted according to the determination result and relatively resetting the noise removal threshold. It comprised so that it might have.
[0043]
FIG. 2 is a block diagram showing the configuration of the noise removing apparatus according to the second embodiment of the present invention. In this figure, the same or equivalent parts as those in FIG. 1 are denoted by the same reference numerals as those used in FIG. 1, and only matters that are the features of the present embodiment will be described.
[0044]
In FIG. 2, the comparison circuit 4 compares the noise
[0045]
The
[0046]
Next, the operation of the second embodiment will be described. Here, as in the first embodiment, description will be made assuming a model in digital signal processing such as a DSP as an example.
[0047]
A digital signal such as a digital audio signal input from the
[0048]
Based on the determination result of the
[0049]
The output of the
[0050]
As for the gain value output from the
[0051]
As described above, since the absolute value of the input signal is bit-processed by the output value of the
[0052]
The logic related to bit shift is summarized as follows (1) and (2).
(1) When the output value of the
The absolute value of the input signal is not bit-shifted.
[0053]
(2) When the output value delayed by one sampling of the
The left n-bit shift of the absolute value of the input signal is performed.
[0054]
However, n = 1, 2,..., And 1-bit shift corresponds to a hysteresis width of 6 dB. The left bit shift indicates a bit shift to MSB (most significant bit). That is, a left 1-bit shift indicates an increase of 6 dB.
[0055]
It can also be realized by the following inverse logic.
(1) When the output value of the
Shifts the absolute value of the input signal to the right n bits.
[0056]
However, n = 1, 2,..., And 1-bit shift corresponds to a hysteresis width of 6 dB. The right bit shift indicates a bit shift to LSB (least significant bit). That is, a right 1-bit shift indicates a 6 dB reduction.
[0057]
(2) When the output value delayed by one sampling of the
The absolute value of the input signal is not bit-shifted.
[0058]
As described above, according to the first embodiment of the present invention, in order to provide the input / output level of the noise removal device with hysteresis characteristics, the presence / absence of the noise removal state is determined from the output level of the
[0059]
(Third embodiment)
In the third embodiment of the present invention, the presence / absence of the noise removal state is determined based on the magnitude of the gain value, whether or not the noise removal threshold is bit-shifted is determined according to the determination result, and the noise removal threshold is set. By setting again, it was configured to have a hysteresis width determined by the bit shift amount of the noise removal threshold.
[0060]
FIG. 3 is a block diagram showing the configuration of the noise removing apparatus according to the third embodiment of the present invention. In this figure, the same or equivalent parts as those in FIG. 1 are denoted by the same reference numerals as those used in FIG. 1, and only matters that are the features of the present embodiment will be described.
[0061]
In FIG. 3, the comparison circuit 4 compares the output of the
[0062]
Next, the operation of the third embodiment will be described. Here, a description will be given assuming a digital signal processing model such as a DSP.
[0063]
A digital signal such as a digital audio signal input from the
[0064]
Thus, “1” or “0” is output from the
[0065]
In this embodiment, since the output of the
[0066]
As described above, based on the output value of the
[0067]
According to the third embodiment of the present invention, in addition to the effect of the first embodiment, the output value of the
[0068]
(Fourth embodiment)
In the fourth embodiment of the present invention, the presence / absence of the noise removal state is determined based on the magnitude of the gain value, and whether or not the absolute value of the input signal is bit-shifted according to the determination result is determined. By re-setting the noise removal threshold, the hysteresis width determined by the bit shift amount of the absolute value of the input signal is configured.
[0069]
FIG. 4 is a block diagram showing the configuration of the noise removing apparatus according to the fourth embodiment of the present invention. In this figure, the same or equivalent parts as those in FIG. 2 are denoted by the same reference numerals as those used in FIG. 2, and only matters that are characteristic of this embodiment will be described.
[0070]
In FIG. 4, the comparison circuit 4 compares the
[0071]
Next, the operation of the fourth embodiment will be described. In the above third embodiment, as an example, a description will be given assuming a digital signal processing model such as a DSP.
[0072]
A digital signal such as a digital audio signal input from the
[0073]
Thus, “1” or “0” is output from the
[0074]
Thus, “1” or “0” is output from the
[0075]
As described above, based on the output value of the
[0076]
According to the fourth embodiment of the present invention, in addition to the effect of the second embodiment, the output value of the
[0077]
【The invention's effect】
As described above, according to the present invention, an absolute value of an input signal is compared with a predetermined noise removal threshold, an envelope is generated according to a gain value generated according to the comparison result, and the envelope is delayed by one sampling. The noise removal threshold is determined to be bit-shifted or not to be bit-shifted according to the determination result of the size of the input signal, and the noise removal threshold is reset. The noise removal threshold or the absolute value of the input signal can be subjected to bit shift processing to give the noise removal threshold hysteresis characteristics, and the hysteresis width can be freely changed in a predetermined step simply by changing the bit shift amount. The effect that it can be obtained.
[0078]
Also, the absolute value of the input signal is compared with a predetermined noise removal threshold value, and the noise removal threshold value is bit-shifted or the absolute value of the input signal is bit-shifted according to the gain value generated according to the comparison result. Since it is configured to determine whether or not to reset the noise removal threshold value, the noise removal threshold value or the absolute value of the input signal can be given a hysteresis characteristic only by performing bit shift processing, and Only by changing the bit shift amount, the hysteresis width can be freely changed in a predetermined step, and the bit shift condition can be easily configured only by 1-bit information.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a noise removal device according to a first embodiment of the present invention;
FIG. 2 is a block diagram showing a configuration of a noise removing device according to a second embodiment of the present invention;
FIG. 3 is a block diagram showing a configuration of a noise removing device according to a third embodiment of the present invention;
FIG. 4 is a block diagram showing a configuration of a noise removing device according to a fourth embodiment of the present invention;
FIG. 5 is a block diagram showing a specific configuration example of an envelope generator;
FIG. 6 is a block diagram illustrating a configuration example of a conventional noise removal device;
FIG. 7 is a block diagram showing another configuration example of a conventional noise removing device;
8 is an input / output characteristic diagram of the noise removal device of FIG.
9 is an input / output characteristic diagram of the noise removal device of FIG. 7;
[Explanation of symbols]
1 Input terminal
2 Output terminal
3 Absolute value circuit
4 Comparison circuit
5 Gain generator
6 Envelope generator
7 Noise removal threshold
8 Noise removal threshold for high frequencies
9 Noise reduction threshold for low frequencies
10 Switching circuit
11-bit shift circuit
12 multiplier
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01238799A JP4164183B2 (en) | 1999-01-20 | 1999-01-20 | Noise removing apparatus and noise removing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01238799A JP4164183B2 (en) | 1999-01-20 | 1999-01-20 | Noise removing apparatus and noise removing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000216692A JP2000216692A (en) | 2000-08-04 |
JP4164183B2 true JP4164183B2 (en) | 2008-10-08 |
Family
ID=11803871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01238799A Expired - Fee Related JP4164183B2 (en) | 1999-01-20 | 1999-01-20 | Noise removing apparatus and noise removing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4164183B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100020985A1 (en) * | 2008-07-24 | 2010-01-28 | Qualcomm Incorporated | Method and apparatus for reducing audio artifacts |
-
1999
- 1999-01-20 JP JP01238799A patent/JP4164183B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000216692A (en) | 2000-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6353404B1 (en) | D/A conversion apparatus and D/A conversion method | |
US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
US5936870A (en) | Arithmetic operating device for digital signal processing and method therefor | |
US20060177074A1 (en) | Early reflection reproduction apparatus and method of sound field effect reproduction | |
JP3194135B2 (en) | Digital audio processor | |
US7439440B2 (en) | Audio player using sigma-delta pulse-width modulation | |
US4928569A (en) | Envelope shape generator for tone signal control | |
JP4164183B2 (en) | Noise removing apparatus and noise removing method | |
US5459683A (en) | Apparatus for calculating the square root of the sum of two squares | |
JP4256631B2 (en) | Auto gain control device | |
JP3453570B2 (en) | Digital data addition circuit | |
JP2004021224A (en) | Method, system and computer program for digital voice processing | |
US5801974A (en) | Calculation method and circuit for obtaining a logarithmic approximation value | |
JP2000091923A (en) | Information processing unit and information processing method | |
US5307417A (en) | Sound system with howling-prevention function | |
JP4901416B2 (en) | Digital filter device | |
US5245126A (en) | Waveform generation system with reduced memory requirement, for use in an electronic musical instrument | |
JP4354038B2 (en) | Digital signal level control device and control method | |
JP2002299975A (en) | Digital agc device | |
JP3586037B2 (en) | Expander device | |
JP2603071B2 (en) | Envelope control device | |
CN114203195A (en) | Noise remodeling type digital automatic gain control system and method | |
EP0665661A2 (en) | Digital signal processing apparatus and method and dither signal generating apparatus | |
JPH07183814A (en) | A/d converter | |
JP2797467B2 (en) | Quantizer and inverse quantizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |