JP4163156B2

JP4163156B2 - Display device

Info

Publication number: JP4163156B2
Application number: JP2004218591A
Authority: JP
Inventors: 宏勇張; 真之坂倉
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-07-27
Filing date: 2004-07-27
Publication date: 2008-10-08
Anticipated expiration: 2017-07-01
Also published as: JP2005045273A

Description

本発明は、画素マトリクスと、周辺駆動回路を同一基板上に設けたアクティブマトリクス型の表示装置およびその製造方法に関するものである。 The present invention relates to an active matrix display device in which a pixel matrix and a peripheral drive circuit are provided on the same substrate, and a method for manufacturing the same.

近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴする技術が鋭意研究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等の駆動回路を作製することが可能になり、画素部と、画素部を駆動する周辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネルが実用化に至っている。そのため、液晶パネルが低コスト化、小型化、軽量化され、パーソナルコンピュータ、携帯電話、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表示部に用いられている。 In recent years, a technique for performing TFT using polycrystalline silicon called polysilicon TFT has been intensively studied. As a result, it is possible to fabricate a drive circuit such as a shift register circuit by using a polysilicon TFT, and an active matrix type liquid crystal in which a pixel portion and a peripheral drive circuit for driving the pixel portion are integrated on the same substrate. Panels have come into practical use. Therefore, liquid crystal panels are reduced in cost, size, and weight, and are used in various information devices such as personal computers, mobile phones, video cameras and digital cameras, and display portions of mobile devices.

また近年、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報処理端末装置が実用化されており、その表示部にはアクティブマトリクス型液晶パネルが用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナーやデジタルカメラ等の周辺機器が必要である。そのため、情報処理端末装置の携帯性が損なわれてしまっている。また、使用者に周辺機器を購入するための経済的な負担をかけてしまっている。 In recent years, a pocket-sized small portable information processing terminal device that is more portable than a notebook personal computer and is inexpensive has been put into practical use, and an active matrix liquid crystal panel is used for its display unit. Such information processing terminal devices can input data from the display unit by a touch pen method, but peripheral devices such as scanners and digital cameras are used to input text / graphics information and video information on paper. is necessary. For this reason, the portability of the information processing terminal device has been impaired. In addition, it places an economic burden on the user to purchase peripheral devices.

また、アクティブマトリクス型表示装置は、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の表示部にも用いられている。これらシステムや端末では、対話者や使用者の映像を撮影するカメラを備えているが、表示部とカメラ部は個別に製造されてモジュール化されている。 Active matrix display devices are also used in display units of TV conference systems, TV phones, Internet terminals, and the like. These systems and terminals are provided with a camera that captures images of a conversation person or user, but the display unit and the camera unit are individually manufactured and modularized.

本発明の目的は、上述した問題点を解消し、画素マトリクス、周辺駆動回路が形成される基板上に、イメージセンサを設けることにより、撮像機能と表示機能とを兼ね備えたインテリジェント化された表示装置を提供することにある。 An object of the present invention is to provide an intelligent display device that has both an imaging function and a display function by solving the above-described problems and providing an image sensor on a substrate on which a pixel matrix and a peripheral drive circuit are formed. Is to provide.

更に本発明の目的は、イメージセンサ又は／および太陽電池を画素マトリクス、周辺駆動回路と構造・製造プロセスに整合性のあるものとすることにより、インテリジェント化された表示装置を安価に作製することにある。 It is a further object of the present invention to produce an intelligent display device at low cost by making the image sensor or / and the solar cell consistent with the pixel matrix, peripheral drive circuit and structure / manufacturing process. is there.

上述した課題を解決するために、本発明のアクティブマトリクス型表示装置の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続された第１のアクティブ素子を有する画素マトリクスと、前記第１のアクティブ素子駆動する周辺駆動回路とが同一基板上に設けられたアクティブマトリクス型表示装置において、
前記基板上には、光電変換素子と、前記光電変換素子に接続された第２のアクティブ素子とを有する受光部と、前記第２のアクティブ素子を駆動する駆動回路とを有するイメージセンサが設けられ、
前記光電変換素子は、第１の電極と、第１の電極上に形成された光電変換層と、前記光電変換層上に形成された第２の電極とを有し、前記第１の電極および前記第２の電極は、前記画素マトリクスに形成された導電膜と同じ出発膜でなることを特徴とする。 In order to solve the above-described problem, an active matrix display device according to the present invention includes a pixel electrode arranged in a matrix, a pixel matrix having a first active element connected to the pixel electrode, In an active matrix display device in which a peripheral drive circuit for driving a first active element is provided on the same substrate,
An image sensor including a photoelectric conversion element, a light receiving unit having a second active element connected to the photoelectric conversion element, and a drive circuit for driving the second active element is provided on the substrate. ,
The photoelectric conversion element includes a first electrode, a photoelectric conversion layer formed on the first electrode, and a second electrode formed on the photoelectric conversion layer, the first electrode and The second electrode is made of the same starting film as the conductive film formed in the pixel matrix.

更に、本発明のアクティブマトリクス型表示装置の他の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続された第１のアクティブ素子を有する画素マトリクスと、前記第１のアクティブ素子を駆動する周辺駆動回路とが同一基板上に設けられたアクティブマトリクス型表示装置において、
前記基板上には光起電力装置が設けられ、
前記光起電力装置は、第１の電極と、第１の電極上に形成された光電変換層と、前記光電変換層上に形成された第２の電極とを有し、前記第１の電極および前記第２の電極は、前記画素マトリクスに形成された導電膜と同じ出発膜でなることを特徴とするアクティブマトリクス型表示装置。 Furthermore, another configuration of the active matrix display device according to the present invention includes pixel electrodes arranged in a matrix, a pixel matrix having first active elements connected to the pixel electrodes, and the first active elements. In an active matrix display device provided with a peripheral drive circuit for driving the same on the same substrate,
A photovoltaic device is provided on the substrate,
The photovoltaic device includes a first electrode, a photoelectric conversion layer formed on the first electrode, and a second electrode formed on the photoelectric conversion layer, and the first electrode And the second electrode is made of the same starting film as the conductive film formed in the pixel matrix.

更に、本発明のアクティブマトリクス型表示装置の他の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続されたアクティブ素子を有する画素マトリクスと、前記画素マトリクスを駆動する周辺駆動回路とが同一基板上に設けられたアクティブマトリクス型表示装置であって、
前記基板上には、光電変換素子と、前記光電変換素子に接続された第２のアクティブ素子とを有する受光部と、前記第２のアクティブ素子を駆動する駆動回路とを有するイメージセンサが設けられ、
前記画素マトリクスは、
前記基板上に形成された第１のアクティブ素子と、
前記第１のアクティブ素子を覆う第１の絶縁膜と、
前記第１の絶縁膜上に形成された遮光膜と、
前記遮光膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記第１、第２の絶縁膜に設けられたコンタクトホールを介して前記第１のアクティブ素子に電気的に接続された画素電極とを有し、
前記受光部は、
前記基板上に形成された第２のアクティブ素子と、
前記第２のアクティブ素子を覆う前記第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記遮光膜と同じ出発膜でなる下側電極と、前記下側電極上に形成された光電変換層と、
前記光電変換層上に形成され、前記画素電極と同じ出発膜でなる透明電極とを有することを特徴とする。 Furthermore, another configuration of the active matrix display device of the present invention includes pixel electrodes arranged in a matrix, a pixel matrix having active elements connected to the pixel electrodes, and a peripheral drive circuit for driving the pixel matrix. Is an active matrix display device provided on the same substrate,
An image sensor including a photoelectric conversion element, a light receiving unit having a second active element connected to the photoelectric conversion element, and a drive circuit for driving the second active element is provided on the substrate. ,
The pixel matrix is
A first active element formed on the substrate;
A first insulating film covering the first active element;
A light shielding film formed on the first insulating film;
A second insulating film formed on the light shielding film;
A pixel electrode formed on the second insulating film and electrically connected to the first active element through a contact hole provided in the first and second insulating films;
The light receiving unit is
A second active element formed on the substrate;
The first insulating film covering the second active element;
A lower electrode formed on the first insulating film and made of the same starting film as the light-shielding film; a photoelectric conversion layer formed on the lower electrode;
It has a transparent electrode formed on the photoelectric conversion layer and made of the same starting film as the pixel electrode.

更に、本発明に係るアクティブマトリクス型表示装置の作製方法の構成は、マトリクス状に配置された画素電極と、前記画素電極に接続された第１のアクティブ素子を有する画素マトリクスと、
前記第１のアクティブ素子を駆動する周辺駆動回路と、
光電変換素子と、前記光電変換素子に接続された第２のアクティブ素子とを有する受光部と、前記第２のアクティブ素子を駆動する駆動回路とでなるイメージセンサと、が同一基板上に設けられたアクティブマトリクス型表示装置の製造方法であって、
前記基板上に、前記第１のアクティブ素子、前記第２のアクティブ素子、前記周辺駆動回路、および前記駆動回路とを作製する第１の工程と、
前記第１のアクティブ素子と前記第２のアクティブ素子とを少なくとも覆う第１の絶縁膜を形成する第２の工程と、
前記第１の絶縁膜上に導電膜を形成する第３の工程と、
前記導電膜をパターニングして、前記第１のアクティブ素子を遮光するための遮光膜と、前記第２のアクティブ素子に接続された下部電極とを形成する第４の工程と、
前記下部電極上に光電変換層を形成する第５の工程と、
前記遮光膜上に第２の絶縁膜を形成する第６の工程と、
前記光電変換層と、前記第２の絶縁膜とを少なくとも覆う透明導電膜を形成する第７の工程と、
前記透明導電膜をパターニングして、前記第１のアクティブ素子に接続された画素電極と、前記光電変換層に接する透明電極とを形成する第８の工程と、
を有することを特徴とする。 Furthermore, the structure of the manufacturing method of the active matrix display device according to the present invention includes pixel electrodes arranged in a matrix, a pixel matrix having first active elements connected to the pixel electrodes,
A peripheral driving circuit for driving the first active element;
An image sensor including a photoelectric conversion element, a light receiving unit having a second active element connected to the photoelectric conversion element, and a drive circuit for driving the second active element is provided on the same substrate. A manufacturing method of an active matrix display device,
A first step of fabricating the first active element, the second active element, the peripheral drive circuit, and the drive circuit on the substrate;
A second step of forming a first insulating film covering at least the first active element and the second active element;
A third step of forming a conductive film on the first insulating film;
A fourth step of patterning the conductive film to form a light-shielding film for shielding the first active element and a lower electrode connected to the second active element;
A fifth step of forming a photoelectric conversion layer on the lower electrode;
A sixth step of forming a second insulating film on the light shielding film;
A seventh step of forming a transparent conductive film covering at least the photoelectric conversion layer and the second insulating film;
Patterning the transparent conductive film to form a pixel electrode connected to the first active element and a transparent electrode in contact with the photoelectric conversion layer;
It is characterized by having.

本発明では、イメージセンサあるいは光起電力装置を、画素マトリクスおよび周辺駆動回路と同一基板上に設けたため、表示機能と撮像機能を兼ね備えた表示装置を小型化、軽量化することができる。 In the present invention, since the image sensor or the photovoltaic device is provided on the same substrate as the pixel matrix and the peripheral drive circuit, a display device having both a display function and an imaging function can be reduced in size and weight.

また、本発明において、イメージセンサ、あるいは光起電力装置を作製するには、従来のアクティブマトリクス型表示装置の製造方法、製造装置を運用できるため、新たな設備投資が不要であるため、製造コストを抑えることができる。よって、多機能の表示装置を安価に提供することができる。 In addition, in the present invention, in order to manufacture an image sensor or a photovoltaic device, since a conventional method and apparatus for manufacturing an active matrix display device can be operated, no new capital investment is required. Can be suppressed. Therefore, a multifunction display device can be provided at low cost.

図１、図２を用いて、本実施形態の密着型のイメージセンサを一体的に設けた周辺回路一体型のアクティブマトリクス型表示装置を説明する。図１は本実施形態の素子基板１０の正面図であり、図２は素子基板１０の概略の断面構成図である。 A peripheral circuit integrated active matrix display device in which the contact type image sensor of this embodiment is integrally provided will be described with reference to FIGS. FIG. 1 is a front view of an element substrate 10 of the present embodiment, and FIG. 2 is a schematic cross-sectional configuration diagram of the element substrate 10.

図１に示すように、マトリクス状に配置された画素電極と、前記画素電極に接続されたアクティブ素子を有する画素マトリクス２１と、画素マトリクス２１を駆動する周辺駆動回路２３とが同一基板上に設けられている。さらに、素子基板１０上には、光電変換素子と、光電変換素子に接続された第２のアクティブ素子とを有する受光部３１と、受光部３１を駆動する駆動回路３２とでなるイメージセンサ３３が設けられている。 As shown in FIG. 1, pixel electrodes arranged in a matrix, a pixel matrix 21 having active elements connected to the pixel electrodes, and a peripheral drive circuit 23 for driving the pixel matrix 21 are provided on the same substrate. It has been. Furthermore, on the element substrate 10, an image sensor 33 including a light receiving unit 31 having a photoelectric conversion element and a second active element connected to the photoelectric conversion element, and a drive circuit 32 for driving the light receiving unit 31. Is provided.

そして、図２に示すように、画素マトリクス２１は、基板１００上に形成された第１のアクティブ素子２００と、第１のアクティブ素子２００を覆う第１の絶縁膜１４０と、第１の絶縁膜１４０上に形成された遮光膜２２１と、遮光膜２２１上に形成された第２の絶縁膜１５０と、第２の絶縁膜１５０上に形成され、第１のアクティブ素子２００に電気的に接続された画素電極２２３とでなる。 As shown in FIG. 2, the pixel matrix 21 includes a first active element 200 formed on the substrate 100, a first insulating film 140 covering the first active element 200, and a first insulating film. 140, a second insulating film 150 formed on the light shielding film 221, and a second insulating film 150, and electrically connected to the first active element 200. And the pixel electrode 223.

イメージセンサ３０の受光部３１は、基板１００上に形成された第２のアクティブ素子３００と、第２のアクティブ素子３００を覆う第１の絶縁膜１４０と、第１の絶縁膜１４０上に形成され、第２のアクティブ素子３００に接続された光電変換素子３２０を有し、変換素子３２０は、下側電極３２１、光電変換層３２２、透明電極３２３で構成される。 The light receiving unit 31 of the image sensor 30 is formed on the second active element 300 formed on the substrate 100, the first insulating film 140 covering the second active element 300, and the first insulating film 140. The photoelectric conversion element 320 connected to the second active element 300 includes a lower electrode 321, a photoelectric conversion layer 322, and a transparent electrode 323.

本発明において、画素マトリクス２１のアクティブ素子２００と受光部３１のアクティブ素子３００、駆動回路２２、３２に配置されるアクティブ素子４００はＴＦＴで構成可能である。 In the present invention, the active element 200 of the pixel matrix 21, the active element 300 of the light receiving unit 31, and the active element 400 disposed in the drive circuits 22 and 32 can be configured by TFTs.

これらのアクティブ素子２００、３００、４００は同一の作製工程を経て同時に完成される。そしてアクティブ素子２００、３００、４００を完成させた後、遮光膜２２１、画素電極２２３と、光電変換素子３２０とが作製される。変換素子３２０の下側電極３２１は遮光膜２２１と同じ出発膜でなり、遮光膜２２１と同時に形成される。透明電極３２３は画素電極２２３と同じ出発膜でなり、画素電極と同時に形成される。 These active elements 200, 300, and 400 are simultaneously completed through the same manufacturing process. After completing the active elements 200, 300, and 400, the light shielding film 221, the pixel electrode 223, and the photoelectric conversion element 320 are manufactured. The lower electrode 321 of the conversion element 320 is the same starting film as the light shielding film 221 and is formed simultaneously with the light shielding film 221. The transparent electrode 323 is the same starting film as the pixel electrode 223 and is formed simultaneously with the pixel electrode.

従って、本発明の素子基板１０の製造プロセスは、光電変換層３２２の作製工程以外、従来のアクティブマトリクス型表示装置の製造プロセスと同じである。よって、本発明アクティブマトリクス型表示装置は新たな設備投資をしないで製造することが可能である。その結果製造コストを安価におさえることができる。また、表示部とイメージセンサ部とを同一基板上に設けたため、小型化、軽量化することができる。 Therefore, the manufacturing process of the element substrate 10 of the present invention is the same as the manufacturing process of the conventional active matrix display device except for the manufacturing process of the photoelectric conversion layer 322. Therefore, the active matrix display device of the present invention can be manufactured without investing in new facilities. As a result, the manufacturing cost can be kept low. Further, since the display portion and the image sensor portion are provided on the same substrate, the size and weight can be reduced.

本実施例では、周辺回路一体型のアクティブマトリクス型表示装置において、素子基板に密着型のイメージセンサを一体的に設けた表示装置を説明する。 In this embodiment, a display device in which a contact image sensor is integrally provided on an element substrate in an active matrix display device integrated with a peripheral circuit will be described.

図１は、本実施例の素子基板１０の正面図である。図１に示すように素子基板１０には、表示部２０とリニアセンサ部３０、制御回路４０、引出端子部５０が設けられている。また、図２は素子基板１０の概略の断面構成を示す。本実施例では、素子基板１０に配置されるアクティブ素子をＴＦＴで作製する。 FIG. 1 is a front view of an element substrate 10 of the present embodiment. As shown in FIG. 1, the element substrate 10 is provided with a display unit 20, a linear sensor unit 30, a control circuit 40, and a lead terminal unit 50. FIG. 2 shows a schematic cross-sectional configuration of the element substrate 10. In this embodiment, the active element disposed on the element substrate 10 is manufactured using TFTs.

図１、図２に示すように、表示部２０はマトリクス状に配置された画素電極２２３と、画素電極２２３に接続された画素ＴＦＴ２００でなる画素マトリクス２１と、画素マトリクス２１配置された画素ＴＦＴ２００を駆動するための周辺駆動回路２２とが設けられており、素子基板１０は周辺回路一体型のアクティブマトリクス型の基板構造となっている。また、画素マトリクス２１には、画素ＴＦＴ２００を遮光するための遮光膜２２１が設けられている。 As shown in FIGS. 1 and 2, the display unit 20 includes pixel electrodes 223 arranged in a matrix, a pixel matrix 21 including pixel TFTs 200 connected to the pixel electrodes 223, and pixel TFTs 200 arranged in the pixel matrix 21. A peripheral drive circuit 22 for driving is provided, and the element substrate 10 has a peripheral circuit integrated active matrix substrate structure. The pixel matrix 21 is provided with a light shielding film 221 for shielding the pixel TFT 200 from light.

リニアセンサ部３０は、光電変換素子３２０と、光電変換素子３２０に接続された受光部ＴＦＴ３００が１列に配置された受光部３１と、受光部ＴＦＴ３００を駆動するための受光部駆動回路３２とで構成されている。 The linear sensor unit 30 includes a photoelectric conversion element 320, a light receiving unit 31 in which the light receiving unit TFTs 300 connected to the photoelectric conversion element 320 are arranged in one row, and a light receiving unit driving circuit 32 for driving the light receiving unit TFT 300. It is configured.

光電変換素子３２０は、受光部ＴＦＴ３００に接続された下側電極３２１と、下側電極３２１上に形成された光電変換層３２２と、光電変換層３２２上に形成された透明電極３２３でなる。 The photoelectric conversion element 320 includes a lower electrode 321 connected to the light receiving unit TFT 300, a photoelectric conversion layer 322 formed on the lower electrode 321, and a transparent electrode 323 formed on the photoelectric conversion layer 322.

制御回路４０は、表示部の周辺駆動回路２２と受光部駆動回路３２を制御するためのものである。周辺駆動回路２２、受光部駆動回路３２、制御回路４０には、シフトレジスタ等を構成するためのＣＭＯＳ−ＴＦＴ４００で構成される。 The control circuit 40 is for controlling the peripheral drive circuit 22 and the light receiving unit drive circuit 32 of the display unit. The peripheral drive circuit 22, the light receiving unit drive circuit 32, and the control circuit 40 are configured with a CMOS-TFT 400 for forming a shift register or the like.

また、引出端子部５０は、表示部２０および、リニアセンサ部３０の配線を外部配線と接続するための端子である。 The lead terminal unit 50 is a terminal for connecting the wiring of the display unit 20 and the linear sensor unit 30 to the external wiring.

本実施例のアクティブマトリクス表示装置は、リニアセンサ部３０で読みとった画像データを、素子基板１０外部の回路で処理することなく表示可能となっている。制御回路４０は受光部駆動回路３１にタイミング信号等の制御信号を出力する。この制御信号に従って受光部駆動回路３１は受光部ＴＦＴ３００をスイッチング動作させる。このスイッチング動作に伴って、光電変換素子３２０で発生した電荷が画像信号としてリニアセンサ部３０から制御回路４０に出力される。制御回路４０は、この画像信号を表示部で表示するため、周辺駆動回路２２の制御信号（ゲイト線駆動信号、データ線駆動信号）を作成する。この制御信号に従って、周辺駆動回路２２は画素マトリクス２１を駆動し、リニアセンサ部３０で読みとった画像データを表示させる。 The active matrix display device of the present embodiment can display image data read by the linear sensor unit 30 without being processed by a circuit outside the element substrate 10. The control circuit 40 outputs a control signal such as a timing signal to the light receiving unit driving circuit 31. In accordance with this control signal, the light receiving unit driving circuit 31 causes the light receiving unit TFT 300 to perform a switching operation. Along with this switching operation, the charge generated in the photoelectric conversion element 320 is output from the linear sensor unit 30 to the control circuit 40 as an image signal. The control circuit 40 generates control signals (gate line drive signal, data line drive signal) for the peripheral drive circuit 22 in order to display this image signal on the display unit. In accordance with this control signal, the peripheral drive circuit 22 drives the pixel matrix 21 and displays the image data read by the linear sensor unit 30.

次に、図３〜５を用いて、素子基板１０の作製方法を説明する。先ず、図３（Ａ）に示すように、透明基板１００全面に下地膜１１０を形成する。透明基板１００としてガラス基板や石英基板を用いることができる。下地膜１１０として、プラズマＣＶＤ法によって、酸化珪素膜を２００ｎｍの厚さに形成した。 Next, a method for manufacturing the element substrate 10 will be described with reference to FIGS. First, as shown in FIG. 3A, a base film 110 is formed on the entire surface of the transparent substrate 100. A glass substrate or a quartz substrate can be used as the transparent substrate 100. As the base film 110, a silicon oxide film having a thickness of 200 nm was formed by plasma CVD.

次に、プラズマＣＶＤ法によって非晶質珪素膜を５５ｎｍの厚さに成膜し、エキシマレーザ光を照射して、多結晶珪素膜６１を形成した。この結晶化工程は、特にＣＭＯＳ−ＴＦＴ４００の移動度を高くするのに重要な工程となる。なお、非晶質珪素膜の結晶化方法として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとの用いる方法等を用いることができる（図３（Ａ））。 Next, an amorphous silicon film was formed to a thickness of 55 nm by plasma CVD, and an excimer laser beam was irradiated to form a polycrystalline silicon film 61. This crystallization process is an important process particularly for increasing the mobility of the CMOS-TFT 400. Note that as a method for crystallizing an amorphous silicon film, a thermal crystallization method called SPC, an RTA method of irradiating infrared rays, a method using thermal crystallization and laser annealing, or the like can be used (FIG. 3A). ).

次に、多結晶珪素膜６１をパターニングして、ＴＦＴ２００、３００、４００のソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層３０１、２０１、４０１、４０２を形成する。次に、これら半導体層３０１、２０１、４０１、４０２を覆うゲイト絶縁膜１１０を形成する。ゲイト絶縁膜１１０はシラン（ＳｉＨ₄）とＮ₂Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０ｎｍの厚さに形成する。 Next, the polycrystalline silicon film 61 is patterned to form island-like semiconductor layers 301, 201, 401, and 402 that constitute the source region, drain region, and channel formation region of the TFTs 200, 300, and 400. Next, a gate insulating film 110 covering these semiconductor layers 301, 201, 401, and 402 is formed. The gate insulating film 110 is formed to a thickness of 120 nm by plasma CVD using silane (SiH ₄ ) and N ₂ O as source gases.

次に、スパッタ法でアルミニウム膜６１を３００ｎｍの厚さに形成する。ヒロックやウィスカーの発生を抑制するために、アルミニウム膜６１にはスカンジウム（Ｓｃ）やイットリウム（Ｙ）を０．１〜０．２重量％含有させる（図３（Ｂ））。 Next, an aluminum film 61 is formed to a thickness of 300 nm by sputtering. In order to suppress generation of hillocks and whiskers, the aluminum film 61 contains scandium (Sc) or yttrium (Y) in an amount of 0.1 to 0.2 wt% (FIG. 3B).

次に、アルミニウム膜６１の表面に、図示しない緻密な膜質を有する陽極酸化膜を形成する。陽極酸化膜を形成するには、３％の酒石酸を含んだエチレングリコール溶液中で、アルミニウム膜６１を陽極にし白金を陰極にして、この電極間に電流を流せばよい。陽極酸化膜の膜厚は印加電圧によって制御する。本実施例では、陽極酸化膜の膜厚を１０ｎｍとする。 Next, an anodic oxide film having a dense film quality (not shown) is formed on the surface of the aluminum film 61. To form the anodic oxide film, an aluminum film 61 is used as an anode and platinum is used as a cathode in an ethylene glycol solution containing 3% tartaric acid, and a current is passed between the electrodes. The thickness of the anodized film is controlled by the applied voltage. In this embodiment, the thickness of the anodic oxide film is 10 nm.

次に、レジストマスク６２を形成し、アルミニウム膜６１をパターニングして、電極パターン２０２、３０２、４０３、４０４を形成する。先に形成された、図示しない緻密な陽極酸化膜は、アルミニウム膜６１とレジストマスク６２の密着性を高めるためのものである（図３（Ｃ））。 Next, a resist mask 62 is formed, and the aluminum film 61 is patterned to form electrode patterns 202, 302, 403, and 404. The dense anodic oxide film (not shown) formed in advance is for improving the adhesion between the aluminum film 61 and the resist mask 62 (FIG. 3C).

そして、再び陽極酸化を行い、図４（Ａ）に示すように、電極パターン２０２、３０２、４０３、４０４の側面に多孔質状の陽極酸化膜２０３、３０３、４０５、４０６をそれぞれ形成する。この場合の陽極酸化工程は、電極パターン２０２、３０２、４０３、４０４を陽極にし、白金を陰極にして、濃度３％のシュウ酸水溶液中で、この電極間に電流を流せばよい。陽極酸化膜２０３、３０３、４０５、４０６の膜厚は電圧の印加時間によってを制御できる。陽極酸化膜２０３、３０３、４０５、４０６は、半導体層に低濃度不純物領域を自己整合的に形成するために利用される（図４（Ａ））。 Then, anodic oxidation is performed again to form porous anodic oxide films 203, 303, 405, and 406 on the side surfaces of the electrode patterns 202, 302, 403, and 404, respectively, as shown in FIG. In this case, the anodic oxidation process may be performed by passing an electric current between the electrodes in an aqueous oxalic acid solution having a concentration of 3% using the electrode patterns 202, 302, 403, and 404 as an anode and platinum as a cathode. The film thickness of the anodic oxide films 203, 303, 405, and 406 can be controlled by the voltage application time. The anodic oxide films 203, 303, 405, and 406 are used to form a low concentration impurity region in the semiconductor layer in a self-aligning manner (FIG. 4A).

そして、レジストマスク６２を専用の剥離液によって除去した後、再び陽極酸化工程を行い、電極パターン２０２、３０２、４０３、４０４の周囲に、緻密な膜質を有する陽極酸化膜２０４、３０４、４０７、４０８をそれぞれ形成する。以上の陽極酸化工程において陽極酸化されなかった電極パターン２０２、３０２、４０３、４０４が、実質的なゲイト電極２０５、３０５、４０９、４１０として機能する。これらゲイト電極２０５、３０５、４０９、４１０の周囲に形成された緻密な膜質を有する陽極酸化膜２０４、３０４、４０７、４０８は、ゲイト電極を電気的、物理的に保護する機能を果たす。更に、これらの陽極酸化膜によって、オフセット構造を自己整合的に形成することができる（図４（Ｂ））。 Then, after removing the resist mask 62 with a special stripping solution, an anodic oxidation process is performed again, and the anodic oxide films 204, 304, 407, 408 having a dense film quality are formed around the electrode patterns 202, 302, 403, 404. Respectively. The electrode patterns 202, 302, 403, and 404 that have not been anodized in the above anodizing process function as substantial gate electrodes 205, 305, 409, and 410. The anodic oxide films 204, 304, 407, and 408 having a dense film quality formed around the gate electrodes 205, 305, 409, and 410 serve to electrically and physically protect the gate electrodes. Furthermore, an offset structure can be formed in a self-aligned manner with these anodic oxide films (FIG. 4B).

図４（Ｂ）に示す状態が得られたら、半導体にＮ型の導電性を付与するために、Ｐイオンをドープする。本実施例では、イオンドーピング法を用いる。条件はドーズ量１×１０¹⁵／cm²、加速電圧８０ｋｖとする。この結果、ゲイト電極および陽極酸化膜がマスクとして機能し、半導体層２０１、３０１、４０１、４０２にそれぞれ、Ｎ型不純物領域２０６、３０６、４１１、４１２が自己整合的に形成される（図４（Ｃ））。 When the state shown in FIG. 4B is obtained, P ions are doped in order to impart N-type conductivity to the semiconductor. In this embodiment, an ion doping method is used. The conditions are a dose of 1 × 10 ¹⁵ / cm ² and an acceleration voltage of 80 kv. As a result, the gate electrode and the anodic oxide film function as a mask, and N-type impurity regions 206, 306, 411, 412 are formed in the semiconductor layers 201, 301, 401, 402 in a self-aligned manner (FIG. 4 ( C)).

次に、多孔質状の陽極酸化膜２０３、３０３、４０５、４０６を除去した後、再び、イオンドーピング法でＰイオンをドープする。ドーピング条件はドーズ量１×１０¹⁴／cm²、加速電圧７０ｋｖとする。この結果、２回のドーピング工程ともＰイオンが注入された領域２０７、３０７、４１３、４１４はＮ型の高濃度不純物領域となり、図４（Ｄ）に示した２度目のドーピング工程のみ、Ｐイオンが注入された領域２０８、３０８、４１５、４１６はＮ型の低濃度不純物領域となる。また、２回のドーピング工程ともＰイオンが注入されなかった領域２０９、３０９、４１７、４１８はチャネル形成領域となる（図４（Ｄ））。 Next, after removing the porous anodic oxide films 203, 303, 405, and 406, P ions are doped again by an ion doping method. The doping conditions are a dose of 1 × 10 ¹⁴ / cm ² and an acceleration voltage of 70 kv. As a result, the regions 207, 307, 413, and 414 into which P ions are implanted in the two doping steps become N-type high-concentration impurity regions, and only in the second doping step shown in FIG. The regions 208, 308, 415, and 416 into which N is implanted become N-type low-concentration impurity regions. In addition, the regions 209, 309, 417, and 418 in which P ions are not implanted in the two doping steps are channel formation regions (FIG. 4D).

次に、図５（Ａ）に示すように、ＣＭＯＳ−ＴＦＴ４００の半導体層４０２のＮ型の不純物領域をＰ型に反転するため、他の半導体層をレジストマスク６３で覆う。この状態で、Ｐ型の導電性を付与するＢイオンをイオンドーピング法で注入する。条件はドーズ量２×１０¹⁵／cm²、加速電圧６５ｋｖとする。この結果、Ｎ型の不純物領域４１４、４１６の導電型が反転し、Ｐ型の不純物領域４１９、４２０となる。そしてレーザアニールを行い、ドーピングされたＰイオン、Ｂイオンを活性化する（図５（Ａ））。 Next, as shown in FIG. 5A, another semiconductor layer is covered with a resist mask 63 in order to invert the N-type impurity region of the semiconductor layer 402 of the CMOS-TFT 400 to the P-type. In this state, B ions imparting P-type conductivity are implanted by ion doping. The conditions are a dose of 2 × 10 ¹⁵ / cm ² and an acceleration voltage of 65 kv. As a result, the conductivity types of the N-type impurity regions 414 and 416 are inverted to become P-type impurity regions 419 and 420. Then, laser annealing is performed to activate the doped P ions and B ions (FIG. 5A).

そして、図５（Ｂ）に示すように、第１の層間絶縁膜１３０を形成し、Ｎ型高濃度不純物領域２０７、３０７、４１３およびＰ型不純物領域４１９に達するコンタクトホールを形成する。しかる後、金属膜を形成し、パターニングして、配線２１０、２１１、３１０、３１１、４２１、４２２、４２３を形成する。なお、ＴＦＴ４００をＣＭＯＳ構造とするために、配線４２２でＮ型高濃度不純物領域４１４とＰ型不純物領域４１９とが接続される。 Then, as shown in FIG. 5B, a first interlayer insulating film 130 is formed, and contact holes reaching the N-type high concentration impurity regions 207, 307, and 413 and the P-type impurity region 419 are formed. Thereafter, a metal film is formed and patterned to form wirings 210, 211, 310, 311, 421, 422, and 423. Note that the N-type high concentration impurity region 414 and the P-type impurity region 419 are connected by a wiring 422 in order to make the TFT 400 have a CMOS structure.

本実施例では、第１の層間絶縁膜１３０を厚さ５００ｎｍの窒化珪素膜で形成する。第１の層間絶縁膜１３０として、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用いることができる。また、これらの絶縁膜の多層膜としても良い。 In this embodiment, the first interlayer insulating film 130 is formed of a silicon nitride film having a thickness of 500 nm. As the first interlayer insulating film 130, a silicon oxide film or a silicon nitride film can be used in addition to the silicon nitride film. Further, a multilayer film of these insulating films may be used.

また、配線２１０、２１１、３１０、３１１、４２１、４２２、４２３の出発膜となる金属膜として、本実施例では、スパッタ法で、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成する。これらの膜厚はそれぞれ１００ｎｍ、３００ｎｍ、１００ｎｍとする。 In this embodiment, a laminated film made of a titanium film, an aluminum film, and a titanium film is formed by a sputtering method as a metal film that serves as a starting film for the wirings 210, 211, 310, 311, 421, 422, and 423. These film thicknesses are 100 nm, 300 nm, and 100 nm, respectively.

以上のＣＭＯＳプロセスを経て、画素ＴＦＴ２００、受光部ＴＦＴ３００、ＣＭＯＳ−ＴＦＴ４００が同時に完成する（図５（Ｂ））。 Through the above CMOS process, the pixel TFT 200, the light receiving portion TFT 300, and the CMOS-TFT 400 are simultaneously completed (FIG. 5B).

次に図５（Ｃ）に示すように、ＴＦＴ２００、３００、４００を覆う、第２の層間絶縁膜１４０を形成する。第２の層間絶縁膜１４０としては、下層の凹凸を相殺して、平坦な表面が得られる樹脂膜が好ましい。このような樹脂膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、第２の層間絶縁膜１４０の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第２の層間絶縁膜１４０としてポリイミド膜を１．５μｍの厚さに形成する。 Next, as shown in FIG. 5C, a second interlayer insulating film 140 that covers the TFTs 200, 300, and 400 is formed. The second interlayer insulating film 140 is preferably a resin film that cancels out unevenness in the lower layer and obtains a flat surface. As such a resin film, polyimide, polyamide, polyimide amide, or acrylic can be used. The surface layer of the second interlayer insulating film 140 may be a resin film in order to obtain a flat surface, and the lower layer may be a single layer or a multilayer of an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride. In this embodiment, a polyimide film having a thickness of 1.5 μm is formed as the second interlayer insulating film 140.

次に、第２の層間絶縁膜１４０に受光部ＴＦＴ３００の配線３１０に達するコンタクトホールを形成した後、導電膜を形成する。本実施例では導電膜として厚さ２００ｎｍのチタン膜をスパッタ法で成膜する。 Next, after forming a contact hole reaching the wiring 310 of the light receiving portion TFT 300 in the second interlayer insulating film 140, a conductive film is formed. In this embodiment, a titanium film having a thickness of 200 nm is formed as the conductive film by a sputtering method.

次に、導電膜をパターニングし、画素ＴＦＴ２００の遮光膜２２１と、受光部ＴＦＴ３００に接続された下側電極３１２とをそれぞれ形成する。この導電膜としてチタン、クロムを用いることができる。 Next, the conductive film is patterned to form the light shielding film 221 of the pixel TFT 200 and the lower electrode 312 connected to the light receiving portion TFT 300, respectively. Titanium or chromium can be used as the conductive film.

次に、光電変換層３２２として機能する、水素が添加された非晶質珪素膜（以下、ａ−Ｓｉ：Ｈ膜と表記する）を基板全面に成膜する。そして、受光部３１だけにａ−Ｓｉ：Ｈ膜が残存するようにパターニングをし、光電変換層３２２とする（図５（Ｃ））。 Next, an amorphous silicon film to which hydrogen is added (hereinafter referred to as an a-Si: H film) functioning as the photoelectric conversion layer 322 is formed over the entire surface of the substrate. Then, patterning is performed so that the a-Si: H film remains only in the light receiving portion 31 to form a photoelectric conversion layer 322 (FIG. 5C).

そして、図２に示すように第３の層間絶縁膜１５０を形成する。第３の層間絶縁膜１５０を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等のを樹脂膜を形成すると平坦な表面を得ることができるため、好ましい。あるいは第３の層間絶縁膜１５０の表面層は上記の樹脂膜とし、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層膜を成膜してもよい。本実施例では、絶縁被膜として厚さ０．５μｍのポリイミド膜を基板全面に形成した。 Then, a third interlayer insulating film 150 is formed as shown in FIG. As the insulating film constituting the third interlayer insulating film 150, it is preferable to form a resin film of polyimide, polyamide, polyimide amide, acrylic, or the like because a flat surface can be obtained. Alternatively, the surface layer of the third interlayer insulating film 150 may be the above resin film, and the lower layer may be a single layer or a multilayer film of an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride. In this example, a polyimide film having a thickness of 0.5 μm was formed on the entire surface of the substrate as an insulating film.

ポリイミド膜を成膜した後パターニングする。このパターニングにより、光電変換層３２２上のポリイミド膜を除去して、残存したポリイミド膜を第３の層間絶縁膜１５０とする。 After the polyimide film is formed, it is patterned. By this patterning, the polyimide film on the photoelectric conversion layer 322 is removed, and the remaining polyimide film is used as the third interlayer insulating film 150.

更に、第３、第２の層間絶縁膜に配線２１１に達するコンタクトホールを形成する。本実施例では、パターニングにドライエッチング法を用いる。ａ−Ｓｉ：Ｈ膜（光電変換層３２２）とポリイミド膜（第２、第３層間絶縁膜１４０、１５０）とのエッチング選択比をとるために、エッチングガスに、Ｏ₂とＣＦ₄の混合ガスを用い、その混合比をＯ₂：ＣＦ₄＝９５％：５％とする。なお、ａ−Ｓｉ：Ｈ膜とポリイミド膜との選択比が十分でなく、ａ−Ｓｉ：Ｈ膜がエッチングされてしまう場合には、ａ−Ｓｉ：Ｈ膜のエッチング量を見越して、ａ−Ｓｉ：Ｈ膜を厚めに成膜すればよい。 Further, a contact hole reaching the wiring 211 is formed in the third and second interlayer insulating films. In this embodiment, a dry etching method is used for patterning. In order to obtain an etching selection ratio between the a-Si: H film (photoelectric conversion layer 322) and the polyimide film (second and third interlayer insulating films 140 and 150), a mixed gas of O ₂ and CF ₄ is used as an etching gas. The mixing ratio is O ₂ : CF ₄ = 95%: 5%. If the a-Si: H film and the polyimide film have an insufficient selection ratio and the a-Si: H film is etched, the a-Si: H film is expected to be etched, and the a- A thick Si: H film may be formed.

なお、上記のパターニングの手段はドライエッチング法に限定するものでなく、光電変換層３２２に影響を与えずに、第２、第３の層間絶縁膜１４０、１５０とのパターニング、コンタクト形成が行える手段であればよい。 Note that the above patterning means is not limited to the dry etching method, and means capable of patterning and contact formation with the second and third interlayer insulating films 140 and 150 without affecting the photoelectric conversion layer 322. If it is.

次に、基板全面に透明導電膜を成膜しパターニングして、画素ＴＦＴ２００に接続された画素電極２２３、光電変換素子３２０の透明電極３２３を形成する。透明導電膜にはＩＴＯやＳｎＯ₂を用いることができる。本実施例では、透明導電膜として厚さ１２０ｎｍのＩＴＯ膜を形成する（図２）。 Next, a transparent conductive film is formed on the entire surface of the substrate and patterned to form a pixel electrode 223 connected to the pixel TFT 200 and a transparent electrode 323 of the photoelectric conversion element 320. ITO or SnO ₂ can be used for the transparent conductive film. In this embodiment, an ITO film having a thickness of 120 nm is formed as a transparent conductive film (FIG. 2).

以上の工程を経て、図１、２に示すような素子基板１０が完成する。本実施例では、密着型のリニアセンサ部３０および、リニアセンサ部３０で読みとられた画像データを表示するための制御を行う制御回路４０を同一基板上に設けたため、多機能化しても装置が大型化することがない。 The element substrate 10 as shown in FIGS. 1 and 2 is completed through the above steps. In this embodiment, since the contact type linear sensor unit 30 and the control circuit 40 for performing control for displaying image data read by the linear sensor unit 30 are provided on the same substrate, the apparatus is provided even if it is multifunctional. Does not increase in size.

また、リニアセンサ部３０を作製するには、従来アクティブマトリクス型表示装置の製造方法、製造装置を運用できるため、新たな設備投資が不要であり、多機能の表示装置を安価に提供することができる。 Further, since the linear sensor unit 30 can be manufactured by using a conventional method and apparatus for manufacturing an active matrix display device, no new capital investment is required, and a multifunctional display device can be provided at low cost. it can.

例えば、画像の表示部と、紙面上の文字情報、画像情報を読みとる密着型イメージセンサを同一基板上に設けられているので、本実施例の表示装置はワードプロセッサや、ノート型パソコン等のＯＡ機器や、モバイルコンピュータ等の携帯型の情報処理装置の表示装置に好適である。 For example, since an image display unit and a contact image sensor that reads character information and image information on a paper surface are provided on the same substrate, the display device of this embodiment is a word processor, an OA device such as a notebook computer, etc. It is also suitable for a display device of a portable information processing device such as a mobile computer.

また、本実施例において、ＴＦＴ２００、３００、４００と光電変換素子３２０の作製順序はＴＦＴの特性、光電変換素子の特性を大きく左右する。ＴＦＴの移動度等の電気特性を高めるには、半導体層に対して、結晶化工程やアニール工程、更に水素化処理が必要である。しかし、これらの処理は、光電変換層３２２のａ−Ｓｉ：Ｈを結晶化したり、水素を脱気させてしまい、変換効率を低下してしまう。 In this embodiment, the order in which the TFTs 200, 300, and 400 and the photoelectric conversion element 320 are manufactured greatly affects the characteristics of the TFT and the characteristics of the photoelectric conversion element. In order to improve the electrical characteristics such as the mobility of the TFT, it is necessary to perform a crystallization process, an annealing process, and a hydrogenation process on the semiconductor layer. However, these treatments crystallize a-Si: H of the photoelectric conversion layer 322 or degas hydrogen, thereby reducing conversion efficiency.

そのため、本実施例では、ＴＦＴ２００、３００、４００をを完成させた後、光電変換素子３２０を作製することによって、ＴＦＴ、光電変換素子のそれぞれの特性を最善のものとする。またこのような作製順序とすることで、リニアセンサ部３０では、受光部ＴＦＴ３００と光電変換素子３２０とを積層した構成にできるため、省スペース化が図れる。 Therefore, in this embodiment, after the TFTs 200, 300, and 400 are completed, the photoelectric conversion element 320 is manufactured, so that the characteristics of the TFT and the photoelectric conversion element are optimized. Further, by adopting such a manufacturing order, the linear sensor unit 30 can have a configuration in which the light receiving unit TFT 300 and the photoelectric conversion element 320 are stacked, so that space can be saved.

実施例１では、画素ＴＦＴ２００、受光素子３００、駆動回路、制御回路を構成するＣＭＯＳ−ＴＦＴ４００をトップゲイト型ＴＦＴで作製した例を示した。本実施例では、これらのＴＦＴをボトムゲイト型のＴＦＴで構成する例を示す。図６に本実施例の素子基板の断面構成図を示す。図６において、図１と同じ符号は同じ部材を示す。また、煩雑さをさけるため、ＴＦＴの構成を示す符号はＣＭＯＳ−ＴＦＴ４００にのみ付したが、他のＴＦＴも同じ構成要素を有する。 In the first embodiment, an example in which the CMOS-TFT 400 that constitutes the pixel TFT 200, the light receiving element 300, the drive circuit, and the control circuit is manufactured using a top gate type TFT is shown. In this embodiment, an example in which these TFTs are formed of bottom gate type TFTs is shown. FIG. 6 shows a cross-sectional configuration diagram of the element substrate of this example. 6, the same reference numerals as those in FIG. 1 denote the same members. In order to avoid complications, the reference numerals indicating the configuration of TFTs are given only to the CMOS-TFT 400, but other TFTs also have the same constituent elements.

本実施例のボトムゲイト型のＴＦＴは、下地膜１１０上に形成されたゲイト電極５０１と、ゲイト絶縁膜１２０上に形成された半導体層５０２、半導体層５０２のチャネル形成領域上に形成されたチャネルストッパー５０３と、半導体層に接続された配線５０４を有する。 The bottom gate type TFT of this embodiment includes a gate electrode 501 formed on the base film 110, a semiconductor layer 502 formed on the gate insulating film 120, and a channel formed on the channel formation region of the semiconductor layer 502. A stopper 503 and a wiring 504 connected to the semiconductor layer are provided.

本実施例のボトムゲイト型のＴＦＴの作製工程は、公知の製造方法を採用すればよく、実施例１と同様、全てのＴＦＴ２００、３００、４００を同時に完成するようにする。 The manufacturing process of the bottom gate type TFT of this embodiment may adopt a known manufacturing method, and as in Embodiment 1, all TFTs 200, 300, 400 are completed simultaneously.

実施例１では、素子基板１０上に、密着型のラインセンサを設ける例を示したが、本実施例では、光電変換素子をマトリクス状に配置したエリアセンサを設けた例を説明する。本実施例の素子基板１０の上面図を図７に示す。図７において、図１と同じ符号は同じ部材を示す。 In the first embodiment, an example in which a close contact type line sensor is provided on the element substrate 10 has been described. However, in this embodiment, an example in which an area sensor in which photoelectric conversion elements are arranged in a matrix form will be described. A top view of the element substrate 10 of this example is shown in FIG. 7, the same reference numerals as those in FIG. 1 denote the same members.

図７に示すように、実施例１と同様に、素子基板１０には、表示部２０と、制御回路４０、引出端子部５０が設けられ、更にエリアセンサ部７０が設けられている。本実施例の素子基板の断面構成は図１または図６と同様である。 As shown in FIG. 7, similarly to the first embodiment, the element substrate 10 is provided with a display unit 20, a control circuit 40, a lead terminal unit 50, and an area sensor unit 70. The cross-sectional configuration of the element substrate of this example is the same as that shown in FIG.

エリアセンサ部３０は、受光マトリクス７１と、受光部駆動回路７２とを有する。受光マトリクス７１において、実施例１で示す光電変換素子３２０がマトリクス状に２次元的に配置され、光電変換素子３２０それぞれに接続された受光部ＴＦＴ３００が配置されている。２つの受光部駆動回路７２は共同して受光マトリクス７１を走査し、画像データを作成するものである。 The area sensor unit 30 includes a light receiving matrix 71 and a light receiving unit driving circuit 72. In the light receiving matrix 71, the photoelectric conversion elements 320 shown in the first embodiment are two-dimensionally arranged in a matrix, and the light receiving portion TFT 300 connected to each of the photoelectric conversion elements 320 is arranged. The two light receiving unit driving circuits 72 jointly scan the light receiving matrix 71 to create image data.

また、本実施例の素子基板１０をモジュール化した場合、エリアセンサ部７０に対向して、レンズ等の光学系が設けられる。この光学系で縮小された画像がエリアセンサ７０に投影されて、検出されるため、動画像が撮像可能となっている。 When the element substrate 10 of this embodiment is modularized, an optical system such as a lens is provided facing the area sensor unit 70. Since the image reduced by this optical system is projected onto the area sensor 70 and detected, a moving image can be captured.

本実施例において、画素マトリクス２１の画素電極２２３の配列と、受光マトリクス７１の光電変換素子３２０の配列を同じにすると良い。この場合、画素電極２２３のアドレスと受光セルのアドレスが１対１に対応するため、表示部２０で表示するために、制御回路４０におけるエリアセンサ部で検知された画像データの加工が簡単化、高速化される。 In this embodiment, the arrangement of the pixel electrodes 223 in the pixel matrix 21 and the arrangement of the photoelectric conversion elements 320 in the light receiving matrix 71 are preferably the same. In this case, since the address of the pixel electrode 223 and the address of the light receiving cell have a one-to-one correspondence, the processing of the image data detected by the area sensor unit in the control circuit 40 is simplified for display on the display unit 20. Speeded up.

例えば、画素マトリクス２１の画素数を６４０×４８０のＶＧＡ規格とした場合、画素電極の占有面積は１０μｍ×１０μｍ程度である。受光マトリクス７１のセル数も６４０×４８０とすると、その占有面積は６．４ｍｍ×４．８ｍｍ程度となる。よって、アクティブマトリクス型表示装置の素子基板１０にエリアセンサ部７１を集積化することができる。 For example, when the number of pixels of the pixel matrix 21 is 640 × 480 VGA standard, the area occupied by the pixel electrode is about 10 μm × 10 μm. If the number of cells of the light receiving matrix 71 is also 640 × 480, the occupied area is about 6.4 mm × 4.8 mm. Therefore, the area sensor unit 71 can be integrated on the element substrate 10 of the active matrix display device.

このように、本実施例では、表示部とエリアセンサ部７０でなる撮像素子が一体的に設けられているため、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の通信機能を備えた表示部に好適である。例えば、表示部で対話者の端末から送信された映像を見ながら、エリアセンサ部７０で自信の姿を撮影し、対話者の端末に転送することでき、動画像を双方向通信することができる。 As described above, in this embodiment, since the image pickup device including the display unit and the area sensor unit 70 is integrally provided, the display unit having a communication function such as a TV conference system, a TV phone, and an Internet terminal is provided. Is preferred. For example, while watching the video transmitted from the conversation person's terminal on the display part, the area sensor part 70 can take a picture of self-confidence and transfer it to the conversation person's terminal. .

実施例１〜３においては、素子基板にイメージセンサを設ける例を説明したが、本実施例ではイメージセンサの替わりに、太陽電池を設ける例を説明する。図８に本実施例の素子基板の断面構成図を示す。図８において、図２と同じ符号は同じ部材を示し、実施例１と同じ工程で作製されたものであり、受光部ＴＦＴ３００、光電変換素子３２０の替わりに、太陽電池６００を設けている。 In Examples 1 to 3, the example in which the image sensor is provided on the element substrate has been described. However, in this example, an example in which a solar cell is provided instead of the image sensor will be described. FIG. 8 shows a cross-sectional configuration diagram of the element substrate of this example. In FIG. 8, the same reference numerals as those in FIG. 2 denote the same members, which are manufactured in the same process as in the first embodiment, and a solar cell 600 is provided instead of the light receiving portion TFT 300 and the photoelectric conversion element 320.

先ず、実施例１に示す工程によって、画素ＴＦＴ２００とＣＭＯＳ−ＴＦＴ４００を完成する。この際、パターニングを不要とする膜は太陽電池６００部分にも形成されており、下地膜１１０、ゲイト絶縁膜１２０、第１の層間絶縁膜１３０が形成されている。 First, the pixel TFT 200 and the CMOS-TFT 400 are completed by the process shown in the first embodiment. At this time, a film that does not require patterning is also formed in the solar cell 600 portion, and the base film 110, the gate insulating film 120, and the first interlayer insulating film 130 are formed.

次に、第２の層間絶縁膜１４０を基板１００全面に形成する。第２の層間絶縁膜状に導電膜を形成する。本実施例では導電膜として厚さ２００ｎｍのチタン膜をスパッタ法で成膜する次に、導電膜をパターニングし、画素ＴＦＴ２００の遮光膜２２１、太陽電池の裏面電極６０１を形成する。裏面電極６０１は帯状にパターニングされている。遮光膜２２１、裏面電極６０１の出発膜として、チタン膜やクロム膜を用いることができる。 Next, a second interlayer insulating film 140 is formed on the entire surface of the substrate 100. A conductive film is formed in the shape of a second interlayer insulating film. In this embodiment, a titanium film having a thickness of 200 nm is formed as a conductive film by sputtering. Next, the conductive film is patterned to form a light shielding film 221 of the pixel TFT 200 and a back electrode 601 of the solar cell. The back electrode 601 is patterned in a strip shape. A titanium film or a chromium film can be used as a starting film for the light shielding film 221 and the back electrode 601.

次に、光電変換層６０２を形成する。光電変換層６０２には、真性のａ−Ｓｉ：Ｈや、ＰＩＮ接合を有するＳｉや、ＳｉＧｅ等の半導体を用いることができる。本実施例では、ａ−Ｓｉ：Ｈ膜を成膜した。このａ−Ｓｉ：Ｈ膜をパターニングして、太陽電池６００にのみに残存させて、光電変換層６０２を形成する。 Next, the photoelectric conversion layer 602 is formed. For the photoelectric conversion layer 602, a semiconductor such as intrinsic a-Si: H, Si having a PIN junction, or SiGe can be used. In this example, an a-Si: H film was formed. The a-Si: H film is patterned and left only in the solar cell 600 to form the photoelectric conversion layer 602.

次に、層間絶縁膜１５０を形成する。まず、ポリイミド膜を基板全面に形成し、パターニングを施して、光電変換層３２２上のポリイミド膜を除去して、残存したポリイミド膜を第３の層間絶縁膜１５０とする。更に、第３、第２の層間絶縁膜に配線２１１に達するコンタクトホールを形成する。 Next, an interlayer insulating film 150 is formed. First, a polyimide film is formed on the entire surface of the substrate and patterned to remove the polyimide film on the photoelectric conversion layer 322, and the remaining polyimide film is used as the third interlayer insulating film 150. Further, a contact hole reaching the wiring 211 is formed in the third and second interlayer insulating films.

本実施例では、パターニングにドライエッチング法を用いる。ａ−Ｓｉ：Ｈ膜（光電変換層６０２）とポリイミド膜（第２、第３層間絶縁膜１４０、１５０）とのエッチング選択比をとるために、エッチングガスに、Ｏ₂とＣＦ₄の混合ガスを用い、その混合比をＯ₂：ＣＦ₄＝９５％：５％とする。なお、ａ−Ｓｉ：Ｈ膜とポリイミド膜との選択比が十分でなく、ａ−Ｓｉ：Ｈ膜がエッチングされてしまう場合には、ａ−Ｓｉ：Ｈ膜がエッチング量を見越して、ａ−Ｓｉ：Ｈ膜を厚めに成膜すればよい。 In this embodiment, a dry etching method is used for patterning. In order to obtain an etching selection ratio between the a-Si: H film (photoelectric conversion layer 602) and the polyimide film (second and third interlayer insulating films 140 and 150), a mixed gas of O ₂ and CF ₄ is used as an etching gas. The mixing ratio is O ₂ : CF ₄ = 95%: 5%. If the selection ratio between the a-Si: H film and the polyimide film is not sufficient and the a-Si: H film is etched, the a-Si: H film allows for the etching amount, and a- A thick Si: H film may be formed.

なお、上記のパターニングの手段はドライエッチング法に限定するものでなく、光電変換層３２２に影響を与えず、第２、第３の層間絶縁膜１４０、１５０のパターニング、コンタクト形成が行える手段であればよい。 Note that the above patterning means is not limited to the dry etching method, and may be a means capable of patterning the second and third interlayer insulating films 140 and 150 and forming a contact without affecting the photoelectric conversion layer 322. That's fine.

次に、基板全面に透明導電膜を成膜しパターニングして、画素ＴＦＴ２００に接続された画素電極２２３、太陽電池の透明電極６０３を形成する。透明導電膜にはＩＴＯやＳｎＯ₂を用いることができる。本実施例では、透明導電膜として厚さ１２０ｎｍのＩＴＯ膜を形成する。 Next, a transparent conductive film is formed on the entire surface of the substrate and patterned to form a pixel electrode 223 connected to the pixel TFT 200 and a transparent electrode 603 of the solar cell. ITO or SnO ₂ can be used for the transparent conductive film. In this embodiment, an ITO film having a thickness of 120 nm is formed as the transparent conductive film.

なお、太陽電池６００の端子部透明電極６０３は隣の裏面電極６０２に接続されている。また、本実施例では光電変換層６０２に導電率の低いａ−Ｓｉ：Ｈ膜を用いたので、セル毎に光電変換層６０２を分断しなかったが、導電率が高い場合には光電変換層６０２の分断工程が必要となる。 In addition, the terminal part transparent electrode 603 of the solar cell 600 is connected to the adjacent back surface electrode 602. In this example, since the a-Si: H film having low conductivity was used for the photoelectric conversion layer 602, the photoelectric conversion layer 602 was not divided for each cell. However, when the conductivity was high, the photoelectric conversion layer was not divided. A dividing step 602 is required.

以上の工程を経て、図８に示すような素子基板が完成する。本実施例の太陽電池６００は、光電変換層６０２の作製工程を除いて、画素マトリクスとプロセス整合性のあるため、従来のアクティブマトリクス型表示装置の製造方法、製造装置を運用できるため、新たな設備投資が不要である。よって、多機能の表示装置を安価に提供することができる。 The element substrate as shown in FIG. 8 is completed through the above steps. Since the solar cell 600 of this embodiment is process-consistent with the pixel matrix except for the manufacturing process of the photoelectric conversion layer 602, a conventional method and apparatus for manufacturing an active matrix display device can be operated. No capital investment is required. Therefore, a multifunction display device can be provided at low cost.

また、本実施例では、太陽電池６００のみを新たに設ける例を示したが、太陽電池６００と共に、実施例１のリニアセンサ部３０や、実施例３のエリアセンサ部７０を設けることができる。この場合には、太陽電池６００の光電変換層６０２と、受光部の光電変換素子３２０の光電変換層３２２を同じ工程で作製すると工程が簡略化される。また、この場合、太陽電池６００の裏面電極６０１と、光電変換素子３２０の下側電極３２１は、画素ＴＦＴ２００の遮光膜２２１と同じ工程で作製され、太陽電池６００の透明電極６０３と、光電変換素子３２０の透明電極３２３は、画素電極２２３とと同じ工程で作製される。 In the present embodiment, an example in which only the solar cell 600 is newly provided has been described. However, the linear sensor unit 30 of the first embodiment and the area sensor unit 70 of the third embodiment can be provided together with the solar cell 600. In this case, when the photoelectric conversion layer 602 of the solar cell 600 and the photoelectric conversion layer 322 of the photoelectric conversion element 320 of the light receiving unit are manufactured in the same process, the process is simplified. In this case, the back electrode 601 of the solar cell 600 and the lower electrode 321 of the photoelectric conversion element 320 are manufactured in the same process as the light shielding film 221 of the pixel TFT 200, and the transparent electrode 603 of the solar cell 600 and the photoelectric conversion element are formed. 320 transparent electrodes 323 are manufactured in the same process as the pixel electrodes 223.

実施例１の素子基板の正面図である。1 is a front view of an element substrate according to Example 1. FIG. 実施例１の素子基板の断面図である。1 is a cross-sectional view of an element substrate of Example 1. FIG. 実施例１の素子基板の作製工程の説明図である。6 is an explanatory diagram of a manufacturing process of the element substrate of Example 1. FIG. 実施例１の素子基板の作製工程の説明図である。6 is an explanatory diagram of a manufacturing process of the element substrate of Example 1. FIG. 実施例１の素子基板の作製工程の説明図である。6 is an explanatory diagram of a manufacturing process of the element substrate of Example 1. FIG. 実施例２の素子基板の断面図である。6 is a cross-sectional view of an element substrate of Example 2. FIG. 実施例３の素子基板の正面図である。6 is a front view of an element substrate of Example 3. FIG. 実施例４の素子基板の断面図である。6 is a sectional view of an element substrate of Example 4. FIG.

Explanation of symbols

１００透明基板
１１０下地膜
１２０ゲイト絶縁膜
１３０第１の層間絶縁膜
１４０第２の層間絶縁膜
１５０第３の層間絶縁膜
２００画素ＴＦＴ
２２１遮光膜
２２３画素電極
３００受光部ＴＦＴ
３２０光電変換素子
３２１下側電極
３２２光電変換層
３２３透明電極
４００ＣＭＯＳ−ＴＦＴ
６０１裏面電極
６０２光電変換層
６０３透明電極 100 Transparent substrate 110 Base film 120 Gate insulating film 130 First interlayer insulating film 140 Second interlayer insulating film 150 Third interlayer insulating film 200 Pixel TFT
221 Light shielding film 223 Pixel electrode 300 Light receiving portion TFT
320 Photoelectric conversion element 321 Lower electrode 322 Photoelectric conversion layer 323 Transparent electrode 400 CMOS-TFT
601 Back electrode 602 Photoelectric conversion layer 603 Transparent electrode

Claims

On the same substrate, it has a display unit, a sensor unit, a control circuit, and a lead terminal unit,
The display unit
A first active element formed on the substrate;
A first insulating film covering the first active element;
A light shielding film formed on the first insulating film;
A second insulating film formed on the light shielding film;
A pixel electrode formed on the second insulating film and electrically connected to the first active element;
The sensor unit includes a photoelectric conversion element having an electrode, a photoelectric conversion layer, and a transparent electrode, a light receiving unit having a second active element electrically connected to the photoelectric conversion element, and light reception for driving the light receiving unit. Part drive circuit,
The light receiving unit is
The second active element formed on the substrate;
The first insulating film covering the second active element;
The electrode formed on the first insulating film and made of the same starting film as the light shielding film;
The photoelectric conversion layer formed on the electrode;
The transparent electrode formed on the photoelectric conversion layer and made of the same starting film as the pixel electrode,
The control circuit controls the light receiving unit driving circuit,
The display terminal characterized in that the lead-out terminal portion electrically connects the wiring of the display portion and the sensor portion to an external wiring.

2. The display device according to claim 1 , wherein the first active element and the second active element are thin film transistors.

3. The display device according to claim 1 , wherein the control circuit includes a thin film transistor.

4. The display device according to claim 2 , wherein the thin film transistor is a top gate type thin film transistor.

4. The display device according to claim 2 , wherein the thin film transistor is a bottom gate type thin film transistor.

In any one of claims 1 to 5, wherein the photoelectric conversion element is a display apparatus characterized by being arranged in a row.

The display device according to claim 1 , wherein the photoelectric conversion elements are arranged in a matrix.

8. The display device according to claim 1, wherein the photoelectric conversion element is provided so as to overlap with the second active element. 9.