JP4162625B2 - 陰極線管インパルス式画像表示を模擬する方法 - Google Patents
陰極線管インパルス式画像表示を模擬する方法 Download PDFInfo
- Publication number
- JP4162625B2 JP4162625B2 JP2004144528A JP2004144528A JP4162625B2 JP 4162625 B2 JP4162625 B2 JP 4162625B2 JP 2004144528 A JP2004144528 A JP 2004144528A JP 2004144528 A JP2004144528 A JP 2004144528A JP 4162625 B2 JP4162625 B2 JP 4162625B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage pulse
- drive voltage
- time
- value
- time point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、液晶ディスプレイで陰極線管インパルス式画像表示を模擬する方法に関する。
液晶表示技術と装置は広く消費性電子製品、特にビデオ信号製品例えば、テレビ、コンピュータ、ディスプレイ、携帯電話、ＰＤＡに使用され、その製品の種類は多く、液晶ディスプレイの技術進歩は急速である。それは将来の電子製品の軽量化、薄型化、小型化、低消費パワー、低放熱量等の特性に対する不断の発展の要求に符合する。
現在、液晶表示技術で製造されたテレビとスクリーンは大量生産され、伝統的な陰極線管（ＣＲＴ）で製造したテレビやディスプレイに置き換わっている。しかし、現在の液晶表示技術には依然として克服及び改善すべき欠点と制限がある。
ＣＲＴの画像表示は、インパルスタイプの画像表示方式を使用し、単一電子ビームを蛍光材料を塗布した画素に照射して光線を発射するが、図１中の曲線（ａ）に示されるように、この画素はそれぞれのフレーム期間の短時間のある瞬間（ｉｎｓｔａｎｔ）に光線を発射するだけであり、このためフレームの間に表示する画像に視覚オーバーラップの現象はほぼない。
しかし、ＬＣＤの画像表示はＬＣＤ材料自身の特性により、残存式（ｈｏｌｄ ｔｙｐｅ）の画像表示方式を使用し、それはＬＣＤに印加された駆動電圧の発生する光学応答（即ちグレースケール応答）により画像を表示する。しかし、液晶材料自身の特性の制限により、その画像表示時間は各フレームのほとんどの時間を占用し、図１中の曲線（ｃ）に示されるとおりである。毎回画像が改変される時、その輝度もまたステップ方式で改変する。このため鑑賞者から観ると、前のフレームの画像と新しいフレームの画像がオーバーラップし、画像輪郭が曖昧となりいわゆる残像（ａｆｔｅｒ ｉｍａｇｅ）の現象が形成される。
ＬＣＤをパーソナルコンピュータのディスプレイとして使用する時、その画像表示のほとんどは静態表示であり、このような残像の現象はあまり明らかでない。しかしＬＣＤをテレビに使用する時、テレビ番組はほとんどが動態画像であるため、このＬＣＤの光学グレースケール応答が緩慢である問題が明らかとなる。このため、伝統的なＬＣＤテレビの画像表示効果は明らかにＣＲＴテレビより劣る。
ＬＣＤの光学応答の緩慢が形成する上述の残像が画像輪郭を曖昧とする現象を処理及び除去するため、現在ほとんどのＬＣＤテレビ製造メーカーはＬＣＤのロードタイプ（ｌｏａｄ ｔｙｐｅ）画像表示を行ない、いわゆるオーバードライブ技術でＣＲＴディスプレイに類似の模擬インパルスタイプ（ｐｓｅｕｄｏ ｉｍｐｕｌｓｅ ｔｙｐｅ）ＬＣＤを製造している。その画像表示が依るところの光学応答は図１中の曲線（ｂ）に示されるように、フレーム時間の一部分しか占有せず、即ち各フレーム期間に画像未表示の時間がある。
このようなオーバードライブ法は液晶に対して設定目標電圧（例えばｃｏｄｅ１２０）より高い電圧（例えばｃｏｄｅ２００）を印加して液晶分子の応答速度を高め、これにより設定された光学応答値の達成を加速して液晶材料で製造されたＬＣＤの液晶グレースケール応答時間を一つのフレームの時間より短縮して図１中の曲線（ｂ）のようになす。
しかし、このようなオーバードライブ技術を用いて製造したＬＣＤはグレースケール応答時間を一つのフレーム時間内に縮減するが、液晶材料の特性が、その光学応答が緩慢でその衰退もまた緩慢であることから、フレームの表示画像より完全に画像オーバーラップと残像による輪郭のあいまいさの現象を除去することができない。
徹底的に残像を除去するための周知の方法は以下の三種類がある。即ち、（１）このフレーム中に画像表示した後の残った時間にブラックデータ或いはブラックフレームを書き込む、（２）バックライトオフ、例えばＨｉｔａｃｈｉ社の発表したブリンクライト（ｂｌｉｎｋ ｌｉｇｈｔ）法の使用、（３）以上の（１）と（２）を結合させ、即ち、ブラックフレームを挿入し且つバックライトをオフする。以下にそれぞれの内容とその制限について説明する。
先ず、図２に示される周知の第１種の方法では、一系列のフレーム１、２、３、４にあって、フレーム１、２の間、フレーム２、３の間、フレーム３、４の間にフルブラックフレーム１１、１２及び１３を挿入し、模擬ＣＲＴインパルス式画像表示の目的を達成する。以上のフレームの時間点に対応するバックライト光源１４−２０はいずれも発光状態にある。
周知の第２種の方法は、図３に示されるようであり、この時、ＬＣＤが現出する画像は順に放送されるフレーム１−７で構成される。この第２種の方法はフレーム２、４及び６の時間点に対応するバックライト光源２２、２４及び２６をオフし、１、３、５、７及び９のフレームの時間点に対応するバックライト光源２１、２３、２５及び２７を発光状態とし、この方式によりＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬し且つ残像を除去する目的を達成する。
周知の第３種の方法は、図４に示されるように、一系列のフレーム１−４で構成される。フレーム１と２の間、２と３の間、及び３と４の間にそれぞれフルブラックのデータフレーム１１、１２及び１３が挿入され、並びにそれぞれフレーム１１、１２及び１３の時間点に対応するバクライト光源２２、２４及び２６部分がオフ状態とされ、その他のフレーム１、２、３及び４の時間点に対応するバックライト光源は発光状態とされる。即ち、この第３種の方法は、フレーム１、２、３及び４の間にフルブラックフレームを挿入し、且つバックライト光源をオフするという交替が発光状態とオフの点滅モードとされ、これによりＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する効果を達成している。
しかし、上述の三種類の周知の方法にはそれぞれ欠点と制限がある。
第１種の、表示フレームの間にブラックフレームを挿入する方法は、周波数を倍増する設備が必要である。かりにもとの画像表示が６０フレーム／分であれば、この方法を使用するには周波数を倍増する設備で画像表示速度を１２０フレーム／分まで高めなければならず、そのフレーム数の半分をブラックフレームに供する。このため、このような方法は設備コストが増加する。且つ画像表示周波数の倍増は電磁干渉の増加をもたらす。これが周知の第１種の方法の欠点と制限である。
周知の第２種の方法もまた周波数倍増設備を必要とし、同様に表示フレーム数／単位時間を達成しなければならない。なぜならこの単位時間内の表示画面中の半分のフレームはバックライトオフ状態に対応し画像表示されないためである。このためこの第２種の方法もまた設備コストを増し、且つ電磁干渉を増す。且つバックライト光源を点滅させるためには、関係設備の増設が必要であり、このため更にコストが増す。これが周知の第２種の技術の制限と欠点である。
周知の第３種の方法は以上の二種類の方法を結合させたもので、即ち、ブラックフレームを挿入しバックライトモジュールを点滅させる。この方法の欠点と制限は、以上の二種類の方法の欠点と制限を含む。このためまた理想的でない。
このほか、第１種と第２種の方法中、液晶材料により光学応答の特性と速度は異なり、ブラックフレームを挿入する方法は液晶材料によっては適用不能である。なぜなら液晶材料によっては明から暗の変化が急速で、暗から明の変化が緩慢であるが、別の液晶材料は明から暗の変化が緩慢で、暗から明の変化が急速である。これにより均等な時間間隔を以てブラックフレームを挿入してＣＲＴインパルス式画像表示を模擬する効果が理想的とならず、全く使用できないものもあり、ＬＣＤでＣＲＴディスプレイを模擬する目的を達成できず、また残像除去の効果も達成できない。
本発明の主要な目的は、一種の陰極線管（ＣＲＴ）インパルス式画像表示を模擬する方法を提供し、周知の技術の制限と欠点を改善することにある。本発明は周知の技術のブラックフレーム挿入を使用せず、またバックライトオフの設計と方法も使用せず、スクリーン上に走査黒線を提供する方法により、ＣＲＴインパルス式画像表示を模擬する目的を達成し、有効に残像と画像輪郭の曖昧現象を除去し、大幅にＬＣＤの画像表示品質を高め、且つ余分な設備費用を節約する。
請求項１の発明は、第１入力制御線、第２入力制御線、第１入力データ線、第２入力データ線、第１トランジスタ、第２トランジスタ、第１コンデンサ、第２コンデンサ、及び駆動電圧出力線を具えた回路を提供するステップ、
サイクルパルス波形を有する第１制御信号を第１トランジスタのゲートに提供するステップ、
サイクルパルス波形を有し位相遅延を有するほかは第１制御信号と同じである第２制御信号を第２トランジスタのゲートに提供するステップ、
第１データ信号を該第１トランジスタのソースに提供し、該第１制御信号にトリガされる時、該回路が第１データ信号を駆動電圧出力線にフィードするステップ、
第２データ信号を第２トランジスタのソースに提供し、第２制御信号にトリガされる時、該回路が第２データ信号を駆動電圧出力線にフィードするステップ、
以上のステップにより発生した出力駆動電圧を画素に出力し画像を表示するステップ、
以上のステップを具えた陰極線管インパルス式画像表示を模擬する方法であって、
交流電力（ＡＣ）を制御電圧と駆動電圧として使用し、これによりこれら電圧がその制御、駆動過程中に正負の位相が交替して出現する現象を有し、その進行の過程は以下の方式で、時間点Ａ１からＡ６の時間順序で重複して循環し、即ち、
（ａ）時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1'の値はＶ1'で、且つ駆動電圧パルスＶLCの値Ｖ1'で、負極性である、
（ｂ）時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 となり正極性となり、且つ時間点Ａ２までそれを保持する、
（ｃ）その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 となり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 よりＶ1 （Ｖ1 ＜Ｖ2 ）に下降するが正極性であり、その値は時間点Ａ３まで保持される、
（ｄ）その後、時間が時間点Ａ３に進み、この時第Ｎ＋１個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’に下降し、それは負極性で、時間点Ａ４まで保持される、
（ｅ）その後、時間点Ａ４に至ると、駆動電圧パルスＤ1'の値はＶ1' で、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1 ’に上昇するが負極性であり、時間点Ａ５に至るまで保持され、
（ｆ）時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 に上昇し、正極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 となり、これを時間点Ａ６まで保持する、
以上を特徴とする。
請求項２の発明は、請求項１に記載の陰極線管インパルス式画像表示を模擬する方法において、各時間点間にあって模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）である時は、この時間期間にスクリーン上で黒線走査を行ない、フレーム間にブラックフレームを挿入するか或いはフレーム間でバックライトをオフするより優れた模擬機能、即ち、ＬＣＤによる陰極線管インパルス式画像表示の模擬機能を達成することを特徴とする、陰極線管インパルス式画像表示を模擬する方法としている。
サイクルパルス波形を有する第１制御信号を第１トランジスタのゲートに提供するステップ、
サイクルパルス波形を有し位相遅延を有するほかは第１制御信号と同じである第２制御信号を第２トランジスタのゲートに提供するステップ、
第１データ信号を該第１トランジスタのソースに提供し、該第１制御信号にトリガされる時、該回路が第１データ信号を駆動電圧出力線にフィードするステップ、
第２データ信号を第２トランジスタのソースに提供し、第２制御信号にトリガされる時、該回路が第２データ信号を駆動電圧出力線にフィードするステップ、
以上のステップにより発生した出力駆動電圧を画素に出力し画像を表示するステップ、
以上のステップを具えた陰極線管インパルス式画像表示を模擬する方法であって、
交流電力（ＡＣ）を制御電圧と駆動電圧として使用し、これによりこれら電圧がその制御、駆動過程中に正負の位相が交替して出現する現象を有し、その進行の過程は以下の方式で、時間点Ａ１からＡ６の時間順序で重複して循環し、即ち、
（ａ）時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1'の値はＶ1'で、且つ駆動電圧パルスＶLCの値Ｖ1'で、負極性である、
（ｂ）時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 となり正極性となり、且つ時間点Ａ２までそれを保持する、
（ｃ）その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 となり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 よりＶ1 （Ｖ1 ＜Ｖ2 ）に下降するが正極性であり、その値は時間点Ａ３まで保持される、
（ｄ）その後、時間が時間点Ａ３に進み、この時第Ｎ＋１個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’に下降し、それは負極性で、時間点Ａ４まで保持される、
（ｅ）その後、時間点Ａ４に至ると、駆動電圧パルスＤ1'の値はＶ1' で、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1 ’に上昇するが負極性であり、時間点Ａ５に至るまで保持され、
（ｆ）時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 に上昇し、正極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 となり、これを時間点Ａ６まで保持する、
以上を特徴とする。
請求項２の発明は、請求項１に記載の陰極線管インパルス式画像表示を模擬する方法において、各時間点間にあって模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）である時は、この時間期間にスクリーン上で黒線走査を行ない、フレーム間にブラックフレームを挿入するか或いはフレーム間でバックライトをオフするより優れた模擬機能、即ち、ＬＣＤによる陰極線管インパルス式画像表示の模擬機能を達成することを特徴とする、陰極線管インパルス式画像表示を模擬する方法としている。
総合すると、本発明の陰極線管インパルス式画像表示を模擬する方法は、周知の技術のブラックフレーム挿入、バックライト点滅、或いはその両者を組み合わせた方法により達成されたＬＣＤで陰極線管インパルス式画像表示を模擬する効果を達成し、且つ周知の技術よりも以下の点で優れている。
１．周知の技術に必要であった余分の周波数倍増設備或いはバックライト点滅設備にかかる費用を節約できる。
２．設備増加による電磁干渉を防止できる。
３．同一フレーム時間中の二種類の入力制御パルスＧ1 、Ｇ1'間の時間インターバルを実際の必要に応じて調整でき、同一フレーム時間中の液晶光学応答と黒線走査の時間長さ（特に黒線走査の）を調整できる。これにより、液晶ディスプレイの設計者は液晶材料により異なる光学応答特性が必要とする時間により黒線走査時間を調整でき、十分に設計の弾性を具え、且つ徹底的に周知の技術の残像により形成される画像オーバーラップと輪郭が曖昧になる現象を除去でき、画像の品質を最適化できる。これにより、本発明は確実にＬＣＤでＣＲＴディスプレイのインパルス式画像表示の効果と目的を模擬する目的と効果を達成している。
１．周知の技術に必要であった余分の周波数倍増設備或いはバックライト点滅設備にかかる費用を節約できる。
２．設備増加による電磁干渉を防止できる。
３．同一フレーム時間中の二種類の入力制御パルスＧ1 、Ｇ1'間の時間インターバルを実際の必要に応じて調整でき、同一フレーム時間中の液晶光学応答と黒線走査の時間長さ（特に黒線走査の）を調整できる。これにより、液晶ディスプレイの設計者は液晶材料により異なる光学応答特性が必要とする時間により黒線走査時間を調整でき、十分に設計の弾性を具え、且つ徹底的に周知の技術の残像により形成される画像オーバーラップと輪郭が曖昧になる現象を除去でき、画像の品質を最適化できる。これにより、本発明は確実にＬＣＤでＣＲＴディスプレイのインパルス式画像表示の効果と目的を模擬する目的と効果を達成している。
総合すると、本発明の陰極線管インパルス式画像表示を模擬する方法は確実に周知の技術の液晶ディスプレイの欠点と制限を改善しており、装置の費用コストを節約し、大幅にその機能を高めている。ゆえに、本発明の陰極線管インパルス式画像表示を模擬する方法は周知の技術よりも優れており、確実に産業上の利用価値を具え、新規性、進歩性を有している。
本発明は陰極線管インパルス式画像表示を模擬する方法を提供する。
本発明の各種の特徴と長所は以下の実施例で詳細に説明し並びによく理解されるように図を参照しながら説明する。そのうち、同じ部品については同じ参考符号を用いている。
以下の実施例中、波形（ｗａｖｅ ｆｏｒｍ）をツールとして、その液晶に印加する電圧及び液晶光学応答経路と行為を記述して本発明の長所と特徴について説明する。
以下の実施例中、図６、８、１０、１２及び１４中の横軸は時間、その単位はｍｓ、Ａ１からＡ６は時間順序により進行する時間点、その縦軸は駆動電圧でコード（ｃｏｄｅ）を表示単位とする。そのうち、上述の各図は説明しやすいように、この時間をフレーム時間を単位として（Ｎ−１）、Ｎ、（Ｎ＋１）、（Ｎ＋２）のフレーム時間区間（ｐａｒｔｉｔｉｏｎ）に分割され、図６中の（ａ）、図８中の（ａ）、図１０中の（ａ）、図１２中の（ａ）及び図１４中の（ａ）中の点線は液晶分子が異なる駆動電圧を印加された時の光学応答（即ちグレースケール応答）経路特性曲線である。この光学応答は通常液晶が現出する輝度とされ、その単位はｎｉｔｓ（カンデラ／平方センチメートル）である。
図６中の（ａ）から（ｅ）、図８中の（ａ）から（ｇ）、図１０中の（ａ）から（ｄ）、図１２中の（ａ）から（ｄ）、図１４中の（ａ）から（ｅ）中の電圧パルスの代表する符号の意義については、図５の（ｂ）、図７の（ｂ）、図９の（ｂ）、図１１の（ｂ）及び図１３の（ｂ）中の回路構造より了解できる。例えば、図６の（ｂ）中に示される波形は図５の（ｂ）中の模擬装置のトランジスタＱのゲートに印加される制御電圧パルスを代表し、図６の（ｃ）に示される波形は図５の（ｂ）中のトランジスタ（Ｑ’）のゲートに印加される制御電圧パルスを代表し、図６の（ｄ）に示される波形は図５の（ｂ）中のトランジスタ（Ｑ）のソースに印加される駆動電圧パルスを代表し、図６の（ｅ）に示される波形は図５の（ｂ）中のトランジスタ（Ｑ’）のソースに印加される駆動電圧パルスを代表し、ＶLCはこの模擬装置の発生する出力駆動電圧パルスであり、ＶCOM は参考電圧である。以上は図６の（ａ）から（ｅ）を相互に比較対照しやすくするためであり、その時間横軸は図６の（ｅ）の下に描かれたものを図６の（ａ）から（ｅ）が共同使用している。Ａ１からＡ６は時間順序により進行する時間点である。その他の図８、１０、１２、１４はいずれも以上と類似の方式で説明される。
以下に各実施例中に示される回路図、液晶表示コントローラ画素ユニットの制御電圧パルス波形、駆動電圧パルス波形及びその発生する光学応答特性曲線を以て、本発明の模擬装置と方法について説明する。
以下に図５の（ａ）、（ｂ）、及び図６の（ａ）から（ｅ）で本発明の第１実施例を説明する。先ず、図５の（ａ）は、本発明の第１実施例は複数のゲート線とデータ線の交点が構成する画素アレイ及び、複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図５の（ｂ）は本発明の実施例の模擬装置を示す。
模擬装置：
図５中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイのオーバードライブ装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇ1'）、第１入力データ線（Ｄ1 ）、第２入力データ線（Ｄ1'）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLC）、駆動電圧出力線（図示せず）、第１トランジスタ（Ｑ）、第２トランジスタ（Ｑ’）を具えている。
該第１トランジスタ（Ｑ）は第１入力制御線（Ｇ1 ）に接続された第１ゲートと、第１入力データ線（Ｄ1 ）に接続された第１ソースと、駆動電圧出力線及び第１コンデンサ（ＣS ）及び第２トランジスタ（Ｑ’）のドレインに接続された第１ドレインを具えている。
該第２トランジスタ（Ｑ’）は、第２入力制御線（Ｇ1'）に接続された第２ゲートと、第２入力データ線（Ｄ1'）に接続された第２ソースと、第１トランジスタ（Ｑ）のドレインと第２コンデンサ（ＣLC）及び駆動電圧出力線に接続された第２ドレインとを具えている。
第１コンデンサ及び第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線がオーバードライブ電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。その特徴は、これら第１と第２入力制御線が一つのゲートドライバに接続され、これら第１と第２入力データ線が一つのデータドライバに接続されたことにある。
模擬方法：
以下に本発明の第１実施例の模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有する第１制御信号（Ｇ1 ）を第１トランジスタ（Ｑ）の第１ゲートに提供するステップ、
サイクルパルス波形を有する第２制御信号（Ｇ1'）を第２トランジスタ（Ｑ' ）の第２ゲートに提供するステップ、該第２制御信号（Ｇ1'）は位相遅延のほかは第１制御信号（Ｇ1 ）と同じである、
第１データ信号（Ｄ1 ）を該第１トランジスタ（Ｑ）のソースに提供し、該第１制御信号（Ｇ1 ）にトリガされる時、該回路が第１データ信号（Ｄ1 ）を駆動電圧出力線にフィードするステップ、
第２データ信号（Ｄ1'）を第２トランジスタ（Ｑ' ）のソースに提供し、第２制御信号（Ｇ1'）にトリガされる時、該回路が第２データ信号（Ｄ1'）を駆動電圧出力線にフィードするステップ、
以上のステップにより発生した出力駆動電圧を画素に出力し画像を表示するステップ。
波形分析：
以下に図６の（ａ）から（ｅ）を参考にして詳細に本発明の第１実施例の図５の（ａ）及び（ｂ）の模擬装置の発生する制御電圧パルスＧ1 、Ｇ1'と駆動電圧パルスＤ1 、Ｄ1'、ＶLCの波形間の関係について説明する。
この装置の制御電圧パルスがＧ1 の時（図６の（ｂ））、その対応する駆動電圧パルスはＤ1 （図６の（ｄ））である。この装置の制御電圧パルスがＧ1'の時（図６の（ｃ））、その対応する駆動電圧パルスはＤ1'（図６の（ｅ））である。本発明の模擬装置が液晶に対して発生する実際の組合せ出力駆動電圧パルスはＶLC（図６の（ａ））である。
以下の討論中、駆動電圧Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 は一種のコード（ｃｏｄｅ）により表示される電圧値である。
ここで再度強調することは、これら駆動電圧が印加される時に瞬間的にその目標電圧を達成できるが、液晶分子が印加電圧を受けた後にはある時間の応答があってはじめてその目標光学応答位置を達成し、これは液晶自身の材料特性によるものである。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、且つ駆動電圧パルスＶLCの値もＶ1'（ｃｏｄｅ３２）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇し、それは負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、Ｇ1'、駆動電圧パルスＤ1 、Ｄ1'及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図６の（ａ）に示される点線（ａ）は模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図６の（ｃ）中の第Ｎ個のフレーム中のインパルスＧ1'部分に示されるｎはｎ個のパルスを表示し、それは同一フレーム中の制御電圧パルスＧ1 とＧ1'の間にｎ本の走査線の時間差があることを示す。即ち、この画素の観点から観ると、第１個のＧ1 パルスの後に、ｎ個のＧ1 パルスを経過しなければ、もう一つの制御電圧パルスＧ1'を入力できないことを示す。このｎの代表する時間インターバルの長さを設計者が液晶材料特性等の実際の必要により適宜調整して、黒線を走査してＣＲＴディスプレイのインパルス式画像表示模擬を行なえるようにすることができる。これが本考案の周知の技術より優れた最大の特徴である。
模擬装置：
図５中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイのオーバードライブ装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇ1'）、第１入力データ線（Ｄ1 ）、第２入力データ線（Ｄ1'）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLC）、駆動電圧出力線（図示せず）、第１トランジスタ（Ｑ）、第２トランジスタ（Ｑ’）を具えている。
該第１トランジスタ（Ｑ）は第１入力制御線（Ｇ1 ）に接続された第１ゲートと、第１入力データ線（Ｄ1 ）に接続された第１ソースと、駆動電圧出力線及び第１コンデンサ（ＣS ）及び第２トランジスタ（Ｑ’）のドレインに接続された第１ドレインを具えている。
該第２トランジスタ（Ｑ’）は、第２入力制御線（Ｇ1'）に接続された第２ゲートと、第２入力データ線（Ｄ1'）に接続された第２ソースと、第１トランジスタ（Ｑ）のドレインと第２コンデンサ（ＣLC）及び駆動電圧出力線に接続された第２ドレインとを具えている。
第１コンデンサ及び第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線がオーバードライブ電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。その特徴は、これら第１と第２入力制御線が一つのゲートドライバに接続され、これら第１と第２入力データ線が一つのデータドライバに接続されたことにある。
模擬方法：
以下に本発明の第１実施例の模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有する第１制御信号（Ｇ1 ）を第１トランジスタ（Ｑ）の第１ゲートに提供するステップ、
サイクルパルス波形を有する第２制御信号（Ｇ1'）を第２トランジスタ（Ｑ' ）の第２ゲートに提供するステップ、該第２制御信号（Ｇ1'）は位相遅延のほかは第１制御信号（Ｇ1 ）と同じである、
第１データ信号（Ｄ1 ）を該第１トランジスタ（Ｑ）のソースに提供し、該第１制御信号（Ｇ1 ）にトリガされる時、該回路が第１データ信号（Ｄ1 ）を駆動電圧出力線にフィードするステップ、
第２データ信号（Ｄ1'）を第２トランジスタ（Ｑ' ）のソースに提供し、第２制御信号（Ｇ1'）にトリガされる時、該回路が第２データ信号（Ｄ1'）を駆動電圧出力線にフィードするステップ、
以上のステップにより発生した出力駆動電圧を画素に出力し画像を表示するステップ。
波形分析：
以下に図６の（ａ）から（ｅ）を参考にして詳細に本発明の第１実施例の図５の（ａ）及び（ｂ）の模擬装置の発生する制御電圧パルスＧ1 、Ｇ1'と駆動電圧パルスＤ1 、Ｄ1'、ＶLCの波形間の関係について説明する。
この装置の制御電圧パルスがＧ1 の時（図６の（ｂ））、その対応する駆動電圧パルスはＤ1 （図６の（ｄ））である。この装置の制御電圧パルスがＧ1'の時（図６の（ｃ））、その対応する駆動電圧パルスはＤ1'（図６の（ｅ））である。本発明の模擬装置が液晶に対して発生する実際の組合せ出力駆動電圧パルスはＶLC（図６の（ａ））である。
以下の討論中、駆動電圧Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 は一種のコード（ｃｏｄｅ）により表示される電圧値である。
ここで再度強調することは、これら駆動電圧が印加される時に瞬間的にその目標電圧を達成できるが、液晶分子が印加電圧を受けた後にはある時間の応答があってはじめてその目標光学応答位置を達成し、これは液晶自身の材料特性によるものである。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、且つ駆動電圧パルスＶLCの値もＶ1'（ｃｏｄｅ３２）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇し、それは負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、Ｇ1'、駆動電圧パルスＤ1 、Ｄ1'及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図６の（ａ）に示される点線（ａ）は模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図６の（ｃ）中の第Ｎ個のフレーム中のインパルスＧ1'部分に示されるｎはｎ個のパルスを表示し、それは同一フレーム中の制御電圧パルスＧ1 とＧ1'の間にｎ本の走査線の時間差があることを示す。即ち、この画素の観点から観ると、第１個のＧ1 パルスの後に、ｎ個のＧ1 パルスを経過しなければ、もう一つの制御電圧パルスＧ1'を入力できないことを示す。このｎの代表する時間インターバルの長さを設計者が液晶材料特性等の実際の必要により適宜調整して、黒線を走査してＣＲＴディスプレイのインパルス式画像表示模擬を行なえるようにすることができる。これが本考案の周知の技術より優れた最大の特徴である。
以下に図７中の（ａ）、（ｂ）及び図８中の（ａ）から（ｇ）を参照して本発明の第２実施例を説明する。先ず、図７中の（ａ）は、本実施例の複数のゲート線とデータ線の交点が構成する画素アレイ、及び複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図７中、（ｂ）は本実施例の液晶ディスプレイの模擬装置を示す。
模擬装置：
図７中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇ1'）、第１入力データ線（Ｄ1 ）、第２入力データ線（Ｄ1'）、第３入力データ線（Ｄ’）、第４入力データ線（Ｄ）、第５入力データ線（ＤS ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLC）、第３トランジスタ（Ｑ３）、第４トランジスタ（Ｑ４）、駆動電圧出力線（図示せず）、第１トランジスタ（Ｑ）、第２トランジスタ（Ｑ’）を具えている。
該第１トランジスタ（Ｑ）は第１入力制御線（Ｇ1 ）に接続された第１ゲートと、第１入力データ線（Ｄ1 ）に接続された第１ソースと、駆動電圧出力線及び第１コンデンサ（ＣS ）及び第２トランジスタ（Ｑ’）のドレインに接続された第１ドレインを具えている。
該第２トランジスタ（Ｑ’）は、第２入力制御線（Ｇ1'）に接続された第２ゲートと、第２入力データ線（Ｄ1'）に接続された第２ソースと、第１トランジスタ（Ｑ）のドレインと第２コンデンサ（ＣLC）及び駆動電圧出力線に接続された第２ドレインとを具えている。
第１コンデンサ及び第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線がオーバードライブ電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。その特徴は、これら第１と第２入力制御線（Ｇ1 、Ｇ1'）が一つのゲートドライバに接続され、及びこれら第１と第２入力データ線（Ｄ1 、Ｄ1'）がそれぞれ並列に接続された第３と第４トランジスタ（Ｑ３、Ｑ４）のドレインに接続され、この並列に接続された第３と第４トランジスタのソースが一つのデータドライバに接続され、そのゲートがそれぞれ第３と第４入力データ線（Ｄ、Ｄ’）に接続され、且つ、第１と第２制御信号Ｇ1 、Ｇ1'のサイクルパルス波形の間の時間差はｎ個のパルスのｎ本の走査線間の時間差であり、調整可能であることである。
模擬方法：
以下に本発明の第２実施例の液晶ディスプレイのオーバードライブ装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有する第１制御信号（Ｇ1 ）を第１トランジスタのゲートに提供するステップ、
サイクルパルス波形を有する第２制御信号（Ｇ1'）を第２トランジスタのゲートに提供するステップ、該第２制御信号（Ｇ1'）は位相遅延のほかは第１制御信号と同じである、 第５データ信号（Ｄ1 ）を並列に接続された第３トランジスタ（Ｑ３）と第４トランジスタ（Ｑ４）のソースに提供するステップ、
第３データ信号（Ｄ’）を第３トランジスタ（Ｑ３）のゲートに提供し、そのドレインに発生する電圧パルスを第１トランジスタ（Ｑ）のソースに提供して第１データ信号（Ｄ1 ）となし、該第１トランジスタ（Ｑ１）が該第１制御信号（Ｇ1 ）にトリガされる時、該回路が第１データ信号（Ｄ1 ）を該駆動電圧出力線にフィードするステップ、
該第４データ信号（Ｄ）を第４トランジスタ（Ｑ４）のソースに提供し、そのドレインが発生する電圧パルス信号を第２トランジスタ（Ｑ' ）のソースに提供して第２データ信号（Ｄ1'）となし、第２トランジスタ（Ｑ' ）が該第２制御信号（Ｇ1'）にトリガされる時、この回路が第２データ信号（Ｄ1'）を駆動電圧出力線にフィードするステップ、
以上のステップで発生する出力駆動電圧を画素に出力して画像を表示するステップ
波形分析：
以下に図８の（ａ）から（ｇ）を参考にして、詳細に本発明の図７の（ａ）、（ｂ）の第２実施例の模擬装置の発生する制御電圧パルスＧ1 、Ｇ1'と駆動電圧パルスＤ1 、Ｄ1'、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）で、負極性であり、且つ駆動電圧パルスＶLCの値もＶ1'（ｃｏｄｅ３２）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、正極性となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、正極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、Ｇ1'、駆動電圧パルスＤ1 、Ｄ1'及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図８の（ｄ）と（ｅ）は図７の（ａ）中の第３と第４データ信号電圧パルスの波形である。
図８の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図８の（ｃ）中の第Ｎ個のフレーム中のインパルスＧ1'部分に示されるｎはｎ個のパルスを表示し、それは同一フレーム中の制御電圧パルスＧ1 とＧ1'の間にｎ本の走査線の時間差があることを示す。即ち、この画素の観点から観ると、第１個のＧ1 パルスの後に、ｎ個のＧ1 パルスを経過しなければ、もう一つの制御電圧パルスＧ1'を入力できないことを示す。このｎの代表する時間インターバルの長さを設計者が液晶材料特性等の実際の必要により適宜調整して、黒線を走査してＣＲＴディスプレイのインパルス式画像表示模擬を行なえるようにすることができる。これが本考案の周知の技術より優れた最大の特徴である。
本実施例の以上の模擬装置の出力する駆動電圧パルスＶLCの波形は説明と理解に便利であるように、実施例１と同じとされ、説明過程が複雑すぎて理解できなくなるという状況を防止している。しかし、設計者は必要に応じてこの波形を各種の変化を有するものに設計できる。
模擬装置：
図７中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇ1'）、第１入力データ線（Ｄ1 ）、第２入力データ線（Ｄ1'）、第３入力データ線（Ｄ’）、第４入力データ線（Ｄ）、第５入力データ線（ＤS ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLC）、第３トランジスタ（Ｑ３）、第４トランジスタ（Ｑ４）、駆動電圧出力線（図示せず）、第１トランジスタ（Ｑ）、第２トランジスタ（Ｑ’）を具えている。
該第１トランジスタ（Ｑ）は第１入力制御線（Ｇ1 ）に接続された第１ゲートと、第１入力データ線（Ｄ1 ）に接続された第１ソースと、駆動電圧出力線及び第１コンデンサ（ＣS ）及び第２トランジスタ（Ｑ’）のドレインに接続された第１ドレインを具えている。
該第２トランジスタ（Ｑ’）は、第２入力制御線（Ｇ1'）に接続された第２ゲートと、第２入力データ線（Ｄ1'）に接続された第２ソースと、第１トランジスタ（Ｑ）のドレインと第２コンデンサ（ＣLC）及び駆動電圧出力線に接続された第２ドレインとを具えている。
第１コンデンサ及び第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線がオーバードライブ電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。その特徴は、これら第１と第２入力制御線（Ｇ1 、Ｇ1'）が一つのゲートドライバに接続され、及びこれら第１と第２入力データ線（Ｄ1 、Ｄ1'）がそれぞれ並列に接続された第３と第４トランジスタ（Ｑ３、Ｑ４）のドレインに接続され、この並列に接続された第３と第４トランジスタのソースが一つのデータドライバに接続され、そのゲートがそれぞれ第３と第４入力データ線（Ｄ、Ｄ’）に接続され、且つ、第１と第２制御信号Ｇ1 、Ｇ1'のサイクルパルス波形の間の時間差はｎ個のパルスのｎ本の走査線間の時間差であり、調整可能であることである。
模擬方法：
以下に本発明の第２実施例の液晶ディスプレイのオーバードライブ装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有する第１制御信号（Ｇ1 ）を第１トランジスタのゲートに提供するステップ、
サイクルパルス波形を有する第２制御信号（Ｇ1'）を第２トランジスタのゲートに提供するステップ、該第２制御信号（Ｇ1'）は位相遅延のほかは第１制御信号と同じである、 第５データ信号（Ｄ1 ）を並列に接続された第３トランジスタ（Ｑ３）と第４トランジスタ（Ｑ４）のソースに提供するステップ、
第３データ信号（Ｄ’）を第３トランジスタ（Ｑ３）のゲートに提供し、そのドレインに発生する電圧パルスを第１トランジスタ（Ｑ）のソースに提供して第１データ信号（Ｄ1 ）となし、該第１トランジスタ（Ｑ１）が該第１制御信号（Ｇ1 ）にトリガされる時、該回路が第１データ信号（Ｄ1 ）を該駆動電圧出力線にフィードするステップ、
該第４データ信号（Ｄ）を第４トランジスタ（Ｑ４）のソースに提供し、そのドレインが発生する電圧パルス信号を第２トランジスタ（Ｑ' ）のソースに提供して第２データ信号（Ｄ1'）となし、第２トランジスタ（Ｑ' ）が該第２制御信号（Ｇ1'）にトリガされる時、この回路が第２データ信号（Ｄ1'）を駆動電圧出力線にフィードするステップ、
以上のステップで発生する出力駆動電圧を画素に出力して画像を表示するステップ
波形分析：
以下に図８の（ａ）から（ｇ）を参考にして、詳細に本発明の図７の（ａ）、（ｂ）の第２実施例の模擬装置の発生する制御電圧パルスＧ1 、Ｇ1'と駆動電圧パルスＤ1 、Ｄ1'、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）で、負極性であり、且つ駆動電圧パルスＶLCの値もＶ1'（ｃｏｄｅ３２）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、正極性となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、正極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、Ｇ1'、駆動電圧パルスＤ1 、Ｄ1'及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図８の（ｄ）と（ｅ）は図７の（ａ）中の第３と第４データ信号電圧パルスの波形である。
図８の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図８の（ｃ）中の第Ｎ個のフレーム中のインパルスＧ1'部分に示されるｎはｎ個のパルスを表示し、それは同一フレーム中の制御電圧パルスＧ1 とＧ1'の間にｎ本の走査線の時間差があることを示す。即ち、この画素の観点から観ると、第１個のＧ1 パルスの後に、ｎ個のＧ1 パルスを経過しなければ、もう一つの制御電圧パルスＧ1'を入力できないことを示す。このｎの代表する時間インターバルの長さを設計者が液晶材料特性等の実際の必要により適宜調整して、黒線を走査してＣＲＴディスプレイのインパルス式画像表示模擬を行なえるようにすることができる。これが本考案の周知の技術より優れた最大の特徴である。
本実施例の以上の模擬装置の出力する駆動電圧パルスＶLCの波形は説明と理解に便利であるように、実施例１と同じとされ、説明過程が複雑すぎて理解できなくなるという状況を防止している。しかし、設計者は必要に応じてこの波形を各種の変化を有するものに設計できる。
以下に図９中の（ａ）、（ｂ）及び図１０中の（ａ）から（ｄ）を参照して本発明の第３実施例を説明する。先ず、図９中の（ａ）は、本実施例の複数のゲート線とデータ線の交点が構成する画素アレイ、及び複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図９中、（ｂ）は本実施例の液晶ディスプレイの模擬装置を示す。
模擬装置：
図９中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇ1'）、第１入力データ線（Ｄ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ）、第２トランジスタ（Ｑ’）を具えている。
該第１トランジスタ（Ｑ）は、第１入力制御線（Ｇ1 ）に接続された第１ゲート、第１入力データ線（Ｄ1 ）に接続された第１ソース、及び、駆動電圧出力線と第１コンデンサ（ＣS ）及び第２トランジスタ（Ｑ’）の第２ドレインに接続された第１ドレインを具えている。
該第２トランジスタ（Ｑ’）は、第２入力制御線（Ｇ1'）に接続された第２ゲート、接地した第２ソース、及び第１トランジスタ（Ｑ）のドレインと第２コンデンサ（ＣLS）及び駆動電圧出力線に接続された第２ドレインを具えている。
該第１コンデンサと第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線は模擬電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。
その特徴は、第１及び第２入力制御線がゲートドライバに接続され、該第１入力データ線がデータドライバに接続され、第１と第２制御信号のサイクルパルス波形の間の時間差がｎ個のパルスのｎ本の走査線間の時間差とされて、調整可能であることである。
模擬方法：
以下に本発明の第３実施例の模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有する第１制御信号（Ｇ1 ）を第１トランジスタの第１ゲートに提供するステップ、
サイクルパルス波形を有する第２制御信号（Ｇ1'）を第２トランジスタ（Ｑ’）の第２ゲートに提供するステップ、該第２制御信号（Ｇ1'）は位相遅延のほかは第１制御信号と同じである、
第１データ信号（Ｄ1 ）を第１トランジスタ（Ｑ）のソースに提供し、第１制御信号（Ｇ1 ）にトリガされる時、該回路が第１データ信号（Ｄ1 ）を該駆動電圧出力線にフィードするステップ、
該第２制御信号（Ｇ1'）にトリガされる時、この回路が接地電位（ｃｏｄｅ０）を駆動電圧出力線にフィードするステップ、
以上のステップで発生する出力駆動電圧を画素に出力して画像を表示するステップ
波形分析：
以下に図１０の（ａ）から（ｄ）を参考にして、詳細に本発明の図３実施例の模擬装置の発生する制御電圧パルスＧ1 、Ｇ1'と駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ2'（ｃｏｄｅ３２）で（第２トランジスタのソースがＶCOM に接続されているため）、駆動電圧パルスＶLCの値はＶCOM であり、時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 （ｃｏｄｅ３２）となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1 の値はＶ2 （ｃｏｄｅ３２）となり、制御電圧パルスＧ1'の作用により（第２トランジスタのソースがＶCOM に接続されているため）、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1 の値はＶ3'（ｃｏｄｅ１２０）で負極性であり、制御電圧パルスＧ1'の作用により（且つ第２トランジスタのソースがＶCOM に接続されているため）、駆動電圧パルスＶLCの値はＶCOM （ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、Ｇ1'、駆動電圧パルスＤ1 、Ｄ1'及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１０の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCがＶCOM の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図１０の（ｃ）中の第Ｎ個のフレーム中のインパルスＧ1'部分に示されるｎはｎ個のパルスを表示し、それは同一フレーム中の制御電圧パルスＧ1 とＧ1'の間にｎ本の走査線の時間差があることを示す。即ち、この画素の観点から観ると、第１個のＧ1 パルスの後に、ｎ個のＧ1 パルスを経過しなければ、もう一つの制御電圧パルスＧ1'を入力できないことを示す。このｎの代表する時間インターバルの長さを設計者が液晶材料特性等の実際の必要により適宜調整して、黒線を走査してＣＲＴディスプレイのインパルス式画像表示模擬を行なえるようにすることができる。これが本考案の周知の技術より優れた最大の特徴である。
模擬装置：
図９中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇ1'）、第１入力データ線（Ｄ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ）、第２トランジスタ（Ｑ’）を具えている。
該第１トランジスタ（Ｑ）は、第１入力制御線（Ｇ1 ）に接続された第１ゲート、第１入力データ線（Ｄ1 ）に接続された第１ソース、及び、駆動電圧出力線と第１コンデンサ（ＣS ）及び第２トランジスタ（Ｑ’）の第２ドレインに接続された第１ドレインを具えている。
該第２トランジスタ（Ｑ’）は、第２入力制御線（Ｇ1'）に接続された第２ゲート、接地した第２ソース、及び第１トランジスタ（Ｑ）のドレインと第２コンデンサ（ＣLS）及び駆動電圧出力線に接続された第２ドレインを具えている。
該第１コンデンサと第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線は模擬電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。
その特徴は、第１及び第２入力制御線がゲートドライバに接続され、該第１入力データ線がデータドライバに接続され、第１と第２制御信号のサイクルパルス波形の間の時間差がｎ個のパルスのｎ本の走査線間の時間差とされて、調整可能であることである。
模擬方法：
以下に本発明の第３実施例の模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有する第１制御信号（Ｇ1 ）を第１トランジスタの第１ゲートに提供するステップ、
サイクルパルス波形を有する第２制御信号（Ｇ1'）を第２トランジスタ（Ｑ’）の第２ゲートに提供するステップ、該第２制御信号（Ｇ1'）は位相遅延のほかは第１制御信号と同じである、
第１データ信号（Ｄ1 ）を第１トランジスタ（Ｑ）のソースに提供し、第１制御信号（Ｇ1 ）にトリガされる時、該回路が第１データ信号（Ｄ1 ）を該駆動電圧出力線にフィードするステップ、
該第２制御信号（Ｇ1'）にトリガされる時、この回路が接地電位（ｃｏｄｅ０）を駆動電圧出力線にフィードするステップ、
以上のステップで発生する出力駆動電圧を画素に出力して画像を表示するステップ
波形分析：
以下に図１０の（ａ）から（ｄ）を参考にして、詳細に本発明の図３実施例の模擬装置の発生する制御電圧パルスＧ1 、Ｇ1'と駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ2'（ｃｏｄｅ３２）で（第２トランジスタのソースがＶCOM に接続されているため）、駆動電圧パルスＶLCの値はＶCOM であり、時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 （ｃｏｄｅ３２）となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1 の値はＶ2 （ｃｏｄｅ３２）となり、制御電圧パルスＧ1'の作用により（第２トランジスタのソースがＶCOM に接続されているため）、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1 の値はＶ3'（ｃｏｄｅ１２０）で負極性であり、制御電圧パルスＧ1'の作用により（且つ第２トランジスタのソースがＶCOM に接続されているため）、駆動電圧パルスＶLCの値はＶCOM （ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、Ｇ1'、駆動電圧パルスＤ1 、Ｄ1'及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１０の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCがＶCOM の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図１０の（ｃ）中の第Ｎ個のフレーム中のインパルスＧ1'部分に示されるｎはｎ個のパルスを表示し、それは同一フレーム中の制御電圧パルスＧ1 とＧ1'の間にｎ本の走査線の時間差があることを示す。即ち、この画素の観点から観ると、第１個のＧ1 パルスの後に、ｎ個のＧ1 パルスを経過しなければ、もう一つの制御電圧パルスＧ1'を入力できないことを示す。このｎの代表する時間インターバルの長さを設計者が液晶材料特性等の実際の必要により適宜調整して、黒線を走査してＣＲＴディスプレイのインパルス式画像表示模擬を行なえるようにすることができる。これが本考案の周知の技術より優れた最大の特徴である。
以下に図１１中の（ａ）、（ｂ）及び図１２中の（ａ）から（ｄ）を参照して本発明の第４実施例を説明する。先ず、図１１中の（ａ）は、本実施例の複数のゲート線とデータ線の交点が構成する画素アレイ、及び複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図１１中、（ｂ）は本実施例の液晶ディスプレイの模擬装置を示す。
模擬装置：
図１１中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇm ）、第１入力データ線（Ｄ1 ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ１）を具えている。
そのうち、第１コンデンサと第２コンデンサはそれぞれ接地し、駆動電圧出力線は模擬駆動電圧をＬＣＤの画素に出力して画像を表示するのに用いられる。
その特徴は、該入力データ線がデータドライバに接続され、入力制御線がゲートドライバに接続され、該ゲートドライバが出力許可（ＯＥ；ｏｕｔｐｕｔ ｅｎａｂｌｅ）入力線と開始水平パルス（ＳＴＨ；ｓｔａｒｔ ｐｕｌｓｅ ｈｏｒｉｚｏｎｔａｌ）入力線を具え、且つこれら入力線を通して関係信号を受け取って該入力制御線の同期制御電圧パルスＧ１、Ｇｍを発生し、入力制御線を通してトランジスタのゲートに供給し、その制御により発生する駆動電圧パルスＶLCがスクリーン上で相互にｍ本の走査線隔たった２本の同期走査線を同時に発生して画像を表示することにある。
模擬方法：
以下に本発明の第４実施例の液晶ディスプレイの模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有するデータ信号（Ｄ1 ）を第１トランジスタ（Ｑ１）のソースに提供するステップ、
ＯＥとＳＴＨ制御信号を該ゲートドライバに提供して該ゲートドライバが同期制御信号Ｇ１、Ｇｍを発生するのを許可して第１と第２入力制御線を通して第１トランジスタ（Ｑ１）のゲートに提供させるステップ、
これら同期制御信号Ｇ１、Ｇｍにトリガされる時、この回路がデータ信号を該駆動電圧出力線にフィードするステップ、
以上のステップで発生した出力駆動電圧を画素に提供し画像を表示するステップ、
波形分析：
以下に図１２の（ａ）から（ｄ）を参考にして詳細に本発明の第４実施例の図１１の（ａ）及び（ｂ）の模擬装置の発生する制御電圧パルスＧ1 、Ｇｍと駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、負極性であり、且つ駆動電圧パルスＶLCの値もＶ1'（ｃｏｄｅ０）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、正極性となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、駆動電圧パルスＤ1 及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１２の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図１２の（ｃ）中のＨｓｙｎｃは制御電圧パルスＧ1 とＧm が同期信号であることを表示する。
本実施例の設計によると、制御電圧パルスＧ1 とＧm が同期の制御電圧パルスであり、Ｇm の制御で発生する走査線とＧ1 の制御で発生する走査線はスクリーン上でｍ−１本の走査線のインターバルを有し、この二種類の走査線がスクリーン上で同期方式で走査を行なう。該制御電圧パルスＧm と駆動電圧パルスＤ1 、ＶLCの波形間の関係は、上述の制御電圧パルスＧm と駆動電圧パルスＤ1 、ＶLCの波形間の関係（即ち、図１２の（ａ）から（ｄ）で説明したとおり）と同じであるため、重複した説明は行なわない。
本実施例の上述の模擬装置の出力する駆動電圧パルスＶLCの波形は説明と理解のために実施例１と同じとされて、説明過程中に複雑過ぎて理解が難しくなる状況を防止している。しかし設計者は実際の必要に応じてこの波形設計を各種変化を具備する波形に設計することができる。
ここで特に強調しなければならないことは、この液晶駆動電圧パルスＶLCの値が正極性或いは負極性のいずれであっても、ただそれが設定された目標準位を達成することができれば、いずれも液晶光学反応のオーバードライブの目的と効果を達成できるということである。
このほか、本発明の設計の特徴によると、同一フレーム（例えば第Ｎ個のフレーム）中の二つの相互に連続する制御電圧パルスＧ1 （図１２中、（ｂ））とＧm （図１２中、（ｃ））の間のインターバルｍは実際に達成したい効果と設計により必要に応じて調整できることであり、これが本発明の重要な特徴であり、現在ある関係技術にはないことである。
模擬装置：
図１１中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇm ）、第１入力データ線（Ｄ1 ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ１）を具えている。
そのうち、第１コンデンサと第２コンデンサはそれぞれ接地し、駆動電圧出力線は模擬駆動電圧をＬＣＤの画素に出力して画像を表示するのに用いられる。
その特徴は、該入力データ線がデータドライバに接続され、入力制御線がゲートドライバに接続され、該ゲートドライバが出力許可（ＯＥ；ｏｕｔｐｕｔ ｅｎａｂｌｅ）入力線と開始水平パルス（ＳＴＨ；ｓｔａｒｔ ｐｕｌｓｅ ｈｏｒｉｚｏｎｔａｌ）入力線を具え、且つこれら入力線を通して関係信号を受け取って該入力制御線の同期制御電圧パルスＧ１、Ｇｍを発生し、入力制御線を通してトランジスタのゲートに供給し、その制御により発生する駆動電圧パルスＶLCがスクリーン上で相互にｍ本の走査線隔たった２本の同期走査線を同時に発生して画像を表示することにある。
模擬方法：
以下に本発明の第４実施例の液晶ディスプレイの模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有するデータ信号（Ｄ1 ）を第１トランジスタ（Ｑ１）のソースに提供するステップ、
ＯＥとＳＴＨ制御信号を該ゲートドライバに提供して該ゲートドライバが同期制御信号Ｇ１、Ｇｍを発生するのを許可して第１と第２入力制御線を通して第１トランジスタ（Ｑ１）のゲートに提供させるステップ、
これら同期制御信号Ｇ１、Ｇｍにトリガされる時、この回路がデータ信号を該駆動電圧出力線にフィードするステップ、
以上のステップで発生した出力駆動電圧を画素に提供し画像を表示するステップ、
波形分析：
以下に図１２の（ａ）から（ｄ）を参考にして詳細に本発明の第４実施例の図１１の（ａ）及び（ｂ）の模擬装置の発生する制御電圧パルスＧ1 、Ｇｍと駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 及びＶLCの波形に参考電圧ＶCOM に対して正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、負極性であり、且つ駆動電圧パルスＶLCの値もＶ1'（ｃｏｄｅ０）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、正極性となり、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、負極性となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1'の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1'の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧ1 、駆動電圧パルスＤ1 及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１２の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
このほか、図１２の（ｃ）中のＨｓｙｎｃは制御電圧パルスＧ1 とＧm が同期信号であることを表示する。
本実施例の設計によると、制御電圧パルスＧ1 とＧm が同期の制御電圧パルスであり、Ｇm の制御で発生する走査線とＧ1 の制御で発生する走査線はスクリーン上でｍ−１本の走査線のインターバルを有し、この二種類の走査線がスクリーン上で同期方式で走査を行なう。該制御電圧パルスＧm と駆動電圧パルスＤ1 、ＶLCの波形間の関係は、上述の制御電圧パルスＧm と駆動電圧パルスＤ1 、ＶLCの波形間の関係（即ち、図１２の（ａ）から（ｄ）で説明したとおり）と同じであるため、重複した説明は行なわない。
本実施例の上述の模擬装置の出力する駆動電圧パルスＶLCの波形は説明と理解のために実施例１と同じとされて、説明過程中に複雑過ぎて理解が難しくなる状況を防止している。しかし設計者は実際の必要に応じてこの波形設計を各種変化を具備する波形に設計することができる。
ここで特に強調しなければならないことは、この液晶駆動電圧パルスＶLCの値が正極性或いは負極性のいずれであっても、ただそれが設定された目標準位を達成することができれば、いずれも液晶光学反応のオーバードライブの目的と効果を達成できるということである。
このほか、本発明の設計の特徴によると、同一フレーム（例えば第Ｎ個のフレーム）中の二つの相互に連続する制御電圧パルスＧ1 （図１２中、（ｂ））とＧm （図１２中、（ｃ））の間のインターバルｍは実際に達成したい効果と設計により必要に応じて調整できることであり、これが本発明の重要な特徴であり、現在ある関係技術にはないことである。
以下に図１３中の（ａ）、（ｂ）及び図１４中の（ａ）から（ｅ）を参照して本発明の第５実施例を説明する。この第５実施例と以下に説明する第６実施例の装置はいずれも図１３の（ａ）及び（ｂ）を使用して説明され、その目的は、同じ装置を使用して異なる制御方法でスクリーン上に異なる表示効果を達成できることを説明するためである。
まず、図１３中の（ａ）は、第５実施例の複数のゲート線とデータ線の交点が構成する画素アレイ、及び複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図１３中、（ｂ）は本実施例の液晶ディスプレイの模擬装置を示す。
模擬装置：
図１３中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇm+1 ）、第３入力制御線（Ｇ2m+1）、第１入力データ線（Ｄ1 ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ１）を具えている。
該第１トランジスタ（Ｑ１）は、第１入力制御線（Ｇ1 ）或いは第２入力制御線（Ｇm+1 ）或いは第３入力制御線（Ｇ2m+1）に接続されたゲート、第１入力データ線（Ｄ1 ）に接続されたソース、及び、駆動電圧出力線と二つの並列に接続されたコンデンサ（ＣS 、ＣLS）に接続されたドレインを具えている。
該第１コンデンサと第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線は模擬駆動電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。
その特徴は、入力データ線が一つのデータドライバに接続され、入力制御線がゲートドライバに接続され、該ゲートドライバが第１、第２及び第３出力許可（ＯＥ；ｏｕｔｐｕｔ ｅｎａｂｌｅ）入力線と開始水平パルス（ＳＴＨ；ｓｔａｒｔ ｐｕｌｓｅ ｈｏｒｉｚｏｎｔａｌ）入力線を具え、且つこれら入力線を通して関係信号を受け取り、これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力に同期の二組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスより選出される。即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）。この三組の制御電圧パルスより選出されて組み合わされた二組の制御電圧パルス（１，３）或いは（１，２）或いは（２，３）が循環交替モードでそれが対応する第１、第２或いは第３入力制御線を通してトランジスタ（Ｑ１）のゲートに供給される。
その制御により発生する駆動電圧パルスＶLCはスクリーン上で画素を循環交替モードで駆動し、第１から第２ｍ＋１線より開始して同時に２ｍ走査線のインターバルを有する２本の走査線を発生し、画像を表示する。
駆動方法：
以下に本発明の第５実施例の液晶ディスプレイの模擬駆動装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有するデータ信号（Ｄ1 ）をトランジスタ（Ｑ１）のソースに提供するステップ、
ＯＥとＳＴＨ制御信号をゲートドライバの第１、第２及び第３ＯＥ入力線とＳＴＨ入力線に提供し、且つこれら入力線を通して関係信号を受け取るステップ。これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力端に同期の二組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスより選出され、即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）であり、この三組の制御電圧パルスより選出されて組み合わされた二組の制御電圧パルス（１，３）或いは（１，２）或いは（２，３）が循環交替モードでそれが対応する第１、第２或いは第３入力制御線を通してこれらトランジスタ（Ｑ１）のゲートに供給される。
その特徴は、これら二組の同期制御信号（１，３）或いは（１，２）或いは（２，３）にトリガされる時、この回路がデータ信号を駆動電圧出力線にフィードし、及び、
以上のステップで発生した出力駆動電圧がこれら画素に出力されてスクリーン上に第１から第２ｍ＋１の走査線より開始して循環交替モードで相互に２ｍの走査線隔たった２本の同期走査線を発生し、画像を表示する。
波形分析：
以下に図１４の（ａ）から（ｅ）を参考にして詳細に本発明の第５実施例の図１３の（ａ）及び（ｂ）の液晶オーバードライブ装置の発生する制御電圧パルス（Ｇ1 、Ｇm ）、（Ｇm+1 、Ｇ2m）、（Ｇ2m+1、Ｇ3m）と駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対する正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧm+1 、Ｇ2m+1、駆動電圧パルスＤ1 及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１４の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
本実施例の上述の模擬装置の出力する駆動電圧パルスＶLCの波形は説明と理解のために実施例１と同じとされて、説明過程中に複雑過ぎて理解が難しくなる状況を防止している。しかし設計者は実際の必要に応じてこの波形設計を各種変化を具備する波形に設計することができる。
本実施例の目的は、スクリーン上に２本の同期走査線を展開することにあり、それは図１４中の（ａ）、（ｂ）、（ｃ）に示されるようであり、Ｇ1 、Ｇm+1 、Ｇ2m+1は同期制御電圧パルスであり、その制御により発生した駆動電圧パルスがスクリーン上で二組の走査線を発生し、それは相互に２ｍ本走査線のインターバルを以て同期走査を行なう。
まず、図１３中の（ａ）は、第５実施例の複数のゲート線とデータ線の交点が構成する画素アレイ、及び複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図１３中、（ｂ）は本実施例の液晶ディスプレイの模擬装置を示す。
模擬装置：
図１３中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇm+1 ）、第３入力制御線（Ｇ2m+1）、第１入力データ線（Ｄ1 ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ１）を具えている。
該第１トランジスタ（Ｑ１）は、第１入力制御線（Ｇ1 ）或いは第２入力制御線（Ｇm+1 ）或いは第３入力制御線（Ｇ2m+1）に接続されたゲート、第１入力データ線（Ｄ1 ）に接続されたソース、及び、駆動電圧出力線と二つの並列に接続されたコンデンサ（ＣS 、ＣLS）に接続されたドレインを具えている。
該第１コンデンサと第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線は模擬駆動電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。
その特徴は、入力データ線が一つのデータドライバに接続され、入力制御線がゲートドライバに接続され、該ゲートドライバが第１、第２及び第３出力許可（ＯＥ；ｏｕｔｐｕｔ ｅｎａｂｌｅ）入力線と開始水平パルス（ＳＴＨ；ｓｔａｒｔ ｐｕｌｓｅ ｈｏｒｉｚｏｎｔａｌ）入力線を具え、且つこれら入力線を通して関係信号を受け取り、これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力に同期の二組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスより選出される。即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）。この三組の制御電圧パルスより選出されて組み合わされた二組の制御電圧パルス（１，３）或いは（１，２）或いは（２，３）が循環交替モードでそれが対応する第１、第２或いは第３入力制御線を通してトランジスタ（Ｑ１）のゲートに供給される。
その制御により発生する駆動電圧パルスＶLCはスクリーン上で画素を循環交替モードで駆動し、第１から第２ｍ＋１線より開始して同時に２ｍ走査線のインターバルを有する２本の走査線を発生し、画像を表示する。
駆動方法：
以下に本発明の第５実施例の液晶ディスプレイの模擬駆動装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有するデータ信号（Ｄ1 ）をトランジスタ（Ｑ１）のソースに提供するステップ、
ＯＥとＳＴＨ制御信号をゲートドライバの第１、第２及び第３ＯＥ入力線とＳＴＨ入力線に提供し、且つこれら入力線を通して関係信号を受け取るステップ。これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力端に同期の二組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスより選出され、即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）であり、この三組の制御電圧パルスより選出されて組み合わされた二組の制御電圧パルス（１，３）或いは（１，２）或いは（２，３）が循環交替モードでそれが対応する第１、第２或いは第３入力制御線を通してこれらトランジスタ（Ｑ１）のゲートに供給される。
その特徴は、これら二組の同期制御信号（１，３）或いは（１，２）或いは（２，３）にトリガされる時、この回路がデータ信号を駆動電圧出力線にフィードし、及び、
以上のステップで発生した出力駆動電圧がこれら画素に出力されてスクリーン上に第１から第２ｍ＋１の走査線より開始して循環交替モードで相互に２ｍの走査線隔たった２本の同期走査線を発生し、画像を表示する。
波形分析：
以下に図１４の（ａ）から（ｅ）を参考にして詳細に本発明の第５実施例の図１３の（ａ）及び（ｂ）の液晶オーバードライブ装置の発生する制御電圧パルス（Ｇ1 、Ｇm ）、（Ｇm+1 、Ｇ2m）、（Ｇ2m+1、Ｇ3m）と駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 、Ｄ1'及びＶLCの波形に参考電圧ＶCOM に対する正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧm+1 、Ｇ2m+1、駆動電圧パルスＤ1 及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１４の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
本実施例の上述の模擬装置の出力する駆動電圧パルスＶLCの波形は説明と理解のために実施例１と同じとされて、説明過程中に複雑過ぎて理解が難しくなる状況を防止している。しかし設計者は実際の必要に応じてこの波形設計を各種変化を具備する波形に設計することができる。
本実施例の目的は、スクリーン上に２本の同期走査線を展開することにあり、それは図１４中の（ａ）、（ｂ）、（ｃ）に示されるようであり、Ｇ1 、Ｇm+1 、Ｇ2m+1は同期制御電圧パルスであり、その制御により発生した駆動電圧パルスがスクリーン上で二組の走査線を発生し、それは相互に２ｍ本走査線のインターバルを以て同期走査を行なう。
以下に図１３中の（ａ）、（ｂ）及び図１５中の（ａ）から（ｅ）を参照して本発明の第６実施例を説明する。この第６実施例と前述の第５実施例の装置はいずれも図１３の（ａ）及び（ｂ）を使用して説明され、その目的は、同じ装置を使用して異なる制御方法でスクリーン上に異なる表示効果を達成できることを説明するためである。
まず、図１３中の（ａ）は、第６実施例の複数のゲート線とデータ線の交点が構成する画素アレイ、及び複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図１３中、（ｂ）は本実施例の液晶ディスプレイの模擬装置を示す。
模擬装置：
図１３中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇm+1 ）、第３入力制御線（Ｇ2m+1）、入力データ線（Ｄ1 ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ１）を具えている。
該第１トランジスタ（Ｑ１）は、第１入力制御線（Ｇ1 ）或いは第２入力制御線（Ｇm+1 ）或いは第３入力制御線（Ｇ2m+1）に接続されたゲート、入力データ線（Ｄ1 ）に接続されたソース、及び、駆動電圧出力線と二つの並列に接続されたコンデンサ（ＣS 、ＣLS）に接続されたドレインを具えている。
該第１コンデンサと第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線は模擬駆動電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。
その特徴は、入力データ線が一つのデータドライバに接続され、入力制御線がゲートドライバに接続され、該ゲートドライバが第１、第２及び第３出力許可（ＯＥ；ｏｕｔｐｕｔ ｅｎａｂｌｅ）入力線と開始水平パルス（ＳＴＨ；ｓｔａｒｔ ｐｕｌｓｅ ｈｏｒｉｚｏｎｔａｌ）入力線を具え、且つこれら入力線を通して関係信号を受け取り、これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力に同期の三組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスで構成される。即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）。この三組の制御電圧パルスが対応する第１、第２或いは第３入力制御線を通してこれらトランジスタ（Ｑ１）のゲートに供給される。これら三組の同期制御信号（１，２，３）にトリガされる時、この回路はデータ信号を駆動電圧出力線にフィードし、及び、その制御により発生する駆動電圧パルスＶLCが画素を駆動してスクリーン上にあって相互にｍ本の走査線隔たった三本の同期走査線を発生し、画像を表示する。
模擬方法：
以下に本発明の第６実施例の液晶ディスプレイの模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有するデータ信号（Ｄ1 ）をトランジスタ（Ｑ１）のソースに提供するステップ、
ＯＥとＳＴＨ制御信号をゲートドライバの第１、第２及び第３ＯＥ入力線とＳＴＨ入力線に提供し、且つこれら入力線を通して関係信号を受け取るステップ。これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力端に同期の二組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスで構成され、即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）であり、この三組の制御電圧パルス（１，２，３）が対応する第１、第２或いは第３入力制御線を通してこれらトランジスタ（Ｑ１）のゲートに供給される。
その特徴は、これら三組の同期制御信号（１，２，３）にトリガされる時、この回路がデータ信号を駆動電圧出力線にフィードし、及び、
以上のステップで発生した出力駆動電圧がこれら画素に出力されてスクリーン上に相互にｍ本の走査線隔たった三本の同期走査線を発生し、画像を表示する。
波形分析：
以下に図１５の（ａ）から（ｅ）を参考にして詳細に本発明の第６実施例の図１３の（ａ）及び（ｂ）の模擬装置の発生する制御電圧パルス（Ｇ1 、Ｇm ）、（Ｇm+1 、Ｇ2m）、（Ｇ2m+1、Ｇ3m）と駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 及びＶLCの波形に参考電圧ＶCOM に対する正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧm+1 、Ｇ2m+1、駆動電圧パルスＤ1 及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１５の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
本実施例の目的は、スクリーン上に３本の同期走査線を展開することにあり、それは図１２中の（ａ）、（ｂ）、（ｃ）に示されるようであり、Ｇ1 、Ｇm+1 、Ｇ2m+1は同期制御電圧パルスであり、その制御により発生した駆動電圧パルスがスクリーン上で三組の走査線を発生し、それは相互にｍ本走査線のインターバルを以て同期走査を行なう。
これにより、本実施例の設計によると、Ｇm+1 とＧ1 が同期の制御電圧パルスであり、Ｇm+1 の制御により発生する走査線とＧ1 の制御により発生する走査線がスクリーン上でｍ本走査線のインターバルを有し、この二組の走査線がスクリーン上で同期方式で走査を行なう。即ち、スクリーン上の第１本の走査線と第ｍ本の走査線より走査開始する。この制御電圧パルスＧm+1 と駆動電圧パルスＤ1 、ＶLCの波形間の関係は、制御電圧パルスＧ1 と駆動電圧パルスＤ1 、ＶLCの波形間の関係（即ち、図１５の（ａ）から（ｅ）で説明したとおり）と同じであるため、重複した説明は行なわない。
上述したことと同時に、制御電圧パルス（Ｇm+1 、Ｇ2m ）、（Ｇ2m+1、Ｇ3m）により発生する対応する駆動電圧パルスがスクリーン上に発生させる走査線が同期の方式でそれぞれスクリーン上の第ｍ＋１、２ｍ＋１本の走査線より下向きの走査を開始し（即ち、本実施例はスクリーン上で三組の走査線を発生し、それはそれぞれ第１、ｍ＋１、２ｍ＋１本走査線より下向きに同期走査を行ない重複循環する）。その各制御電圧パルス（Ｇm+1 、Ｇ2m ）、（Ｇ2m+1、Ｇ3m）と駆動電圧パルスＤ1 、ＶLCの波形間の関係は、上述の制御電圧パルス（Ｇ1 、Ｇm ）と駆動電圧パルスＤ1 、ＶLCの波形間の関係（即ち、図１５の（ａ）から（ｅ）で説明したとおり）と同じであるため、重複した説明は行なわない。
本実施例の液晶オーバードライブ装置の出力する駆動電圧パルスＶLCの波形は説明と理解のために実施例１と同じとされて、説明過程中に複雑過ぎて理解が難しくなる状況を防止している。しかし設計者は実際の必要に応じてこの波形設計を各種変化を具備する波形に設計することができる。
まず、図１３中の（ａ）は、第６実施例の複数のゲート線とデータ線の交点が構成する画素アレイ、及び複数のデータドライバと複数のゲートドライバが構成する駆動回路を示す。図１３中、（ｂ）は本実施例の液晶ディスプレイの模擬装置を示す。
模擬装置：
図１３中、（ａ）と（ｂ）より分かるように、この液晶ディスプレイの模擬装置は、第１入力制御線（Ｇ1 ）、第２入力制御線（Ｇm+1 ）、第３入力制御線（Ｇ2m+1）、入力データ線（Ｄ1 ）、第１コンデンサ（ＣS ）、第２コンデンサ（ＣLS）、駆動電圧出力線、第１トランジスタ（Ｑ１）を具えている。
該第１トランジスタ（Ｑ１）は、第１入力制御線（Ｇ1 ）或いは第２入力制御線（Ｇm+1 ）或いは第３入力制御線（Ｇ2m+1）に接続されたゲート、入力データ線（Ｄ1 ）に接続されたソース、及び、駆動電圧出力線と二つの並列に接続されたコンデンサ（ＣS 、ＣLS）に接続されたドレインを具えている。
該第１コンデンサと第２コンデンサはそれぞれ保存コンデンサと液晶等価コンデンサとされそれぞれ接地し、該駆動電圧出力線は模擬駆動電圧をＬＣＤパネルの画素に出力して画像を表示するのに用いられる。
その特徴は、入力データ線が一つのデータドライバに接続され、入力制御線がゲートドライバに接続され、該ゲートドライバが第１、第２及び第３出力許可（ＯＥ；ｏｕｔｐｕｔ ｅｎａｂｌｅ）入力線と開始水平パルス（ＳＴＨ；ｓｔａｒｔ ｐｕｌｓｅ ｈｏｒｉｚｏｎｔａｌ）入力線を具え、且つこれら入力線を通して関係信号を受け取り、これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力に同期の三組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスで構成される。即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）。この三組の制御電圧パルスが対応する第１、第２或いは第３入力制御線を通してこれらトランジスタ（Ｑ１）のゲートに供給される。これら三組の同期制御信号（１，２，３）にトリガされる時、この回路はデータ信号を駆動電圧出力線にフィードし、及び、その制御により発生する駆動電圧パルスＶLCが画素を駆動してスクリーン上にあって相互にｍ本の走査線隔たった三本の同期走査線を発生し、画像を表示する。
模擬方法：
以下に本発明の第６実施例の液晶ディスプレイの模擬装置の駆動方法について説明する。それは以下のステップを有する：
サイクルパルス波形を有するデータ信号（Ｄ1 ）をトランジスタ（Ｑ１）のソースに提供するステップ、
ＯＥとＳＴＨ制御信号をゲートドライバの第１、第２及び第３ＯＥ入力線とＳＴＨ入力線に提供し、且つこれら入力線を通して関係信号を受け取るステップ。これらゲートドライバの入力するＯＥ信号の制御により、これらゲートドライバの出力端に同期の二組の制御電圧パルスを発生させ、それは以下の三組の制御電圧パルスで構成され、即ち、（１）（Ｇ1 、Ｇm ）、（２）（Ｇm+1 、Ｇ2m）、（３）（Ｇ2m+1、Ｇ3m）であり、この三組の制御電圧パルス（１，２，３）が対応する第１、第２或いは第３入力制御線を通してこれらトランジスタ（Ｑ１）のゲートに供給される。
その特徴は、これら三組の同期制御信号（１，２，３）にトリガされる時、この回路がデータ信号を駆動電圧出力線にフィードし、及び、
以上のステップで発生した出力駆動電圧がこれら画素に出力されてスクリーン上に相互にｍ本の走査線隔たった三本の同期走査線を発生し、画像を表示する。
波形分析：
以下に図１５の（ａ）から（ｅ）を参考にして詳細に本発明の第６実施例の図１３の（ａ）及び（ｂ）の模擬装置の発生する制御電圧パルス（Ｇ1 、Ｇm ）、（Ｇm+1 、Ｇ2m）、（Ｇ2m+1、Ｇ3m）と駆動電圧パルスＤ1 、ＶLCの波形間の関係について説明する。
通常交流電力（ＡＣ）を液晶に対する駆動電圧として使用するため、その制御と駆動過程中に正負の位相が交替出現する現象がある（即ち駆動電圧パルスＤ1 及びＶLCの波形に参考電圧ＶCOM に対する正負位相が交替出現する現象）。
これらの波形は例えば以下の方式を用いて、Ａ１からＡ６の時間順序により循環重複する。時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）で、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）であり、負極性である。時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ1 の値は上昇してＶ2 となり（ｃｏｄｅ３２）、制御電圧パルスＧ1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶLCの値もまた上昇してＶ2 （ｃｏｄｅ３２）となり正極性となり、且つ時間点Ａ２までそれを保持する。その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ1'の値はＶ1 （ｃｏｄｅ０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的にＶ2 （ｃｏｄｅ３２）よりＶ1 （ｃｏｄｅ０）に下降するが正極性であり、その値は時間点Ａ３まで保持される。その後、時間が時間点Ａ３に進む。この時第Ｎ＋１個のフレームへの進入開始し、この時、駆動電圧パルスＤ1 の値は下降しＶ3 ' （ｃｏｄｅ１２０）となり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値は瞬間的にＶ3 ’（ｃｏｄｅ１２０）に下降し、それは負極性で、時間点Ａ４まで保持される。その後、時間点Ａ４に至ると、この時、駆動電圧パルスＤ1 の値はＶ1'（ｃｏｄｅ０）であり、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値はＶ1'（ｃｏｄｅ０）に上昇するが負極性であり、時間点Ａ５に至るまで保持される。その後、時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ1 の値はＶ3 （ｃｏｄｅ１２０）に上昇し、制御電圧パルスＧ1 の作用により、駆動電圧パルスＶLCの値が瞬間的に上昇してＶ3 （ｃｏｄｅ１２０）となり正極性となり、これを時間点Ａ６まで保持する。
時間点Ａ６の後のその他の各時間点の制御電圧パルスＧm+1 、Ｇ2m+1、駆動電圧パルスＤ1 及びＶLCの変化はいずれも以上の説明に照らして容易に推察できる。
図１５の（ａ）に示される点線は、模擬駆動実施時の液晶光学応答曲線である。この図中、各時間点間の模擬装置の出力駆動電圧ＶLCが（ｃｏｄｅ０）の時、即ちこの時間期間にスクリーン上で黒線（ｂｌａｃｋ ｌｉｎｅ）走査が実行されることを示し、それは周知の技術がフレーム間にブラックフレームを挿入したり、或いはフレーム間でバックライトをオフするのと同じ効果を達成でき、ＬＣＤでＣＲＴディスプレイのインパルス式画像表示を模擬する目的を達成する。
本実施例の目的は、スクリーン上に３本の同期走査線を展開することにあり、それは図１２中の（ａ）、（ｂ）、（ｃ）に示されるようであり、Ｇ1 、Ｇm+1 、Ｇ2m+1は同期制御電圧パルスであり、その制御により発生した駆動電圧パルスがスクリーン上で三組の走査線を発生し、それは相互にｍ本走査線のインターバルを以て同期走査を行なう。
これにより、本実施例の設計によると、Ｇm+1 とＧ1 が同期の制御電圧パルスであり、Ｇm+1 の制御により発生する走査線とＧ1 の制御により発生する走査線がスクリーン上でｍ本走査線のインターバルを有し、この二組の走査線がスクリーン上で同期方式で走査を行なう。即ち、スクリーン上の第１本の走査線と第ｍ本の走査線より走査開始する。この制御電圧パルスＧm+1 と駆動電圧パルスＤ1 、ＶLCの波形間の関係は、制御電圧パルスＧ1 と駆動電圧パルスＤ1 、ＶLCの波形間の関係（即ち、図１５の（ａ）から（ｅ）で説明したとおり）と同じであるため、重複した説明は行なわない。
上述したことと同時に、制御電圧パルス（Ｇm+1 、Ｇ2m ）、（Ｇ2m+1、Ｇ3m）により発生する対応する駆動電圧パルスがスクリーン上に発生させる走査線が同期の方式でそれぞれスクリーン上の第ｍ＋１、２ｍ＋１本の走査線より下向きの走査を開始し（即ち、本実施例はスクリーン上で三組の走査線を発生し、それはそれぞれ第１、ｍ＋１、２ｍ＋１本走査線より下向きに同期走査を行ない重複循環する）。その各制御電圧パルス（Ｇm+1 、Ｇ2m ）、（Ｇ2m+1、Ｇ3m）と駆動電圧パルスＤ1 、ＶLCの波形間の関係は、上述の制御電圧パルス（Ｇ1 、Ｇm ）と駆動電圧パルスＤ1 、ＶLCの波形間の関係（即ち、図１５の（ａ）から（ｅ）で説明したとおり）と同じであるため、重複した説明は行なわない。
本実施例の液晶オーバードライブ装置の出力する駆動電圧パルスＶLCの波形は説明と理解のために実施例１と同じとされて、説明過程中に複雑過ぎて理解が難しくなる状況を防止している。しかし設計者は実際の必要に応じてこの波形設計を各種変化を具備する波形に設計することができる。
（ａ） 特性曲線
（ｂ） 特性曲線
Ａ１、Ａ２、Ａ３ 時間点
Ａ４、Ａ５、Ａ６ 時間点
Ｃｓ 保存コンデンサ
ＤＳ 入力データ線
Ｄ1 入力データ線
Ｄ2 入力データ線
Ｄ 入力データ線
Ｄ' 入力データ線
Ｄ1' 入力データ線
Ｇ1 入力制御線
Ｇ2 入力制御線
Ｇ1' 入力制御線
Ｇm 入力制御線
Ｇm+1 入力制御線
Ｇ2m 入力制御線
Ｇ2m+1入力制御線
Ｇ3m 入力制御線
ＶLC 出力駆動電圧
Ｑ トランジスタ
Ｑ’ トランジスタ
Ｑ1 トランジスタ
Ｑ2 トランジスタ
Ｑ3 トランジスタ
Ｑ4 トランジスタ
ＶCOM 参考電圧
（ｂ） 特性曲線
Ａ１、Ａ２、Ａ３ 時間点
Ａ４、Ａ５、Ａ６ 時間点
Ｃｓ 保存コンデンサ
ＤＳ 入力データ線
Ｄ1 入力データ線
Ｄ2 入力データ線
Ｄ 入力データ線
Ｄ' 入力データ線
Ｄ1' 入力データ線
Ｇ1 入力制御線
Ｇ2 入力制御線
Ｇ1' 入力制御線
Ｇm 入力制御線
Ｇm+1 入力制御線
Ｇ2m 入力制御線
Ｇ2m+1入力制御線
Ｇ3m 入力制御線
ＶLC 出力駆動電圧
Ｑ トランジスタ
Ｑ’ トランジスタ
Ｑ1 トランジスタ
Ｑ2 トランジスタ
Ｑ3 トランジスタ
Ｑ4 トランジスタ
ＶCOM 参考電圧
Claims (2)
- 第１入力制御線、第２入力制御線、第１入力データ線、第２入力データ線、第１トランジスタ、第２トランジスタ、第１コンデンサ、第２コンデンサ、及び駆動電圧出力線を具えた回路を提供するステップ、
サイクルパルス波形を有する第１制御信号を第１トランジスタのゲートに提供するステップ、
サイクルパルス波形を有し位相遅延を有するほかは第１制御信号と同じである第２制御信号を第２トランジスタのゲートに提供するステップ、
第１データ信号を該第１トランジスタのソースに提供し、該第１制御信号にトリガされる時、該回路が第１データ信号を駆動電圧出力線にフィードするステップ、
第２データ信号を第２トランジスタのソースに提供し、第２制御信号にトリガされる時、該回路が第２データ信号を駆動電圧出力線にフィードするステップ、
以上のステップにより発生した出力駆動電圧を画素に出力し画像を表示するステップ、
以上のステップを具えた陰極線管インパルス式画像表示を模擬する方法において、
交流電力（ＡＣ）を制御電圧と駆動電圧として使用し、これによりこれら電圧がその制御、駆動過程中に正負の位相が交替して出現する現象を有し、その進行の過程は以下の方式で、時間点Ａ１からＡ６の時間順序で重複して循環し、即ち、
（ａ）時間点Ａ１の前の第Ｎ−１個のフレーム中の駆動電圧パルスＤ 1 'の値はＶ 1 'で、且つ駆動電圧パルスＶ LC の値Ｖ 1 'で、負極性である、
（ｂ）時間点Ａ１で第Ｎ個のフレームに進入開始し、この時駆動電圧パルスＤ 1 の値は上昇してＶ 2 となり、制御電圧パルスＧ 1 の作用により、この模擬装置の発生する出力駆動電圧パルスＶ LC の値もまた上昇してＶ 2 となり正極性となり、且つ時間点Ａ２までそれを保持する、
（ｃ）その後、時間が時間点Ａ２に進むと、この時、駆動電圧パルスＤ 1' の値はＶ 1 となり、制御電圧パルスＧ 1' の作用により、駆動電圧パルスＶ LC の値が瞬間的にＶ 2 よりＶ 1 （Ｖ 1 ＜Ｖ 2 ）に下降するが正極性であり、その値は時間点Ａ３まで保持される、
（ｄ）その後、時間が時間点Ａ３に進み、この時第Ｎ＋１個のフレームに進入開始し、この時、駆動電圧パルスＤ 1 の値は下降しＶ 3 ' となり、制御電圧パルスＧ 1 の作用により、駆動電圧パルスＶ LC の値は瞬間的にＶ 3 ’に下降し、それは負極性で、時間点Ａ４まで保持される、
（ｅ）その後、時間点Ａ４に至ると、駆動電圧パルスＤ 1' の値はＶ 1 ' で、制御電圧パルスＧ 1' の作用により、駆動電圧パルスＶ LC の値はＶ 1 ’に上昇するが負極性であり、時間点Ａ５に至るまで保持され、
（ｆ）時間が時間点Ａ５に至ると、第Ｎ＋２個のフレームに進入開始し、この時、駆動電圧パルスＤ 1 の値はＶ 3 に上昇し、正極性となり、制御電圧パルスＧ 1 の作用により、駆動電圧パルスＶ LC の値が瞬間的に上昇してＶ 3 となり、これを時間点Ａ６まで保持する、
以上を特徴とする、陰極線管インパルス式画像表示を模擬する方法。 - 請求項１に記載の陰極線管インパルス式画像表示を模擬する方法において、各時間点間にあって模擬装置の出力駆動電圧Ｖ LC が（ｃｏｄｅ０）である時は、この時間期間にスクリーン上で黒線走査を行ない、フレーム間にブラックフレームを挿入するか或いはフレーム間でバックライトをオフするより優れた模擬機能、即ち、ＬＣＤによる陰極線管インパルス式画像表示の模擬機能を達成することを特徴とする、陰極線管インパルス式画像表示を模擬する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004144528A JP4162625B2 (ja) | 2004-05-14 | 2004-05-14 | 陰極線管インパルス式画像表示を模擬する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004144528A JP4162625B2 (ja) | 2004-05-14 | 2004-05-14 | 陰極線管インパルス式画像表示を模擬する方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008134489A Division JP2009003447A (ja) | 2008-05-22 | 2008-05-22 | 陰極線管インパルス式画像表示を模擬する方法及び装置 |
| JP2008134513A Division JP2008242485A (ja) | 2008-05-22 | 2008-05-22 | 陰極線管インパルス式画像表示を模擬する方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005326614A JP2005326614A (ja) | 2005-11-24 |
| JP4162625B2 true JP4162625B2 (ja) | 2008-10-08 |
Family
ID=35473026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004144528A Expired - Fee Related JP4162625B2 (ja) | 2004-05-14 | 2004-05-14 | 陰極線管インパルス式画像表示を模擬する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4162625B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115728B2 (en) | 2005-03-09 | 2012-02-14 | Sharp Laboratories Of America, Inc. | Image display device with reduced flickering and blur |
| US8648780B2 (en) * | 2006-07-18 | 2014-02-11 | Sharp Laboratories Of America, Inc. | Motion adaptive black data insertion |
-
2004
- 2004-05-14 JP JP2004144528A patent/JP4162625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005326614A (ja) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9728151B2 (en) | Display panel driving and scanning method and system | |
| US8212845B2 (en) | Liquid crystal display device and driving method thereof | |
| US10665185B2 (en) | Drive circuit and picture black insertion method of display device | |
| JP5662960B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US8149205B2 (en) | Circuit and method for driving an LCD panel capable of reducing water-like waveform noise | |
| WO2013121720A1 (ja) | 液晶表示装置 | |
| US8072445B2 (en) | Driving device and display apparatus having the same | |
| TW200842809A (en) | Image processing method and related apparatus for a display device | |
| US20080259235A1 (en) | Pixel circuit and driving method thereof in liquid crystal display panel and liquid crystal display | |
| US9117386B2 (en) | Method for driving display panel and display apparatus applying the same | |
| US8164624B2 (en) | Data converting device, method thereof, and liquid crystal display device having the same | |
| KR20070025662A (ko) | 액정표시장치 및 그의 구동방법 | |
| KR20080034302A (ko) | 액정표시장치의 영상 표시방법 | |
| JP4162625B2 (ja) | 陰極線管インパルス式画像表示を模擬する方法 | |
| US20080158122A1 (en) | Liquid crystal display and driving method thereof | |
| US7324933B2 (en) | Method and device for simulating an impulse-type CRT display | |
| KR100577300B1 (ko) | 액정표시장치의 구동방법 | |
| KR101202536B1 (ko) | 옵션 처리 장치 및 표시장치 | |
| JP4162626B2 (ja) | 液晶ディスプレイのオーバードライブ方法 | |
| JP2008242485A (ja) | 陰極線管インパルス式画像表示を模擬する方法及び装置 | |
| JP2009003447A (ja) | 陰極線管インパルス式画像表示を模擬する方法及び装置 | |
| JP2006119447A (ja) | 表示パネル制御回路 | |
| KR101211250B1 (ko) | 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치 | |
| KR101594617B1 (ko) | 액정표시장치 | |
| KR20050055313A (ko) | 액정 표시 장치 및 그의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080422 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140801 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |