JP4158273B2

JP4158273B2 - Input / output element and driving method thereof, input / output device, and information processing device

Info

Publication number: JP4158273B2
Application number: JP08549699A
Authority: JP
Inventors: 裕康山田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-03-29
Filing date: 1999-03-29
Publication date: 2008-10-01
Anticipated expiration: 2019-03-29
Also published as: JP2000276296A

Description

【０００１】
【発明の属する技術分野】
本発明は、入出力素子及びその駆動方法、入出力装置、並びにこの入出力装置を適用した情報処理装置に関し、特に１枚構造で入力と出力とを兼ねることができるものに関する。
【０００２】
【従来の技術】
従来のタッチパネルは、ペンなどによりタッチされた位置を示す座標を検出する透明のディジタイザと画像等を表示する液晶表示パネルを重ね合わせた２枚構造となっており、入力装置と出力装置の両方の機能を有している。タッチパネルを入力装置として使用する場合には、例えば、液晶表示パネルに複数のアイコンを表示し、操作者がタッチしたアイコンに対応する位置を示す座標をディジタイザにより検出し、検出した座標により入力が行われる。
【０００３】
【発明が解決しようとする課題】
しかし、タッチパネルを特に小型化が要求される携帯情報端末等に適用した場合、従来のタッチパネルは、上記のように複数枚構造であるため、装置全体を薄型化、すなわち小型化することが困難であるという欠点があった。
【０００４】
また、上記のような携帯情報端末では、操作者は、例えば、ディジタイザを介して液晶表示パネルに表示されているアイコン等を見て、希望する位置にタッチすることによって座標位置の入力を行い、所望の処理を行わせる。しかし、ディジタイザの厚み及びディジタイザと液晶パネルの間隔による視差が有るため、液晶パネルに表示されているアイコンの位置に対応するディジタイザの座標に正確にタッチすることができない場合も生じていた。
【０００５】
ところで、携帯情報端末には、操作者がペン等でディジタイザ上をなぞった形跡（例えば、文字）を液晶表示パネルに表示する、いわゆる手書き入力機能を備えたものがある。しかし、従来のタッチパネルは、一般に、製造コストなどの観点からディジタイザの解像度（検出可能な座標数）が液晶パネルの解像度（画素数）よりも低くなっている。このため、ディジタイザ上になぞられた形跡を、液晶表示パネル上に正確に表示することができなかった。また、上記したようなディジタイザと液晶パネルとの視差のため、操作者から見える状態では、なぞった位置に対応するように、液晶パネル上にその形跡が表示されていかないという問題点があった。
【０００６】
なお、従来より、液晶表示パネルの代わりに、ＥＬ表示パネルなど自発光の表示パネルを用いたタッチパネルも知られている。しかしながら、このようなタッチパネルも透明のディジタイザと自発光表示パネルとの２枚構造となっており、上記したような液晶表示パネルを用いたタッチパネルと同様の問題点を有していた。
【０００７】
本発明は、上記従来技術の問題点を解消するためになされたものであり、薄型化、小型化が可能で、しかも入力と出力との対応を正確にとることができる入出力素子及びその駆動方法、入出力装置、並びに情報処理装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる入出力素子は、
基板と、
前記基板上に設けられ、駆動電流信号の入力により所定の光を発光する複数の第１発光素子と、
所定量以上の光が入射することにより内部に実質的にキャリアを発生する半導体層と、前記半導体層に対向して形成され、前記半導体層内にチャネルを形成するためのチャネル形成電圧が供給される第１の制御端子と、前記第１の制御端子と反対側に前記半導体層に対向して形成され、前記チャネル形成電圧と逆極性の電圧が供給される第２の制御端子と、前記半導体層に接続された第１、第２の電流供給端子とを有し、
前記基板上において前記複数の第１発光素子にそれぞれ隣接され、第１出力フレーム期間に、入力フレーム時に前記アクティブ素子が任意に所定の光を発光可能な第２発光素子からの光の入射に応じて出力した信号に基づいた前記駆動電流信号を前記第１発光素子に出力して前記第１発光素子の発する光により生成されたキャリアを保持し、第２出力フレーム期間に前記第１出力フレーム期間で保持されたキャリアに応じて前記駆動電流信号を前記第１発光素子に出力し、入力フレーム期間に前記第２発光素子からの光の入射に応じた信号を出力する複数のアクティブ素子と、を備え、
前記アクティブ素子は、前記第１出力フレーム期間に、前記第１の制御端子に前記チャネル形成電圧を形成して、前記第１、第２の電流供給端子の一方に出力された前記駆動電流信号を前記第１発光素子に出力し前記第１発光素子を発光するとともに、前記第２の制御端子に前記半導体層内へのチャネル形成を阻害するための電圧を供給して前記第１発光素子の発する光により生成されたキャリアを保持することを特徴とする。
【０００９】
上記入出力素子では、第１の制御端子に半導体層内にチャネルを形成するための電圧を供給し、第１または第２の電流供給端子に出力データに従った電圧を供給することで、対応する第１発光素子を発光させることができる。一方、第１の制御端子に半導体層にチャネルを形成するための電圧を供給し、第２の制御端子にチャネル形成を阻害するための電圧を供給することで、半導体層へのチャネルの形成、第２発光素子から半導体層に光が入射されているかどうかを検出することができる。
【００１０】
このため、同一のアクティブ素子で、入出力素子内の発光素子の発光を制御するための機能と外部からの所定の輝度以上の光の入射を検出する機能とを兼ねることができる。そして、アクティブ素子と第１発光素子はともに同一基板上に形成されているので、入出力素子は薄型化が可能になると共に、１画素当たりの面積を小さくして、小型化することができる。また、第２発光素子からの光を基板を介して行えば、入力と出力との対応付けが正確にとれるようになる。さらに、入出力素子全体に含まれるアクティブ素子の数を最小限に抑えることができるので、不良のアクティブ素子が存在する入出力素子が製造される可能性が低くなり、製造歩留まりが高くなる。
【００１１】
上記入出力素子は、前記アクティブ素子と前記第１発光素子とのそれぞれ１つずつで構成される組が所定の配列で配置されているものとすることができる。
【００１２】
上記入出力装置において、前記第２発光素子は、任意の位置の前記アクティブ素子に光を出射することが自在である。
【００１３】
上記入出力装置において、前記第１発光素子は、例えば、有機エレクトロルミネッセンス材料によって構成されるものとすることができる。
【００１４】
上記目的を達成するため、アクティブ素子は、所定量以上の光が入射することにより内部に実質的にキャリアを発生する半導体層と、前記半導体層に対向して形成され、前記半導体層内にチャネルを形成するためのチャネル形成電圧が供給される第１の制御端子と、前記第１の制御端子と反対側に前記半導体層に対向して形成され、前記チャネル形成電圧と逆極性の電圧が供給される第２の制御端子と、前記半導体層に接続された第１、第２の電流供給端子とを備え、前記発光素子は、前記半導体層に形成されたチャネルを介して流れる電流によって発光し、前記第１、第２の制御端子の一方を介して前記所定量以上の光を前記半導体層に入射させることを特徴とする。
【００１５】
上記入出力素子は、前記第１、第２の制御端子の他方の側に形成され、所定の輝度以上の光のみを実質的に透過して前記第１、第２の制御端子の他方を介して前記半導体層に入射させる遮光手段をさらに備えるものとしてもよい。
【００１６】
この遮光手段により、通常、この入出力素子が使用される環境において所定量以上の外光半導体層に入射してキャリアを発生させることを防ぐことができ、例えば、レーザペンなどから発した強い光のみを第１、第２の制御端子の他方を透過させて所定量以上の光を半導体層に入射させることが可能となる。これにより、誤動作を防ぐことができるようになる。
【００１７】
上記目的を達成するため、本発明の第２の観点にかかる入出力素子の駆動方法は、
所定量以上の光が入射することにより内部に実質的にキャリアを発生する半導体層と、前記半導体層に対向して形成され、前記半導体層内にチャネルを形成するためのチャネル形成電圧が供給される第１の制御端子と、前記第１の制御端子と反対側に前記半導体層に対向して形成され、前記チャネル形成電圧と逆極性の電圧が供給される第２の制御端子と、前記半導体層に接続された第１、第２の電流供給端子とを備えるアクティブ素子と、前記半導体層に形成されたチャネルを介して流れる電流によって発光し、前記第１、第２の制御端子の一方を介して前記所定量以上の光を前記半導体層に入射させる発光素子とを備える入出力素子を準備する入出力素子準備ステップと、
前記第１の制御端子に前記チャネル形成電圧を供給するチャネル形成電圧供給ステップと、
前記チャネル形成電圧供給ステップで供給されたチャネル形成電圧によって前記半導体層内にチャネルが形成されたアクティブ素子の第１または第２の電流供給端子に、出力すべきデータに応じた電圧を供給する出力データ電圧供給ステップと、
前記第１の制御端子に前記チャネル形成電圧を供給すると共に、前記第２の制御端子に前記逆極性の電圧を供給するチャネル形成電圧／逆極性電圧供給ステップと、
前記チャネル形成電圧／逆極性電圧供給ステップで前記第１、第２の制御端子にそれぞれの電圧が供給されているときに、前記第１、第２の制御端子の他方を介して前記所定量以上の光が入射されて前記半導体層内に実質的にキャリアが発生し、該発生したキャリアによって前記半導体層にチャネルが形成されているかどうかを検出するチャネル形成検出ステップと
を含むことを特徴とする。
【００１８】
上記入出力素子の駆動方法は、前記出力データ供給ステップで、前記アクティブ素子の第１または第２の電流供給端子に電圧が供給されているときに、前記第２の制御端子に供給する前記逆極性の電圧のレベルを、前記半導体層へのチャネル形成を阻害すると共に、前記半導体層内で生成されたキャリアの一部を保持する電圧レベルまで徐々に変化させるチャネル阻害電圧供給ステップをさらに含むものとしてもよい。
【００１９】
上記目的を達成するため、本発明の第３の観点にかかる入出力装置は、
所定量以上の光が入射することにより内部に実質的にキャリアを発生する半導体層と、前記半導体層に対向して形成され、前記半導体層内にチャネルを形成するためのチャネル形成電圧が供給される第１の制御端子と、前記第１の制御端子と反対側に前記半導体層に対向して形成され、前記チャネル形成電圧と逆極性の電圧が供給される第２の制御端子と、前記半導体層に接続された第１、第２の電流供給端子とを備える、マトリクス状に配置された複数のアクティブ素子と、前記複数のアクティブ素子のそれぞれに隣接し、対応するアクティブ素子の前記半導体層に形成されたチャネルを介して流れる電流によって発光し、前記第１、第２の制御端子の一方を介して前記所定量以上の光を前記半導体層に入射させる複数の発光素子とを備える入出力素子と、
前記マトリクスの行毎に前記アクティブ素子を選択して、前記半導体層内にチャネルを形成するための電圧をそれぞれ対応する第１の制御端子に供給する第１の選択手段と、
前記マトリクスの行毎に前記アクティブ素子を選択して、前記半導体層内へのチャネル形成を阻害するための電圧をそれぞれ対応する第２の制御端子に供給する第２の選択手段と、
前記マトリクスの列ごとの前記アクティブ素子の第１または第２の電流供給端子に、表示すべき画像データに対応した電圧を供給するデータ駆動手段と、
前記第１、第２の制御端子の他方を介して入射された前記所定量以上の光によって前記半導体層にチャネルが形成されているアクティブ素子を、前記マトリクスの列毎に供給した所定の電圧が形成されたチャネルを介して放電されることによる電位変化により検出する入力検出手段と
を備えることを特徴とする。
【００２０】
上記入出力装置では、第１の選択手段と、第２の選択手段とは、入力系と出力系とで共通のものとすることができる。このため、入出力素子自体を小型にするだけでなく、駆動系も小型にすることができるので、入出力装置全体としてかなりの小型化を図ることができる。
【００２１】
上記目的を達成するため、本発明の第４の観点にかかる情報処理装置は、
外部からの入力に従って処理を行い、その処理結果を外部に出力する処理装置と、前記処理装置からの出力に対応する画像を表示すると共に、光が照射された位置に関する情報を前記処理装置に入力する入出力装置とを備え、
前記入出力装置は、
所定量以上の光が入射することにより内部に実質的にキャリアを発生する半導体層と、前記半導体層に対向して形成され、前記半導体層内にチャネルを形成するためのチャネル形成電圧が供給される第１の制御端子と、前記第１の制御端子と反対側に前記半導体層に対向して形成され、前記チャネル形成電圧と逆極性の電圧が供給される第２の制御端子と、前記半導体層に接続された第１、第２の電流供給端子とを備える、マトリクス状に配置された複数のアクティブ素子と、前記複数のアクティブ素子のそれぞれに隣接し、対応するアクティブ素子の前記半導体層に形成されたチャネルを介して流れる電流によって発光し、前記第１、第２の制御端子の一方を介して前記所定量以上の光を前記半導体層に入射させる複数の発光素子とを備える入出力素子と、
前記マトリクスの行毎に前記アクティブ素子を選択して、前記半導体層内にチャネルを形成するための電圧をそれぞれ対応する第１の制御端子に供給する第１の選択手段と、
前記マトリクスの行毎に前記アクティブ素子を選択して、前記半導体層内へのチャネル形成を阻害するための電圧をそれぞれ対応する第２の制御端子に供給する第２の選択手段と、
前記マトリクスの列毎の前記アクティブ素子の第１または第２の電流供給端子に、表示すべき画像データに対応した電圧を供給するデータ駆動手段と、
前記第１、第２の制御端子の他方を介して入射された前記所定量以上の光によって前記半導体層にチャネルが形成されているアクティブ素子を、前記マトリクスの列毎に供給した所定の電圧が形成されたチャネルを介して放電されることによる電位変化により検出する入力検出手段とを備える
ことを特徴とする。
【００２２】
上記情報処理装置において、前記入出力検出手段が検出する電位変化は、前記第１、第２の制御端子の他方を介して前記半導体層に入射された光の量に応じて異なるものであってもよい。
【００２３】
上記情報処理装置は、前記入出力素子に押圧されることによって光を前記入出力素子に対して照射し、前記第１、第２の制御端子の他方を介して前記所定量以上の光を前記半導体層に入射させる光照射手段をさらに備えるものとしてもよい。
【００２４】
上記情報処理装置において、前記光照射手段は、前記入出力素子への押圧の強度を感知する手段と、該手段が感知した押圧の強度に応じて、照射する光の範囲および／または光量を変化させる手段を備えるものとしてもよい。
【００２５】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２６】
図１は、この実施の形態にかかる携帯情報端末の外観構成を示す図である。図示するように、この携帯情報端末は、携帯情報端末本体１と、レーザペン２とから構成されている。携帯情報端末本体１には、電源スイッチ１Ｓとレーザペン２を収納するペンホルダー２Ａの他に、入出力一体パネル１Ａが配されている。携帯情報端末本体１とそれに配された入出力一体パネル１Ａについては、さらに詳しく後述する。
【００２７】
レーザペン２は、ユーザが入出力一体パネル１Ａをタッチすることで、その先端からレーザ光を放射する。レーザペン２は、ペン先の押圧の強度を感知するセンサを有しており、このセンサが感知した押圧の強度に従って、放射するレーザ光のビーム径を広げたり、放射するレーザ光の強度（輝度）を高くする機能を有している。
【００２８】
図２は、図１の携帯情報端末本体１の回路構成を示すブロック図である。図示するように、携帯情報端末本体１は、バス１０を介して互いに接続されたＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、入出力装置１４とを備えている。
【００２９】
ＣＰＵ１１は、ＲＯＭ１２またはＲＡＭ１３に記憶されたプログラムを実行すると共に、この携帯情報端末本体１内の各部を制御する。ＲＯＭ１２は、オペレーティングシステムなどの基本プログラム、アプリケーションプログラムの他、固定的なデータを記憶する。ＲＡＭ１３は、ＣＰＵ１１が実行するアプリケーションプログラムや入力したデータなどを記憶する他、ＣＰＵ１１のプログラム実行時におけるワークエリアとして使用される。
【００３０】
入出力装置１４は、図３に示すように、図１に示した入出力一体パネル１Ａの他に、トップゲートドライバ１Ｂと、ボトムゲートドライバ１Ｃと、データドライバ１Ｄと、コントローラ１Ｅと、ＶＲＡＭ（Video RAM）１Ｆとを備えている。
【００３１】
入出力一体パネル１Ａは、図３の等価回路図で示すように、複数の入出力兼用画素がマトリクス状に配置されているもので、各画素は、ダブルゲートトランジスタ１ＡＡと、有機エレクトロルミネッセンス（ＥＬ）素子１ＡＢとから構成されている。
【００３２】
入出力一体パネル１Ａの１画素分の構造を、図４（ａ）に示す平面図と、図４（ｂ）に示す、図４（ａ）のＡ−Ａ断面図を参照して、説明する。
【００３３】
これらの図に示すように、入出力一体パネル１Ａでは、まず、透明のガラスやプラスチックプレートなどによって構成される基板１ａ上に、ボトムゲートラインＢＧＬとボトムゲート電極１ｂとが一体形成されている。ボトムゲート電極１ｂは、ＣｒＯｘなどからなる遮光部１ｂａと、導電性のＩＴＯ（Indium Tin Oxide）などからなる透明電極１ｂｂの２層構造となっている。
【００３４】
遮光部１ｂａは、基板１ａを通して入射された外光（太陽光の輝度程度までのもの）を実質的に遮断して、後述する半導体層１ｄに入射されるのを防いでいる。一方、遮光部１ｂａは、入出力一体パネル１Ａ上をタッチしたときにレーザペン２から放射されたレーザ光は、後述するように半導体層１ｄ内に十分な量のキャリアが発生する程度に透過する。
【００３５】
ボトムゲート電極１ｂ及びボトムゲートラインＢＧＬを覆うように、基板１ａ上には、ＳｉＮからなるゲート絶縁膜１ｃが形成されている。ゲート絶縁膜１ｃ上の、ボトムゲート電極１ｂと対向する位置には、アモルファスシリコン（ａ−Ｓｉ）またはポリシリコン（ｐ−Ｓｉ）からなる半導体層１ｄが形成されている。
【００３６】
ゲート絶縁膜１ｃ上には、データラインＤＬと一体形成されたドレイン電極１ｅと、後述するコンタクトホール１ｘを介して有機ＥＬ素子１ＡＢに接続されるソース電極１ｆとが、それぞれ半導体層１ｄを挟むようにして形成されている。そして、半導体層１ｄ、ドレイン電極１ｅ、ソース電極１ｆ及びデータラインＤＬを覆うようにして、ゲート絶縁膜１ｃの上に、さらにゲート絶縁膜１ｇが形成されている。
【００３７】
ゲート絶縁膜１ｇ上の、半導体層１ｄと対向する位置には、透明のＩＴＯからなるトップゲート電極１ｈが形成されており、さらにトップゲート電極１ｈを周囲から取り囲んで、有機ＥＬ層１ｎが発する波長域の光に対して非透過性を示すアルミニウム等の材料によって構成され、隣接する画素の有機ＥＬ層１ｎから半導体層１ｄに光が入射することを防ぐ遮光電極１ｉが、トップゲートラインＴＧＬと一体に形成されている。
【００３８】
以上示したボトムゲート電極１ｂ、半導体層１ｄ、ドレイン電極１ｅ、ソース電極１ｆ及びトップゲート電極１ｈ等により、ダブルゲートトランジスタ１ＡＡが構成される。そして、トップゲート電極１ｈ、遮光電極１ｉ及びトップゲートラインＴＧＬを覆うように、絶縁保護膜１ｊが形成されている。
【００３９】
画素領域並びに絶縁保護膜１ｊの上の、トップゲートラインＴＧＬ、データラインＤＬ及びボトムゲートラインＢＧＬが形成されていない位置には、透明のＩＴＯからなるアノード電極１ｋが形成されている。アノード電極１ｋは、コンタクトホール１ｘを介してソース電極１ｆに接続される。なお、アノード電極１ｋは、トップゲート電極１ｈの上にも形成される。そして、さらにその上に、有機ＥＬ層１ｎと、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどからなり、接地されているカソード電極１ｍとがこの順で形成されている。
【００４０】
有機ＥＬ層１ｎは、アノード電極１ｋからカソード電極１ｍの方向に、正孔輸送層、発光層、及び電子輸送層が、順に積層されてなる。正孔輸送層は、N,N'-di(α-naphthyl)-N,N'-diphenyl-1,1'-biphenyl-4,4'-diamineからなり、発光層は、4,4'-bis(2,2-diphenylvinylene)biphenylと、4,4'-bis((2-carbazole)vinylene)biphenylとの混合物からなり、電子輸送層は、aluminum-tris(8-hydroxyquinolinate)からなる。
【００４１】
有機ＥＬ層１ｎは、このような構成を有することで、内部に電流が流れることにより生じる電子と正孔の再結合に伴うエネルギーを吸収することで、所定の色の光を発する。また、カソード電極１ｍは、有機ＥＬ層１ｎが発した光に対して反射性を有すると共に、図の上部からカソード電極１ｍに入射した光を遮断して、ダブルゲートトランジスタ１ＡＡの半導体層１ｄに入射されるのを防ぐ。
【００４２】
以上示した有機ＥＬ層１ｎ、アノード電極１ｋ及びカソード電極１ｍによって有機ＥＬ素子１１が構成される。すなわち、有機ＥＬ層１ｎは、アノード電極１ｋとカソード電極１ｍとの間に閾値以上の電圧を印加することで有機ＥＬ層１ｎ内に電流が流れ、光を発する自発光素子である。
【００４３】
なお、図３、図４に示すように、ダブルゲートトランジスタ１ＡＡのトップゲート電極１ｈは、マトリクスの行毎に設けられたトップゲートラインＴＧＬを介してトップゲートドライバ１Ｂに接続され、ボトムゲート電極１ｂは、行毎に設けられたボトムゲートラインＢＧＬを介してボトムゲートドライバ１Ｇに接続され、ドレイン電極１ｅは、マトリクスの列ごとに設けられたデータラインＤＬを介してデータドライバ１Ｄに接続されている。
【００４４】
次に、図３、図４に示すダブルゲートトランジスタ１ＡＢの駆動原理について、図５（ａ）〜（ｆ）の模式図を参照して、詳しく説明する。
【００４５】
図５（ａ）に示すように、トップゲート電極（ＴＧ）１ｈに印加されている電圧が＋５（Ｖ）であり、ボトムゲート電極（ＢＧ）１ｂに印加されている電圧が０（Ｖ）であるときは、半導体層１ｄにはｎチャネルが形成されず、ドレイン電極１ｅ（Ｄ）に＋８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）１ｅとソース電極（Ｓ）１ｆとの間に電流は流れない。また、この状態では、後述するように半導体層１ｄに蓄積された正孔が吐出される。なお、以下、この状態をリセット状態という。
【００４６】
図５（ｂ）に示すように、トップゲート電極（ＴＧ）１ｈに印加されている電圧が−２０（Ｖ）であり、ボトムゲート電極（ＢＧ）１ｂに印加されている電圧が０（Ｖ）であるときは、半導体層１ｄにはｎチャネルが形成されず、ドレイン電極１ｅ（Ｄ）に＋８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）１ｅとソース電極（Ｓ）１ｆとの間に電流は流れない。
【００４７】
このように、ドレイン電極（Ｄ）１ｅとソース電極（Ｓ）１ｆとのそれぞれ下方の半導体層１ｄは、トップゲート電極（ＴＧ）１ｈとの間に配置されているドレイン電極（Ｄ）１ｅとソース電極（Ｓ）１ｆとの電界に影響されるため、トップゲート電極（ＴＧ）１ｈのみの電界では連続したチャネルを形成することができないので、ボトムゲート電極（ＢＧ）１ｂに印加されている電圧が０（Ｖ）である場合には、トップゲート電極（ＴＧ）１ｈに印加されている電圧の如何に関わらず、半導体層１ｄにｎチャネルが形成されることはない。
【００４８】
図５（ｃ）に示すように、トップゲート電極（ＴＧ）１ｈに印加されている電圧が＋５（Ｖ）であり、ボトムゲート電極（ＢＧ）１ｂに印加されている電圧が＋１０（Ｖ）であるときは、半導体層１ｄのボトムゲート電極（ＢＧ）１ｂ側にｎチャネルが形成される。これにより、半導体層１ｄが低抵抗化し、ドレイン電極１ｅに＋８（Ｖ）の電圧が供給されると、ドレイン電極（Ｄ）１ｅとソース電極（Ｓ）１ｆとの間に電流が流れる。また、この状態でも、後述するように半導体層１ｄに蓄積された正孔が吐出され、リセット状態となる。
【００４９】
図５（ｄ）に示すように、後述するように半導体層１ｄ内に十分な量の正孔が蓄積されず、トップゲート電極（ＴＧ）１ｈに印加されている電圧が−２０（Ｖ）であると、ボトムゲート電極（ＢＧ）１ｂに印加されている電圧が＋１０（Ｖ）であっても、半導体層１１５の内部に空乏層が広がり、ｎチャネルがピンチオフされて、半導体層１ｄが高抵抗化する。このため、ドレイン電極１ｅに＋８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）１ｅとソース電極（Ｓ）１ｆとの間に電流が流れない。
【００５０】
図５（ｅ）に示すように、トップゲート電極（ＴＧ）１ｈに印加されている電圧が０〜−２０（Ｖ）であり、ボトムゲート電極（ＢＧ）１ｂに印加されている電圧が＋１０（Ｖ）で、かつ半導体層１ｄに光が照射されている場合には、半導体層１ｄに正孔−電子対が生じる。こうしてトップゲート電極（ＴＧ）１ｈの電界に応じて半導体層１ｄ内に蓄積された正孔は、リセット状態となるまで半導体層１ｄから吐出されることはない。
【００５１】
図５（ｆ）に示すように、トップゲート電極（ＴＧ）１ｈに印加されている電圧が−２０（Ｖ）であり、ボトムゲート電極（ＢＧ）１ｂに印加されている電圧が＋１０（Ｖ）であるが、半導体層１ｄ内に正孔が蓄積されている場合には、蓄積されている正孔が負電圧の印加されているトップゲート電極１ｈに引き寄せられて保持され、トップゲート電極１ｈに印加されている負電圧が半導体層１ｄに及ぼす影響を緩和する方向に働く。このため、半導体層１ｄのボトムゲート電極（ＢＧ）１ｂ側にｎチャネルが形成され、半導体層１ｄが低抵抗化して、ドレイン電極１ｅに＋８（Ｖ）の電圧が供給されると、ドレイン電極（Ｄ）１ｅとソース電極（Ｓ）１ｆとの間に電流が流れる。
【００５２】
図３に戻って説明を続けると、トップゲートドライバ１Ｂは、コントローラ１Ｅからの制御信号Ｔｃｎｔに従って、トップゲートラインＴＧＬを介してダブルゲートトランジスタ１ＡＡのトップゲート電極１ｈに、行毎に所定の電圧を印加する。
【００５３】
ボトムゲートドライバ１Ｇは、コントローラ１Ｅからの制御信号Ｂｃｎｔに従って、ボトムゲートラインＢＧＬを介してダブルゲートトランジスタ１ＡＡのボトムゲート電極１ｂに、行毎に所定の電圧を印加する。トップゲートドライバ１Ｂとボトムゲートドライバ１Ｇからの所定の電圧の出力により、入出力一体パネル１ＡＡの画素を行毎に選択する。
【００５４】
データドライバ１Ｄは、コントローラ１Ｅからの制御信号Ｄｃｎｔに従って、データラインＤＬを介してダブルゲートトランジスタ１ＡＡのドレイン電極１Ｅに、列ごとに所定の電圧を印加する。なお、データドライバ１Ｄは、コントローラ１Ｅから供給された画像データＩＭＧを順次取り込み、後述する出力フレームにおいて取り込んだ画像データＩＭＧに応じた電圧をデータラインＤＬに出力する。データドライバ１Ｄは、また、後述する入力フレームでは、最初にすべてのデータラインＤＬに＋８（Ｖ）の電圧を供給し、その後ダブルゲートトランジスタ１ＡＡの状態によって変化するデータラインＤＬ上の電位を検知する機能も有する。データドライバ１Ｄは、検知したデータラインＤＬ上の電位を入力画像データｉｍｇとして、コントローラ１Ｅに供給する。
【００５５】
コントローラ１Ｅは、バス１０に接続されており、バス１０から送られてきたデータに基づいて、入出力一体パネル１Ａに表示すべき画像データを生成する。また、入出力一体パネル１Ａから読み出した入力画像データｉｍｇをバス１０を介してＣＰＵ１１に送る。コントローラ１Ｅは、また、制御信号Ｔｃｎｔ、Ｂｃｎｔ、Ｄｃｎｔによって、トップゲートドライバ１Ｂ、ボトムゲートドライバ１Ｇ及びデータドライバ１Ｄをそれぞれ制御する。
【００５６】
ＶＲＡＭ１Ｆは、コントローラ１Ｅによる処理で入出力一体パネル１Ａに表示すべき画像データを展開するための画像メモリである。ＶＲＡＭ１Ｆに展開された画像データは、後述する出力フレームにおいて、コントローラ１Ｅからデータドライバ１Ｄに画像データＩＭＧとして順次供給される。
【００５７】
以下、この実施の形態にかかる携帯情報端末における動作について、説明する。最初に、入出力装置１４の駆動動作から説明する。
【００５８】
図６は、入出力装置１４の駆動動作を示す図である。図示するように、入力装置１４は、入出力一体パネル１Ａ上に画像を表示するための出力フレームと、レーザペン２による入出力一体パネル１Ａへのタッチ動作を検出するための入力フレームとが、コントローラ１Ｇからの制御信号Ｔｃｎｔ、Ｂｃｎｔ、Ｄｃｎｔに従って、例えば、３０分の１秒ごとに交互に切り換えられ、繰り返される。以下、出力フレームと入力フレームとに分けて、入出力装置１４の動作を説明する。
【００５９】
（１）出力フレーム
出力フレームに切り換わったとき、ＶＲＡＭ１Ｆには、バス１０を介して送られてきた情報に基づいて画像データが展開された状態となっている。また、入出力一体パネル１Ａのすべてのダブルゲートトランジスタ１ＡＡがリセットされており、半導体層１ｄからキャリアが吐出されている状態となっている。このような状態は、直前に入力フレームの期間において作られている。
【００６０】
また、出力フレームの前半半分の期間では、ボトムゲートドライバ１Ｇは、入出力一体パネル１ＡのすべてのボトムゲートラインＢＧＬに、＋１０（Ｖ）の電圧を出力する。これにより、入出力一体パネル１Ａ上のすべてのダブルゲートトランジスタ１ＡＡのボトムゲート電極１ｂの電圧が、＋１０（Ｖ）となっている。
【００６１】
出力フレームの前半半分の期間において、コントローラ１Ｅは、ＶＲＡＭ１Ｆに展開されている画像データを順次走査して、画像データＩＭＧとしてデータドライバ１Ｄに供給する。１行分の画像データＩＭＧの取り込みが終了すると、コントローラ１Ｅからの制御信号Ｄｃｎｔに従って、データドライバ１Ｄは、画像データＩＭＧの発光／非発光に応じて＋８（Ｖ）または０（Ｖ）の電圧を各データラインＤＬに１選択期間（１水平期間）の前半半分の期間だけ出力する。
【００６２】
また、データラインＤＬへの電圧の出力に同期して、トップゲートドライバ１Ｂは、コントローラ１Ｅからの制御信号Ｔｃｎｔに従って、データラインＤＬへ出力された電圧に対応する行（選択行）のトップゲートラインＢＧＬに＋５（Ｖ）の電圧を、選択行以外のトップゲートラインＢＧＬに−２０（Ｖ）の電圧を出力する。
【００６３】
これにより、選択行のダブルゲートトランジスタ１ＡＡでは、図５（ｃ）に示したように半導体層１ｄ内にｎチャネルが形成される。そして、選択行で、データラインＤＬに＋８（Ｖ）の電圧が出力されている列のダブルゲートトランジスタ１ＡＡでは、ｎチャネルを介してドレイン電極１ｅとソース電極１ｆとの間に、さらには有機ＥＬ素子１ＡＢに電流が流れ、有機ＥＬ層１ｎが発光する。このとき、これ以前に選択された非選択行かつ当該列で、図５（ｆ）に示したようにキャリアの蓄積によりｎチャネルが半導体層１ｄに形成されているダブルゲートトランジスタ１ＡＡでも、ｎチャネルを介してドレイン電極１ｅとソース電極１ｆとの間に、さらには有機ＥＬ素子１ＡＢに電流が流れ、有機ＥＬ層１ｎが発光する。
【００６４】
一方、選択行で、データラインＤＬに０（Ｖ）の電圧が出力されている列のダブルゲートトランジスタ１ＡＡでは、半導体層１ｄにｎチャネルが形成されていても電流が流れないので、対応する有機ＥＬ素子１ＡＢに電流が流れることはなく、有機ＥＬ層１ｎは発光しない。このとき、当該列で非選択行の有機ＥＬ層１ｎも発光しない。
【００６５】
次に、トップゲートドライバ１Ｂは、コントローラ１Ｅからの制御信号Ｔｃｎｔに従って、１選択期間の半分の期間が終了するまでに選択行のトップゲートラインＴＧＬに出力する電圧を−２０（Ｖ）まで徐々に低下させていく。これにより、選択行のダブルゲートトランジスタ１ＡＡでは、トップゲート電極１ｈの電圧が−２０（Ｖ）に下がることとなるが、それまでの過程で有機ＥＬ層１ｎが発した光により半導体層１ｄには、図５（ｆ）に示したようにｎチャネルが形成されたままで電流が流れるため、有機ＥＬ層１ｎは発光状態を維持する。
【００６６】
次に、１選択期間の後半半分の期間では、トップゲートドライバ１Ｂは、１選択期間の前半最後のときの出力状態を維持する。一方、データドライバ１Ｄは、前半半分の期間と逆の電圧、すなわち選択行の有機ＥＬ素子１ＡＢの発光／非発光に対応して、それぞれ０（Ｖ）と＋８（Ｖ）の電圧をデータラインＤＬのそれぞれに出力する。
【００６７】
これにより、これ以前に選択された非選択行かつ＋８（Ｖ）の電圧がデータラインＤＬに出力されている列で、図５（ｆ）に示したようにキャリアの蓄積によりｎチャネルが半導体層１ｄに形成されているダブルゲートトランジスタ１ＡＡでは、ｎチャネルを介してドレイン電極１ｅとソース電極１ｆとの間に、さらには有機ＥＬ素子１ＡＢに電流が流れ、有機ＥＬ層１ｎが発光する。このため、これ以前に選択された非選択行で、図５（ｆ）に示したようにキャリアの蓄積により対応するダブルゲートトランジスタ１ＡＡの半導体層１ｄにｎチャネルが形成されている行の有機ＥＬ層１ｎは、１選択期間において同じ期間だけ発光することとなる。
【００６８】
以上の入出力一体パネル１Ａの行の選択を、出力フレームの前半半分の期間で、第１行から最終行まで順次行う。次に、出力フレームの後半半分の期間に入ると、１選択期間ずつ順次第１行から最終行まで、トップゲートドライバ１Ｂとボトムゲートドライバ１Ｇは、コントローラ１Ｅからの制御信号Ｔｃｎｔ、Ｂｃｎｔに従って、トップゲートラインＴＧＬ、ボトムゲートラインＢＧＬに出力する電圧をそれぞれ＋５（Ｖ）、０（Ｖ）に変えていく。また、データドライバ１Ｄは、コントローラ１Ｅからの制御信号に従って、１選択期間の半分だけすべてのデータラインＤＬに＋８（Ｖ）の電圧を、他の半分０（Ｖ）の電圧を出力する。
【００６９】
これにより、ダブルゲートトランジスタ１Ａは、１行ずつ順次リセットされて、行毎に有機ＥＬ層１ｎが発光しなくなっていく。こうして、出力フレームにおいては、対応する画像データＩＭＧが発光すべきことを示している有機ＥＬ層１ｎは、すべて出力フレームの期間の４分の１程度の期間、発光することとなる。
【００７０】
なお、次に説明する入力フレームの間、入出力一体パネル１Ａ上のすべての有機ＥＬ素子１ＡＢは発光しておらず、入出力一体パネル１Ａ上に実際には画像亜表示されていないこととなっている。が、間欠的に繰り返される出力フレームで入出力一体パネル１Ａ上に表示される画像は、人間の目の残像効果によって、連続的に表示されている画像であると認識される。
【００７１】
（２）入力フレーム
入力フレームでは、１選択期間（ここでは、出力フレームにおける１選択期間のほぼ２倍）ずつ順次、トップゲートドライバ１Ｂとボトムゲートドライバ１Ｇは、コントローラ１Ｅからの制御信号Ｔｃｎｔ、Ｂｃｎｔに従って、第１行から最終行のいずれかのトップゲートラインＴＧＬとボトムゲートラインＢＧＬとに、それぞれ−２０（Ｖ）と＋１０（Ｖ）の電圧を出力する。また、データドライバ１Ｄは、コントローラ１Ｅからの制御信号Ｄｃｎｔに従って、１選択期間内の初めの方の所定期間、すべてのデータラインＤＬに＋８（Ｖ）の電圧を出力する。
【００７２】
選択された行で、入出力一体パネル１Ａ上の対応する位置がレーザペン２で押圧され、レーザペン２から放出された光が半導体層１ｄに入射されているダブルゲートトランジスタ１ＡＡは、図５（ｆ）に示すようにキャリアの蓄積により半導体層１ｄにｎチャネルが形成され、ドレイン電極１ｅとソース電極１ｆとの間に電流が流れる。このため、対応する列のデータラインＤＬの電位がディスチャージされる。
【００７３】
一方、入出力一体パネル１Ａ上の対応する位置がレーザペン２で押圧されず、半導体層１ｄに光が入射されていないダブルゲートトランジスタ１ＡＡは、図５（ｄ）に示すように、半導体層１ｄ内のｎチャネルがピンチオフされ、ドレイン電極１ｅとソース電極１ｆとの間に電流が流れない。このため、対応する列のデータラインＤＬの電位は、＋８（Ｖ）のままとなる。
【００７４】
次に、１選択期間内の終わりの方の所定期間で、データドライバ１Ｄは、コントローラ１Ｅからの制御信号Ｄｃｎｔに従って、入出力一体パネル１Ａ上の各データラインＤＬの電位、すなわち選択行のレーザペン２による押圧に対応した信号を読み出す。そして、読み出したデータラインＤＬの電位を、入力画像データｉｍｇとして順次コントローラ１Ｅに供給する。
【００７５】
また、選択期間が終了した行について、トップゲートドライバ１Ｂとボトムゲートドライバ１Ｇは、コントローラ１Ｅからの制御信号Ｔｃｎｔ、Ｂｃｎｔに従って、トップゲートラインＴＧＬとボトムゲートラインＢＧＬとに出力する電圧をそれぞれ＋５（Ｖ）、０（Ｖ）としていく。これにより、当該行のダブルゲートトランジスタ１Ａは、図５（ａ）に示すように半導体層１ｄからキャリアが吐出されて、リセットされる。
【００７６】
上記したようにして供給された入力画像データｉｍｇに基づいて、コントローラ１Ｅは、入力フレームにおいてレーザペン２で押圧されていた入出力一体パネル１Ａ上の座標位置に関する情報を生成し、これをバス１０を介してＣＰＵ１１に供給する。
【００７７】
なお、入力フレームにおいて、レーザペン２で押圧されていた位置に対応する有機ＥＬ層１ｎは、ダブルゲートトランジスタ１ＡＡのドレイン電極１ｅとソース電極１ｆとの間を電流が流れることにより、１選択期間だけ発光することとなるが、出力フレームでの発光に比べると無視できる程度に短い期間となるため、実用上問題が生じることはない。
【００７８】
次に、この実施の形態にかかる携帯情報端末全体としての動作について、図７（ａ）、（ｂ）を参照して説明する。ここでは、携帯情報端末の具体的な使用例として、地図などの図形を手書きで入力する場合を例として説明する。
【００７９】
図７（ａ）に示すように、レーザペン２による筆圧が強い、すなわち入出力一体パネル１Ａを押圧する強度が強いと、レーザペン２の先端から放射されるレーザ光のビーム径が広くなる。このため、入力フレームにおいて、レーザペン２の先端の位置に対して、遮光部１ｂａを透過して半導体層１ｄへの光の入射を検知するダブルゲートトランジスタ１ＡＡの範囲が広くなり、その広い範囲での入力画像データｉｍｇがデータドライバ１Ｄからコントローラ１Ｅに供給されることとなる。
【００８０】
コントローラ１Ｅは、この押圧範囲が広い入力画像データｉｍｇの位置に関する情報をバス１０を介してＣＰＵ１１に送る。そして、この情報を受け取ったＣＰＵ１１は、その広い押圧範囲に対応する画像を表示させるための指示を入出力装置１４のコントローラ１Ｅに送る。コントローラ１Ｅは、ＣＰＵ１１からの指示に従って、上記の広い範囲に対応する画像データをＶＲＡＭ１Ｆに展開し、出力フレームにおいて画像データＩＭＧとしてデータドライバ１Ｄに順次供給する。これにより、図７（ａ）に示すように、レーザペン２でなぞった形跡を太い線で示した画像が入出力一体パネル１Ａ上に表示される。
【００８１】
また、図７（ｂ）に示すように、レーザペン２による筆圧が弱い、すなわち入出力一体パネル１Ａを押圧する強度が弱いと、レーザペン２の先端から放射されるレーザ光のビーム径が狭くなる。このため、入力フレームにおいて、レーザペン２の先端の位置に対して、遮光部１ｂａを透過して半導体層１ｄへの光の入射を検知するダブルゲートトランジスタ１ＡＡの範囲が狭くなり、その狭い範囲での入力画像データｉｍｇがデータドライバ１Ｄからコントローラ１Ｅに供給されることとなる。
【００８２】
コントローラ１Ｅは、この押圧範囲が狭い入力画像データｉｍｇの位置に関する情報をバス１０を介してＣＰＵ１１に送る。そして、この情報を受け取ったＣＰＵ１１は、その狭い押圧範囲に対応する画像を表示させるための指示を入出力装置１４のコントローラ１Ｅに送る。コントローラ１Ｅは、ＣＰＵ１１からの指示に従って、上記の狭い範囲に対応する画像データをＶＲＡＭ１Ｆに展開し、出力フレームにおいて画像データＩＭＧとしてデータドライバ１Ｄに順次供給する。これにより、図７（ｂ）に示すように、レーザペン２でなぞった形跡を細い線で示した画像が入出力一体パネル１Ａ上に表示される。
【００８３】
なお、図７（ａ）と図７（ｂ）のいずれの場合においても、間欠的に順次繰り返されている出力フレームによって、レーザペン２でなぞった形跡が連続して画像として表示されているように、ユーザが認識することができる。ユーザは、連続して表示されていると認識した画像に従って、次にレーザペン２で押圧すべき入出力一体パネル１Ａ上の位置を正確に判断することができる。
【００８４】
以上説明したように、この実施の形態にかかる携帯情報端末では、画像の表示及び情報の入力のために使用されている入出力一体パネル１Ａが実質的な１枚構造で薄型に構成できるため、携帯情報端末本体１としても薄型に構成することができる。また、入出力一体パネル１Ａにおいて、ダブルゲートトランジスタ１ＡＡは、有機ＥＬ素子１Ｂの選択、発行維持のための機能と、入出力一体パネル１Ａ上のレーザペン２でのタッチ位置の検出のための機能とを兼ねているため、１画素当たりの面積を小さくすることができ、小型にすることができる。ひいては、携帯情報端末自体も小型にすることができる。
【００８５】
さらに、入出力装置１４において、トップゲートドライバ１Ｂ、ボトムゲートドライバ１Ｇ及びデータドライバ１Ｄの動作を出力フレームと入力フレームとで切り換えれば、出力用の駆動系と入力用の駆動系とを別個に設ける必要がない。これにより、入出力装置１４を小型に構成することができ、ひいては、携帯情報端末自体も小型にすることができる。
【００８６】
また、入出力一体パネル１Ａでは、画像の表示用の画素と情報の入力用の画素とが実質的に同じ位置に設けられているため、視差による位置ずれが生じることなく、入力と出力との対応を正確にとることができる。
【００８７】
また、入出力一体パネル１Ａには、出力と入力とを兼ねる１画素当たりに、アクティブ素子としてダブルゲートトランジスタ１ＡＡが１つだけ設けられている。このため、入出力一体パネル１Ａに全体で設けられているアクティブ素子の数を最小限の数に抑えることができるので、製造された入出力一体パネル１Ａに不良のアクティブ素子が含まれる確率を低くすることができ、入出力一体パネル１Ａの製造歩留まりを高くすることができる。
【００８８】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、説明する。
【００８９】
上記の実施の形態では、ボトムゲート電極１ｂは、遮光部１ｂａと透明電極１ｂｂとの二層構造とし、遮光部１ｂａが半導体層１ｄへの外光の入射を実質的に遮ると共に、レーザペン２から照射された光のみを実質的に透過して半導体層１ｄに入射させることとしていた。しかしながら、このような光を遮断／透過する手段は、透明電極１ｂｂに対して半導体層１ｄの側にあるものとしてもよく、さらには電極の機能を兼ねていない不導体によって実現してもよい。
【００９０】
上記の実施の形態では、ダブルゲートトランジスタ１ＡＡにおいて、トップゲート電極１ｂは、基板１ａ側に形成されていた。しかしながら、トップゲート電極とボトムゲート電極との位置関係は、逆でも構わない。すなわち、ボトムゲート電極が基板側に形成される構造としてもよい。この場合、ボトムゲート電極を遮光部と透明電極の二層構造とし、トップゲート電極を透明電極だけの一層構造とすればよい。
【００９１】
上記の実施の形態では、ダブルゲートトランジスタ１ＡＡは、半導体層１ｄ内にｎチャネルが形成されるｎチャネル型のものとしいたが、ｐチャネルが形成されるｐチャネル型のものとしてもよい。この場合、ボトムゲート電極１ａやトップゲート電極１ｈに印加する電圧の極性を、上記の場合と逆にすればよい。
【００９２】
上記の実施の形態では、出力フレームと入力フレームとは、期間的に完全に独立していた。これに対して、図８に示すように、出力フレームの期間と入力フレームとの期間がオーバーラップするようにしてもよい。この場合、入力フレームにおいて発光を開始した有機ＥＬ素子１ＡＢがその発光を次の出力フレームで対応する行が選択されるまで発光を維持するように、ダブルゲートトランジスタ１ＡＡのトップゲート電極及びボトムゲート電極に電圧を印加すればよい。
【００９３】
上記の実施の形態では、出力フレームと入力フレームとが、３０分の１秒ごとに交互に切り換えられていた。これに対して、図９に示すように、例えば、出力フレーム２回に対して入力フレームを１回にするなど、出力フレームと入力フレームとの数が異なっていてもよい。特に、図９のように入力フレームの数が出力フレームの数よりも少なくても、人間の手の動きのスピードからして問題が生じることはない。また、１フレーム期間は、３０分の１秒に限られず、１出力フレーム期間と１入力フレーム期間とが異なっていてもよい。
【００９４】
上記の実施の形態では、本発明を携帯情報端末に適用した場合について、説明した。しかしながら、上記した入出力装置１４は、他の情報処理装置、例えば、銀行のＡＴＭ端末や切符の自動販売機などにも適用することができる。また、上記した入出力装置１４をＣＡＤ（Computer Assisted Design）システムに適用すれば、入力と出力との位置ずれを生じさせることなく、対象物を設計することができる。
【００９５】
【発明の効果】
以上説明したように、本発明によれば、入出力素子、装置や情報処理装置を薄型、小型に構成することができる。また、出力位置と入力位置との正確な対応付けが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる携帯情報端末の外観構成を示す図である。
【図２】図１の携帯情報端末本体の回路構成を示す図である。
【図３】図２の入出力装置の回路構成を示すブロック図である。
【図４】図１、図３の入出力一体パネルの構造を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。
【図５】（ａ）〜（ｆ）は、図４のダブルゲートトランジスタの駆動を説明する模式図である。
【図６】図３の入出力装置の駆動例を示す図である。
【図７】本発明の実施の形態にかかる携帯情報端末装置の使用例を示す図である。
【図８】図２の入出力装置の他の駆動例を示す図である。
【図９】図２の入出力装置の他の駆動例を示す図である。
【符号の説明】
１・・・携帯情報端末装置本体、２・・・レーザペン、１０・・・バス、１１・・・ＣＰＵ、１２・・・ＲＯＭ、１３・・・ＲＡＭ、１４・・・入出力装置、１Ａ・・・入出力一体パネル、１Ｂ・・・トップゲートドライバ、１Ｇ・・・ボトムゲートドライバ、１Ｄ・・・データドライバ、１Ｅ・・・コントローラ、１Ｆ・・・ＶＲＡＭ、１ＡＡ・・・ダブルゲートトランジスタ、１ＡＢ・・・有機ＥＬ素子、１ａ・・・基板、１ｂ・・・ボトムゲート電極、１ｂａ・・・遮光部、１ｂｂ・・・透明電極、１ｃ・・・ゲート絶縁膜、１ｄ・・・半導体層、１ｅ・・・ドレイン電極、１ｆ・・・ソース電極、１ｇ・・・ゲート絶縁膜、１ｈ・・・トップゲート電極、１ｉ・・・遮光電極、１ｊ・・・絶縁保護膜、１ｋ・・・アノード電極、１ｎ・・・有機ＥＬ層、１ｍ・・・カソード電極、ＴＧＬ・・・トップゲートライン、ＢＧＬ・・・ボトムゲートライン、ＤＬ・・・データライン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an input / output element, a driving method thereof, an input / output device, and an information processing apparatus to which the input / output device is applied, and more particularly, to a device that can serve both as input and output in a single-sheet structure.
[0002]
[Prior art]
A conventional touch panel has a two-panel structure in which a transparent digitizer for detecting coordinates touched by a pen or the like and a liquid crystal display panel for displaying an image or the like are overlapped. It has a function. When the touch panel is used as an input device, for example, a plurality of icons are displayed on the liquid crystal display panel, coordinates indicating the position corresponding to the icon touched by the operator are detected by the digitizer, and input is performed by the detected coordinates. Is called.
[0003]
[Problems to be solved by the invention]
However, when the touch panel is applied to a portable information terminal or the like that is particularly required to be miniaturized, it is difficult to make the entire apparatus thin, that is, to miniaturize, because the conventional touch panel has a plurality of structures as described above. There was a drawback of being.
[0004]
In the portable information terminal as described above, for example, the operator looks at an icon or the like displayed on the liquid crystal display panel via the digitizer and touches a desired position to input the coordinate position. Let the desired process occur. However, since there is a parallax due to the thickness of the digitizer and the distance between the digitizer and the liquid crystal panel, it may occur that the coordinates of the digitizer corresponding to the position of the icon displayed on the liquid crystal panel cannot be touched accurately.
[0005]
Meanwhile, some portable information terminals have a so-called handwriting input function for displaying a trace (for example, characters) traced on a digitizer by an operator with a pen or the like on a liquid crystal display panel. However, the conventional touch panel generally has a digitizer resolution (number of detectable coordinates) lower than the resolution (number of pixels) of the liquid crystal panel from the viewpoint of manufacturing cost. For this reason, the trace traced on the digitizer cannot be accurately displayed on the liquid crystal display panel. Further, due to the parallax between the digitizer and the liquid crystal panel as described above, there is a problem that the trace is not displayed on the liquid crystal panel so as to correspond to the traced position when viewed from the operator.
[0006]
Conventionally, a touch panel using a self-luminous display panel such as an EL display panel instead of a liquid crystal display panel is also known. However, such a touch panel also has a two-layer structure of a transparent digitizer and a self-luminous display panel, and has the same problems as a touch panel using a liquid crystal display panel as described above.
[0007]
The present invention has been made to solve the above-described problems of the prior art, and can be reduced in thickness and size, and the input / output element capable of accurately matching the input and the output, and the driving thereof. It is an object to provide a method, an input / output device, and an information processing device.
[0008]
[Means for Solving the Problems]
  In order to achieve the above object, the input / output element according to the first aspect of the present invention is:
  A substrate,
  A plurality of first light-emitting elements provided on the substrate and emitting predetermined light in response to input of a drive current signal;
  A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor And first and second current supply terminals connected to the layers,
  On the substrate, adjacent to each of the plurality of first light emitting elements, during a first output frame period, Based on a signal output in response to the incident light from the second light emitting element capable of arbitrarily emitting predetermined light during the input frameThe driving current signal is output to the first light emitting element, the carrier generated by the light emitted from the first light emitting element is held, and the carrier is held in the first output frame period in the second output frame period A plurality of active elements that output the drive current signal to the first light emitting element and output a signal corresponding to the incidence of light from the second light emitting element during an input frame period.,
  The active element forms the channel formation voltage at the first control terminal during the first output frame period, and outputs the drive current signal output to one of the first and second current supply terminals. Output to the first light emitting element to emit light from the first light emitting element, and supply a voltage for inhibiting channel formation in the semiconductor layer to the second control terminal to emit light from the first light emitting element. Holds carriers generated by lightIt is characterized by that.
[0009]
In the above input / output element, a voltage for forming a channel in the semiconductor layer is supplied to the first control terminal, and a voltage according to the output data is supplied to the first or second current supply terminal. The first light emitting element can emit light. On the other hand, a voltage for forming a channel in the semiconductor layer is supplied to the first control terminal, and a voltage for inhibiting channel formation is supplied to the second control terminal, thereby forming a channel in the semiconductor layer. Whether light is incident on the semiconductor layer from the second light emitting element can be detected.
[0010]
Therefore, the same active element can serve both as a function for controlling the light emission of the light emitting element in the input / output element and a function for detecting the incidence of light having a predetermined luminance or more from the outside. Since both the active element and the first light emitting element are formed on the same substrate, the input / output element can be reduced in thickness, and the area per pixel can be reduced and the size can be reduced. Moreover, if the light from the second light emitting element is transmitted through the substrate, the input and the output can be accurately associated with each other. Furthermore, since the number of active elements included in the entire input / output element can be minimized, the possibility of manufacturing an input / output element having a defective active element is reduced, and the manufacturing yield is increased.
[0011]
  The input / output element includes the active element andAboveA set of one each of the first light emitting elements may be arranged in a predetermined arrangement.
[0012]
In the input / output device, the second light emitting element can freely emit light to the active element at an arbitrary position.
[0013]
In the input / output device, the first light emitting element may be made of, for example, an organic electroluminescent material.
[0014]
  To achieve the above purpose, Active elementIs formed so as to face a semiconductor layer that substantially generates carriers when a predetermined amount or more of light is incident, and a channel forming voltage for forming a channel in the semiconductor layer. A first control terminal to be supplied; a second control terminal formed on the opposite side of the first control terminal to face the semiconductor layer and to which a voltage having a polarity opposite to that of the channel formation voltage is supplied; First and second current supply terminals connected to the semiconductor layerThe light emitting element isLight is emitted by a current flowing through a channel formed in the semiconductor layer, and the predetermined amount or more of light is incident on the semiconductor layer through one of the first and second control terminals.RuIt is characterized by that.
[0015]
The input / output element is formed on the other side of the first and second control terminals and substantially transmits only light having a predetermined luminance or higher through the other of the first and second control terminals. Further, it may be further provided with a light shielding means for entering the semiconductor layer.
[0016]
By this light shielding means, it is possible to prevent carriers from being generated by entering the external light semiconductor layer of a predetermined amount or more in an environment where the input / output element is normally used. For example, only strong light emitted from a laser pen or the like Is transmitted through the other of the first and second control terminals, and a predetermined amount or more of light can enter the semiconductor layer. As a result, malfunction can be prevented.
[0017]
In order to achieve the above object, a method for driving an input / output element according to the second aspect of the present invention includes:
A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor An active element having first and second current supply terminals connected to the layer; and light emitted by a current flowing through a channel formed in the semiconductor layer; and one of the first and second control terminals is An input / output element preparing step for preparing an input / output element comprising a light emitting element that causes the light of a predetermined amount or more to enter the semiconductor layer via;
A channel forming voltage supply step for supplying the channel forming voltage to the first control terminal;
An output for supplying a voltage corresponding to data to be output to the first or second current supply terminal of the active element in which the channel is formed in the semiconductor layer by the channel formation voltage supplied in the channel formation voltage supply step. A data voltage supply step;
A channel forming voltage / reverse polarity voltage supplying step of supplying the channel forming voltage to the first control terminal and supplying the reverse polarity voltage to the second control terminal;
When the respective voltages are supplied to the first and second control terminals in the channel formation voltage / reverse polarity voltage supply step, the predetermined amount or more is passed through the other of the first and second control terminals. A channel formation detecting step for detecting whether or not a carrier is substantially generated in the semiconductor layer by the incident light and a channel is formed in the semiconductor layer by the generated carrier;
It is characterized by including.
[0018]
The driving method of the input / output element is the reverse of supplying to the second control terminal when a voltage is supplied to the first or second current supply terminal of the active element in the output data supply step. A channel inhibition voltage supply step of gradually changing the polarity voltage level to a voltage level that inhibits channel formation in the semiconductor layer and retains some of the carriers generated in the semiconductor layer; It is good.
[0019]
In order to achieve the above object, an input / output device according to a third aspect of the present invention includes:
A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor A plurality of active elements arranged in a matrix having first and second current supply terminals connected to the layers; adjacent to each of the plurality of active elements; and on the semiconductor layer of the corresponding active element A plurality of light emitting elements that emit light by a current flowing through the formed channel and cause the predetermined amount or more of light to enter the semiconductor layer via one of the first and second control terminals. And input and output element,
First selecting means for selecting the active element for each row of the matrix and supplying a voltage for forming a channel in the semiconductor layer to a corresponding first control terminal;
Second selecting means for selecting the active element for each row of the matrix and supplying a voltage for inhibiting channel formation in the semiconductor layer to the corresponding second control terminal;
Data driving means for supplying a voltage corresponding to image data to be displayed to the first or second current supply terminal of the active element for each column of the matrix;
A predetermined voltage supplied for each column of the matrix is applied to the active element in which a channel is formed in the semiconductor layer by the predetermined amount or more of light incident through the other of the first and second control terminals. An input detecting means for detecting by a potential change caused by discharging through the formed channel;
It is characterized by providing.
[0020]
In the input / output device, the first selection unit and the second selection unit may be common to the input system and the output system. For this reason, not only the input / output element itself can be reduced in size, but also the drive system can be reduced in size, so that the entire input / output device can be considerably reduced in size.
[0021]
In order to achieve the above object, an information processing apparatus according to the fourth aspect of the present invention provides:
A processing device that performs processing according to an input from the outside and outputs the processing result to the outside, and displays an image corresponding to the output from the processing device, and inputs information about the position irradiated with light to the processing device Input / output device
The input / output device is
A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor A plurality of active elements arranged in a matrix having first and second current supply terminals connected to the layers; adjacent to each of the plurality of active elements; and on the semiconductor layer of the corresponding active element A plurality of light emitting elements that emit light by a current flowing through the formed channel and cause the predetermined amount or more of light to enter the semiconductor layer via one of the first and second control terminals. And input and output element,
First selecting means for selecting the active element for each row of the matrix and supplying a voltage for forming a channel in the semiconductor layer to a corresponding first control terminal;
Second selecting means for selecting the active element for each row of the matrix and supplying a voltage for inhibiting channel formation in the semiconductor layer to the corresponding second control terminal;
Data driving means for supplying a voltage corresponding to image data to be displayed to the first or second current supply terminal of the active element for each column of the matrix;
A predetermined voltage supplied for each column of the matrix is applied to the active element in which a channel is formed in the semiconductor layer by the predetermined amount or more of light incident through the other of the first and second control terminals. And input detection means for detecting by a potential change caused by discharging through the formed channel.
It is characterized by that.
[0022]
In the information processing apparatus, the potential change detected by the input / output detection unit varies depending on the amount of light incident on the semiconductor layer via the other of the first and second control terminals. Also good.
[0023]
The information processing apparatus irradiates light to the input / output element by being pressed by the input / output element, and emits the predetermined amount or more of light through the other of the first and second control terminals. It is good also as what further has the light irradiation means to inject into a semiconductor layer.
[0024]
In the information processing apparatus, the light irradiation means changes the range and / or the amount of light to be irradiated according to the means for detecting the pressure intensity applied to the input / output element and the pressure intensity detected by the means. It is good also as a thing to have.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings.
[0026]
FIG. 1 is a diagram showing an external configuration of a portable information terminal according to this embodiment. As shown in the figure, this portable information terminal includes a portable information terminal main body 1 and a laser pen 2. The portable information terminal main body 1 is provided with an input / output integrated panel 1A in addition to a pen holder 2A for storing the power switch 1S and the laser pen 2. The portable information terminal main body 1 and the input / output integrated panel 1A disposed thereon will be described in more detail later.
[0027]
The laser pen 2 emits laser light from its tip when the user touches the input / output integrated panel 1A. The laser pen 2 has a sensor for detecting the pressure intensity of the pen tip, and in accordance with the pressure intensity detected by the sensor, the beam diameter of the emitted laser light is expanded or the intensity (luminance) of the emitted laser light. It has a function to increase the
[0028]
FIG. 2 is a block diagram showing a circuit configuration of the portable information terminal main body 1 of FIG. As shown in the figure, a portable information terminal main body 1 includes a CPU (Central Processing Unit) 11, a ROM (Read Only Memory) 12, a RAM (Random Access Memory) 13, and an input / output connected to each other via a bus 10. Device 14.
[0029]
The CPU 11 executes a program stored in the ROM 12 or the RAM 13 and controls each part in the portable information terminal main body 1. The ROM 12 stores basic data such as an operating system, application programs, and fixed data. The RAM 13 stores application programs executed by the CPU 11 and input data, and is used as a work area when the CPU 11 executes the programs.
[0030]
As shown in FIG. 3, in addition to the input / output integrated panel 1A shown in FIG. 1, the input / output device 14 includes a top gate driver 1B, a bottom gate driver 1C, a data driver 1D, a controller 1E, a VRAM ( Video RAM) 1F.
[0031]
As shown in the equivalent circuit diagram of FIG. 3, the input / output integrated panel 1A includes a plurality of input / output pixels arranged in a matrix. Each pixel includes a double gate transistor 1AA, an organic electroluminescence (EL) ) Element 1AB.
[0032]
The structure of one pixel of the input / output integrated panel 1A will be described with reference to a plan view shown in FIG. 4A and a cross-sectional view taken along line AA in FIG. 4A. .
[0033]
As shown in these drawings, in the input / output integrated panel 1A, first, a bottom gate line BGL and a bottom gate electrode 1b are integrally formed on a substrate 1a made of transparent glass, plastic plate, or the like. The bottom gate electrode 1b has a two-layer structure of a light shielding portion 1ba made of CrOx or the like and a transparent electrode 1bb made of conductive ITO (Indium Tin Oxide) or the like.
[0034]
The light-shielding portion 1ba substantially blocks external light (those having a brightness of sunlight) incident through the substrate 1a and prevents it from entering a semiconductor layer 1d described later. On the other hand, the light shielding portion 1ba transmits the laser light emitted from the laser pen 2 when touching the input / output integrated panel 1A to such an extent that a sufficient amount of carriers are generated in the semiconductor layer 1d as described later.
[0035]
A gate insulating film 1c made of SiN is formed on the substrate 1a so as to cover the bottom gate electrode 1b and the bottom gate line BGL. A semiconductor layer 1d made of amorphous silicon (a-Si) or polysilicon (p-Si) is formed on the gate insulating film 1c at a position facing the bottom gate electrode 1b.
[0036]
On the gate insulating film 1c, a drain electrode 1e integrally formed with the data line DL and a source electrode 1f connected to the organic EL element 1AB through a contact hole 1x described later sandwich the semiconductor layer 1d. Is formed. A gate insulating film 1g is further formed on the gate insulating film 1c so as to cover the semiconductor layer 1d, the drain electrode 1e, the source electrode 1f, and the data line DL.
[0037]
On the gate insulating film 1g, a top gate electrode 1h made of transparent ITO is formed at a position facing the semiconductor layer 1d. Further, the wavelength emitted from the organic EL layer 1n surrounds the top gate electrode 1h from the periphery. A light-shielding electrode 1i that is made of a material such as aluminum that does not transmit light in the region and that prevents light from entering the semiconductor layer 1d from the organic EL layer 1n of the adjacent pixel is integrated with the top gate line TGL. Is formed.
[0038]
The bottom gate electrode 1b, the semiconductor layer 1d, the drain electrode 1e, the source electrode 1f, the top gate electrode 1h, and the like described above constitute a double gate transistor 1AA. An insulating protective film 1j is formed so as to cover the top gate electrode 1h, the light shielding electrode 1i, and the top gate line TGL.
[0039]
An anode electrode 1k made of transparent ITO is formed on the pixel region and the insulating protective film 1j at a position where the top gate line TGL, the data line DL, and the bottom gate line BGL are not formed. The anode electrode 1k is connected to the source electrode 1f through the contact hole 1x. The anode electrode 1k is also formed on the top gate electrode 1h. Further thereon, an organic EL layer 1n and a cathode electrode 1m made of MgAg, MgIn, AlLi, etc. and grounded are formed in this order.
[0040]
The organic EL layer 1n is formed by sequentially stacking a hole transport layer, a light emitting layer, and an electron transport layer in the direction from the anode electrode 1k to the cathode electrode 1m. The hole transport layer is composed of N, N'-di (α-naphthyl) -N, N'-diphenyl-1,1'-biphenyl-4,4'-diamine, and the light emitting layer is 4,4'-diamine. It consists of a mixture of bis (2,2-diphenylvinylene) biphenyl and 4,4'-bis ((2-carbazole) vinylene) biphenyl, and the electron transport layer consists of aluminum-tris (8-hydroxyquinolinate).
[0041]
By having such a configuration, the organic EL layer 1n emits light of a predetermined color by absorbing energy accompanying recombination of electrons and holes caused by current flowing inside. Further, the cathode electrode 1m is reflective to the light emitted from the organic EL layer 1n, blocks light incident on the cathode electrode 1m from the upper part of the figure, and enters the semiconductor layer 1d of the double gate transistor 1AA. To prevent it.
[0042]
The organic EL element 11 is constituted by the organic EL layer 1n, the anode electrode 1k, and the cathode electrode 1m described above. That is, the organic EL layer 1n is a self-luminous element that emits light by applying a voltage equal to or higher than a threshold voltage between the anode electrode 1k and the cathode electrode 1m to cause a current to flow in the organic EL layer 1n.
[0043]
As shown in FIGS. 3 and 4, the top gate electrode 1h of the double gate transistor 1AA is connected to the top gate driver 1B via the top gate line TGL provided for each row of the matrix, and the bottom gate electrode 1b. Is connected to the bottom gate driver 1G via the bottom gate line BGL provided for each row, and the drain electrode 1e is connected to the data driver 1D via the data line DL provided for each column of the matrix. .
[0044]
Next, the driving principle of the double gate transistor 1AB shown in FIGS. 3 and 4 will be described in detail with reference to the schematic diagrams of FIGS.
[0045]
As shown in FIG. 5A, the voltage applied to the top gate electrode (TG) 1h is +5 (V), and the voltage applied to the bottom gate electrode (BG) 1b is 0 (V). In some cases, an n channel is not formed in the semiconductor layer 1d, and even if a voltage of +8 (V) is supplied to the drain electrode 1e (D), the drain electrode (D) 1e and the source electrode (S) 1f No current flows between them. In this state, holes accumulated in the semiconductor layer 1d are discharged as will be described later. Hereinafter, this state is referred to as a reset state.
[0046]
As shown in FIG. 5B, the voltage applied to the top gate electrode (TG) 1h is −20 (V), and the voltage applied to the bottom gate electrode (BG) 1b is 0 (V). The n-channel is not formed in the semiconductor layer 1d, and even if a voltage of +8 (V) is supplied to the drain electrode 1e (D), the drain electrode (D) 1e and the source electrode (S) 1f During this period, no current flows.
[0047]
As described above, the semiconductor layer 1d below the drain electrode (D) 1e and the source electrode (S) 1f has the drain electrode (D) 1e and the source disposed between the top gate electrode (TG) 1h. Since it is affected by the electric field with the electrode (S) 1 f, a continuous channel cannot be formed with the electric field of only the top gate electrode (TG) 1 h, so the voltage applied to the bottom gate electrode (BG) 1 b is In the case of 0 (V), no n-channel is formed in the semiconductor layer 1d regardless of the voltage applied to the top gate electrode (TG) 1h.
[0048]
As shown in FIG. 5C, the voltage applied to the top gate electrode (TG) 1h is +5 (V), and the voltage applied to the bottom gate electrode (BG) 1b is +10 (V). In some cases, an n-channel is formed on the bottom gate electrode (BG) 1b side of the semiconductor layer 1d. Thus, when the resistance of the semiconductor layer 1d is reduced and a voltage of +8 (V) is supplied to the drain electrode 1e, a current flows between the drain electrode (D) 1e and the source electrode (S) 1f. Even in this state, holes accumulated in the semiconductor layer 1d are discharged as described later, and the reset state is established.
[0049]
As shown in FIG. 5D, a sufficient amount of holes are not accumulated in the semiconductor layer 1d as will be described later, and the voltage applied to the top gate electrode (TG) 1h is −20 (V). In this case, even if the voltage applied to the bottom gate electrode (BG) 1b is +10 (V), a depletion layer spreads inside the semiconductor layer 115, the n-channel is pinched off, and the semiconductor layer 1d has a high resistance. Turn into. For this reason, even if a voltage of +8 (V) is supplied to the drain electrode 1e, no current flows between the drain electrode (D) 1e and the source electrode (S) 1f.
[0050]
As shown in FIG. 5E, the voltage applied to the top gate electrode (TG) 1h is 0 to −20 (V), and the voltage applied to the bottom gate electrode (BG) 1b is +10 ( V) and when the semiconductor layer 1d is irradiated with light, hole-electron pairs are generated in the semiconductor layer 1d. Thus, the holes accumulated in the semiconductor layer 1d according to the electric field of the top gate electrode (TG) 1h are not discharged from the semiconductor layer 1d until the reset state.
[0051]
As shown in FIG. 5F, the voltage applied to the top gate electrode (TG) 1h is −20 (V), and the voltage applied to the bottom gate electrode (BG) 1b is +10 (V). However, when holes are accumulated in the semiconductor layer 1d, the accumulated holes are attracted and held by the top gate electrode 1h to which a negative voltage is applied, and the top gate electrode 1h This works in a direction to mitigate the influence of the applied negative voltage on the semiconductor layer 1d. Therefore, when an n channel is formed on the bottom gate electrode (BG) 1b side of the semiconductor layer 1d, the resistance of the semiconductor layer 1d is reduced, and a voltage of +8 (V) is supplied to the drain electrode 1e, the drain electrode ( D) A current flows between 1e and the source electrode (S) 1f.
[0052]
Returning to FIG. 3, the description continues and the top gate driver 1B applies a predetermined voltage for each row to the top gate electrode 1h of the double gate transistor 1AA via the top gate line TGL according to the control signal Tcnt from the controller 1E. Apply.
[0053]
The bottom gate driver 1G applies a predetermined voltage for each row to the bottom gate electrode 1b of the double gate transistor 1AA via the bottom gate line BGL according to the control signal Bcnt from the controller 1E. A pixel of the input / output integrated panel 1AA is selected for each row by outputting a predetermined voltage from the top gate driver 1B and the bottom gate driver 1G.
[0054]
The data driver 1D applies a predetermined voltage for each column to the drain electrode 1E of the double gate transistor 1AA via the data line DL according to the control signal Dcnt from the controller 1E. The data driver 1D sequentially captures the image data IMG supplied from the controller 1E, and outputs a voltage corresponding to the image data IMG captured in an output frame described later to the data line DL. In the input frame described later, the data driver 1D first supplies +8 (V) voltage to all the data lines DL, and then detects the potential on the data line DL that changes depending on the state of the double gate transistor 1AA. It also has a function. The data driver 1D supplies the detected potential on the data line DL as input image data img to the controller 1E.
[0055]
The controller 1E is connected to the bus 10 and generates image data to be displayed on the input / output integrated panel 1A based on the data sent from the bus 10. Also, the input image data img read from the input / output integrated panel 1 </ b> A is sent to the CPU 11 via the bus 10. The controller 1E also controls the top gate driver 1B, the bottom gate driver 1G, and the data driver 1D by control signals Tcnt, Bcnt, Dcnt, respectively.
[0056]
The VRAM 1F is an image memory for developing image data to be displayed on the input / output integrated panel 1A by processing by the controller 1E. The image data developed in the VRAM 1F is sequentially supplied as image data IMG from the controller 1E to the data driver 1D in an output frame described later.
[0057]
Hereinafter, the operation in the portable information terminal according to this embodiment will be described. First, the driving operation of the input / output device 14 will be described.
[0058]
FIG. 6 is a diagram illustrating a driving operation of the input / output device 14. As shown in the figure, the input device 14 includes an output frame for displaying an image on the input / output integrated panel 1A and an input frame for detecting a touch operation of the laser pen 2 on the input / output integrated panel 1A. In accordance with the control signals Tcnt, Bcnt, Dcnt from 1G, for example, it is alternately switched every 1/30 second and repeated. Hereinafter, the operation of the input / output device 14 will be described separately for an output frame and an input frame.
[0059]
(1) Output frame
When the output frame is switched, the image data is developed in the VRAM 1F based on the information sent via the bus 10. Further, all the double gate transistors 1AA of the input / output integrated panel 1A are reset, and carriers are discharged from the semiconductor layer 1d. Such a state is created immediately before the input frame period.
[0060]
In the first half of the output frame, the bottom gate driver 1G outputs a voltage of +10 (V) to all the bottom gate lines BGL of the input / output integrated panel 1A. Thereby, the voltage of the bottom gate electrode 1b of all the double gate transistors 1AA on the input / output integrated panel 1A is +10 (V).
[0061]
In the first half of the output frame, the controller 1E sequentially scans the image data developed in the VRAM 1F and supplies the image data IMG to the data driver 1D. When the capture of the image data IMG for one row is completed, the data driver 1D sets a voltage of +8 (V) or 0 (V) according to the light emission / non-light emission of the image data IMG according to the control signal Dcnt from the controller 1E. Each data line DL is output only during the first half of one selection period (one horizontal period).
[0062]
Further, in synchronization with the output of the voltage to the data line DL, the top gate driver 1B, according to the control signal Tcnt from the controller 1E, the top gate line of the row (selected row) corresponding to the voltage output to the data line DL. A voltage of +5 (V) is output to BGL, and a voltage of −20 (V) is output to the top gate line BGL other than the selected row.
[0063]
Thereby, in the double gate transistor 1AA of the selected row, an n channel is formed in the semiconductor layer 1d as shown in FIG. In the double gate transistor 1AA in the column in which the voltage of +8 (V) is output to the data line DL in the selected row, the organic EL is further connected between the drain electrode 1e and the source electrode 1f via the n channel. A current flows through the element 1AB, and the organic EL layer 1n emits light. At this time, even in the double-gate transistor 1AA in which the n channel is formed in the semiconductor layer 1d by the accumulation of carriers as shown in FIG. A current flows between the drain electrode 1e and the source electrode 1f through the organic EL element 1AB, and the organic EL layer 1n emits light.
[0064]
On the other hand, in the double gate transistor 1AA in the column where the voltage of 0 (V) is output to the data line DL in the selected row, no current flows even if an n channel is formed in the semiconductor layer 1d. No current flows through the EL element 1AB, and the organic EL layer 1n does not emit light. At this time, the organic EL layers 1n in the non-selected rows in the column also do not emit light.
[0065]
Next, in accordance with the control signal Tcnt from the controller 1E, the top gate driver 1B gradually increases the voltage output to the top gate line TGL of the selected row to −20 (V) until the half of one selection period ends. Decreasing. As a result, in the double gate transistor 1AA of the selected row, the voltage of the top gate electrode 1h is lowered to −20 (V), but the light emitted from the organic EL layer 1n in the process so far causes the semiconductor layer 1d to As shown in FIG. 5F, since the current flows with the n-channel formed, the organic EL layer 1n maintains the light emitting state.
[0066]
Next, in the second half of one selection period, the top gate driver 1B maintains the output state at the last half of the first selection period. On the other hand, the data driver 1D applies voltages of 0 (V) and +8 (V) to the data line DL corresponding to the voltage opposite to the period of the first half, that is, the light emission / non-light emission of the organic EL element 1AB in the selected row. Output to each of.
[0067]
As a result, the non-selected row previously selected and the column in which the voltage of +8 (V) is output to the data line DL, the n channel is formed in the semiconductor layer by the accumulation of carriers as shown in FIG. In the double gate transistor 1AA formed in 1d, a current flows between the drain electrode 1e and the source electrode 1f via the n channel and further to the organic EL element 1AB, and the organic EL layer 1n emits light. For this reason, in the non-selected row selected before this, as shown in FIG. 5F, the organic EL of the row in which the n channel is formed in the semiconductor layer 1d of the corresponding double gate transistor 1AA by the accumulation of carriers. The layer 1n emits light for the same period in one selection period.
[0068]
The above selection of rows of the input / output integrated panel 1A is sequentially performed from the first row to the last row in the first half of the output frame. Next, when the second half of the output frame is entered, the top gate driver 1B and the bottom gate driver 1G sequentially follow the control signals Tcnt and Bcnt from the controller 1E from the first row to the last row one selection period at a time. The voltages output to the gate line TGL and the bottom gate line BGL are changed to +5 (V) and 0 (V), respectively. Further, the data driver 1D outputs +8 (V) voltage to all the data lines DL for half of one selection period and the other half 0 (V) according to the control signal from the controller 1E.
[0069]
As a result, the double gate transistor 1A is sequentially reset row by row, and the organic EL layer 1n stops emitting light for each row. Thus, in the output frame, all the organic EL layers 1n indicating that the corresponding image data IMG should emit light emit light for a period of about one quarter of the period of the output frame.
[0070]
During the input frame described below, all the organic EL elements 1AB on the input / output integrated panel 1A are not emitting light, and no image sub-display is actually displayed on the input / output integrated panel 1A. ing. However, an image displayed on the input / output integrated panel 1A in an output frame that is intermittently repeated is recognized as an image that is continuously displayed due to an afterimage effect of human eyes.
[0071]
(2) Input frame
In the input frame, the top gate driver 1B and the bottom gate driver 1G sequentially turn on the first row in accordance with the control signals Tcnt and Bcnt from the controller 1E, one by one selection period (here, approximately twice the one selection period in the output frame). To −20 (V) and +10 (V), respectively, to the top gate line TGL and the bottom gate line BGL in the last row. Further, the data driver 1D outputs a voltage of +8 (V) to all the data lines DL for a predetermined period at the beginning of one selection period in accordance with the control signal Dcnt from the controller 1E.
[0072]
In the selected row, the corresponding position on the input / output integrated panel 1A is pressed by the laser pen 2, and the double gate transistor 1AA in which the light emitted from the laser pen 2 is incident on the semiconductor layer 1d is shown in FIG. As shown in FIG. 2, an n channel is formed in the semiconductor layer 1d by the accumulation of carriers, and a current flows between the drain electrode 1e and the source electrode 1f. For this reason, the potential of the data line DL in the corresponding column is discharged.
[0073]
On the other hand, the double gate transistor 1AA in which the corresponding position on the input / output integrated panel 1A is not pressed by the laser pen 2 and no light is incident on the semiconductor layer 1d is formed in the semiconductor layer 1d as shown in FIG. N channel is pinched off, and no current flows between the drain electrode 1e and the source electrode 1f. For this reason, the potential of the data line DL in the corresponding column remains +8 (V).
[0074]
Next, in a predetermined period toward the end of one selection period, the data driver 1D determines the potential of each data line DL on the input / output integrated panel 1A, that is, the laser pen 2 in the selected row, according to the control signal Dcnt from the controller 1E. The signal corresponding to the pressing by is read. Then, the read potential of the data line DL is sequentially supplied to the controller 1E as input image data img.
[0075]
In addition, for the row in which the selection period has ended, the top gate driver 1B and the bottom gate driver 1G, respectively, output voltages to be output to the top gate line TGL and the bottom gate line BGL by +5 ( V) and 0 (V). As a result, the double gate transistors 1A in the row are reset by discharging carriers from the semiconductor layer 1d as shown in FIG.
[0076]
Based on the input image data img supplied as described above, the controller 1E generates information on the coordinate position on the input / output integrated panel 1A that has been pressed by the laser pen 2 in the input frame, and this is transmitted to the bus 10. To the CPU 11.
[0077]
In the input frame, the organic EL layer 1n corresponding to the position pressed by the laser pen 2 emits light only for one selection period when a current flows between the drain electrode 1e and the source electrode 1f of the double gate transistor 1AA. However, since the period is negligibly short compared with the light emission in the output frame, there is no practical problem.
[0078]
Next, the operation of the entire portable information terminal according to this embodiment will be described with reference to FIGS. 7 (a) and 7 (b). Here, a case where a figure such as a map is input by handwriting will be described as an example as a specific usage example of the portable information terminal.
[0079]
As shown in FIG. 7A, when the writing pressure by the laser pen 2 is strong, that is, the strength of pressing the input / output integrated panel 1A is strong, the beam diameter of the laser light emitted from the tip of the laser pen 2 becomes wide. For this reason, in the input frame, the range of the double gate transistor 1AA that detects the incidence of light on the semiconductor layer 1d through the light shielding portion 1ba with respect to the position of the tip of the laser pen 2 is widened. The input image data img is supplied from the data driver 1D to the controller 1E.
[0080]
The controller 1E sends information related to the position of the input image data img having a wide pressing range to the CPU 11 via the bus 10. Upon receiving this information, the CPU 11 sends an instruction for displaying an image corresponding to the wide pressing range to the controller 1E of the input / output device 14. The controller 1E develops the image data corresponding to the wide range in the VRAM 1F in accordance with an instruction from the CPU 11, and sequentially supplies it to the data driver 1D as image data IMG in the output frame. As a result, as shown in FIG. 7A, an image in which traces traced with the laser pen 2 are indicated by thick lines is displayed on the input / output integrated panel 1A.
[0081]
Further, as shown in FIG. 7B, when the writing pressure by the laser pen 2 is weak, that is, the strength of pressing the input / output integrated panel 1A is weak, the beam diameter of the laser light emitted from the tip of the laser pen 2 becomes narrow. . For this reason, in the input frame, the range of the double gate transistor 1AA that detects the incidence of light on the semiconductor layer 1d through the light shielding portion 1ba with respect to the position of the tip of the laser pen 2 is narrowed. The input image data img is supplied from the data driver 1D to the controller 1E.
[0082]
The controller 1E sends information related to the position of the input image data img having a narrow pressing range to the CPU 11 via the bus 10. Upon receiving this information, the CPU 11 sends an instruction for displaying an image corresponding to the narrow pressing range to the controller 1E of the input / output device 14. In accordance with an instruction from the CPU 11, the controller 1E develops the image data corresponding to the narrow range in the VRAM 1F, and sequentially supplies it to the data driver 1D as image data IMG in the output frame. Thereby, as shown in FIG.7 (b), the image which showed the trace traced with the laser pen 2 with the thin line is displayed on the input-output integrated panel 1A.
[0083]
7A and 7B, the trace traced by the laser pen 2 is continuously displayed as an image by the output frame that is intermittently repeated sequentially. Can be recognized by the user. The user can accurately determine the position on the input / output integrated panel 1 </ b> A to be pressed next with the laser pen 2 according to the image recognized as being continuously displayed.
[0084]
As described above, in the portable information terminal according to this embodiment, the input / output integrated panel 1A used for displaying images and inputting information can be configured to be thin with a substantially single structure. The portable information terminal main body 1 can also be configured to be thin. In the input / output integrated panel 1A, the double gate transistor 1AA has a function for selecting and maintaining the issuance of the organic EL element 1B, and a function for detecting the touch position on the laser pen 2 on the input / output integrated panel 1A. Therefore, the area per pixel can be reduced and the size can be reduced. As a result, the portable information terminal itself can be reduced in size.
[0085]
Further, in the input / output device 14, if the operations of the top gate driver 1B, the bottom gate driver 1G, and the data driver 1D are switched between the output frame and the input frame, the output drive system and the input drive system are separately provided. There is no need to provide it. Thereby, the input / output device 14 can be made small, and the portable information terminal itself can also be made small.
[0086]
In the input / output integrated panel 1A, the pixel for displaying an image and the pixel for inputting information are provided at substantially the same position. The correspondence can be taken accurately.
[0087]
Further, the input / output integrated panel 1A is provided with only one double gate transistor 1AA as an active element for each pixel that serves both as an output and an input. For this reason, since the number of active elements provided in the input / output integrated panel 1A as a whole can be suppressed to the minimum number, the probability that defective active elements are included in the manufactured input / output integrated panel 1A is reduced. The manufacturing yield of the input / output integrated panel 1A can be increased.
[0088]
The present invention is not limited to the above-described embodiment, and various modifications and applications are possible. Hereinafter, modifications of the above-described embodiment applicable to the present invention will be described.
[0089]
In the above embodiment, the bottom gate electrode 1b has a two-layer structure of the light shielding portion 1ba and the transparent electrode 1bb, and the light shielding portion 1ba substantially blocks the incidence of external light to the semiconductor layer 1d. Only the irradiated light is substantially transmitted and incident on the semiconductor layer 1d. However, such means for blocking / transmitting light may be provided on the side of the semiconductor layer 1d with respect to the transparent electrode 1bb, or may be realized by a nonconductor that does not function as an electrode.
[0090]
In the above embodiment, in the double gate transistor 1AA, the top gate electrode 1b is formed on the substrate 1a side. However, the positional relationship between the top gate electrode and the bottom gate electrode may be reversed. That is, the bottom gate electrode may be formed on the substrate side. In this case, the bottom gate electrode may have a two-layer structure including a light shielding portion and a transparent electrode, and the top gate electrode may have a single layer structure including only the transparent electrode.
[0091]
In the above embodiment, the double gate transistor 1AA is an n-channel type in which an n-channel is formed in the semiconductor layer 1d, but may be a p-channel type in which a p-channel is formed. In this case, the polarity of the voltage applied to the bottom gate electrode 1a and the top gate electrode 1h may be reversed from the above case.
[0092]
In the above embodiment, the output frame and the input frame are completely independent in terms of time. On the other hand, as shown in FIG. 8, the period of the output frame and the period of the input frame may overlap each other. In this case, the top gate electrode and the bottom gate electrode of the double gate transistor 1AA are set so that the organic EL element 1AB that starts light emission in the input frame maintains light emission until the corresponding row is selected in the next output frame. A voltage may be applied to.
[0093]
In the above embodiment, the output frame and the input frame are alternately switched every 1/30 second. On the other hand, as shown in FIG. 9, the number of output frames and input frames may be different, for example, the number of input frames is one for every two output frames. In particular, even if the number of input frames is smaller than the number of output frames as shown in FIG. 9, there is no problem in terms of the speed of human hand movement. One frame period is not limited to 1/30 second, and one output frame period and one input frame period may be different.
[0094]
In the above embodiment, the case where the present invention is applied to a portable information terminal has been described. However, the above-described input / output device 14 can also be applied to other information processing devices such as bank ATM terminals and ticket vending machines. Further, if the above-described input / output device 14 is applied to a CAD (Computer Assisted Design) system, an object can be designed without causing positional deviation between input and output.
[0095]
【The invention's effect】
As described above, according to the present invention, the input / output element, the device, and the information processing apparatus can be configured to be thin and small. Further, it is possible to accurately associate the output position with the input position.
[Brief description of the drawings]
FIG. 1 is a diagram showing an external configuration of a portable information terminal according to an embodiment of the present invention.
FIG. 2 is a diagram showing a circuit configuration of the portable information terminal main body of FIG. 1;
3 is a block diagram showing a circuit configuration of the input / output device of FIG. 2;
4A and 4B are diagrams showing a structure of the input / output integrated panel of FIGS. 1 and 3, wherein FIG. 4A is a plan view, and FIG.
FIGS. 5A to 5F are schematic views illustrating driving of the double gate transistor of FIG.
6 is a diagram illustrating a driving example of the input / output device of FIG. 3;
FIG. 7 is a diagram illustrating a usage example of the portable information terminal device according to the embodiment of the present invention;
8 is a diagram illustrating another driving example of the input / output device of FIG. 2;
9 is a diagram illustrating another driving example of the input / output device of FIG. 2;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Mobile information terminal device main body, 2 ... Laser pen, 10 ... Bus, 11 ... CPU, 12 ... ROM, 13 ... RAM, 14 ... I / O device, 1A・・ I / O integrated panel, 1B ... Top gate driver, 1G ... Bottom gate driver, 1D ... Data driver, 1E ... Controller, 1F ... VRAM, 1AA ... Double gate transistor, DESCRIPTION OF SYMBOLS 1AB ... Organic EL element, 1a ... Substrate, 1b ... Bottom gate electrode, 1ba ... Light-shielding part, 1bb ... Transparent electrode, 1c ... Gate insulating film, 1d ... Semiconductor layer 1e ... drain electrode, 1f ... source electrode, 1g ... gate insulating film, 1h ... top gate electrode, 1i ... light shielding electrode, 1j ... insulating protective film, 1k ... Anode electrode, 1n ... organic EL layer, 1m ··· cathode electrode, TGL ··· top gate line, BGL ··· bottom gate line, DL ··· data line

Claims

A substrate,
A plurality of first light-emitting elements provided on the substrate and emitting predetermined light in response to input of a drive current signal;
A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor A first current supply terminal and a second current supply terminal connected to the layer, each adjacent to the plurality of first light emitting elements on the substrate , wherein the active element is arbitrarily selected during an input frame in a first output frame period The driving current signal based on the signal output in response to the incident light from the second light emitting element capable of emitting predetermined light is output to the first light emitting element and generated by the light emitted from the first light emitting element. Was Holding the carrier, outputting the driving current signal to the first light emitting element in accordance with the carrier held in the first output frame period in the second output frame period, and outputting from the second light emitting element in the input frame period A plurality of active elements that output signals according to the incidence of light ,
The active element forms the channel formation voltage at the first control terminal during the first output frame period, and outputs the drive current signal output to one of the first and second current supply terminals. Output to the first light emitting element to emit light from the first light emitting element, and supply a voltage for inhibiting channel formation in the semiconductor layer to the second control terminal to emit light from the first light emitting element. output element characterized that you hold the carriers generated by light.

The input / output element according to claim 1, wherein a set including one each of the active element and the first light emitting element is arranged in a predetermined arrangement.

The input / output element according to claim 1, wherein the second light emitting element is capable of emitting light to the active element at an arbitrary position.

The input / output element according to any one of claims 1 to 3, wherein the first light emitting element is made of an organic electroluminescent material.

Formed on the other side of the first and second control terminals, substantially transmits only light having a predetermined luminance or higher and enters the semiconductor layer through the other of the first and second control terminals. The input / output element according to claim 1, further comprising: a light shielding unit that causes the light to be blocked .

A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor An active element having first and second current supply terminals connected to the layer; and light emitted by a current flowing through a channel formed in the semiconductor layer; and one of the first and second control terminals is An input / output element preparing step for preparing an input / output element comprising a light emitting element that causes the light of a predetermined amount or more to enter the semiconductor layer via;
A channel forming voltage supply step for supplying the channel forming voltage to the first control terminal;
An output for supplying a voltage corresponding to data to be output to the first or second current supply terminal of the active element in which the channel is formed in the semiconductor layer by the channel formation voltage supplied in the channel formation voltage supply step. A data voltage supply step;
A channel forming voltage / reverse polarity voltage supplying step of supplying the channel forming voltage to the first control terminal and supplying the reverse polarity voltage to the second control terminal;
When the respective voltages are supplied to the first and second control terminals in the channel formation voltage / reverse polarity voltage supply step, the predetermined amount or more is passed through the other of the first and second control terminals. A channel formation detecting step for detecting whether or not a carrier is substantially generated in the semiconductor layer by the incident light and a channel is formed in the semiconductor layer by the generated carrier;
A method for driving an input / output element, comprising:

In the output data supply step, when the voltage is supplied to the first or second current supply terminal of the active element, the level of the reverse polarity voltage supplied to the second control terminal is set to the semiconductor device. while inhibiting the formation of channels to a layer, according to claim 6, further comprising a channel inhibition voltage supply step of gradually changing to a voltage level which holds the part of the carrier said generated in the semiconductor layer Driving method of I / O element.

A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor A plurality of active elements arranged in a matrix having first and second current supply terminals connected to the layers; adjacent to each of the plurality of active elements; and on the semiconductor layer of the corresponding active element A plurality of light emitting elements that emit light by a current flowing through the formed channel and cause the predetermined amount or more of light to enter the semiconductor layer via one of the first and second control terminals. And input and output element,
First selecting means for selecting the active element for each row of the matrix and supplying a voltage for forming a channel in the semiconductor layer to a corresponding first control terminal;
Second selecting means for selecting the active element for each row of the matrix and supplying a voltage for inhibiting channel formation in the semiconductor layer to the corresponding second control terminal;
Data driving means for supplying a voltage corresponding to image data to be displayed to the first or second current supply terminal of the active element for each column of the matrix;
A predetermined voltage supplied for each column of the matrix is applied to the active element in which a channel is formed in the semiconductor layer by the predetermined amount or more of light incident through the other of the first and second control terminals. An input detecting means for detecting by a potential change caused by discharging through the formed channel;
An input / output device comprising:

A processing device that performs processing according to an input from the outside and outputs the processing result to the outside, and displays an image corresponding to the output from the processing device, and inputs information about the position irradiated with light to the processing device Input / output device
The input / output device is
A semiconductor layer that substantially generates carriers when light of a predetermined amount or more enters, and a channel forming voltage that is formed to face the semiconductor layer and forms a channel in the semiconductor layer is supplied. A first control terminal, a second control terminal formed opposite to the first control terminal and facing the semiconductor layer, to which a voltage having a polarity opposite to the channel forming voltage is supplied, and the semiconductor A plurality of active elements arranged in a matrix having first and second current supply terminals connected to the layers; adjacent to each of the plurality of active elements; and on the semiconductor layer of the corresponding active element It emits light by a current flowing through the formed channel, and a first plurality of light emitting elements is incident the second predetermined amount or more of light through one of the control terminal to said semiconductor layer And input and output element,
First selecting means for selecting the active element for each row of the matrix and supplying a voltage for forming a channel in the semiconductor layer to a corresponding first control terminal;
Second selecting means for selecting the active element for each row of the matrix and supplying a voltage for inhibiting channel formation in the semiconductor layer to the corresponding second control terminal;
Data driving means for supplying a voltage corresponding to image data to be displayed to the first or second current supply terminal of the active element for each column of the matrix;
A predetermined voltage supplied for each column of the matrix is applied to the active element in which a channel is formed in the semiconductor layer by the predetermined amount or more of light incident through the other of the first and second control terminals. the information processing apparatus characterized by Ru and an input detecting means for detecting a potential change due to being discharged through the formed channel.

The output potential change detecting means detects that the first information processing apparatus according to claim vary depending on the amount of the second light which is incident on the semiconductor layer via the other control terminal.

Light that irradiates the input / output element with light by being pressed by the input / output element, and causes the predetermined amount or more of light to enter the semiconductor layer via the other of the first and second control terminals. the information processing apparatus according to claim 9 or 10, characterized in that Ru, further comprising an irradiation means.

The light irradiating means includes means for sensing the intensity of the pressure applied to the input / output element, and means for changing the range and / or the amount of light to be irradiated according to the pressure intensity sensed by the means. The information processing apparatus according to claim 11 .