JP2000276296A - Input/output element and its driving method, input/output device, and information processor - Google Patents

Input/output element and its driving method, input/output device, and information processor

Info

Publication number
JP2000276296A
JP2000276296A JP8549699A JP8549699A JP2000276296A JP 2000276296 A JP2000276296 A JP 2000276296A JP 8549699 A JP8549699 A JP 8549699A JP 8549699 A JP8549699 A JP 8549699A JP 2000276296 A JP2000276296 A JP 2000276296A
Authority
JP
Japan
Prior art keywords
semiconductor layer
light
voltage
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8549699A
Other languages
Japanese (ja)
Other versions
JP4158273B2 (en
Inventor
Hiroyasu Yamada
裕康 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP08549699A priority Critical patent/JP4158273B2/en
Publication of JP2000276296A publication Critical patent/JP2000276296A/en
Application granted granted Critical
Publication of JP4158273B2 publication Critical patent/JP4158273B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable thickness reduction and size reduction and to obtain accurate correspondence between input and output by enabling one active element to have a function of controlling the light emission of a light emitting element and a function of detecting the incidence of light having luminance higher than specified. SOLUTION: In the front-half period of an output frame, a controller 1E scans image data expanded in a VRAM 1F in order and supplies them as image data 1MG to a data driver 1D. After the fetch of image data 1MG of one line is completed, the data driver 1D outputs a voltage to respective data lines DL for the front-half period of one selection period according to the illumination and nonillumination of the image data 1MG. In the latter-half period of one selection period, a top gate driver 1B maintains the output state at the end of the front half. The data driver 1D, on the other hand, outputs a voltage reverse to that in the front-half period, i.e., a voltage corresponding to the illumination and nonillumination of organic EL elements 1AB on a selected light to respective data lines DL.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、入出力素子及びそ
の駆動方法、入出力装置、並びにこの入出力装置を適用
した情報処理装置に関し、特に1枚構造で入力と出力と
を兼ねることができるものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output device, a method of driving the input / output device, an input / output device, and an information processing apparatus to which the input / output device is applied. About things.

【0002】[0002]

【従来の技術】従来のタッチパネルは、ペンなどにより
タッチされた位置を示す座標を検出する透明のディジタ
イザと画像等を表示する液晶表示パネルを重ね合わせた
2枚構造となっており、入力装置と出力装置の両方の機
能を有している。タッチパネルを入力装置として使用す
る場合には、例えば、液晶表示パネルに複数のアイコン
を表示し、操作者がタッチしたアイコンに対応する位置
を示す座標をディジタイザにより検出し、検出した座標
により入力が行われる。
2. Description of the Related Art A conventional touch panel has a two-layer structure in which a transparent digitizer for detecting coordinates indicating a position touched by a pen or the like and a liquid crystal display panel for displaying an image or the like are overlapped with each other. It has both functions of the output device. When the touch panel is used as an input device, for example, a plurality of icons are displayed on a liquid crystal display panel, coordinates indicating a position corresponding to the icon touched by the operator are detected by a digitizer, and an input is performed based on the detected coordinates. Will be

【0003】[0003]

【発明が解決しようとする課題】しかし、タッチパネル
を特に小型化が要求される携帯情報端末等に適用した場
合、従来のタッチパネルは、上記のように複数枚構造で
あるため、装置全体を薄型化、すなわち小型化すること
が困難であるという欠点があった。
However, when the touch panel is applied to a portable information terminal or the like that requires a particularly small size, the conventional touch panel has a structure of a plurality of sheets as described above. That is, it is difficult to reduce the size.

【0004】また、上記のような携帯情報端末では、操
作者は、例えば、ディジタイザを介して液晶表示パネル
に表示されているアイコン等を見て、希望する位置にタ
ッチすることによって座標位置の入力を行い、所望の処
理を行わせる。しかし、ディジタイザの厚み及びディジ
タイザと液晶パネルの間隔による視差が有るため、液晶
パネルに表示されているアイコンの位置に対応するディ
ジタイザの座標に正確にタッチすることができない場合
も生じていた。
In the portable information terminal as described above, an operator looks at an icon or the like displayed on a liquid crystal display panel via a digitizer and touches a desired position to input a coordinate position. And perform the desired processing. However, due to the parallax due to the thickness of the digitizer and the distance between the digitizer and the liquid crystal panel, there have been cases where it is not possible to accurately touch the coordinates of the digitizer corresponding to the positions of the icons displayed on the liquid crystal panel.

【0005】ところで、携帯情報端末には、操作者がペ
ン等でディジタイザ上をなぞった形跡(例えば、文字)
を液晶表示パネルに表示する、いわゆる手書き入力機能
を備えたものがある。しかし、従来のタッチパネルは、
一般に、製造コストなどの観点からディジタイザの解像
度(検出可能な座標数)が液晶パネルの解像度(画素
数)よりも低くなっている。このため、ディジタイザ上
になぞられた形跡を、液晶表示パネル上に正確に表示す
ることができなかった。また、上記したようなディジタ
イザと液晶パネルとの視差のため、操作者から見える状
態では、なぞった位置に対応するように、液晶パネル上
にその形跡が表示されていかないという問題点があっ
た。
[0005] By the way, the portable information terminal has traces (eg, characters) of an operator tracing the digitizer with a pen or the like.
On a liquid crystal display panel, that is, a so-called handwriting input function. However, conventional touch panels
Generally, the resolution (the number of detectable coordinates) of the digitizer is lower than the resolution (the number of pixels) of the liquid crystal panel from the viewpoint of manufacturing cost and the like. For this reason, traces traced on the digitizer could not be accurately displayed on the liquid crystal display panel. In addition, due to the parallax between the digitizer and the liquid crystal panel as described above, there is a problem that, when viewed from the operator, no trace is displayed on the liquid crystal panel so as to correspond to the traced position.

【0006】なお、従来より、液晶表示パネルの代わり
に、EL表示パネルなど自発光の表示パネルを用いたタ
ッチパネルも知られている。しかしながら、このような
タッチパネルも透明のディジタイザと自発光表示パネル
との2枚構造となっており、上記したような液晶表示パ
ネルを用いたタッチパネルと同様の問題点を有してい
た。
A touch panel using a self-luminous display panel such as an EL display panel instead of a liquid crystal display panel has been conventionally known. However, such a touch panel also has a two-piece structure of a transparent digitizer and a self-luminous display panel, and has the same problems as a touch panel using a liquid crystal display panel as described above.

【0007】本発明は、上記従来技術の問題点を解消す
るためになされたものであり、薄型化、小型化が可能
で、しかも入力と出力との対応を正確にとることができ
る入出力素子及びその駆動方法、入出力装置、並びに情
報処理装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and is an input / output element which can be made thinner and smaller, and which can accurately correspond inputs and outputs. And a driving method thereof, an input / output device, and an information processing device.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の観点にかかる入出力素子は、基板
と、前記基板上に設けられ、駆動電流信号の入力により
所定の光を発光する複数の第1発光素子と、任意に所定
の光を発光可能な第2発光素子と、前記基板上において
前記複数の第1発光素子にそれぞれ隣接され、第1出力
フレーム期間に前記駆動電流信号を前記第1発光素子に
出力して前記第1発光素子の発する光により生成された
キャリアを保持し、第2出力フレーム期間に前記第1出
力フレーム期間で保持されたキャリアに応じて前記駆動
電流信号を前記第1発光素子に出力し、入力フレーム期
間に前記第2発光素子からの光の入射に応じた信号を出
力する複数のアクティブ素子と、を備えることを特徴と
する。
In order to achieve the above object, an input / output device according to a first aspect of the present invention is provided on a substrate and provided on the substrate, and emits predetermined light by input of a drive current signal. A plurality of first light-emitting elements that emit light, a second light-emitting element that can arbitrarily emit predetermined light, and the drive current that is adjacent to the plurality of first light-emitting elements on the substrate and that is adjacent to the plurality of first light-emitting elements during a first output frame period A signal is output to the first light emitting element to hold a carrier generated by light emitted from the first light emitting element, and the driving is performed in a second output frame period according to the carrier held in the first output frame period. A plurality of active elements for outputting a current signal to the first light emitting element and outputting a signal corresponding to the incidence of light from the second light emitting element during an input frame period.

【0009】上記入出力素子では、第1の制御端子に半
導体層内にチャネルを形成するための電圧を供給し、第
1または第2の電流供給端子に出力データに従った電圧
を供給することで、対応する第1発光素子を発光させる
ことができる。一方、第1の制御端子に半導体層にチャ
ネルを形成するための電圧を供給し、第2の制御端子に
チャネル形成を阻害するための電圧を供給することで、
半導体層へのチャネルの形成、第2発光素子から半導体
層に光が入射されているかどうかを検出することができ
る。
In the input / output element, a voltage for forming a channel in the semiconductor layer is supplied to the first control terminal, and a voltage according to output data is supplied to the first or second current supply terminal. Thus, the corresponding first light emitting element can emit light. On the other hand, by supplying a voltage for forming a channel in the semiconductor layer to the first control terminal and supplying a voltage for inhibiting channel formation to the second control terminal,
Formation of a channel in the semiconductor layer and detection of whether light is incident on the semiconductor layer from the second light-emitting element can be detected.

【0010】このため、同一のアクティブ素子で、入出
力素子内の発光素子の発光を制御するための機能と外部
からの所定の輝度以上の光の入射を検出する機能とを兼
ねることができる。そして、アクティブ素子と第1発光
素子はともに同一基板上に形成されているので、入出力
素子は薄型化が可能になると共に、1画素当たりの面積
を小さくして、小型化することができる。また、第2発
光素子からの光を基板を介して行えば、入力と出力との
対応付けが正確にとれるようになる。さらに、入出力素
子全体に含まれるアクティブ素子の数を最小限に抑える
ことができるので、不良のアクティブ素子が存在する入
出力素子が製造される可能性が低くなり、製造歩留まり
が高くなる。
Therefore, the same active element can have both the function of controlling the light emission of the light emitting element in the input / output element and the function of detecting the incidence of light having a predetermined luminance or more from the outside. Since both the active element and the first light emitting element are formed on the same substrate, the input / output element can be reduced in thickness, and the area per pixel can be reduced, thereby reducing the size. Further, if the light from the second light emitting element is transmitted through the substrate, the correspondence between the input and the output can be accurately obtained. Further, since the number of active elements included in the entire input / output element can be minimized, the possibility of manufacturing an input / output element having a defective active element is reduced, and the manufacturing yield is increased.

【0011】上記入出力素子は、前記アクティブ素子と
第1発光素子とのそれぞれ1つずつで構成される組が所
定の配列で配置されているものとすることができる。
[0011] In the input / output device, a set composed of one each of the active device and the first light emitting device may be arranged in a predetermined arrangement.

【0012】上記入出力装置において、前記第2発光素
子は、任意の位置の前記アクティブ素子に光を出射する
ことが自在である。
In the input / output device, the second light emitting element can emit light to the active element at an arbitrary position.

【0013】上記入出力装置において、前記第1発光素
子は、例えば、有機エレクトロルミネッセンス材料によ
って構成されるものとすることができる。
In the above input / output device, the first light emitting element may be made of, for example, an organic electroluminescent material.

【0014】上記目的を達成するため、本発明の第2の
観点にかかる入出力素子は、所定量以上の光が入射する
ことにより内部に実質的にキャリアを発生する半導体層
と、前記半導体層に対向して形成され、前記半導体層内
にチャネルを形成するためのチャネル形成電圧が供給さ
れる第1の制御端子と、前記第1の制御端子と反対側に
前記半導体層に対向して形成され、前記チャネル形成電
圧と逆極性の電圧が供給される第2の制御端子と、前記
半導体層に接続された第1、第2の電流供給端子とを備
えるアクティブ素子と、前記半導体層に形成されたチャ
ネルを介して流れる電流によって発光し、前記第1、第
2の制御端子の一方を介して前記所定量以上の光を前記
半導体層に入射させる発光素子とを備えることを特徴と
する。
In order to achieve the above object, an input / output device according to a second aspect of the present invention comprises: a semiconductor layer which generates carriers substantially when a predetermined amount or more of light is incident thereon; A first control terminal to which a channel formation voltage for forming a channel in the semiconductor layer is supplied, and a first control terminal formed opposite to the first control terminal and opposed to the semiconductor layer. An active element having a second control terminal to which a voltage having a polarity opposite to that of the channel formation voltage is supplied; first and second current supply terminals connected to the semiconductor layer; A light-emitting element that emits light by a current flowing through the channel, and causes the predetermined amount or more of light to enter the semiconductor layer via one of the first and second control terminals.

【0015】上記入出力素子は、前記第1、第2の制御
端子の他方の側に形成され、所定の輝度以上の光のみを
実質的に透過して前記第1、第2の制御端子の他方を介
して前記半導体層に入射させる遮光手段をさらに備える
ものとしてもよい。
The input / output element is formed on the other side of the first and second control terminals, and substantially transmits only light having a predetermined luminance or more and is connected to the first and second control terminals. The semiconductor device may further include a light-shielding unit that causes the light to enter the semiconductor layer via the other side.

【0016】この遮光手段により、通常、この入出力素
子が使用される環境において所定量以上の外光半導体層
に入射してキャリアを発生させることを防ぐことがで
き、例えば、レーザペンなどから発した強い光のみを第
1、第2の制御端子の他方を透過させて所定量以上の光
を半導体層に入射させることが可能となる。これによ
り、誤動作を防ぐことができるようになる。
[0016] The light-shielding means can prevent the incident light from being incident on a predetermined amount or more of the external light semiconductor layer and generating carriers in an environment in which the input / output element is normally used. Only strong light can be transmitted through the other of the first and second control terminals, and more than a predetermined amount of light can be incident on the semiconductor layer. As a result, malfunction can be prevented.

【0017】上記目的を達成するため、本発明の第2の
観点にかかる入出力素子の駆動方法は、所定量以上の光
が入射することにより内部に実質的にキャリアを発生す
る半導体層と、前記半導体層に対向して形成され、前記
半導体層内にチャネルを形成するためのチャネル形成電
圧が供給される第1の制御端子と、前記第1の制御端子
と反対側に前記半導体層に対向して形成され、前記チャ
ネル形成電圧と逆極性の電圧が供給される第2の制御端
子と、前記半導体層に接続された第1、第2の電流供給
端子とを備えるアクティブ素子と、前記半導体層に形成
されたチャネルを介して流れる電流によって発光し、前
記第1、第2の制御端子の一方を介して前記所定量以上
の光を前記半導体層に入射させる発光素子とを備える入
出力素子を準備する入出力素子準備ステップと、前記第
1の制御端子に前記チャネル形成電圧を供給するチャネ
ル形成電圧供給ステップと、前記チャネル形成電圧供給
ステップで供給されたチャネル形成電圧によって前記半
導体層内にチャネルが形成されたアクティブ素子の第1
または第2の電流供給端子に、出力すべきデータに応じ
た電圧を供給する出力データ電圧供給ステップと、前記
第1の制御端子に前記チャネル形成電圧を供給すると共
に、前記第2の制御端子に前記逆極性の電圧を供給する
チャネル形成電圧/逆極性電圧供給ステップと、前記チ
ャネル形成電圧/逆極性電圧供給ステップで前記第1、
第2の制御端子にそれぞれの電圧が供給されているとき
に、前記第1、第2の制御端子の他方を介して前記所定
量以上の光が入射されて前記半導体層内に実質的にキャ
リアが発生し、該発生したキャリアによって前記半導体
層にチャネルが形成されているかどうかを検出するチャ
ネル形成検出ステップとを含むことを特徴とする。
In order to achieve the above object, a method for driving an input / output element according to a second aspect of the present invention includes a semiconductor layer that substantially generates carriers inside when a predetermined amount or more of light enters. A first control terminal formed to face the semiconductor layer and supplied with a channel forming voltage for forming a channel in the semiconductor layer; and a first control terminal facing the semiconductor layer on a side opposite to the first control terminal. A second control terminal to which a voltage having a polarity opposite to that of the channel formation voltage is supplied, and an active element having first and second current supply terminals connected to the semiconductor layer; A light-emitting element that emits light by a current flowing through a channel formed in the layer and causes the predetermined amount or more of light to enter the semiconductor layer through one of the first and second control terminals. Prepare An input / output element preparing step, a channel forming voltage supplying step of supplying the channel forming voltage to the first control terminal, and a channel being formed in the semiconductor layer by the channel forming voltage supplied in the channel forming voltage supplying step. Of the active device
Or an output data voltage supply step of supplying a voltage corresponding to data to be output to a second current supply terminal, and supplying the channel formation voltage to the first control terminal and supplying the second control terminal with the channel formation voltage. The channel forming voltage / reverse polarity voltage supplying step of supplying the voltage of the opposite polarity, and the channel forming voltage / reverse polarity voltage supplying step;
When the respective voltages are supplied to the second control terminal, light of the predetermined amount or more is incident through the other of the first and second control terminals, and the carrier substantially enters the semiconductor layer. And a channel formation detecting step of detecting whether a channel is formed in the semiconductor layer by the generated carrier.

【0018】上記入出力素子の駆動方法は、前記出力デ
ータ供給ステップで、前記アクティブ素子の第1または
第2の電流供給端子に電圧が供給されているときに、前
記第2の制御端子に供給する前記逆極性の電圧のレベル
を、前記半導体層へのチャネル形成を阻害すると共に、
前記半導体層内で生成されたキャリアの一部を保持する
電圧レベルまで徐々に変化させるチャネル阻害電圧供給
ステップをさらに含むものとしてもよい。
In the driving method of the input / output element, in the output data supply step, when a voltage is supplied to the first or second current supply terminal of the active element, the voltage is supplied to the second control terminal. The voltage level of the opposite polarity to inhibit the channel formation to the semiconductor layer,
The method may further include a channel inhibition voltage supply step of gradually changing the voltage to a voltage level at which a part of the carriers generated in the semiconductor layer is held.

【0019】上記目的を達成するため、本発明の第3の
観点にかかる入出力装置は、所定量以上の光が入射する
ことにより内部に実質的にキャリアを発生する半導体層
と、前記半導体層に対向して形成され、前記半導体層内
にチャネルを形成するためのチャネル形成電圧が供給さ
れる第1の制御端子と、前記第1の制御端子と反対側に
前記半導体層に対向して形成され、前記チャネル形成電
圧と逆極性の電圧が供給される第2の制御端子と、前記
半導体層に接続された第1、第2の電流供給端子とを備
える、マトリクス状に配置された複数のアクティブ素子
と、前記複数のアクティブ素子のそれぞれに隣接し、対
応するアクティブ素子の前記半導体層に形成されたチャ
ネルを介して流れる電流によって発光し、前記第1、第
2の制御端子の一方を介して前記所定量以上の光を前記
半導体層に入射させる複数の発光素子とを備える入出力
素子と、前記マトリクスの行毎に前記アクティブ素子を
選択して、前記半導体層内にチャネルを形成するための
電圧をそれぞれ対応する第1の制御端子に供給する第1
の選択手段と、前記マトリクスの行毎に前記アクティブ
素子を選択して、前記半導体層内へのチャネル形成を阻
害するための電圧をそれぞれ対応する第2の制御端子に
供給する第2の選択手段と、前記マトリクスの列ごとの
前記アクティブ素子の第1または第2の電流供給端子
に、表示すべき画像データに対応した電圧を供給するデ
ータ駆動手段と、前記第1、第2の制御端子の他方を介
して入射された前記所定量以上の光によって前記半導体
層にチャネルが形成されているアクティブ素子を、前記
マトリクスの列毎に供給した所定の電圧が形成されたチ
ャネルを介して放電されることによる電位変化により検
出する入力検出手段とを備えることを特徴とする。
In order to achieve the above object, an input / output device according to a third aspect of the present invention comprises: a semiconductor layer which generates carriers substantially when a predetermined amount or more of light is incident thereon; A first control terminal to which a channel formation voltage for forming a channel in the semiconductor layer is supplied, and a first control terminal formed opposite to the first control terminal and opposed to the semiconductor layer. A plurality of second control terminals to which a voltage having a polarity opposite to that of the channel formation voltage is supplied, and a first and a second current supply terminals connected to the semiconductor layer, the plurality of control terminals being arranged in a matrix. An active element, which emits light by a current flowing through a channel formed in the semiconductor layer of the corresponding active element and adjacent to each of the plurality of active elements, and emitting one of the first and second control terminals; An input / output element including a plurality of light emitting elements that cause the predetermined amount or more of light to enter the semiconductor layer through the active layer; and selecting the active element for each row of the matrix to form a channel in the semiconductor layer. For supplying voltage to the corresponding first control terminals, respectively.
Selecting means for selecting the active element for each row of the matrix, and supplying a voltage for inhibiting channel formation in the semiconductor layer to a corresponding second control terminal. Data driving means for supplying a voltage corresponding to image data to be displayed to a first or second current supply terminal of the active element for each column of the matrix; The active element in which the channel is formed in the semiconductor layer is discharged through the channel in which the predetermined voltage supplied for each column of the matrix is formed by the light of the predetermined amount or more incident through the other. Input detection means for detecting the potential change based on the potential change.

【0020】上記入出力装置では、第1の選択手段と、
第2の選択手段とは、入力系と出力系とで共通のものと
することができる。このため、入出力素子自体を小型に
するだけでなく、駆動系も小型にすることができるの
で、入出力装置全体としてかなりの小型化を図ることが
できる。
In the above-mentioned input / output device, the first selecting means includes:
The second selection means can be common to the input system and the output system. Therefore, not only the size of the input / output device itself but also the size of the drive system can be reduced, so that the overall size of the input / output device can be considerably reduced.

【0021】上記目的を達成するため、本発明の第4の
観点にかかる情報処理装置は、外部からの入力に従って
処理を行い、その処理結果を外部に出力する処理装置
と、前記処理装置からの出力に対応する画像を表示する
と共に、光が照射された位置に関する情報を前記処理装
置に入力する入出力装置とを備え、前記入出力装置は、
所定量以上の光が入射することにより内部に実質的にキ
ャリアを発生する半導体層と、前記半導体層に対向して
形成され、前記半導体層内にチャネルを形成するための
チャネル形成電圧が供給される第1の制御端子と、前記
第1の制御端子と反対側に前記半導体層に対向して形成
され、前記チャネル形成電圧と逆極性の電圧が供給され
る第2の制御端子と、前記半導体層に接続された第1、
第2の電流供給端子とを備える、マトリクス状に配置さ
れた複数のアクティブ素子と、前記複数のアクティブ素
子のそれぞれに隣接し、対応するアクティブ素子の前記
半導体層に形成されたチャネルを介して流れる電流によ
って発光し、前記第1、第2の制御端子の一方を介して
前記所定量以上の光を前記半導体層に入射させる複数の
発光素子とを備える入出力素子と、前記マトリクスの行
毎に前記アクティブ素子を選択して、前記半導体層内に
チャネルを形成するための電圧をそれぞれ対応する第1
の制御端子に供給する第1の選択手段と、前記マトリク
スの行毎に前記アクティブ素子を選択して、前記半導体
層内へのチャネル形成を阻害するための電圧をそれぞれ
対応する第2の制御端子に供給する第2の選択手段と、
前記マトリクスの列毎の前記アクティブ素子の第1また
は第2の電流供給端子に、表示すべき画像データに対応
した電圧を供給するデータ駆動手段と、前記第1、第2
の制御端子の他方を介して入射された前記所定量以上の
光によって前記半導体層にチャネルが形成されているア
クティブ素子を、前記マトリクスの列毎に供給した所定
の電圧が形成されたチャネルを介して放電されることに
よる電位変化により検出する入力検出手段とを備えるこ
とを特徴とする。
In order to achieve the above object, an information processing apparatus according to a fourth aspect of the present invention performs processing in accordance with an external input, and outputs a processing result to the outside; An input / output device that displays an image corresponding to the output, and inputs information regarding a position where light is irradiated to the processing device, the input / output device includes:
A semiconductor layer which generates carriers substantially when light of a predetermined amount or more is incident therein, and a channel formation voltage for forming a channel in the semiconductor layer, which is formed to face the semiconductor layer, is supplied. A first control terminal, a second control terminal formed on the opposite side of the first control terminal to the semiconductor layer, and supplied with a voltage having a polarity opposite to that of the channel formation voltage; The first connected to the layer,
A plurality of active elements arranged in a matrix, comprising a second current supply terminal, and flowing through a channel formed in the semiconductor layer of the corresponding active element adjacent to each of the plurality of active elements. An input / output element comprising: a plurality of light emitting elements that emit light by an electric current and cause the predetermined amount or more of light to enter the semiconductor layer via one of the first and second control terminals; and A voltage for forming a channel in the semiconductor layer by selecting the active element and corresponding to a first voltage, respectively.
And a second control terminal for selecting a voltage for inhibiting channel formation in the semiconductor layer by selecting the active element for each row of the matrix. Second selection means for supplying
Data driving means for supplying a voltage corresponding to image data to be displayed to a first or second current supply terminal of the active element for each column of the matrix;
The active element in which a channel is formed in the semiconductor layer by the predetermined amount or more of light that has entered through the other of the control terminals is connected via a channel in which a predetermined voltage supplied to each column of the matrix is formed. And an input detecting means for detecting by a potential change caused by the discharge.

【0022】上記情報処理装置において、前記入出力検
出手段が検出する電位変化は、前記第1、第2の制御端
子の他方を介して前記半導体層に入射された光の量に応
じて異なるものであってもよい。
In the above information processing apparatus, the change in potential detected by the input / output detection means varies according to the amount of light incident on the semiconductor layer via the other of the first and second control terminals. It may be.

【0023】上記情報処理装置は、前記入出力素子に押
圧されることによって光を前記入出力素子に対して照射
し、前記第1、第2の制御端子の他方を介して前記所定
量以上の光を前記半導体層に入射させる光照射手段をさ
らに備えるものとしてもよい。
The information processing device irradiates the input / output element with light by being pressed by the input / output element, and outputs the light by a predetermined amount or more through the other of the first and second control terminals. The semiconductor device may further include a light irradiation unit that causes light to enter the semiconductor layer.

【0024】上記情報処理装置において、前記光照射手
段は、前記入出力素子への押圧の強度を感知する手段
と、該手段が感知した押圧の強度に応じて、照射する光
の範囲および/または光量を変化させる手段を備えるも
のとしてもよい。
In the above information processing apparatus, the light irradiating means may include means for sensing the intensity of the pressure applied to the input / output element, and a range of light to be applied and / or A device for changing the light amount may be provided.

【0025】[0025]

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。
Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0026】図1は、この実施の形態にかかる携帯情報
端末の外観構成を示す図である。図示するように、この
携帯情報端末は、携帯情報端末本体1と、レーザペン2
とから構成されている。携帯情報端末本体1には、電源
スイッチ1Sとレーザペン2を収納するペンホルダー2
Aの他に、入出力一体パネル1Aが配されている。携帯
情報端末本体1とそれに配された入出力一体パネル1A
については、さらに詳しく後述する。
FIG. 1 is a diagram showing an external configuration of a portable information terminal according to this embodiment. As shown in the figure, this portable information terminal comprises a portable information terminal main body 1 and a laser pen 2.
It is composed of The portable information terminal body 1 has a pen holder 2 for housing a power switch 1S and a laser pen 2.
In addition to A, an input / output integrated panel 1A is provided. The portable information terminal body 1 and the input / output integrated panel 1A arranged thereon
Will be described later in more detail.

【0027】レーザペン2は、ユーザが入出力一体パネ
ル1Aをタッチすることで、その先端からレーザ光を放
射する。レーザペン2は、ペン先の押圧の強度を感知す
るセンサを有しており、このセンサが感知した押圧の強
度に従って、放射するレーザ光のビーム径を広げたり、
放射するレーザ光の強度(輝度)を高くする機能を有し
ている。
The laser pen 2 emits laser light from its tip when the user touches the input / output integrated panel 1A. The laser pen 2 has a sensor that senses the intensity of pressing of the pen tip, and expands the beam diameter of the emitted laser light according to the intensity of pressing detected by the sensor.
It has a function of increasing the intensity (luminance) of the emitted laser light.

【0028】図2は、図1の携帯情報端末本体1の回路
構成を示すブロック図である。図示するように、携帯情
報端末本体1は、バス10を介して互いに接続されたC
PU(Central Processing Unit)11と、ROM(Rea
d Only Memory)12と、RAM(Random Access Memor
y)13と、入出力装置14とを備えている。
FIG. 2 is a block diagram showing a circuit configuration of the portable information terminal main unit 1 of FIG. As shown in the figure, the portable information terminal main unit 1 has C
PU (Central Processing Unit) 11 and ROM (Rea
d Only Memory) 12 and RAM (Random Access Memor)
y) 13 and an input / output device 14.

【0029】CPU11は、ROM12またはRAM1
3に記憶されたプログラムを実行すると共に、この携帯
情報端末本体1内の各部を制御する。ROM12は、オ
ペレーティングシステムなどの基本プログラム、アプリ
ケーションプログラムの他、固定的なデータを記憶す
る。RAM13は、CPU11が実行するアプリケーシ
ョンプログラムや入力したデータなどを記憶する他、C
PU11のプログラム実行時におけるワークエリアとし
て使用される。
The CPU 11 has a ROM 12 or a RAM 1
3 and controls each unit in the portable information terminal body 1. The ROM 12 stores basic data such as an operating system, application programs, and fixed data. The RAM 13 stores an application program executed by the CPU 11, input data, and the like.
It is used as a work area when the PU 11 executes a program.

【0030】入出力装置14は、図3に示すように、図
1に示した入出力一体パネル1Aの他に、トップゲート
ドライバ1Bと、ボトムゲートドライバ1Cと、データ
ドライバ1Dと、コントローラ1Eと、VRAM(Vide
o RAM)1Fとを備えている。
As shown in FIG. 3, the input / output device 14 includes a top gate driver 1B, a bottom gate driver 1C, a data driver 1D, and a controller 1E, in addition to the input / output integrated panel 1A shown in FIG. , VRAM (Vide
o RAM) 1F.

【0031】入出力一体パネル1Aは、図3の等価回路
図で示すように、複数の入出力兼用画素がマトリクス状
に配置されているもので、各画素は、ダブルゲートトラ
ンジスタ1AAと、有機エレクトロルミネッセンス(E
L)素子1ABとから構成されている。
As shown in the equivalent circuit diagram of FIG. 3, the integrated input / output panel 1A has a plurality of input / output pixels arranged in a matrix. Each pixel includes a double-gate transistor 1AA and an organic electroluminescent device. Luminescence (E
L) Element 1AB.

【0032】入出力一体パネル1Aの1画素分の構造
を、図4(a)に示す平面図と、図4(b)に示す、図
4(a)のA−A断面図を参照して、説明する。
The structure of one pixel of the input / output integrated panel 1A will be described with reference to a plan view shown in FIG. 4A and a cross-sectional view taken along line AA of FIG. 4A shown in FIG. 4B. ,explain.

【0033】これらの図に示すように、入出力一体パネ
ル1Aでは、まず、透明のガラスやプラスチックプレー
トなどによって構成される基板1a上に、ボトムゲート
ラインBGLとボトムゲート電極1bとが一体形成され
ている。ボトムゲート電極1bは、CrOxなどからな
る遮光部1baと、導電性のITO(Indium Tin Oxid
e)などからなる透明電極1bbの2層構造となってい
る。
As shown in these figures, in the integrated input / output panel 1A, first, a bottom gate line BGL and a bottom gate electrode 1b are integrally formed on a substrate 1a made of a transparent glass or plastic plate. ing. The bottom gate electrode 1b includes a light-shielding portion 1ba made of CrOx or the like and a conductive ITO (Indium Tin Oxid
e) has a two-layer structure of a transparent electrode 1bb.

【0034】遮光部1baは、基板1aを通して入射さ
れた外光(太陽光の輝度程度までのもの)を実質的に遮
断して、後述する半導体層1dに入射されるのを防いで
いる。一方、遮光部1baは、入出力一体パネル1A上
をタッチしたときにレーザペン2から放射されたレーザ
光は、後述するように半導体層1d内に十分な量のキャ
リアが発生する程度に透過する。
The light-shielding portion 1ba substantially blocks external light (up to the level of the brightness of sunlight) that has entered through the substrate 1a, thereby preventing the light from entering a semiconductor layer 1d described later. On the other hand, the light-shielding portion 1ba transmits laser light emitted from the laser pen 2 when touching the input / output integrated panel 1A to such an extent that a sufficient amount of carriers are generated in the semiconductor layer 1d as described later.

【0035】ボトムゲート電極1b及びボトムゲートラ
インBGLを覆うように、基板1a上には、SiNから
なるゲート絶縁膜1cが形成されている。ゲート絶縁膜
1c上の、ボトムゲート電極1bと対向する位置には、
アモルファスシリコン(a−Si)またはポリシリコン
(p−Si)からなる半導体層1dが形成されている。
A gate insulating film 1c made of SiN is formed on the substrate 1a so as to cover the bottom gate electrode 1b and the bottom gate line BGL. At a position on the gate insulating film 1c facing the bottom gate electrode 1b,
A semiconductor layer 1d made of amorphous silicon (a-Si) or polysilicon (p-Si) is formed.

【0036】ゲート絶縁膜1c上には、データラインD
Lと一体形成されたドレイン電極1eと、後述するコン
タクトホール1xを介して有機EL素子1ABに接続さ
れるソース電極1fとが、それぞれ半導体層1dを挟む
ようにして形成されている。そして、半導体層1d、ド
レイン電極1e、ソース電極1f及びデータラインDL
を覆うようにして、ゲート絶縁膜1cの上に、さらにゲ
ート絶縁膜1gが形成されている。
The data line D is provided on the gate insulating film 1c.
A drain electrode 1e integrally formed with L and a source electrode 1f connected to the organic EL element 1AB via a contact hole 1x described later are formed so as to sandwich the semiconductor layer 1d. Then, the semiconductor layer 1d, the drain electrode 1e, the source electrode 1f, and the data line DL
, A gate insulating film 1g is further formed on the gate insulating film 1c.

【0037】ゲート絶縁膜1g上の、半導体層1dと対
向する位置には、透明のITOからなるトップゲート電
極1hが形成されており、さらにトップゲート電極1h
を周囲から取り囲んで、有機EL層1nが発する波長域
の光に対して非透過性を示すアルミニウム等の材料によ
って構成され、隣接する画素の有機EL層1nから半導
体層1dに光が入射することを防ぐ遮光電極1iが、ト
ップゲートラインTGLと一体に形成されている。
A top gate electrode 1h made of transparent ITO is formed on the gate insulating film 1g at a position facing the semiconductor layer 1d.
Is made of a material such as aluminum that is opaque to light in the wavelength range emitted by the organic EL layer 1n, and light is incident on the semiconductor layer 1d from the organic EL layer 1n of an adjacent pixel. Is formed integrally with the top gate line TGL.

【0038】以上示したボトムゲート電極1b、半導体
層1d、ドレイン電極1e、ソース電極1f及びトップ
ゲート電極1h等により、ダブルゲートトランジスタ1
AAが構成される。そして、トップゲート電極1h、遮
光電極1i及びトップゲートラインTGLを覆うよう
に、絶縁保護膜1jが形成されている。
The double gate transistor 1 is formed by the bottom gate electrode 1b, the semiconductor layer 1d, the drain electrode 1e, the source electrode 1f, the top gate electrode 1h and the like described above.
AA is configured. Then, an insulating protective film 1j is formed so as to cover the top gate electrode 1h, the light shielding electrode 1i, and the top gate line TGL.

【0039】画素領域並びに絶縁保護膜1jの上の、ト
ップゲートラインTGL、データラインDL及びボトム
ゲートラインBGLが形成されていない位置には、透明
のITOからなるアノード電極1kが形成されている。
アノード電極1kは、コンタクトホール1xを介してソ
ース電極1fに接続される。なお、アノード電極1k
は、トップゲート電極1hの上にも形成される。そし
て、さらにその上に、有機EL層1nと、MgAg、M
gIn、AlLiなどからなり、接地されているカソー
ド電極1mとがこの順で形成されている。
An anode electrode 1k made of transparent ITO is formed at a position on the pixel region and the insulating protective film 1j where the top gate line TGL, the data line DL and the bottom gate line BGL are not formed.
The anode electrode 1k is connected to the source electrode 1f via the contact hole 1x. The anode electrode 1k
Is also formed on the top gate electrode 1h. Further, an organic EL layer 1n, MgAg, M
A grounded cathode electrode 1m made of gIn, AlLi, or the like is formed in this order.

【0040】有機EL層1nは、アノード電極1kから
カソード電極1mの方向に、正孔輸送層、発光層、及び
電子輸送層が、順に積層されてなる。正孔輸送層は、N,
N'-di(α-naphthyl)-N,N'-diphenyl-1,1'-biphenyl-4,
4'-diamineからなり、発光層は、4,4'-bis(2,2-dipheny
lvinylene)biphenylと、4,4'-bis((2-carbazole)vinyle
ne)biphenylとの混合物からなり、電子輸送層は、alumi
num-tris(8-hydroxyquinolinate)からなる。
The organic EL layer 1n is formed by sequentially stacking a hole transport layer, a light emitting layer, and an electron transport layer in the direction from the anode electrode 1k to the cathode electrode 1m. The hole transport layer is N,
N'-di (α-naphthyl) -N, N'-diphenyl-1,1'-biphenyl-4,
4'-diamine, the light-emitting layer is 4,4'-bis (2,2-dipheny
lvinylene) biphenyl and 4,4'-bis ((2-carbazole) vinyle
ne) a mixture with biphenyl, and the electron transport layer
Consists of num-tris (8-hydroxyquinolinate).

【0041】有機EL層1nは、このような構成を有す
ることで、内部に電流が流れることにより生じる電子と
正孔の再結合に伴うエネルギーを吸収することで、所定
の色の光を発する。また、カソード電極1mは、有機E
L層1nが発した光に対して反射性を有すると共に、図
の上部からカソード電極1mに入射した光を遮断して、
ダブルゲートトランジスタ1AAの半導体層1dに入射
されるのを防ぐ。
The organic EL layer 1n has such a configuration, and emits light of a predetermined color by absorbing energy associated with recombination of electrons and holes generated when a current flows inside. The cathode electrode 1m is made of organic E
While having reflectivity to the light emitted from the L layer 1n, the light incident on the cathode electrode 1m from the top of the figure is blocked,
It is prevented from being incident on the semiconductor layer 1d of the double gate transistor 1AA.

【0042】以上示した有機EL層1n、アノード電極
1k及びカソード電極1mによって有機EL素子11が
構成される。すなわち、有機EL層1nは、アノード電
極1kとカソード電極1mとの間に閾値以上の電圧を印
加することで有機EL層1n内に電流が流れ、光を発す
る自発光素子である。
The organic EL element 11 is constituted by the organic EL layer 1n, the anode electrode 1k and the cathode electrode 1m described above. That is, the organic EL layer 1n is a self-luminous element that emits light by applying a voltage higher than a threshold value between the anode electrode 1k and the cathode electrode 1m, causing a current to flow in the organic EL layer 1n.

【0043】なお、図3、図4に示すように、ダブルゲ
ートトランジスタ1AAのトップゲート電極1hは、マ
トリクスの行毎に設けられたトップゲートラインTGL
を介してトップゲートドライバ1Bに接続され、ボトム
ゲート電極1bは、行毎に設けられたボトムゲートライ
ンBGLを介してボトムゲートドライバ1Gに接続さ
れ、ドレイン電極1eは、マトリクスの列ごとに設けら
れたデータラインDLを介してデータドライバ1Dに接
続されている。
As shown in FIGS. 3 and 4, the top gate electrode 1h of the double gate transistor 1AA is connected to a top gate line TGL provided for each row of the matrix.
, The bottom gate electrode 1b is connected to the bottom gate driver 1G via a bottom gate line BGL provided for each row, and the drain electrode 1e is provided for each column of the matrix. Connected to the data driver 1D via the data line DL.

【0044】次に、図3、図4に示すダブルゲートトラ
ンジスタ1ABの駆動原理について、図5(a)〜
(f)の模式図を参照して、詳しく説明する。
Next, the driving principle of the double gate transistor 1AB shown in FIGS. 3 and 4 will be described with reference to FIGS.
This will be described in detail with reference to the schematic diagram of FIG.

【0045】図5(a)に示すように、トップゲート電
極(TG)1hに印加されている電圧が+5(V)であ
り、ボトムゲート電極(BG)1bに印加されている電
圧が0(V)であるときは、半導体層1dにはnチャネ
ルが形成されず、ドレイン電極1e(D)に+8(V)
の電圧が供給されても、ドレイン電極(D)1eとソー
ス電極(S)1fとの間に電流は流れない。また、この
状態では、後述するように半導体層1dに蓄積された正
孔が吐出される。なお、以下、この状態をリセット状態
という。
As shown in FIG. 5A, the voltage applied to the top gate electrode (TG) 1h is +5 (V), and the voltage applied to the bottom gate electrode (BG) 1b is 0 (V). V), no n-channel is formed in the semiconductor layer 1d, and +8 (V) is applied to the drain electrode 1e (D).
Is supplied, no current flows between the drain electrode (D) 1e and the source electrode (S) 1f. In this state, holes accumulated in the semiconductor layer 1d are discharged as described later. Hereinafter, this state is referred to as a reset state.

【0046】図5(b)に示すように、トップゲート電
極(TG)1hに印加されている電圧が−20(V)で
あり、ボトムゲート電極(BG)1bに印加されている
電圧が0(V)であるときは、半導体層1dにはnチャ
ネルが形成されず、ドレイン電極1e(D)に+8
(V)の電圧が供給されても、ドレイン電極(D)1e
とソース電極(S)1fとの間に電流は流れない。
As shown in FIG. 5B, the voltage applied to the top gate electrode (TG) 1h is -20 (V), and the voltage applied to the bottom gate electrode (BG) 1b is 0. In the case of (V), no n-channel is formed in the semiconductor layer 1d, and +8 is applied to the drain electrode 1e (D).
Even if the voltage of (V) is supplied, the drain electrode (D) 1e
No current flows between the gate electrode and the source electrode (S) 1f.

【0047】このように、ドレイン電極(D)1eとソ
ース電極(S)1fとのそれぞれ下方の半導体層1d
は、トップゲート電極(TG)1hとの間に配置されて
いるドレイン電極(D)1eとソース電極(S)1fと
の電界に影響されるため、トップゲート電極(TG)1
hのみの電界では連続したチャネルを形成することがで
きないので、ボトムゲート電極(BG)1bに印加され
ている電圧が0(V)である場合には、トップゲート電
極(TG)1hに印加されている電圧の如何に関わら
ず、半導体層1dにnチャネルが形成されることはな
い。
As described above, the semiconductor layers 1d below the drain electrode (D) 1e and the source electrode (S) 1f, respectively.
Is affected by the electric field between the drain electrode (D) 1e and the source electrode (S) 1f disposed between the top gate electrode (TG) 1h and the top gate electrode (TG) 1h.
Since a continuous channel cannot be formed by an electric field of only h, if the voltage applied to the bottom gate electrode (BG) 1b is 0 (V), it is applied to the top gate electrode (TG) 1h. Regardless of the applied voltage, no n-channel is formed in the semiconductor layer 1d.

【0048】図5(c)に示すように、トップゲート電
極(TG)1hに印加されている電圧が+5(V)であ
り、ボトムゲート電極(BG)1bに印加されている電
圧が+10(V)であるときは、半導体層1dのボトム
ゲート電極(BG)1b側にnチャネルが形成される。
これにより、半導体層1dが低抵抗化し、ドレイン電極
1eに+8(V)の電圧が供給されると、ドレイン電極
(D)1eとソース電極(S)1fとの間に電流が流れ
る。また、この状態でも、後述するように半導体層1d
に蓄積された正孔が吐出され、リセット状態となる。
As shown in FIG. 5C, the voltage applied to the top gate electrode (TG) 1h is +5 (V), and the voltage applied to the bottom gate electrode (BG) 1b is +10 (V). V), an n-channel is formed on the side of the bottom gate electrode (BG) 1b of the semiconductor layer 1d.
Accordingly, when the resistance of the semiconductor layer 1d is reduced and a voltage of +8 (V) is supplied to the drain electrode 1e, a current flows between the drain electrode (D) 1e and the source electrode (S) 1f. Further, even in this state, as described later, the semiconductor layer 1d
The holes accumulated in are discharged and reset state is reached.

【0049】図5(d)に示すように、後述するように
半導体層1d内に十分な量の正孔が蓄積されず、トップ
ゲート電極(TG)1hに印加されている電圧が−20
(V)であると、ボトムゲート電極(BG)1bに印加
されている電圧が+10(V)であっても、半導体層1
15の内部に空乏層が広がり、nチャネルがピンチオフ
されて、半導体層1dが高抵抗化する。このため、ドレ
イン電極1eに+8(V)の電圧が供給されても、ドレ
イン電極(D)1eとソース電極(S)1fとの間に電
流が流れない。
As shown in FIG. 5D, a sufficient amount of holes are not accumulated in the semiconductor layer 1d as will be described later, and the voltage applied to the top gate electrode (TG) 1h is -20.
(V), even if the voltage applied to the bottom gate electrode (BG) 1b is +10 (V),
The depletion layer spreads inside 15, the n-channel is pinched off, and the resistance of the semiconductor layer 1d is increased. Therefore, even when a voltage of +8 (V) is supplied to the drain electrode 1e, no current flows between the drain electrode (D) 1e and the source electrode (S) 1f.

【0050】図5(e)に示すように、トップゲート電
極(TG)1hに印加されている電圧が0〜−20
(V)であり、ボトムゲート電極(BG)1bに印加さ
れている電圧が+10(V)で、かつ半導体層1dに光
が照射されている場合には、半導体層1dに正孔−電子
対が生じる。こうしてトップゲート電極(TG)1hの
電界に応じて半導体層1d内に蓄積された正孔は、リセ
ット状態となるまで半導体層1dから吐出されることは
ない。
As shown in FIG. 5E, the voltage applied to the top gate electrode (TG) 1h is 0 to -20.
(V), when the voltage applied to the bottom gate electrode (BG) 1b is +10 (V) and the semiconductor layer 1d is irradiated with light, the semiconductor layer 1d has a hole-electron pair. Occurs. The holes thus accumulated in the semiconductor layer 1d according to the electric field of the top gate electrode (TG) 1h are not discharged from the semiconductor layer 1d until the holes are reset.

【0051】図5(f)に示すように、トップゲート電
極(TG)1hに印加されている電圧が−20(V)で
あり、ボトムゲート電極(BG)1bに印加されている
電圧が+10(V)であるが、半導体層1d内に正孔が
蓄積されている場合には、蓄積されている正孔が負電圧
の印加されているトップゲート電極1hに引き寄せられ
て保持され、トップゲート電極1hに印加されている負
電圧が半導体層1dに及ぼす影響を緩和する方向に働
く。このため、半導体層1dのボトムゲート電極(B
G)1b側にnチャネルが形成され、半導体層1dが低
抵抗化して、ドレイン電極1eに+8(V)の電圧が供
給されると、ドレイン電極(D)1eとソース電極
(S)1fとの間に電流が流れる。
As shown in FIG. 5F, the voltage applied to the top gate electrode (TG) 1h is -20 (V), and the voltage applied to the bottom gate electrode (BG) 1b is +10 (V), when holes are accumulated in the semiconductor layer 1d, the accumulated holes are attracted to and held by the top gate electrode 1h to which a negative voltage is applied, and the top gate It works in a direction to reduce the influence of the negative voltage applied to the electrode 1h on the semiconductor layer 1d. Therefore, the bottom gate electrode (B
G) When an n-channel is formed on the 1b side and the resistance of the semiconductor layer 1d is reduced and a voltage of +8 (V) is supplied to the drain electrode 1e, the drain electrode (D) 1e and the source electrode (S) 1f Current flows during

【0052】図3に戻って説明を続けると、トップゲー
トドライバ1Bは、コントローラ1Eからの制御信号T
cntに従って、トップゲートラインTGLを介してダ
ブルゲートトランジスタ1AAのトップゲート電極1h
に、行毎に所定の電圧を印加する。
Referring back to FIG. 3, the top gate driver 1B receives the control signal T from the controller 1E.
cnt, the top gate electrode 1h of the double gate transistor 1AA via the top gate line TGL.
, A predetermined voltage is applied to each row.

【0053】ボトムゲートドライバ1Gは、コントロー
ラ1Eからの制御信号Bcntに従って、ボトムゲート
ラインBGLを介してダブルゲートトランジスタ1AA
のボトムゲート電極1bに、行毎に所定の電圧を印加す
る。トップゲートドライバ1Bとボトムゲートドライバ
1Gからの所定の電圧の出力により、入出力一体パネル
1AAの画素を行毎に選択する。
The bottom gate driver 1G receives the double gate transistor 1AA via the bottom gate line BGL according to the control signal Bcnt from the controller 1E.
A predetermined voltage is applied to the bottom gate electrode 1b for each row. The pixels of the input / output integrated panel 1AA are selected for each row by outputting a predetermined voltage from the top gate driver 1B and the bottom gate driver 1G.

【0054】データドライバ1Dは、コントローラ1E
からの制御信号Dcntに従って、データラインDLを
介してダブルゲートトランジスタ1AAのドレイン電極
1Eに、列ごとに所定の電圧を印加する。なお、データ
ドライバ1Dは、コントローラ1Eから供給された画像
データIMGを順次取り込み、後述する出力フレームに
おいて取り込んだ画像データIMGに応じた電圧をデー
タラインDLに出力する。データドライバ1Dは、ま
た、後述する入力フレームでは、最初にすべてのデータ
ラインDLに+8(V)の電圧を供給し、その後ダブル
ゲートトランジスタ1AAの状態によって変化するデー
タラインDL上の電位を検知する機能も有する。データ
ドライバ1Dは、検知したデータラインDL上の電位を
入力画像データimgとして、コントローラ1Eに供給
する。
The data driver 1D includes a controller 1E
, A predetermined voltage is applied to the drain electrode 1E of the double gate transistor 1AA via the data line DL for each column. The data driver 1D sequentially captures the image data IMG supplied from the controller 1E, and outputs a voltage corresponding to the captured image data IMG in an output frame described later to the data line DL. In an input frame described later, the data driver 1D first supplies a voltage of +8 (V) to all data lines DL, and thereafter detects a potential on the data line DL that changes according to the state of the double gate transistor 1AA. It also has functions. The data driver 1D supplies the detected potential on the data line DL to the controller 1E as input image data img.

【0055】コントローラ1Eは、バス10に接続され
ており、バス10から送られてきたデータに基づいて、
入出力一体パネル1Aに表示すべき画像データを生成す
る。また、入出力一体パネル1Aから読み出した入力画
像データimgをバス10を介してCPU11に送る。
コントローラ1Eは、また、制御信号Tcnt、Bcn
t、Dcntによって、トップゲートドライバ1B、ボ
トムゲートドライバ1G及びデータドライバ1Dをそれ
ぞれ制御する。
The controller 1E is connected to the bus 10 and, based on data transmitted from the bus 10,
Image data to be displayed on the input / output integrated panel 1A is generated. Further, the input image data img read from the input / output integrated panel 1A is sent to the CPU 11 via the bus 10.
The controller 1E also controls the control signals Tcnt, Bcn
The top gate driver 1B, the bottom gate driver 1G, and the data driver 1D are respectively controlled by t and Dcnt.

【0056】VRAM1Fは、コントローラ1Eによる
処理で入出力一体パネル1Aに表示すべき画像データを
展開するための画像メモリである。VRAM1Fに展開
された画像データは、後述する出力フレームにおいて、
コントローラ1Eからデータドライバ1Dに画像データ
IMGとして順次供給される。
The VRAM 1F is an image memory for expanding image data to be displayed on the input / output integrated panel 1A in the processing by the controller 1E. The image data expanded in the VRAM 1F is output in an output frame described later.
The image data IMG is sequentially supplied from the controller 1E to the data driver 1D.

【0057】以下、この実施の形態にかかる携帯情報端
末における動作について、説明する。最初に、入出力装
置14の駆動動作から説明する。
The operation of the portable information terminal according to this embodiment will be described below. First, the driving operation of the input / output device 14 will be described.

【0058】図6は、入出力装置14の駆動動作を示す
図である。図示するように、入力装置14は、入出力一
体パネル1A上に画像を表示するための出力フレーム
と、レーザペン2による入出力一体パネル1Aへのタッ
チ動作を検出するための入力フレームとが、コントロー
ラ1Gからの制御信号Tcnt、Bcnt、Dcntに
従って、例えば、30分の1秒ごとに交互に切り換えら
れ、繰り返される。以下、出力フレームと入力フレーム
とに分けて、入出力装置14の動作を説明する。
FIG. 6 is a diagram showing a driving operation of the input / output device 14. As shown in the figure, the input device 14 includes an output frame for displaying an image on the input / output integrated panel 1A and an input frame for detecting a touch operation of the laser pen 2 on the input / output integrated panel 1A. In accordance with the control signals Tcnt, Bcnt, and Dcnt from 1G, for example, the switching is alternately performed every 1/30 second and repeated. Hereinafter, the operation of the input / output device 14 will be described separately for an output frame and an input frame.

【0059】(1)出力フレーム 出力フレームに切り換わったとき、VRAM1Fには、
バス10を介して送られてきた情報に基づいて画像デー
タが展開された状態となっている。また、入出力一体パ
ネル1Aのすべてのダブルゲートトランジスタ1AAが
リセットされており、半導体層1dからキャリアが吐出
されている状態となっている。このような状態は、直前
に入力フレームの期間において作られている。
(1) Output Frame When switching to the output frame, the VRAM 1F contains
The image data is expanded based on the information sent via the bus 10. Further, all the double gate transistors 1AA of the input / output integrated panel 1A have been reset, and the carrier is being discharged from the semiconductor layer 1d. Such a state was created just before the period of the input frame.

【0060】また、出力フレームの前半半分の期間で
は、ボトムゲートドライバ1Gは、入出力一体パネル1
AのすべてのボトムゲートラインBGLに、+10
(V)の電圧を出力する。これにより、入出力一体パネ
ル1A上のすべてのダブルゲートトランジスタ1AAの
ボトムゲート電極1bの電圧が、+10(V)となって
いる。
In the first half period of the output frame, the bottom gate driver 1 G
+10 to all bottom gate lines BGL of A
(V) is output. Thus, the voltages of the bottom gate electrodes 1b of all the double gate transistors 1AA on the integrated input / output panel 1A are +10 (V).

【0061】出力フレームの前半半分の期間において、
コントローラ1Eは、VRAM1Fに展開されている画
像データを順次走査して、画像データIMGとしてデー
タドライバ1Dに供給する。1行分の画像データIMG
の取り込みが終了すると、コントローラ1Eからの制御
信号Dcntに従って、データドライバ1Dは、画像デ
ータIMGの発光/非発光に応じて+8(V)または0
(V)の電圧を各データラインDLに1選択期間(1水
平期間)の前半半分の期間だけ出力する。
In the first half of the output frame,
The controller 1E sequentially scans the image data developed in the VRAM 1F and supplies the image data to the data driver 1D as image data IMG. Image data IMG for one line
When the capture of the image data IMG is completed, according to the control signal Dcnt from the controller 1E, the data driver 1D sets +8 (V) or 0 according to the emission / non-emission of the image data IMG.
The voltage (V) is output to each data line DL only during the first half of one selection period (one horizontal period).

【0062】また、データラインDLへの電圧の出力に
同期して、トップゲートドライバ1Bは、コントローラ
1Eからの制御信号Tcntに従って、データラインD
Lへ出力された電圧に対応する行(選択行)のトップゲ
ートラインBGLに+5(V)の電圧を、選択行以外の
トップゲートラインBGLに−20(V)の電圧を出力
する。
Further, in synchronization with the output of the voltage to the data line DL, the top gate driver 1B controls the data line D according to the control signal Tcnt from the controller 1E.
A voltage of +5 (V) is output to the top gate line BGL of the row (selected row) corresponding to the voltage output to L, and a voltage of −20 (V) is output to the top gate lines BGL other than the selected row.

【0063】これにより、選択行のダブルゲートトラン
ジスタ1AAでは、図5(c)に示したように半導体層
1d内にnチャネルが形成される。そして、選択行で、
データラインDLに+8(V)の電圧が出力されている
列のダブルゲートトランジスタ1AAでは、nチャネル
を介してドレイン電極1eとソース電極1fとの間に、
さらには有機EL素子1ABに電流が流れ、有機EL層
1nが発光する。このとき、これ以前に選択された非選
択行かつ当該列で、図5(f)に示したようにキャリア
の蓄積によりnチャネルが半導体層1dに形成されてい
るダブルゲートトランジスタ1AAでも、nチャネルを
介してドレイン電極1eとソース電極1fとの間に、さ
らには有機EL素子1ABに電流が流れ、有機EL層1
nが発光する。
Thus, in the double gate transistor 1AA in the selected row, an n-channel is formed in the semiconductor layer 1d as shown in FIG. And in the selection row,
In the double-gate transistor 1AA in the column where the voltage of +8 (V) is output to the data line DL, between the drain electrode 1e and the source electrode 1f via the n-channel,
Further, a current flows through the organic EL element 1AB, and the organic EL layer 1n emits light. At this time, even in the double gate transistor 1AA in which the n-channel is formed in the semiconductor layer 1d by the accumulation of carriers in the unselected row and the column selected before this, as shown in FIG. Current flows between the drain electrode 1e and the source electrode 1f through the gate electrode and further to the organic EL element 1AB, and the organic EL layer 1
n emits light.

【0064】一方、選択行で、データラインDLに0
(V)の電圧が出力されている列のダブルゲートトラン
ジスタ1AAでは、半導体層1dにnチャネルが形成さ
れていても電流が流れないので、対応する有機EL素子
1ABに電流が流れることはなく、有機EL層1nは発
光しない。このとき、当該列で非選択行の有機EL層1
nも発光しない。
On the other hand, in the selected row, 0
In the double-gate transistor 1AA of the column to which the voltage of (V) is output, no current flows even if the n-channel is formed in the semiconductor layer 1d, so that no current flows to the corresponding organic EL element 1AB. The organic EL layer 1n does not emit light. At this time, the organic EL layer 1 in a non-selected row in the column
n also does not emit light.

【0065】次に、トップゲートドライバ1Bは、コン
トローラ1Eからの制御信号Tcntに従って、1選択
期間の半分の期間が終了するまでに選択行のトップゲー
トラインTGLに出力する電圧を−20(V)まで徐々
に低下させていく。これにより、選択行のダブルゲート
トランジスタ1AAでは、トップゲート電極1hの電圧
が−20(V)に下がることとなるが、それまでの過程
で有機EL層1nが発した光により半導体層1dには、
図5(f)に示したようにnチャネルが形成されたまま
で電流が流れるため、有機EL層1nは発光状態を維持
する。
Next, the top gate driver 1B changes the voltage output to the top gate line TGL of the selected row to -20 (V) according to the control signal Tcnt from the controller 1E until the half of one selection period ends. And gradually lower it. As a result, in the double-gate transistor 1AA in the selected row, the voltage of the top gate electrode 1h drops to −20 (V), but the light emitted by the organic EL layer 1n in the process up to that point causes the semiconductor layer 1d to ,
Since the current flows while the n-channel is formed as shown in FIG. 5F, the organic EL layer 1n maintains the light emitting state.

【0066】次に、1選択期間の後半半分の期間では、
トップゲートドライバ1Bは、1選択期間の前半最後の
ときの出力状態を維持する。一方、データドライバ1D
は、前半半分の期間と逆の電圧、すなわち選択行の有機
EL素子1ABの発光/非発光に対応して、それぞれ0
(V)と+8(V)の電圧をデータラインDLのそれぞ
れに出力する。
Next, in the second half of one selection period,
The top gate driver 1B maintains the output state at the end of the first half of one selection period. On the other hand, the data driver 1D
Is 0, corresponding to the voltage opposite to that of the first half period, that is, light emission / non-light emission of the organic EL element 1AB in the selected row.
(V) and +8 (V) are output to each of the data lines DL.

【0067】これにより、これ以前に選択された非選択
行かつ+8(V)の電圧がデータラインDLに出力され
ている列で、図5(f)に示したようにキャリアの蓄積
によりnチャネルが半導体層1dに形成されているダブ
ルゲートトランジスタ1AAでは、nチャネルを介して
ドレイン電極1eとソース電極1fとの間に、さらには
有機EL素子1ABに電流が流れ、有機EL層1nが発
光する。このため、これ以前に選択された非選択行で、
図5(f)に示したようにキャリアの蓄積により対応す
るダブルゲートトランジスタ1AAの半導体層1dにn
チャネルが形成されている行の有機EL層1nは、1選
択期間において同じ期間だけ発光することとなる。
As a result, in the previously selected non-selected row and the column where the voltage of +8 (V) is output to the data line DL, as shown in FIG. Is formed in the semiconductor layer 1d, a current flows between the drain electrode 1e and the source electrode 1f via the n-channel and further to the organic EL element 1AB, and the organic EL layer 1n emits light. . For this reason, in the previously selected unselected rows,
As shown in FIG. 5 (f), the accumulation of carriers causes the corresponding semiconductor layer 1d of the double gate transistor 1AA to have n
The organic EL layer 1n in the row where the channel is formed emits light only during the same period in one selection period.

【0068】以上の入出力一体パネル1Aの行の選択
を、出力フレームの前半半分の期間で、第1行から最終
行まで順次行う。次に、出力フレームの後半半分の期間
に入ると、1選択期間ずつ順次第1行から最終行まで、
トップゲートドライバ1Bとボトムゲートドライバ1G
は、コントローラ1Eからの制御信号Tcnt、Bcn
tに従って、トップゲートラインTGL、ボトムゲート
ラインBGLに出力する電圧をそれぞれ+5(V)、0
(V)に変えていく。また、データドライバ1Dは、コ
ントローラ1Eからの制御信号に従って、1選択期間の
半分だけすべてのデータラインDLに+8(V)の電圧
を、他の半分0(V)の電圧を出力する。
The selection of the rows of the integrated input / output panel 1A is sequentially performed from the first row to the last row in the first half of the output frame. Next, when the period of the latter half of the output frame is entered, the first to last rows are sequentially selected for each selection period.
Top gate driver 1B and bottom gate driver 1G
Are control signals Tcnt, Bcn from the controller 1E
The voltages output to the top gate line TGL and the bottom gate line BGL are +5 (V), 0
(V). In addition, the data driver 1D outputs a voltage of +8 (V) and a voltage of the other half 0 (V) to all the data lines DL for half of one selection period according to a control signal from the controller 1E.

【0069】これにより、ダブルゲートトランジスタ1
Aは、1行ずつ順次リセットされて、行毎に有機EL層
1nが発光しなくなっていく。こうして、出力フレーム
においては、対応する画像データIMGが発光すべきこ
とを示している有機EL層1nは、すべて出力フレーム
の期間の4分の1程度の期間、発光することとなる。
Thus, the double gate transistor 1
A is sequentially reset for each row, and the organic EL layer 1n stops emitting light for each row. In this manner, in the output frame, the organic EL layer 1n indicating that the corresponding image data IMG should emit light emits light for about a quarter of the period of the output frame.

【0070】なお、次に説明する入力フレームの間、入
出力一体パネル1A上のすべての有機EL素子1ABは
発光しておらず、入出力一体パネル1A上に実際には画
像亜表示されていないこととなっている。が、間欠的に
繰り返される出力フレームで入出力一体パネル1A上に
表示される画像は、人間の目の残像効果によって、連続
的に表示されている画像であると認識される。
During the input frame described below, all the organic EL elements 1AB on the input / output integrated panel 1A do not emit light, and no image is actually displayed on the input / output integrated panel 1A. It is supposed to be. However, the image displayed on the input / output integrated panel 1A in the intermittently repeated output frame is recognized as an image displayed continuously due to the afterimage effect of human eyes.

【0071】(2)入力フレーム 入力フレームでは、1選択期間(ここでは、出力フレー
ムにおける1選択期間のほぼ2倍)ずつ順次、トップゲ
ートドライバ1Bとボトムゲートドライバ1Gは、コン
トローラ1Eからの制御信号Tcnt、Bcntに従っ
て、第1行から最終行のいずれかのトップゲートライン
TGLとボトムゲートラインBGLとに、それぞれ−2
0(V)と+10(V)の電圧を出力する。また、デー
タドライバ1Dは、コントローラ1Eからの制御信号D
cntに従って、1選択期間内の初めの方の所定期間、
すべてのデータラインDLに+8(V)の電圧を出力す
る。
(2) Input Frame In the input frame, the top gate driver 1B and the bottom gate driver 1G sequentially control the control signal from the controller 1E for one selection period (here, almost twice as long as one selection period in the output frame). According to Tcnt and Bcnt, each of the top gate line TGL and the bottom gate line BGL in any of the first to last rows is -2.
It outputs voltages of 0 (V) and +10 (V). Further, the data driver 1D receives a control signal D from the controller 1E.
According to cnt, a predetermined period at the beginning of one selection period,
A voltage of +8 (V) is output to all data lines DL.

【0072】選択された行で、入出力一体パネル1A上
の対応する位置がレーザペン2で押圧され、レーザペン
2から放出された光が半導体層1dに入射されているダ
ブルゲートトランジスタ1AAは、図5(f)に示すよ
うにキャリアの蓄積により半導体層1dにnチャネルが
形成され、ドレイン電極1eとソース電極1fとの間に
電流が流れる。このため、対応する列のデータラインD
Lの電位がディスチャージされる。
In the selected row, the corresponding position on the input / output integrated panel 1A is pressed by the laser pen 2, and the light emitted from the laser pen 2 is incident on the semiconductor layer 1d. As shown in (f), an n-channel is formed in the semiconductor layer 1d by the accumulation of carriers, and a current flows between the drain electrode 1e and the source electrode 1f. Therefore, the data line D of the corresponding column
The L potential is discharged.

【0073】一方、入出力一体パネル1A上の対応する
位置がレーザペン2で押圧されず、半導体層1dに光が
入射されていないダブルゲートトランジスタ1AAは、
図5(d)に示すように、半導体層1d内のnチャネル
がピンチオフされ、ドレイン電極1eとソース電極1f
との間に電流が流れない。このため、対応する列のデー
タラインDLの電位は、+8(V)のままとなる。
On the other hand, the double gate transistor 1AA in which the corresponding position on the input / output integrated panel 1A is not pressed by the laser pen 2 and light is not incident on the semiconductor layer 1d,
As shown in FIG. 5D, the n-channel in the semiconductor layer 1d is pinched off, and the drain electrode 1e and the source electrode 1f
No current flows between Therefore, the potential of the data line DL in the corresponding column remains at +8 (V).

【0074】次に、1選択期間内の終わりの方の所定期
間で、データドライバ1Dは、コントローラ1Eからの
制御信号Dcntに従って、入出力一体パネル1A上の
各データラインDLの電位、すなわち選択行のレーザペ
ン2による押圧に対応した信号を読み出す。そして、読
み出したデータラインDLの電位を、入力画像データi
mgとして順次コントローラ1Eに供給する。
Next, in a predetermined period toward the end of one selection period, the data driver 1D responds to the control signal Dcnt from the controller 1E to set the potential of each data line DL on the integrated input / output panel 1A, that is, the selected row. Of the laser pen 2 is read out. Then, the read potential of the data line DL is set to the input image data i
The values are sequentially supplied to the controller 1E as mg.

【0075】また、選択期間が終了した行について、ト
ップゲートドライバ1Bとボトムゲートドライバ1G
は、コントローラ1Eからの制御信号Tcnt、Bcn
tに従って、トップゲートラインTGLとボトムゲート
ラインBGLとに出力する電圧をそれぞれ+5(V)、
0(V)としていく。これにより、当該行のダブルゲー
トトランジスタ1Aは、図5(a)に示すように半導体
層1dからキャリアが吐出されて、リセットされる。
For the row for which the selection period has ended, the top gate driver 1B and the bottom gate driver 1G
Are control signals Tcnt, Bcn from the controller 1E
According to t, the voltages output to the top gate line TGL and the bottom gate line BGL are respectively +5 (V),
0 (V). As a result, the double gate transistors 1A in the row are reset by discharging carriers from the semiconductor layer 1d as shown in FIG. 5A.

【0076】上記したようにして供給された入力画像デ
ータimgに基づいて、コントローラ1Eは、入力フレ
ームにおいてレーザペン2で押圧されていた入出力一体
パネル1A上の座標位置に関する情報を生成し、これを
バス10を介してCPU11に供給する。
Based on the input image data img supplied as described above, the controller 1E generates information relating to the coordinate position on the input / output integrated panel 1A that has been pressed by the laser pen 2 in the input frame, and generates this information. It is supplied to the CPU 11 via the bus 10.

【0077】なお、入力フレームにおいて、レーザペン
2で押圧されていた位置に対応する有機EL層1nは、
ダブルゲートトランジスタ1AAのドレイン電極1eと
ソース電極1fとの間を電流が流れることにより、1選
択期間だけ発光することとなるが、出力フレームでの発
光に比べると無視できる程度に短い期間となるため、実
用上問題が生じることはない。
In the input frame, the organic EL layer 1n corresponding to the position pressed by the laser pen 2 is
When a current flows between the drain electrode 1e and the source electrode 1f of the double gate transistor 1AA, light is emitted for only one selection period, but the period is negligibly short compared to the light emission in the output frame. There is no practical problem.

【0078】次に、この実施の形態にかかる携帯情報端
末全体としての動作について、図7(a)、(b)を参
照して説明する。ここでは、携帯情報端末の具体的な使
用例として、地図などの図形を手書きで入力する場合を
例として説明する。
Next, the operation of the portable information terminal as a whole according to this embodiment will be described with reference to FIGS. 7 (a) and 7 (b). Here, as a specific usage example of the portable information terminal, a case where a figure such as a map is input by handwriting will be described as an example.

【0079】図7(a)に示すように、レーザペン2に
よる筆圧が強い、すなわち入出力一体パネル1Aを押圧
する強度が強いと、レーザペン2の先端から放射される
レーザ光のビーム径が広くなる。このため、入力フレー
ムにおいて、レーザペン2の先端の位置に対して、遮光
部1baを透過して半導体層1dへの光の入射を検知す
るダブルゲートトランジスタ1AAの範囲が広くなり、
その広い範囲での入力画像データimgがデータドライ
バ1Dからコントローラ1Eに供給されることとなる。
As shown in FIG. 7A, when the pen pressure by the laser pen 2 is strong, that is, when the input / output integrated panel 1A is strongly pressed, the beam diameter of the laser light emitted from the tip of the laser pen 2 becomes large. Become. For this reason, in the input frame, the range of the double-gate transistor 1AA that detects light incident on the semiconductor layer 1d through the light-shielding portion 1ba with respect to the position of the tip of the laser pen 2 is increased,
The input image data img in the wide range is supplied from the data driver 1D to the controller 1E.

【0080】コントローラ1Eは、この押圧範囲が広い
入力画像データimgの位置に関する情報をバス10を
介してCPU11に送る。そして、この情報を受け取っ
たCPU11は、その広い押圧範囲に対応する画像を表
示させるための指示を入出力装置14のコントローラ1
Eに送る。コントローラ1Eは、CPU11からの指示
に従って、上記の広い範囲に対応する画像データをVR
AM1Fに展開し、出力フレームにおいて画像データI
MGとしてデータドライバ1Dに順次供給する。これに
より、図7(a)に示すように、レーザペン2でなぞっ
た形跡を太い線で示した画像が入出力一体パネル1A上
に表示される。
The controller 1E sends information on the position of the input image data img having a wide pressing range to the CPU 11 via the bus 10. Then, upon receiving this information, the CPU 11 issues an instruction to display an image corresponding to the wide pressing range to the controller 1 of the input / output device 14.
Send to E. In accordance with an instruction from the CPU 11, the controller 1E converts the image data corresponding to the wide range into VR
AM1F, and output image data I
The data is sequentially supplied to the data driver 1D as MG. Thus, as shown in FIG. 7A, an image in which the trace traced by the laser pen 2 is indicated by a thick line is displayed on the input / output integrated panel 1A.

【0081】また、図7(b)に示すように、レーザペ
ン2による筆圧が弱い、すなわち入出力一体パネル1A
を押圧する強度が弱いと、レーザペン2の先端から放射
されるレーザ光のビーム径が狭くなる。このため、入力
フレームにおいて、レーザペン2の先端の位置に対し
て、遮光部1baを透過して半導体層1dへの光の入射
を検知するダブルゲートトランジスタ1AAの範囲が狭
くなり、その狭い範囲での入力画像データimgがデー
タドライバ1Dからコントローラ1Eに供給されること
となる。
As shown in FIG. 7B, the writing pressure of the laser pen 2 is weak, that is, the input / output integrated panel 1A.
When the intensity of pressing is weak, the beam diameter of the laser light emitted from the tip of the laser pen 2 becomes narrow. For this reason, in the input frame, the range of the double gate transistor 1AA that detects the incidence of light on the semiconductor layer 1d through the light-shielding portion 1ba becomes narrower with respect to the position of the tip of the laser pen 2; The input image data img is supplied from the data driver 1D to the controller 1E.

【0082】コントローラ1Eは、この押圧範囲が狭い
入力画像データimgの位置に関する情報をバス10を
介してCPU11に送る。そして、この情報を受け取っ
たCPU11は、その狭い押圧範囲に対応する画像を表
示させるための指示を入出力装置14のコントローラ1
Eに送る。コントローラ1Eは、CPU11からの指示
に従って、上記の狭い範囲に対応する画像データをVR
AM1Fに展開し、出力フレームにおいて画像データI
MGとしてデータドライバ1Dに順次供給する。これに
より、図7(b)に示すように、レーザペン2でなぞっ
た形跡を細い線で示した画像が入出力一体パネル1A上
に表示される。
The controller 1E sends information on the position of the input image data img having a narrow pressing range to the CPU 11 via the bus 10. Then, upon receiving this information, the CPU 11 issues an instruction to display an image corresponding to the narrow pressing range to the controller 1 of the input / output device 14.
Send to E. The controller 1E converts the image data corresponding to the narrow range into a VR
AM1F, and output image data I
The data is sequentially supplied to the data driver 1D as MG. As a result, as shown in FIG. 7B, an image in which traces traced by the laser pen 2 are indicated by thin lines is displayed on the input / output integrated panel 1A.

【0083】なお、図7(a)と図7(b)のいずれの
場合においても、間欠的に順次繰り返されている出力フ
レームによって、レーザペン2でなぞった形跡が連続し
て画像として表示されているように、ユーザが認識する
ことができる。ユーザは、連続して表示されていると認
識した画像に従って、次にレーザペン2で押圧すべき入
出力一体パネル1A上の位置を正確に判断することがで
きる。
In either case of FIGS. 7A and 7B, the trace traced by the laser pen 2 is displayed as an image continuously by the output frame which is intermittently repeated. So that the user can recognize. The user can accurately determine the position on the input / output integrated panel 1A to be pressed next by the laser pen 2, according to the image recognized as being continuously displayed.

【0084】以上説明したように、この実施の形態にか
かる携帯情報端末では、画像の表示及び情報の入力のた
めに使用されている入出力一体パネル1Aが実質的な1
枚構造で薄型に構成できるため、携帯情報端末本体1と
しても薄型に構成することができる。また、入出力一体
パネル1Aにおいて、ダブルゲートトランジスタ1AA
は、有機EL素子1Bの選択、発行維持のための機能
と、入出力一体パネル1A上のレーザペン2でのタッチ
位置の検出のための機能とを兼ねているため、1画素当
たりの面積を小さくすることができ、小型にすることが
できる。ひいては、携帯情報端末自体も小型にすること
ができる。
As described above, in the portable information terminal according to this embodiment, the input / output integrated panel 1A used for displaying images and inputting information is substantially one.
Since the portable information terminal body 1 can be configured to be thin with a single piece structure, the portable information terminal body 1 can also be configured to be thin. Also, in the input / output integrated panel 1A, the double gate transistor 1AA
Has both a function for selecting and maintaining the issuance of the organic EL element 1B and a function for detecting the touch position of the laser pen 2 on the input / output integrated panel 1A, so that the area per pixel is reduced. And can be miniaturized. As a result, the portable information terminal itself can be downsized.

【0085】さらに、入出力装置14において、トップ
ゲートドライバ1B、ボトムゲートドライバ1G及びデ
ータドライバ1Dの動作を出力フレームと入力フレーム
とで切り換えれば、出力用の駆動系と入力用の駆動系と
を別個に設ける必要がない。これにより、入出力装置1
4を小型に構成することができ、ひいては、携帯情報端
末自体も小型にすることができる。
Further, in the input / output device 14, if the operations of the top gate driver 1B, the bottom gate driver 1G, and the data driver 1D are switched between the output frame and the input frame, the output drive system and the input drive system can be switched. Need not be provided separately. Thereby, the input / output device 1
4 can be made small, and the portable information terminal itself can be made small.

【0086】また、入出力一体パネル1Aでは、画像の
表示用の画素と情報の入力用の画素とが実質的に同じ位
置に設けられているため、視差による位置ずれが生じる
ことなく、入力と出力との対応を正確にとることができ
る。
In the input / output integrated panel 1A, the pixels for displaying the image and the pixels for inputting the information are provided at substantially the same position. Correspondence with output can be taken accurately.

【0087】また、入出力一体パネル1Aには、出力と
入力とを兼ねる1画素当たりに、アクティブ素子として
ダブルゲートトランジスタ1AAが1つだけ設けられて
いる。このため、入出力一体パネル1Aに全体で設けら
れているアクティブ素子の数を最小限の数に抑えること
ができるので、製造された入出力一体パネル1Aに不良
のアクティブ素子が含まれる確率を低くすることがで
き、入出力一体パネル1Aの製造歩留まりを高くするこ
とができる。
Further, in the input / output integrated panel 1A, only one double gate transistor 1AA is provided as an active element for each pixel serving both as an output and an input. For this reason, the number of active elements provided as a whole in the input / output integrated panel 1A can be suppressed to the minimum number, so that the probability that a defective active element is included in the manufactured input / output integrated panel 1A is reduced. Thus, the production yield of the input / output integrated panel 1A can be increased.

【0088】本発明は、上記の実施の形態に限られず、
種々の変形、応用が可能である。以下、本発明に適用可
能な上記の実施の形態の変形態様について、説明する。
The present invention is not limited to the above embodiment,
Various modifications and applications are possible. Hereinafter, modifications of the above-described embodiment applicable to the present invention will be described.

【0089】上記の実施の形態では、ボトムゲート電極
1bは、遮光部1baと透明電極1bbとの二層構造と
し、遮光部1baが半導体層1dへの外光の入射を実質
的に遮ると共に、レーザペン2から照射された光のみを
実質的に透過して半導体層1dに入射させることとして
いた。しかしながら、このような光を遮断/透過する手
段は、透明電極1bbに対して半導体層1dの側にある
ものとしてもよく、さらには電極の機能を兼ねていない
不導体によって実現してもよい。
In the above embodiment, the bottom gate electrode 1b has a two-layer structure of the light-shielding portion 1ba and the transparent electrode 1bb. Only the light emitted from the laser pen 2 is substantially transmitted and incident on the semiconductor layer 1d. However, such means for blocking / transmitting light may be provided on the side of the semiconductor layer 1d with respect to the transparent electrode 1bb, or may be realized by a non-conductor which does not also function as an electrode.

【0090】上記の実施の形態では、ダブルゲートトラ
ンジスタ1AAにおいて、トップゲート電極1bは、基
板1a側に形成されていた。しかしながら、トップゲー
ト電極とボトムゲート電極との位置関係は、逆でも構わ
ない。すなわち、ボトムゲート電極が基板側に形成され
る構造としてもよい。この場合、ボトムゲート電極を遮
光部と透明電極の二層構造とし、トップゲート電極を透
明電極だけの一層構造とすればよい。
In the above embodiment, in the double gate transistor 1AA, the top gate electrode 1b is formed on the substrate 1a side. However, the positional relationship between the top gate electrode and the bottom gate electrode may be reversed. That is, a structure in which the bottom gate electrode is formed on the substrate side may be employed. In this case, the bottom gate electrode may have a two-layer structure of a light-shielding portion and a transparent electrode, and the top gate electrode may have a single-layer structure of only a transparent electrode.

【0091】上記の実施の形態では、ダブルゲートトラ
ンジスタ1AAは、半導体層1d内にnチャネルが形成
されるnチャネル型のものとしいたが、pチャネルが形
成されるpチャネル型のものとしてもよい。この場合、
ボトムゲート電極1aやトップゲート電極1hに印加す
る電圧の極性を、上記の場合と逆にすればよい。
In the above embodiment, the double-gate transistor 1AA is an n-channel type in which an n-channel is formed in the semiconductor layer 1d, but may be a p-channel type in which a p-channel is formed. . in this case,
The polarity of the voltage applied to the bottom gate electrode 1a and the top gate electrode 1h may be reversed from the above case.

【0092】上記の実施の形態では、出力フレームと入
力フレームとは、期間的に完全に独立していた。これに
対して、図8に示すように、出力フレームの期間と入力
フレームとの期間がオーバーラップするようにしてもよ
い。この場合、入力フレームにおいて発光を開始した有
機EL素子1ABがその発光を次の出力フレームで対応
する行が選択されるまで発光を維持するように、ダブル
ゲートトランジスタ1AAのトップゲート電極及びボト
ムゲート電極に電圧を印加すればよい。
In the above embodiment, the output frame and the input frame are completely independent in terms of period. On the other hand, as shown in FIG. 8, the period of the output frame may overlap with the period of the input frame. In this case, the top gate electrode and the bottom gate electrode of the double-gate transistor 1AA are arranged such that the organic EL element 1AB that has started emitting light in the input frame maintains the emission until the corresponding row is selected in the next output frame. May be applied.

【0093】上記の実施の形態では、出力フレームと入
力フレームとが、30分の1秒ごとに交互に切り換えら
れていた。これに対して、図9に示すように、例えば、
出力フレーム2回に対して入力フレームを1回にするな
ど、出力フレームと入力フレームとの数が異なっていて
もよい。特に、図9のように入力フレームの数が出力フ
レームの数よりも少なくても、人間の手の動きのスピー
ドからして問題が生じることはない。また、1フレーム
期間は、30分の1秒に限られず、1出力フレーム期間
と1入力フレーム期間とが異なっていてもよい。
In the above embodiment, the output frame and the input frame are alternately switched every 1/30 second. On the other hand, as shown in FIG.
The number of output frames may be different from the number of input frames, such as one input frame for two output frames. In particular, even if the number of input frames is smaller than the number of output frames as shown in FIG. 9, no problem occurs due to the speed of human hand movement. Further, one frame period is not limited to 1/30 second, and one output frame period and one input frame period may be different.

【0094】上記の実施の形態では、本発明を携帯情報
端末に適用した場合について、説明した。しかしなが
ら、上記した入出力装置14は、他の情報処理装置、例
えば、銀行のATM端末や切符の自動販売機などにも適
用することができる。また、上記した入出力装置14を
CAD(Computer Assisted Design)システムに適用す
れば、入力と出力との位置ずれを生じさせることなく、
対象物を設計することができる。
In the above embodiment, the case where the present invention is applied to a portable information terminal has been described. However, the input / output device 14 described above can be applied to other information processing devices, for example, an ATM terminal of a bank, a ticket vending machine, and the like. Further, if the input / output device 14 described above is applied to a CAD (Computer Assisted Design) system, the input / output can be prevented from being displaced.
The object can be designed.

【0095】[0095]

【発明の効果】以上説明したように、本発明によれば、
入出力素子、装置や情報処理装置を薄型、小型に構成す
ることができる。また、出力位置と入力位置との正確な
対応付けが可能となる。
As described above, according to the present invention,
The input / output element, the device, and the information processing device can be configured to be thin and small. Further, the output position and the input position can be accurately associated with each other.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態にかかる携帯情報端末の外
観構成を示す図である。
FIG. 1 is a diagram showing an external configuration of a portable information terminal according to an embodiment of the present invention.

【図2】図1の携帯情報端末本体の回路構成を示す図で
ある。
FIG. 2 is a diagram showing a circuit configuration of a main body of the portable information terminal of FIG. 1;

【図3】図2の入出力装置の回路構成を示すブロック図
である。
FIG. 3 is a block diagram illustrating a circuit configuration of the input / output device of FIG. 2;

【図4】図1、図3の入出力一体パネルの構造を示す図
であり、(a)は平面図、(b)は(a)のA−A断面
図である。
FIGS. 4A and 4B are diagrams showing the structure of the input / output integrated panel of FIGS. 1 and 3, wherein FIG. 4A is a plan view and FIG.

【図5】(a)〜(f)は、図4のダブルゲートトラン
ジスタの駆動を説明する模式図である。
FIGS. 5A to 5F are schematic diagrams illustrating driving of the double gate transistor of FIG. 4;

【図6】図3の入出力装置の駆動例を示す図である。FIG. 6 is a diagram illustrating a driving example of the input / output device in FIG. 3;

【図7】本発明の実施の形態にかかる携帯情報端末装置
の使用例を示す図である。
FIG. 7 is a diagram showing a usage example of the portable information terminal device according to the embodiment of the present invention.

【図8】図2の入出力装置の他の駆動例を示す図であ
る。
FIG. 8 is a diagram showing another example of driving the input / output device of FIG. 2;

【図9】図2の入出力装置の他の駆動例を示す図であ
る。
FIG. 9 is a diagram showing another example of driving the input / output device of FIG. 2;

【符号の説明】[Explanation of symbols]

1・・・携帯情報端末装置本体、2・・・レーザペン、10・・
・バス、11・・・CPU、12・・・ROM、13・・・RA
M、14・・・入出力装置、1A・・・入出力一体パネル、1
B・・・トップゲートドライバ、1G・・・ボトムゲートドラ
イバ、1D・・・データドライバ、1E・・・コントローラ、
1F・・・VRAM、1AA・・・ダブルゲートトランジス
タ、1AB・・・有機EL素子、1a・・・基板、1b・・・ボ
トムゲート電極、1ba・・・遮光部、1bb・・・透明電
極、1c・・・ゲート絶縁膜、1d・・・半導体層、1e・・・
ドレイン電極、1f・・・ソース電極、1g・・・ゲート絶縁
膜、1h・・・トップゲート電極、1i・・・遮光電極、1j
・・・絶縁保護膜、1k・・・アノード電極、1n・・・有機E
L層、1m・・・カソード電極、TGL・・・トップゲートラ
イン、BGL・・・ボトムゲートライン、DL・・・データラ
イン
1 ・ ・ ・ Main body of portable information terminal device, 2 ・ ・ ・ Laser pen, 10 ・ ・
・ Bus, 11 ・ ・ ・ CPU, 12 ・ ・ ・ ROM, 13 ・ ・ ・ RA
M, 14: input / output device, 1A: input / output integrated panel, 1
B: top gate driver, 1G: bottom gate driver, 1D: data driver, 1E: controller,
1F: VRAM, 1AA: double gate transistor, 1AB: organic EL element, 1a: substrate, 1b: bottom gate electrode, 1ba: light shielding portion, 1bb: transparent electrode, 1c: gate insulating film, 1d: semiconductor layer, 1e ...
Drain electrode, 1f: source electrode, 1g: gate insulating film, 1h: top gate electrode, 1i: light shielding electrode, 1j
... Insulating protective film, 1k ... Anode electrode, 1n ... Organic E
L layer, 1 m: cathode electrode, TGL: top gate line, BGL: bottom gate line, DL: data line

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】基板と、 前記基板上に設けられ、駆動電流信号の入力により所定
の光を発光する複数の第1発光素子と、 任意に所定の光を発光可能な第2発光素子と、 前記基板上において前記複数の第1発光素子にそれぞれ
隣接され、第1出力フレーム期間に前記駆動電流信号を
前記第1発光素子に出力して前記第1発光素子の発する
光により生成されたキャリアを保持し、第2出力フレー
ム期間に前記第1出力フレーム期間で保持されたキャリ
アに応じて前記駆動電流信号を前記第1発光素子に出力
し、入力フレーム期間に前記第2発光素子からの光の入
射に応じた信号を出力する複数のアクティブ素子と、 を備えることを特徴とする入出力素子。
1. A substrate, a plurality of first light emitting elements provided on the substrate and emitting predetermined light in response to input of a drive current signal, and a second light emitting element capable of emitting predetermined light arbitrarily; The driving current signal is output to the first light emitting element during a first output frame period, and the carrier generated by the light emitted from the first light emitting element is adjacent to the plurality of first light emitting elements on the substrate. Holding, outputting the drive current signal to the first light emitting element according to the carrier held during the first output frame period during the second output frame period, and transmitting light from the second light emitting element during the input frame period. An input / output element comprising: a plurality of active elements that output a signal according to incident light.
【請求項2】前記アクティブ素子と第1発光素子とのそ
れぞれ1つずつで構成される組が所定の配列で配置され
ていることを特徴とする請求項1に記載の入出力素子。
2. The input / output element according to claim 1, wherein sets each including one of said active element and said first light emitting element are arranged in a predetermined arrangement.
【請求項3】前記第2発光素子は、任意の位置の前記ア
クティブ素子に光を出射することが自在であることを特
徴とする請求項1または2に記載の入出力素子。
3. The input / output element according to claim 1, wherein the second light emitting element is capable of emitting light to the active element at an arbitrary position.
【請求項4】前記第1発光素子は、有機エレクトロルミ
ネッセンス材料によって構成されることを特徴とする請
求項1乃至3のいずれか1項に記載の入出力素子。
4. The input / output device according to claim 1, wherein said first light emitting device is made of an organic electroluminescent material.
【請求項5】所定量以上の光が入射することにより内部
に実質的にキャリアを発生する半導体層と、前記半導体
層に対向して形成され、前記半導体層内にチャネルを形
成するためのチャネル形成電圧が供給される第1の制御
端子と、前記第1の制御端子と反対側に前記半導体層に
対向して形成され、前記チャネル形成電圧と逆極性の電
圧が供給される第2の制御端子と、前記半導体層に接続
された第1、第2の電流供給端子とを備えるアクティブ
素子と、 前記半導体層に形成されたチャネルを介して流れる電流
によって発光し、前記第1、第2の制御端子の一方を介
して前記所定量以上の光を前記半導体層に入射させる発
光素子とを備えることを特徴とする入出力素子。
5. A semiconductor layer which generates carriers substantially when a predetermined amount or more of light is incident thereon, and a channel which is formed to face the semiconductor layer and forms a channel in the semiconductor layer. A first control terminal to which a forming voltage is supplied, and a second control formed opposite to the first control terminal to face the semiconductor layer and to supply a voltage having a polarity opposite to that of the channel forming voltage. An active element having a terminal and first and second current supply terminals connected to the semiconductor layer; and a light-emitting element configured to emit light by a current flowing through a channel formed in the semiconductor layer; An input / output element comprising: a light-emitting element configured to allow the predetermined amount or more of light to enter the semiconductor layer via one of the control terminals.
【請求項6】前記第1、第2の制御端子の他方の側に形
成され、所定の輝度以上の光のみを実質的に透過して前
記第1、第2の制御端子の他方を介して前記半導体層に
入射させる遮光手段をさらに備えることを特徴とする請
求項5に記載の入出力素子。
6. The first and second control terminals are formed on the other side, and substantially transmit only light having a predetermined brightness or more and pass through the other of the first and second control terminals. 6. The input / output device according to claim 5, further comprising a light shielding unit for making the light incident on the semiconductor layer.
【請求項7】所定量以上の光が入射することにより内部
に実質的にキャリアを発生する半導体層と、前記半導体
層に対向して形成され、前記半導体層内にチャネルを形
成するためのチャネル形成電圧が供給される第1の制御
端子と、前記第1の制御端子と反対側に前記半導体層に
対向して形成され、前記チャネル形成電圧と逆極性の電
圧が供給される第2の制御端子と、前記半導体層に接続
された第1、第2の電流供給端子とを備えるアクティブ
素子と、前記半導体層に形成されたチャネルを介して流
れる電流によって発光し、前記第1、第2の制御端子の
一方を介して前記所定量以上の光を前記半導体層に入射
させる発光素子とを備える入出力素子を準備する入出力
素子準備ステップと、 前記第1の制御端子に前記チャネル形成電圧を供給する
チャネル形成電圧供給ステップと、 前記チャネル形成電圧供給ステップで供給されたチャネ
ル形成電圧によって前記半導体層内にチャネルが形成さ
れたアクティブ素子の第1または第2の電流供給端子
に、出力すべきデータに応じた電圧を供給する出力デー
タ電圧供給ステップと、 前記第1の制御端子に前記チャネル形成電圧を供給する
と共に、前記第2の制御端子に前記逆極性の電圧を供給
するチャネル形成電圧/逆極性電圧供給ステップと、 前記チャネル形成電圧/逆極性電圧供給ステップで前記
第1、第2の制御端子にそれぞれの電圧が供給されてい
るときに、前記第1、第2の制御端子の他方を介して前
記所定量以上の光が入射されて前記半導体層内に実質的
にキャリアが発生し、該発生したキャリアによって前記
半導体層にチャネルが形成されているかどうかを検出す
るチャネル形成検出ステップとを含むことを特徴とする
入出力素子の駆動方法。
7. A semiconductor layer which generates carriers substantially when a predetermined amount or more of light is incident thereon, and a channel which is formed to face the semiconductor layer and forms a channel in the semiconductor layer. A first control terminal to which a forming voltage is supplied, and a second control formed opposite to the first control terminal to face the semiconductor layer and to supply a voltage having a polarity opposite to that of the channel forming voltage. An active element having a terminal, first and second current supply terminals connected to the semiconductor layer, and a light emitting device that emits light by a current flowing through a channel formed in the semiconductor layer; An input / output element preparing step of preparing an input / output element including a light emitting element for causing the predetermined amount or more of light to enter the semiconductor layer via one of the control terminals; and applying the channel forming voltage to the first control terminal. Supply A channel forming voltage supply step, and data to be output to a first or second current supply terminal of an active element having a channel formed in the semiconductor layer by the channel forming voltage supplied in the channel forming voltage supplying step. An output data voltage supply step of supplying a voltage according to the following: a channel formation voltage for supplying the channel formation voltage to the first control terminal and supplying the voltage of the opposite polarity to the second control terminal. A polarity voltage supplying step, and when the respective voltages are supplied to the first and second control terminals in the channel forming voltage / reverse polarity voltage supplying step, the other of the first and second control terminals is supplied. The predetermined amount or more of light is incident on the semiconductor layer, and substantially carriers are generated in the semiconductor layer, and the generated carriers impinge on the semiconductor layer. The driving method of the input and output elements, characterized in that it comprises a channel formation detecting step of detecting whether Yaneru is formed.
【請求項8】前記出力データ供給ステップで、前記アク
ティブ素子の第1または第2の電流供給端子に電圧が供
給されているときに、前記第2の制御端子に供給する前
記逆極性の電圧のレベルを、前記半導体層へのチャネル
形成を阻害すると共に、前記半導体層内で生成されたキ
ャリアの一部を保持する電圧レベルまで徐々に変化させ
るチャネル阻害電圧供給ステップをさらに含むことを特
徴とする請求項7に記載の入出力素子の駆動方法。
8. In the output data supply step, when a voltage is supplied to a first or second current supply terminal of the active element, the voltage of the opposite polarity voltage supplied to the second control terminal is supplied. The method further includes a channel inhibition voltage supply step of changing a level to a voltage level that inhibits channel formation in the semiconductor layer and gradually changes the level to a voltage level that retains a part of carriers generated in the semiconductor layer. A method for driving an input / output element according to claim 7.
【請求項9】所定量以上の光が入射することにより内部
に実質的にキャリアを発生する半導体層と、前記半導体
層に対向して形成され、前記半導体層内にチャネルを形
成するためのチャネル形成電圧が供給される第1の制御
端子と、前記第1の制御端子と反対側に前記半導体層に
対向して形成され、前記チャネル形成電圧と逆極性の電
圧が供給される第2の制御端子と、前記半導体層に接続
された第1、第2の電流供給端子とを備える、マトリク
ス状に配置された複数のアクティブ素子と、前記複数の
アクティブ素子のそれぞれに隣接し、対応するアクティ
ブ素子の前記半導体層に形成されたチャネルを介して流
れる電流によって発光し、前記第1、第2の制御端子の
一方を介して前記所定量以上の光を前記半導体層に入射
させる複数の発光素子とを備える入出力素子と、 前記マトリクスの行毎に前記アクティブ素子を選択し
て、前記半導体層内にチャネルを形成するための電圧を
それぞれ対応する第1の制御端子に供給する第1の選択
手段と、 前記マトリクスの行毎に前記アクティブ素子を選択し
て、前記半導体層内へのチャネル形成を阻害するための
電圧をそれぞれ対応する第2の制御端子に供給する第2
の選択手段と、 前記マトリクスの列ごとの前記アクティブ素子の第1ま
たは第2の電流供給端子に、表示すべき画像データに対
応した電圧を供給するデータ駆動手段と、 前記第1、第2の制御端子の他方を介して入射された前
記所定量以上の光によって前記半導体層にチャネルが形
成されているアクティブ素子を、前記マトリクスの列毎
に供給した所定の電圧が形成されたチャネルを介して放
電されることによる電位変化により検出する入力検出手
段とを備えることを特徴とする入出力装置。
9. A semiconductor layer which substantially generates carriers therein when a predetermined amount or more of light is incident thereon, and a channel formed opposite to the semiconductor layer for forming a channel in the semiconductor layer. A first control terminal to which a forming voltage is supplied, and a second control formed opposite to the first control terminal to face the semiconductor layer and to supply a voltage having a polarity opposite to that of the channel forming voltage. A plurality of active elements arranged in a matrix, comprising a terminal and first and second current supply terminals connected to the semiconductor layer; and a corresponding active element adjacent to each of the plurality of active elements A plurality of light-emitting devices, which emit light by a current flowing through a channel formed in the semiconductor layer, and cause the predetermined amount or more of light to enter the semiconductor layer through one of the first and second control terminals. A first input / output element for selecting a corresponding one of the active elements for each row of the matrix and supplying a voltage for forming a channel in the semiconductor layer to a corresponding first control terminal; Selecting means for selecting the active element for each row of the matrix and supplying a voltage for inhibiting channel formation in the semiconductor layer to a corresponding second control terminal;
A data driving unit that supplies a voltage corresponding to image data to be displayed to the first or second current supply terminal of the active element for each column of the matrix; An active element in which a channel is formed in the semiconductor layer by the predetermined amount or more of light incident through the other of the control terminals is connected to a channel in which a predetermined voltage supplied to each column of the matrix is formed. An input / output device comprising: input detection means for detecting a potential change due to discharge.
【請求項10】外部からの入力に従って処理を行い、そ
の処理結果を外部に出力する処理装置と、前記処理装置
からの出力に対応する画像を表示すると共に、光が照射
された位置に関する情報を前記処理装置に入力する入出
力装置とを備え、 前記入出力装置は、 所定量以上の光が入射することにより内部に実質的にキ
ャリアを発生する半導体層と、前記半導体層に対向して
形成され、前記半導体層内にチャネルを形成するための
チャネル形成電圧が供給される第1の制御端子と、前記
第1の制御端子と反対側に前記半導体層に対向して形成
され、前記チャネル形成電圧と逆極性の電圧が供給され
る第2の制御端子と、前記半導体層に接続された第1、
第2の電流供給端子とを備える、マトリクス状に配置さ
れた複数のアクティブ素子と、前記複数のアクティブ素
子のそれぞれに隣接し、対応するアクティブ素子の前記
半導体層に形成されたチャネルを介して流れる電流によ
って発光し、前記第1、第2の制御端子の一方を介して
前記所定量以上の光を前記半導体層に入射させる複数の
発光素子とを備える入出力素子と、 前記マトリクスの行毎に前記アクティブ素子を選択し
て、前記半導体層内にチャネルを形成するための電圧を
それぞれ対応する第1の制御端子に供給する第1の選択
手段と、 前記マトリクスの行毎に前記アクティブ素子を選択し
て、前記半導体層内へのチャネル形成を阻害するための
電圧をそれぞれ対応する第2の制御端子に供給する第2
の選択手段と、 前記マトリクスの列毎の前記アクティブ素子の第1また
は第2の電流供給端子に、表示すべき画像データに対応
した電圧を供給するデータ駆動手段と、 前記第1、第2の制御端子の他方を介して入射された前
記所定量以上の光によって前記半導体層にチャネルが形
成されているアクティブ素子を、前記マトリクスの列毎
に供給した所定の電圧が形成されたチャネルを介して放
電されることによる電位変化により検出する入力検出手
段とを備えることを特徴とする情報処理装置。
10. A processing device for performing processing in accordance with an external input and outputting the processing result to an external device, displaying an image corresponding to the output from the processing device, and displaying information on a position irradiated with light. An input / output device for inputting to the processing device, wherein the input / output device is formed facing the semiconductor layer with a semiconductor layer that substantially generates carriers inside when a predetermined amount or more of light enters. A first control terminal to which a channel forming voltage for forming a channel in the semiconductor layer is supplied; and a first control terminal formed opposite to the first control terminal and facing the semiconductor layer, A second control terminal to which a voltage having a polarity opposite to the voltage is supplied; and a first control terminal connected to the semiconductor layer.
A plurality of active elements arranged in a matrix, comprising a second current supply terminal, and flowing through a channel formed in the semiconductor layer of the corresponding active element adjacent to each of the plurality of active elements. An input / output element comprising: a plurality of light emitting elements that emit light by an electric current and cause the predetermined amount or more of light to enter the semiconductor layer through one of the first and second control terminals; and First selecting means for selecting the active element and supplying a voltage for forming a channel in the semiconductor layer to a corresponding first control terminal, and selecting the active element for each row of the matrix And supplying a voltage for inhibiting channel formation in the semiconductor layer to the corresponding second control terminal.
A data driving unit that supplies a voltage corresponding to image data to be displayed to a first or second current supply terminal of the active element for each column of the matrix; An active element in which a channel is formed in the semiconductor layer by the predetermined amount or more of light incident through the other of the control terminals is connected to a channel in which a predetermined voltage supplied to each column of the matrix is formed. An information processing apparatus comprising: input detection means for detecting a potential change due to discharge.
【請求項11】前記入出力検出手段が検出する電位変化
は、前記第1、第2の制御端子の他方を介して前記半導
体層に入射された光の量に応じて異なることを特徴とす
る請求項10に記載の情報処理装置。
11. A change in potential detected by said input / output detection means differs according to the amount of light incident on said semiconductor layer via the other of said first and second control terminals. The information processing apparatus according to claim 10.
【請求項12】前記入出力素子に押圧されることによっ
て光を前記入出力素子に対して照射し、前記第1、第2
の制御端子の他方を介して前記所定量以上の光を前記半
導体層に入射させる光照射手段をさらに備えることを特
徴とする請求項10または11に記載の情報処理装置。
12. The input / output element is irradiated with light by being pressed by said input / output element, and said first and second light-emitting elements are illuminated.
The information processing apparatus according to claim 10, further comprising a light irradiating unit that causes the predetermined amount or more of light to enter the semiconductor layer through the other one of the control terminals.
【請求項13】前記光照射手段は、前記入出力素子への
押圧の強度を感知する手段と、該手段が感知した押圧の
強度に応じて、照射する光の範囲および/または光量を
変化させる手段を備えることを特徴とする請求項12に
記載の情報処理装置。
13. The light irradiating means is means for sensing the intensity of the pressure applied to the input / output element, and changes the range and / or the amount of light to be applied according to the intensity of the pressure sensed by the means. The information processing apparatus according to claim 12, further comprising a unit.
JP08549699A 1999-03-29 1999-03-29 Input / output element and driving method thereof, input / output device, and information processing device Expired - Fee Related JP4158273B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08549699A JP4158273B2 (en) 1999-03-29 1999-03-29 Input / output element and driving method thereof, input / output device, and information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08549699A JP4158273B2 (en) 1999-03-29 1999-03-29 Input / output element and driving method thereof, input / output device, and information processing device

Publications (2)

Publication Number Publication Date
JP2000276296A true JP2000276296A (en) 2000-10-06
JP4158273B2 JP4158273B2 (en) 2008-10-01

Family

ID=13860555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08549699A Expired - Fee Related JP4158273B2 (en) 1999-03-29 1999-03-29 Input / output element and driving method thereof, input / output device, and information processing device

Country Status (1)

Country Link
JP (1) JP4158273B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007256958A (en) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Method of driving el display panel
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
US7924248B2 (en) 2002-04-26 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display apparatus
JPWO2009148084A1 (en) * 2008-06-03 2011-11-04 シャープ株式会社 Display device
JP2014098902A (en) * 2008-10-16 2014-05-29 Semiconductor Energy Lab Co Ltd Light-emitting device
WO2017054385A1 (en) * 2015-09-28 2017-04-06 京东方科技集团股份有限公司 Array substrate, display apparatus and fault repairing method for array substrate
CN106782373A (en) * 2016-12-26 2017-05-31 惠科股份有限公司 Display device and its display panel
KR20180085097A (en) * 2017-01-16 2018-07-26 삼성디스플레이 주식회사 Photo sensor circuit, photo sensor pixel, and display device having the photo sensor pixel

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007256958A (en) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Method of driving el display panel
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
US7924248B2 (en) 2002-04-26 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display apparatus
US7932880B2 (en) 2002-04-26 2011-04-26 Toshiba Matsushita Display Technology Co., Ltd. EL display panel driving method
US8063855B2 (en) 2002-04-26 2011-11-22 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display panel
JPWO2009148084A1 (en) * 2008-06-03 2011-11-04 シャープ株式会社 Display device
JP2014098902A (en) * 2008-10-16 2014-05-29 Semiconductor Energy Lab Co Ltd Light-emitting device
WO2017054385A1 (en) * 2015-09-28 2017-04-06 京东方科技集团股份有限公司 Array substrate, display apparatus and fault repairing method for array substrate
US10222666B2 (en) 2015-09-28 2019-03-05 Boe Technology Group Co., Ltd. Array substrate, display apparatus and method for repairing fault of array substrate
CN106782373A (en) * 2016-12-26 2017-05-31 惠科股份有限公司 Display device and its display panel
KR20180085097A (en) * 2017-01-16 2018-07-26 삼성디스플레이 주식회사 Photo sensor circuit, photo sensor pixel, and display device having the photo sensor pixel
KR102649567B1 (en) * 2017-01-16 2024-03-21 삼성디스플레이 주식회사 Photo sensor circuit, photo sensor pixel, and display device having the photo sensor pixel

Also Published As

Publication number Publication date
JP4158273B2 (en) 2008-10-01

Similar Documents

Publication Publication Date Title
US10128320B2 (en) Display device and electronic apparatus
US10909916B2 (en) OLED array substrate, OLED display panel, pixel circuit, driving method and method for fingerprint recognition using OLED display panel
US10514792B2 (en) Display device and method of driving the display device
US10679559B2 (en) Display driving unit circuit, driving method, display driving circuit and display device
US9501162B2 (en) Display device integrated with touch screen panel and driving method thereof
KR102061108B1 (en) Organic Light Emitting Display integrated Touch Screen Panel
CN108628501B (en) Current driven display panel adapted for touch sensing and panel display device
KR102011435B1 (en) Display Device Integrated Touch Screen Panel and Driving Method Thereof
EP2985679B1 (en) Touch control display drive circuit and touch control display apparatus comprising the touch control display drive circuit
US11386718B2 (en) Display module, and display method and terminal thereof
US11023066B2 (en) Display device including touch sensor and driving method thereof
US7098592B2 (en) Electroluminescent display device
KR100424383B1 (en) Coordinate input apparatus
KR20140097870A (en) Touch screen display device
US20100253642A1 (en) Image processing apparatus, image processing method, image input device and image input/output device
US11527206B2 (en) Display device and method of driving the same
US20200249815A1 (en) Display device and method for controlling display device
KR20140125578A (en) Touch screen display device
CN113129827A (en) Embedded touch organic light emitting diode display device and test method thereof
KR20150019012A (en) Touch screen display device
US20230043940A1 (en) Display device and operating method therefor
JP2000259346A (en) Information processor, input/output device and input/ output element
JP4158273B2 (en) Input / output element and driving method thereof, input / output device, and information processing device
JP2000259349A (en) Information processor, input/output device and input/ output element
JP2008077188A (en) Optical touch panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees