JP4156386B2

JP4156386B2 - Earth leakage detector

Info

Publication number: JP4156386B2
Application number: JP2003004902A
Authority: JP
Inventors: 潔大友; 雄二土本; 孝治甲斐
Original assignee: Renesas Technology Corp; Araco Corp
Current assignee: Renesas Technology Corp; Araco Corp
Priority date: 2003-01-10
Filing date: 2003-01-10
Publication date: 2008-09-24
Anticipated expiration: 2023-01-10
Also published as: JP2004220861A

Description

【０００１】
【発明の属する技術分野】
この発明は、漏電を検出する漏電検出装置に関し、特にノイズなどによる誤動作を防止し、かつ高い精度で漏電を検出し、消費電流の削減を図った漏電検出装置に関するものである。
【０００２】
【従来の技術】
従来の漏電検出装置としては、２組の積分回路を用いたものがある。
例えば、交流電源の全波整流波形を積分する２組の積分器を設け、交流電源の半周期毎にそれらの積分値をリセットし、それらリセット直前の積分値が設定値よりも下回った場合に停電と判定するものがある（例えば、特許文献１参照）。
【０００３】
また、地絡電流の正負各レベルを判別する２組のレベル判別器と、各レベル判別器からの出力信号により電荷を蓄積し、ゼロクロス検出回路からのリセット信号により電荷を放電する２組のコンデンサから構成された信号幅判別器と、各信号幅判別器の出力電圧が所定値以上のときにトリップ信号を発生するカウント回路とを備えたものがある（例えば、特許文献２参照）。
【０００４】
さらに、交流入力を全波整流したものの大きさに比例する周波数のパルスを発生する電圧／周波数コンバータと、その出力パルスを１／２サイクル毎にそれぞれカウントする２組のカウンタとを備え、それらカウンタの出力が所定値以上の場合に動作を行うものがある（例えば、特許文献３参照）。
【０００５】
【特許文献１】
特開平４−９５７７６号公報（第１頁、第１図）
【特許文献２】
特開平５−１５３７２５号公報（第１頁、第１図）
【特許文献３】
特開昭６３−５９７１４号公報（第１頁、第１図）
【０００６】
【発明が解決しようとする課題】
従来の漏電検出装置は以上のように構成されているので、積分回路においては、漏電入力波形の波高値が大きくなるにつれて充電時間が短くなるものの放電時間は一定であるため、その漏電入力波形に応じた周波数のパルスは、漏電入力波形の波高値が大きくなるにつれてパルス間隔における放電時間の占める割合が増え、誤差が大きくなってしまう。したがって、漏電入力波形の波高値に応じたパルス信号数の線形性が悪く、その線形性の改善のために充放電電流を増やす必要があり、消費電流が増加してしまうという課題があった。
また、本来の漏電入力波形ではない、例えば電動機の突入電流や位相制御形電源などの負荷変動による異常波形を漏電入力波形として検出して不要動作することがあり、特に高速タイプブレーカにおける一波形検出によるものにおいては検出精度の低下が顕著になり、またインバータノイズにより不要動作が発生するという課題があった。
【０００７】
この発明は、上記のような課題を解決するためになされたもので、漏電入力波形の波高値に応じたパルス信号数の線形性を改善し、その線形性の改善のために充放電電流を増やすことなく、消費電流を抑えながら検出精度を向上できる漏電検出装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る漏電検出装置は、交流電路に設けられた零相変流器の出力をリセット信号に応じて交互に切換える切換回路と、切換回路の一方からの出力を積分する第１の積分回路と、切換回路の他方からの出力を積分する第２の積分回路と、第１または第２の積分回路の出力信号の波形の大きさが所定のレベルに達したとき該当する積分回路をリセットするとともに切換回路に切換信号を出力し、零相変流器から出力された漏電入力波形に応じた周波数のパルス信号を出力する変換回路と、零相変流器から出力された漏電入力波形の波形幅と変換回路から出力されたパルス信号の積算値に応じた漏電入力波形の平均値とが所定の条件を満たしたとき、交流電路を遮断するためのトリップ信号を発生する演算回路とを備えたものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。
実施の形態１．
図１はこの実施の形態１による漏電検出装置の構成を示すブロック図である。この漏電検出装置は、交流電路１に設けられた零相変流器４の出力を入力する入力回路１１と、入力回路１１の出力を交互に切換えるスイッチ（切換回路）１２と、基準電源回路１９で発生した基準電圧Ｖｒｅｆ１をもとに、スイッチ１２の一方からの出力から正側と負側の出力を生成し、その正側出力と負側出力をＣＲの時定数によりそれぞれ積分し出力する積分回路（第１の積分回路）１３と、基準電源回路１９で発生した基準電圧Ｖｒｅｆ１をもとに、スイッチ１２の他方からの出力から正側と負側の出力を生成し、その正側出力と負側出力をＣＲの時定数によりそれぞれ積分し出力する積分回路（第２の積分回路）１４と、積分回路１３，１４の出力信号の波形の大きさが正側については＋Ｖｒｅｆ２、負側については−Ｖｒｅｆ２の所定のレベルに達したときに積分回路１３，１４のうちの該当する積分回路をリセットするとともに切換信号を出力し、零相変流器４から出力された漏電入力波形に応じた周波数のパルス信号を出力するＶＦ（ＶｏｌｔａｇｅｔｏＦｒｅｑｕｅｎｃｙ）変換回路（変換回路）１５と、ＶＦ変換回路１５から出力された切換信号に応じてスイッチ１２を交互に切換える切換回路１６と、零相変流器４からの漏電入力波形のレベルが所定の判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あるか判定するとともに、ＶＦ変換回路１５から出力されたパルス信号の積算値が規定値ΣＳ以上あるか判定し、それら経過時間と積算値とが所定の条件を満たしたとき、トリップ信号を発生する演算回路１７を備えている。
より具体的には、演算回路１７では、正側の漏電入力波形の判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あるとともに、漏電入力波形の立上りからその一定時間幅Ｔｄの終点までＶＦ変換回路１５から出力されたパルス信号を計数して、漏電入力波形の平均値（面積）を積算し、その積算値が規定値ΣＳ以上であること、さらに、負側の漏電入力波形の判定レベル−Ｖｔｈ３以下の期間が一定時間幅Ｔｄ以上あるとともに、漏電入力波形の立下りからその一定時間幅Ｔｄの終点までＶＦ変換回路１５から出力されたパルス信号を計数して、漏電入力波形の平均値（面積）を積算し、その積算値が規定値ΣＳ以上であることをそれぞれ判定するものである。
また、この漏電検出装置は、演算回路１７から出力された信号によりサイリスタなどのスイッチング素子６を作動させ、電磁装置５を介して遮断機３を引き外し、負荷２への交流電路１を遮断する出力回路１８と、ＶＦ変換回路１５と演算回路１７へ基準周波数のパルス信号をクロック信号として与える発振回路２０とを備えている。
【００１０】
次に、この漏電検出装置の動作について図２、図４から図１０に示すタイミングチャート、および図３に示す特性図を参照しながら説明する。
図２（ａ）は通常の漏電入力波形（入力回路１１の出力波形）と、通常の漏電入力波形に対するシングル型積分回路（積分回路を１個だけ用いたもの）の出力である積分波形と、ＶＦ変換回路から出力されるパルス信号を示すタイミングチャート、図２（ｂ）は異常時の入力波形と、異常時の入力波形に対するシングル型積分回路の積分波形と、ＶＦ変換回路から出力されるパルス信号を示すタイミングチャート、図２（ｃ）は通常の漏電入力波形（入力回路１１の出力波形）と、通常の漏電入力波形に対するツイン型積分回路（この実施の形態１の積分回路１３，１４のように積分回路を２個用いたもの）の出力である積分波形と、ＶＦ変換回路１５から出力されるパルス信号を示すタイミングチャートである。
図３はシングル型積分回路とツイン型積分回路との漏電入力波高値に対応したパルス数特性を示す特性図である。図４はシングル型積分回路とツイン型積分回路との最小検出感度付近の漏電入力波形に対する検出精度の比較を示すタイミングチャートである。
図５はツイン型積分回路を用いた通常の漏電入力波形に対する各部の信号波形、図６はツイン型積分回路を用いた本来の漏電入力波形ではない異常時の入力波形に対する各部の信号波形を示すタイミングチャートである。
また、図７はツイン型積分回路を用いた通常の漏電入力波形の２倍の波高値に対する各部の信号波形、図８はシングル型積分回路を用いた通常の漏電入力波形の２倍の波高値に対する各部の信号波形を示すタイミングチャートである。
さらに、図９はツイン型積分回路を用いた最小検出感度付近の漏電入力波形に対する各部の信号波形、図１０はシングル型積分回路を用いた最小検出感度付近の漏電入力波形に対する各部の信号波形を示すタイミングチャートである。
【００１１】
先ず、通常の漏電入力波形と異常時の漏電入力波形に対するシングル型積分回路の動作について図２（ａ）、（ｂ）に示すタイミングチャートを参照して説明する。
通常の漏電入力波形については、図２（ａ）に示すように積分回路の出力波形（ロ）は、その積分回路のＣＲの時定数に応じて上昇し、通常の漏電入力波形（イ）の波高値に応じて充電波形の勾配が急峻になり、この充電波形のレベルが＋Ｖｒｅｆ２に達すると、積分回路はＶＦ変換回路によりリセットされる。これに伴いＶＦ変換回路からはパルス信号が出力されるが、通常の漏電入力波形の場合、図２（ａ）（イ）に示すように立上りが遅れることなく、徐々に上昇する波形であるため、充電波形の勾配も積分回路がリセットされるたびに大きくなり、ＶＦ変換回路から出力されるパルス信号の間隔は小さくなっていく。
また、図２（ｂ）に示す異常時の入力波形（ニ）については、立上りが遅れ、急峻に上昇する波形であるため、積分回路の出力波形（ホ）では充電波形の立上りが遅れ、この結果、ＶＦ変換回路から出力されるパルス信号の数も少ない。
従って、このＶＦ変換回路から出力されるパルス信号をある期間、計数することで、前記期間の図２（ａ）、（ｂ）に示す漏電入力（イ）、異常時の入力（ニ）の波形面積の平均値を算出することができる。
次に、通常の漏電入力波形に対するシングル型積分回路とツイン型積分回路の動作について図２（ａ）、（ｃ）に示すタイミングチャートを参照して説明する。
通常の漏電入力波形については、図２（ａ）に示すようにシングル型積分回路の出力波形（ロ）は、その積分回路のＣＲの時定数に応じて上昇し、通常の漏電入力波形（イ）の波高値に応じて充電波形の勾配が急峻になり、これに伴いＶＦ変換回路から出力されるパルス信号（ハ）の間隔が狭くなっていく。但し、放電時間は一定であるため、漏電入力波形の波高値が大きくなるにつれてパルス間隔における放電時間の占める割合が増え、誤差が大きくなってしまう。したがって、漏電入力波形の波高値に応じた漏電入力波形に対応したパルス信号数の線形性が悪くなってしまう。
そこで、この実施の形態１では、積分回路１３，１４のように積分回路を２個用い、ツイン型積分回路を構成し、図２（ｃ）に示すように１個目の積分回路の充電が完了したところで２個目の積分回路に切換えることで放電時間を考慮することなく、パルス間隔における放電時間の占める割合を改善し、漏電入力波形の波高値に応じたパルス信号数の線形性が改善されるとともに、線形性の改善のために要してきた過剰な放電電流を削減できる。
【００１２】
図３は図２（ａ）で示したようなシングル型積分回路と、図２（ｃ）で示したようなこの実施の形態１によるツイン型積分回路との漏電入力波高値に対応したパルス数特性を示したものである。この図３から分かるように、シングル型積分回路では、漏電入力波形の波高値が大きくなればなるほど線形性が悪くなるが、この実施の形態１によるツイン型積分回路では、かなり線形性が改善されている。
図４（Ａ）はシングル型積分回路、図４（Ｂ）はこの実施の形態１によるツイン型積分回路に、それぞれ最小検出感度付近の漏電入力波形を印加した場合のそれぞれの検出精度を比較するためのタイミングチャートである。
図４（Ａ）のシングル型積分回路では、漏電入力波形に対応したパルス信号数の線形性が悪いので、漏電入力波形の波高値が大きくなるにつれてパルス間隔における放電時間の占める割合が増え、波高値が大きくなってもあまりパルス数が増加せず、パルス数の積算値が規定値ΣＳを満たすことができない。
図４（Ｂ）のこの実施の形態１によるツイン型積分回路では、漏電入力波形に対応したパルス信号数の線形性が良いので、漏電入力波形の波高値に関わらずパルス間隔における放電時間の占める割合がほとんどないので、波高値の大きさに応じてパルス数も増加し、パルス数の積算値が規定値ΣＳを満たすことができる。
【００１３】
次に、図５および図６に示すタイミングチャートを参照してこの漏電検出装置の動作を説明する。通常の地絡検出動作は図５に示すタイミングチャートにより示される。図５（ａ）は交流電路１の地絡成分信号、同図（ｂ）は零相変流器４の出力波形を示す。
通常の地絡検出動作では通常の漏電入力波形が入力されるが、その通常の漏電入力波形を入力回路１１が入力し、切換回路１６により切換え制御されるスイッチ１２が初期設定として積分回路１３側に接続されていたなら、積分回路１３は充電を開始し、その積分回路１３から出力された正側入力波形の大きさが図２（ｃ）に示すように＋Ｖｒｅｆ２に達すると、ＶＦ変換回路１５は積分回路１３をリセットするとともに、切換回路１６に切換信号を出力する。リセットされた積分回路１３は放電を開始し、次の切換え時までに電位零にする。切換回路１６では切換信号に応じてスイッチ１２が積分回路１４側に接続されるように制御する。入力回路１１とスイッチ１２を介して接続された積分回路１４は充電を開始し、その充電波形が＋Ｖｒｅｆ２に達すると、ＶＦ変換回路１５は積分回路１４をリセットするとともに、切換回路１６に切換信号を出力する。
このように、積分回路１３，１４を交互に充電させるとともに充電しない期間に放電させ、一定の時間この動作を繰り返すことによって、図２（ｃ）に示すように、積分回路１３，１４の放電時間を無視できるパルス信号を得ることができる。この結果、零相変流器４から出力され積分回路１３，１４で積分された正側入力波形の大きさに応じて図５（ｃ）に示すように周波数の変化するパルス信号がＶＦ変換回路１５から出力される。
【００１４】
演算回路１７では、ＶＦ変換回路１５から出力されたパルス信号を漏電入力波形の立上り開始とともに積算を開始し、零相変流器４からの漏電入力波形が判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄとなったときに積算値が規定値ΣＳ以上あると図５（ｅ）に示す信号を発生し、一定時間幅Ｔｄおよび規定値ΣＳのうちのいずれかが満たしていないときには図５（ｅ）に示す信号を発生しない。このようなことから、演算回路１７では、漏電入力波形の正側入力波形の波形幅と、その漏電入力波形の正側入力波形の面積、すなわち漏電電力量の平均値とを計算し、これら両者の条件からトリップ値に達しているか否かを判定する。
出力回路１８では、演算回路１７から出力された前記出力信号を正側ラッチ回路が保持し、同図（ｉ）、（ｊ）に示すようなステップ信号を出力する。
【００１５】
また、同様に通常の地絡検出動作では、負側の漏電入力波形において、スイッチ１２が積分回路１３側に接続されていたなら、積分回路１３は放電を開始し、そして、その放電波形が−Ｖｒｅｆ２に達すると、ＶＦ変換回路１５は積分回路１３をリセットするとともに、切換回路１６に切換信号を出力する。リセットされた積分回路１３は充電を開始し、次の切換え時までに電位零にする。切換回路１６では切換信号に応じてスイッチ１２が積分回路１４側に接続されるように制御する。入力回路１１とスイッチ１２を介して接続された積分回路１４は放電を開始し、その放電波形が−Ｖｒｅｆ２に達すると、ＶＦ変換回路１５は積分回路１４をリセットするとともに、切換回路１６に切換信号を出力する。
この結果、零相変流器４から出力され積分回路１３，１４で積分された負側入力波形の大きさに応じて図５（ｆ）に示すように周波数の変化するパルス信号がＶＦ変換回路１５から出力される。
【００１６】
演算回路１７では、ＶＦ変換回路１５から出力されたパルス信号を漏電入力波形の立下り開始とともに積算を開始し、零相変流器４からの漏電入力波形が判定レベル−Ｖｔｈ３以下の期間が一定時間幅Ｔｄとなったときに積算値が規定値ΣＳ以上あると図５（ｈ）に示す信号を発生し、一定時間幅Ｔｄおよび規定値ΣＳのうちのいずれかが満たしていないときには図５（ｈ）に示す信号を発生しない。
このようなことから、演算回路１７では、漏電入力波形の負側入力波形の波形幅と、その漏電入力波形の負側入力波形の面積、すなわち漏電電力量の平均値とを計算し、これら両者の条件からトリップ値に達しているか否かを判定する。
出力回路１８では、演算回路１７から出力された前記出力信号を負側ラッチ回路が保持し、同図（ｋ）、（ｌ）に示すようなステップ信号を出力する。
【００１７】
このように、複数漏電入力波形検出型であれば、零相変流器４により得られた正側入力信号および負側入力信号からそれぞれ２回検出した前記正側ラッチ回路の前記図５（ｉ）、（ｊ）に示すステップ信号と、前記負側ラッチ回路の前記図５（ｋ）、（ｌ）に示すステップ信号とにより、その論理積が成立した時点で、同図（ｍ）に示すような信号を出力回路１８が出力する。また、一波形検出型であれば、演算回路１７から図５（ｅ）または（ｈ）に示す信号が発生した時点で、同図（ｍ）に示すような信号を出力回路１８が出力する。この信号により、スイッチング素子６が導通し、電磁装置５が作動する。この結果、遮断機３により交流電路１は遮断される。
【００１８】
次に、図６に示すタイミングチャートに従って電動機などの起動時における突入電流や位相制御形電源の負荷変動時におけるこの漏電検出装置の動作について説明する。
図６（ａ）は電動機などの起動時における突入電流や位相制御形電源の負荷変動時において交流電路１に発生する異常時の入力波形、同図（ｂ）は零相変流器４の出力信号波形である。図６（ｂ）の正側信号波形は、電動機などの起動時における突入電流により急峻に立上り、正側の判定レベル＋Ｖｔｈ３を超えるが減衰も早く、このため破線で示す通常の漏電入力波形に比べ面積的に２／３程度になっている。
このような正側信号波形が積分回路へ入力されると、図２（ｂ）に示した異常時の入力波形（ニ）と同様に、積分回路の出力波形（ホ）では充電波形の立上りが遅れ、この結果、ＶＦ変換回路から出力されるパルス信号（ヘ）の数も少なくなる。
この結果、演算回路１７では、図６（ｄ）に示すように、例え、零相変流器４からの漏電入力波形が判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あったとしても、漏電入力波形の立上りとともに積算を開始したＶＦ変換回路１５から出力されたパルス信号の積算値が規定値ΣＳ以上を満たさない。従って、演算回路１７は図６（ｅ）に示すように出力を発生せず、出力回路１８もスイッチング素子６を導通させることはなく、電磁装置５も作動せず、遮断機３により交流電路１が遮断される動作には至らない。
【００１９】
さらに、図７から図１０示すタイミングチャートに従って通常の漏電入力波形の２倍の波高値の漏電入力波形が入力された場合と、最小検出感度付近の漏電入力波形が入力された場合における、この実施の形態１のツイン型積分回路を用いた漏電検出装置と、シングル型積分回路を用いた漏電検出装置の動作について説明する。
図７、図８は通常の漏電入力波形の２倍の波高値に対する各部の信号波形を示したものであり、図７はこの実施の形態１によるツイン型積分回路を用いた漏電検出装置、図８はシングル型積分回路を用いた漏電検出装置について示したものである。図７、図８では両者ともトリップ信号の発生条件を満たしていると判定しているが、図７（ｄ）、（ｇ）と、図８（ｄ）、（ｇ）との比較において、ツイン型積分回路を用いた漏電検出装置の方がパルス信号の積算値が大きく、すなわち、検出精度が高くなっている。
また、図９、図１０は最小検出感度付近の漏電入力波形に対する各部の信号波形を示したものであり、図９はこの実施の形態１によるツイン型積分回路を用いた漏電検出装置、図１０はシングル型積分回路を用いた漏電検出装置について示したものである。図１０ではパルス信号の積算値が規定値ΣＳを満たさず、トリップ信号の発生条件を満たしていないと判定しているが、図９ではトリップ信号の発生条件を満たしていると判定していおり、ツイン型積分回路を用いた漏電検出装置の方が検出精度が高くなっている。
【００２０】
以上のように、この実施の形態１によれば、スイッチ１２を介して積分回路１３，１４では零相変流器４の出力を交互に充電するとともに充電しない期間に放電し、ＶＦ変換回路１５では、積分回路１３，１４の出力信号の波形の大きさが所定のレベルに達したときに該当する積分回路をリセットするとともに切換回路１６を通じてスイッチ１２を切換え、零相変流器４から入力された信号波形に応じた周波数のパルス信号を出力し、演算回路１７では、零相変流器４からの漏電入力波形のレベルが所定の判定レベルＶｔｈ３以上の期間が一定時間幅Ｔｄ以上あるか判定するとともに、ＶＦ変換回路１５から出力されたパルス信号の積算値が規定値ΣＳ以上あるか判定し、それら経過時間と積算値との両者の判定結果から遮断動作を行うため、漏電入力波形に対応したＶＦ変換回路１５から出力されるパルス信号数の線形性が改善され、その線形性の改善のために放電電流を増やすことなく、消費電流を抑えながら検出精度を向上することができる。
また、漏電入力波形幅と漏電入力波形の面積、すなわち漏電電力量の平均値からトリップ値に達しているか否かを判定することになり、電動機などの起動時における突入電流や位相制御形電源の負荷変動時において交流電路１に発生する本来の漏電入力波形ではない異常時の入力波形に対し不要動作しにくい漏電検出装置が得られる効果がある。
【００２１】
【発明の効果】
以上のように、この発明によれば、交流電路に設けられた零相変流器の出力を切換信号に応じて交互に切換える切換回路と、切換回路の一方からの出力を積分する第１の積分回路と、切換回路の他方からの出力を積分する第２の積分回路と、第１または第２の積分回路の出力信号の波形の大きさが所定のレベルに達したとき該当する積分回路をリセットするとともに切換回路に切換信号を出力し、零相変流器から出力された漏電入力波形に応じた周波数のパルス信号を出力する変換回路と、零相変流器から出力された漏電入力波形の波形幅と変換回路から出力されたパルス信号の積算値に応じた漏電入力波形の平均値とが所定の条件を満たしたとき、交流電路を遮断するためのトリップ信号を発生する演算回路とを備えるように構成したので、漏電入力波形の波高値に応じた漏電入力波形に対応した変換回路から出力されるパルス信号数の線形性が改善され、その線形性の改善のために充放電電流を増やすことなく、消費電流を抑えながら検出精度を向上させることができる。
また、漏電入力波形の波形幅と漏電入力波形の平均値からトリップ値に達しているか否かを判定することになり、本来の漏電波形ではない異常波形による不要動作を抑制し、検出精度を向上させることができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による漏電検出装置の構成を示すブロック図である。
【図２】この発明の実施の形態１による漏電検出装置における漏電入力波形と、漏電入力波形に対する積分波形と、ＶＦ変換回路から出力されるパルス信号を示すタイミングチャートである。
【図３】シングル型積分回路とツイン型積分回路との漏電入力波高値に対応したパルス数特性を示す特性図である。
【図４】シングル型積分回路とツイン型積分回路との最小検出感度付近の漏電入力波形に対する検出精度の比較を示すタイミングチャートである。
【図５】ツイン型積分回路を用いた通常の漏電入力波形に対する各部の信号波形を示すタイミングチャートである。
【図６】ツイン型積分回路を用いた本来の漏電入力波形ではない異常時の入力波形に対する各部の信号波形を示すタイミングチャートである。
【図７】ツイン型積分回路を用いた通常の漏電入力波形の２倍の波高値に対する各部の信号波形を示すタイミングチャートである。
【図８】シングル型積分回路を用いた通常の漏電入力波形の２倍の波高値に対する各部の信号波形を示すタイミングチャートである。
【図９】ツイン型積分回路を用いた最小検出感度付近の漏電入力波形に対する各部の信号波形を示すタイミングチャートである。
【図１０】シングル型積分回路を用いた最小検出感度付近の漏電入力波形に対する各部の信号波形を示すタイミングチャートである。
【符号の説明】
１交流電路、２負荷、３遮断機、４零相変流器、５電磁装置、６スイッチング素子、１１入力回路、１２スイッチ（切換回路）、１３積分回路（第１の積分回路）、１４積分回路（第２の積分回路）、１５ＶＦ変換回路（変換回路）、１６切換回路、１７演算回路、１８出力回路、１９基準電源回路、２０発振回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a leakage detection device that detects leakage, and more particularly to a leakage detection device that prevents malfunction due to noise and the like, detects leakage with high accuracy, and reduces current consumption.
[0002]
[Prior art]
As a conventional leakage detection device, there is one using two sets of integration circuits.
For example, when two sets of integrators that integrate the full-wave rectified waveform of an AC power supply are provided, their integrated values are reset every half cycle of the AC power supply, and the integrated values immediately before those resets are lower than the set value There is what determines a power failure (for example, see Patent Document 1).
[0003]
Also, two sets of level discriminators that discriminate between positive and negative levels of the ground fault current, and two sets of capacitors that accumulate electric charges by output signals from the respective level discriminators and discharge electric charges by reset signals from the zero cross detection circuit. And a count circuit that generates a trip signal when the output voltage of each signal width discriminator is equal to or higher than a predetermined value (for example, see Patent Document 2).
[0004]
Further, the counter includes a voltage / frequency converter that generates a pulse having a frequency proportional to the magnitude of a full-wave rectified AC input, and two sets of counters that count the output pulse every ½ cycle. Is operated when the output is equal to or greater than a predetermined value (for example, see Patent Document 3).
[0005]
[Patent Document 1]
JP-A-4-95776 (first page, FIG. 1)
[Patent Document 2]
JP-A-5-153725 (first page, FIG. 1)
[Patent Document 3]
JP-A-63-59714 (first page, FIG. 1)
[0006]
[Problems to be solved by the invention]
Since the conventional leakage detection device is configured as described above, in the integration circuit, the charging time decreases as the peak value of the leakage input waveform increases, but the discharge time is constant. The proportion of the discharge time in the pulse interval increases as the peak value of the leakage input waveform increases, and the error increases. Therefore, the linearity of the number of pulse signals corresponding to the peak value of the leakage input waveform is poor, and it is necessary to increase the charge / discharge current to improve the linearity, resulting in an increase in current consumption.
In addition, abnormal waveforms due to load fluctuations such as inrush current of motors and phase control type power supplies may be detected as leakage input waveforms that are not the original leakage input waveform, and may operate unnecessarily, especially for high-speed type breakers. However, there has been a problem that the detection accuracy is remarkably reduced and unnecessary operation occurs due to inverter noise.
[0007]
The present invention has been made to solve the above-described problems, and improves the linearity of the number of pulse signals according to the peak value of the leakage input waveform, and the charge / discharge current is improved to improve the linearity. An object of the present invention is to obtain a leakage detecting device capable of improving detection accuracy while suppressing current consumption without increasing the current consumption.
[0008]
[Means for Solving the Problems]
The leakage detecting device according to the present invention includes a switching circuit that alternately switches an output of a zero-phase current transformer provided in an AC circuit according to a reset signal, and a first integration circuit that integrates an output from one of the switching circuits. And a second integrating circuit for integrating the output from the other of the switching circuit, and the corresponding integrating circuit when the magnitude of the waveform of the output signal of the first or second integrating circuit reaches a predetermined level. A switching circuit that outputs a switching signal to the switching circuit and outputs a pulse signal having a frequency corresponding to the leakage input waveform output from the zero-phase current transformer, and a waveform of the leakage input waveform output from the zero-phase current transformer And an arithmetic circuit that generates a trip signal for interrupting the AC circuit when the average value of the leakage input waveform corresponding to the integrated value of the pulse signal output from the conversion circuit and the width satisfies a predetermined condition. Is.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing the configuration of the leakage detecting apparatus according to the first embodiment. This leakage detection device includes an input circuit 11 for inputting an output of a zero-phase current transformer 4 provided in an AC circuit 1, a switch (switching circuit) 12 for alternately switching the output of the input circuit 11, and a reference power supply circuit 19 Integral for generating positive and negative outputs from the output from one of the switches 12 based on the reference voltage Vref1 generated in Step 1, and integrating the positive and negative outputs with the CR time constant. Based on the reference voltage Vref1 generated in the circuit (first integration circuit) 13 and the reference power supply circuit 19, positive and negative outputs are generated from the output from the other of the switch 12, and the positive output An integration circuit (second integration circuit) 14 that integrates and outputs the negative side output according to the CR time constant, and + Vref2 when the magnitude of the waveform of the output signal of the integration circuits 13 and 14 is positive, and about the negative side -Vref2 When a predetermined level is reached, the corresponding integration circuit of the integration circuits 13 and 14 is reset and a switching signal is output, and a pulse signal having a frequency corresponding to the leakage input waveform output from the zero-phase current transformer 4 From the VF (Voltage to Frequency) conversion circuit (conversion circuit) 15, the switching circuit 16 for alternately switching the switch 12 according to the switching signal output from the VF conversion circuit 15, and the zero-phase current transformer 4 It is determined whether the period of the leakage input waveform level is equal to or greater than the predetermined determination level Vth3 is equal to or greater than the predetermined time width Td, and whether the integrated value of the pulse signal output from the VF conversion circuit 15 is equal to or greater than the specified value ΣS. An arithmetic circuit 17 is provided that generates a trip signal when the elapsed time and the integrated value satisfy a predetermined condition.
More specifically, in the arithmetic circuit 17, the period of the positive leakage current input waveform determination level Vth 3 or more is equal to or longer than the predetermined time width Td, and the VF conversion circuit from the rise of the leakage current input waveform to the end point of the predetermined time width Td. 15 is counted, the average value (area) of the leakage input waveform is integrated, the integrated value is equal to or greater than the specified value ΣS, and the determination level of the negative leakage input waveform is −Vth3. The following period is equal to or longer than the predetermined time width Td, and the pulse signal output from the VF conversion circuit 15 is counted from the fall of the leakage input waveform to the end point of the fixed time width Td, and the average value (area) of the leakage input waveform is counted. ) To determine whether the integrated value is equal to or greater than a specified value ΣS.
In addition, this leakage detection device operates a switching element 6 such as a thyristor by a signal output from the arithmetic circuit 17, trips the circuit breaker 3 via the electromagnetic device 5, and interrupts the AC circuit 1 to the load 2. An output circuit 18, an VF conversion circuit 15, and an oscillation circuit 20 that supplies a pulse signal having a reference frequency as a clock signal to the arithmetic circuit 17 are provided.
[0010]
Next, the operation of the leakage detection device will be described with reference to the timing charts shown in FIGS. 2 and 4 to 10 and the characteristic chart shown in FIG.
FIG. 2A shows a normal leakage input waveform (output waveform of the input circuit 11), an integration waveform that is an output of a single type integration circuit (using only one integration circuit) for the normal leakage input waveform, FIG. 2B is a timing chart showing pulse signals output from the VF conversion circuit. FIG. 2B shows an input waveform at the time of abnormality, an integrated waveform of the single type integration circuit for the input waveform at the time of abnormality, and a pulse output from the VF conversion circuit. FIG. 2 (c) is a timing chart showing signals, and a normal leakage input waveform (output waveform of the input circuit 11) and a twin type integration circuit (the integration circuits 13 and 14 of the first embodiment) for the normal leakage input waveform. 2 is a timing chart showing an integrated waveform that is an output of the two integrating circuits and a pulse signal output from the VF conversion circuit 15.
FIG. 3 is a characteristic diagram showing the pulse number characteristics corresponding to the leakage input peak value of the single type integrator circuit and the twin type integrator circuit. FIG. 4 is a timing chart showing a comparison of detection accuracy for a leakage input waveform in the vicinity of the minimum detection sensitivity between the single type integration circuit and the twin type integration circuit.
FIG. 5 shows the signal waveform of each part with respect to the normal leakage input waveform using the twin type integration circuit, and FIG. 6 shows the signal waveform of each part with respect to the input waveform at the time of abnormality which is not the original leakage input waveform using the twin type integration circuit. It is a timing chart.
7 is a signal waveform of each part with respect to a peak value that is twice that of a normal leakage input waveform using a twin type integration circuit, and FIG. 8 is a peak value that is twice that of a normal leakage input waveform using a single type integration circuit. It is a timing chart which shows the signal waveform of each part with respect to.
Further, FIG. 9 shows the signal waveform of each part for the leakage input waveform near the minimum detection sensitivity using the twin type integration circuit, and FIG. 10 shows the signal waveform of each part for the leakage input waveform near the minimum detection sensitivity using the single type integration circuit. It is a timing chart which shows.
[0011]
First, the operation of the single type integration circuit with respect to the normal leakage input waveform and the leakage input waveform at the time of abnormality will be described with reference to the timing charts shown in FIGS.
As for the normal leakage input waveform, as shown in FIG. 2A, the output waveform (b) of the integration circuit rises according to the time constant of CR of the integration circuit, and the normal leakage input waveform (b) When the slope of the charging waveform becomes steep according to the peak value, and the level of the charging waveform reaches + Vref2, the integrating circuit is reset by the VF conversion circuit. As a result, a pulse signal is output from the VF conversion circuit. However, in the case of a normal leakage input waveform, as shown in FIGS. 2A and 2A, the waveform rises gradually without delaying the rise. The slope of the charging waveform also increases each time the integration circuit is reset, and the interval between the pulse signals output from the VF conversion circuit decreases.
Further, the input waveform (d) at the time of abnormality shown in FIG. 2 (b) is a waveform in which the rise is delayed and rises steeply, so that the rise of the charge waveform is delayed in the output waveform (e) of the integration circuit. As a result, the number of pulse signals output from the VF conversion circuit is also small.
Therefore, by counting the pulse signals output from the VF conversion circuit for a certain period, the waveforms of the leakage input (A) and the input (D) at the time of abnormality shown in FIGS. The average value of the area can be calculated.
Next, operations of the single-type integrator circuit and the twin-type integrator circuit with respect to a normal leakage input waveform will be described with reference to timing charts shown in FIGS.
As for the normal leakage input waveform, as shown in FIG. 2A, the output waveform (b) of the single-type integration circuit rises according to the CR time constant of the integration circuit, and the normal leakage input waveform (I The slope of the charging waveform becomes steep according to the peak value of), and the interval of the pulse signal (c) output from the VF conversion circuit becomes narrow accordingly. However, since the discharge time is constant, the proportion of the discharge time in the pulse interval increases as the peak value of the leakage input waveform increases, and the error increases. Therefore, the linearity of the number of pulse signals corresponding to the leakage input waveform corresponding to the peak value of the leakage input waveform is deteriorated.
Therefore, in the first embodiment, two integrating circuits are used like the integrating circuits 13 and 14 to form a twin type integrating circuit, and the charging of the first integrating circuit is performed as shown in FIG. When completed, switching to the second integration circuit improves the proportion of the discharge time in the pulse interval without considering the discharge time, and improves the linearity of the number of pulse signals according to the peak value of the leakage input waveform In addition, an excessive discharge current required for improving the linearity can be reduced.
[0012]
FIG. 3 shows the number of pulses corresponding to the leakage input peak value of the single type integrating circuit as shown in FIG. 2 (a) and the twin type integrating circuit according to the first embodiment as shown in FIG. 2 (c). It shows the characteristics. As can be seen from FIG. 3, in the single type integration circuit, the linearity becomes worse as the peak value of the leakage input waveform becomes larger. However, in the twin type integration circuit according to the first embodiment, the linearity is considerably improved. ing.
4A is a single type integration circuit, and FIG. 4B is a twin type integration circuit according to the first embodiment. Each of the detection accuracy when the leakage input waveform near the minimum detection sensitivity is applied is compared. It is a timing chart for.
In the single type integration circuit of FIG. 4A, the linearity of the number of pulse signals corresponding to the leakage input waveform is poor. Therefore, as the peak value of the leakage input waveform increases, the proportion of the discharge time in the pulse interval increases. Even if the high value increases, the number of pulses does not increase so much, and the integrated value of the number of pulses cannot satisfy the specified value ΣS.
In the twin type integrating circuit according to the first embodiment shown in FIG. 4B, since the linearity of the number of pulse signals corresponding to the leakage input waveform is good, the discharge time occupies the pulse interval regardless of the peak value of the leakage input waveform. Since there is almost no ratio, the number of pulses increases according to the magnitude of the crest value, and the integrated value of the number of pulses can satisfy the specified value ΣS.
[0013]
Next, the operation of this leakage detection device will be described with reference to the timing charts shown in FIGS. A normal ground fault detection operation is shown by the timing chart shown in FIG. 5A shows the ground fault component signal of the AC circuit 1, and FIG. 5B shows the output waveform of the zero-phase current transformer 4. FIG.
In a normal ground fault detection operation, a normal leakage input waveform is input. The input circuit 11 inputs the normal leakage input waveform, and the switch 12 controlled to be switched by the switching circuit 16 is initially set to the integration circuit 13 side. The integration circuit 13 starts charging, and when the magnitude of the positive side input waveform output from the integration circuit 13 reaches + Vref2 as shown in FIG. 2C, the VF conversion circuit 15 Resets the integration circuit 13 and outputs a switching signal to the switching circuit 16. The reset integration circuit 13 starts discharging and makes the potential zero before the next switching. The switching circuit 16 performs control so that the switch 12 is connected to the integrating circuit 14 side according to the switching signal. The integrating circuit 14 connected to the input circuit 11 via the switch 12 starts charging. When the charging waveform reaches + Vref2, the VF converting circuit 15 resets the integrating circuit 14 and sends a switching signal to the switching circuit 16. Output.
In this way, the integration circuits 13 and 14 are alternately charged and discharged during a non-charging period, and this operation is repeated for a certain period of time, whereby the integration circuits 13 and 14 are discharged as shown in FIG. Can be obtained. As a result, a pulse signal whose frequency changes as shown in FIG. 5C according to the magnitude of the positive input waveform output from the zero-phase current transformer 4 and integrated by the integration circuits 13 and 14 is converted into a VF conversion circuit. 15 is output.
[0014]
In the arithmetic circuit 17, integration of the pulse signal output from the VF conversion circuit 15 is started at the rise of the leakage input waveform, and the period in which the leakage input waveform from the zero-phase current transformer 4 is equal to or higher than the determination level Vth3 is a certain time width. When the integrated value is equal to or greater than the prescribed value ΣS when Td is reached, the signal shown in FIG. 5E is generated, and when either the fixed time width Td or the prescribed value ΣS is not satisfied, the signal shown in FIG. The signal shown in is not generated. For this reason, the arithmetic circuit 17 calculates the waveform width of the positive input waveform of the leakage input waveform and the area of the positive input waveform of the leakage input waveform, that is, the average value of the leakage electric energy. It is determined whether or not the trip value has been reached from the above conditions.
In the output circuit 18, the positive side latch circuit holds the output signal output from the arithmetic circuit 17, and outputs step signals as shown in FIGS.
[0015]
Similarly, in the normal ground fault detection operation, if the switch 12 is connected to the integrating circuit 13 side in the negative leakage input waveform, the integrating circuit 13 starts discharging, and the discharging waveform is − When Vref2 is reached, the VF conversion circuit 15 resets the integration circuit 13 and outputs a switching signal to the switching circuit 16. The reset integration circuit 13 starts charging and is set to zero potential by the next switching. The switching circuit 16 performs control so that the switch 12 is connected to the integrating circuit 14 side according to the switching signal. The integrating circuit 14 connected to the input circuit 11 via the switch 12 starts discharging, and when the discharging waveform reaches −Vref2, the VF converting circuit 15 resets the integrating circuit 14 and switches the switching signal to the switching circuit 16. Is output.
As a result, a pulse signal whose frequency changes as shown in FIG. 5 (f) in accordance with the magnitude of the negative input waveform output from the zero-phase current transformer 4 and integrated by the integration circuits 13 and 14 is converted into a VF conversion circuit. 15 is output.
[0016]
In the arithmetic circuit 17, integration of the pulse signal output from the VF conversion circuit 15 is started at the start of falling of the leakage input waveform, and the period during which the leakage input waveform from the zero-phase current transformer 4 is equal to or lower than the determination level −Vth 3 is constant. If the integrated value is equal to or greater than the prescribed value ΣS when the time width Td is reached, the signal shown in FIG. 5 (h) is generated, and when either the constant time width Td or the prescribed value ΣS is not satisfied, the signal shown in FIG. The signal shown in h) is not generated.
For this reason, the arithmetic circuit 17 calculates the waveform width of the negative input waveform of the leakage input waveform and the area of the negative input waveform of the leakage input waveform, that is, the average value of the leakage electric energy. It is determined whether or not the trip value has been reached from the above conditions.
In the output circuit 18, the negative side latch circuit holds the output signal output from the arithmetic circuit 17, and outputs step signals as shown in FIGS.
[0017]
As described above, in the case of the multiple leakage input waveform detection type, the positive side latch circuit detected twice from the positive side input signal and the negative side input signal obtained by the zero-phase current transformer 4 as shown in FIG. ), (J) and the step signal shown in FIGS. 5 (k) and 5 (l) of the negative side latch circuit, when the logical product is established, it is shown in FIG. The output circuit 18 outputs such a signal. In the case of the single waveform detection type, when the signal shown in FIG. 5E or 5H is generated from the arithmetic circuit 17, the output circuit 18 outputs a signal as shown in FIG. By this signal, the switching element 6 is conducted, and the electromagnetic device 5 is activated. As a result, the AC circuit 1 is interrupted by the circuit breaker 3.
[0018]
Next, the operation of this leakage detection device will be described with reference to the timing chart shown in FIG.
FIG. 6A shows an input waveform at the time of an abnormality occurring in the AC circuit 1 when the inrush current at the start-up of the electric motor or the like or a load fluctuation of the phase control type power supply changes, and FIG. 6B shows the output of the zero-phase current transformer 4. It is a signal waveform. The positive-side signal waveform in FIG. 6B rises sharply due to the inrush current at the start-up of the motor and the like, and exceeds the positive-side determination level + Vth3, but also decays quickly. Therefore, compared with the normal leakage input waveform shown by the broken line The area is about 2/3.
When such a positive signal waveform is input to the integrating circuit, the charging waveform rises in the output waveform (e) of the integrating circuit, similar to the input waveform (d) at the time of abnormality shown in FIG. As a result, the number of pulse signals (f) output from the VF conversion circuit also decreases.
As a result, in the arithmetic circuit 17, as shown in FIG. 6D, even if the leakage input waveform from the zero-phase current transformer 4 has a period of the determination level Vth3 or higher for a certain time width Td or more, The integrated value of the pulse signal output from the VF conversion circuit 15 that started integration with the rise of the input waveform does not satisfy the specified value ΣS or more. Therefore, the arithmetic circuit 17 does not generate an output as shown in FIG. 6 (e), the output circuit 18 does not conduct the switching element 6, the electromagnetic device 5 does not operate, and the AC circuit 1 is not operated by the circuit breaker 3. Does not lead to an operation that shuts off.
[0019]
Further, in the case where a leakage input waveform having a peak value that is twice the normal leakage input waveform is input according to the timing charts shown in FIGS. 7 to 10, and when the leakage input waveform near the minimum detection sensitivity is input. The operation of the leakage detection device using the twin type integration circuit of Embodiment 1 and the leakage detection device using the single type integration circuit will be described.
7 and 8 show signal waveforms at various parts with respect to a peak value that is twice that of a normal leakage input waveform. FIG. 7 shows a leakage detection device using a twin-type integrating circuit according to the first embodiment. 8 shows a leakage detecting device using a single type integrating circuit. 7 and 8 both determine that the conditions for generating a trip signal are satisfied. In comparison between FIGS. 7 (d) and (g) and FIGS. 8 (d) and (g), The leakage detection device using the type integration circuit has a larger integrated value of the pulse signal, that is, the detection accuracy is higher.
FIGS. 9 and 10 show signal waveforms at various parts with respect to the leakage input waveform near the minimum detection sensitivity. FIG. 9 shows a leakage detection apparatus using the twin-type integration circuit according to the first embodiment. Shows a leakage detection device using a single integration circuit. In FIG. 10, the integrated value of the pulse signal does not satisfy the specified value ΣS and it is determined that the trip signal generation condition is not satisfied, but in FIG. 9, it is determined that the trip signal generation condition is satisfied, The leakage detection device using the twin type integration circuit has higher detection accuracy.
[0020]
As described above, according to the first embodiment, the integration circuits 13 and 14 alternately charge the output of the zero-phase current transformer 4 through the switch 12 and discharge it during the non-charging period, so that the VF conversion circuit 15 Then, when the magnitude of the waveform of the output signal of the integrating circuits 13 and 14 reaches a predetermined level, the corresponding integrating circuit is reset and the switch 12 is switched through the switching circuit 16, and is input from the zero-phase current transformer 4. A pulse signal having a frequency according to the signal waveform is output, and the arithmetic circuit 17 determines whether or not a period in which the level of the leakage input waveform from the zero-phase current transformer 4 is equal to or greater than a predetermined determination level Vth3 is equal to or greater than a certain time width Td. At the same time, it is determined whether the integrated value of the pulse signal output from the VF conversion circuit 15 is greater than or equal to the specified value ΣS, and a blocking operation is performed from the determination results of both the elapsed time and the integrated value. The linearity of the number of pulse signals output from the VF conversion circuit 15 corresponding to the leakage input waveform is improved, and the detection accuracy is improved while suppressing the consumption current without increasing the discharge current to improve the linearity. Can do.
In addition, it is determined whether or not the trip value has been reached from the leakage input waveform width and the area of the leakage input waveform, that is, the average value of the leakage current. There is an effect of obtaining a leakage detecting device that is unlikely to operate unnecessarily for an abnormal input waveform that is not an original leakage input waveform generated in the AC circuit 1 when the load fluctuates.
[0021]
【The invention's effect】
As described above, according to the present invention, the switching circuit that alternately switches the output of the zero-phase current transformer provided in the AC circuit according to the switching signal, and the first that integrates the output from one of the switching circuits. An integration circuit, a second integration circuit that integrates the output from the other of the switching circuit, and an integration circuit that corresponds when the magnitude of the waveform of the output signal of the first or second integration circuit reaches a predetermined level. A converter circuit that resets and outputs a switching signal to the switching circuit, and outputs a pulse signal having a frequency corresponding to the leakage input waveform output from the zero-phase current transformer, and a leakage input waveform output from the zero-phase current transformer And an arithmetic circuit for generating a trip signal for interrupting the AC circuit when the average value of the leakage input waveform corresponding to the integrated value of the pulse signal output from the conversion circuit satisfies a predetermined condition. Because it was configured to provide The linearity of the number of pulse signals output from the conversion circuit corresponding to the leakage input waveform corresponding to the peak value of the leakage input waveform has been improved, and the current consumption can be reduced without increasing the charge / discharge current to improve the linearity. Detection accuracy can be improved while suppressing.
In addition, it is determined whether or not the trip value has been reached from the waveform width of the leakage input waveform and the average value of the leakage input waveform, thereby suppressing unnecessary operations due to abnormal waveforms that are not the original leakage waveform and improving detection accuracy. There is an effect that can be made.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a leakage detection apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a timing chart showing a leakage input waveform, an integrated waveform with respect to the leakage input waveform, and a pulse signal output from a VF conversion circuit in the leakage detection device according to Embodiment 1 of the present invention;
FIG. 3 is a characteristic diagram showing a pulse number characteristic corresponding to a leakage input peak value of a single type integration circuit and a twin type integration circuit.
FIG. 4 is a timing chart showing a comparison of detection accuracy with respect to a leakage input waveform in the vicinity of the minimum detection sensitivity between a single type integration circuit and a twin type integration circuit.
FIG. 5 is a timing chart showing signal waveforms at various parts with respect to a normal leakage input waveform using a twin type integrating circuit;
FIG. 6 is a timing chart showing signal waveforms at various parts with respect to an input waveform at the time of abnormality that is not an original leakage input waveform using a twin type integration circuit;
FIG. 7 is a timing chart showing signal waveforms at various parts with respect to a peak value that is twice that of a normal leakage input waveform using a twin-type integrating circuit.
FIG. 8 is a timing chart showing signal waveforms at various parts with respect to a peak value that is twice that of a normal leakage input waveform using a single type integration circuit;
FIG. 9 is a timing chart showing signal waveforms at various parts with respect to a leakage input waveform near the minimum detection sensitivity using a twin type integration circuit;
FIG. 10 is a timing chart showing signal waveforms at various parts with respect to a leakage input waveform near the minimum detection sensitivity using a single type integration circuit;
[Explanation of symbols]
1 AC circuit, 2 load, 3 circuit breaker, 4 zero-phase current transformer, 5 electromagnetic device, 6 switching element, 11 input circuit, 12 switch (switching circuit), 13 integrating circuit (first integrating circuit), 14 integrating Circuit (second integration circuit), 15 VF conversion circuit (conversion circuit), 16 switching circuit, 17 arithmetic circuit, 18 output circuit, 19 reference power supply circuit, 20 oscillation circuit.

Claims

In the earth leakage detection device that detects a ground fault generated in the AC circuit with a zero-phase current transformer and interrupts the AC circuit,
A switching circuit that alternately switches the output of the zero-phase current transformer provided in the AC circuit according to a switching signal;
A first integrating circuit for integrating the output from one of the switching circuits;
A second integrating circuit for integrating the output from the other of the switching circuits;
When the magnitude of the waveform of the output signal of the first or second integration circuit reaches a predetermined level, the corresponding integration circuit is reset and a switching signal is output to the switching circuit, from the zero-phase current transformer A conversion circuit that outputs a pulse signal having a frequency according to the output leakage current waveform;
When the waveform width of the leakage input waveform output from the zero-phase current transformer and the average value of the leakage input waveform corresponding to the integrated value of the pulse signal output from the conversion circuit satisfy a predetermined condition, the AC An earth leakage detection device comprising: an arithmetic circuit that generates a trip signal for interrupting an electric circuit.

The first and second integration circuits integrate and output the positive side output and the negative side output of the zero-phase current transformer,
The conversion circuit is reset each time the magnitude of the positive waveform of the output signal of the first or second integration circuit reaches the first level and the magnitude of the negative waveform reaches the second level. A switching signal is output to the switching circuit, and a pulse signal having a frequency corresponding to each output waveform on the positive side and the negative side of the leakage input waveform output from the zero-phase current transformer is output.
The arithmetic circuit has a period in which the level of the leakage current waveform on the positive side output from the zero-phase current transformer is equal to or higher than a third level for a predetermined period or more, and the output waveform on the positive side output from the conversion circuit. The integrated value of the corresponding pulse signal is not less than a specified value, and the period of the negative leakage current input waveform output from the zero-phase current transformer is not more than a fourth level and not less than a predetermined period, and the conversion circuit 2. The leakage detecting device according to claim 1, wherein when the integrated value of the pulse signal corresponding to the negative-side output waveform output from the signal is greater than a specified value, a trip signal for interrupting the AC circuit is generated. .

The period in which the arithmetic circuit integrates the pulse signal output from the conversion circuit includes a predetermined period in which the level of the leakage input waveform is equal to or higher than the predetermined level from the rise of the leakage input waveform output from the zero-phase current transformer. The leakage detecting device according to claim 1.