JP4151286B2

JP4151286B2 - Overlay exposure method and exposure apparatus

Info

Publication number: JP4151286B2
Application number: JP2002069573A
Authority: JP
Inventors: 充成廣
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-03-14
Filing date: 2002-03-14
Publication date: 2008-09-17
Anticipated expiration: 2022-03-14
Also published as: JP2003272996A

Description

【０００１】
【発明の属する技術分野】
本発明は、重ね合わせ露光方法と露光装置に関し、特に光ビーム、電子線、イオンビーム等のビームを用いて露光する際の、高い重ね合わせ精度を実現することのできる重ね合わせ露光方法と露光装置に関する。
【０００２】
【従来の技術】
リソグラフィーに求められる重要な性能の１つに、重ね合わせ精度がある。より良い重ね合わせ精度を得るためには、まず、下地である第１層、これに重ね合わせる第２層、これら２つの層の位置精度がよいことが求められる。第１層と第２層の位置精度が良ければ、その結果として、より良い重ね合わせ精度が実現される。
リソグラフィーでは、より良い位置精度を得るために、様々な努力が積み重ねられてきた。例えば、光ステッパーでは、レンズ歪みによる位置ずれをできるだけ小さくしようとしてきた。また、光、電子線、イオンビームなどのビームを用いて、１チップのパターンを複数個の部分に分割し露光する方法では、ビームドリフトによる位置ずれをできるだけ小さくしようとしてきた（特開平９−２６０２４７号公報や特開平１１−８１７１号公報の方法）。その他に、温度変化や、ステージによる誤差にも注意を払ってきた。
【０００３】
しかしながら、これらの努力にもかかわらず、完全に位置精度を確保できるような露光方法は、確立されていない。その結果、下地の第１層のパターンは、多かれ少なかれ、必ず位置ずれを含んでいる。このため、第１層、第２層露光時に、その位置精度を高める手段だけを用いるのであれば、第２層の位置精度がどんなに良くても、得られる重ね合わせ精度は、第１層の位置ずれ程度になる。
このような状況を改善し、より良い重ね合わせ精度を得るために、第２層を設計位置に露光するのではなく、第１層の位置ずれを補正した位置に露光する方法が考えられた。例えば、光ステッパーのレンズ歪みによる第１層の位置ずれを補正して、第２層を電子線露光する特開昭６２−１４９１２７号公報の方法や、第１層に位置ずれを調べるためのマークを配置しておき、第２層露光時にこれを検出することで、第１層の位置ずれに関する情報を取得し、補正をかけて露光する特開平１１−６７６４１号公報の方法である。
これらの方法を用いると、重ね合わせ精度は、第１層、第２層露光時に、位置精度を高める手段のみを用いて露光する場合に比べて、大きく改善する。しかしながら、第１層の位置ずれの様子が、すべてのチップで同じであることを想定しているため、第１層の位置ずれの様子が、各チップで異なるような場合には、十分ではない。
【０００４】
第１層の位置ずれの様子が各チップで異なる場合に対応した例としては、特開平９−２４６１４７号公報の方法や特開平１０−２４２０３９号公報の方法がある。特開平９−２４６１４７号公報の方法は、光露光装置の露光フィールド内に複数のチップが配置される場合を扱っており、この場合、露光フィールド内のチップ位置によって、光学系の歪み量が異なるため、第１層の位置ずれの様子がチップごとに異なる。特開平１０−２４２０３９号公報の方法は、光露光装置で生じる光学系の歪み量が露光エネルギーに応じて変化するために、第１層の位置ずれの様子がウェハごとに異なる場合を扱っている。このように、第１層の位置ずれの様子が、各チップで異なる場合に対応できる方法は存在するが、これらの方法が対象とするのは、各チップで位置ずれの様子に違いを生じさせる要因が、特定の再現性のあるものに限られていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、各チップで第１層の位置ずれの様子が異なるとき、その要因は、特定の再現性のあるものだけではない。実際の露光では、むしろ、再現性の低い、もしくは再現性が不確かな要因によって、各チップの第１層の位置ずれの様子が異なり、重ね合わせ精度を悪化させている。そのような要因の代表的なものは、光、電子線、イオンビームなどのビームを用いて、１チップのパターンを複数個の部分に分割し露光する方法において、ビームドリフトが発生する場合である。ビームを用いる露光方法では、同じウェハ上に存在するチップでも、各チップを露光する時刻が異なるため、チップ内の同じ位置を露光していてもビームドリフトは異なり、その結果、チップ内の位置ずれの様子が異なる。また、ビームドリフトは、雰囲気や装置状態に大きく依存するので、複数枚のウェハに同じようにチップを露光していても、異なるウェハの同じ位置のチップが、同じような歪みの様子を有しているかというと、不確かである。ビームドリフトが発生する場合以外にも、温度変化が発生する場合や、ステージの誤差が発生する場合などでも、位置ずれの様子は各チップで異なると考えられる。
すなわちこれまでの方法では、再現性の低い要因で、第１層の位置ずれの様子が各チップで異なるような場合に対応できず、よい重ね合わせ精度が得られないという問題があった。
【０００６】
これまでの方法の、その他の問題点としては、第１層の位置ずれの情報を取得するための負荷が高いことがあげられる。特開昭６２−１４９１２７号公報や特開平９−２４６１４７号公報の方法では、別ウェハ上にマーク列を光ステッパーで転写し、これを位置座標測定器で測定するというような余分な工数を必要とする。特開平１１−６７６４１号公報の方法では、第１層の位置ずれ情報を取得するため、多くのマークが必要で、チップ面積の増加につながる。特開平１０−２４２０３９号公報の方法では、露光エネルギーと光学歪み量の関係をあらかじめ求めておくことが必要である。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第１に、光、電子線、イオンビームなどのビームを用いて、１チップのパターンを複数個の部分に分割し露光する方法を用いて、第１層のパターンと第２層のパターンを重ね合わせる際に、再現性の低い要因で、第１層の位置ずれの様子が各チップで異なるような場合にも、よい重ね合わせ精度が得られる露光方法と露光装置を提供することであり、第２に、工数の増加やチップ面積の増加をもたらすことなく、第１層の位置ずれ情報を得る方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明では、光、電子線、イオンビームなどのビームを用いて、１チップのパターンを複数個の部分に分割し露光する方法を用いて、第１層のパターンと第２層のパターンを重ね合わせる際に、第１層露光時には、従来どおり、複数回の基準マーク検出を行い、第１層の位置ずれの補正を行う。従来、この第１層露光時に行う複数回の基準マーク検出結果は、第１層の位置ずれの補正のみに用いられていた。しかし、本発明では、この結果を、第１層露光時に発生した各チップでの位置ずれの様子を算出するのに利用し、その算出結果を記憶しておく。その後、第２層を露光する際に、記憶していた第１層の位置ずれ情報を参照し、第１層の位置ずれを補正して露光する。
このようにして重ね合わせ露光を行うと、第１層露光時のビームドリフトや温度変化、ステージ誤差等の再現性の低い要因によってもたらされる位置ずれ成分も含めて、すべての位置ずれ成分が、第１層露光時の基準マーク検出結果に取り込まれ、第２層露光時に補正される。
また、本発明の方法は、第１層露光時の基準マーク検出結果という情報を利用するので、余分な工程を必要としない。また、この基準マーク検出を複数回行うこと自体、従来から第１層露光時の位置補正のために行われてきたことなので、スループットは従来と変わりない。また、基準マークとしては、ウェハ上の位置合わせ用マークやステージ上のマークを利用するので、位置ずれ情報取得のために、本来の露光パターンにマークを付加しチップ面積が増加することもない。すなわち、第１層の位置ずれを第２層露光時に補正するために発生する負荷は、きわめて小さい。
【０００８】
【発明の実施の形態】
本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本発明の重ね合わせ露光方法を行うための露光装置の一実施の形態を示すブロック図である。同図では、例示的に電子線露光装置を示すが、本発明の露光ビームは電子ビームに限定されない。図１において、実線の矢印は、従来の露光装置に備えられている処理の流れを示し、点線の矢印は、本発明によって付加される処理の流れである。
一般に、ビーム４５を用いた露光装置には、露光試料４２をのせるステージ４１と、ビームを偏向させる偏向電極４４、露光試料４２もしくはステージ４１上に作製されたマークを検出するためのマーク信号検出器４３が備えられている。露光を行う際には、描画データ記憶部５６に蓄えられた描画データにもとづいて、ステージ４１を移動させる。しかし、ステージ４１の位置精度は、通常、数μｍ程度であるので、このまま描画データにもとづいてビームを偏向させ描画を行っても、よい位置精度は得られない。このため、通常、レーザー干渉を利用した位置補正が行われる。図１に示すように、レーザ干渉位置測定部５１によりステージ位置を読みとり、偏向位置計算部５７で、理想的なステージ位置との差異を補正することにより偏向位置を決定し、これに応じた偏向電圧を偏向電圧発生部５８において発生させ、偏向電極４４に加える。この結果、ビーム４５は偏向され、ステージ４１に固定された露光試料４２上の意図する場所に入射する。
露光中に、ビームドリフト等による位置ずれの補正を行う場合は、露光試料４２上、もしくはステージ４１上に形成された、基準となる特定のマーク（以下、基準マーク）を、ある時間をおいて複数回検出することを行う。基準マーク検出の際には、ビーム４５を用いて基準マークを走査し、そのときの信号（ビーム４５が電子線の場合は反射電子信号）をマーク信号検出器４３によって検出し、マーク信号検出部５２に伝達し、マーク位置計算部５３で適切な信号処理を行って、マーク検出位置を算出する。算出されたマーク検出位置は、マーク位置記憶部５４に記憶される。位置ずれの補正は、基準マークを検出したとき、この基準マーク検出位置と、マーク位置記憶部５４に記憶してある前回の基準マーク検出位置から、位置ずれ補正量計算部５５で位置ずれを算出し、これを偏向位置計算部５７で補正することによって行う。
なお、上記の説明は、位置あわせマークを参照しない露光の場合である。位置あわせマークを参照しない露光は、第１層の露光に用いられる場合が多い。
位置あわせマークを参照して露光を行う（第２層を露光する）場合も、原理的には同じである。しかし、偏向位置計算部５７にて、描画データから描画位置を決定する際に、位置あわせマークを作製してから露光にいたるまでのプロセス等で発生した歪みを補正する描画位置換算係数を使用する点が異なる。描画位置換算係数について詳細は後で述べるが、描画位置換算係数は、描画データ記憶部５６に記憶されている位置あわせマークの設計位置と、実際に位置あわせマークをビーム４５で走査して、マーク位置計算部５３にて算出されたマーク検出位置の比較から、描画位置換算係数算出部５９で決定される。得られた描画位置換算係数は、偏向位置計算部５７で使用される。描画データ記憶部５６から、パターンの描画データが送られる度に、描画位置換算係数によって位置を補正し、さらに必要ならば、先に述べた位置ずれの補正を行う。そして、レーザ位置干渉測定部５１からの情報を考慮して最終的な偏向位置を決定し、これに応じた偏向電圧を偏向電圧発生部５８で発生させ、偏向電極４４に加える。この結果、ビーム４５は偏向され、ステージ４１に固定された露光試料４２上の意図する場所に入射する。
以上の機能は、従来の露光装置に備えられているものである。
【０００９】
本発明の露光装置には、上記処理の他に、時計６０、位置ずれ算出単位描画時刻記憶部６１、重ね合わせ露光用位置ずれ算出部６２、重ね合わせ露光用位置ずれ記憶部６３による処理が加わっている。以下では、これらの部分が、本発明の重ね合わせ露光方法を実現するためにどのように働くかについて説明する。
まず、第１層露光時には、複数回基準マーク検出を行う。このとき、基準マークの検出結果は、その検出を行った時刻（時計６０で計測）とともに、マーク位置記憶部５４に記録される。また、第１層露光時、位置ずれ算出単位（すなわちフィールド、もしくはサブフィールド、もしくはサブサブフィールド）（図２参照）のそれぞれの描画開始時刻と終了時刻を、時計６０で計測し、位置ずれ算出単位描画時刻記憶部６１に記録する。
【００１０】
次に、第１層露光後第２層の露光を始めるまでに以下の処理を行う。マーク位置記憶部５４に記録してある第１層露光時の基準マーク検出結果とその実施時刻を読み出し、位置ずれ算出単位描画時刻記憶部６１に記録してある各位置ずれ算出単位の露光開始時刻、終了時刻を読み出し、これらから、重ね合わせ露光用位置ずれ算出部６２において、第１層露光時の位置ずれを各算出単位ごとに計算する。その後、その結果を重ね合わせ露光用位置ずれ記憶部６３に記録する。
第２層露光時には、偏向位置計算部５７にて、重ね合わせ露光用位置ずれ記憶部６３から第１層の位置ずれを読み出し、第２層露光時の各補正単位ごとに、描画データ記憶部５６から送られたパターンの描画位置を補正する。さらにこの後、描画位置換算係数により、第１層が露光されてから第２層が露光されるまでのプロセス等による歪みの補正を行い、必要ならば、第２層露光時に複数回の基準マーク検出を行って、第２層露光時に発生したビームドリフト等の位置ずれの補正を行う。最後に、レーザ位置干渉測定部５１からの情報を考慮して最終的な偏向位置を決定し、これに応じた偏向電圧を偏向電圧発生部５８で発生させ、偏向電極４４に加える。この結果、ビーム４５は偏向され、ステージ４１に固定された露光試料４２上の意図する場所に入射する。
なお、本発明において、光、電子線、イオンビームなどのビームを用いて、１チップのパターンを複数個の部分に分割し露光する方法で露光された第１層の位置あわせマークを第２層露光時に参照する場合、第２層露光時に用いる描画位置換算係数を、描画データ記憶部５６に蓄えられた位置あわせマークの設計位置と、マーク位置計算部５３から伝達される位置あわせマーク検出位置から決定するのではなく、描画データ記憶部５６に蓄えられた位置あわせマークの設計位置を、重ねあわせ露光用位置ずれ記憶部６３から読み出される第１層の位置ずれ情報にもとづいて補正した位置と、マーク位置計算部５３から伝達される位置あわせマーク検出位置から決定する。
【００１１】
また、図１に示した例では、重ね合わせ露光用位置ずれ記憶部６３を設けているが、描画速度に影響しないならば、重ね合わせ露光用位置ずれ記憶部６３を設けず、上記した第１層露光後から第２層露光前までに行う処理を、第２層の露光時にリアルタイムで行い、重ね合わせ露光用位置ずれ算出部６２の算出結果を直接位置計算部５８に伝達するようにしてもよい。
【００１２】
次に、本発明に係る重ね合わせ露光方法について説明する。本発明の露光方法では、第１層の露光、第２層の露光ともに、光、電子線、イオンビームなどのビームを用いて、１チップのパターンを複数個の部分に分割し露光する方法で行なう。このような露光方法であれば、第１層と第２層の露光エネルギー源が異なっていても（例えば、第１層は光、第２層は電子線の場合でも）、本発明の露光方法は適用可能である。
本発明では、第１層露光時の複数回の基準マーク検出結果から、第１層の位置ずれを算出するが、その際、位置ずれを算出する単位として、第１層露光時のフィールド、サブフィールド、サブサブフィールドのいずれかを用いる。第１層露光時のフィールド、サブフィールド、サブサブフィールドのいずれを用いるかについては、露光装置や必要な重ね合わせ精度、予想される位置ずれの状況により異なる。基本的な指針としては、予想される位置ずれが小さければ、より大きな領域を、第１層の位置ずれ算出単位として用い、必要な重ね合わせ精度がより厳しいものであれば、より小さな領域を、第１層の位置ずれ算出単位として用いる。
【００１３】
また、本発明においては、第２層露光時には、第１層露光時の位置ずれ情報をもとに、第１層の位置ずれを補正しながら露光するが、そのとき、第１層の位置ずれを補正する単位として、第２層露光時のフィールド、サブフィールド、サブサブフィールドのいずれかを用いる。第２層露光時のフィールド、サブフィールド、サブサブフィールドのいずれを用いるかについては、露光装置や必要な重ね合わせ精度、予想される位置ずれの状況により異なる。基本的な指針としては、第２層露光時の位置ずれ補正単位は、その面積が、第１層の位置ずれ算出単位以下になるように設定する。最も好ましい選択は、第２層の位置ずれ補正単位を、第１層の位置ずれ算出単位と同じにすることである。
【００１４】
まず、本発明の露光パターンのデータ作成について説明する。最初に、第１層の露光パターンと第２層の露光パターンについて、露光パターンを含むような最小の長方形を、それぞれ考える。すると、第１層の露光パターンから定義される長方形と第２層の露光パターンから定義される長方形は、重ね合わせ露光を行うことからわかるように、当然、ある重なった領域をもつ。露光パターンのデータ作成の際には、この重なった領域において、設計上、第２層露光時の位置ずれ補正単位が、第１層の位置ずれ算出単位の境界線を横断しないようにする。本発明では、この原則を満たさなければならないため、露光パターンのデータ作成を行う際に、フィールド、サブフィールド、サブサブフィールドの配置が、任意でよいわけではない。以下に、具体例を用いてこれを説明する。
【００１５】
図２において、第１層の露光パターンを含む最小の長方形が５ｍｍ×５ｍｍのチップ１であり、第２層の露光パターンを含む最小の長方形が５ｍｍ×５ｍｍのチップ２であり、チップ１とチップ２が、設計上、完全に重なるように、重ね合わせ露光する場合を考える。このとき、第１層を露光するときのフィールド３、サブフィールド４と第２層を露光するときのフィールド５、サブフィールド６の大きさは同じで、フィールドの大きさは１ｍｍ×１ｍｍ、サブフィールドの大きさは、０．５ｍｍ×０．５ｍｍとする。なお、図示した例では、サブサブフィールドは存在しないものとする。
第１層の露光パターンデータについては、フィールド３とサブフィールド４を、配置７のように設定する。配置７において、太線はチップ１の外周、チップ１内の実線はフィールド３の境界線、点線はサブフィールド４の境界線を表す。
【００１６】
次に、第２層の露光パターンデータについては、フィールド５とサブフィールド６の配置を、配置８のように設定する。配置８において、太線はチップ２の外周、チップ２内の実線はフィールド５の境界線、点線はサブフィールド６の境界線を表す。
このとき、第１層の位置ずれ算出単位を第１層のフィールド３とすると、第２層露光時の位置ずれ補正単位として用いることが可能なのは、第２層のフィールド５、第２層のサブフィールド６である。第２層のサブフィールド６は、第１層の位置ずれ算出単位であるフィールド３より小さいが、設計上、ある特定の第１層のフィールド３上に位置するので、問題はない。すなわち、第２層露光時の位置ずれ補正単位が、第１層の位置ずれ算出単位より小さくても、設計上、第１層の位置ずれ算出単位の境界線を横断しなければ、何ら問題はない。
第１層の位置ずれ算出単位を第１層のサブフィールド４に変更すると、第２層露光時の位置ずれ補正単位として用いることが可能なのは、第２層のサブフィールド６のみである。第２層のフィールド５は、第２層露光時の位置ずれ補正単位として用いることはできない。なぜなら、第２層のフィールド５は、設計上、複数の第１層のサブフィールド４上に位置し、第２層露光時に位置ずれを補正する際に、どのサブフィールド４の位置ずれをもとに補正したらよいか、判断がつかないからである。
【００１７】
また、第２層の露光パターンデータについて、フィールド５とサブフィールド６の配置を、別の配置とすることも可能である。その例として、配置９を取り上げる。配置９において、太線はチップ２の外周、チップ２を縦横に横切る実線はフィールド５の境界線、点線はサブフィールド６の境界線を表す。配置９では、フィールド５の配置が、配置８に比較して、ＸＹ方向どちらも、０．５ｍｍずれていることが特徴である。
このとき、第１層の位置ずれ算出単位を第１層のフィールド３とすると、第２層露光時の位置ずれ補正単位として用いることが可能なのは、第２層のサブフィールド６のみである。第２層のフィールド５は、第２層露光時の位置ずれ補正単位として用いることはできない。なぜなら、第２層のフィールド５は、設計上、複数の第１層のフィールド３上に位置し、第２層露光時に位置ずれを補正する際に、どのフィールド３の位置ずれをもとに補正したらよいか、判断がつかないからである。このように、たとえ、第２層露光時の位置ずれ補正単位の大きさが、第１層の位置ずれ算出単位の大きさと同じでも、第２層露光時の位置ずれ補正単位が、設計上、第１層の位置ずれ算出単位の境界線を横断していれば、不適となる。
また、第１層の位置ずれ算出単位を第１層のサブフィールド４に変更すると、第２層露光時の位置ずれ補正単位として用いることが可能なのは、第２層のサブフィールド６のみである。第２層のフィールド５は、第２層露光時の位置ずれ補正単位として用いることはできない。なぜなら、第２層のフィールド５は、設計上、複数の第１層のサブフィールド４上に位置し、第２層露光時に位置ずれを補正する際に、どのサブフィールド４の位置ずれをもとに補正したらよいか、判断がつかないからである。
【００１８】
以上説明したように、第１層の位置ずれ算出単位、第２層露光時の位置ずれ補正単位を何にするかによって、不適となる場合があるので、フィールド、サブフィールド、サブサブフィールドの配置については、第１層の露光パターンを含む最小の長方形と第２層の露光パターンを含む最小の長方形が重なる領域において、設計上、第２層露光時の位置ずれ補正単位が、第１層の位置ずれ算出単位の境界線を横断しないという原則を満たすように、決定しなければならない。
【００１９】
次に、第１層の露光について説明する。図３は、露光対象チップとチップ上に形成される位置合わせマークの配置を示す概略平面図である。ある基板１０上に存在する露光対象チップ１１の第１層を露光するとき、露光前に、図３に示すような、チップ１１の四隅近傍に位置する、絶対位置の正しい第０層（第１層の前に形成されていた層）の位置合わせ用マーク１２〜１５（以下、チップマーク１２〜１５）のマーク検出を行う。この結果、チップマーク１２〜１５の検出位置（Ｘ′，Ｙ′）と、その設計位置（Ｘ，Ｙ）の対応から、式（１）を満たすような１次変換ｆ_０１の８つの係数（描画位置換算係数）が定まる。
【００２０】
【数１】

１次変換ｆ_０１は、第１層の露光を行うまでのプロセス等による歪みを補正する。なお、第０層のチップマーク１２〜１５のマーク検出を行わずに、そのまま第１層の露光を行う場合は、式（１）において、Ａ_０１＝１、Ｆ_０１＝１、残りの係数は０と考える。
チップマーク１２〜１５の検出を行って、式（１）の係数を決定した後は、露光対象チップ１１の第１層の露光を行う。チップ１１の第１層の露光中には、ｉ番目（ｉは１以上の整数）の位置ずれ算出単位について、装置内蔵の時計を参照しながら、その露光開始時刻Ｔ_ｓ，ｉと露光終了時刻Ｔ_ｅ，ｉを記憶装置に記録する。
また、ビームドリフトに代表されるランダムな成分を含んだ位置ずれを補正するため、ある特定の基準マークを複数回検出し、その位置の比較から、位置ずれ量を算出し、これを補正し露光する。この補正自体は従来から行われていることであるが、本発明では、第１層の露光終了後、基準マークの検出結果から、第１層の位置ずれを算出し、これを第２層露光時の補正に用いるので、基準マークの検出結果は、その測定を行った時刻とともに、記憶装置に記録しておく。
露光対象チップ１１の第１層に属するパターンの描画位置については、次のように決定される。
第１層の露光中、その直前の時刻Ｔ_ｎに行われたｎ（ｎは１以上の整数）回目の基準マーク検出によって算出される位置ずれ（Ｘ_Ｄ１，ｎ，Ｙ_Ｄ１，ｎ）は、時刻Ｔ_０＝０に行った０回目の基準マーク検出位置（Ｘ_Ｍ，０，Ｙ_Ｍ，０）と時刻Ｔ_ｎに行ったｎ回目の基準マーク検出位置（Ｘ_Ｍ，ｎ，Ｙ_Ｍ，ｎ）を用いて、式（２）のように表される。
【００２１】
【数２】

また、この位置ずれの分だけ、位置補正を行う１次変換ｇ_Ｄ１，ｎは、式（３）のように表される。
【００２２】
【数３】

設計位置が（Ｘ_０，Ｙ_０）であるような、第１層に属するパターンの、位置ずれを補正した描画位置（Ｘ_１，Ｙ_１）は、１次変換ｇ_Ｄ１，ｎ・ｆ_０１を行うことによって式（４）のように得られる。
【００２３】
【数４】

【００２４】
露光対象チップ１１の第１層の露光が終了すると、別の露光対象チップ１６の第１層の露光を、チップ１１の第１層の露光と同様に行う。すなわち、まず、チップ１６の四隅近傍に位置する位置合わせマーク１７〜２０(以下、チップマーク１７〜２０)を検出し、その後、露光対象チップ１６の第１層の露光を開始する。露光対象チップ１６の第１層の露光中にも、基準マークを複数回検出し、その位置の比較から、位置ずれ量を算出し、これを補正し描画する。基準マークの検出結果は、その検出を行った時刻とともに記録される。また、第１層の位置ずれ算出単位のそれぞれについて、露光開始時刻、露光終了時刻を記録する。以下、残りのチップの第１層についても、同様に行う。
【００２５】
基準マークとして用いるマークは、露光するチップと同じウェハ上に形成されたマークで、露光対象チップに距離的に近いものが好ましい。これは、熱膨張／収縮による位置ずれを反映しやすいからである。このため、チップマーク１２〜１５を検出してから、チップ１１の第１層を露光する場合は、チップマーク１２〜１５のいずれか（例えば、チップマーク１２）、チップマーク１７〜２０を検出してから、チップ１６の第１層を露光する場合は、チップマーク１７〜２０のいずれか（例えばチップマーク１７）を用いる。このように、第０層の位置合わせマークを参照して、複数のチップの第１層を露光していく場合、位置ずれの補正に用いる基準マークは、チップごとに、そのチップ四隅近傍にあるチップマークに変更していく。
【００２６】
一方、第０層の位置合わせマークを参照しないで、複数のチップの第１層を露光していく場合、基準マークとして用いるのは、ウェハカセットやステージに形成してあるマークになる。例えば、装置較正用にステージ上に備えられている金のメッシュマークを用いる。複数のチップを露光していく際にも、基準マークは変更しない。この場合、ウェハ上のマークを用いないので、ウェハの熱膨張／収縮による位置ずれは検知できないが、それでも、ビームドリフトによる位置ずれ等は、十分補正できる。
以上述べてきた基準マークの選択方法は、原則であり、それ以外の選択も可能である。例えば、第０層の位置合わせマークを参照して、複数のチップの第１層を露光していく場合でも、基準マークとして、露光対象チップによらず、終始ウェハカセットやステージ上に形成されたマークを使用することが可能である。また、基準マークとして、ウェハ上に形成された特定のマークを、露光対象チップによらず、第１層露光中一貫して用いていくことも可能である。
【００２７】
次に、基準マークを検出するタイミングについて説明する。
まず、チップマークのいずれかを基準マークとし、基準マークをチップごとに変えていく場合について説明する。最初の基準マークの検出については、位置合わせ時のマーク検出結果をそのまま用い、第０回の基準マークの検出結果とする。その後、チップの第１層露光終了まで、定期的に、基準マークを検出していく。そして、チップの第１層露光終了時には、前の基準マーク検出からの経過時間にかかわらず、必ず基準マーク検出を行う。なお、ここでいう「定期的に」とは、ある規定時間が経過した後、装置が比較的、長い静定時間（settling time）を生じさせるような時に、という意味である。通常は、現在露光しているフィールドの露光が終了したときに行うが、特にフィールドの露光終了時に限る必要はなく、現在露光しているサブフィールドやサブサブフィールドの露光終了時でもかまわない。規定時間については、位置ずれの状況により判断する。
【００２８】
次に、基準マークとして、基板上の特定のマークやステージ上のマークとし、チップごとに変化させない場合について説明する。このときは、最初のチップの露光を始める前に、第０回の基準マークの検出を行う。その後、位置合わせマーク検出が必要な場合は、これを行い、チップの第１層の露光を行う。チップの第１層の露光中には、先ほどと同じ意味で、定期的に、基準マークの検出を行う。先ほどの場合には、チップ露光終了時に、前の基準マーク検出からの経過時間にかかわらず、基準マーク検出を行ったが、この場合には、チップ露光終了時に基準マーク検出を行う必要はなく、次のチップの露光に進む。そして、２番目のチップの露光開始時間からの経過時間によらず、前の基準マーク検出から規定の時間が経過したときに、基準マークの検出を行う。このようにして、基板上のチップの第１層をすべて露光し終わると、最後に必ず基準マークの検出を行う。規定時間については、先ほどと同様に、位置ずれの状況により判断する。
【００２９】
なお、第１層の露光においては、第２層露光時に第１層の位置合わせ用マークを参照して位置合わせを行う場合、そのために用いるチップマークを露光しておく。図３では、露光対象チップ１１の位置合わせマーク２１〜２４（以下、チップマーク２１〜２４）、露光対象チップ１６の位置合わせマーク(チップマーク)２５〜２８が、これに相当する。図３では、これらのマークが２本線の十字マークとして、チップ１１のチップマーク１２〜１５、チップ１６のチップマーク１７〜２０の右側に図示されているが、これは、説明のため、チップ１１のチップマーク１２〜１５、チップ１６のチップマーク１７〜２０と区別するためであって、マークの形状、位置等を限定するものではない。
【００３０】
このようにして第１層の露光が終了すると、第２層の露光を始めるまでに、第１層の位置ずれ算出単位のそれぞれについて、位置ずれの算出を行なう。これには、第１層露光中に記憶装置に記録しておいた、基準マークの検出結果とその時刻、第１層の位置ずれ算出単位の露光開始時刻と露光終了時刻を使用する。以下に、第１層の位置ずれの算出について説明する。
時刻Ｔ_ｐに行われたｐ回目（ｐは０以上の整数）の基準マークの検出後で、時刻Ｔ_ｐ＋１のｐ＋１回目の基準マークの検出前に露光された、ｑ番目（ｑは１以上の整数）の、チップ１１の第１層の位置ずれ算出単位の位置ずれは、その露光開始時刻Ｔ_ｓ，ｑと終了時刻Ｔ_ｅ，ｑ（Ｔ_ｐ＜Ｔ_ｓ，ｑ＜Ｔ_ｅ，ｑ＜Ｔ_ｐ＋１）から、以下のように求められる。
今、図４に示すように、Ｔ_ｐ＋１の時刻にｐ＋１回目の基準マークの検出を行ない、その検出位置が（Ｘ_{Ｍ，ｐ＋１} ，Ｙ_{Ｍ，ｐ＋１}）であるとすると、Ｔ_ｐの時刻に行ったｐ回目の基準マークの検出位置（Ｘ_Ｍ，ｐ，Ｙ_Ｍ，ｐ）と比較することにより、その間の単位時間あたりの位置ずれ（Ｄ_Ｘ，ｐ，Ｄ_Ｙ，ｐ）は、式（５）から算出できる。
【００３１】
【数５】

チップ１１の第１層のｑ番目の位置ずれ算出単位の位置ずれ（ｘ_ｑ，ｙ_ｑ）の見積もりを行う際には、Ｔ_ｓ，ｑとＴ_ｅ，ｑの間のある時刻Ｔ_ｑのときの位置ずれで代表させる。時刻Ｔ_ｑとしては、露光開始時刻Ｔ_ｓ，ｑや終了時刻Ｔ_ｅ，ｑを用いてもかまわないが、今、第１層のｑ番目の位置ずれ算出単位に含まれる図形のうち、半分程度を露光していた時刻であるとすると、時刻Ｔ_ｑは式（６）で与えられる。
【００３２】
【数６】

以上から、チップ１１の第１層のｑ番目の位置ずれ算出単位を露光していたときに発生していた位置ずれ（ｘ_ｑ，ｙ_ｑ）は、式（７）に示すように見積もられる。
【００３３】
【数７】

このような手続きを繰り返すことにより、チップ１１の第１層の位置ずれ算出単位すべてについて、露光時に発生していた位置ずれが求められる。
なお、上記のビームドリフトにより発生した位置ずれの算出には、一次関数を用いているが、ｋ次（ｋは２以上の整数）の多項式を用いて算出してもよい。この場合、ｋ＋１個の基準マーク検出結果から、多項式のｋ＋１個の係数を決定する。
【００３４】
以上に説明したような、チップ１１の第１層のｑ番目の位置ずれ算出単位の位置ずれ見積もり方法は、基本的に、ｑ番目の位置ずれ算出単位を描画していた時刻Ｔ_ｑの前後近傍に行われた、基準マークの検出結果を使用するものである。しかしながら、より正確な見積もりが可能となる方法として、すべての基準マーク検出結果を用いて推定する方法が考えられる。ここで言う、すべての基準マーク検出結果とは、基準マークをチップごとに変更していく場合、１つのチップの第１層を露光する間に行ったすべての基準マークの検出結果を、ある特定のマークを基準マークとして使用し続ける場合、１枚の基板を露光し終えるまでに行った基準マークの検出結果すべてを意味する。なお、基準マークをチップごとに変更していく場合でも、１枚の基板を露光し終えるまでに行った基準マーク検出結果すべてを用いることが、チップ露光終了時の基準マーク検出から、次のチップの露光開始時の基準マーク検出までの位置ずれを０と近似することによって可能である。なお、この近似は、ほとんどの場合、チップの露光終了時の基準マーク検出から、次のチップの露光開始時の基準マーク検出までにかかる時間が短いので、妥当な近似となる。
【００３５】
すべての基準マーク検出結果を用いて推定する方法としては、補間法の利用が考えられる。補間法の中でも、Ｌａｇｒａｎｇｅの補間法がよい。それは、すべての基準マーク検出結果とその実施時刻を用いて、Ｌａｇｒａｎｇｅの補間多項式を定めると、あとは、それぞれの位置ずれ算出単位を露光していた時刻を代入すれば、位置ずれが求められるからである。Ａｉｔｋｅｎの補間法も適用することは可能であるが、本発明に適用する場合には、それぞれの位置ずれ算出単位ごとに計算をやりなおさなければならないので、計算時間が長くなる欠点がある。なお、Ｎｅｗｔｏｎの補間法については、複数回のマーク検出を、完全に定期的に行わなければならないので、本発明に適した方法とは言えない。しかし、基準マーク検出時刻の誤差を無視すれば、適用することは可能である。
以上説明した方法を用いて、各基板上の各チップについて、第１層の位置ずれ算出単位のそれぞれについて、位置ずれが算出できる。
なお、上述した方法による、第１層の位置ずれの算出は、計算時間の制約がゆるいことから、第１層の露光と第２層の露光の間に行うことが望ましい。しかしながら、十分計算が速くできて、第２層の露光のスループットに影響を及ぼさないならば、第２層露光時に、リアルタイムで行ってもかまわない。
【００３６】
次に、第２層の露光について説明する。
ある基板１０上に存在するチップ１１の第２層を露光するとき、第２層露光時のｊ番目（ｊは１以上の整数）の位置ずれ補正単位に、第１層の位置ずれ補正を施す１次変換ｈ_ｊは、式（８）に示すように表される。
【００３７】
【数８】

式（８）は、設計位置から、第１層露光時に発生していた位置ずれの分だけ、平行移動させることで、パターンの位置補正を行うことを示している。ここで、補正項の符号が＋となっているのは、第１層のあるパターンを露光するときに発生した位置ずれを付加することを意味している。すなわち、第１層のあるパターンの位置が設計位置からずれているのであれば、このずれの分だけ、第２層のあるパターンも、その位置をずらして露光することによって、重ね合わせ精度を良くしようとすることを示している。
（ｘ_ｊ，ｙ_ｊ）は、設計上、第２層のｊ番目の位置ずれ補正単位が重なる、第１層の位置ずれ算出単位の位置ずれ量となる。例えば、第１層の露光パターンデータが図２の配置７のように作成され、第２層の露光パターンが図２の配置８のように作成されたとする。このとき、第１層の位置ずれ算出単位をフィールドとし、第２層露光時の位置ずれ補正単位もフィールドとする。このとき、第２層の左下のフィールド５を露光するときの位置ずれ補正量は、第１層の左下のフィールド３において算出された位置ずれとなる。
【００３８】
次に、ある基板１０上に存在するチップ１１の第２層を露光するとき、露光前に、図３に示すような第０層の絶対位置の正しい位置合わせマーク(チップマーク)２９〜３２を参照して露光する場合、チップの４隅付近に存在する第０層に属する４点のチップマーク２９〜３２の設計位置と検出位置の対応から、第２層の露光を行うまでのプロセス歪み等を補正する１次変換ｆ_０２が定まる。ｆ_０２は、８つの係数（描画位置換算係数）を用いて、式（９）で表される。
【００３９】
【数９】

あるいは、チップ１１の第２層の露光を行うとき、第１層のチップマーク２１〜２４を参照して露光する場合、チップの４隅付近に存在する４点のチップマーク２１〜２４の、第１層露光時のビームドリフトによる位置ずれを補正した位置と検出位置の対応から、同様に、第２層の露光を行うまでのプロセス歪み等を補正する１次変換ｆ_１２が定まる。ｆ_１２は、８つの係数（描画位置換算係数）を用いて、式（１０）で表される。
【００４０】
【数１０】

ここで注意すべきことは、式（１０）の係数を決める際に、チップマーク検出位置と対応させるのは、チップマーク設計位置ではなく、第１層露光時の位置ずれを補正した位置であることである。これは、第１層露光時の位置ずれを考慮する場合、第２層露光時に参照する第１層のマークも、第１層露光時に位置ずれをおこしているからである。第１層のチップマーク設計位置から、そのチップマークが属する、第１層の位置ずれ算出単位の位置ずれを補正値として用い、第１層のチップマークの補正位置を算出する。
さらに、第２層のあるパターンを露光するとき、その直前のｍ（ｍは１以上の整数）回目の基準マーク検出によって算出される位置ずれ（Ｘ_Ｄ２，ｍ，Ｙ_Ｄ２，ｍ）の分だけ、位置補正を行う１次変換ｇ_Ｄ２，ｍは、式（１１）に示すように表される。
【００４１】
【数１１】

なお、（Ｘ_Ｄ２，ｍ，Ｙ_Ｄ２，ｍ）は、第２層露光時の０回目の基準マーク検出位置とｍ回目の基準マーク検出位置によって、（２）式と同様に定義される。
以上から、設計位置が（Ｘ_０，Ｙ_０）であるような、第２層のｊ番目の位置ずれ補正単位に属する、あるパターンの露光位置（Ｘ_２，Ｙ_２）は、第０層の位置合わせマークを参照して露光する場合、式（１２）に示すように、（Ｘ_０，Ｙ_０）に対し１次変換ｇ_Ｄ２，ｍ・ｆ_０２・ｈ_ｊを行うことによって得られる。
【００４２】
【数１２】

もしくは、第１層の位置合わせマークを参照して露光する場合、設計位置が（Ｘ_０，Ｙ_０）であるような、第２層のｊ番目の位置ずれ補正単位に属する、あるパターンの露光位置（Ｘ_２，Ｙ_２）は、式（１３）に示すように、（Ｘ_０，Ｙ_０）に対し１次変換ｇ_Ｄ２，ｍ・ｆ_１２・ｈ_ｊを行うことによって得られる。
【００４３】
【数１３】

以上の説明は、チップ１つごとに位置合わせマークを検出する、いわゆるダイバイダイアライメントを仮定しているが、本発明は、ダイバイダイアライメントの場合に限定されず、グローバルアライメントの場合にも適用可能である。なお、グローバルアライメントで第１層の位置合わせマークを用いる場合、第１層露光時に発生した位置ずれを補正したマーク位置と検出結果の対応から、使用するモデル関数の係数を定める。
【００４４】
【実施例】
次に、具体的な実施例について説明する。ここでは、ポイントビーム型電子線露光装置に適用した例を説明する。
ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ作製工程において、第１層としてフィールド層を露光し、第２層としてゲート層を露光する場合について説明する。このとき、第１層、第２層の露光とも、加速電圧は５０ｋＶ、フィールドは１ｍｍ□とする。また、フィールド層とゲート層は、同じチップの異なる層であるので、チップサイズは同じで、電子線露光時のフィールド境界線位置も同じとする。第１層と第２層の露光時には、それぞれ、基準マーク検出による位置補正を、約１０分ごとに行う。約１０分というのは、１０分経過後、そのとき描画していたフィールドの描画が終わった時点で行うという意味である。装置のビームドリフトの規格値は、５分間で最大２０ｎｍなので、約１０分露光する間には、最悪の場合、４０ｎｍ程度のビームドリフトによる位置ずれが発生する可能性がある。なお、第１層の位置ずれ算出単位はフィールド、第２層露光時の位置ずれ補正単位もフィールドとする。
【００４５】
第１層（フィールド層）の露光は、通常、ＣＭＯＳ作製工程において最初に行われる。したがって、露光試料となるウェハ上に位置合わせマークはなく、ビームドリフトを測定し第１層の露光中に補正するための基準マークは、ステージ上の金メッシュマークを用いる。第１層露光時には、各フィールドの露光が開始されるごとに、装置制御用コンピュータのハードディスクに、フィールドの露光開始時間を記録し、各フィールドの露光が終了するごとに、装置制御用コンピュータのハードディスクに、フィールドの描画終了時間を記録する。また、基準マークを検出するごとに、基準マーク位置と、マーク検出時間を、装置制御用コンピュータのハードディスクに記録する。
第１層の露光が終了すると、上に説明した方法にもとづいて、第１層露光時に行った複数回の基準マーク検出結果から、第１層の各フィールドごとに、ビームドリフトによる位置ずれを算出し、装置制御用コンピュータのハードディスク上に保存しておく。
【００４６】
第２層露光時には、第１層のフィールド層との重ね合わせのため、位置合わせマークが必要である。位置合わせマークは、チップ周りに４つ配置することにし、第１層露光時にフィールド層のデータに含めて露光し、作製しておく。各チップの第２層を露光するときには、まず、各チップごとに位置合わせマークを検出する。この際、位置合わせマーク自体が、第１層露光時のビームドリフト等によってずれているので、マーク設計位置が属する第１層のフィールドについて、第１層露光時の位置ずれを読みだし、これにもとづいて補正した位置とマーク検出位置から、式（１０）の係数を求める。第２層の描画では、第２層の各フィールドごとに、設計上重なる第１層のフィールドの、第１層露光時に発生した位置ずれを読みだし、式（１３）の形で補正し、描画する。なお、第２層の露光中にも、位置補正のための基準マーク検出を行うが、第２層露光時の基準マークとしては、各チップの位置合わせマーク一つ（例えばチップ左上のマーク）を用いる。以上説明したように、本発明の手法を適用することにより、第１層（フィールド層）と第２層（ゲート層）の重ね合わせ精度は、｜平均値｜＋３σで、５〜１０ｎｍ程度向上した。
【００４７】
なお、本発明は、上に説明したポイントビーム型電子線露光装置ばかりでなく、部分一括電子線露光装置、ＥＢ（ＥｌｅｃｔｒｏｎＢｅａｍ）ステッパーなどの縮小投影電子線露光装置、ＬＥＥＰＬ（ＬｏｗＥｎｅｒｇｙＥｌｅｃｔｒｏｎｂｅａｍＰｒｏｘｉｍｉｔｙＬｉｔｈｏｇｒａｐｈｙ）などの等倍近接電子線露光装置、イオンビーム露光装置などにも適用可能である。
また、フィールド層とゲート層というような層間の重ね合わせにかぎらず、層内の重ね合わせにも適用することが可能である。層内の重ね合わせとしては、ＥＢステッパーのような縮小投影電子線露光において、ドーナツパターン対策や応力対策のため、コンプリメンタリーマスクを用いて露光する場合などに適用可能である。この場合、２枚のマスクのうち、先に露光する方を第１層、残りを第２層と考え、本発明を適用する。
なお、本発明は上記実施の形態、実施例に限定されず、本発明の技術思想の範囲内において、上記実施の形態、実施例は適宜変更され得る。例えば、上記実施の形態では、０層、第１層に位置あわせマークを形成し、第１層、第２層を露光するものとして説明したが、各層は必ずしも隣接した層同士である必要はなく、上記説明での第１層は０層の上層であれば足り、上記説明での第２層は第１層の上層であれば足りる。
【００４８】
【発明の効果】
以上説明したように、本発明は、第１層露光の工程中に発生した位置ずれを、第１層露光時の第１の基準マークの複数回の検出結果、検出時刻、および第１層露光時刻に基づいて算出し、第２層露光時にこの位置ずれを補正して露光するものであるので、本発明によれば、第１層露光時のビームドリフトや温度変化、ステージ誤差等の再現性の低い要因によってもたらされる位置ずれ成分も含めて、すべての位置ずれ成分が、第１層露光時の基準マーク検出結果に取り込まれることになり、第２層露光時によりよい重ね合わせ精度を得ることができる。そして、本発明によれば、上記の効果を、スループットの低下やチップ面積の増大を招くことなく得ることができる。
【図面の簡単な説明】
【図１】本発明の重ね合わせ露光方法を実現する露光装置の一実施の形態を示すブロック図。
【図２】本発明の重ね合わせ露光方法の一実施の形態を説明するための、パターンデータの作成方法を示す図。
【図３】本発明の重ね合わせ露光方法の一実施の形態を説明するための、チップおよびチップマークを示す図。
【図４】本発明の重ね合わせ露光方法の一実施の形態を説明するための、第１層露光時の位置ずれを算出する方法を示す図。
【符号の説明】
１第１層の露光パターンを示すチップ
２第２層の露光パターンを示すチップ
３第１層を露光するときのフィールド
４第１層を露光するときのサブフィールド
５第２層を露光するときのフィールド
６第２層を露光するときのサブフィールド
７第１層を露光するときのフィールド、サブフィールドの配置
８第２層を露光するときのフィールド、サブフィールドの配置
９第２層を露光するときの別のフィールド、サブフィールドの配置
１０基板
１１、１６露光対象チップ
１２〜１５露光対象チップ１１の四隅に位置する第１層露光時に使用する第０層の位置合わせマーク
１７〜２０露光対象チップ１６の四隅に位置する第１層露光時に使用する第０層の位置合わせマーク
２１〜２４露光対象チップ１１の四隅に位置する第２層露光時に使用する第１層の位置合わせマーク
２５〜２８露光対象チップ１６の四隅に位置する第２層露光時に使用する第１層の位置合わせマーク
２９〜３１露光対象チップ１１の四隅に位置する第２層露光時に使用する第０層の位置合わせマーク
４１ステージ
４２露光試料
４３マーク信号検出器
４４偏向電極
４５ビーム
５１レーザ干渉位置測定部
５２マーク検出信号検出部
５３マーク位置計算部
５４マーク位置記憶部
５５位置ずれ補正量計算部
５６描画データ記憶部
５７偏向位置計算部
５８偏向電圧発生部
５９描画位置換算係数算出部
６０時計
６１位置ずれ算出単位描画時刻記憶部
６２重ね合わせ露光用位置ずれ算出部
６３重ね合わせ露光用位置ずれ記憶部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an overlay exposure method and an exposure apparatus, and more particularly to an overlay exposure method and an exposure apparatus capable of realizing high overlay accuracy when exposure is performed using a beam such as a light beam, an electron beam, or an ion beam. About.
[0002]
[Prior art]
One important performance required for lithography is overlay accuracy. In order to obtain better overlay accuracy, first, it is required that the first layer as a base, the second layer to be overlaid thereon, and the positional accuracy of these two layers be good. If the positional accuracy of the first layer and the second layer is good, as a result, better overlay accuracy is realized.
In lithography, various efforts have been made to obtain better positional accuracy. For example, in an optical stepper, an attempt has been made to minimize the displacement due to lens distortion. Further, in the method of exposing by dividing a pattern of one chip into a plurality of portions using a beam such as light, electron beam, ion beam, etc., an attempt has been made to minimize the positional deviation due to beam drift (Japanese Patent Laid-Open No. 9-260247). And the method disclosed in Japanese Patent Laid-Open No. 11-8171. In addition, attention has been paid to temperature changes and stage errors.
[0003]
However, in spite of these efforts, no exposure method has been established that can ensure complete positional accuracy. As a result, the pattern of the underlying first layer more or less always includes misalignment. Therefore, if only the means for increasing the positional accuracy is used during the exposure of the first layer and the second layer, no matter how good the positional accuracy of the second layer is, the overlay accuracy obtained is the position of the first layer. It becomes a gap.
In order to improve such a situation and obtain better overlay accuracy, a method of exposing the second layer to the design position instead of exposing it to the design position has been considered. For example, a method disclosed in Japanese Patent Application Laid-Open No. Sho 62-149127 in which the second layer is corrected for electron beam exposure by correcting the positional deviation of the first layer due to lens distortion of the optical stepper, or a mark for investigating the positional deviation in the first layer. In the method of Japanese Patent Laid-Open No. 11-67641, information relating to the positional deviation of the first layer is acquired by detecting this during exposure of the second layer, and exposure is performed with correction.
When these methods are used, the overlay accuracy is greatly improved as compared with the case where exposure is performed using only means for increasing the position accuracy during the exposure of the first layer and the second layer. However, since it is assumed that the state of positional deviation of the first layer is the same for all chips, it is not sufficient when the positional deviation of the first layer is different for each chip. .
[0004]
As an example corresponding to the case where the first layer has a different positional shift, there is a method disclosed in Japanese Patent Laid-Open No. 9-246147 and a method disclosed in Japanese Patent Laid-Open No. 10-242039. The method of Japanese Patent Laid-Open No. 9-246147 deals with a case where a plurality of chips are arranged in an exposure field of an optical exposure apparatus. In this case, the amount of distortion of the optical system varies depending on the position of the chip in the exposure field. For this reason, the position of the first layer is different for each chip. The method disclosed in Japanese Patent Laid-Open No. 10-242039 deals with a case where the position of the first layer is different for each wafer because the distortion amount of the optical system generated in the optical exposure apparatus changes according to the exposure energy. . As described above, there are methods that can cope with a case where the first layer is different in position in each chip. However, these methods are intended to make a difference in the state of displacement in each chip. Factors were limited to those with specific reproducibility.
[0005]
[Problems to be solved by the invention]
However, when the state of the positional deviation of the first layer is different for each chip, the cause is not only a specific reproducibility. In actual exposure, rather, the misalignment of the first layer of each chip is different due to low reproducibility or uncertain reproducibility, which deteriorates the overlay accuracy. A typical example of such a factor is a case where beam drift occurs in a method in which a pattern of one chip is divided into a plurality of portions and exposed using a beam such as light, an electron beam, or an ion beam. . In the exposure method using a beam, even when chips exist on the same wafer, the exposure time of each chip is different. Therefore, even if the same position in the chip is exposed, the beam drift is different. The situation is different. In addition, since beam drift greatly depends on the atmosphere and the state of the apparatus, even if a plurality of wafers are exposed in the same way, chips at the same position on different wafers have the same distortion state. It is uncertain if it is. In addition to the case where the beam drift occurs, the state of the position shift is considered to be different for each chip even when a temperature change occurs or a stage error occurs.
In other words, the conventional methods have a problem that due to low reproducibility, it is impossible to cope with the case where the position of the first layer is different in each chip, and good overlay accuracy cannot be obtained.
[0006]
Another problem of the conventional methods is that the load for acquiring the information on the positional deviation of the first layer is high. In the methods disclosed in Japanese Patent Laid-Open Nos. 62-149127 and 9-246147, an extra man-hour is required to transfer a mark row onto another wafer with an optical stepper and measure it with a position coordinate measuring instrument. And In the method disclosed in Japanese Patent Laid-Open No. 11-67641, since the positional deviation information of the first layer is acquired, many marks are required, leading to an increase in the chip area. In the method disclosed in Japanese Patent Laid-Open No. 10-242039, it is necessary to obtain the relationship between the exposure energy and the optical distortion amount in advance.
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art. First, the object is to use a plurality of patterns of one chip using beams such as light, electron beam, ion beam and the like. When the pattern of the first layer and the pattern of the second layer are overlaid using the method of dividing and exposing the first layer pattern, the position of the first layer is different for each chip due to low reproducibility. In this case, it is also necessary to provide an exposure method and an exposure apparatus that can obtain good overlay accuracy. Second, it is possible to obtain positional deviation information of the first layer without increasing man-hours and chip area. Is to provide a method.
[0007]
[Means for Solving the Problems]
In the present invention, the pattern of the first layer and the pattern of the second layer are overlapped by using a method of dividing and exposing a pattern of one chip into a plurality of portions using a beam such as light, an electron beam, or an ion beam. At the time of alignment, at the time of exposure of the first layer, the reference mark is detected a plurality of times as before, and the positional deviation of the first layer is corrected. Conventionally, a plurality of fiducial mark detection results performed at the time of the first layer exposure have been used only for correction of the positional deviation of the first layer. However, in the present invention, this result is used to calculate the state of misalignment in each chip that occurred during the first layer exposure, and the calculation result is stored. Thereafter, when the second layer is exposed, the stored positional deviation information of the first layer is referred to, and the exposure is performed while correcting the positional deviation of the first layer.
When overlay exposure is performed in this way, all the position shift components including the position shift components caused by low reproducibility factors such as beam drift, temperature change, and stage error during the first layer exposure are It is taken into the reference mark detection result at the time of the first layer exposure, and is corrected at the time of the second layer exposure.
Further, since the method of the present invention uses the information of the reference mark detection result at the time of the first layer exposure, no extra steps are required. In addition, since the reference mark detection itself is performed for the position correction at the time of the first layer exposure, the throughput remains the same as before. Further, since the alignment mark on the wafer or the mark on the stage is used as the reference mark, a mark is not added to the original exposure pattern and the chip area does not increase in order to acquire positional deviation information. That is, the load generated to correct the positional deviation of the first layer during the second layer exposure is extremely small.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of an exposure apparatus for performing the overlay exposure method of the present invention. In the drawing, an electron beam exposure apparatus is shown as an example, but the exposure beam of the present invention is not limited to an electron beam. In FIG. 1, a solid arrow indicates a processing flow provided in a conventional exposure apparatus, and a dotted arrow indicates a processing flow added by the present invention.
In general, in an exposure apparatus using a beam 45, a stage 41 for placing an exposure sample 42, a deflection electrode 44 for deflecting the beam, a mark signal detection for detecting the exposure sample 42 or a mark formed on the stage 41. A container 43 is provided. When performing exposure, the stage 41 is moved based on the drawing data stored in the drawing data storage unit 56. However, since the position accuracy of the stage 41 is normally about several μm, good position accuracy cannot be obtained even if the beam is deflected based on the drawing data as it is. For this reason, position correction using laser interference is usually performed. As shown in FIG. 1, the laser interference position measurement unit 51 reads the stage position, and the deflection position calculation unit 57 determines the deflection position by correcting the difference from the ideal stage position, and the deflection according to this. A voltage is generated in the deflection voltage generator 58 and applied to the deflection electrode 44. As a result, the beam 45 is deflected and enters the intended location on the exposure sample 42 fixed to the stage 41.
In the case of correcting misalignment due to beam drift or the like during exposure, a specific mark (hereinafter referred to as a reference mark) formed on the exposure sample 42 or the stage 41 is placed at a certain time. Perform detection multiple times. When the reference mark is detected, the reference mark is scanned using the beam 45, and a signal at that time (a reflected electron signal when the beam 45 is an electron beam) is detected by the mark signal detector 43, and a mark signal detector 52, the mark position calculation unit 53 performs appropriate signal processing, and calculates the mark detection position. The calculated mark detection position is stored in the mark position storage unit 54. When the reference mark is detected, the position deviation is corrected by the position deviation correction amount calculation unit 55 from the reference mark detection position and the previous reference mark detection position stored in the mark position storage unit 54. This is performed by correcting the deflection position calculation unit 57.
The above description is for the case of exposure without referring to the alignment mark. Exposure without referring to the alignment mark is often used for exposure of the first layer.
The same principle applies when exposure is performed with reference to the alignment mark (exposing the second layer). However, when the drawing position is determined from the drawing data in the deflection position calculation unit 57, a drawing position conversion coefficient for correcting distortion generated in the process from the creation of the alignment mark to the exposure is used. The point is different. The drawing position conversion coefficient will be described in detail later. The drawing position conversion coefficient is obtained by scanning the design position of the alignment mark stored in the drawing data storage unit 56 and the actual alignment mark with the beam 45. From the comparison of the mark detection positions calculated by the position calculation unit 53, the drawing position conversion coefficient calculation unit 59 determines. The obtained drawing position conversion coefficient is used by the deflection position calculation unit 57. Each time pattern drawing data is sent from the drawing data storage unit 56, the position is corrected by a drawing position conversion coefficient, and if necessary, the above-described positional deviation is corrected. Then, the final deflection position is determined in consideration of information from the laser position interference measurement unit 51, and a deflection voltage corresponding to the final deflection position is generated by the deflection voltage generation unit 58 and applied to the deflection electrode 44. As a result, the beam 45 is deflected and enters the intended location on the exposure sample 42 fixed to the stage 41.
The above functions are provided in a conventional exposure apparatus.
[0009]
In addition to the above-described processing, the exposure apparatus of the present invention includes processing by a clock 60, a positional deviation calculation unit drawing time storage unit 61, a registration exposure positional deviation calculation unit 62, and a registration exposure positional deviation storage unit 63. ing. Below, how these parts work in order to implement | achieve the overlay exposure method of this invention is demonstrated.
First, the reference mark is detected a plurality of times during the first layer exposure. At this time, the detection result of the reference mark is recorded in the mark position storage unit 54 together with the time when the detection was performed (measured by the clock 60). Further, at the time of the first layer exposure, each drawing start time and end time of a position shift calculation unit (that is, a field, a subfield, or a subsubfield) (see FIG. 2) is measured by the clock 60, and a position shift calculation unit. Record in the drawing time storage unit 61.
[0010]
Next, the following processing is performed after the first layer exposure and before the second layer exposure is started. The reference mark detection result at the time of the first layer exposure recorded in the mark position storage unit 54 and the execution time thereof are read, and the exposure start time of each position shift calculation unit recorded in the position shift calculation unit drawing time storage unit 61 Then, the end time is read out, and the misalignment calculation unit 62 for overlay exposure calculates the misalignment during the first layer exposure for each calculation unit. Thereafter, the result is recorded in the overlay exposure misregistration storage unit 63.
At the time of the second layer exposure, the deflection position calculation unit 57 reads the first layer positional deviation from the overlay exposure positional deviation storage unit 63, and the drawing data storage unit 56 for each correction unit at the second layer exposure. The drawing position of the pattern sent from is corrected. After this, the drawing position conversion coefficient is used to correct distortion due to the process from the exposure of the first layer to the exposure of the second layer, and if necessary, a plurality of fiducial marks during the second layer exposure. Detection is performed to correct misalignment such as beam drift generated during the second layer exposure. Finally, a final deflection position is determined in consideration of information from the laser position interference measurement unit 51, and a deflection voltage corresponding to the final deflection position is generated by the deflection voltage generation unit 58 and applied to the deflection electrode 44. As a result, the beam 45 is deflected and enters the intended location on the exposure sample 42 fixed to the stage 41.
In the present invention, the alignment mark of the first layer exposed by the method of dividing the pattern of one chip into a plurality of portions using a beam of light, electron beam, ion beam or the like is used as the second layer. When referring at the time of exposure, the drawing position conversion coefficient used at the time of the second layer exposure is calculated from the design position of the alignment mark stored in the drawing data storage unit 56 and the alignment mark detection position transmitted from the mark position calculation unit 53. Rather than determining, the design position of the alignment mark stored in the drawing data storage unit 56 is corrected based on the positional deviation information of the first layer read from the registration exposure positional deviation storage unit 63, and It is determined from the alignment mark detection position transmitted from the mark position calculation unit 53.
[0011]
In the example shown in FIG. 1, the overlay exposure misregistration storage unit 63 is provided. However, if the drawing speed is not affected, the overlay exposure misregistration storage unit 63 is not provided, and the first exposure described above is performed. The processing performed after the layer exposure and before the second layer exposure is performed in real time when the second layer is exposed, and the calculation result of the overlay exposure misregistration calculation unit 62 is directly transmitted to the position calculation unit 58. Good.
[0012]
Next, the overlay exposure method according to the present invention will be described. In the exposure method of the present invention, both the exposure of the first layer and the exposure of the second layer are performed by dividing a pattern of one chip into a plurality of portions by using a beam such as light, electron beam, ion beam or the like. Do. With such an exposure method, even if the exposure energy sources of the first layer and the second layer are different (for example, even when the first layer is light and the second layer is an electron beam), the exposure method of the present invention. Is applicable.
In the present invention, the positional deviation of the first layer is calculated from a plurality of reference mark detection results at the time of the first layer exposure. At this time, as a unit for calculating the positional deviation, the field at the time of the first layer exposure, the sub Either field or sub-subfield is used. Which of the field, subfield, and subsubfield is used in the first layer exposure differs depending on the exposure apparatus, necessary overlay accuracy, and expected misalignment. As a basic guideline, if the expected misregistration is small, a larger area is used as the first layer misregistration calculation unit, and if the required overlay accuracy is more severe, a smaller area is used. It is used as a unit for calculating the displacement of the first layer.
[0013]
Further, in the present invention, during the second layer exposure, the exposure is performed while correcting the position shift of the first layer based on the position shift information at the time of the first layer exposure. One of the field, subfield, and subsubfield at the time of the second layer exposure is used as a unit for correcting. Which one of the field, subfield, and subsubfield is used in the second layer exposure depends on the exposure apparatus, necessary overlay accuracy, and expected misalignment. As a basic guideline, the misregistration correction unit at the time of the second layer exposure is set so that the area is equal to or smaller than the misregistration calculation unit of the first layer. The most preferable selection is to make the second layer misregistration correction unit the same as the first layer misregistration calculation unit.
[0014]
First, exposure pattern data creation according to the present invention will be described. First, regarding the exposure pattern of the first layer and the exposure pattern of the second layer, a minimum rectangle that includes the exposure pattern is considered. Then, the rectangle defined by the exposure pattern of the first layer and the rectangle defined by the exposure pattern of the second layer naturally have a certain overlapping area, as can be seen from the overlay exposure. When creating exposure pattern data, in this overlapping region, by design, the positional deviation correction unit at the time of the second layer exposure is prevented from crossing the boundary line of the positional deviation calculation unit of the first layer. In the present invention, this principle must be satisfied. Therefore, when the exposure pattern data is created, the arrangement of the field, subfield, and subsubfield is not arbitrary. This will be described below using a specific example.
[0015]
In FIG. 2, the minimum rectangle including the exposure pattern of the first layer is the chip 1 of 5 mm × 5 mm, the minimum rectangle including the exposure pattern of the second layer is the chip 2 of 5 mm × 5 mm, and the chip 1 and the chip Let us consider a case where overlay exposure is performed so that 2 completely overlaps by design. At this time, the field 3 and subfield 4 when the first layer is exposed have the same size as the field 5 and subfield 6 when the second layer is exposed, and the field size is 1 mm × 1 mm. Is set to 0.5 mm × 0.5 mm. In the illustrated example, it is assumed that there are no sub-subfields.
For the exposure pattern data of the first layer, field 3 and subfield 4 are set as shown in arrangement 7. In the arrangement 7, the bold line represents the outer periphery of the chip 1, the solid line in the chip 1 represents the boundary line of the field 3, and the dotted line represents the boundary line of the subfield 4.
[0016]
Next, for the exposure pattern data of the second layer, the arrangement of field 5 and subfield 6 is set as shown in arrangement 8. In the arrangement 8, the thick line represents the outer periphery of the chip 2, the solid line in the chip 2 represents the boundary line of the field 5, and the dotted line represents the boundary line of the subfield 6.
At this time, if the first layer misregistration calculation unit is the first layer field 3, the second layer field 5 and the second layer sub-level can be used as the misregistration correction unit during the second layer exposure. Field 6. The sub-field 6 of the second layer is smaller than the field 3 which is a unit for calculating the positional deviation of the first layer, but there is no problem because it is located on the field 3 of the specific first layer by design. That is, even if the misalignment correction unit at the time of the second layer exposure is smaller than the misalignment calculation unit of the first layer, if the design does not cross the boundary line of the misalignment calculation unit of the first layer, there is no problem. Absent.
If the unit for calculating the position shift of the first layer is changed to the subfield 4 of the first layer, only the subfield 6 of the second layer can be used as a position shift correction unit at the time of the second layer exposure. The field 5 of the second layer cannot be used as a misalignment correction unit during the second layer exposure. This is because the field 5 of the second layer is positioned on the plurality of subfields 4 of the first layer by design, and the position shift of which subfield 4 is used when correcting the position shift during the second layer exposure. This is because it is not possible to judge whether or not the correction should be made.
[0017]
Further, regarding the exposure pattern data of the second layer, the arrangement of the field 5 and the subfield 6 can be different. As an example, arrangement 9 is taken up. In the arrangement 9, the thick line represents the outer periphery of the chip 2, the solid line that crosses the chip 2 vertically and horizontally represents the boundary line of the field 5, and the dotted line represents the boundary line of the subfield 6. The arrangement 9 is characterized in that the arrangement of the field 5 is shifted by 0.5 mm in both XY directions compared to the arrangement 8.
At this time, assuming that the first layer field deviation calculation unit is the first layer field 3, only the second layer subfield 6 can be used as the position deviation correction unit during the second layer exposure. The field 5 of the second layer cannot be used as a misalignment correction unit during the second layer exposure. This is because the field 5 of the second layer is positioned on the plurality of fields 3 of the first layer by design, and correction is made based on the position shift of which field 3 when correcting the position shift during the second layer exposure. It is because it is not possible to judge whether to do it. Thus, even if the size of the positional deviation correction unit at the time of the second layer exposure is the same as the size of the positional deviation calculation unit at the first layer, the positional deviation correction unit at the time of the second layer exposure is It is not suitable if it crosses the boundary line of the first layer position deviation calculation unit.
Further, when the first layer misregistration calculation unit is changed to the first layer subfield 4, only the second layer subfield 6 can be used as the misregistration correction unit during the second layer exposure. The field 5 of the second layer cannot be used as a misalignment correction unit during the second layer exposure. This is because the field 5 of the second layer is positioned on the plurality of subfields 4 of the first layer by design, and the position shift of which subfield 4 is used when correcting the position shift during the second layer exposure. This is because it is not possible to judge whether or not the correction should be made.
[0018]
As described above, it may be inappropriate depending on what is used as the unit for calculating the positional deviation of the first layer and the unit for correcting the positional deviation at the time of exposure of the second layer. Is a region where the minimum rectangle including the exposure pattern of the first layer and the minimum rectangle including the exposure pattern of the second layer overlap, and by design, the positional deviation correction unit during the second layer exposure is the position of the first layer. The decision must be made so that the principle of not crossing the boundary of the deviation calculation unit is satisfied.
[0019]
Next, the exposure of the first layer will be described. FIG. 3 is a schematic plan view showing the arrangement of the exposure target chip and the alignment mark formed on the chip. When the first layer of the exposure target chip 11 existing on a certain substrate 10 is exposed, the zeroth layer (the first layer having the correct absolute position, which is located near the four corners of the chip 11 as shown in FIG. The mark detection of the alignment marks 12 to 15 (hereinafter, chip marks 12 to 15) of the layer formed in front of the layer is performed. As a result, from the correspondence between the detection positions (X ′, Y ′) of the chip marks 12 to 15 and the design positions (X, Y), the linear transformation f that satisfies the expression (1) is satisfied. ₀₁ 8 coefficients (drawing position conversion coefficients) are determined.
[0020]
[Expression 1]

Primary transformation f ₀₁ Corrects distortion due to a process or the like until the first layer is exposed. In the case where the first layer is exposed as it is without detecting the marks of the chip marks 12 to 15 of the 0th layer, ₀₁ = 1, F ₀₁ = 1 and the remaining coefficients are considered to be 0.
After detecting the chip marks 12 to 15 and determining the coefficient of the expression (1), the first layer of the exposure target chip 11 is exposed. During the exposure of the first layer of the chip 11, the exposure start time T of the i-th (i is an integer of 1 or more) position shift calculation unit is referred to with reference to a clock built in the apparatus. _{s, i} And exposure end time T _{e, i} Is stored in the storage device.
In addition, in order to correct misregistration that includes random components typified by beam drift, a specific reference mark is detected multiple times, and the misregistration amount is calculated from the comparison of the positions. To do. Although this correction itself has been performed conventionally, in the present invention, after the exposure of the first layer is completed, the positional deviation of the first layer is calculated from the detection result of the reference mark, and this is the second layer exposure. Since it is used for time correction, the detection result of the reference mark is recorded in the storage device together with the time when the measurement was performed.
The drawing position of the pattern belonging to the first layer of the exposure target chip 11 is determined as follows.
Time T immediately before the exposure of the first layer _n The displacement (X is calculated by the reference mark detection performed n times (where n is an integer equal to or greater than 1). _{D1, n} , Y _{D1, n} ) Is the time T ₀ = 0th reference mark detection position (X _{M, 0} , Y _{M, 0} ) And time T _n The nth reference mark detection position (X _{M, n} , Y _{M, n} ) Is used to express the equation (2).
[0021]
[Expression 2]

Further, the primary conversion g for correcting the position by the amount of the positional deviation g _{D1, n} Is expressed as in Equation (3).
[0022]
[Equation 3]

The design position is (X ₀ , Y ₀ ), The drawing position (X ₁ , Y ₁ ) Is the primary conversion g _{D1, n} ・ F ₀₁ Is obtained as shown in Equation (4).
[0023]
[Expression 4]

[0024]
When the exposure of the first layer of the exposure target chip 11 is completed, the exposure of the first layer of another exposure target chip 16 is performed in the same manner as the exposure of the first layer of the chip 11. That is, first, alignment marks 17 to 20 (hereinafter referred to as chip marks 17 to 20) positioned in the vicinity of the four corners of the chip 16 are detected, and then exposure of the first layer of the exposure target chip 16 is started. Even during the exposure of the first layer of the chip 16 to be exposed, the reference mark is detected a plurality of times, the amount of displacement is calculated from the comparison of the positions, and this is corrected and drawn. The detection result of the reference mark is recorded together with the time when the detection is performed. Further, the exposure start time and the exposure end time are recorded for each of the first layer misregistration calculation units. Thereafter, the same process is performed for the first layer of the remaining chips.
[0025]
The mark used as the reference mark is a mark formed on the same wafer as the chip to be exposed, and is preferably close in distance to the chip to be exposed. This is because misalignment due to thermal expansion / contraction tends to be reflected. For this reason, when the first layer of the chip 11 is exposed after the chip marks 12 to 15 are detected, any one of the chip marks 12 to 15 (for example, the chip mark 12) or the chip marks 17 to 20 is detected. Then, when the first layer of the chip 16 is exposed, one of the chip marks 17 to 20 (for example, the chip mark 17) is used. As described above, when the first layer of a plurality of chips is exposed with reference to the alignment mark of the zeroth layer, the reference mark used for correcting the misalignment is in the vicinity of the four corners of the chip for each chip. Change to the tip mark.
[0026]
On the other hand, when the first layer of a plurality of chips is exposed without referring to the alignment mark of the 0th layer, the mark formed on the wafer cassette or stage is used as the reference mark. For example, a gold mesh mark provided on the stage for apparatus calibration is used. The reference mark is not changed when a plurality of chips are exposed. In this case, since the mark on the wafer is not used, the positional deviation due to the thermal expansion / contraction of the wafer cannot be detected. However, the positional deviation due to the beam drift can be sufficiently corrected.
The reference mark selection method described above is in principle, and other selections are possible. For example, even when the first layer of a plurality of chips is exposed with reference to the alignment mark of the 0th layer, the reference mark is always formed on the wafer cassette or the stage regardless of the exposure target chip. Marks can be used. In addition, a specific mark formed on the wafer can be used consistently during the first layer exposure as a reference mark regardless of the exposure target chip.
[0027]
Next, the timing for detecting the reference mark will be described.
First, a case where any one of the chip marks is used as a reference mark and the reference mark is changed for each chip will be described. For the detection of the first reference mark, the mark detection result at the time of alignment is used as it is, and the detection result of the 0th reference mark is used. Thereafter, the reference mark is periodically detected until the first layer exposure of the chip is completed. At the end of the first layer exposure of the chip, the reference mark detection is always performed regardless of the elapsed time from the previous reference mark detection. The term “regularly” as used herein means that the apparatus generates a relatively long settling time after a predetermined time has elapsed. Usually, the exposure is performed when the exposure of the currently exposed field is completed. However, the exposure is not necessarily limited to the end of the exposure of the field, and may be performed at the end of the exposure of the currently exposed subfield or subsubfield. The specified time is determined based on the position deviation.
[0028]
Next, a case where a specific mark on the substrate or a mark on the stage is used as the reference mark and is not changed for each chip will be described. In this case, the zeroth reference mark is detected before the exposure of the first chip is started. Thereafter, when it is necessary to detect the alignment mark, this is performed, and the first layer of the chip is exposed. During the exposure of the first layer of the chip, the reference mark is periodically detected in the same meaning as before. In the previous case, at the end of the chip exposure, the reference mark was detected regardless of the elapsed time from the previous reference mark detection, but in this case, it is not necessary to perform the reference mark detection at the end of the chip exposure, Proceed to exposure of the next chip. Then, regardless of the elapsed time from the exposure start time of the second chip, the reference mark is detected when a predetermined time has elapsed since the previous reference mark detection. In this way, when all the first layers of the chip on the substrate have been exposed, the reference mark is always detected at the end. The specified time is determined based on the position shift state as before.
[0029]
In the exposure of the first layer, when alignment is performed with reference to the alignment mark of the first layer at the time of exposure of the second layer, the chip mark used for that purpose is exposed. In FIG. 3, alignment marks 21 to 24 (hereinafter, chip marks 21 to 24) of the exposure target chip 11 and alignment marks (chip marks) 25 to 28 of the exposure target chip 16 correspond to this. In FIG. 3, these marks are shown as two-line cross marks on the right side of the chip marks 12 to 15 of the chip 11 and the chip marks 17 to 20 of the chip 16. The chip marks 12 to 15 and the chip marks 17 to 20 of the chip 16 are distinguished from each other, and the shape and position of the marks are not limited.
[0030]
When the exposure of the first layer is completed in this way, the position shift is calculated for each of the first layer position shift calculation units before the second layer exposure is started. For this purpose, the reference mark detection result and the time, and the exposure start time and the exposure end time of the first layer misregistration calculation unit, which are recorded in the storage device during the first layer exposure, are used. Hereinafter, the calculation of the positional deviation of the first layer will be described.
Time T _p After the detection of the reference mark of the pth time (p is an integer of 0 or more) performed at time T _{p + 1} The positional deviation of the q-th (q is an integer of 1 or more) first-layer positional deviation calculation unit of the chip 11 exposed before the detection of the (p + 1) th reference mark is the exposure start time T _{s, q} And end time T _{e, q} (T _p <T _{s, q} <T _{e, q} <T _{p + 1} ) Is obtained as follows.
Now, as shown in FIG. _{p + 1} The reference mark of the (p + 1) th time is detected at the time of, and the detection position is (X _{M, p + 1} , Y _{M, p + 1} ), T _p The detection position of the p-th fiducial mark (X _{M, p} , Y _{M, p} ), The positional deviation per unit time (D _{X, p} , D _{Y, p} ) Can be calculated from equation (5).
[0031]
[Equation 5]

Position shift (x) of the qth position shift calculation unit of the first layer of the chip 11 _q , Y _q ) T _{s, q} And T _{e, q} A certain time T between _q It is represented by the positional deviation at the time of. Time T _q As the exposure start time T _{s, q} And end time T _{e, q} However, if it is the time when about half of the figures included in the q-th position deviation calculation unit of the first layer are exposed, the time T _q Is given by equation (6).
[0032]
[Formula 6]

From the above, the displacement (x) that occurred when the q-th displacement calculation unit of the first layer of the chip 11 was exposed. _q , Y _q ) Is estimated as shown in equation (7).
[0033]
[Expression 7]

By repeating such a procedure, the positional deviation occurring at the time of exposure is obtained for all the units for calculating the positional deviation of the first layer of the chip 11.
In addition, although the linear function is used for calculation of the positional deviation caused by the beam drift, it may be calculated using a k-order polynomial (k is an integer of 2 or more). In this case, k + 1 coefficients of the polynomial are determined from the k + 1 reference mark detection results.
[0034]
As described above, the position shift estimation method of the q-th position shift calculation unit of the first layer of the chip 11 is basically the time T when the q-th position shift calculation unit is drawn. _q The reference mark detection results performed in the vicinity of the front and rear are used. However, as a method that enables more accurate estimation, a method of estimation using all the reference mark detection results can be considered. Here, all reference mark detection results refer to all reference mark detection results performed during exposure of the first layer of one chip when the reference mark is changed for each chip. When the mark is continuously used as a reference mark, it means all the detection results of the reference mark that are performed until one substrate is completely exposed. Even when the reference mark is changed for each chip, it is possible to use all of the reference mark detection results performed until the exposure of one substrate is completed. This is possible by approximating the positional deviation up to the detection of the reference mark at the start of exposure to zero. In most cases, this approximation is a reasonable approximation since the time taken from the detection of the reference mark at the end of the exposure of the chip to the detection of the reference mark at the start of the exposure of the next chip is short.
[0035]
As an estimation method using all the reference mark detection results, use of an interpolation method can be considered. Among the interpolation methods, the Lagrange interpolation method is preferable. That is, if all of the reference mark detection results and the execution time thereof are used to determine the Lagrange interpolation polynomial, then the position shift can be obtained by substituting the time at which each position shift calculation unit was exposed. It is. Aitken's interpolation method can also be applied, but when applied to the present invention, the calculation has to be performed again for each unit for calculating the displacement, and thus there is a disadvantage that the calculation time becomes long. It should be noted that the Newton interpolation method is not a method suitable for the present invention because mark detection must be performed a plurality of times completely and regularly. However, if the error of the reference mark detection time is ignored, it can be applied.
Using the method described above, the positional deviation can be calculated for each chip on each substrate for each positional deviation calculation unit of the first layer.
Note that the calculation of the first layer misregistration by the above-described method is preferably performed between the exposure of the first layer and the exposure of the second layer because the calculation time is less restricted. However, if the calculation is sufficiently fast and does not affect the exposure throughput of the second layer, it may be performed in real time during the second layer exposure.
[0036]
Next, the exposure of the second layer will be described.
When the second layer of the chip 11 existing on a certain substrate 10 is exposed, the misalignment correction of the first layer is performed in the j-th misalignment correction unit (j is an integer of 1 or more) at the time of the second layer exposure. Primary conversion h _j Is expressed as shown in Equation (8).
[0037]
[Equation 8]

Expression (8) indicates that the position of the pattern is corrected by translating from the design position by the amount of the positional deviation that has occurred during the first layer exposure. Here, the sign of the correction term being “+” means that a positional deviation generated when a pattern on the first layer is exposed is added. That is, if the position of the pattern on the first layer is shifted from the design position, the overlay accuracy can be improved by exposing the pattern on the second layer by shifting the position by the amount of the shift. Indicates to try.
(X _j, y _j ) Is a positional deviation amount of the first layer positional deviation calculation unit in which the j-th positional deviation correction unit of the second layer overlaps by design. For example, it is assumed that the exposure pattern data of the first layer is created as in the arrangement 7 in FIG. 2, and the exposure pattern of the second layer is created as in the arrangement 8 in FIG. At this time, the unit for calculating the positional deviation of the first layer is used as the field, and the unit for correcting the positional deviation during the second layer exposure is also used as the field. At this time, the positional deviation correction amount when the lower left field 5 of the second layer is exposed is the positional deviation calculated in the lower left field 3 of the first layer.
[0038]
Next, when the second layer of the chip 11 existing on a certain substrate 10 is exposed, the correct alignment marks (chip marks) 29 to 32 of the absolute position of the zeroth layer as shown in FIG. In the case of exposure with reference, process distortion from the correspondence between the design positions and the detection positions of the four chip marks 29 to 32 belonging to the 0th layer near the four corners of the chip to the exposure of the second layer, etc. First-order conversion f to correct ₀₂ Is determined. f ₀₂ Is represented by Expression (9) using eight coefficients (drawing position conversion coefficients).
[0039]
[Equation 9]

Alternatively, when performing exposure of the second layer of the chip 11 with reference to the chip marks 21 to 24 of the first layer, the fourth chip marks 21 to 24 located near the four corners of the chip From the correspondence between the position where the positional deviation due to the beam drift at the time of single-layer exposure is corrected and the detection position, similarly, a primary conversion f for correcting process distortion until the second layer is exposed. ₁₂ Is determined. f ₁₂ Is represented by Expression (10) using eight coefficients (drawing position conversion coefficients).
[0040]
[Expression 10]

It should be noted here that when determining the coefficient of equation (10), the position corresponding to the chip mark detection position is not the chip mark design position, but the position at which the positional deviation during the first layer exposure is corrected. That is. This is because, when the positional deviation at the time of the first layer exposure is taken into consideration, the mark of the first layer referred to at the time of the second layer exposure is also displaced at the time of the first layer exposure. From the chip mark design position of the first layer, the correction position of the first layer chip mark is calculated using the position shift of the first layer position shift calculation unit to which the chip mark belongs as a correction value.
Further, when a pattern having the second layer is exposed, the positional deviation (X calculated by the reference mark detection of m (m is an integer of 1 or more) immediately before the exposure is performed. _{D2, m} , Y _{D2, m} ) For the primary conversion for position correction _{D2, m} Is expressed as shown in Equation (11).
[0041]
[Expression 11]

(X _{D2, m} , Y _{D2, m} ) Is defined by the 0th reference mark detection position and the mth reference mark detection position at the time of the second layer exposure in the same manner as the expression (2).
From the above, the design position is (X ₀ , Y ₀ ), The exposure position (X of a pattern belonging to the j-th misalignment correction unit of the second layer ₂ , Y ₂ ), When exposure is performed with reference to the alignment mark of the 0th layer, (X) ₀ , Y ₀ ) For primary transformation g _{D2, m} ・ F ₀₂ ・ H _j Is obtained by performing
[0042]
[Expression 12]

Alternatively, when exposure is performed with reference to the alignment mark on the first layer, the design position is (X ₀ , Y ₀ ), The exposure position (X of a pattern belonging to the j-th misalignment correction unit of the second layer ₂ , Y ₂ ) Is represented by (X ₀ , Y ₀ ) For primary transformation g _{D2, m} ・ F ₁₂ ・ H _j Is obtained by performing
[0043]
[Formula 13]

The above description assumes so-called die-by-die alignment, in which an alignment mark is detected for each chip. However, the present invention is not limited to die-by-die alignment, and can also be applied to global alignment. It is. When the first layer alignment mark is used in the global alignment, the coefficient of the model function to be used is determined from the correspondence between the mark position corrected for the positional deviation generated during the first layer exposure and the detection result.
[0044]
【Example】
Next, specific examples will be described. Here, an example applied to a point beam type electron beam exposure apparatus will be described.
A case where a field layer is exposed as a first layer and a gate layer is exposed as a second layer in a CMOS (Complementary Metal Oxide Semiconductor) transistor manufacturing process will be described. At this time, the acceleration voltage is 50 kV and the field is 1 mm □ for the exposure of the first layer and the second layer. Since the field layer and the gate layer are different layers of the same chip, the chip size is the same and the field boundary line position at the time of electron beam exposure is also the same. At the time of exposure of the first layer and the second layer, position correction by detecting the reference mark is performed about every 10 minutes. The time of about 10 minutes means that, after 10 minutes have elapsed, the drawing is performed when the drawing of the field that was being drawn is finished. Since the standard value of the beam drift of the apparatus is a maximum of 20 nm in 5 minutes, there is a possibility that a position shift due to a beam drift of about 40 nm may occur during the exposure for about 10 minutes. Note that the unit for calculating the positional deviation of the first layer is a field, and the unit for correcting the positional deviation at the time of second layer exposure is also a field.
[0045]
The exposure of the first layer (field layer) is usually performed first in the CMOS fabrication process. Therefore, there is no alignment mark on the wafer as an exposure sample, and a gold mesh mark on the stage is used as a reference mark for measuring the beam drift and correcting it during the exposure of the first layer. At the time of the first layer exposure, the field exposure start time is recorded in the hard disk of the apparatus control computer every time exposure of each field is started, and the hard disk of the apparatus control computer is recorded every time exposure of each field is completed. Record the drawing end time of the field. Each time a reference mark is detected, the reference mark position and mark detection time are recorded on the hard disk of the apparatus control computer.
When the exposure of the first layer is completed, based on the above-described method, the displacement due to the beam drift is calculated for each field of the first layer from a plurality of reference mark detection results performed during the first layer exposure. Then, it is stored on the hard disk of the device control computer.
[0046]
At the time of second layer exposure, an alignment mark is necessary for overlaying with the field layer of the first layer. Four alignment marks are arranged around the chip, and are exposed by being included in the field layer data during the first layer exposure. When exposing the second layer of each chip, first, an alignment mark is detected for each chip. At this time, since the alignment mark itself is displaced due to beam drift or the like at the time of the first layer exposure, the position displacement at the time of the first layer exposure is read out for the field of the first layer to which the mark design position belongs. From the corrected position and the mark detection position, the coefficient of equation (10) is obtained. In the drawing of the second layer, for each field of the second layer, the positional deviation generated during the exposure of the first layer of the first layer field that overlaps the design is read out, corrected in the form of equation (13), and drawn. To do. The reference mark detection for position correction is also performed during the exposure of the second layer. As the reference mark at the time of the second layer exposure, one alignment mark for each chip (for example, the mark at the upper left of the chip) Use. As described above, by applying the method of the present invention, the overlay accuracy of the first layer (field layer) and the second layer (gate layer) is improved by about 5 to 10 nm with | average value | + 3σ. .
[0047]
The present invention is not limited to the point beam type electron beam exposure apparatus described above, but also includes a partial batch electron beam exposure apparatus, a reduced projection electron beam exposure apparatus such as an EB (Electron Beam) stepper, and a LEEPL (Low Energy Electron Beam Proximity). The present invention can also be applied to an equal magnification proximity electron beam exposure apparatus such as Lithography) or an ion beam exposure apparatus.
Further, the present invention can be applied not only to the superposition between layers such as the field layer and the gate layer but also to the superposition within the layer. The superposition within a layer can be applied to exposure using a complementary mask for donut pattern countermeasures and stress countermeasures in reduced projection electron beam exposure such as an EB stepper. In this case, of the two masks, the first exposure is considered as the first layer and the remaining is considered as the second layer, and the present invention is applied.
In addition, this invention is not limited to the said embodiment and Example, The said embodiment and Example can be suitably changed within the scope of the technical idea of this invention. For example, in the above-described embodiment, the alignment marks are formed on the 0th layer and the first layer, and the first layer and the second layer are exposed. However, the layers are not necessarily adjacent to each other. The first layer in the above description may be an upper layer of the zero layer, and the second layer in the above description may be an upper layer of the first layer.
[0048]
【The invention's effect】
As described above, the present invention eliminates misalignment that occurs during the first layer exposure process. Based on the detection result of the first reference mark at the time of the first layer exposure, the detection time, and the first layer exposure time Since this calculation is performed and exposure is performed by correcting this positional deviation at the time of the second layer exposure, according to the present invention, due to factors having low reproducibility such as beam drift, temperature change, stage error, etc. at the time of the first layer exposure. All the misregistration components including the resulting misregistration component are taken into the reference mark detection result at the time of the first layer exposure, and better overlay accuracy can be obtained at the second layer exposure. According to the present invention, the above effects can be obtained without causing a decrease in throughput or an increase in chip area.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of an exposure apparatus that realizes the overlay exposure method of the present invention.
FIG. 2 is a diagram showing a pattern data creation method for explaining an embodiment of the overlay exposure method of the present invention.
FIG. 3 is a diagram showing a chip and a chip mark for explaining an embodiment of the overlay exposure method of the present invention.
FIG. 4 is a view showing a method for calculating a positional shift at the time of first layer exposure for explaining an embodiment of the overlay exposure method of the present invention.
[Explanation of symbols]
1 Chip showing exposure pattern of first layer
2 Chip showing exposure pattern of second layer
3 Field when exposing the first layer
4 Subfield when the first layer is exposed
5 Field when exposing the second layer
6 Subfield when exposing the second layer
7 Arrangement of fields and subfields when exposing the first layer
8 Arrangement of fields and subfields when exposing the second layer
9 Arrangement of different fields and subfields when exposing the second layer
10 Substrate
11, 16 Exposure target chip
12-15 Alignment mark of the 0th layer used at the time of the 1st layer exposure located in the four corners of the chip 11 to be exposed
17-20 Alignment mark of the 0th layer used at the time of the 1st layer exposure located in the four corners of the chip 16 to be exposed
21-24 The alignment mark of the 1st layer used at the time of the 2nd layer exposure located in the four corners of the exposure object chip | tip 11
25-28 First layer alignment marks used during second layer exposure located at the four corners of the chip 16 to be exposed
29-31 Zero-layer alignment marks used during second-layer exposure located at the four corners of the exposure target chip 11
41 stages
42 Exposed sample
43 Mark signal detector
44 Deflection electrode
45 beam
51 Laser interference position measurement unit
52 Mark detection signal detector
53 Mark position calculator
54 Mark position storage
55 Misalignment correction amount calculator
56 Drawing data storage
57 Deflection position calculator
58 Deflection voltage generator
59 Drawing position conversion coefficient calculator
60 clock
61 Position shift calculation unit drawing time storage unit
62 Overlay exposure misregistration calculator
63 Position shift storage unit for overlay exposure

Claims

When the first layer is exposed using the beam and then the second layer is exposed using the beam while being superposed on the upper layer of the first layer, a plurality of layers are exposed during the exposure of the first layer. performing a first reference mark detection times, the detection result, calculates the position deviation based on the exposure time of the detection time and the first layer, the positional deviation is corrected at the time of exposure of the second layer An overlay exposure method characterized by exposing.

When correcting the positional deviation generated during exposure of the first layer during the exposure of the second layer, the correction, the position of the first layer that overlaps the correction unit of the design second layer The overlay exposure method according to claim 1 , wherein the overlay exposure method is performed by performing parallel movement by the amount of positional deviation of a deviation calculation unit.

Before exposing the second layer, as well as derive the coefficients of the drawing position conversion factor or model function on the basis of the detected result of the detection marks aligned, the second plurality of times the second layer during exposure superimposed according to claim 1 or 2, characterized in that the correction of positional deviation based on a detection result of the second reference mark immediately before the time of detecting the reference mark of exposing the second layer Alignment exposure method.

Derivation of a drawing position conversion coefficient or a model function coefficient performed before exposing the second layer when the alignment mark to be referred to when the second layer is exposed is formed on the first layer. 4. The overlay exposure method according to claim 3 , wherein a position corrected from a design position of the alignment mark is used.

When calculating the positional deviation generated during exposure of the first layer, the calculation unit, field of the first layer, the sub-field, as either a sub-sub-fields, generated during exposure of the first layer when correcting the positional deviation at the time of exposure of the second layer, the correction unit, wherein the field of the second layer, the sub-field, as either a sub-sub-fields, the design, during exposure of the second layer correction unit, overlay exposure method of claimed in any of the 4, characterized in that do not cross the boundaries of calculation units of the displacement of the first layer.

The position shift of calculation units of the first layer, to claim 5, characterized in that calculated using the multiple first-order polynomial with respect to time from the reference mark detection result of went before and after the exposure The overlay exposure method described.

Claim, characterized in that calculated using the positional deviation of the positional deviation calculating units of the first layer, multiple second or higher polynomial with respect to time from the reference mark detection result of went before and after the exposure 5 The overlay exposure method described in 1.

6. The overlay exposure according to claim 5, wherein the positional deviation of the positional deviation calculation unit of the first layer is calculated by using an interpolation method from a plurality of reference mark detection results performed before and after the exposure. Method.

A mark position recognition unit that detects a signal from a reference mark and calculates its position, a mark position storage unit that stores the mark position recognized by the mark position recognition unit together with its detection time, and a positional deviation on the semiconductor substrate Position shift calculation unit drawing time storage unit for storing drawing time for each calculation unit, drawing time stored in the calculation unit drawing time storage unit, and overlap to be corrected from data stored in the mark position storage unit An overlay exposure position shift calculation unit for calculating an alignment position shift amount and an overlay position shift amount calculated by the overlay exposure position shift calculation unit are input, and the exposure beam position is calculated based on the overlay position shift amount. An exposure apparatus comprising: a beam position calculation unit that corrects the position.

An exposure apparatus for performing the overlay exposure method stated in any one of claims 1 to 8, and the mark position recognition unit to calculate its position by detecting the signal from the reference mark, the mark position recognition unit A mark position storage unit that stores the mark position recognized by the detection unit together with its detection time, a misregistration calculation unit drawing time storage unit that stores a drawing time for each misregistration calculation unit on the semiconductor substrate, and the calculation unit drawing time storage A registration exposure misregistration calculation unit for calculating an overlay misregistration amount to be corrected from the drawing time stored in the unit and the data stored in the mark position storage unit, and the registration exposure misregistration calculation. And a beam position calculation unit that receives the overlay position deviation amount calculated by the unit and corrects the position of the exposure beam based on the overlay position deviation amount. Exposure and wherein the are.

The overlay misregistration amount calculated by the overlay exposure misregistration calculation unit is stored in the overlay exposure misregistration storage unit, and the overlay misregistration amount is determined via the overlay exposure misregistration storage unit. an apparatus according to claim 9 or 10, characterized in that it is transmitted to the beam position calculation section.