JP4151247B2 - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus used therefor - Google Patents

Semiconductor device manufacturing method and semiconductor device manufacturing apparatus used therefor Download PDF

Info

Publication number
JP4151247B2
JP4151247B2 JP2001253991A JP2001253991A JP4151247B2 JP 4151247 B2 JP4151247 B2 JP 4151247B2 JP 2001253991 A JP2001253991 A JP 2001253991A JP 2001253991 A JP2001253991 A JP 2001253991A JP 4151247 B2 JP4151247 B2 JP 4151247B2
Authority
JP
Japan
Prior art keywords
etching
layer
semiconductor substrate
potential
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001253991A
Other languages
Japanese (ja)
Other versions
JP2003068698A (en
Inventor
和浩 執行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001253991A priority Critical patent/JP4151247B2/en
Publication of JP2003068698A publication Critical patent/JP2003068698A/en
Application granted granted Critical
Publication of JP4151247B2 publication Critical patent/JP4151247B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体層を積層した半導体基板本体をウエットエッチングする半導体装置の製造方法およびこれに用いる半導体装置の製造装置に関するものである。
【0002】
【従来の技術】
一般に、シリコン(Si)により形成される大規模集積回路(ULSI)、ガリウム砒素(GaAs)等の化合物半導体により形成されるレーザーダイオード(LD)、静電効果型トランジスタ(FET)等の半導体装置は伝導型の異なるp型とn型の半導体膜が積層された構造を有し、製造工程において、これらの半導体膜を部分的にエッチングし、微細構造を形成する必要がある。
特に、Siを用いたLDのように、エッチング後、表面に単結晶膜を再成長させる場合においては、再成長界面の結晶の乱れが少なく、デバイスの高信頼性が期待できるウエットエッチングが適用される場合が多い。
【0003】
また、窒化物半導体は3eV以上の広いバンドギャップを有するワイドバンドギャップ半導体であり、橙色から紫外領域までの広い短波長発光素子材料として用いられ、100℃を超える高温でも安定して動作するため、高温動作用の半導体としての利用が期待されている。
窒化物半導体は単膜で使用することは稀であり、LDを作製する場合、窒化物半導体を多層積層して成長させ、エッチングによる溝形成や電極を形成する処理をおこなう。
また、窒化物半導体は化学的に安定な材料であるが、バンドギャップ以上のエネルギーを有する光を照射しながらウエットエッチングをおこなう方法が検討され、伝導型や組成の異なる半導体膜の界面でエッチングの停止を制御することはデバイスの設計性能を発揮するとともに、デバイス品質のバラツキを抑え、信頼性を向上させる上で重要である。
【0004】
そこで、伝導型や組成の異なる半導体膜間の界面でエッチングの停止を制御するために、エッチング時間を厳密に制御する方法や、特開平6―196801号公報には、ウエットエッチングにおいて、伝導型や組成の異なる半導体膜界面でエッチングを停止させる方法として、エッチング速度の小さいエッチングストップ層{Etching Stop Layer(ESL)}を形成する方法がある。
【0005】
図12は上記公報に開示されている、従来のエッチングストップ層を設け、ウエットエッチングを行った後の、電流ストライプ構造を有する半導体レーザ装置の断面図である。
図中、52はn型のGaAs基板、53はn型のGaAsバッファ層、54はn型のGa0.5Al0.5As、55はGa0.85Al0.15As活性層、56はp型のGa0.5Al0.5Asクラッド層、57はp型のGa0.8Al0.2AsからなるESL、58はn型のGa0.4Al0.6As電流ブロック層、58aはストライプの窓、59はI型のGa0.5Al0.5Asクラッド層、60はGaAsコンタクト層である。
即ち、ストライプ状の窓58aを形成するためにn型Ga0.65Al0.35As電流ブロック層58をウエットエッチングするが、エッチングがp型Ga0.5Al0.5Asクラッド層56に及ばないようにp型Ga0.8Al0.2AsのESL層57を形成してある。これはエッチング溶液として用いたリン酸―フッ酸混合溶液がAl組成が0.4以下のp型GaAlAsでエッチング速度が急激に低下する性質を利用している。
【0006】
【発明が解決しようとする課題】
しかしながら、エッチング時間を厳密に制御する方法は、エッチング時の微妙な温度変化等のプロセス条件のバラツキによりエッチング速度が変化し、目的部分でエッチングが停止しないという課題があった。
また、上記従来のESLの挿入によるエッチングの停止は、ESL中のAlの組成比および伝導型を制御することが困難なため、ESLでエッチングが再現性良く停止しないという課題があった。
【0007】
本発明はかかる課題を解消するためになされたもので、エッチング状態をモニターできるので、異なる半導体膜間の界面でエッチングを精度良く停止し、ウエットエッチングの加工精度を向上できる半導体装置の製造方法とこれに用いる製造装置を得ることを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体基板本体上に、各々異なる電極電位を有する第1の層と第2の層とをこの順に設けた半導体基板の表面電極電位を測定しながら、上記第2の層をウエットエッチングする半導体装置の製造方法であって、上記第1の層がp型半導体層、上記第2の層がn型半導体層であり、上記n型半導体層のバンドギャップエネルギより大きなエネルギを有する光を照射し、上記半導体基板の表面電極電位を測定しながら、上記n型半導体層をウエットエッチングして、上記半導体基板の表面電極電位が、上記第2の層の電極電位から上記第1の層の電極電位へ変化する電位変化領域で上記半導体基板表面に負の電位を印加することによりエッチングを停止することを特徴とする半導体装置の製造方法である
【0015】
本発明に係る半導体装置の製造装置は、半導体基板を浸漬するエッチング液と、このエッチング液でエッチングされる際の、上記半導体基板の表面電極電位を測定する電位差測定器と、エッチング中の上記半導体基板の表面電極電位の変化により、エッチングを停止するエッチング停止手段とを備えた半導体装置の製造装置であって、上記エッチング停止手段が、浸漬された上記半導体基板の表面に負の電位を印加する電源であることを特徴とする半導体装置の製造装置である
【0019】
【発明の実施の形態】
実施の形態1.
図1は、本発明の実施の形態の半導体装置の製造方法に用いる半導体装置の製造装置の構成図、図2は図1を、ウエットエッチングされる半導体基板と、この半導体基板の表面電位の測定とに限定して簡略化して示す説明図である。
図1および図2において、1はエッチング液、2は半導体基板で、20は半導体基板本体、21は第1の層、22は第2の層で、上記第1の層21と第2の層22は各々異なる電極電位を有する。3は半導体基板ホルダー、4はエッチング槽、7はマグネチックスターラー、8は参照電極、81は参照電極8のガラスキャピラリ管、82はエッチング領域、9は電位差計、6は半導体基板2と電位差計9とを接続するための接続電極、10はレジスト膜である。
なお、本実施の形態においては、半導体基板2としては、サファイアからなる半導体基板本体20上に、第1の層21および第2の層22としてI型AlAsおよびII型GaAsを積層したものを用い、エッチング液として、過酸化水素と酒石酸の混合溶液を用いる。
【0020】
上記のように、第1の層21と第2の層22とが積層されている半導体基板2と、電位差計9とを電気的に接続するために、接続電極6を第1の層21の側壁に接続する。この場合、半導体基板2の表面のエッチング領域82以外はレジスト膜10で被覆して、エッチング液1との接触を防止する。
本実施の形態では、半導体基板本体20には絶縁性のサファイア基板を用いたために、第1の層21で電気的に接触したが、導電性の基板を用いる場合は基板に接続電極を接続することも可能である。ただし、その際はエッチング領域82以外は半導体基板全面をレジスト膜等で被覆し、エッチング液との接触を防止する必要がある。
【0021】
次に、上記半導体基板2を、エッチング溶液1に浸漬し、第2の層22のエッチングを開始するが、同時に、エッチング領域82近傍には銀/塩化銀からなる参照電極8と接続したガラスキャピラリー電極81を設置し、半導体基板2の表面電位と参照電極8との電位の差を電位差測定器9により測定する。
【0022】
図3は、上記のようにしてウエットエッチングしたときの、エッチング時間による半導体基板の表面電位の電位変化を示す特性図で、図において、縦軸は電極電位、横軸はエッチング時間である。
図に示すように、半導体基板の表面電位は、エッチング領域の底面が第2の層の範囲にある状態A2では第2の層が有する電極電位(図中、第2の電位)が測定され、上記底面が第1の層に到達し第1の層の範囲にある状態A1では第1の層が有する電極電位(図中、第1の電位)が測定され、第2の電位から第1の電位に変化する変化領域A1−A2が存在する。
エッチング領域の底面が第1の層に達した際も、エッチング領域側面に第2の層は残存するが、電気抵抗が最も低いエッチング領域底面の第1の層の電位が支配的となるため、測定電位は第1の層の電位に対応する。
【0023】
上記のようにして、ウエットエッチング中に、半導体基板表面の電極電位を測定することにより、エッチング状態をモニターすることができ、ウエットエッチングを停止すべき点を精度良く決定することができる。
つまり、本発明においては、ウエットエッチング状態をモニターすることができるので、ウエットエッチングの停止を的確に判断でき、加工精度を向上することができる。
【0024】
実施の形態2.
実施の形態1において、第2の層がn型の窒化物半導体のうち代表的な窒化ガリウム(GaN)である場合について説明する。
窒化ガリウム(GaN)のアルカリ溶液のエッチング溶液中での溶解反応は一般的に以下の式(1)で示すように正孔が関与する。
GaN+6OH+3h→GaO 3−+0・5N+3HO ・・(1)
(式中、hは正孔を示す。)
【0025】
図4はウエットエッチング時の、エッチング溶液に接した窒化物半導体(n型半導体)の溶解反応を、窒化物半導体のバンドモデルを用いて説明する説明図であり、図中、Ecは伝導帯端、Efはフェルミ準位、Evは価電子帯端である。
【0026】
上式に示すように、窒化物半導体が液中で溶解するためには、反応過程で正孔が半導体と溶液との界面に拡散し、消費される必要がある。
半導体と溶液の界面の正孔濃度が半導体の溶解速度を決定することを考慮すると、通常、図4に示すように、n型半導体の電気伝導は伝導帯の電子が担っており正孔濃度は通常低いため、そのままではエッチングが進行しない。
しかし、上記実施の形態1に用いた製造装置に、浸漬された半導体基板の表面に正の電位を印加する電源を加えて、エッチング中の半導体基板の表面に正の電位を印加することで、図6に示すように半導体内部に電位勾配を発生させ、価電子帯の正孔が窒化物半導体と溶液界面に拡散する速度を増加させ、エッチング速度を増加させることが可能である。図6は、エッチング中に、半導体基板の表面に正の電位を印加した場合のエッチング溶液に接した半導体基板のバンドモデルを用いて説明する説明図である。
【0027】
実施の形態3.
実施の形態2において、エッチング中の半導体基板の表面に正の電位を印加することで半導体内部に電位勾配を発生させ、価電子帯の正孔が窒化物半導体と溶液界面に拡散する速度を増加させる代わりに、上記実施の形態1に用いた製造装置に、上記半導体のバンドギャップエネルギよりも大きい光子エネルギの光を、浸漬された半導体基板に照射する光源を加えて、エッチング中の半導体基板に上記光を照射することにより、n型半導体内部で電子が励起されて正孔が形成され、エッチングを進行させる。
図5は本発明の第2の実施の形態において、上記バンドギャップエネルギより大きいエネルギを有する光を照射した際の、エッチング溶液に接した半導体基板のバンドモデルを用いて説明する説明図であり、図中hνは照射光のエネルギ、矢印付き点線は電子または正孔の移動方向を示す。
【0028】
即ち、光を照射することにより、窒化物半導体内部で電荷分離を起こし、価電子帯に正孔を発生することでエッチング中、この正孔がGaN/溶液界面に拡散、消費されることでエッチングを進行させる。
【0029】
なお、p型の半導体についてはバンドギャップ以上のエネルギーを有する光を照射しない場合でも価電子帯に正孔が存在するため、光照射はエッチング速度にほとんど影響を及ぼさない。
【0030】
また、本実施の形態において、実施の形態2と同様に、エッチング中の半導体基板表面に正の電位を印加することで半導体内部に図6に示すように、電位勾配を発生させ、価電子帯の正孔が窒化物半導体/溶液界面に拡散する速度を増加させることができる。
【0031】
図7は本実施の形態の半導体装置の製造方法によりエッチングされる半導体基板の構成を示す構成図で、61は半導体基板本体であるサファイア基板、62は第1の層であるp型GaN膜(膜厚200nm)、63は第2の層であるn型GaN膜(膜厚600nm)、64はマスクフィルムである。64のマスクフィルム以外はいずれも有機金属気相析出法(MO−CVD)により積層した。
【0032】
現在、図12で示したようなストライプ型のLDはGaN等のワイドバンドギャップ半導体では実現されていないが、今後、生産性に優れたストライプ構造を有するLDの開発は必須である。
図12と同様のストライプ型のLD構造を実現するために、ストライプ窓をウエットエッチングで制御性良く形成する技術が必要である。そこで、モデル構造として上記図7に示す基板を形成し、ウエットエッチング実験をおこなった。
【0033】
図8は本実施の形態で使用した製造装置の構成図で、2は図7に示す半導体基板、5はUV照射Xe光源、5Aは光ファイバー製のUVライトガイドである。本実施の形態において、ウエットエッチング用の溶液1として、水酸化カリウム溶液(1mol/l)を用い、半導体基板のエッチング領域の近傍からキャピラリーチューブと銀/塩化銀により形成された参照電極8を接続した。UV光はUVライトガイド5Aを用いてGaN半導体基板2全面に照射し、第1の層の側面に接続した接続電極6と参照電極との間の電位差は電位差計9を用いて測定しながらエッチングをおこなった。
【0034】
図9は上記のようにして、UV光を照射しながら図7に示した断面構造を有する半導体基板2をウエットエッチングした際のエッチング時間による半導体基板表面電極電位の変化を示す特性図である。
エッチング初期のn層がエッチングされている領域では、電位は−1.33V(vs Ag/AgCl)であるが、P層が表面に露出すると電位が−0.83V(vs Ag/AgCl)に変化する。このことから、エッチング中の半導体基板表面の電極電位をモニターすることでサンプルのエッチング状態をモニターできる。
【0035】
図9において、例えば、半導体基板表面の電極電位が、P層の電極電位(予め測定しておく)の、±0.1Vに達した時点で光照射を停止すると、エッチング速度が低下してエッチングが停止し、エッチング後の面内ばらつきは±0.1μm程度になる。
【0036】
実施の形態4.
図10は本実施の形態で使用した製造装置の構成図であり、図8の製造装置において、さらに白金対極12を備えた電源(ポテンシオスタット)11を用いたものである。
実施の形態3において、図10の製造装置を用いる他は実施の形態3と同様にして半導体基板をウエットエッチングした。
【0037】
実施の形態3と同様に、図9と同様の特性図を得た。実施の形態3と同様にしてエッチング停止時点を決定するが、実施の形態3では、光照を停止することでエッチング速度は低下するが、蛍光灯照明下でエッチングをおこなう場合には蛍光灯から発生する光に紫外領域の波長成分が含まれているために、エッチングは完全に停止しない。しかし本実施の形態では、上記光照射の停止と同時にポテンシオスタット11により半導体基板表面に負の電位を印加することにより、エッチングを完全に停止させることができる。
実際に、エッチングの停止に、光照射の停止と−2Vへのカソードバイアス印加によりエッチングが停止し、エッチング後の面内ばらつきは±0.05μm以内で制御性良く停止することがわかった。
【0038】
図11は、本実施の形態において、エッチングの停止のために、−2Vの電位を半導体基板に印加した際のGaNの電子のバンド構造を示す説明図である。
つまり、光照射による電荷分離により生成した価電子帯の正孔は電子のバンドが下向きに曲がるためにGaN/溶液界面への拡散が防止され、エッチングは完全に停止する。
【0039】
実施の形態5.
図7において、半導体基板本体61がSi基板、第2の層62がp型SiC膜(膜厚200nm)、第1の層63がn型SiC膜(膜厚600nm)である半導体基板を用いる他は実施の形態3と同様にしてウエットエッチングをおこなう。
【0040】
ただし、SiCの場合には、GaNの場合とは電位差が異なる。また、この場合には溶液として2.5%のHF水溶液を使用した。この場合、n層からp層にエッチング領域が変化した場合にn層の電極電位とp層の電極電位の差が+0.8Vあることが観察され、電位測定によりウエットエッチング状態のモニターが可能であることがわかった。また、電極電位がp層の電極電位に変化した時点でUV照射の停止と−2Vのカソードバイアスの印加をおこなったところ、エッチングの制御が目的とする領域で±0.05μm以下となることがわかった。
【0041】
実施の形態6.
実施の形態3において、エッチング液として硫酸またはクエン酸を用いても良い。また、反応を促進するために、過酸化水素をエッチング溶液に添加しても良い。
エッチング液としてフッ酸と単体ではGaNをエッチングしない酸との混合溶液を用いても同様の効果が得られる。リン酸とフッ酸、塩酸とフッ酸、硫酸とフッ酸、酒石酸とフッ酸、酢酸とフッ酸、蟻酸とフッ酸の組み合わせでも良い。
酸同士の混合エッチング溶液に反応を促進するために過酸化水素を加えても良い。また、エッチレートを低減させるために水または水酸化ナトリウム、フッ化アンモニウムで希釈しても良い。
【0042】
実施の形態7.
実施の形態3において、ウエットエッチングする材料としてはGaNに限らず、ガリウム砒素(GaAs)、アルミガリウム砒素(AlGaAs)、インジウム燐(InP)、インジウムガリウム燐(InGaP)、ガリウムアルミ燐(GaAlP)、Si、アルミガリウムインジウム燐(AlGaInP)でも良い。また、ウエットエッチングする半導体基板の作成方法については実施の形態3で示したMO−CVDによる作製方法以外に、分子線エピタキシ法(MBE)、チョクラルスキー法(CZ)でも良い。
【0043】
【発明の効果】
本発明の半導体装置の製造方法は、半導体基板本体上に、各々異なる電極電位を有する第1の層と第2の層とをこの順に設けた半導体基板の表面電極電位を測定しながら、上記第2層をウエットエッチングする方法で、エッチング状態をモニターすることができ、加工精度が向上するという効果がある。また、上記第1または第2の半導体装置の製造方法において、第1の層がp型半導体層、第2の層がn型半導体層であり、上記n型半導体層のバンドギャップエネルギより大きなエネルギを有する光を照射し、上記半導体基板の表面電極電位を測定しながら、上記n型半導体層をウエットエッチングする方法で、n型半導体層のエッチング精度が向上するという効果がある。また、半導体基板の表面電極電位が、第2の層の電極電位から第1の層の電極電位へ変化する電位変化領域でエッチングを停止する方法で、加工精度が向上するという効果がある。また、電位変化領域でのエッチングの停止は、半導体基板表面に負の電位を印加することによりおこなう方法で、さらにn型半導体層のエッチング精度が向上するという効果がある。
【0045】
本発明の半導体装置の製造方法において、第1の層がp型半導体層、第2の層がn型半導体層であり、半導体基板の表面に正の電位を印加しながら、n型半導体層をウエットエッチングする方法、n型半導体層のエッチング精度が向上するという効果がある。
【0047】
本発明の半導体装置の製造方法において、半導体基板表面に正の電位を印加しながら、n型半導体層をウエットエッチングする方法、特にエッチング速度が向上するという効果がある。
【0048】
本発明の半導体装置の製造方法において、電位変化領域でのエッチングの停止、光照射を停止することによりおこなう方法、さらにn型半導体層のエッチング精度が向上するという効果がある。
【0050】
本発明の半導体装置の製造装置は、半導体基板を浸漬するエッチング液と、このエッチング液でエッチングされる際の、上記半導体基板の表面電極電位を測定する電位差測定器と、エッチング中の上記半導体基板の表面電極電位の変化により、エッチングを停止するエッチング停止手段とを備えたもので、エッチングの加工精度が向上するという効果がある。また、エッチング停止手段が、浸漬された半導体基板の表面に負の電位を印加する電源のもので、n型半導体層のエッチングの加工精度が向上するという効果がある。
【0051】
本発明の半導体装置の製造装置において、浸漬された半導体基板の表面に光を照射する光源を備えることにより、エッチングの速度が増すという効果がある。
【0052】
本発明の半導体装置の製造装置において、浸漬された半導体基板の表面に正の電位を印加する電源を備えることにより、n型半導体層のエッチングの速度が増すという効果がある。
【図面の簡単な説明】
【図1】 発明の実施の形態の半導体装置の製造方法に用いる半導体装置の製造装置の構成図である。
【図2】 図1を、ウエットエッチングされる半導体基板と、この半導体基板の表面電位の測定とに限定して簡略化して示す説明図である。
【図3】 実施の形態に係わる、エッチング時間による半導体基板の表面電位の電位変化を示す特性図である。
【図4】 実施の形態に係わる、エッチング溶液に接した窒化物半導体(n型半導体)の溶解反応を、窒化物半導体のバンドモデルを用いて説明する説明図である。
【図5】 実施の形態に係わる、バンドギャップエネルギより大きいエネルギを有する光を照射した際の、エッチング溶液に接した半導体基板のバンドモデルを用いて説明する説明図である。
【図6】 実施の形態に係わる、エッチング中の半導体基板の表面に正の電位を印加した場合のエッチング溶液に接した半導体基板のバンドモデルを用いて説明する説明図である。
【図7】 実施の形態の半導体装置の製造方法によりエッチングされる半導体基板の構成を示す構成図である。
【図8】 実施の形態で使用した製造装置の構成図である。
【図9】 実施の形態に係わる、半導体基板のエッチング時間による半導体基板表面電極電位の変化を示す特性図である。
【図10】 実施の形態で使用した製造装置の構成図である。
【図11】 実施の形態において、負の電位を半導体基板に印加した際のGaNの電子のバンド構造を示す説明図である。
【図12】 電流ストライプ構造を有する従来の半導体レーザ装置の断面図である。
【符号の説明】
Ec 伝導帯端、Ef フェルミ準位、Ev 価電子帯端、hν 照射光のエネルギ、1 エッチング液、2 半導体基板、5 光源、20 半導体基板本体、21 第1の層、22 第2の層、82 エッチング領域、9 電位差計、6接続電極、10 レジスト膜、11 電源。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor substrate body on which semiconductor layers are stacked is wet-etched, and a semiconductor device manufacturing apparatus used therefor.
[0002]
[Prior art]
Generally, a semiconductor device such as a large-scale integrated circuit (ULSI) formed of silicon (Si), a laser diode (LD) formed of a compound semiconductor such as gallium arsenide (GaAs), or an electrostatic effect transistor (FET) It has a structure in which p-type and n-type semiconductor films having different conductivity types are stacked, and in the manufacturing process, it is necessary to partially etch these semiconductor films to form a fine structure.
In particular, in the case where a single crystal film is regrown on the surface after etching, such as LD using Si, wet etching is applied in which there is little disorder of crystals at the regrowth interface and high device reliability can be expected. There are many cases.
[0003]
A nitride semiconductor is a wide band gap semiconductor having a wide band gap of 3 eV or more, and is used as a wide short wavelength light emitting element material from orange to ultraviolet region, and operates stably even at a high temperature exceeding 100 ° C. It is expected to be used as a semiconductor for high temperature operation.
Nitride semiconductors are rarely used as a single film, and when fabricating an LD, a nitride semiconductor is laminated and grown, and a groove is formed by etching or an electrode is formed.
Nitride semiconductors are chemically stable materials. However, a method of performing wet etching while irradiating light having energy greater than the band gap has been studied, and etching is performed at the interface between semiconductor films of different conductivity types and compositions. Controlling the stop is important for improving the reliability of the device while suppressing the variations in device quality.
[0004]
Therefore, in order to control the stop of etching at the interface between semiconductor films of different conductivity types and compositions, a method of strictly controlling the etching time, and Japanese Patent Application Laid-Open No. 6-196801, in the case of wet etching, As a method of stopping etching at the semiconductor film interface having a different composition, there is a method of forming an etching stop layer {Eching Stop Layer (ESL)} having a low etching rate.
[0005]
FIG. 12 is a cross-sectional view of a semiconductor laser device having a current stripe structure after providing a conventional etching stop layer and performing wet etching, as disclosed in the above publication.
In the figure, 52 is an n-type GaAs substrate, 53 is an n-type GaAs buffer layer, 54 is an n-type Ga 0.5 Al 0.5 As, 55 is a Ga 0.85 Al 0.15 As active layer, 56 Is a p-type Ga 0.5 Al 0.5 As cladding layer, 57 is an ESL made of p-type Ga 0.8 Al 0.2 As, and 58 is an n-type Ga 0.4 Al 0.6 As current block. 58a is a stripe window, 59 is an I-type Ga 0.5 Al 0.5 As cladding layer, and 60 is a GaAs contact layer.
That is, the n-type Ga 0.65 Al 0.35 As current blocking layer 58 is wet-etched to form the stripe-shaped window 58 a, but the etching is performed on the p-type Ga 0.5 Al 0.5 As cladding layer 56. A p-type Ga 0.8 Al 0.2 As ESL layer 57 is formed so as not to reach. This utilizes the property that the phosphoric acid-hydrofluoric acid mixed solution used as the etching solution is p-type GaAlAs having an Al composition of 0.4 or less, and the etching rate rapidly decreases.
[0006]
[Problems to be solved by the invention]
However, the method of strictly controlling the etching time has a problem in that the etching rate changes due to variations in process conditions such as a subtle temperature change during etching, and the etching does not stop at the target portion.
Further, the etching stop by the conventional insertion of the ESL has a problem that the etching does not stop with good reproducibility in the ESL because it is difficult to control the Al composition ratio and the conductivity type in the ESL.
[0007]
The present invention has been made to solve such a problem, and since the etching state can be monitored, the semiconductor device manufacturing method capable of accurately stopping the etching at the interface between different semiconductor films and improving the wet etching processing accuracy, and It aims at obtaining the manufacturing apparatus used for this.
[0008]
[Means for Solving the Problems]
Manufacturing method of engaging Ru semi conductor arrangement to the invention, on a semiconductor substrate body, while measuring the first layer and the surface electrode potential of the semiconductor substrate provided with a second layer in this order, each with different electrode potentials , I manufacturing method der semiconductor device for wet etching the second layer, the first layer is p-type semiconductor layer, the second layer is an n-type semiconductor layer, the n-type semiconductor layer The n-type semiconductor layer is wet etched while irradiating light having energy larger than the band gap energy and measuring the surface electrode potential of the semiconductor substrate, so that the surface electrode potential of the semiconductor substrate becomes the second layer. A method of manufacturing a semiconductor device, comprising: etching is stopped by applying a negative potential to the surface of the semiconductor substrate in a potential change region where the potential of the first layer changes to the electrode potential of the first layer .
[0015]
Apparatus for producing a locking Ru semi conductor arrangement to the present invention includes an etching solution for immersing the semiconductor substrate, as it is etched in this etching solution, the potential difference measuring device for measuring the surface electrode potential of the semiconductor substrate, in the etching An apparatus for manufacturing a semiconductor device comprising an etching stop means for stopping etching due to a change in surface electrode potential of the semiconductor substrate, wherein the etching stop means applies a negative potential to the surface of the immersed semiconductor substrate. A semiconductor device manufacturing apparatus characterized by being a power supply to be applied .
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a configuration diagram of a semiconductor device manufacturing apparatus used in the method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a wet-etched semiconductor substrate and measurement of the surface potential of the semiconductor substrate. It is explanatory drawing which is limited and shown and simplified.
1 and 2, 1 is an etching solution, 2 is a semiconductor substrate, 20 is a semiconductor substrate body, 21 is a first layer, 22 is a second layer, and the first layer 21 and the second layer described above. Each 22 has a different electrode potential. 3 is a semiconductor substrate holder, 4 is an etching tank, 7 is a magnetic stirrer, 8 is a reference electrode, 81 is a glass capillary tube of the reference electrode 8, 82 is an etching region, 9 is a potentiometer, and 6 is a potentiometer with the semiconductor substrate 2. Connection electrodes 10 for connecting to 9 are resist films.
In the present embodiment, the semiconductor substrate 2 is formed by laminating I-type AlAs and II-type GaAs as the first layer 21 and the second layer 22 on the semiconductor substrate body 20 made of sapphire. As the etching solution, a mixed solution of hydrogen peroxide and tartaric acid is used.
[0020]
As described above, in order to electrically connect the semiconductor substrate 2 on which the first layer 21 and the second layer 22 are stacked, and the potentiometer 9, the connection electrode 6 is connected to the first layer 21. Connect to the side wall. In this case, the region other than the etching region 82 on the surface of the semiconductor substrate 2 is covered with the resist film 10 to prevent contact with the etching solution 1.
In the present embodiment, since an insulating sapphire substrate is used for the semiconductor substrate main body 20, the first layer 21 is in electrical contact. However, when a conductive substrate is used, a connection electrode is connected to the substrate. It is also possible. However, in that case, it is necessary to cover the entire surface of the semiconductor substrate except for the etching region 82 with a resist film or the like to prevent contact with the etching solution.
[0021]
Next, the semiconductor substrate 2 is immersed in the etching solution 1 and etching of the second layer 22 is started. At the same time, in the vicinity of the etching region 82, a glass capillary connected to a reference electrode 8 made of silver / silver chloride. The electrode 81 is installed, and the potential difference between the surface potential of the semiconductor substrate 2 and the reference electrode 8 is measured by the potential difference measuring device 9.
[0022]
FIG. 3 is a characteristic diagram showing the potential change of the surface potential of the semiconductor substrate with the etching time when wet etching is performed as described above. In the figure, the vertical axis represents the electrode potential, and the horizontal axis represents the etching time.
As shown in the figure, the surface potential of the semiconductor substrate is measured by measuring the electrode potential (second potential in the figure) of the second layer in the state A2 where the bottom surface of the etching region is in the range of the second layer, In the state A1 in which the bottom surface reaches the first layer and is in the range of the first layer, the electrode potential (first potential in the figure) of the first layer is measured, and the first potential is measured from the second potential. There is a change region A1-A2 that changes to a potential.
Even when the bottom surface of the etching region reaches the first layer, the second layer remains on the side surface of the etching region, but the potential of the first layer at the bottom surface of the etching region having the lowest electrical resistance becomes dominant. The measurement potential corresponds to the potential of the first layer.
[0023]
As described above, by measuring the electrode potential on the surface of the semiconductor substrate during wet etching, the etching state can be monitored, and the point where wet etching should be stopped can be determined with high accuracy.
That is, in the present invention, since the wet etching state can be monitored, the stop of the wet etching can be accurately determined, and the processing accuracy can be improved.
[0024]
Embodiment 2. FIG.
In Embodiment 1, the case where the second layer is a typical gallium nitride (GaN) of n-type nitride semiconductors will be described.
The dissolution reaction of an alkaline solution of gallium nitride (GaN) in an etching solution generally involves holes as shown by the following formula (1).
GaN + 6OH + 3h + → GaO 3 3 + 0 · 5N 2 + 3H 2 O (1)
(In the formula, h + represents a hole.)
[0025]
FIG. 4 is an explanatory diagram for explaining the dissolution reaction of the nitride semiconductor (n-type semiconductor) in contact with the etching solution at the time of wet etching using a band model of the nitride semiconductor, where Ec is the conduction band edge. , Ef is the Fermi level, and Ev is the valence band edge.
[0026]
As shown in the above equation, in order for the nitride semiconductor to dissolve in the liquid, it is necessary that holes are diffused to the interface between the semiconductor and the solution and consumed in the reaction process.
Considering that the hole concentration at the interface between the semiconductor and the solution determines the dissolution rate of the semiconductor, as shown in FIG. 4, the conduction of electrons in the n-type semiconductor is usually carried by electrons in the conduction band. Since it is usually low, etching does not proceed as it is.
However, by applying a power source for applying a positive potential to the surface of the immersed semiconductor substrate to the manufacturing apparatus used in the first embodiment, and applying a positive potential to the surface of the semiconductor substrate being etched, As shown in FIG. 6, it is possible to increase the etching rate by generating a potential gradient inside the semiconductor, increasing the rate at which valence band holes diffuse into the nitride semiconductor / solution interface. FIG. 6 is an explanatory diagram using a band model of a semiconductor substrate in contact with an etching solution when a positive potential is applied to the surface of the semiconductor substrate during etching.
[0027]
Embodiment 3 FIG.
In Embodiment 2, by applying a positive potential to the surface of the semiconductor substrate being etched, a potential gradient is generated inside the semiconductor, and the rate at which valence band holes diffuse into the nitride semiconductor and solution interface is increased. Instead of adding a light source for irradiating the immersed semiconductor substrate with light having a photon energy larger than the band gap energy of the semiconductor to the manufacturing apparatus used in the first embodiment, the semiconductor substrate being etched is applied to the semiconductor substrate being etched. By irradiating the light, electrons are excited inside the n-type semiconductor to form holes, and the etching proceeds.
FIG. 5 is an explanatory diagram for explaining, using a band model of a semiconductor substrate in contact with an etching solution, when light having an energy larger than the band gap energy is irradiated in the second embodiment of the present invention. In the figure, hν represents the energy of the irradiation light, and the dotted line with arrows represents the direction of movement of electrons or holes.
[0028]
That is, when light is irradiated, charge separation occurs inside the nitride semiconductor and holes are generated in the valence band. During etching, these holes are diffused and consumed at the GaN / solution interface. To advance.
[0029]
Note that, for a p-type semiconductor, even when light having energy greater than or equal to the band gap is not irradiated, holes are present in the valence band, so that the light irradiation hardly affects the etching rate.
[0030]
In the present embodiment, as in the second embodiment, by applying a positive potential to the surface of the semiconductor substrate being etched, a potential gradient is generated inside the semiconductor as shown in FIG. The rate at which the positive holes diffuse into the nitride semiconductor / solution interface can be increased.
[0031]
FIG. 7 is a configuration diagram showing a configuration of a semiconductor substrate etched by the semiconductor device manufacturing method of the present embodiment, in which 61 is a sapphire substrate as a semiconductor substrate body, and 62 is a p-type GaN film (first layer). The film thickness is 200 nm), 63 is an n-type GaN film (film thickness of 600 nm) as a second layer, and 64 is a mask film. All except 64 mask films were laminated by metal organic vapor phase deposition (MO-CVD).
[0032]
At present, the stripe-type LD as shown in FIG. 12 is not realized with a wide band gap semiconductor such as GaN, but in the future, it is essential to develop an LD having a stripe structure with excellent productivity.
In order to realize a stripe-type LD structure similar to that shown in FIG. 12, a technique for forming stripe windows with high controllability by wet etching is required. Therefore, the substrate shown in FIG. 7 was formed as a model structure, and a wet etching experiment was conducted.
[0033]
FIG. 8 is a configuration diagram of the manufacturing apparatus used in this embodiment, 2 is a semiconductor substrate shown in FIG. 7, 5 is a UV irradiation Xe light source, and 5A is a UV light guide made of an optical fiber. In the present embodiment, a potassium hydroxide solution (1 mol / l) is used as the wet etching solution 1, and the capillary tube and the reference electrode 8 formed of silver / silver chloride are connected from the vicinity of the etching region of the semiconductor substrate. did. The UV light is irradiated onto the entire surface of the GaN semiconductor substrate 2 using the UV light guide 5A, and the potential difference between the connection electrode 6 connected to the side surface of the first layer and the reference electrode is measured using the potentiometer 9 while etching. I did it.
[0034]
FIG. 9 is a characteristic diagram showing changes in the surface potential of the semiconductor substrate surface due to the etching time when the semiconductor substrate 2 having the cross-sectional structure shown in FIG. 7 is wet-etched while irradiating UV light as described above.
In the region where the n layer at the initial stage of etching is etched, the potential is −1.33 V (vs Ag / AgCl), but when the P layer is exposed on the surface, the potential changes to −0.83 V (vs Ag / AgCl). To do. From this, the etching state of the sample can be monitored by monitoring the electrode potential on the surface of the semiconductor substrate during etching.
[0035]
In FIG. 9, for example, when the light irradiation is stopped when the electrode potential on the surface of the semiconductor substrate reaches ± 0.1 V of the electrode potential of the P layer (measured in advance), the etching rate is reduced and etching is performed. Stops, and the in-plane variation after etching becomes about ± 0.1 μm.
[0036]
Embodiment 4 FIG.
FIG. 10 is a configuration diagram of the manufacturing apparatus used in the present embodiment. In the manufacturing apparatus of FIG. 8, a power source (potentiostat) 11 having a platinum counter electrode 12 is further used.
In the third embodiment, the semiconductor substrate was wet etched in the same manner as in the third embodiment except that the manufacturing apparatus of FIG. 10 was used.
[0037]
Similar to the third embodiment, a characteristic diagram similar to FIG. 9 was obtained. Although the etching stop time is determined in the same manner as in the third embodiment, in the third embodiment, the etching rate is reduced by stopping the illumination, but when etching is performed under fluorescent lamp illumination, it is generated from the fluorescent lamp. Etching does not stop completely because the light component contains a wavelength component in the ultraviolet region. However, in this embodiment, the etching can be completely stopped by applying a negative potential to the surface of the semiconductor substrate by the potentiostat 11 simultaneously with the stop of the light irradiation.
Actually, it was found that the etching was stopped by stopping the light irradiation and applying the cathode bias to −2 V, and the in-plane variation after etching stopped within ± 0.05 μm with good controllability.
[0038]
FIG. 11 is an explanatory diagram showing a band structure of GaN electrons when a potential of −2 V is applied to a semiconductor substrate to stop etching in this embodiment.
That is, the holes in the valence band generated by the charge separation by light irradiation are bent downward so that the diffusion to the GaN / solution interface is prevented and the etching is completely stopped.
[0039]
Embodiment 5. FIG.
In FIG. 7, a semiconductor substrate in which the semiconductor substrate body 61 is a Si substrate, the second layer 62 is a p-type SiC film (thickness 200 nm), and the first layer 63 is an n-type SiC film (thickness 600 nm) is used. Performs wet etching in the same manner as in the third embodiment.
[0040]
However, in the case of SiC, the potential difference is different from that of GaN. In this case, a 2.5% HF aqueous solution was used as the solution. In this case, when the etching region changes from the n layer to the p layer, it is observed that the difference between the electrode potential of the n layer and the electrode potential of the p layer is +0.8 V, and the wet etching state can be monitored by measuring the potential. I found out. When the electrode potential is changed to the electrode potential of the p layer, UV irradiation is stopped and −2 V cathode bias is applied. As a result, the etching control region may be ± 0.05 μm or less. all right.
[0041]
Embodiment 6 FIG.
In Embodiment Mode 3, sulfuric acid or citric acid may be used as an etchant. In order to accelerate the reaction, hydrogen peroxide may be added to the etching solution.
The same effect can be obtained even if a mixed solution of hydrofluoric acid and an acid that does not etch GaN by itself is used as an etchant. A combination of phosphoric acid and hydrofluoric acid, hydrochloric acid and hydrofluoric acid, sulfuric acid and hydrofluoric acid, tartaric acid and hydrofluoric acid, acetic acid and hydrofluoric acid, or formic acid and hydrofluoric acid may be used.
Hydrogen peroxide may be added to accelerate the reaction in the mixed etching solution of acids. Further, it may be diluted with water, sodium hydroxide or ammonium fluoride in order to reduce the etch rate.
[0042]
Embodiment 7 FIG.
In Embodiment 3, the material to be wet-etched is not limited to GaN, but gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), indium phosphide (InP), indium gallium phosphide (InGaP), gallium aluminum phosphide (GaAlP), Si or aluminum gallium indium phosphide (AlGaInP) may be used. As a method for manufacturing a semiconductor substrate to be wet-etched, a molecular beam epitaxy method (MBE) or a Czochralski method (CZ) may be used in addition to the manufacturing method by MO-CVD shown in Embodiment Mode 3.
[0043]
【The invention's effect】
Method of manufacturing a semi-conductor device of the present invention, on a semiconductor substrate body, while measuring the first layer and the surface electrode potential of the semiconductor substrate provided with a second layer in this order, each with different electrode potentials, the The method of wet-etching the second layer can monitor the etching state and has an effect of improving the processing accuracy. In the first or second method for manufacturing a semiconductor device, the first layer is a p-type semiconductor layer and the second layer is an n-type semiconductor layer, and the energy is larger than the band gap energy of the n-type semiconductor layer. The method of wet etching the n-type semiconductor layer while measuring the surface electrode potential of the semiconductor substrate by irradiating with light having the effect of improving the etching accuracy of the n-type semiconductor layer. Further, there is an effect that the processing accuracy is improved by a method in which etching is stopped in a potential change region where the surface electrode potential of the semiconductor substrate changes from the electrode potential of the second layer to the electrode potential of the first layer. Moreover, the etching in the potential change region is stopped by applying a negative potential to the surface of the semiconductor substrate, which has the effect of further improving the etching accuracy of the n-type semiconductor layer.
[0045]
The method of manufacturing a semi-conductor device of the present invention, p-type semiconductor layer is a first layer, the second layer is an n-type semiconductor layer, while a positive potential is applied to the surface of the semiconductor substrate, n-type semiconductor layer The wet etching method has an effect of improving the etching accuracy of the n-type semiconductor layer.
[0047]
The method of manufacturing a semi-conductor device of the present invention, while applying a positive potential to the semiconductor substrate surface, a method of wet etching the n-type semiconductor layer has the effect of especially improving the etch rate.
[0048]
The method of manufacturing a semi-conductor device of the present invention, to stop the etching at a potential change region, the method carried out by stopping the light irradiation has the effect of further improving the etching accuracy of the n-type semiconductor layer.
[0050]
Apparatus for manufacturing a semi-conductor device of the present invention, the etching solution immersing the semiconductor substrate, as it is etched in this etching solution, the potential difference measuring device for measuring the surface electrode potential of the semiconductor substrate, the semiconductor being etched An etching stop means for stopping etching according to a change in the surface electrode potential of the substrate is provided, which has an effect of improving the etching processing accuracy. Further, the etching stop means is a power source that applies a negative potential to the surface of the immersed semiconductor substrate, and there is an effect that the processing accuracy of etching of the n-type semiconductor layer is improved.
[0051]
Apparatus for manufacturing semi-conductor devices of the present invention, by Rukoto includes a light source for irradiating light to the immersed surface of the semiconductor substrate, there is an effect that the speed of etching increases.
[0052]
Apparatus for manufacturing semi-conductor devices of the present invention, by Rukoto comprises a power source for applying a positive potential on the surface of the immersed semiconductor substrate, there is an effect that the speed of the etching of the n-type semiconductor layer is increased.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a semiconductor device manufacturing apparatus used in a semiconductor device manufacturing method according to an embodiment of the present invention;
FIG. 2 is an explanatory diagram showing a simplified view of FIG. 1 limited to a wet-etched semiconductor substrate and measurement of the surface potential of the semiconductor substrate.
FIG. 3 is a characteristic diagram showing a potential change of a surface potential of a semiconductor substrate according to an etching time according to the embodiment.
FIG. 4 is an explanatory diagram for explaining a dissolution reaction of a nitride semiconductor (n-type semiconductor) in contact with an etching solution according to the embodiment using a band model of the nitride semiconductor.
FIG. 5 is an explanatory diagram using a band model of a semiconductor substrate in contact with an etching solution when irradiated with light having energy larger than the band gap energy according to the embodiment.
FIG. 6 is an explanatory diagram using a band model of a semiconductor substrate in contact with an etching solution when a positive potential is applied to the surface of the semiconductor substrate being etched according to the embodiment.
7 is a configuration diagram showing a configuration of a semiconductor substrate etched by the semiconductor device manufacturing method of the embodiment. FIG.
FIG. 8 is a configuration diagram of a manufacturing apparatus used in the embodiment.
FIG. 9 is a characteristic diagram showing a change in the surface electrode potential of the semiconductor substrate according to the etching time of the semiconductor substrate according to the embodiment.
FIG. 10 is a configuration diagram of a manufacturing apparatus used in the embodiment.
FIG. 11 is an explanatory diagram showing a band structure of GaN electrons when a negative potential is applied to a semiconductor substrate in the embodiment.
FIG. 12 is a cross-sectional view of a conventional semiconductor laser device having a current stripe structure.
[Explanation of symbols]
Ec conduction band edge, Ef Fermi level, Ev valence band edge, hν irradiation light energy, 1 etching solution, 2 semiconductor substrate, 5 light source, 20 semiconductor substrate body, 21 first layer, 22 second layer, 82 etching region, 9 potentiometer, 6 connection electrodes, 10 resist film, 11 power supply.

Claims (2)

半導体基板本体上に、各々異なる電極電位を有する第1の層と第2の層とをこの順に設けた半導体基板の表面電極電位を測定しながら、上記第2の層をウエットエッチングする半導体装置の製造方法であって、
上記第1の層がp型半導体層、上記第2の層がn型半導体層であり、上記n型半導体層のバンドギャップエネルギより大きなエネルギを有する光を照射し、上記半導体基板の表面電極電位を測定しながら、上記n型半導体層をウエットエッチングして、
上記半導体基板の表面電極電位が、上記第2の層の電極電位から上記第1の層の電極電位へ変化する電位変化領域で上記半導体基板表面に負の電位を印加することによりエッチングを停止することを特徴とする半導体装置の製造方法。
A semiconductor device in which the second layer is wet-etched while measuring the surface electrode potential of the semiconductor substrate in which the first layer and the second layer having different electrode potentials are provided in this order on the semiconductor substrate body. A manufacturing method comprising:
The first layer is a p-type semiconductor layer, the second layer is an n-type semiconductor layer, and the surface electrode potential of the semiconductor substrate is irradiated with light having energy larger than the band gap energy of the n-type semiconductor layer. The n-type semiconductor layer is wet etched while measuring
Etching is stopped by applying a negative potential to the surface of the semiconductor substrate in a potential change region where the surface electrode potential of the semiconductor substrate changes from the electrode potential of the second layer to the electrode potential of the first layer. method of manufacturing a semi-conductor device you wherein a.
半導体基板を浸漬するエッチング液と、このエッチング液でエッチングされる際の、上記半導体基板の表面電極電位を測定する電位差測定器と、エッチング中の上記半導体基板の表面電極電位の変化により、エッチングを停止するエッチング停止手段とを備えた半導体装置の製造装置であって、
上記エッチング停止手段が、浸漬された上記半導体基板の表面に負の電位を印加する電源であることを特徴とする半導体装置の製造装置。
Etching is performed by an etching solution for immersing the semiconductor substrate, a potential difference measuring device for measuring the surface electrode potential of the semiconductor substrate when etched with the etching solution, and a change in the surface electrode potential of the semiconductor substrate during etching. An apparatus for manufacturing a semiconductor device comprising an etching stop means for stopping,
The etching stop means, apparatus for producing a semi-conductor device you characterized in that the immersed surface of the semiconductor substrate is a power supply for applying a negative potential.
JP2001253991A 2001-08-24 2001-08-24 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus used therefor Expired - Fee Related JP4151247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001253991A JP4151247B2 (en) 2001-08-24 2001-08-24 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001253991A JP4151247B2 (en) 2001-08-24 2001-08-24 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus used therefor

Publications (2)

Publication Number Publication Date
JP2003068698A JP2003068698A (en) 2003-03-07
JP4151247B2 true JP4151247B2 (en) 2008-09-17

Family

ID=19082218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001253991A Expired - Fee Related JP4151247B2 (en) 2001-08-24 2001-08-24 Semiconductor device manufacturing method and semiconductor device manufacturing apparatus used therefor

Country Status (1)

Country Link
JP (1) JP4151247B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103924287B (en) * 2014-05-04 2016-09-28 大连理工大学 Electroluminescent chemically polishing method
JP7065717B2 (en) * 2018-07-13 2022-05-12 株式会社Screenホールディングス Substrate etching method

Also Published As

Publication number Publication date
JP2003068698A (en) 2003-03-07

Similar Documents

Publication Publication Date Title
US4613417A (en) Semiconductor etching process
EP0234955A2 (en) Semiconductor laser with mesa stripe waveguide structure and manufacturing method thereof
US8263500B2 (en) Photoelectrochemical etching for laser facets
US5508225A (en) Method for manufacturing semiconductor visible laser diode
CA1177149A (en) Light source with a semiconductor junction, particularly a laser source and a process for producing such a source
JP4151247B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus used therefor
JP2003158113A (en) Method of manufacturing semiconductor device and etching device
WO2019184063A1 (en) Resonant cavity surface passivation film of semiconductor laser device, manufacturing method and device
JP4537549B2 (en) Method for manufacturing compound semiconductor device
JP3097557B2 (en) Method for manufacturing semiconductor device
JPH07105382B2 (en) Fabrication process of semiconductor device including vapor phase etching
JP3736319B2 (en) Manufacturing method of semiconductor device
US5559058A (en) Method for producing native oxides on compound semiconductors
RU2065644C1 (en) Method of manufacture of photodetector cell based on multilayer heterostructures ga as/al ga as
US5674779A (en) Method for fabricating a ridge-shaped laser in a channel
JP2002270572A (en) Method and system for fabricating semiconductor device
JP2000232094A (en) Dry etching method for compound semiconductor and compound semiconductor element
US6306674B1 (en) Method for etching multilayer compound semiconductor material
JP2002151792A (en) Semiconductor laser device and its manufacturing method
JP2003249481A (en) Method for fabricating semiconductor device
JP2833572B2 (en) Method for manufacturing semiconductor device
JP2006080274A (en) Etching method and manufacturing method of semiconductor device
JP2003234324A (en) Manufacturing method of semiconductor device, and etching apparatus
KR20220050430A (en) Semiconductor laser diode device and manufacturing method
Moutonnet Maskless photoassisted etching of N-type Ga 0.47 In 0.53 As in basic solutions

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees