JP4150684B2 - Receiving apparatus and method thereof - Google Patents
Receiving apparatus and method thereof Download PDFInfo
- Publication number
- JP4150684B2 JP4150684B2 JP2004040482A JP2004040482A JP4150684B2 JP 4150684 B2 JP4150684 B2 JP 4150684B2 JP 2004040482 A JP2004040482 A JP 2004040482A JP 2004040482 A JP2004040482 A JP 2004040482A JP 4150684 B2 JP4150684 B2 JP 4150684B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- baseband
- baseband signals
- receiving
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本発明は、ＩＦ帯以降の処理をオールデジタル化とすることで、小型化および低消費電力化を実現する受信装置及びその方法に関する。 The present invention relates to a receiving apparatus and method for realizing miniaturization and low power consumption by making the processing after the IF band all-digital.
デジタル信号を変調し、伝送するデジタル変調方式として、ＦＳＫ（周波数偏位変調（Frequency Shift Keying、「ＦＳＫ 」という）方式がある。図８は、このＦＳＫ方式で変調された信号（以下、ＦＳＫ信号という）をゼロクロス検波する従来の受信装置の構成例を示す図である（例えば、非特許文献１参照）。ゼロクロス検波とは、ＦＳＫ変調波のＩ信号が、振幅ゼロの線をクロスする時の方向（立上りまたは立下り）と、該時点におけるＱ信号の値（ＨｉｇｈまたはＬｏｗ）の関係を用いて２つの搬送周波数の識別を行うことを言う。当然、Ｑ信号が振幅ゼロの線をクロスする時も同等である。 As a digital modulation scheme for modulating and transmitting a digital signal, there is an FSK (Frequency Shift Keying, “FSK”) scheme. FIG. 8 shows a signal modulated by this FSK scheme (hereinafter referred to as an FSK signal). (For example, refer to Non-Patent Document 1) Zero cross detection is a case where an I signal of an FSK modulated wave crosses a zero amplitude line. This means that the two carrier frequencies are identified using the relationship between the direction (rising or falling) and the value of the Q signal (High or Low) at that point in time. The time is equivalent.
以下、同図を用いてこの受信装置の動作を説明する。 Hereinafter, the operation of this receiving apparatus will be described with reference to FIG.
同図において、アンテナ１から入力されたＲＦ帯の受信信号は、乗算器２−１において、局部発振器３−１から出力される信号と乗算され、ＩＦ帯にダウンコンバートされる。ＩＦ帯にダウンコンバートされた受信信号は、バンドパスフィルタ（ＢＰＦ）４、およびリミッタ５−１を介して、乗算器２−２と乗算器２−３に入力される。乗算器２−２、２−３には、局部発信器３−２からの信号が入力される。ただし、乗算器２−３に対してはπ／２位相シフタ６を介して入力されているので、π／２の位相差がある局部発信器３−２からの信号が乗算される。そして、乗算器２−２、２−３の出力から、複素ベクトル表現が可能な一組のベースバンド信号（Ｉ（In-Phase Axis）信号、Ｑ（Quadrature-Phase Axis）信号）が得られる。ここで得られたベースバンド信号は、その後、フリップフロップ（Ｄ−ＦＦ）７７−１、７−２においてクロック発生器８からのクロックにてラッチされ、検波部に出力される。この出力信号は、検波部でのゼロクロス検波（後述する）によって“１”または“０”のデータ判定が行われた後、出力端子１３から判定されたデータが出力される。
In the figure, a received signal in the RF band input from the
続いて、図９を用いて、図８に示すフリップフロップ７−１、７−２以降のゼロクロス検波の動作について説明する。本例では、“１”のデータを伝送する場合、信号点が左回りとなる周波数偏位、“０”のデータを伝送する場合、信号点が右回りとなる周波数偏位とするＦＳＫを行うものとする。以下、同図の（ａ）の場合を取上げて説明する。 Next, the operation of zero cross detection after the flip-flops 7-1 and 7-2 shown in FIG. 8 will be described with reference to FIG. In this example, when transmitting “1” data, FSK is performed with a frequency deviation in which the signal point is counterclockwise, and when transmitting “0” data, FSK is performed with a frequency deviation in which the signal point is clockwise. Shall. Hereinafter, the case of FIG.
同図において、信号点が左廻り（データ“１”の伝送）でIn-Phase Axisを横切る場合、Ｉ信号は＋１（フリップフロップ７−１の出力）となり、Ｑ信号は−１から＋１に変化（フリップフロップ７−２の出力）する。この変化は、遅延器９−２および加算器１０−２を用いて検出することが可能であり、本例の場合、加算器１０−２からは＋２のパルスが得られる。そして、該パルスに対して、フリップフロップ７−１からの出力である+１が乗算器２−５において乗算され、該乗算器２−５からは＋２のパルスが出力される。 In the figure, when the signal point goes counterclockwise (transmission of data “1”) and crosses the In-Phase Axis, the I signal becomes +1 (output of the flip-flop 7-1), and the Q signal changes from −1 to +1. (Output of flip-flop 7-2). This change can be detected using the delay unit 9-2 and the adder 10-2. In this example, a +2 pulse is obtained from the adder 10-2. The pulse is multiplied by +1 which is an output from the flip-flop 7-1 in the multiplier 2-5, and a pulse of +2 is output from the multiplier 2-5.
上記パルスは、加算器１０−３において、乗算器２−４から出力される信号と加算されるが、該乗算器２−４からは０が出力されているので、加算器１０−３からは、そのまま。＋２が出力される。このような動作を行うことにより、左廻り（“１”伝送時）の場合、＋２、右回り（“０”伝送時）の場合、−２のパルスが得られる。なお、同図中、(b)から(h)についても、上記同様に動作する。 The pulse is added to the signal output from the multiplier 2-4 in the adder 10-3, but 0 is output from the multiplier 2-4. As it is. +2 is output. By performing such an operation, a pulse of +2 is obtained when counterclockwise (when “1” is transmitted), and −2 when clockwise (when “0” is transmitted). In the figure, the same operation is performed for (b) to (h).
図８に戻り、ゼロクロスカウンタ１１および符号判定部１２では、パルスの符号（＋または−）を計測することで、伝送したデータ（“１”または“０”）が判定され、判定されたデータが出力端子１３より出力される。
Returning to FIG. 8, the zero cross counter 11 and the
上記のようなゼロクロス検波では、送信装置の周波数ドリフトまたはフェージングにより発生するドップラーシフトの影響で、受信信号の周波数偏位（図９に示した信号点の位相の回転量）が変化して、Ｉ軸またはＱ軸を通過することが生じない場合がある。つまり、前述した信号の変化（−１から＋１、または＋１から−１）が得られないため、正しいデータを検出することが不可能となる。 In the zero cross detection as described above, the frequency deviation of the received signal (the amount of rotation of the phase of the signal point shown in FIG. 9) changes due to the influence of the Doppler shift caused by the frequency drift or fading of the transmission device, and I There is a case where passing through the axis or the Q axis does not occur. That is, since the signal change (-1 to +1 or +1 to -1) described above cannot be obtained, correct data cannot be detected.
そこで、この問題を解決する方法として、非特許文献１及び非特許文献２に記載されているように、複数組のベースバンド信号を用いることで、π／２〔ｒａｄ〕以下の位相の回転量となった場合でも、ゼロクロスの発生を可能とし、受信品質低下を軽減する方法が提案されている。以下、この従来法を、図１０を用いて説明する。図１０は、図８におけるバンドパスフィルタ（ＢＰＦ）４の出力端以降について示す図である。また、図８に示す一点鎖線部分の検波部は、ここでは、検波部２０−１、２０−２として一つのブロックで示している。
Therefore, as a method for solving this problem, as described in
同図において、前述と同様にして生成される一組のベースバンド信号（Ｉ、Ｑ）は、合成回路としてのリニアコンバイナ１４に入力される。リニアコンバイナ１４では、下記（１）式にしたがって処理を行うことで、複数組のベースバンド信号（Ｉ（ｋ）、Ｑ（ｋ））（ｋは、第ｋ組を表す）が得られる。なお、リミッタ５−２〜５−５は下記（１）式の処理を実行する必要があるため、リニアコンバイナ１４の後段に配置されている。
（式１）
Ｉ（ｋ）＝Ｉ×ｃｏｓθ（k）＋Ｑ×ｓｉｎθ（ｋ）
Ｑ（ｋ）＝１Ｉ×ｓｉｎθ（k）＋Ｑ×ｃｏｓθ（ｋ）
続いて、図１１を用いて、上記の従来法における複数組のベースバンド信号Ｉ（ｋ）、Ｑ（ｋ）が得られる様子を説明する。図中、黒丸は、ある瞬間の信号点を表している。また、同図に示す例は、ｋ＝２の場合について示したものである。
In the figure, a set of baseband signals (I, Q) generated in the same manner as described above is input to a linear combiner 14 as a synthesis circuit. In the linear combiner 14, a plurality of sets of baseband signals (I (k) , Q (k) ) (k represents the k-th set) are obtained by performing processing according to the following equation (1). The limiters 5-2 to 5-5 need to execute the processing of the following formula (1), and are therefore arranged at the subsequent stage of the linear combiner 14.
(Formula 1)
I (k) = I × cos θ (k) + Q × sin θ (k)
Q (k) = 1I × sin θ (k) + Q × cos θ (k)
Next, the manner in which a plurality of sets of baseband signals I (k) and Q (k) in the conventional method are obtained will be described with reference to FIG. In the figure, black circles represent signal points at a certain moment. Further, the example shown in the figure shows a case where k = 2.
同図に示すように、一つの信号であっても、軸を回転することにより複数組のベースバンド信号（Ｉ（１），Ｑ（１）とＩ（２），Ｑ（２））を得ることができる。 As shown in the figure, a plurality of sets of baseband signals (I (1) , Q (1) and I (2) , Q (2) ) are obtained by rotating the shaft even for a single signal. be able to.
このようにして得られるベースバンド信号Ｉ（ｋ）、Ｑ（ｋ）は、それぞれのリミッタ５−２〜５−５を介してフリップフロップ７−３〜７−６に入力される。そして、フリップフロップ７−３〜７−６でラッチされた信号は、それぞれの検波部２０−１、２０−２に入力される。検波部２０−１、２０−２の動作は、図８に示す検波部と同様である。検波部２０−１、２０−２から出力された信号は、ゼロクロスカウンタ１１−２を介して符号判定部１２で処理された後、出力端子１３から判定されたデータが出力される。
上述した、従来法によれば、複数組のベースバンド信号を生成することにより、周波数ドリフトまたはドップラーシフトまたは低変調指数時に発生するゼロクロスロスに起因する伝送品質の低下を軽減することが可能となる。 According to the conventional method described above, by generating a plurality of sets of baseband signals, it is possible to reduce a decrease in transmission quality due to frequency drift, Doppler shift, or zero cross loss that occurs at a low modulation index. .
しかしながら、従来法では、Ｉ信号およびＱ信号を生成するために、乗算器などのアナログ回路を用いるため、調整が複雑となること、小型化が困難であること、消費電力を低減できないこと等の問題が存在する。また、変調方式としてＦＳＫを適用し、複数組のベースバンド信号によるゼロクロス検波を実行する場合、さらにリニアコンバイナなどのアナログ回路が必要となるので、さらに、回路調整の複雑さ、小型化の困難さ、消費電力低減の困難さが増大していた。 However, in the conventional method, since an analog circuit such as a multiplier is used to generate the I signal and the Q signal, adjustment is complicated, downsizing is difficult, and power consumption cannot be reduced. There is a problem. In addition, when FSK is applied as a modulation method and zero-cross detection using a plurality of sets of baseband signals is performed, an analog circuit such as a linear combiner is required, which further complicates circuit adjustment and makes it difficult to reduce the size. The difficulty of reducing power consumption has increased.
こうした問題に対し、ＲＦ／アナログ部を最小限に押さえたソフトウェア無線の技術が有望とされているが、同技術では、高周波信号を直接デジタル化することにより、アナログ処理をデジタル信号処理に置き換えるため、超高速のＡＤコンバータが欠かせない。すなわち、アナログ処理と同等の特性を得るためには、ビット数が多い（高分解能な）ＡＤコンバータが必要となり、消費電力を低減できないと言う問題が発生する。 Software radio technology that minimizes the RF / analog part is considered promising for such problems, but in this technology, analog processing is replaced with digital signal processing by directly digitizing high-frequency signals. An ultra high-speed AD converter is indispensable. In other words, in order to obtain characteristics equivalent to those of analog processing, an AD converter having a large number of bits (high resolution) is required, which causes a problem that power consumption cannot be reduced.
本発明は、上記のような問題点に鑑みてなされたもので、その課題とするところは、ＩＦ帯以降のアナログ回路をデジタル化することにより、小型化および低消費電力化を実現することのできる受信装置およびその方法を提供することである。 The present invention has been made in view of the above-described problems, and the problem is to realize downsizing and low power consumption by digitizing analog circuits after the IF band. It is to provide a receiving device and a method thereof.
上記課題を解決するため、本発明は、請求項１に記載されるように、無線信号を受信しているであって、無線周波数帯の受信信号を受信する受信手段と、複数の異なるタイミングを生成するタイミング生成手段と、前記受信手段により受信した受信信号を、前記生成される複数の異なるタイミングでサンプリングすることで、複素ベクトル表現が可能な一組または複数組のベースバンド信号を生成するベースバンド信号生成手段と、前記ベースバンド信号生成手段により生成される一組または複数組のベースバンド信号を用いて前記受信信号の検波を行う検波手段と、を備えることを特徴としている。
In order to solve the above-mentioned problem, the present invention, as described in
また、本発明の請求項２によれば、前記受信装置であって、前記タイミング生成手段は、前記無線周波数帯の受信信号をそれぞれ異なる時間遅延させて生成する、または前記受信信号をサンプリングするクロックをそれぞれ異なる時間遅延させて生成することを特徴としている。 According to a second aspect of the present invention, in the receiving device, the timing generation unit generates the reception signal of the radio frequency band with different time delays or samples the reception signal. Are generated with different time delays.
また、本発明の請求項３によれば、前記受信装置であって、前記ベースバンド信号生成手段は、前記複素表現が可能なある一組のベースバンド信号を生成するタイミングの間隔として、無線周波数帯の受信信号の中心周波数を所定の位相回転量だけ位相回転させる値とすることを特徴としている。 According to a third aspect of the present invention, in the reception device, the baseband signal generation means generates a set of baseband signals capable of the complex representation as a timing interval. The center frequency of the received signal in the band is set to a value for phase rotation by a predetermined phase rotation amount.
また、本発明の請求項４によれば、前記受信装置であって、前記位相回転量を、（π／２＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する値とすることを特徴としている。
According to
また、本発明の請求項５によれば、前記受信装置であって、前記受信信号がＦＳＫ信号の場合、前記ベースバンド信号生成手段により生成される複数組のベースバンド信号を用いてゼロクロス検波を行うゼロクロス検波手段を備えることを特徴としている。 According to claim 5 of the present invention, when the received signal is an FSK signal, zero cross detection is performed using a plurality of sets of baseband signals generated by the baseband signal generating means. It is characterized by comprising zero-cross detection means for performing.
また、本発明の請求項６によれば、前記受信装置であって、前記ゼロクロス検波の検波出力を加算または論理和を行う演算手段と、前記演算手段による加算または論理和の演算結果に基づいて、データの符号判定をする符号判定手段と、を備えることを特徴としている。
According to
また、本発明の請求項７によれば、前記受信装置であって、前記ベースバンド信号生成手段により生成される複数組のベースバンド信号の中から、受信品質に基づいて、ある一組のベースバンド信号を選択するベースバンド信号選択手段を備え、前記ベースバンド信号選択手段により選択されるある一組のベースバンド信号を用いて受信信号を検波することを特徴としている。
According to
本願発明によれば、無線周波数信号を複数の異なるタイミングでサンプリングすることで、複数の位相の異なるベースバンド信号を生成し、その生成したベースバンド信号を用いて、ゼロクロス検波を実行する。これにより、ゼロクロスロスに起因する伝送品質の低下を軽減することができると共に、ＩＦ帯以降のアナログ回路をオールデジタル化することが可能となり、受信装置の小型化および低消費電力化を実現することができる。 According to the present invention, by sampling a radio frequency signal at a plurality of different timings, a plurality of baseband signals having different phases are generated, and zero cross detection is executed using the generated baseband signals. As a result, it is possible to reduce the deterioration in transmission quality due to zero cross loss, and to make all analog circuits after the IF band digital, and to achieve downsizing and low power consumption of the receiving device. Can do.
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（第１の実施形態）
図１は、第１の実施形態における受信装置の構成を示すブロック図である。本実施形態における受信装置は、図８に示した従来の受信装置と基本的構成を同様であるので、各構成要素には同一の符合を付しその説明は省略すると共に、従来の受信装置との差異について詳述する。本発明による受信装置と従来の受信装置と異なる箇所は、図１に示されるように破線で囲んだ部分である。
(First embodiment)
FIG. 1 is a block diagram illustrating a configuration of a receiving device according to the first embodiment. The receiving apparatus in the present embodiment has the same basic configuration as that of the conventional receiving apparatus shown in FIG. 8, and therefore, the same reference numerals are given to the respective constituent elements and the description thereof is omitted. The differences will be described in detail. The difference between the receiving device according to the present invention and the conventional receiving device is a portion surrounded by a broken line as shown in FIG.
また、本実施形態における受信装置は、変調方式としてＦＳＫが適用され、ゼロクロス検波が行われるものと仮定し以下説明を進める。 Further, the receiving apparatus according to the present embodiment will be described below on the assumption that FSK is applied as a modulation method and zero-cross detection is performed.
同図において、アンテナ１から入力されたＲＦ帯の受信信号は、前述したとおり、ＩＦ帯にダウンコンバートされて、リミッタ５から出力される。リミッタ５からの出力信号は、二つのフリップフロップ１０７−１、１０７−２でそれぞれラッチされる。このフリップフロップ１０７−１、１０７−２におけるラッチのタイミングは、ＩＦ帯における中心周波数ｆＩＦが（π／２＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する時間だけ異なる。これは、クロック発生器１０８から出力されるクロックを、遅延器１０９−２で遅延させることで得られる。
In the figure, the received signal in the RF band input from the
また、クロック発生器１０８が出力するクロック周波数は、図２に示されるように、ＩＦ帯における中心周波数ｆＩＦのＭ分の一（Ｍは、自然数）の設定とする。 Further, as shown in FIG. 2, the clock frequency output from the clock generator 108 is set to 1 / M (M is a natural number) of the center frequency f IF in the IF band.
図３は、図１に示す受信装置におけるフリップフロップ１０７−１、１０７−２におけるラッチ動作を説明するための図である。 FIG. 3 is a diagram for explaining a latch operation in flip-flops 107-1 and 107-2 in the receiving apparatus shown in FIG.
本実施形態は、Ｎ＝０（遅延器１０９−１での遅延量は、ｆＩＦ〔Ｈｚ〕がπ／２〔ｒａｄ〕回転する値、つまり１／（４・ｆＩＦ）〔ｓｅｃ〕）、Ｍ＝３（クロック発生器１０８が出力するクロック周波数ｆＣＬＫ〔Ｈｚ〕＝ｆＩＦ〔Ｈｚ〕／３）の場合である。 In this embodiment, N = 0 (the delay amount in the delay unit 109-1 is a value obtained by rotating f IF [Hz] by π / 2 [rad], that is, 1 / (4 · f IF ) [sec]), This is a case where M = 3 (clock frequency f CLK [Hz] = f IF [Hz] / 3 output from the clock generator 108).
同図に示すように、リミッタ５の出力波形（ａ）は、ｆＩＦ〔Ｈｚ〕がπ／２〔ｒａｄ〕回転する時間、つまり１／（４・ｆＩＦ）〔ｓｅｃ〕だけ異なる時間で、ｆＩＦ〔Ｈｚ〕／３の周期でラッチされる。 As shown in the figure, the output waveform (a) of the limiter 5 is the time that f IF [Hz] rotates by π / 2 [rad], that is, the time that differs by 1 / (4 · f IF ) [sec], Latched at a period of f IF [Hz] / 3.
受信信号は、図２に示されるようにｆＩＦ±Δｆ〔Ｈｚ〕で伝送されるので、時間の経過に伴い、ラッチするタイミングにおいて、矩形波の一周期内の位相が異なる。すなわち、受信信号は、複数の異なるタイミングでサンプリングされる。これにより、図９を用いて説明した時と同様に、信号の変化を生成できるので、ゼロクロス検波を実行することが可能となる。 Since the received signal is transmitted at f IF ± Δf [Hz] as shown in FIG. 2, the phase within one cycle of the rectangular wave differs at the latching timing as time elapses. That is, the received signal is sampled at a plurality of different timings. As a result, as in the case described with reference to FIG. 9, a change in signal can be generated, so that zero-cross detection can be performed.
以上の動作により、本実施形態における受信装置では、図９に示すフリップフロップ７−１、７−２の出力信号と同等の信号が得られ、フリップフロップ１０７−１、１０７−２以降の処理を、前述した従来法と同様に実行することで、伝送データが得られる。すなわち、本実施形態によれば、複数のＩＱ軸によるゼロクロス検波を適用する場合であっても、ＩＦ帯からベースバンド帯にダウンコンバートする際に用いる乗算器や、リニアコンバイナなどのアナログ回路が不要となり、ＩＦ帯以降をオールデジタル化することができる。その結果、受信装置の小型化および低消費電力化を実現することが可能となる。 Through the above operation, the receiving apparatus according to the present embodiment can obtain signals equivalent to the output signals of the flip-flops 7-1 and 7-2 shown in FIG. The transmission data is obtained by executing the same as in the conventional method described above. In other words, according to the present embodiment, even when zero cross detection using a plurality of IQ axes is applied, a multiplier used for down-conversion from the IF band to the baseband band and an analog circuit such as a linear combiner are unnecessary. Thus, the IF band and later can be all-digitalized. As a result, it is possible to achieve downsizing and low power consumption of the receiving device.
（第２の実施形態）
図４は、本発明の第２の実施形態における受信装置の構成を示すブロック図である。本実施形態では、三つの組のベースバンド信号を生成して、ゼロクロス検波を実行する場合を示している。なお、図１に示す一点鎖線部分の検波部は、本図では、検波部２００−１、２００−２、２００−３としている。
(Second Embodiment)
FIG. 4 is a block diagram showing a configuration of a receiving apparatus according to the second embodiment of the present invention. In this embodiment, three sets of baseband signals are generated and zero-cross detection is executed. In addition, the detection part of the dashed-dotted line part shown in FIG. 1 is set as the detection part 200-1, 200-2, 200-3 in this figure.
同図において、まず、上記第１の実施形態と同様の処理により、リミッタ５から受信信号が出力される。この受信信号は、六つのフリップフロップ２０７−１〜２０７−６に入力される。 In the figure, first, a received signal is output from the limiter 5 by the same processing as in the first embodiment. This received signal is input to the six flip-flops 207-1 to 207-6.
また、遅延器２０９−１〜２０９−３では、ＩＦ帯における中心周波数ｆＩＦが（π／２＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する遅延時間、遅延器２０９−４では、ＩＦ帯における中心周波数ｆＩＦが（π／６＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する遅延時間、遅延器２０９−５では、ＩＦ帯における中心周波数ｆＩＦが（π／３＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する遅延時間が設定される。この遅延量の設定により、三つの組のベースバンド信号が得られる。ここで、Ｎ＝１とすると、フリップフロップ２０７−１でラッチする信号がＩ信号、フリップフロップ２０７−２でラッチする信号がＱ信号であり、ｆＩＦがπ／２〔ｒａｄ〕位相を回転した第１組のベースバンド信号（Ｉ（１）、Ｑ（１））が得られる。同様に、フリップフロップ２０７−３および２０７−４でラッチする信号が、第２組のベースバンド信号（Ｉ（２）、Ｑ（２））となり、（Ｉ（１）、Ｑ（１））に対してπ／６〔ｒａｄ〕位相を回転した信号と等価である。また、フリップフロップ２０７−５および２０７−６でラッチする信号が、第３組のベースバンド信号（Ｉ（３）、Ｑ（３））となり、（Ｉ（１）、Ｑ（１））に対してπ／３〔ｒａｄ〕位相を回転した信号と等価である。 In the delay units 209-1 to 209-3, a delay time in which the center frequency f IF in the IF band rotates by (π / 2 + 2π × N) [rad] (N is a positive integer), in the delay unit 209-4 , the center frequency f IF is (π / 6 + 2π × N ) (rad) in the IF band (N is a positive integer) delay time which rotates, the delay unit 209-5, the center frequency f IF in the IF band ([pi / 3 + 2π × N) [rad] (N is a positive integer) A delay time for rotation is set. By setting this delay amount, three sets of baseband signals are obtained. Here, when N = 1, the signal latched by the flip-flop 207-1 is the I signal, the signal latched by the flip-flop 207-2 is the Q signal, and f IF has rotated the phase by π / 2 [rad]. A first set of baseband signals (I (1) , Q (1) ) is obtained. Similarly, the signals latched by the flip-flops 207-3 and 207-4 become the second set of baseband signals (I (2) , Q (2) ), and (I (1) , Q (1) ) On the other hand, it is equivalent to a signal rotated by a π / 6 [rad] phase. Further, the signals latched by the flip-flops 207-5 and 207-6 become the third set of baseband signals (I (3) , Q (3) ), and (I (1) , Q (1) ) This is equivalent to a signal obtained by rotating the π / 3 [rad] phase.
すなわち、本実施形態によれば、上記式１において、θ（１）＝０〔ｒａｄ〕、θ（２）＝π／６〔ｒａｄ〕、θ（３）＝π／３〔ｒａｄ〕とした時と同様の処理がなされるので、これにより、複数組のベースバンド信号を生成することが可能となり、ゼロクロスロスを低減することが可能となる。
That is, according to the present embodiment, when the following
図５は、図４に示す受信装置におけるフリップフロップでのラッチ動作を説明するための図である。本例では、分かり易いように、ラッチ前の信号（同図（ａ））を正弦波で表しているが、リミッタ後で得られる波形が矩形波であっても同様である。
また、同図（ｂ）はフリップフロップ２０７−１、２０７−２のラッチタイミングでのサンプリング値を示し、同図（ｃ）はフリップフロップ２０７−３、２０７−４のラッチタイミングでのサンプリング値を示し、同図（ｄ）はフリップフロップ２０７−５、２０７−６のラッチタイミングでのサンプリング値を示している。
FIG. 5 is a diagram for explaining a latch operation in the flip-flop in the receiving apparatus shown in FIG. In this example, for easy understanding, the signal before latching ((a) in the figure) is represented by a sine wave, but the same is true even if the waveform obtained after the limiter is a rectangular wave.
FIG. 5B shows the sampling value at the latch timing of the flip-flops 207-1 and 207-2, and FIG. 5C shows the sampling value at the latch timing of the flip-flops 207-3 and 207-4. FIG. 4D shows sampling values at the latch timing of the flip-flops 207-5 and 207-6.
同図に示すように、本実施形態による受信装置によれば、第１の実施形態で示す二つのフリップフロップで得られる一組のベースバンド信号よりも、ゼロクロスのタイミングが増加する（図中（ｅ）〜（ｇ）参照）。したがって、周波数ドリフトまたはフェージングにより発生するドップラーシフトの影響で、受信信号の周波数偏位が見かけ上減少した場合でも、受信信号のゼロクロスが得られるので、伝送品質の低下を軽減することが可能となる。 As shown in the figure, according to the receiving apparatus according to the present embodiment, the zero-cross timing is increased as compared with a set of baseband signals obtained by the two flip-flops illustrated in the first embodiment (( e) to (g)). Therefore, even when the frequency deviation of the received signal is apparently reduced due to the influence of Doppler shift caused by frequency drift or fading, a zero cross of the received signal can be obtained, so that it is possible to reduce the deterioration in transmission quality. .
図６は、第２の実施形態の変形例を説明するための受信装置の構成例を示すブロック図である。本変形例は、ＩＦ帯の信号をそれぞれ遅延させる構成をとる。 FIG. 6 is a block diagram illustrating a configuration example of a receiving device for explaining a modification of the second embodiment. This modification has a configuration in which each signal in the IF band is delayed.
同図において、遅延器２０９−６〜２０９−８は、ＩＦ帯における中心周波数
ｆＩＦが（π／２＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する遅延時間が設定される。一方で、遅延器２０９−９では、中心周波数ｆＩＦが（π／６＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する遅延時間が設定され、遅延器２０９−１０では、中心周波数ｆＩＦが（π／３＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）
回転する遅延時間が設定される。
In the drawing, delay devices 209-6 to 209-8 are set with a delay time for the center frequency f IF in the IF band to rotate by (π / 2 + 2π × N) [rad] (N is a positive integer). On the other hand, in the delay unit 209-9, a delay time in which the center frequency f IF rotates by (π / 6 + 2π × N) [rad] (N is a positive integer) is set, and in the delay unit 209-10, the center frequency f IF is (π / 3 + 2π × N) [rad] (N is a positive integer)
The rotation delay time is set.
そして、フィリップフロップ２０７−７〜２０７−１２は、同時刻でサンプリングが実行される。これにより、図４に示す第１の実施形態における受信装置のフィリップフロップの出力と等価の信号が生成される。 The Philip flops 207-7 to 207-12 are sampled at the same time. Thereby, a signal equivalent to the output of the Philip flop of the receiving apparatus in the first embodiment shown in FIG. 4 is generated.
フィリップフロップ２０７−７〜２０７−１２からの出力は、その後、それぞれの検波部２００−１〜２００−３に入力され、ゼロクロス検波が行われる。ここで、ゼロクロス時に生成されるパルスの幅を調整することで、パルスの重なりを回避できるので、検波部以降の構成は、加算器２１０−１またはＯＲ回路（論理和）とすることが可能である。これは、複数のベースバンド信号は、位相がそれぞれ異なるので、複数の検波器において、同時に、ゼロクロスが発生しないためである。 The outputs from the Philip flops 207-7 to 207-12 are then input to the respective detection units 200-1 to 200-3, and zero-cross detection is performed. Here, since the overlap of pulses can be avoided by adjusting the width of the pulse generated at the time of zero crossing, the configuration after the detection unit can be an adder 210-1 or an OR circuit (logical sum). is there. This is because a plurality of baseband signals have different phases, and therefore zero crossing does not occur simultaneously in a plurality of detectors.
このように、本実施形態によれば、加算器２１０−１またはＯＲ回路を適用することにより、検波部の個数に依存せず、一つの検波部の構成と同一のゼロクロスカウンタを適用することが可能となり、ゼロクロスカウンタの規模の増大を回避することができる。 Thus, according to the present embodiment, by applying the adder 210-1 or the OR circuit, it is possible to apply the same zero cross counter as the configuration of one detection unit without depending on the number of detection units. Thus, an increase in the size of the zero cross counter can be avoided.
なお、ゼロクロスカウンタ１１からの出力は、従来法と同様に、符号判定部１２にてデータ判定され、該判定されたデータが出力端子１３から出力される。
The output from the zero-cross counter 11 is determined by the
（第３の実施形態）
上記各実施形態では、変調方式としてＦＳＫを適用した受信装置を例示したが、以下では、本発明にＱＰＳＫ変調方式を適用した場合について説明する。
(Third embodiment)
In each of the above embodiments, a receiving apparatus to which FSK is applied as a modulation scheme has been illustrated, but hereinafter, a case where a QPSK modulation scheme is applied to the present invention will be described.
ＱＰＳＫの信号点は、図７に示すように、In-Phase #1 Axisと、Quadrature-Phase #1 Axisで表現される（Ｉ（１）、Ｑ（１））の値（振幅）は小さい（Quadrature-Phase #1 Axisに近い）ため、符号判定が正しく行われない。
As shown in FIG. 7, QPSK signal points are expressed by In-
一方、In-Phase #2 AxisとQuadrature-Phase #2 Axisで表現される（Ｉ（２）、Ｑ（２））の値（振幅）は大きいため、符号判定が正しく行われる。
On the other hand, since the value (amplitude) of (I (2) , Q (2) ) expressed by In-
したがって、下記（２）式、または（３）式に基づいた一組のベースバンド信号の選択を行い、選択された一組のベースバンド信号を用いて検波することで、符号判定の精度を向上することが可能となる。 Therefore, by selecting a set of baseband signals based on the following formula (2) or (3) and detecting using the selected set of baseband signals, the accuracy of code determination is improved. It becomes possible to do.
（式２）
Ｍａｘ{ｍｉｎ（Ｉ（１），Ｑ（１）），・・・，ｍｉｎ（Ｉ（ｋ），Ｑ（ｋ））}
ここで、Ｋはベースバンド信号の組数を表す。
(Formula 2)
Max {min (I (1) , Q (1) ),..., Min (I (k) , Q (k) )}
Here, K represents the number of baseband signal pairs.
（式３）
Ｍａｘ{（Ｉ（１））２＋（Ｑ（１））２，・・・，（Ｉ（ｋ））２＋（Ｑ（ｋ））２}
ここで、Ｋはベースバンド信号の組数を表す。
(Formula 3)
Max {(I (1) ) 2 + (Q (1) ) 2 ,..., (I (k) ) 2 + (Q (k) ) 2 }
Here, K represents the number of baseband signal pairs.
以上説明したように、本発明による受信装置によれば、ＲＦまたはＩＦ帯の信号を複数の異なるタイミングでアンダーサンプリングすることで、複数の位相の異なるベースバンド信号を生成し、その生成したベースバンド信号を用いて、ゼロクロス検波を実行する。これにより、ＩＦ帯以降のアナログ回路をオールデジタル化することが可能となるので、受信装置の小型化および低消費電力化を実現することができる。 As described above, according to the receiving apparatus according to the present invention, a plurality of baseband signals having different phases are generated by undersampling RF or IF band signals at a plurality of different timings. Zero cross detection is performed using the signal. As a result, the analog circuit after the IF band can be all-digitalized, and thus the receiver can be reduced in size and power consumption.
また、変調方式としてＦＳＫを用いた受信装置では、上述の如く複数組のベースバンド信号の生成が可能となるので、周波数ドリフトまたはフェージングにより発生するドップラーシフトの影響で、受信信号の周波数偏位が見かけ上減少した場合に発生する伝送品質の低下を軽減することが可能となる。 In addition, since a receiving apparatus using FSK as a modulation method can generate a plurality of sets of baseband signals as described above, the frequency deviation of the received signal is affected by the Doppler shift caused by frequency drift or fading. It is possible to reduce a decrease in transmission quality that occurs when it apparently decreases.
なお、上記各実施形態において、ＲＦ帯またはＩＦ帯の受信信号は、無線周波数帯の受信信号に対応する。 In each of the above embodiments, the received signal in the RF band or IF band corresponds to the received signal in the radio frequency band.
１ アンテナ
２−１〜２−５ 乗算器
３−１，３−２ 局部発信器
４ バンドパスフィルタ（ＢＰＦ）
５，５−１〜５−５ リミッタ
６ π／２位相シフタ
７−１〜７−６，１０７−１，１０７−２，２０７−１〜２０７−１２ フリップフロップ
８，１０８ クロック発生器
９−１，９−２，１０９−１，２０９−１〜２０９−１０ 遅延器
１０−１，１０−２，１０−３，２１０−１ 加算器
１１−１，１１−２ ゼロクロスカウンタ
１２ 符号判定部
１３ 出力端子
１４ リニアコンバイナ
２０−１，２０−２，２００−１〜２００−３ 検波部
DESCRIPTION OF
5,5-1 to 5-5
Claims (8)
無線周波数帯の受信信号を受信する受信手段と、
複数の異なるタイミングを生成するタイミング生成手段と、
前記受信手段により受信した受信信号を、前記生成される複数の異なるタイミングでサンプリングすることで、複素ベクトル表現が可能な一組または複数組のベースバンド信号を生成するベースバンド信号生成手段と、
前記ベースバンド信号生成手段により生成される一組または複数組のベースバンド信号を用いて前記受信信号の検波を行う検波手段と、
を備えることを特徴とする受信装置。 A receiving device for receiving a radio signal,
Receiving means for receiving a received signal in a radio frequency band;
Timing generating means for generating a plurality of different timings;
Baseband signal generation means for generating one or a plurality of sets of baseband signals capable of complex vector expression by sampling the reception signals received by the reception means at the generated different timings;
Detecting means for detecting the received signal using one or more sets of baseband signals generated by the baseband signal generating means;
A receiving apparatus comprising:
前記タイミング生成手段は、前記無線周波数帯の受信信号をそれぞれ異なる時間遅延させて生成する、または前記受信信号をサンプリングするクロックをそれぞれ異なる時間遅延させて生成することを特徴とする受信装置。 The receiving device according to claim 1,
The timing generator generates the reception signal in the radio frequency band with a different time delay, or generates a clock for sampling the reception signal with a different time delay.
前記ベースバンド信号生成手段は、前記複素表現が可能なある一組のベースバンド信号を生成するタイミングの間隔として、無線周波数帯の受信信号の中心周波数を所定の位相回転量だけ位相回転させる値とすることを特徴とする受信装置。 The receiving device according to claim 1 or 2,
The baseband signal generation means is configured to rotate a center frequency of a reception signal in a radio frequency band by a predetermined phase rotation amount as a timing interval for generating a set of baseband signals capable of the complex expression. And a receiving device.
前記位相回転量を、
（π／２＋２π×Ｎ）〔ｒａｄ〕（Nは、正の整数）回転する値とすることを特徴とする受信装置。 The receiving device according to claim 3,
The amount of phase rotation is
(Π / 2 + 2π × N) [rad] (N is a positive integer) A value that rotates.
前記受信信号がＦＳＫ信号の場合、前記ベースバンド信号生成手段により生成される複数組のベースバンド信号を用いてゼロクロス検波を行うゼロクロス検波手段を備えることを特徴とする受信装置。 The receiving device according to claim 1,
A receiving apparatus comprising: zero cross detection means for performing zero cross detection using a plurality of sets of baseband signals generated by the baseband signal generation means when the reception signal is an FSK signal.
前記ゼロクロス検波の検波出力を加算または論理和を行う演算手段と、
前記演算手段による加算または論理和の演算結果に基づいて、データの符号判定をする符号判定手段と、
を備えることを特徴とする受信装置。 The receiving device according to claim 5,
Arithmetic means for adding or logically adding the detection outputs of the zero-cross detection; and
A code determination means for determining the sign of data based on the calculation result of addition or logical sum by the calculation means;
A receiving apparatus comprising:
前記ベースバンド信号生成手段により生成される複数組のベースバンド信号の中から、受信品質に基づいて、ある一組のベースバンド信号を選択するベースバンド信号選択手段を備え、
前記ベースバンド信号選択手段により選択されるある一組のベースバンド信号を用いて受信信号を検波することを特徴とする受信装置。 The receiving device according to claim 1,
Baseband signal selection means for selecting a set of baseband signals based on reception quality from a plurality of sets of baseband signals generated by the baseband signal generation means,
A receiving apparatus for detecting a received signal using a set of baseband signals selected by the baseband signal selecting means.
無線周波数帯の受信信号を受信し、
前記無線周波数帯の受信信号をそれぞれ異なる時間遅延させて、または前記受信信号をサンプリングするクロックをそれぞれ異なる時間遅延させて複数の異なるタイミングを生成し、
前記受信信号を複数の異なるタイミングでサンプリングし、
前記サンプリングにより、複素ベクトル表現が可能な一組または複数組のベースバンド信号を生成し、
前記一組または複数組のベースバンド信号を用いて前記受信信号の検波を行うことを特徴とする受信方法。 A method of receiving a radio signal,
Receive radio frequency reception signals,
A plurality of different timings are generated by delaying the reception signals in the radio frequency band by different times or by delaying clocks for sampling the reception signals by different times,
Sampling the received signal at a plurality of different timings;
The sampling generates one or more sets of baseband signals capable of complex vector representation,
A receiving method, wherein the received signal is detected using the one set or a plurality of sets of baseband signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004040482A JP4150684B2 (en) | 2004-02-17 | 2004-02-17 | Receiving apparatus and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004040482A JP4150684B2 (en) | 2004-02-17 | 2004-02-17 | Receiving apparatus and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005236436A JP2005236436A (en) | 2005-09-02 |
| JP4150684B2 true JP4150684B2 (en) | 2008-09-17 |
Family
ID=35018974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004040482A Expired - Fee Related JP4150684B2 (en) | 2004-02-17 | 2004-02-17 | Receiving apparatus and method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4150684B2 (en) |
-
2004
- 2004-02-17 JP JP2004040482A patent/JP4150684B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005236436A (en) | 2005-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200064004A (en) | Method and device for measuring time of arrival and angle of arrival using narrowband signals | |
| JPWO2008105457A1 (en) | Signal processing method, signal processing apparatus, radio receiving apparatus, and communication receiving apparatus | |
| US20070024477A1 (en) | DPSK demodulator and method | |
| JP4068415B2 (en) | Phase shift keying modulator | |
| JP4150684B2 (en) | Receiving apparatus and method thereof | |
| JP3362427B2 (en) | Quadrature detector | |
| JP3873078B2 (en) | Timing extracting apparatus and method, and demodulating apparatus including the timing extracting apparatus | |
| JP2016001834A (en) | Alternative orthogonal modulator-demodulator | |
| US7277501B2 (en) | Data receiving device | |
| JP2931454B2 (en) | Digital phase modulation signal demodulation circuit | |
| JP4463063B2 (en) | Demodulation circuit and demodulation method | |
| JPH07177054A (en) | Digital radio communication terminal | |
| JP2004241886A (en) | Frequency control circuit, radio transmission and reception device using same, and its frequency control method | |
| JP4098745B2 (en) | Digital demodulator | |
| JP2506748B2 (en) | Digital signal transmission method | |
| JP2506747B2 (en) | Digital signal transmission method | |
| JP2018064223A (en) | Satellite broadcast receiver | |
| JPH06303263A (en) | Method and device for transmitting digital signal and digital signal transmission waveform | |
| Gilley | Digital phase modulation | |
| JP2506754B2 (en) | Digital signal transmission method | |
| Kim et al. | A 4.8-Gb/s mixed-mode CMOS QPSK demodulator for 60-GHz wireless personal area networks | |
| JPH066397A (en) | Delay detector | |
| JPH08237323A (en) | Phase error correction system for quadrature demodulator | |
| JPH02206263A (en) | Delay detecting circuit | |
| JP2000270029A (en) | Msk modulating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |