JP4147577B2

JP4147577B2 - Manufacturing method of SOI wafer

Info

Publication number: JP4147577B2
Application number: JP2002209911A
Authority: JP
Inventors: 清三谷; 功横川
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2002-07-18
Filing date: 2002-07-18
Publication date: 2008-09-10
Anticipated expiration: 2022-07-18
Also published as: JP2004055752A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩウェーハの製造方法に関する。
【０００２】
【従来の技術】
携帯電話等の移動体通信においては、数１００ＭＨｚ以上の高周波信号を取り扱うのが一般的となっており、高周波特性の良好な半導体デバイスが求められている。例えば、ＣＭＯＳ−ＩＣや高耐圧型ＩＣ等の半導体デバイスには、シリコン単結晶基板（以下、ベースウェーハともいう）上にシリコン酸化膜絶縁体層を形成し、その上に別のシリコン単結晶層をＳＯＩ（Silicon on Insulator）層として積層形成した、いわゆるＳＯＩウェーハが使用されている。これを高周波用の半導体デバイスに使用する場合、高周波損失低減のため、ベースウェーハとして高抵抗率のシリコン単結晶を使用することが必要である。
【０００３】
ところで、ＳＯＩウェーハの代表的な製造方法として貼り合わせ法がある。この貼り合わせ法は、ベースウェーハとなる第一シリコン単結晶基板と、デバイス形成領域であるＳＯＩ層となる第二シリコン単結晶基板（以下、ボンドウェーハともいう）とをシリコン酸化膜を介して貼り合わせた後、ボンドウェーハを所望の膜厚まで減厚し、薄膜化することによりボンドウェーハをＳＯＩ層とするものである。
【０００４】
ボンドウェーハを減厚する方法にはいくつかあるが、均一な膜厚が比較的得やすく、かつ簡便な方法として、スマートカット法（商標名）が知られている。これは、ボンドウェーハの貼り合わせ面（第一主表面とする）に対し、一定深さ位置に水素高濃度層が形成されるように水素をイオン注入し、貼り合わせ後に該水素高濃度層にてボンドウェーハを剥離する、というものである。
【０００５】
【発明が解決しようとする課題】
しかし、上記の方法には以下のような欠点がある。すなわち、スマートカット法では、図１０（ａ）に示すように、剥離後に得られるＳＯＩウェーハ５０’（符号７はベースウェーハ、符号２はシリコン酸化膜である）の、ＳＯＩ層８の表面に、イオン注入に伴うダメージ層８ａが形成され、また、剥離面そのものの粗さは通常製品レベルのＳｉウェーハの鏡面と比べて相当大きくなる。従来、このダメージ層８ａを除去するために、剥離後のＳＯＩ層８の表面を、研磨代の小さい鏡面研磨（タッチポリッシュと通称され、機械的化学的研磨が用いられる）により平坦化することが行なわれてきた。この方法を用いると、剥離面の短波長の粗さ成分は比較的容易に除去できるのに対し、新たに研磨代のウェーハ面内不均一性を付加してしまう。その結果、図１０（ｂ）に示すように、得られるＳＯＩ層の膜厚ｔの分布には、同一ウェーハ内の標準偏差値σ１にて１〜２ｎｍ程度生ずる。また、図１０（ｃ）に示すように、同一仕様ウェーハロットにおけるウェーハ間の、膜厚ｔ（ｔ１，ｔ２，ｔ３）の標準偏差値σ２では３ｎｍ程度以上の分布を生ずる。
【０００６】
なお、剥離面を不活性ガス雰囲気や水素雰囲気中で熱処理して平坦化を図る方法も考えられるが、剥離上がりの面粗さにはかなりのムラがあり、部分的に深い凹凸も生じやすいことから、１１００℃以上で数時間以上、場合によっては１２００℃以上で数時間を超える熱処理条件が必要となり、現実的でない。また、剥離面の仕上がりをなるべく均質化するために、水素イオン注入等の工程管理も厳しくしなければならず、製造能率や歩留まりの低下につながる。
【０００７】
こうした膜厚のばらつきは、現状の鏡面研磨技術の水準からすれば不可避的なものであり、ＳＯＩ層の膜厚が１００ｎｍ程度以上の膜厚に留まる限りは、特に大きな問題となるものではない。しかしながら、近年、ＳＯＩウェーハの主要な用途であるＣＭＯＳ−ＬＳＩ等においては、素子の微細化及び高集積化の傾向はますます著しくなっており、数年前まで１００ｎｍ程度で超薄膜と称されていたものも、今ではさして驚くに値するものではなくなってしまった。現在、超薄膜ＳＯＩ層として求められている平均膜厚は１００ｎｍを大きく下回り、数１０ｎｍ（例えば２０〜５０ｎｍ）から場合により１０ｎｍ程度にもなっている。この場合、上記のような膜厚不均一のレベルは、狙いとする平均膜厚の１０〜数１０％にも及び、ＳＯＩウェーハを用いた半導体デバイスの品質ばらつきや、製造歩留まり低下に直結してしまうことはいうまでもない。
【０００８】
本発明の課題は、ＳＯＩ層の要求膜厚レベルが非常に小さい場合においても、ウェーハ内の膜厚均一性及びウェーハ間の膜厚均一性の双方を十分小さいレベルに軽減することが可能であり、ひいては超微細あるいは高集積度のＣＭＯＳ−ＬＳＩ等に加工した場合においても、品質ばらつきを抑制し製造歩留まりを向上させることができるＳＯＩウェーハの製造方法を提供することにある。
【０００９】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明のＳＯＩウェーハの製造方法は、第一基板（ベースウェーハに相当する）とシリコン単結晶からなる第二基板（ボンドウェーハに相当する）との少なくともいずれかの第一主表面に絶縁膜を形成する絶縁膜形成工程と、
第二基板の第一主表面からイオンを打ち込むことにより、深さ方向のイオン注入プロファイルにおいて、第一の深さ位置に濃度ピークを有する剥離用イオン注入層を形成する剥離用イオン注入層形成工程と、
第二基板の第一主表面からイオンを打ち込むことにより、深さ方向のイオン注入プロファイルにおいて、第一の深さ位置よりも浅い第二の深さ位置に濃度ピークを有するエッチストップ用イオン注入層を形成するエッチストップ用イオン注入層形成工程と、
剥離用イオン注入層とエッチストップ用イオン注入層とが形成された第二基板と、第一基板との第一主表面同士を、絶縁膜を介して貼り合わせる貼り合わせ工程と、
該貼り合わせ工程の後、エッチストップ用イオン注入層を含んだＳＯＩ層となるべき結合シリコン単結晶薄膜を、第二基板より剥離用イオン注入層において剥離する剥離工程と、
結合シリコン単結晶薄膜中に、周囲部分よりも酸素濃度が高いエッチストップ層をエッチストップ用イオン注入層に基づいて形成するエッチストップ層形成工程と、
結合シリコン単結晶薄膜のエッチストップ層よりも表層側を、酸素濃度差に基づいて選択エッチングすることにより、結合シリコン単結晶薄膜を減厚する減厚工程と、
を含むＳＯＩウェーハの製造方法であって、
前記エッチストップ層形成工程において、前記結合シリコン単結晶薄膜の表面から前記エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行なうことにより、該エッチストップ用イオン注入層の酸素濃度を高めることで、周囲部分よりも酸素濃度が高いエッチストップ層を形成することを特徴とする。
【００１０】
上記本発明の方法は、基本的にはスマートカット法の原理を応用したものであるが、従来のスマートカット法では１つのみ形成されていたイオン注入層を、本発明の方法では２つ形成する点に特徴がある。具体的には、ボンドウェーハである第二基板に対し剥離用イオン注入層を形成し、さらに該剥離用イオン注入層よりも浅い位置にエッチストップ用イオン注入層を形成する。そして、それら２つのイオン注入層が形成された第二基板を、ベースウェーハである第一基板に結合した後、第二基板から結合シリコン単結晶薄膜を剥離用イオン注入層にて剥離する。そして、この剥離により第一基板上に貼り合わされた結合シリコン単結晶薄膜の表層部を、エッチストップ用イオン注入層に基づいて形成されたエッチストップ層までエッチバックする。
【００１１】
本発明において、結合シリコン単結晶薄膜中に形成するエッチストップ層は、エッチストップ用イオン注入層に基づいて、周囲部分よりも酸素濃度が高い酸素高濃度層として形成される。このようなシリコン中の酸素高濃度層（たとえば酸化シリコン層）は、酸素濃度の低いシリコンとの間に、アルカリ溶液等に対する顕著なエッチング選択性を生ずるので、結合シリコン単結晶薄膜のエッチングを確実に停止させることができる。
【００１２】
そして、上記のエッチストップ用イオン注入層は、第二基板の貼り合わせ前に、平坦性の良好な第二基板の主表面を基準として形成され、また、剥離用イオン注入層よりも浅い位置に形成されるため、イオン打ち込み深さのばらつきが生じにくい。従って、得られるエッチストップ層は、鏡面研磨等により仕上げられた基板主表面の平坦性を反映した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。その結果、結合シリコン単結晶薄膜を該エッチストップ層までエッチバックすることにより、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なＳＯＩ層を得ることができる。
【００１３】
また、本発明では、剥離用イオン注入層での剥離により、結合シリコン単結晶薄膜の表面は従来のスマートカット法と同様、一旦は比較的粗い剥離面となるが、これをタッチポリッシュにより平坦化するのではなく、結合シリコン単結晶薄膜の減厚を兼ねたエッチングにより平坦化する。すなわち、従来、ＳＯＩ層の膜厚分布悪化の主要因となっていたタッチポリッシュが工程から排除される。また、剥離面の面粗さに多少のムラがあっても、エッチングによりその履歴はほとんど消滅し、過酷な熱処理によらずに十分平坦化できる。従って、剥離用イオン注入層形成の工程管理もそれほど厳しく行なう必要がなくなり、製造能率や歩留まりの向上にも寄与する。ＳＯＩ層の膜厚分布をより良好なものとするには、第二基板は、イオン注入の基準として用いる第一主表面が鏡面研磨面とされた鏡面研磨ウェーハを使用するとよい。
【００１４】
上記本発明の方法により、最終的に得られるＳＯＩ層の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば０．４ｎｍ以下に確保できる。また、同一仕様のウェーハ間の標準偏差値にて２ｎｍ以下に確保することもできる。その結果、ＳＯＩ層が、５０ｎｍ以下、さらには２０ｎｍ以下の超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。
【００１５】
【発明の実施の形態】
以下に本発明の実施の形態について述べる。
図１は本発明に係るＳＯＩウェーハの製造方法の基本的な実施形態を説明するものである。まず、工程▲３▼に示すように、第一基板としてのベースウェーハ７と、工程▲１▼に示すシリコン単結晶よりなる第二基板としてのボンドウェーハ１とを用意する。ここでは、工程▲１▼に示すように、ボンドウェーハ１の第一主表面Ｊ側に絶縁膜としてのシリコン酸化膜２を形成している。このシリコン酸化膜２の形成は、例えば、ウェット酸化により形成することができるが、ＣＶＤ（Chemical Vapor Deposition）等の方法を採用することも可能である。シリコン酸化膜の膜厚ｔａは、例えばＭＯＳ−ＦＥＴ等の絶縁層として使用されることを考慮して、５０ｎｍ以上２μｍ以下程度の値とする。なお、本実施形態においては、ベースウェーハ７（第一基板）もシリコン単結晶基板としているが、これを石英基板やサファイア基板などの絶縁性基板や、ＳｉＣ，ＧａＡｓ，ＩｎＰなどの化合物半導体基板とすることも可能である。また、シリコン酸化膜２の代わりに、シリコン窒化膜やシリコン酸化窒化膜などを絶縁膜として形成することもできる。
【００１６】
そして、工程▲１▼に示すように、ボンドウェーハ１の第一主表面Ｊ、本実施形態ではシリコン酸化膜２が形成された主表面Ｊに、例えば水素イオンビームを照射することにより水素イオンを打ち込み、剥離用イオン注入層４を形成する。この剥離用イオン注入層４は、ウェーハの深さ方向の水素濃度プロファイルを測定したとき、１００ｎｍ以上２０００ｎｍ以下の位置（第一の深さ位置ｄａ）に水素濃度のピーク位置が生ずるように形成するのがよい。該第一の深さ位置ｄａは、結合シリコン単結晶薄膜５の厚さに対応するものである。第一の深さ位置ｄａが１００ｎｍ未満では、十分な厚さの結合シリコン単結晶薄膜５（後述）が得られず、２０００ｎｍを超えるとイオン注入装置を極めて高エネルギー化する必要が生ずる。例えば、最終的に得るべきＳＯＩ層１５（工程▲７▼）の平均厚さｔｃを１０〜５０ｎｍ程度に設定する場合、剥離用イオン注入層４は、ウェーハの深さ方向の水素濃度プロファイルを測定したとき、１００〜５００ｎｍの位置（第一の深さ位置ｄａ：ただし、表面にシリコン酸化膜２が形成される場合は、そのシリコン酸化膜２を除いた深さで表す）に水素濃度のピーク位置が生ずるように形成するのがよい。なお、イオンの打ち込み深さは、イオンのエネルギー（加速電圧）によって調整し、例えば水素イオンを用いる場合は、シリコン酸化膜の厚さｔａを５０ｎｍに設定すると第一の深さ位置ｄａに剥離用イオン注入層４を形成するためのイオン注入のエネルギーを１０ｋ〜６０ｋｅＶ程度に調整するのがよい。
【００１７】
また、スムーズで平滑な剥離を行なうには、水素イオンの注入量（ドーズ量）が２×１０^１６個／ｃｍ^２〜１×１０^１７個／ｃｍ^２、とすることが望ましい。２×１０^１６未満では正常な剥離が不能となり、１×１０^１７個／ｃｍ^３を超えるとイオン注入量が過度に増大するため工程が長時間化し、製造能率の低下が避けがたくなる。なお、剥離用イオン注入層を形成するためのイオンは、水素イオン及び希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）イオンよりなるイオン群から選ばれる少なくとも１種類である。例えば、水素イオンに代えて、ヘリウムイオン、ネオンイオンあるいはアルゴンイオンなどの希ガスイオンを打ち込むことにより剥離用イオン注入層４を形成してもよい。
【００１８】
次に、工程▲２▼に示すように、ボンドウェーハ（第二基板）１の同じ第一主表面Ｊからイオンを打ち込むことにより、第一の深さ位置よりも浅い第二の深さ位置（ただし、表面にシリコン酸化膜２が形成される場合は、そのシリコン酸化膜２を除いた深さで表す）に濃度ピークを有するエッチストップ用イオン注入層６を形成する。エッチストップ用イオン注入層６は、剥離用イオン注入層４との重なりを十分に回避する観点から、第一の深さ位置より少なくとも５０ｎｍ浅い範囲に位置するように形成することが望ましい。本実施形態においては、最終的に得るべきＳＯＩ層１５（工程▲７▼）の平均厚さｔｃが１０〜５０ｎｍ程度に設定されるが、５０〜３００ｎｍの位置（第二の深さ位置ｄｂ）に水素濃度のピーク位置が生ずるように形成するのがよい。この第二の深さ位置ｄｂは、最終的に得られるＳＯＩ層１５の厚さに対応するものである。なお、上記第二の深さ位置ｄｂにエッチストップ用イオン注入層６を形成するためのイオン注入エネルギーは、水素イオンを用い、ｔａを５０ｎｍに設定する場合、５ｋ〜４０ｋｅＶ程度に調整するのがよい。このように、剥離用イオン注入に比べて低エネルギーで浅く注入することができるので、イオン注入深さのばらつきを一層低減することができ、ひいてはＳＯＩ層の膜厚均一性につながる。
【００１９】
エッチストップ用イオン注入層６を形成する際のイオン注入量は、１×１０^１５／ｃｍ^２〜４×１０^１６／ｃｍ^２とし、剥離用イオン注入層４を形成する際のイオン注入量よりも小さくするのがよい。１×１０^１５／ｃｍ^２未満では、後述のエッチストップ層６’（工程▲５▼）の形成が不完全となり、ひいては所期のエッチストップ効果が得られなくなる。また、イオン注入量が４×１０^１６／ｃｍ^２を超えると、エッチストップ用イオン注入層６においてボンドウェーハ（第二基板）１の望まざる剥離が生ずるおそれがある。
【００２０】
エッチストップ用イオン注入層６を形成するためのイオン種は、該エッチストップ用イオン注入層６をどのような方法により酸素高濃度層よりなるエッチストップ層とするかに応じて種々選択することができる。例えば、水素イオン、希ガスイオン及びシリコンイオンよりなるイオン群から選ばれる少なくとも１種類を用いることができる。図１の工程では、水素イオン（あるいは、水素に代えて、ヘリウムイオン、アルゴンイオンなどの希ガスイオンやシリコンイオンでもよい）を用いている。これらのイオン種は、主としてボンドウェーハ（第二基板）１中に、酸素を捕獲するための結晶欠陥（ダメージ）を形成する働きをなす。
【００２１】
上記のように剥離用イオン注入層４とエッチストップ用イオン注入層６とを形成したボンドウェーハ１とベースウェーハ７とは、洗浄液にて洗浄される。次に、工程▲３▼に示すように、両ウェーハ１，７をシリコン酸化膜２の形成側（すなわち第一主表面Ｊ，Ｋ側）にて貼り合わせる。そして、工程▲４▼に示すように、その積層体を４００〜６００℃の低温にて熱処理することにより、ボンドウェーハ１は前記した剥離用イオン注入層４の概ね濃度ピーク位置において剥離し、ベースウェーハ１側に残留した部分が結合シリコン単結晶薄膜５となる（剥離工程）。他方、エッチストップ用イオン注入層６は、イオン注入量が低く留められているため、熱処理による剥離を起さない。なお、剥離用イオン注入層４を形成する際のイオン注入量を高めたり、あるいは重ね合わせる面に対して予めプラズマ処理を行なって表面を活性化したりすることにより、剥離熱処理を省略できる場合もある。また、剥離後の残余のボンドウェーハ部分３は、剥離面を再研磨後、再びボンドウェーハ又はベースウェーハとして再利用が可能である。
【００２２】
次に、工程▲５▼に示すように、結合シリコン単結晶薄膜５中に、周囲部分よりも酸素濃度が高いエッチストップ層６’を、上記のエッチストップ用イオン注入層６に基づいて形成する（エッチストップ層形成工程）。本実施形態では、結合シリコン単結晶薄膜５の表面からエッチストップ用イオン注入層６に向けて酸素を拡散させる酸素拡散工程を行なうことにより、該エッチストップ用イオン注入層６の酸素濃度を高めてエッチストップ層６’を形成する、一種の内部酸化処理が行なわれている。この方法によると、水素イオンなどによるイオン注入により、一定密度の結晶欠陥（ダメージ）を、エッチストップ用イオン注入層６の形で集中形成しておくことにより、ウェーハ表面から拡散してきた酸素が該エッチストップ用イオン注入層６に形成された結晶欠陥に捕獲され、酸素高濃度層よりなるエッチストップ層６’に容易に形成できる。
【００２３】
上記の方法によるエッチストップ層形成工程においては、酸素拡散工程を、具体的には酸素含有雰囲気中での熱処理にて行なうことができる。酸素含有雰囲気としては、例えば、酸素ガス雰囲気、窒素あるいはアルゴンに酸素を混合した酸素混合ガス、さらには酸素原子を含む化合物分子よりなるガス（例えば水蒸気）などからなるガス雰囲気を採用できる。
【００２４】
熱処理温度は、高温になるほど酸素の拡散速度が増し、エッチストップ層６’の形成を促進することができる。しかし、熱処理温度が高すぎると、エッチストップ用イオン注入層６中の結晶欠陥（例えば、酸素誘起積層欠陥（Oxygen-induced Stacking Fault）が成長してＳＯＩ層１５’を貫通する可能性がある。これらの点を考慮して、酸素拡散のための熱処理温度は、７００℃以上１０００℃以下に設定することが望ましい。
【００２５】
なお、剥離直後の結合シリコン単結晶薄膜５上には、図３に示すように、イオン注入に伴うダメージ層８ｄが形成される。酸素拡散のための熱処理温度を上記のようにある程度高温に設定すると、このダメージ層８ｄから前記した結晶欠陥が成長しやすくなり、ＳＯＩ層を貫通したりする不具合がより生じやすくなる場合がある。そこで、酸素拡散工程に先立って、結合シリコン単結晶薄膜５の最表層部をエッチング除去しておけば、このような不具合がより生じにくくなる。この場合のエッチング代ｄｃは、ダメージ層８ｄを除去できる程度であればよく、例えば０．０５〜０．１５μｍ程度に設定するのが妥当である。具体的には、該エッチングを、フッ酸／硝酸などの混合酸エッチングやＫＯＨやＮａＯＨなどのアルカリエッチング等による化学エッチング、もしくはイオンエッチングなどの気相エッチングを用いて行なうことができる。
【００２６】
本実施形態では、このダメージ層８ｄを除去するための、従来のようなタッチポリッシュを行なわない。その結果、剥離後の結合シリコン単結晶薄膜５の膜厚分布がタッチポリッシュにより大幅に損なわれる懸念がなくなるため、その分、上記ダメージ層８ｄを除去するためのエッチング代も確保しやすいといえる。
【００２７】
酸素拡散熱処理は単独で行なってもよいが、他の目的の熱処理に兼用させることも可能である。例えば、最終的なＳＯＩウェーハを得るには、剥離工程が終了後、第一基板７と結合シリコン単結晶薄膜５とを強固に結合する結合熱処理（本実施形態では、低温で実施される工程▲４▼の剥離熱処理後に、第一基板７と結合シリコン単結晶薄膜５とをシリコン酸化膜２を介して強固に結合する結合熱処理）が必要である。この結合熱処理は、通常１０００℃以上１３００℃以下の高温で行なわれるので、これを酸素拡散熱処理に兼用することも不可能ではないが、前述の通り、エッチストップ用イオン注入層６中の結晶欠陥の成長や、あるいは得られるエッチストップ層６のブロードニング防止の観点から、酸素拡散熱処理の温度は、これよりは多少低めに設定することが望ましいといえる。例えば、該結合熱処理に先立って、これよりも低温で実施される結合シリコン単結晶薄膜の表面保護酸化熱処理（７００℃以上１０００℃以下）は、酸素拡散熱処理への兼用を図る上で好都合である。このとき、工程▲５▼に示すように、結合シリコン単結晶薄膜の表面には保護酸化膜５ａが形成される。
【００２８】
また、エッチストップ層６’は酸素高濃度層として形成されるが、最終的には除去されるものであって、シリコン酸化層２のような高い絶縁性は要求されない。従って、エッチストップ層６’は、エッチング停止機能を十分に果たすことさえできればこと足り、その形成厚さｔｂ（図１の▲６▼）は、例えば２ｎｍ以上５０ｎｍ以下とすることが望ましい。形成厚さが２ｎｍ未満の場合、エッチング停止機能が不十分となる場合があり、５０ｎｍを超える形成厚さは、酸素拡散処理の長大化を招きやすくなる。
【００２９】
エッチストップ層６’は、最終的にＳＯＩ層１５として残すべき下地シリコン層へエッチングが進展するのを確実に止めることができなければならない。例えば、図２の▲１▼に示すように、エッチストップ用イオン注入層６を形成する際のイオン注入側となるボンドウェーハ１の第一主表面Ｊに、パーティクルＰ等の異物が付着していると、その付着領域でイオン注入が妨げられ、得られるエッチストップ層に多数のピンホール６ｈを生じ、ここからエッチング液が浸透して下地シリコン層が侵されてしまう可能性がある。この場合、▲２▼に示すように、ボンドウェーハ（第二基板）１の第一主表面Ｊへのイオンの打ち込みと、該第一主表Ｊの洗浄とを交互に繰り返して所定のドーズ量を注入する方法を採用することが有効である。すなわち、洗浄によりパーティクルＰ等の異物を除去しながら、イオンの打ち込みを反復して行なうと、洗浄後のウェーハ表面の全く同じ位置にパーティクルＰが再付着する可能性が極めて小さいことから、ピンホール６の発生確率を大幅に低減することができる。
【００３０】
また、洗浄を行なう代わりに、ボンドウェーハ（第二基板）１の第一主表面Ｊへのイオンの打ち込みを、角度を変えながら繰り返す方法を採用してもよい。すなわち、イオンビームを第一主表面Ｊに対して斜めに入射させることにより、パーティクルＰの下側にもイオンビームを回りこませることができる。また、そのイオンの打ち込み角度又は方向を変えると、パーティクルＰの影となる領域が第一主表面Ｊ上で変化しながらイオン打ち込みがなされる。その結果、イオン打ち込みされない領域が減少し、ピンホール６の発生確率を大幅に低減することができる。
【００３１】
図１に戻り、このようにしてエッチストップ層６’が形成されれば、工程▲６▼に示すように、酸化膜５ａをフッ酸により除去した後、結合シリコン単結晶薄膜５のエッチストップ層６’よりも表層側の部分８を、酸素濃度差に基づいて選択エッチングすることにより、結合シリコン単結晶薄膜を減厚する。エッチング液としては、アルカリ性溶液、例えばＮａＯＨ、ＫＯＨあるいはＴＭＡＨ（TetraMethyl Ammonium Hydroxide）等の水溶液を用いることができる。
【００３２】
エッチストップ層６’は前述の通りエッチストップ用イオン注入層６に基づいて形成されるものである。エッチストップ用イオン注入層６は、ボンドウェーハ（第二基板）１の貼り合わせ前に平坦性の良好なボンドウェーハ（第二基板）１の主表面Ｊを基準として形成され、また、剥離用イオン注入層４よりも浅い位置に形成されるため、イオンの打ち込み深さのばらつきが生じにくい。従って、エッチストップ層６’は、鏡面研磨等により仕上げられた基板主表面の平坦性を反映した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。その結果、該酸素濃度プロファイル形状に対応して、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なＳＯＩ層１５を得ることができる。具体的には、ＳＯＩ層１５の平均厚さｔｃが１０〜５０ｎｍ程度の超薄膜に設定されているにもかかわらず、ＳＯＩ層１５の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば０．４ｎｍ以下に確保でき、図５に示すように、同一仕様のウェーハ間の膜厚ｔ（＝ｔ１，ｔ２，ｔ３）の標準偏差値σ２にて２ｎｍ以下に確保することもできる。特に、ＳＯＩ層１５が２０ｎｍ以下（例えば１０ｎｍ）に超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。
【００３３】
上記選択エッチングによる減厚工程の後、工程▲７▼に示すように、ＳＯＩ層１５上に残留しているエッチストップ層６’をエッチング除去することにより、ＳＯＩウェーハ５０が得られる。エッチストップ層６’は酸素高濃度層、例えば酸化シリコン層であり、弗酸を用いて簡単にエッチング除去できる。また、ドライエッチング（気相エッチング）によりエッチストップ層６’を除去してもよい。
【００３４】
なお、減厚工程の後（エッチストップ層６’を除去した後）、ＳＯＩ層１５の表面をさらに平坦化する平坦化熱処理を行なうことができる。この平坦化熱処理は、アルゴンガス等の不活性ガスや水素ガスあるいはこれらの混合ガス中にて１１００〜１２００℃程度の温度で１〜２時間程度の短時間で行なうことができ、前述の結合熱処理と兼ねて行なうことができる。具体的には、一般的なバッチ式の縦型炉や横型炉といったヒーター加熱式の熱処理炉を用いて行なうことができるほか、ランプ加熱等により熱処理を数秒から数分程度で完結する枚葉式ＲＴＡ装置を用いて行なうこともできる。
【００３５】
また、エッチストップ層６’は、エッチストップ用イオン注入層６に基づいて形成したものであるから、前述の弗酸等によるエッチング除去後においても、図４に示すように、イオン注入時のダメージ層１５ａが若干残留している可能性がある。そこで、図４に示すように、減厚工程の後、ＳＯＩ層１５の最表層部を熱酸化した後、形成された熱酸化膜１５ｓを弗酸等によりエッチング除去する犠牲酸化処理を行なうと、上記のダメージ層１５ａを効果的に除去することができる。このダメージ層１５ａは、イオン注入量及び注入深さの小さいエッチストップ用イオン注入層６の痕跡として形成されるものであるから、これを除去するための熱酸化膜１５ｓも５ｎｍ以上１００ｎｍ以下程度にごく薄く形成すれば十分である。従って、熱酸化膜１５ｓの形成・除去がＳＯＩ層１５の膜厚分布に与える影響も小さくて済む。また、このような犠牲酸化処理は、最終的なＳＯＩ層１５の厚さを微調整する目的で行なうこともできる。
【００３６】
以上、本発明の実施形態を説明したが、本発明はこれに限定されるものではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。例えば、図６の工程▲１▼〜▲３▼に示すように、ベースウェーハ７の側にのみシリコン酸化膜２を形成するようにしてもよい（工程▲４▼以降は図１と同じ）。また、図７の工程▲１▼〜▲３▼に示すように、ベースウェーハ７とボンドウェーハ１との双方の貼り合わせ面（第一主表面Ｊ，Ｋ）にシリコン酸化膜２ａ，２ｂを形成することもできる（工程▲４▼以降は図１と同じ）。
【００３７】
また、エッチストップ層形成工程においては、酸素イオンを用いて結合シリコン単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。図８は、その工程の一例を示す。工程▲１▼は図１と同一である。そして、工程▲２▼において、酸素イオンを用いてエッチストップ用イオン注入層６０を形成する。エッチストップ用イオン注入層６０は、５０ｎｍ以上３００ｎｍの位置（第二の深さ位置ｄｂ）に酸素濃度のピーク位置が生ずるように形成するのがよい。また、イオン注入量は、１×１０^１５／ｃｍ^２〜４×１０^１７／ｃｍ^２とするのがよい。
【００３８】
この方法によると、酸素イオン注入により、エッチストップ用イオン注入層６０を最初から酸素高濃度層として形成できる利点がある。ただし、シリコンと酸素との化学的結合を強めて、選択エッチング性の良好なエッチストップ層を得るには、エッチストップ用イオン注入層６０に熱処理を施すことが望ましい。この熱処理温度は、９００〜１３００℃の範囲で行なうのがよい。９００℃以下では選択エッチング性改善効果が小さく、１３００℃を超えると金属汚染やスリップ転位発生の問題を生ずる。例えば、該熱処理は、工程▲５▼に示すように、図１の酸素拡散熱処理と同じ７００〜１０００℃で、単独で行なうことができる。このとき、熱処理雰囲気は、不活性ガス（Ａｒ）雰囲気とすることもできるし、エッチストップ用イオン注入層６０にさらに酸素を濃化するために、酸素含有雰囲気を用いた酸素拡散処理（酸素のいわば追加拡散処理である）としてもよい。他方、上記熱処理を、剥離工程の終了後に行う結合熱処理、又は該結合熱処理に先立ちそれよりも低温で実施される前述の表面保護酸化熱処理に兼用することもできる。この場合、当然、図８において、工程▲５▼に示す酸素拡散熱処理を省略してもよい。なお、工程▲６▼以降は図１と同じである。
【００３９】
また、酸素を捕獲する結晶欠陥密度を高めるため、図９に示すように、水素イオン、希ガスイオン、又はシリコンイオンの少なくとも１種類を用いて予備イオン注入層６形成し、さらにその予備イオン注入層６に酸素イオンを打ち込むことによりエッチストップ用イオン注入層６０とすることもできる。この後、さらに酸素拡散熱処理を行ってもよい。
【００４０】
さらに、エッチストップ層形成工程においては、ゲルマニウムイオンを用いて結合シリコン単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。エッチストップ用イオン注入層はシリコン−ゲルマニウム層となり、特定のエッチング液に対するシリコン層へのエッチストップ層として直ちに機能しうる。シリコン−ゲルマニウム層に対してシリコン層を選択的にエッチングするためのエッチング液としては、ＫＯＨとＫ_２Ｃｒ_２Ｏ_７とプロパノールとの混合溶液が適当である（参考文献；Applied Physics Letters, 56 (1990), 373 - 375）。また、また、シリコン−ゲルマニウム層からなるエッチストップ層は、Ｓｉに対してＳｉＧｅを選択エッチングするためのエッチング液を用いて除去でき、具体的には、ＨＦとＨ_２Ｏ_２とＣＨ_３ＣＯＯＨとの混合溶液を用いることができる（参考文献；Journal of Electrochemical Society, 138 (1991) 202-204）。また、ドライエッチングを用いて選択エッチングを行なうことも可能である。
【図面の簡単な説明】
【図１】本発明によるＳＯＩウェーハ製造方法の第一実施形態を示す工程説明図。
【図２】エッチストップ層形成に及ぼすパーティクルの影響を、その対策方法と合わせて説明する図。
【図３】剥離工程後のダメージ層の除去例を模式的に示す図。
【図４】減厚工程後のダメージ層の除去例を模式的に示す図。
【図５】本発明の効果説明図。
【図６】本発明によるＳＯＩウェーハ製造方法の第二実施形態を示す工程説明図。
【図７】本発明によるＳＯＩウェーハ製造方法の第三実施形態を示す工程説明図。
【図８】本発明によるＳＯＩウェーハ製造方法の第四実施形態を示す工程説明図。
【図９】エッチストップ用イオン注入層形成工程の変形例を示す工程説明図。
【図１０】ＳＯＩウェーハの製造に係る従来法の問題点を示す図。
【符号の説明】
１ボンドウェーハ（第二基板）
２シリコン酸化膜
４剥離用イオン注入層
５結合シリコン単結晶薄膜
６エッチストップ用イオン注入層
７ベースウェーハ（第一基板）
１５ＳＯＩ層
５０ＳＯＩウェーハ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an SOI wafer.
[0002]
[Prior art]
In mobile communications such as cellular phones, it is common to handle high frequency signals of several hundred MHz or higher, and semiconductor devices with good high frequency characteristics are required. For example, in a semiconductor device such as a CMOS-IC or a high voltage IC, a silicon oxide film insulator layer is formed on a silicon single crystal substrate (hereinafter also referred to as a base wafer), and another silicon single crystal layer is formed thereon. A so-called SOI wafer is used in which is formed as an SOI (Silicon on Insulator) layer. When this is used for a semiconductor device for high frequency, it is necessary to use a high resistivity silicon single crystal as a base wafer in order to reduce high frequency loss.
[0003]
Incidentally, there is a bonding method as a typical manufacturing method of an SOI wafer. In this bonding method, a first silicon single crystal substrate serving as a base wafer and a second silicon single crystal substrate serving as an SOI layer serving as a device formation region (hereinafter also referred to as a bond wafer) are bonded via a silicon oxide film. After the bonding, the bond wafer is reduced to a desired film thickness and thinned to make the bond wafer an SOI layer.
[0004]
Although there are several methods for reducing the thickness of the bond wafer, a smart cut method (trade name) is known as a simple method that is relatively easy to obtain a uniform film thickness. This is because hydrogen is ion-implanted so that a high-concentration hydrogen layer is formed at a fixed depth position on the bonding surface (first main surface) of the bond wafer, and the high-concentration hydrogen layer is bonded after bonding. Then, the bond wafer is peeled off.
[0005]
[Problems to be solved by the invention]
However, the above method has the following drawbacks. That is, in the smart cut method, as shown in FIG. 10A, on the surface of the SOI layer 8 of the SOI wafer 50 ′ (reference numeral 7 is a base wafer and reference numeral 2 is a silicon oxide film) obtained after peeling, The damage layer 8a accompanying the ion implantation is formed, and the roughness of the peeled surface itself is considerably larger than the mirror surface of a normal product level Si wafer. Conventionally, in order to remove the damaged layer 8a, the surface of the SOI layer 8 after peeling has been flattened by mirror polishing (commonly referred to as touch polishing, using mechanical chemical polishing) with a small polishing allowance. Has been done. When this method is used, the roughness component of the short wavelength on the peeled surface can be removed relatively easily, but a new non-uniformity in the wafer surface for polishing is added. As a result, as shown in FIG. 10B, the distribution of the film thickness t of the obtained SOI layer is about 1 to 2 nm at the standard deviation value σ1 in the same wafer. Further, as shown in FIG. 10C, a distribution of about 3 nm or more occurs in the standard deviation value σ2 of the film thickness t (t1, t2, t3) between the wafers in the same specification wafer lot.
[0006]
Although a method of flattening by heat-treating the peeled surface in an inert gas atmosphere or hydrogen atmosphere is also conceivable, there is considerable unevenness in the surface roughness after peeling, and partial unevenness tends to occur. Therefore, heat treatment conditions of 1100 ° C. or higher for several hours or longer, and in some cases 1200 ° C. or higher for more than several hours are required, which is not practical. Further, in order to make the finish of the peeled surface as uniform as possible, process management such as hydrogen ion implantation must be strict, leading to a reduction in manufacturing efficiency and yield.
[0007]
Such a variation in film thickness is inevitable from the level of the current mirror polishing technique, and is not a serious problem as long as the film thickness of the SOI layer is about 100 nm or more. However, in recent years, in CMOS-LSI, which is the main application of SOI wafers, the trend toward miniaturization and high integration of elements has become more and more significant, and it has been called an ultra-thin film at about 100 nm until several years ago. Now, it ’s no longer surprising. At present, the average film thickness required for an ultra-thin SOI layer is significantly less than 100 nm, and is from several tens of nm (for example, 20 to 50 nm) to about 10 nm in some cases. In this case, the level of film thickness non-uniformity as described above extends to 10 to several tens of% of the target average film thickness, and is directly linked to variations in quality of semiconductor devices using SOI wafers and a decrease in manufacturing yield. It goes without saying.
[0008]
The object of the present invention is to reduce both the film thickness uniformity within a wafer and the film thickness uniformity between wafers to a sufficiently small level even when the required film thickness level of the SOI layer is very small. Accordingly, an object of the present invention is to provide an SOI wafer manufacturing method capable of suppressing quality variation and improving the manufacturing yield even when processed into a CMOS-LSI or the like with ultra-fine or high integration.
[0009]
[Means for solving the problems and actions / effects]
  In order to solve the above-described problems, a method for manufacturing an SOI wafer according to the present invention includes at least one of a first substrate (corresponding to a base wafer) and a second substrate (corresponding to a bond wafer) made of a silicon single crystal. An insulating film forming step of forming an insulating film on the first main surface;
  A delamination ion implantation layer forming step of forming a delamination ion implantation layer having a concentration peak at the first depth position in the ion implantation profile in the depth direction by implanting ions from the first main surface of the second substrate. When,
  By implanting ions from the first main surface of the second substrate, the ion implantation layer for etch stop has a concentration peak at a second depth position shallower than the first depth position in the ion implantation profile in the depth direction. An ion-implanted layer forming step for etch stop for forming
  A bonding step of bonding the first main surfaces of the second substrate on which the ion implantation layer for peeling and the ion implantation layer for etching stop are formed, and the first substrate with an insulating film interposed therebetween;
  After the bonding step, a peeling step of peeling the bonded silicon single crystal thin film to be the SOI layer including the etch stop ion implantation layer from the second substrate in the peeling ion implantation layer;
  In the bonded silicon single crystal thin film, an etch stop layer forming step of forming an etch stop layer having a higher oxygen concentration than the surrounding portion based on the ion implantation layer for etch stop,
  A thickness reducing step for reducing the thickness of the bonded silicon single crystal thin film by selectively etching the surface side of the bonded silicon single crystal thin film from the etch stop layer based on the oxygen concentration difference;
  includingA method for manufacturing an SOI wafer, comprising:
  In the etch stop layer forming step, by performing an oxygen diffusion step of diffusing oxygen from the surface of the bonded silicon single crystal thin film toward the etch stop ion implantation layer, the oxygen concentration of the etch stop ion implantation layer is reduced. By increasing it, an etch stop layer with a higher oxygen concentration than the surrounding part is formed.It is characterized by that.
[0010]
The above-described method of the present invention basically applies the principle of the smart cut method, but in the method of the present invention, two ion-implanted layers formed by the conventional smart cut method are formed. There is a feature in the point to do. Specifically, a peeling ion implantation layer is formed on the second substrate which is a bond wafer, and an etch stop ion implantation layer is formed at a position shallower than the peeling ion implantation layer. And after bonding the 2nd board | substrate with which these two ion implantation layers were formed to the 1st board | substrate which is a base wafer, a bonded silicon single crystal thin film is peeled from the 2nd board | substrate by the ion implantation layer for peeling. Then, the surface layer portion of the bonded silicon single crystal thin film bonded onto the first substrate by this peeling is etched back to the etch stop layer formed based on the etch stop ion implantation layer.
[0011]
In the present invention, the etch stop layer formed in the bonded silicon single crystal thin film is formed as a high oxygen concentration layer having a higher oxygen concentration than the surrounding portion based on the etch stop ion implantation layer. Such a high oxygen concentration layer (for example, a silicon oxide layer) in silicon produces remarkable etching selectivity with respect to an alkali solution or the like with silicon having a low oxygen concentration, so that the bonded silicon single crystal thin film is surely etched. Can be stopped.
[0012]
The etch stop ion implantation layer is formed on the basis of the main surface of the second substrate having good flatness before being bonded to the second substrate, and is shallower than the ion implantation layer for peeling. Therefore, variations in ion implantation depth are unlikely to occur. Therefore, the obtained etch stop layer has an oxygen concentration profile shape in which the peak position depth is uniform and sharp, reflecting the flatness of the main surface of the substrate finished by mirror polishing or the like. As a result, by etching back the bonded silicon single crystal thin film to the etch stop layer, an SOI layer having an extremely good film thickness distribution can be obtained not only within the wafer but also between the wafers.
[0013]
Further, in the present invention, the surface of the bonded silicon single crystal thin film becomes a relatively rough peeled surface as in the case of the conventional smart cut method due to peeling at the ion implantation layer for peeling, but this is flattened by touch polishing. Instead, the planarization is performed by etching that also serves to reduce the thickness of the bonded silicon single crystal thin film. That is, touch polish, which has conventionally been the main cause of deterioration of the SOI layer thickness distribution, is eliminated from the process. Moreover, even if there is some unevenness in the surface roughness of the peeled surface, the history is almost eliminated by etching, and the surface can be sufficiently flattened without being subjected to severe heat treatment. Therefore, it is not necessary to manage the process of forming the ion implantation layer for peeling so severely, which contributes to improvement in manufacturing efficiency and yield. In order to improve the thickness distribution of the SOI layer, it is preferable to use a mirror-polished wafer in which the first main surface used as a reference for ion implantation is a mirror-polished surface.
[0014]
By the method of the present invention, the film thickness uniformity of the finally obtained SOI layer can be ensured to 0.4 nm or less, for example, by the standard deviation value of the film thickness in the same wafer. In addition, the standard deviation value between wafers of the same specification can be secured to 2 nm or less. As a result, even when the SOI layer is made to be an ultra-thin film of 50 nm or less, or even 20 nm or less, it is possible to reduce the film thickness variation within the wafer and between the wafers to a range that can sufficiently withstand practical use.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
FIG. 1 illustrates a basic embodiment of a method for manufacturing an SOI wafer according to the present invention. First, as shown in step (3), a base wafer 7 as a first substrate and a bond wafer 1 as a second substrate made of a silicon single crystal shown in step (1) are prepared. Here, as shown in step (1), a silicon oxide film 2 as an insulating film is formed on the first main surface J side of the bond wafer 1. The silicon oxide film 2 can be formed by, for example, wet oxidation, but a method such as CVD (Chemical Vapor Deposition) can also be employed. The thickness ta of the silicon oxide film is set to a value of about 50 nm to about 2 μm in consideration of use as an insulating layer such as a MOS-FET. In the present embodiment, the base wafer 7 (first substrate) is also a silicon single crystal substrate. However, this may be an insulating substrate such as a quartz substrate or a sapphire substrate, or a compound semiconductor substrate such as SiC, GaAs, or InP. It is also possible to do. Further, instead of the silicon oxide film 2, a silicon nitride film, a silicon oxynitride film, or the like can be formed as an insulating film.
[0016]
Then, as shown in step (1), the first main surface J of the bond wafer 1, in this embodiment, the main surface J on which the silicon oxide film 2 is formed, is irradiated with, for example, a hydrogen ion beam. Implantation and ion implantation layer 4 for peeling are formed. The peeling ion implantation layer 4 is formed so that a hydrogen concentration peak position occurs at a position of 100 nm to 2000 nm (first depth position da) when a hydrogen concentration profile in the depth direction of the wafer is measured. It is good. The first depth position da corresponds to the thickness of the bonded silicon single crystal thin film 5. If the first depth position da is less than 100 nm, a sufficiently thick bonded silicon single crystal thin film 5 (described later) cannot be obtained, and if it exceeds 2000 nm, it is necessary to increase the energy of the ion implantation apparatus. For example, when the average thickness tc of the SOI layer 15 (process (7)) to be finally obtained is set to about 10 to 50 nm, the peeling ion implantation layer 4 measures the hydrogen concentration profile in the depth direction of the wafer. The peak of the hydrogen concentration at a position of 100 to 500 nm (first depth position da: when the silicon oxide film 2 is formed on the surface, it is expressed by the depth excluding the silicon oxide film 2). It is good to form so that a position may arise. Note that the ion implantation depth is adjusted by ion energy (acceleration voltage). For example, when hydrogen ions are used, the thickness ta of the silicon oxide film is set to 50 nm, and the first depth position da is used for peeling. The energy of ion implantation for forming the ion implantation layer 4 is preferably adjusted to about 10 to 60 keV.
[0017]
Further, in order to perform smooth and smooth peeling, the implantation amount (dose amount) of hydrogen ions is 2 × 10.¹⁶Piece / cm²~ 1x10¹⁷Piece / cm²It is desirable that 2 × 10¹⁶If it is less than 1, normal peeling becomes impossible and 1 × 10¹⁷Piece / cm³If it exceeds 1, the amount of ion implantation increases excessively, so that the process takes a long time and it is difficult to avoid a decrease in production efficiency. Note that the ions for forming the ion implantation layer for peeling are at least one selected from an ion group consisting of hydrogen ions and rare gas (He, Ne, Ar, Kr, Xe) ions. For example, the peeling ion implantation layer 4 may be formed by implanting rare gas ions such as helium ions, neon ions, or argon ions instead of hydrogen ions.
[0018]
Next, as shown in step (2), by implanting ions from the same first main surface J of the bond wafer (second substrate) 1, a second depth position (shallow than the first depth position ( However, when the silicon oxide film 2 is formed on the surface, the etch stop ion-implanted layer 6 having a concentration peak at the depth excluding the silicon oxide film 2 is formed. The etch stop ion implantation layer 6 is desirably formed so as to be located in a range at least 50 nm shallower than the first depth position from the viewpoint of sufficiently avoiding overlap with the peeling ion implantation layer 4. In the present embodiment, the average thickness tc of the SOI layer 15 (process (7)) to be finally obtained is set to about 10 to 50 nm, but the position of 50 to 300 nm (second depth position db). It is preferable to form such that a peak position of the hydrogen concentration is generated. This second depth position db corresponds to the thickness of the SOI layer 15 finally obtained. The ion implantation energy for forming the etch stop ion implantation layer 6 at the second depth position db is adjusted to about 5 to 40 keV when hydrogen ions are used and ta is set to 50 nm. Good. As described above, since implantation can be performed with low energy and shallower than the ion implantation for separation, variation in ion implantation depth can be further reduced, leading to uniformity in the thickness of the SOI layer.
[0019]
The ion implantation amount for forming the etch stop ion implantation layer 6 is 1 × 10.¹⁵/ Cm²~ 4x10¹⁶/ Cm²It is preferable that the ion implantation amount is smaller than that when the ion implantation layer 4 for peeling is formed. 1 × 10¹⁵/ Cm²If the ratio is less than 1, the formation of the etch stop layer 6 '(step (5)) described later becomes incomplete, and the desired etch stop effect cannot be obtained. The ion implantation amount is 4 × 10.¹⁶/ Cm²Exceeding may cause undesired peeling of the bond wafer (second substrate) 1 in the ion implantation layer 6 for etch stop.
[0020]
The ion species for forming the etch stop ion-implanted layer 6 can be variously selected depending on the method used to form the etch-stop ion-implanted layer 6 as an etch stop layer made of a high oxygen concentration layer. it can. For example, at least one selected from an ion group consisting of hydrogen ions, rare gas ions, and silicon ions can be used. In the process of FIG. 1, hydrogen ions (or rare gas ions such as helium ions and argon ions or silicon ions may be used instead of hydrogen). These ionic species mainly serve to form crystal defects (damage) for capturing oxygen in the bond wafer (second substrate) 1.
[0021]
The bond wafer 1 and the base wafer 7 on which the peeling ion implantation layer 4 and the etch stop ion implantation layer 6 are formed as described above are cleaned with a cleaning liquid. Next, as shown in step (3), the wafers 1 and 7 are bonded together on the side where the silicon oxide film 2 is formed (that is, the first main surface J and K side). Then, as shown in step (4), by heat-treating the laminate at a low temperature of 400 to 600 ° C., the bond wafer 1 is peeled off at the concentration peak position of the aforementioned ion implantation layer 4 for peeling, and the base The portion remaining on the wafer 1 side becomes the bonded silicon single crystal thin film 5 (peeling step). On the other hand, since the ion implantation amount for the etch stop 6 is kept low, the etch stop ion implantation layer 6 does not peel off due to heat treatment. In some cases, the heat treatment for stripping can be omitted by increasing the amount of ion implantation when forming the ion implantation layer 4 for stripping or by activating the surface by previously performing plasma treatment on the surface to be overlapped. . Further, the remaining bond wafer portion 3 after peeling can be reused again as a bond wafer or a base wafer after re-polishing the peeled surface.
[0022]
Next, as shown in step (5), an etch stop layer 6 ′ having a higher oxygen concentration than the surrounding portion is formed in the bonded silicon single crystal thin film 5 based on the etch stop ion implantation layer 6. (Etch stop layer forming step). In the present embodiment, the oxygen concentration of the etch stop ion implantation layer 6 is increased by performing an oxygen diffusion step of diffusing oxygen from the surface of the bonded silicon single crystal thin film 5 toward the etch stop ion implantation layer 6. A kind of internal oxidation treatment is performed to form the etch stop layer 6 '. According to this method, a fixed density of crystal defects (damage) is formed in the form of the etch stop ion-implanted layer 6 by ion implantation with hydrogen ions or the like, so that oxygen diffused from the wafer surface It can be easily formed in the etch stop layer 6 ′ made of a high oxygen concentration layer by being captured by the crystal defects formed in the ion implantation layer 6 for etch stop.
[0023]
In the etch stop layer forming step by the above method, the oxygen diffusion step can be performed specifically by heat treatment in an oxygen-containing atmosphere. As the oxygen-containing atmosphere, for example, an oxygen gas atmosphere, an oxygen mixed gas in which oxygen is mixed with nitrogen or argon, and a gas atmosphere made of a compound molecule containing oxygen atoms (for example, water vapor) can be employed.
[0024]
As the heat treatment temperature becomes higher, the oxygen diffusion rate increases, and the formation of the etch stop layer 6 'can be promoted. However, if the heat treatment temperature is too high, crystal defects (for example, oxygen-induced stacking faults) in the etch stop ion-implanted layer 6 may grow and penetrate the SOI layer 15 ′. Considering these points, it is desirable to set the heat treatment temperature for oxygen diffusion to 700 ° C. or higher and 1000 ° C. or lower.
[0025]
As shown in FIG. 3, a damage layer 8d accompanying ion implantation is formed on the bonded silicon single crystal thin film 5 immediately after peeling. If the heat treatment temperature for oxygen diffusion is set to a certain high temperature as described above, the above-described crystal defects are likely to grow from the damaged layer 8d, and there is a case where a problem of penetrating the SOI layer is more likely to occur. Therefore, if the outermost layer portion of the bonded silicon single crystal thin film 5 is removed by etching prior to the oxygen diffusion step, such a problem is less likely to occur. The etching allowance dc in this case only needs to be such that the damaged layer 8d can be removed. For example, it is appropriate to set the etching allowance to about 0.05 to 0.15 μm. Specifically, the etching can be performed using mixed acid etching such as hydrofluoric acid / nitric acid, chemical etching such as alkali etching such as KOH or NaOH, or gas phase etching such as ion etching.
[0026]
In the present embodiment, conventional touch polishing for removing the damaged layer 8d is not performed. As a result, since there is no concern that the film thickness distribution of the bonded silicon single crystal thin film 5 after peeling is greatly impaired by touch polishing, it can be said that it is easy to secure an etching allowance for removing the damaged layer 8d.
[0027]
Although the oxygen diffusion heat treatment may be performed alone, it can also be used for other purposes. For example, in order to obtain a final SOI wafer, a bonding heat treatment (in this embodiment, a process performed at a low temperature) that firmly bonds the first substrate 7 and the bonded silicon single crystal thin film 5 after the peeling process is completed. After the peeling heat treatment 4), a bonding heat treatment for firmly bonding the first substrate 7 and the bonded silicon single crystal thin film 5 through the silicon oxide film 2 is necessary. Since this bonding heat treatment is usually performed at a high temperature of 1000 ° C. or higher and 1300 ° C. or lower, it is not impossible to combine this with oxygen diffusion heat treatment, but as described above, crystal defects in the ion implantation layer 6 for etch stop are present. From the standpoint of preventing growth of the resulting etch stop layer 6 and broadening of the resulting etch stop layer 6, it can be said that the temperature of the oxygen diffusion heat treatment is desirably set somewhat lower than this. For example, a surface protective oxidation heat treatment (700 ° C. or higher and 1000 ° C. or lower) of a bonded silicon single crystal thin film, which is performed at a lower temperature prior to the bonding heat treatment, is convenient for use as an oxygen diffusion heat treatment. . At this time, as shown in step (5), a protective oxide film 5a is formed on the surface of the bonded silicon single crystal thin film.
[0028]
The etch stop layer 6 ′ is formed as a high oxygen concentration layer, but is finally removed and does not require high insulation as the silicon oxide layer 2. Therefore, it is sufficient that the etch stop layer 6 'can sufficiently perform the etching stop function, and the formation thickness tb ((6) in FIG. 1) is preferably set to 2 nm to 50 nm, for example. If the formation thickness is less than 2 nm, the etching stop function may be insufficient. If the formation thickness exceeds 50 nm, the oxygen diffusion treatment tends to be lengthened.
[0029]
The etch stop layer 6 ′ must be able to reliably stop the etching from progressing to the underlying silicon layer that should ultimately be left as the SOI layer 15. For example, as shown in (1) of FIG. 2, foreign matters such as particles P adhere to the first main surface J of the bond wafer 1 on the ion implantation side when forming the etch stop ion implantation layer 6. If this is the case, ion implantation is hindered in the adhesion region, and a large number of pinholes 6h are generated in the resulting etch stop layer, from which the etchant may permeate and the underlying silicon layer may be affected. In this case, as shown in (2), ion implantation into the first main surface J of the bond wafer (second substrate) 1 and cleaning of the first main surface J are alternately repeated to obtain a predetermined dose amount. It is effective to adopt a method of injecting the liquid. That is, if ion implantation is repeated while removing foreign matters such as particles P by cleaning, the possibility that particles P will reattach to the exact same position on the wafer surface after cleaning is extremely small. The occurrence probability of 6 can be greatly reduced.
[0030]
Instead of cleaning, a method may be employed in which ion implantation into the first main surface J of the bond wafer (second substrate) 1 is repeated while changing the angle. That is, by making the ion beam obliquely incident on the first main surface J, the ion beam can be made to wrap around the particles P. Further, when the ion implantation angle or direction is changed, the ion implantation is performed while the shadow area of the particle P is changed on the first main surface J. As a result, the region where ions are not implanted is reduced, and the probability of occurrence of the pinhole 6 can be greatly reduced.
[0031]
Returning to FIG. 1, when the etch stop layer 6 'is formed in this way, the oxide stop 5a is removed with hydrofluoric acid as shown in step (6), and then the etch stop layer of the bonded silicon single crystal thin film 5 is removed. The portion 8 closer to the surface layer than 6 ′ is selectively etched based on the oxygen concentration difference, thereby reducing the thickness of the bonded silicon single crystal thin film. As the etching solution, an alkaline solution, for example, an aqueous solution such as NaOH, KOH, or TMAH (TetraMethyl Ammonium Hydroxide) can be used.
[0032]
The etch stop layer 6 'is formed based on the etch stop ion implantation layer 6 as described above. The etch stop ion-implanted layer 6 is formed on the basis of the main surface J of the bond wafer (second substrate) 1 having good flatness before bonding of the bond wafer (second substrate) 1, and the ion for peeling is used. Since it is formed at a position shallower than the implantation layer 4, variations in ion implantation depth hardly occur. Therefore, the etch stop layer 6 ′ has an oxygen concentration profile shape in which the peak position depth is uniform and is constant reflecting the flatness of the main surface of the substrate finished by mirror polishing or the like. As a result, an SOI layer 15 having a very good film thickness distribution can be obtained not only within the wafer but also between the wafers, corresponding to the oxygen concentration profile shape. Specifically, even though the average thickness tc of the SOI layer 15 is set to be an ultrathin film of about 10 to 50 nm, the film thickness uniformity of the SOI layer 15 is determined based on the standard deviation of the film thickness within the same wafer. For example, the value can be secured to 0.4 nm or less, and as shown in FIG. 5, the standard deviation value σ2 of the film thickness t (= t1, t2, t3) between wafers of the same specification can be secured to 2 nm or less. it can. In particular, even when the SOI layer 15 is made ultrathin to 20 nm or less (for example, 10 nm), it is possible to reduce the film thickness variation within the wafer and between the wafers to a range that can sufficiently be practically used.
[0033]
After the thickness reduction step by the selective etching, the SOI wafer 50 is obtained by etching away the etch stop layer 6 'remaining on the SOI layer 15 as shown in step (7). The etch stop layer 6 'is a high oxygen concentration layer, such as a silicon oxide layer, and can be easily removed by etching using hydrofluoric acid. Further, the etch stop layer 6 'may be removed by dry etching (vapor phase etching).
[0034]
Note that after the thickness reduction process (after removing the etch stop layer 6 ′), a planarization heat treatment for further planarizing the surface of the SOI layer 15 can be performed. This planarization heat treatment can be performed in an inert gas such as argon gas, hydrogen gas, or a mixed gas thereof at a temperature of about 1100 to 1200 ° C. for a short time of about 1 to 2 hours. Can also be performed. Specifically, it can be performed using a heater-heat-treating heat treatment furnace such as a general batch-type vertical furnace or horizontal furnace, and a single-wafer method that completes heat treatment in a few seconds to a few minutes by lamp heating or the like. It can also be performed using an RTA apparatus.
[0035]
Further, since the etch stop layer 6 'is formed based on the etch stop ion implantation layer 6, as shown in FIG. There is a possibility that the layer 15a remains slightly. Therefore, as shown in FIG. 4, after the thickness reduction process, after the outermost layer portion of the SOI layer 15 is thermally oxidized, sacrificial oxidation treatment is performed in which the formed thermal oxide film 15s is removed by etching with hydrofluoric acid or the like. The damage layer 15a can be effectively removed. Since the damage layer 15a is formed as a trace of the ion implantation layer 6 for etching stop having a small ion implantation amount and implantation depth, the thermal oxide film 15s for removing this is also about 5 nm to 100 nm. It is sufficient to form it very thin. Accordingly, the influence of the formation / removal of the thermal oxide film 15s on the film thickness distribution of the SOI layer 15 can be reduced. Such sacrificial oxidation treatment can also be performed for the purpose of finely adjusting the final thickness of the SOI layer 15.
[0036]
The embodiment of the present invention has been described above, but the present invention is not limited to this, and various modifications or improvements can be added without departing from the technical scope based on the description of the claims. For example, as shown in steps (1) to (3) in FIG. 6, the silicon oxide film 2 may be formed only on the base wafer 7 side (the same as FIG. 1 after step (4)). Further, as shown in steps (1) to (3) in FIG. 7, silicon oxide films 2a and 2b are formed on the bonding surfaces (first main surfaces J and K) of both the base wafer 7 and the bond wafer 1. (Step (4) and subsequent steps are the same as in FIG. 1).
[0037]
In the etch stop layer forming step, an etch stop ion implantation layer can be formed in the bonded silicon single crystal thin film using oxygen ions. FIG. 8 shows an example of the process. Step (1) is the same as FIG. Then, in step (2), an etch stop ion-implanted layer 60 is formed using oxygen ions. The etch stop ion-implanted layer 60 is preferably formed so that a peak position of the oxygen concentration occurs at a position of 50 nm to 300 nm (second depth position db). The ion implantation amount is 1 × 10.¹⁵/ Cm²~ 4x10¹⁷/ Cm²It is good to do.
[0038]
This method has an advantage that the etch stop ion implantation layer 60 can be formed as an oxygen high concentration layer from the beginning by oxygen ion implantation. However, in order to strengthen the chemical bond between silicon and oxygen and obtain an etch stop layer with good selective etching properties, it is desirable to heat-treat the ion implantation layer 60 for etch stop. This heat treatment temperature is preferably in the range of 900 to 1300 ° C. Below 900 ° C., the effect of improving selective etching is small, and when it exceeds 1300 ° C., problems such as metal contamination and slip dislocation occur. For example, as shown in step (5), the heat treatment can be performed alone at 700 to 1000 ° C., which is the same as the oxygen diffusion heat treatment in FIG. At this time, the heat treatment atmosphere may be an inert gas (Ar) atmosphere, or in order to further concentrate oxygen in the etch stop ion-implanted layer 60, an oxygen diffusion treatment (oxygen treatment) using an oxygen-containing atmosphere is performed. This may be an additional diffusion process). On the other hand, the heat treatment can also be used as a bonding heat treatment performed after completion of the peeling step, or the above-described surface protective oxidation heat treatment performed at a lower temperature prior to the bonding heat treatment. In this case, naturally, in FIG. 8, the oxygen diffusion heat treatment shown in step (5) may be omitted. Step (6) and subsequent steps are the same as those in FIG.
[0039]
In order to increase the density of crystal defects for capturing oxygen, as shown in FIG. 9, the preliminary ion implantation layer 6 is formed using at least one of hydrogen ions, rare gas ions, or silicon ions, and the preliminary ion implantation is performed. By implanting oxygen ions into the layer 6, the etch stop ion-implanted layer 60 can be formed. Thereafter, an oxygen diffusion heat treatment may be further performed.
[0040]
Furthermore, in the etch stop layer forming step, an ion implantation layer for etch stop can be formed in the bonded silicon single crystal thin film using germanium ions. The ion implantation layer for etch stop becomes a silicon-germanium layer and can immediately function as an etch stop layer to the silicon layer for a specific etching solution. Etching solutions for selectively etching the silicon layer with respect to the silicon-germanium layer include KOH and KOH.₂Cr₂O₇A mixed solution of propanol and propanol is suitable (reference: Applied Physics Letters, 56 (1990), 373-375). Further, the etch stop layer made of a silicon-germanium layer can be removed by using an etchant for selectively etching SiGe with respect to Si, specifically, HF and H₂O₂And CH₃A mixed solution with COOH can be used (reference: Journal of Electrochemical Society, 138 (1991) 202-204). It is also possible to perform selective etching using dry etching.
[Brief description of the drawings]
FIG. 1 is a process explanatory view showing a first embodiment of an SOI wafer manufacturing method according to the present invention.
FIG. 2 is a diagram for explaining the influence of particles on the formation of an etch stop layer together with a countermeasure method thereof.
FIG. 3 is a view schematically showing an example of removing a damaged layer after the peeling process.
FIG. 4 is a diagram schematically showing an example of removing a damaged layer after the thickness reducing step.
FIG. 5 is an explanatory diagram of effects of the present invention.
FIG. 6 is a process explanatory view showing a second embodiment of the SOI wafer manufacturing method according to the present invention.
FIG. 7 is a process explanatory view showing a third embodiment of the SOI wafer manufacturing method according to the present invention.
FIG. 8 is a process explanatory view showing a fourth embodiment of the SOI wafer manufacturing method according to the present invention.
FIG. 9 is a process explanatory view showing a modification of the etch stop ion implantation layer forming process.
FIG. 10 is a diagram showing a problem of a conventional method related to the manufacture of an SOI wafer.
[Explanation of symbols]
1 Bond wafer (second substrate)
2 Silicon oxide film
4 Ion implantation layer for peeling
5 Bonded silicon single crystal thin film
6 Ion implantation layer for etch stop
7 Base wafer (first substrate)
15 SOI layer
50 SOI wafer

Claims

An insulating film forming step of forming an insulating film on the first main surface of at least one of the first substrate and the second substrate made of silicon single crystal;
Forming a delamination ion implantation layer that forms a delamination ion implantation layer having a concentration peak at the first depth position in the ion implantation profile in the depth direction by implanting ions from the first main surface of the second substrate. Process,
Etch stop ions having a concentration peak at a second depth position shallower than the first depth position in the ion implantation profile in the depth direction by implanting ions from the first main surface of the second substrate. An ion implantation layer forming process for etching stop for forming an implantation layer;
A bonding step of bonding the first main surfaces of the second substrate on which the peeling ion implantation layer and the etch stop ion implantation layer are formed and the first substrate to each other via the insulating film. When,
After the bonding step, a peeling step of peeling the bonded silicon single crystal thin film to be an SOI layer including the etch stop ion implantation layer from the second substrate at the peeling ion implantation layer;
An etch stop layer forming step of forming an etch stop layer having a higher oxygen concentration than the surrounding portion in the bonded silicon single crystal thin film based on the ion implantation layer for etch stop;
A thickness reducing step of reducing the thickness of the bonded silicon single crystal thin film by selectively etching the surface side of the bonded silicon single crystal thin film from the etch stop layer based on a difference in oxygen concentration;
A method for manufacturing an SOI wafer including :
In the etch stop layer forming step, by performing an oxygen diffusion step of diffusing oxygen from the surface of the bonded silicon single crystal thin film toward the etch stop ion implantation layer, the oxygen concentration of the etch stop ion implantation layer is reduced. it is, method for manufacturing an SOI wafer, comprising forming the oxygen concentration is high etch stop layer than the peripheral portion to increase.

2. The method for manufacturing an SOI wafer according to claim 1, wherein ions for forming the ion implantation layer for separation are at least one selected from an ion group consisting of hydrogen ions and rare gas ions.

3. The SOI wafer according to claim 1, wherein at least one selected from an ion group consisting of hydrogen ions, rare gas ions, and silicon ions is used as ions for forming the ion implantation layer for etch stop. Manufacturing method.

Wherein the etch stop layer forming step, the oxygen diffusion method of manufacturing an SOI wafer according to any one of claims 1 to 3, characterized in that performing at a heat treatment in an oxygen-containing atmosphere.

After the peeling step, a bonding heat treatment for firmly bonding the first substrate and the bonded silicon single crystal thin film is performed, and the bonding heat treatment or the bonding performed at a temperature lower than the bonding heat treatment prior to the bonding heat treatment. 5. The method for manufacturing an SOI wafer according to claim 4 , wherein the surface protection oxidation heat treatment of the silicon single crystal thin film is also used in the oxygen-containing atmosphere.

Wherein prior to the oxygen diffusion method of manufacturing an SOI wafer according to claim 4 or 5 outermost layer of the bonded silicon single crystal thin film characterized by etching away.

The ion implantation amount when forming the etch stop ion implantation layer, any one of claims 1 to 6, characterized in that less than the ion implantation amount when forming the delamination ion implanted layer 2. A method for producing an SOI wafer according to 1.

The method for manufacturing an SOI wafer according to any one of claims 1 to 7, characterized in that said insulating film and a silicon oxide film.

The method for manufacturing an SOI wafer according to any one of claims 1 to 8, characterized in that said first substrate and a silicon single crystal substrate.

In the ion implantation layer for peeling, the first depth position is located in a range of 100 nm to 2000 nm from the silicon single crystal surface on the first main surface side of the second substrate,
The etch stop for the ion implantation layer, the second depth position, the SOI wafer according to any one of claims 1 to 9 located at least 50nm shallower range than the first depth position Production method.

After the reduced thickness method of manufacturing an SOI wafer according to any one of claims 1 to 10, wherein the etching away the etch stop layer remaining on the SOI layer.

The method for manufacturing an SOI wafer according to claim 11 , wherein after the removal of the etch stop layer, a planarization heat treatment for further planarizing the surface of the SOI layer is performed.

After the reduced thickness step, the outermost layer of the SOI layer is thermally oxidized, the formed thermal oxide film in any one of claims 1 and performing sacrificial oxidation process to etch away 12 The manufacturing method of the SOI wafer of description.

2. The etch stop ion implantation layer forming step, wherein ion implantation into the first main surface of the second silicon single crystal substrate and cleaning of the first main surface are alternately repeated. the method for manufacturing an SOI wafer according to to any one of 13.

In the etch stop ion implantation layer forming step, ion implantation into the first main surface of the second silicon single crystal substrate is repeated while changing the ion implantation angle and / or direction into the first main surface. the method for manufacturing an SOI wafer according to any one of claims 1 to 14, characterized in.

The thickness uniformity of the SOI layer is 0.4 nm or less in terms of the standard deviation value of the film thickness in the same wafer, and 2 nm or less in terms of the standard deviation value between wafers of the same specification. the method for manufacturing an SOI wafer according to any one of claims 1 to 15.

The method for manufacturing an SOI wafer according to claim 13 , wherein the SOI layer is 50 nm or less in the sacrificial oxidation treatment step.

As the second silicon single crystal substrate, producing an SOI wafer according to any one of the first main surface to claims 1, characterized in that mirror-polished wafer is mirror-polished surface is used 17 Method.