New! View global litigation for patent families

JP2004055750A - Method of manufacturing soi wafer - Google Patents

Method of manufacturing soi wafer

Info

Publication number
JP2004055750A
JP2004055750A JP2002209866A JP2002209866A JP2004055750A JP 2004055750 A JP2004055750 A JP 2004055750A JP 2002209866 A JP2002209866 A JP 2002209866A JP 2002209866 A JP2002209866 A JP 2002209866A JP 2004055750 A JP2004055750 A JP 2004055750A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
substrate
oxygen
crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002209866A
Other languages
Japanese (ja)
Inventor
Kiyoshi Mitani
Isao Yokogawa
三谷 清
横川 功
Original Assignee
Shin Etsu Handotai Co Ltd
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing SOI wafer, by which both the film thickness uniformity in wafers and film thickness uniformity between the wafers can be reduced to sufficiently low levels, even when the required film thickness level of an SOI layer is very low.
SOLUTION: An etch-stopping layer 6', which is higher in oxygen concentration than its peripheral area is formed in a second single-crystal silicon substrate 1, by forming an ion-implanted layer 6 for stopping etching through ion implantation and performing an oxygen diffusing step of making oxygen diffuse toward the ion-implanted layer 6. Then, after the second single-crystal silicon substrate 1 is laminated on a first single-crystal silicon substrate 7, at least a layer region, which is in contact with the etching stopper layer 6' in the second single-crystal silicon substrate 1, is selectively etched based on the difference in the oxygen concentration.
COPYRIGHT: (C)2004,JPO

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、SOIウェーハの製造方法に関する。 The present invention relates to a manufacturing method of an SOI wafer.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
携帯電話等の移動体通信においては、数100MHz以上の高周波信号を取り扱うのが一般的となっており、高周波特性の良好な半導体デバイスが求められている。 In a mobile communication such as a mobile phone, to handle more than a few 100MHz of frequency signals it has become a common, good semiconductor devices of high frequency characteristics are required. 例えば、CMOS−ICや高耐圧型IC等の半導体デバイスには、シリコン単結晶基板(以下、ベースウェーハともいう)上にシリコン酸化膜絶縁体層を形成し、その上に別のシリコン単結晶層をSOI(Silicon on Insulator)層として積層形成した、いわゆるSOIウェーハが使用されている。 For example, the semiconductor device such as a CMOS-IC and a high-voltage type IC, a silicon single crystal substrate (hereinafter, the base wafer also called) forming a silicon oxide film insulator layer over, another silicon single crystal layer thereon the SOI was laminated as (Silicon on Insulator) layer, a so-called SOI wafer is used. これを高周波用の半導体デバイスに使用する場合、高周波損失低減のため、ベースウェーハとして高抵抗率のシリコン単結晶を使用することが必要である。 When using this semiconductor device for high frequency, because the high-frequency loss reduction, it is necessary to use a silicon single crystal of a high resistivity as a base wafer.
【0003】 [0003]
ところで、SOIウェーハの代表的な製造方法として貼り合わせ法がある。 By the way, there is a bonding method as a typical method for manufacturing an SOI wafer. この貼り合わせ法は、ベースウェーハとなる第一基板と、デバイス形成領域であるSOI層となる第二基板(以下、ボンドウェーハともいう)とをシリコン酸化膜を介して貼り合わせた後、ボンドウェーハを所望の膜厚まで減厚し、薄膜化することによりボンドウェーハをSOI層とするものである。 The bonding method includes a first substrate serving as a base wafer, a second substrate comprising an SOI layer is the device forming region (hereinafter also referred to as bond wafer) and after bonding through the silicon oxide film, the bond wafer reduced to the desired thickness Atsushi is for the bond wafer and the SOI layer by thinning.
【0004】 [0004]
ボンドウェーハを減厚する方法にはいくつかあるが、均一な膜厚が比較的得やすく、かつ簡便な方法として、スマートカット法(商標名)が知られている。 The method of thickness reduction the bond wafer are several, but uniform thickness relatively easy to obtain, and a simple method, smart cut method (trademark) is known. これは、ボンドウェーハの貼り合わせ面(第一主表面とする)に対し、一定深さ位置に水素高濃度層が形成されるように水素をイオン注入し、貼り合わせ後に該水素高濃度層にてボンドウェーハを剥離する、というものである。 This bonding surface of the bond wafer to (a first main surface), hydrogen so as to form the hydrogen-rich layer is ion-implanted into the predetermined depth position, after bonding the aqueous Motodaka concentration layer peeling the bond wafer Te, is that.
【0005】 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかし、上記の方法には以下のような欠点がある。 However, the above method has the following disadvantages. すなわち、スマートカット法では、図6(a)に示すように、剥離後に得られるSOIウェーハ50'(符号7はベースウェーハ、符号2はシリコン酸化膜である)の、SOI層8の表面に、イオン注入に伴うダメージ層8aが形成され、また、剥離面そのものの粗さは通常製品レベルのSiウェーハの鏡面と比べて相当大きくなる。 That is, in the smart cut method, as shown in FIG. 6 (a), the SOI wafer 50 obtained after stripping '(reference numeral 7 base wafer, reference numeral 2 is a silicon oxide film) on the surface of the SOI layer 8, is formed damaged layer 8a due to the ion implantation, also the roughness of the peeling surface itself becomes considerably larger than the usual product level Si wafer mirror surface. 従来、このダメージ層8aを除去するために、剥離後のSOI層8の表面を、研磨代の小さい鏡面研磨(タッチポリッシュと通称され、機械的化学的研磨が用いられる)により平坦化することが行なわれてきた。 Conventionally, in order to remove the damaged layer 8a, the surface of the SOI layer 8 after peeling, (the touch polishing commonly called, chemical mechanical polishing is used) a small mirror polishing abrasive allowance be flattened by It has been done. この方法を用いると、剥離面の短波長の粗さ成分は比較的容易に除去できるのに対し、新たに研磨代のウェーハ面内不均一性を付加してしまう。 Using this method, the roughness component of short wavelength release surface while relatively easily removed, resulting in additional wafer plane nonuniformity of new grinding allowance. その結果、図6(b)に示すように、得られるSOI層の膜厚tの分布には、同一ウェーハ内の標準偏差値σ1にて1〜2nm程度生ずる。 As a result, as shown in FIG. 6 (b), the distribution of the thickness t of the obtained SOI layer occurs about 1~2nm at standard deviation σ1 in the same wafer. また、図6(c)に示すように、同一仕様ウェーハロットにおけるウェーハ間の、膜厚t(t1,t2,t3)の標準偏差値σ2では3nm程度以上の分布を生ずる。 Further, as shown in FIG. 6 (c), between the wafer in the same specification wafer lot, the thickness t produce standard deviation 3nm approximately more distribution in σ2 of (t1, t2, t3).
【0006】 [0006]
なお、剥離面を不活性ガス雰囲気や水素雰囲気中で熱処理して平坦化を図る方法も考えられるが、剥離上がりの面粗さにはかなりのムラがあり、部分的に深い凹凸も生じやすいことから、1100℃以上で数時間以上、場合によっては1200℃以上で数時間を超える熱処理条件が必要となり、現実的でない。 The method for achieving planarization by heat-treating release surface in an inert gas atmosphere or in a hydrogen atmosphere is also conceivable, but there is considerable unevenness in the surface roughness of the release raised, partially deep that irregularities also prone from several hours or more at 1100 ° C. or more, in some cases requires heat treatment conditions more than a few hours at 1200 ° C. or higher, is not realistic. また、剥離面の仕上がりをなるべく均質化するために、水素イオン注入等の工程管理も厳しくしなければならず、製造能率や歩留まりの低下につながる。 Further, in order to as much as possible homogenize the finish of the release surface, process control of the hydrogen ion implantation or the like must also be strictly, it leads to a decrease in production efficiency and yield.
【0007】 [0007]
こうした膜厚のばらつきは、現状の鏡面研磨技術の水準からすれば不可避的なものであり、SOI層の膜厚が100nm程度以上の膜厚に留まる限りは、特に大きな問題となるものではない。 Variation of such thickness are those unavoidable if the level of the state of mirror polishing technique, as long as the film thickness of the SOI layer remains at a film thickness of not less than about 100nm is not particularly a significant problem. しかしながら、近年、SOIウェーハの主要な用途であるCMOS−LSI等においては、素子の微細化及び高集積化の傾向はますます著しくなっており、数年前まで100nm程度で超薄膜と称されていたものも、今ではさして驚くに値するものではなくなってしまった。 However, in recent years, in CMOS-LSI or the like which is the main application of SOI wafers, the tendency of miniaturization and high integration of devices has become increasingly remarkable, at about 100nm up to a few years ago has been referred to as ultra-thin film others were, became not deserve to be surprised terribly now. 現在、超薄膜SOI層として求められている平均膜厚は100nmを大きく下回り、数10nm(例えば20〜50nm)から場合により10nm程度にもなっている。 Currently, the average film thickness is obtained as ultra-thin SOI layer significantly below 100 nm, which is also the order of 10nm optionally several 10nm (e.g., 20 to 50 nm). この場合、上記のような膜厚不均一のレベルは、狙いとする平均膜厚の10〜数10%にも及び、SOIウェーハを用いた半導体デバイスの品質ばらつきや、製造歩留まり低下に直結してしまうことはいうまでもない。 In this case, the film thickness nonuniformity of the level as described above, also Oyobi the average film 10 having 10% of the thickness to be aimed, and quality variations in the semiconductor device using an SOI wafer, directly linked to the production yield decreases put away it is needless to say.
【0008】 [0008]
本発明の課題は、SOI層の要求膜厚レベルが非常に小さい場合においても、ウェーハ内の膜厚均一性及びウェーハ間の膜厚均一性の双方を十分小さいレベルに軽減することが可能であり、ひいては超微細あるいは高集積度のCMOS−LSI等に加工した場合においても、品質ばらつきを抑制し製造歩留まりを向上させることができるSOIウェーハの製造方法を提供することにある。 An object of the present invention, when a request thickness level of the SOI layer is very small even, it is possible to reduce both the thickness uniformity between the film thickness uniformity and wafer in the wafer to a sufficiently low level , even when processed in turn ultrafine or highly integrated CMOS-LSI, etc., it is to provide a method for manufacturing an SOI wafer which can improve the manufacturing yield by suppressing the variation in quality.
【0009】 [0009]
【課題を解決するための手段及び作用・効果】 [Means and actions and effects in order to solve the problems]
上記課題を解決するために、本発明のSOIウェーハの製造方法は、第一基板(ベースウェーハに相当する)とシリコン単結晶よりなる第二基板(ボンドウェーハに相当する)との少なくともいずれかの第一主表面に絶縁膜を形成し、該絶縁膜を介して第一及び第二基板の第一主表面同士を貼り合わせる貼り合わせ工程と、 In order to solve the above problems, a method for manufacturing an SOI wafer of the present invention, the first substrate (corresponding to the base wafer) (corresponding to the bond wafer) second substrate made of silicon single crystal with at least one of the first main surface to form an insulating film, and the bonding step of bonding the first major surface between the first and second substrate via the insulating film,
第二基板の第一主表面からみてSOI層となるべき第一のシリコン層部分を隔てた第一の深さ位置に、イオン注入法によりエッチストップ用イオン注入層を形成するエッチストップ用イオン注入層形成工程と、 The first depth position spaced a first silicon layer portion to become the SOI layer as viewed from the first main surface of the second substrate, an etch stop for ion implantation to form an ion implantation layer for the etch stop by ion implantation a layer formation step,
エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行ない、該エッチストップ用イオン注入層の酸素濃度を高めることにより、周囲部分よりも酸素濃度が高いエッチストップ層を形成するエッチストップ層形成工程と、 Performs oxygen diffusion step for diffusing the oxygen toward the ion-implanted layer for the etch stop, by increasing the oxygen concentration of the etch stop ion implantation layer, an etch stop for forming the oxygen concentration is high etch stop layer than the peripheral portion a layer formation step,
第二基板の厚さ方向において第一のシリコン層部分と反対側に位置する部分を第二のシリコン層部分として、貼り合わせ工程後において、第二のシリコン層部分の少なくともエッチストップ層と接する領域を酸素濃度差に基づいて選択エッチングすることにより、厚みを減ずる減厚工程と、 A portion located on the opposite side of the first silicon layer portions in the thickness direction of the second substrate as a second silicon layer portion, after the bonding step, a region in contact with at least an etch stop layer of the second silicon layer portion of the by selective etching based on the oxygen concentration difference, and the reduced thickness step to reduce the thickness,
を含むことを特徴とする。 Characterized in that it comprises a.
【0010】 [0010]
上記本発明の方法においては、第二基板中に、イオン注入法によりエッチストップ用イオン注入層を形成し、次いでエッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行なって、周囲部分よりも酸素濃度が高いエッチストップ層を形成する。 In the method of the present invention, within a second substrate, by ion implantation to form an ion implantation layer for the etch stop, and then perform the oxygen diffusion step for diffusing the oxygen toward the etch stop ion implantation layer, ambient oxygen concentration than the part to form a high etch stop layer. そして、第二基板を第一基板に貼り合わせた後、第二基板の少なくともエッチストップ層と接する層領域を酸素濃度差に基づいて選択エッチングする。 Then, after attaching the second substrate to the first substrate, it is selectively etched on the basis of the layer region in contact with at least an etch stop layer of a second substrate to the oxygen concentration difference.
【0011】 [0011]
本発明において形成するエッチストップ層は、エッチストップ用イオン注入層に基づいて、周囲部分よりも酸素濃度が高い酸素高濃度層として形成される。 Etch stop layer formed in the present invention, based on the ion-implanted layer for the etch stop, the oxygen concentration is formed as a high oxygen-concentration layer than the surrounding portion. このようなシリコン中の酸素高濃度層(たとえば酸化シリコン層)は、酸素濃度の低いシリコンとの間に、アルカリ溶液等に対する顕著なエッチング選択性を生ずるので、第二のシリコン層のエッチングを確実に停止させることができる。 High-oxygen-concentration layer of such silicon (e.g. silicon oxide layer) is provided between the low oxygen concentration silicon, than produce pronounced etch selectivity with respect to an alkali solution or the like, ensure etching of the second silicon layer it can be stopped.
【0012】 [0012]
エッチストップ用イオン注入層は、イオン注入エネルギーの制御により、注入深さ方向のイオンの分布を比較的良好に制御できる。 Etch stop ion implantation layer is controlled by the ion implantation energy, the distribution of the implantation depth direction of the ion can be relatively well controlled. そして、この打ち込まれたイオンは、第二基板の第二のシリコン層部分に結晶欠陥(ダメージ層)を形成する。 Then, the implanted ions form a crystal defect (damage layer) on the second silicon layer portion of the second substrate. そして、酸素拡散工程を行なうことにより、第二基板中に拡散した酸素はこの結晶欠陥に捕獲され、エッチストップ層を形成する。 By performing the oxygen diffusion process, oxygen diffuses into the second the substrate is trapped in the crystal defects, forming an etch stop layer. 該エッチストップ層は、エッチストップ用イオン注入層の注入イオン分布ひいては結晶欠陥分布に対応した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。 The etch stop layer is a one having an oxygen concentration profile shape implanted ion distribution thus sharp and peak positions depth corresponding to the crystal defect distribution of etch stop ion implantation layer is aligned constant. その結果、第二基板の第二のシリコン層部分を該エッチストップ層までエッチバックすることにより、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なSOI層を得ることができる。 As a result, the second silicon layer portion of the second substrate by etching back until the etch stop layer, also between wafers not the wafer only, can be a film thickness distribution to obtain a very good SOI layer. また、このエッチバックにより、従来、SOI層の膜厚分布悪化の主要因となっていたタッチポリッシュを工程から排除できることも、膜厚分布改善に大きく寄与する。 Moreover, this etch back, conventionally, also can be eliminated touch polishing which has been a major cause of film thickness distribution deteriorates the SOI layer from step significantly contributes to the film thickness distribution improvement.
【0013】 [0013]
上記本発明のSOIウェーハの製造方法は、エッチストップ用イオン注入層形成工程を、貼り合わせ工程に先立って、第二基板の第一主表面からイオンを打ち込むことにより行い、貼り合わせ工程の後、エッチストップ用イオン注入層又は該エッチストップ用イオン注入層に基づいて形成されたエッチストップ層と接する領域を含む第二のシリコン層の一部を残して、第二基板を減厚する予備減厚工程を実施することもできる。 The method for manufacturing an SOI wafer of the present invention, an etch stop for the ion implantation layer formation step, prior to the bonding step is performed by implanting ions from the first main surface of the second substrate, after the bonding step, leaving a portion of the second silicon layer including a region in contact with the etch stop ion implantation layer or etch stop layer formed on the basis of the ion-implanted layer for the etch stop, preliminary decreased thickness to the thickness reduced the second substrate it is also possible to implement the process. この方法によると、エッチストップ用イオン注入層は、平坦性の良好な第二基板の主表面を基準として形成され、また、SOI層を取り出す側の主表面からイオン注入されるので、イオンの打ち込み深さが浅くて済み、ばらつきが生じにくい。 According to this method, the etch stop ion implantation layer is formed relative to the main surface of the good second substrate flatness, and since the ion-implanted from the main surface of the side taking out the SOI layer, implantation of ions requires shallow depth, the variation is less likely to occur. 従って、得られるエッチストップ層は、基板主表面の平坦性を反映した、一層急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。 Therefore, the etch stop layer obtained, reflecting the flatness of the substrate main surface, and that has a steeper and the oxygen concentration profile shape peak position depth aligned constant. その結果、膜厚分布が極めて良好なSOI層を得ることができる。 As a result, it is possible to film thickness distribution to obtain a very good SOI layer. SOI層の膜厚分布をより良好なものとするには、第二基板は、イオン注入の基準として用いる第一主表面が鏡面研磨面とされた鏡面研磨ウェーハを使用するとよい。 The film thickness distribution of the SOI layer to be more favorable, the second substrate, it is preferable to use a mirror polishing wafer first major surface is a polished mirror surface is used as the basis for ion implantation.
【0014】 [0014]
上記本発明の方法により、最終的に得られるSOI層の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば0.4nm以下に確保できる。 Above by the method of the present invention, the final film thickness uniformity of the SOI layer obtained, it can be secured at the thickness of the standard deviation of the same wafer, for example, in 0.4nm or less. また、同一仕様のウェーハ間の標準偏差値にて2nm以下に確保することもできる。 It is also possible to reserve 2nm or less in standard deviation between the wafer having the same specification. その結果、SOI層が、50nm以下、さらには20nm以下の超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。 As a result, SOI layer, 50 nm or less, more even if it is less ultra thin 20 nm, a film thickness variation between wafers in and wafer, it is possible to reduce to the extent of withstanding sufficiently practical.
【0015】 [0015]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下に本発明の実施の形態について述べる。 Described embodiments of the present invention are described below.
図1は本発明に係るSOIウェーハの製造方法の基本的な実施形態を説明するものである。 Figure 1 illustrates the basic embodiment of the method for manufacturing an SOI wafer according to the present invention. まず、第一基板としてのベースウェーハ7(工程▲3▼参照)と、シリコン単結晶よりなる第二基板としてのボンドウェーハ1(工程▲1▼参照)とを用意する。 First, a base wafer 7 as the first substrate (see ▼ Step ▲ 3), the second bond wafer 1 as a substrate made of silicon single crystal (refer to step ▲ 1 ▼). ここでは、ボンドウェーハ2の第一主表面J側に絶縁膜としてのシリコン酸化膜2を形成している。 Here, to form a silicon oxide film 2 as an insulating film on the first main surface side J of the bond wafer 2. このシリコン酸化膜2の形成は、例えば、ウェット酸化により形成することができるが、CVD(Chemical Vapor Deposition)等の方法を採用することも可能である。 The formation of the silicon oxide film 2, for example, can be formed by wet oxidation, it is also possible to employ a method such as CVD (Chemical Vapor Deposition). シリコン酸化膜の膜厚txは、例えばMOS−FET等の絶縁層として使用されることを考慮して、50nm以上2μm以下程度の値とする。 Thickness tx of the silicon oxide film, for example taking into account that it is used as an insulating layer such as a MOS-FET, a value of the degree or 2μm or less 50nm. なお、本実施形態においては、ベースウェーハ7(第一基板)もシリコン単結晶基板としているが、これを石英基板やサファイア基板などの絶縁性基板や、SiC、GaAs、InPなどの化合物半導体基板とすることも可能である。 In the present embodiment, the base wafer 7 (first substrate), but also a silicon single crystal substrate, which and insulating substrate such as a quartz substrate or a sapphire substrate, SiC, GaAs, and compound semiconductor substrate such as InP it is also possible to. また、シリコン酸化膜2の代わりに、シリコン窒化膜やシリコン酸化窒化膜などを絶縁膜として形成することもできる。 Further, in place of the silicon oxide film 2, a silicon nitride film or a silicon oxynitride film may be formed as an insulating film.
【0016】 [0016]
そして、工程▲1▼において、ボンドウェーハ1の第一主表面(貼り合せ面)Jからシリコン酸化膜2を通して水素イオンを打ち込むことにより、SOI層形成厚さに対応した深さ位置(ただし、表面にシリコン酸化膜2が形成される場合は、そのシリコン酸化膜2を除いた深さで表す)dbにエッチストップ用イオン注入層6を形成する。 Then, in step ▲ 1 ▼, the first main surface (bonding surface) of the bond wafer 1 by implanting hydrogen ions through the silicon oxide film 2 from J, depth position corresponding to the SOI layer formation thickness (provided that the surface If the silicon oxide film 2 is formed is represented by a depth except for the silicon oxide film 2) forming an etch stop for the ion implantation layer 6 db to. 本実施形態においては、最終的に得るべきSOI層15(工程▲6▼)の平均厚さtcが10〜50nm程度に設定されるが、エッチストップ用イオン注入層6は、50〜300nmの深さ位置dbに水素濃度のピーク位置が生ずるように形成するのがよい。 In the present embodiment, the average thickness tc of the finally obtained should SOI layer 15 (step ▲ 6 ▼) is set to about 10 to 50 nm, the etch stop ion implantation layer 6, the depth of 50~300nm preferably formed so that the peak position of the hydrogen concentration is generated in the position db. この深さ位置dbは、最終的に得られるSOI層15の厚さに対応するものである。 The depth position db, correspond to the thickness of the final SOI layer 15 is obtained. なお、上記深さ位置dbにエッチストップ用イオン注入層6を形成するためのイオン注入のエネルギーは、水素イオンを用い、かつシリコン酸化膜の膜厚txを50nmに設定する場合、5keV以上40eV以下程度に調整するのがよい。 Incidentally, the energy of the ion implantation for forming an etch stop for the ion implantation layer 6 in the depth position db uses a hydrogen ion, and when setting the thickness tx of the silicon oxide film 50 nm, 5 keV or higher 40eV or less It may be adjusted to a degree.
【0017】 [0017]
エッチストップ用イオン注入層6を形成する際のイオン注入量は、1×10 15 /cm 〜4×10 16 /cm とするのがよい。 Ion implantation amount when forming the etch stop ion implantation layer 6 is preferably set to 1 × 10 15 / cm 2 ~4 × 10 16 / cm 2. 1×10 15 /cm 未満では、後述のエッチストップ層6'(工程▲2▼)を形成するためのダメージの形成が不完全となり、十分なエッチストップ効果を有する酸素高濃度層が得られなくなる。 In less than 1 × 10 15 / cm 2, the formation of the damage for forming an etch stop layer 6 'described later (step ▲ 2 ▼) is incomplete, the oxygen-enriched layer having sufficient etch stop effect is obtained no. また、イオン注入量が4×10 16 /cm を超えると、エッチストップ用イオン注入層6において結合シリコン単結晶薄膜5の望まざる剥離が生ずるおそれがある。 Further, when the ion implantation amount exceeds 4 × 10 16 / cm 2, there is a possibility that the desired forced peeling of bonded silicon single crystal thin film 5 in the etch stop ion implantation layer 6 occurs.
【0018】 [0018]
エッチストップ用イオン注入層6を形成するためのイオン種は、該エッチストップ用イオン注入層6を、どのような方法により酸素高濃度層よりなるエッチストップ層6'とするかに応じて種々選択することができる。 Ion species for forming the etch stop ion implantation layer 6 is variously selected depending on the etch stop ion implantation layer 6, the etch stop layer 6 'made of high-oxygen concentration layer by any method can do. 例えば、水素イオン、希ガス(He、Ne、Ar、Kr、Xe)イオン、シリコンイオン及び酸素イオンよりなるイオン群から選ばれる少なくとも1種類を用いることができる。 For example, it is possible to use the hydrogen ion, a rare gas (He, Ne, Ar, Kr, Xe) ions, at least one selected from the group of ions consisting of silicon ions and oxygen ions. 図1の工程では、水素イオンを用いている。 In the step 1, and using hydrogen ions. これらのイオン種は、主としてボンドウェーハ(第二基板)1中に、酸素を捕獲するための結晶欠陥(ダメージ)を形成する働きをなす。 These ionic species are primarily in the bond wafer (second substrate) 1, formed serves to form the crystal defects for trapping oxygen (damage).
【0019】 [0019]
次に、工程▲2▼に示すように、エッチストップ用イオン注入層6に向けて酸素を拡散させる酸素拡散工程を行なうことにより、該エッチストップ用イオン注入層6の酸素濃度を高めてエッチストップ層6'を形成する(エッチストップ層形成工程)。 Next, as shown in step ▲ 2 ▼, by performing the oxygen diffusion process for diffusing the oxygen toward the etch stop ion implantation layer 6, an etch stop to increase the oxygen concentration of the etch stop ion implantation layer 6 to form a layer 6 '(etch stop layer forming step). すでに、水素イオンによるイオン注入により、一定濃度の結晶欠陥が、エッチストップ用イオン注入層6の形で集中形成されている。 Already, by ion implantation with hydrogen ions, the crystal defects of a certain concentration, is centrally formed in the form of an etch stop for the ion-implanted layer 6. そして、ウェーハ表面から拡散してきた酸素は、該エッチストップ用イオン注入層6に形成された結晶欠陥(ダメージ)に捕獲され、酸素高濃度層よりなるエッチストップ層6'に容易に形成できる。 Then, the oxygen diffused from the wafer surface, are captured by the crystal defects formed on the etch stop ion implantation layer 6 (damage) can be easily formed on the etch stop layer 6 'made of high-oxygen concentration layer. この処理は、一種の内部酸化処理であるともいえる。 This process is also said to be internal oxidation process of a kind.
【0020】 [0020]
上記の方法によるエッチストップ層形成工程においては、酸素拡散工程を、具体的には酸素含有雰囲気中での熱処理にて行なうことができる。 In the etch-stop layer forming step according to the above method, the oxygen diffusion process, specifically can be carried out at a heat treatment in an oxygen-containing atmosphere. 酸素含有雰囲気としては、例えば、酸素ガス雰囲気、窒素あるいはアルゴンに酸素を混合した酸素混合ガス、さらには酸素原子を含む化合物分子よりなるガス(例えば水蒸気)などからなるガス雰囲気を採用できる。 The oxygen-containing atmosphere, e.g., oxygen gas atmosphere, oxygen mixed gas oxygen mixed in nitrogen or argon, more can be employed gas atmosphere made of a gas consisting of the compound molecules containing oxygen atoms (e.g., water vapor).
【0021】 [0021]
熱処理温度は、高温になるほど酸素の拡散速度が増し、エッチストップ層6'の形成を促進することができる。 Heat treatment temperature, the diffusion rate of oxygen is increased as the temperature rises, it is possible to promote the formation of etch stop layer 6 '. しかし、熱処理温度が高すぎると、エッチストップ用イオン注入層6中の結晶欠陥(例えば、酸素誘起積層欠陥(Oxygen−induced Stacking Fault)が成長してSOI層15'を貫通する可能性がある。これらの点を考慮して、酸素拡散のための熱処理温度は、700℃以上1000℃以下に設定することが望ましい。 However, if the heat treatment temperature is too high, the crystal defects in the etch stop ion implantation layer 6 (e.g., which may penetrate the SOI layer 15 'oxygen-induced stacking faults (Oxygen-induced Stacking Fault) is growing. in consideration of these points, the heat treatment temperature for the oxygen diffusion is preferably set to 700 ° C. or higher 1000 ° C. or less.
【0022】 [0022]
上記のようにエッチストップ層6'を形成したボンドウェーハ1とベースウェーハ7とは、洗浄液にて洗浄される。 The bond wafer 1 and base wafer 7 forming the etch stop layer 6 'as described above, is washed with the washing liquid. 次に、工程▲3▼に示すように、両ウェーハ1,7をシリコン酸化膜2の形成側(すなわち第一主表面J,K側)にて貼り合わせ、さらに、800℃〜1250℃にて結合熱処理を行なう。 Next, as shown in step ▲ 3 ▼, bonded at formation side of the two wafers 1 and 7 silicon oxide film 2 (i.e. the first main surface J, K side), further, at 800 ° C. to 1250 ° C. the bonding heat treatment is carried out. 次に工程▲4▼に示すように、エッチストップ層6'を含んだSOI層となるべき結合シリコン単結晶薄膜5を残して、ボンドウェーハ1を減厚する。 Next, as shown in step ▲ 4 ▼, leaving bond silicon single crystal thin film 5 to become the inclusive SOI layer an etch stop layer 6 ', to the thickness reduced the bond wafer 1. 具体的には、エッチストップ層6'の上にエッチング用のシリコン層8を0.1〜10μm程度残して、ボンドウェーハ1を平面研削盤等により機械研削し、必要に応じてさらに研磨する。 Specifically, leaving 0.1~10μm about the silicon layer 8 for etching on the etch stop layer 6 ', the bond wafer 1 is mechanically ground by a surface grinder or the like, further polished if necessary. その後、工程▲5▼に示すように、エッチング用のシリコン層8を選択エッチングによりエッチストップ層6'の位置までエッチバックする。 Thereafter, as shown in step ▲ 5 ▼, and etched back to a position of the etch stop layer 6 'of the silicon layer 8 for etching by selective etching.
【0023】 [0023]
エッチストップ層6'は酸素高濃度層として形成されるが、最終的には除去されるものであって、シリコン酸化層2のような完全な絶縁性は要求されない。 Etch stop layer 6 'is formed as a high-oxygen concentration layer, and eventually be one that is removed, complete insulation, such as a silicon oxide layer 2 is not required. 従って、エッチストップ層6'は、エッチング停止機能を十分に果たすことさえできればこと足り、その形成厚さtbは、例えば2nm以上とすることが望ましい。 Therefore, the etch stop layer 6 ', answer the purpose if even serve the etch stop function adequately, the formation thickness tb, for example it is desirable to 2nm or more. 形成厚さが2nm未満の場合、エッチング停止機能が不十分となる場合がある。 When forming the thickness is less than 2 nm, there is a case where the etching stop function becomes insufficient.
【0024】 [0024]
また、エッチストップ層6'は、最終的にSOI層15として残すべき下地シリコン層へエッチングが進展するのを確実に止めることができなければならない。 The etch stop layer 6 'is etched to the final SOI layer underlying silicon layer to be left as 15 must be able to stop surely to progress. 例えば、図2の▲1▼に示すように、エッチストップ用イオン注入層6を形成する際のイオン注入側となるボンドウェーハ1の第一主表面Jに、パーティクルP等の異物が付着していると、その付着領域でイオン注入が妨げられ、得られるエッチストップ層に多数のピンホール6hを生じ、ここからエッチング液が浸透して下地シリコン層が侵されてしまう可能性がある。 For example, as shown in the ▲ 1 ▼ 2, the first main surface J of the bond wafer 1 as the ion implantation side when forming the etch stop ion implantation layer 6, adhering foreign matter particles P and the like are the, the attachment region ion implantation is prevented, the resulting large number of pinholes 6h etch stop layer obtained, the etching solution from which there is a possibility that is to the underlying silicon layer is attacked by osmosis. この場合、▲2▼に示すように、ボンドウェーハ(第二基板)1の第一主表面Jへのイオンの打ち込みと、該第一主表Jの洗浄とを交互に繰り返して所定のドーズ量を注入する方法を採用することが有効である。 In this case, ▲ 2 ▼ as shown in, the bond wafer (second substrate) and implantation of 1 of ions into the first main surface J, predetermined dose alternately repeated washing and said first main table J it is effective to employ a method of injecting. すなわち、洗浄によりパーティクルP等の異物を除去しながら、イオンの打ち込みを反復して行なうと、洗浄後のウェーハ表面の全く同じ位置にパーティクルPが再付着する可能性が極めて小さいことから、ピンホール6の発生確率を大幅に低減することができる。 That is, while removing the foreign matter particles P or the like by washing, is performed by repeating the implantation of ions, since a possibility that particles P adhere again exactly the same position on the wafer surface after cleaning is extremely small, pinholes 6 the probability of occurrence of can be greatly reduced.
【0025】 [0025]
また、洗浄を行なう代わりに、ボンドウェーハ(第二基板)1の第一主表面Jへのイオンの打ち込みを、角度を変えながら繰り返す方法を採用してもよい。 Further, instead of performing the cleaning, the bond wafer (second substrate) implantation of ions into 1 of the first major surface J, it may be adopted a method of repeated while changing the angle. すなわち、イオンビームを第一主表面Jに対して斜めに入射させることにより、パーティクルPの下側にもイオンビームを回りこませることができる。 That is, by obliquely incident ion beam with respect to the first main surface J, it can also cause crowded around the ion beam on the underside of the particle P. また、そのイオンの打ち込み角度又は方向を変えると、パーティクルPの影となる領域が第一主表面J上で変化しながらイオン打ち込みがなされる。 Also, changing the implantation angle or direction of the ions, the region becomes a shadow of the particle P is ion implantation is performed while changing over the first main surface J. その結果、イオン打ち込みされない領域が減少し、ピンホール6の発生確率を大幅に低減することができる。 As a result, it is possible to areas not ion implantation is reduced, greatly reducing the probability of occurrence of pinholes 6.
【0026】 [0026]
図1に戻り、このようにしてエッチストップ層6'が形成されれば、工程▲5▼に示すように、結合シリコン単結晶薄膜5のエッチストップ層6'よりも表層側の部分8を、酸素濃度差に基づいて選択エッチングすることにより、結合シリコン単結晶薄膜を減厚する。 Returning to FIG. 1, 'if it is formed, as shown in step ▲ 5 ▼, etch stop layer 6 of binding a silicon single crystal thin film 5' Thus etch stop layer 6 by a portion 8 of the surface layer side than, by selective etching based on the difference in oxygen concentration, to the thickness reduced the binding silicon single crystal thin film. エッチング液としては、アルカリ性溶液、例えばNaOH、KOHあるいはTMAH(TetraMethyl Ammonium Hydroxide)等の水溶液を用いることができる。 The etchant may be used an alkaline solution, such as NaOH, an aqueous solution of KOH or TMAH (TetraMethyl Ammonium Hydroxide) or the like.
【0027】 [0027]
エッチストップ層6'は前述の通りエッチストップ用イオン注入層6に基づいて形成されるものである。 Etch stop layer 6 'is intended to be formed on the basis of the previously described etch stop ion implantation layer 6. エッチストップ用イオン注入層6は、10〜50nm程度のSOI層15の平均厚さtcに対応した浅い位置に形成されるため、イオンの打ち込み深さのばらつきが生じにくい。 Etch stop ion implantation layer 6 is to be formed at a shallow position corresponding to an average thickness tc of the SOI layer 15 of approximately 10 to 50 nm, hardly occurs variation in implantation depth of the ions. 従って、エッチストップ層6'は、比較的急峻でピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。 Therefore, the etch stop layer 6 'is assumed to relatively sharp peak position depth had an oxygen concentration profile shape having a uniform constant. その結果、該酸素濃度プロファイル形状に対応して、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なSOI層15を得ることができる。 As a result, in response to the oxygen concentration profile shape, even between wafers not the wafer only, it can be a film thickness distribution to obtain a very good SOI layer 15. 具体的には、SOI層15の平均厚さtcが10〜50nm程度の超薄膜に設定されているにもかかわらず、得られるSOI層15の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば0.4nm以下に確保でき、図4に示すように、同一仕様のウェーハ間の膜厚tc(=t1,t2,t3)の標準偏差値σ2にて2nm以下に確保することもできる。 Specifically, the average thickness tc of the SOI layer 15 despite being set to ultra-thin films of about 10 to 50 nm, the film thickness uniformity of the SOI layer 15 to be obtained, the film thickness of the same wafer secured by a standard deviation value, for example, to 0.4nm or less, as shown in FIG. 4, to secure the standard deviation (sigma) σ2 film thickness between wafers of the same specifications tc (= t1, t2, t3) to 2nm or less it is also possible. 特に、SOI層7が20nm以下(例えば10nm)に超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。 In particular, even when the SOI layer 7 is ultra thin below 20nm (e.g. 10 nm), the thickness variation between wafers in and wafer, it is possible to reduce to the extent of withstanding sufficiently practical.
【0028】 [0028]
次に、工程▲6▼に示すように、エッチストップ層6'をエッチングにより除去する。 Next, as shown in step ▲ 6 ▼, it is removed by etching the etch stop layer 6 '. エッチストップ層6'は、酸素高濃度層、例えば酸化シリコン層であり、弗酸を用いて簡単にエッチング除去できる。 Etch stop layer 6 'is oxygen high concentration layer, for example, a silicon oxide layer can be easily etched away using hydrofluoric acid. また、ドライエッチング(気相エッチング)によりエッチストップ層6'を除去してもよい。 It is also possible to remove the etch stop layer 6 'by dry etching (vapor-phase etching).
【0029】 [0029]
なお、エッチストップ層6'を除去した後、SOI層15の表面をさらに平坦化する平坦化熱処理を行なうことができる。 Incidentally, after the removal of the etch stop layer 6 ', it is possible to perform planarization heat treatment to further planarize the surface of the SOI layer 15. この平坦化熱処理は、アルゴンガス等の不活性ガスや水素ガスあるいはこれらの混合ガス中にて1100〜1200℃程度の温度で1〜2時間程度の短時間で行なうことができる。 This flattening heat treatment can be carried out in a short time of about 1 to 2 hours at a temperature of about 1100 to 1200 ° C. in an inert gas or hydrogen gas or a mixed gas of these, such as argon gas. 具体的には、一般的なバッチ式の縦型炉や横型炉といったヒーター加熱式の熱処理炉を用いて行なうことができるほか、ランプ加熱等により熱処理を数秒から数分程度で完結する枚葉式RTA装置を用いて行なうこともできる。 Specifically, in addition to such common vertical furnace or horizontal furnace batch it can be carried out using a heat treatment furnace heater heating type, single wafer to complete within a few seconds to minutes to heat treatment by lamp heating, etc. It may be carried out using an RTA apparatus.
【0030】 [0030]
上記の実施態様では、工程▲2▼の酸素拡散熱処理の後で、工程▲3▼の貼り合せ及び結合熱処理を行ったが、工程▲1▼にてエッチストップ用イオン注入層6'を形成後、酸素拡散熱処理を行わずに工程▲3▼の貼り合せ及び結合熱処理を実施し、さらに工程▲4▼の研削・研磨による減厚工程を行なった後、工程▲2▼と同様の酸素拡散熱処理を行うようにしてもよい。 In the above embodiments, step ▲ 2 ▼ after oxygen diffusion heat treatment of step ▲ 3 ▼ was performed bonded and bonding heat treatment, after the formation of the etch stop ion implantation layer 6 'at step ▲ 1 ▼ , laminating and bonding heat treatment step ▲ 3 ▼ without oxygen diffusion heat treatment was carried out, after performing a further step ▲ 4 ▼ thickness reduction by grinding and polishing steps, step ▲ 2 ▼ similar oxygen diffusion heat treatment it may be carried out.
【0031】 [0031]
なお、エッチストップ層6'は、エッチストップ用イオン注入層6に基づいて形成したものであるから、前述の弗酸等によるエッチング除去後においても、図3に示すように、イオン注入時のダメージ層15aが若干残留している可能性がある。 Note that the etch stop layer 6 ', since it is made by forming on the basis of the etch stop ion implantation layer 6, even after the etching removal by such HF described above, as shown in FIG. 3, damage during ion implantation there is a possibility that the layer 15a is left slightly. そこで、図1の工程▲6▼の後、SOI層15の最表層部を熱酸化した後、形成された熱酸化膜15sを弗酸等によりエッチング除去する犠牲酸化処理を行なうと、上記のダメージ層15aを効果的に除去することができる。 Therefore, after step ▲ 6 ▼ of Figure 1, after the outermost layer of the SOI layer 15 is thermally oxidized, when the formed thermal oxide film 15s performing sacrificial oxidation process to remove etch by hydrofluoric acid or the like, the above damage it is possible to effectively remove the layer 15a. このダメージ層15aは、イオン注入量及び注入深さの小さいエッチストップ用イオン注入層6の痕跡として形成されるものであるから、これを除去するための熱酸化膜15sも5nm以上100nm以下程度にごく薄く形成すれば十分である。 The damage layer 15a, since it is intended to be formed as a small trace of etch stop ion implantation layer 6 of an ion implantation amount and the implantation depth, the degree thermal oxide film 15s also 5nm or 100nm or less to remove this it is sufficient to very thin. 従って、熱酸化膜15sの形成・除去がSOI層15の膜厚分布に与える影響も小さくて済む。 Accordingly, it requires the formation and removal of the thermal oxide film 15s is smaller influence on the film thickness distribution of the SOI layer 15. 特に、犠牲酸化処理後のSOI層の膜厚を50nm以下、さらには20nm以下の超薄膜とする場合は、膜厚分布向上への寄与が大きい。 In particular, the following 50nm film thickness of the SOI layer after the sacrificial oxidation treatment, further if the ultrathin film of less than 20nm, the greater contribution to the film thickness distribution improved. また、このような犠牲酸化処理は、最終的なSOI層15の厚さを微調整する目的で行なうこともできる。 Moreover, such a sacrificial oxidation treatment, the thickness of the final SOI layer 15 may be performed by fine adjustment purposes.
【0032】 [0032]
以上、本発明の実施形態を説明したが、本発明はこれに限定されるものではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。 Having described the embodiments of the present invention, the present invention is not limited thereto, without departing from the scope based on the description of claims, it can be added to various modifications or improvements. 例えば、ベースウェーハ7の側にのみシリコン酸化膜3を形成するようにしてもよいし、ベースウェーハ7とボンドウェーハ1との双方の貼り合わせ面にシリコン酸化膜を形成することもできる。 For example, it may be possible to form a silicon oxide film 3 only on the side of the base wafer 7, it is also possible to form the silicon oxide film on the bonding surfaces of both the base wafer 7 and the bond wafer 1.
【0033】 [0033]
また、エッチストップ層形成工程においては、酸素イオンを用いて結合シリコン単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。 In the etch stop layer forming step, it is also possible to form an ion-implanted layer for an etch stop bond silicon single crystal thin film using oxygen ions. この場合、図1の工程▲1▼において、酸素イオンを用いてエッチストップ用イオン注入層6を形成する。 In this case, in step ▲ 1 ▼ 1, forming an etch-stop ion implantation layer 6 using oxygen ions. エッチストップ用イオン注入層6は、50〜300nmの深さ位置dbに酸素濃度のピーク位置が生ずるように形成するのがよい。 Etch stop ion implantation layer 6 is preferably formed so that the peak position of the oxygen concentration occurs in the depth position db of 50 to 300 nm. また、イオン注入量は、1×10 15 /cm 〜4×10 17 /cm とするのがよい。 The ion implantation amount is preferably set to 1 × 10 15 / cm 2 ~4 × 10 17 / cm 2.
【0034】 [0034]
酸素イオン注入により、十分な酸素濃度を有するエッチストップ用イオン注入層6が形成できる場合は、工程▲2▼の酸素拡散熱処理は省略できる。 The oxygen ion implantation, if capable of forming an etch-stop ion implantation layer 6 having a sufficient oxygen concentration, the oxygen diffusion heat treatment step ▲ 2 ▼ can be omitted. また、酸素雰囲気に代えて、アルゴンなどの不活性ガス雰囲気で熱処理を行うこともできる。 Further, instead of the oxygen atmosphere, it is also possible to perform heat treatment in an inert gas atmosphere such as argon. 他方、酸素拡散熱処理を実施すれば、エッチストップ用イオン注入層6の酸素濃度をさらに高めつつ、これをエッチストップ層6'に転化させることができる。 On the other hand, it is carried oxygen diffusion heat treatment, while further increasing the oxygen concentration of the etch stop for the ion-implanted layer 6, which may be converted to the etch stop layer 6 '. すなわち、酸素イオン注入と酸素拡散熱処理とを併用することによって、エッチストップ層6'の酸素濃度プロファイルを、よりピーク酸素濃度が高く急峻なものとすることができ、ひいては結合シリコン単結晶層5を減厚するための選択エッチング性を高めることができる。 In other words, by combining the oxygen ion implantation and oxygen diffusion heat treatment, the oxygen concentration profile of the etch stop layer 6 ', more could peak oxygen concentration and high steep, the bond silicon single crystal layer 5 thus it is possible to increase the etching selectivity for the thickness reduction.
【0035】 [0035]
いずれの場合も、酸素イオン注入後の熱処理は、注入された酸素イオンとシリコン原子との反応を促し、エッチストップ層6'を安定化させて選択エッチング効果を高める働きもなす。 In either case, the heat treatment after the oxygen ion implantation, encourage the reaction of the implanted oxygen ions and silicon atom, also form serves to enhance the selective etching effect to stabilize the etch stop layer 6 '. なお、工程▲2▼の形の熱処理を省略する場合は、工程▲3▼の結合熱処理が、該熱処理も兼用することになる。 In the case of omitting the heat treatment step ▲ 2 ▼ forms of the process ▲ 3 ▼ bonding heat treatment is, also to combined heat treatment.
【0036】 [0036]
また、酸素を捕獲する結晶欠陥密度を高めるため、水素イオン、ヘリウムイオン及びアルゴンイオンのいずれかを用いて予備イオン注入し、さらにその予備イオン注入層に酸素イオンを打ち込むことにより最終的なエッチストップ用イオン注入層とすることもできる。 In order to enhance the crystal defect density of trapping oxygen final etch stop by pre ion implantation, implanting oxygen ions further to the preliminary ion-implanted layer by using any one of a hydrogen ion, helium ion and argon ion it is also possible to use the ion implantation layer.
【0037】 [0037]
次に、ボンドウェーハ1の減厚工程を、例えば特許第2608351号に開示された周知のELTRAN(商標名)法にて行なうこともできる。 Then, it is also possible to carry out the thickness reduction step of the bond wafer 1, for example, the well-known as disclosed in Japanese Patent No. 2608351 by ELTRAN (trademark) method. 図5に、その例を示す。 Figure 5 shows an example thereof. まず、工程▲1▼に示すように、ボンドウェーハ1の第一主表面側に周知の陽極化成処理により多孔質シリコン層31を形成後、該多孔質シリコン層31上にSOI層となるべきシリコンエピタキシャル層37を気相成長する。 First, as shown in step ▲ 1 ▼, after forming a porous silicon layer 31 by a known anodizing the first main surface side of the bond wafer 1, the silicon to be a SOI layer on the porous silicon layer 31 an epitaxial layer 37 to the vapor phase growth. さらに、このシリコンエピタキシャル層37の表面にシリコン酸化膜2を形成し、その表面側からイオン注入することにより、エッチストップ用イオン注入層を形成し、さらに酸素拡散熱処理によりエッチストップ層6'となす。 Furthermore, the surface of the silicon epitaxial layer 37 to form a silicon oxide film 2 by ion implantation from the surface side, to form an ion-implanted layer for the etch stop further formed between the etch stop layer 6 'by oxygen diffusion heat treatment . そして、シリコン酸化膜2の表面とベースウェーハ7とを貼り合わせた後、結合熱処理工程を行なう。 Then, after bonding the surface of a base wafer 7 of the silicon oxide film 2, and the bonding heat treatment step. 次に、工程▲2▼に示すように、ボンドウェーハ1の多孔質シリコン層31よりも上に位置する部分を平面研削等により除去または、多孔質層に流体を噴射して剥離する。 Next, as shown in step ▲ 2 ▼, removing a portion located above the porous silicon layer 31 of the bond wafer 1 by surface grinding or the like, or is stripped by injecting a fluid to the porous layer. そして、工程▲3▼に示すように、残存する多孔質シリコン層31と、シリコンエピタキシャル層37のエッチストップ層6'よりも上の部分を選択エッチングする。 Then, as shown in Step ▲ 3 ▼, and the porous silicon layer 31 remaining, it is selectively etched portions above the etch stop layer 6 'of the silicon epitaxial layer 37. 以降の工程▲4▼及び▲5▼は、図1の工▲5▼及び▲6▼と同様である。 Subsequent steps ▲ 4 ▼ and ▲ 5 ▼ is similar to the factory ▲ 5 ▼ and ▲ 6 ▼ in FIG. なお、ELTRAN法を用いる場合においても、エッチストップ層6'を形成する酸素拡散熱処理は、結合熱処理工程の後に、多孔質シリコン層のみを除去し、シリコンエピタキシャル層37を露出させた状態で行なうこともできる。 Also in the case of using the ELTRAN method, the oxygen diffusion heat treatment to form the etch stop layer 6 ', after the bonding heat treatment step, removing only the porous silicon layer, be carried out in a state of exposing the silicon epitaxial layer 37 It can also be.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明によるSOIウェーハ製造方法の第一実施形態を示す工程説明図。 Process explanatory view showing a first embodiment of a SOI wafer manufacturing method according to the invention; FIG.
【図2】エッチストップ層形成に及ぼすパーティクルの影響を、その対策方法と合わせて説明する図。 [2] The impact of particles on the etch stop layer formed will be described together with its countermeasure FIG.
【図3】減厚工程後のダメージ層の除去例を模式的に示す図。 Schematically shows a removal example of Figure 3, down thickness step after the damaged layer.
【図4】本発明の効果説明図。 [4] Effect illustration of the present invention.
【図5】本発明によるSOIウェーハ製造方法の第二実施形態を示す工程説明図。 Process explanatory view showing a second embodiment of a SOI wafer manufacturing method according to the present invention; FIG.
【図6】SOIウェーハの製造に係る従来法の問題点を示す図。 6 is a diagram showing a problem of the conventional method of production of an SOI wafer.
【符号の説明】 DESCRIPTION OF SYMBOLS
1 ボンドウェーハ(第二基板) 1 bond wafer (second substrate)
2 シリコン酸化膜5 結合シリコン単結晶薄膜6 エッチストップ用イオン注入層7 ベースウェーハ(第一基板) 2 silicon oxide film 5 bonded silicon single crystal thin film 6 etch stop ion implantation layer 7 base wafer (first substrate)
15 SOI層50 SOIウェーハ 15 SOI layer 50 SOI wafer

Claims (13)

  1. 第一基板とシリコン単結晶よりなる第二基板との少なくともいずれかの第一主表面に絶縁膜を形成し、該絶縁膜を介して前記第一及び第二基板の前記第一主表面同士を貼り合わせる貼り合わせ工程と、 To at least one of the first major surface of the second substrate made of the first substrate and the silicon single crystal forming the insulating film, said first main surface between said first and second substrate through the insulating film and the bonding step of bonding,
    前記第二基板の第一主表面からみてSOI層となるべき第一のシリコン層部分を隔てた第一の深さ位置に、イオン注入法によりエッチストップ用イオン注入層を形成するエッチストップ用イオン注入層形成工程と、 The first depth position spaced a first silicon layer portion to become the SOI layer as viewed from the first main surface of the second substrate, an etch stop for ion forming the etch stop ion implantation layer by ion implantation an injection layer forming step,
    前記エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行ない、該エッチストップ用イオン注入層の酸素濃度を高めることにより、周囲部分よりも酸素濃度が高いエッチストップ層を形成するエッチストップ層形成工程と、 Wherein Towards etch stop ion implantation layer performs oxygen diffusion step for diffusing oxygen, by increasing the oxygen concentration of the etch stop ion implantation layer, etch to form the oxygen concentration is higher etch stop layer than the peripheral portion and a stop layer forming step,
    前記第二基板の厚さ方向において前記第一のシリコン層部分と反対側に位置する部分を第二のシリコン層部分として、前記貼り合わせ工程後において、前記第二のシリコン層部分の少なくとも前記エッチストップ層と接する領域を酸素濃度差に基づいて選択エッチングすることにより、厚みを減ずる減厚工程と、 A portion located on the opposite side of the first silicon layer portions in the thickness direction of the second substrate as a second silicon layer portion, after the bonding step, at least the etching of the second silicon layer portion of the by selective etching based on the region in contact with the stop layer on the oxygen concentration difference, and the reduced thickness step to reduce the thickness,
    を含むことを特徴とするSOIウェーハの製造方法。 The method for manufacturing an SOI wafer, which comprises a.
  2. 前記エッチストップ用イオン注入層形成工程を、前記貼り合わせ工程に先立って、前記第二基板の第一主表面からイオンを打ち込むことにより行い、 Said etch stop ion implantation layer formation step, prior to said bonding step is performed by implanting ions from the first major surface of said second substrate,
    前記貼り合わせ工程の後、前記エッチストップ用イオン注入層又は該エッチストップ用イオン注入層に基づいて形成されたエッチストップ層と接する領域を含む、前記第二のシリコン層の一部を残して、前記第二基板を減厚する予備減厚工程を実施することを特徴とする請求項1に記載のSOIウェーハの製造方法。 After the bonding step, the containing area in contact with the etch stop ion implantation layer or the etch stop ion implantation layer etch stop layer formed on the basis of, leaving a portion of the second silicon layer, the method for manufacturing an SOI wafer according to claim 1, characterized in that a preliminary decreased thickness step of thickness reduction of the second substrate.
  3. 前記エッチストップ層形成工程において、前記酸素拡散工程を、酸素含有雰囲気中での熱処理にて行なうことを特徴とする請求項1又は2に記載のSOIウェーハの製造方法。 Wherein the etch stop layer forming step, the oxygen diffusion method of manufacturing an SOI wafer according to claim 1 or 2, characterized in that performing at a heat treatment in an oxygen-containing atmosphere.
  4. 前記エッチストップ用イオン注入層を形成するためのイオンとして、水素イオン、希ガスイオン、シリコンイオン及び酸素イオンよりなる群から選ばれる少なくとも1種類を用いることを特徴とする請求項1ないし3のいずれか1項に記載のSOIウェーハの製造方法。 As ions to form an ion-implanted layer for the etch stop, a hydrogen ion, any noble gas ions, claims 1, characterized by using at least one selected from the group consisting of silicon ions and oxygen ions of 3 the method for manufacturing an SOI wafer according to any one of claims.
  5. 前記減厚工程の後、前記SOI層上に残留しているエッチストップ層をエッチング除去することを特徴とする請求項1ないし4のいずれか1項に記載のSOIウェーハの製造方法。 After the reduced thickness method of manufacturing an SOI wafer according to any one of claims 1 to 4 the etch stop layer remaining on the SOI layer, wherein the etching away.
  6. 前記エッチストップ層の除去後、前記SOI層の表面をさらに平坦化する平坦化熱処理を行なうことを特徴とする請求項5項に記載のSOIウェーハの製造方法。 Wherein after removal of the etch stop layer, method for manufacturing an SOI wafer according to claim 5 wherein claims, characterized in that the planarization heat treatment to further flatten the surface of the SOI layer.
  7. 前記減厚工程の後、前記SOI層の最表層部を熱酸化し、形成された熱酸化膜をエッチング除去する犠牲酸化処理を行なうことを特徴とする請求項1ないし6のいずれか1項に記載のSOIウェーハの製造方法。 After the reduced thickness step, the outermost layer of the SOI layer is thermally oxidized, the formed thermal oxide film in any one of claims 1 to 6, characterized by performing sacrificial oxidation process to etch away the method for manufacturing an SOI wafer according.
  8. 前記犠牲酸化処理後の前記SOI層の膜厚を50nm以下とすることを特徴とする請求項7に記載のSOIウェーハの製造方法。 The method for manufacturing an SOI wafer according to claim 7, characterized in that at most 50nm thickness of the SOI layer after the sacrificial oxidation process.
  9. 前記第一基板をシリコン単結晶基板とすることを特徴とする請求項1ないし8のいずれか1項に記載のSOIウェーハの製造方法。 The method for manufacturing an SOI wafer according to any one of claims 1 to 8, characterized in that said first substrate and a silicon single crystal substrate.
  10. 前記絶縁膜をシリコン酸化膜とすることを特徴とする請求項1ないし9のいずれか1項に記載のSOIウェーハの製造方法。 The method for manufacturing an SOI wafer according to any one of claims 1 to 9, characterized in that said insulating film and a silicon oxide film.
  11. 前記エッチストップ用イオン注入層形成工程において、前記第二シリコン単結晶基板の第一主表面へのイオンの打ち込みと、該第一主表面の洗浄とを交互に繰り返すことを特徴とする請求項1ないし10のいずれか1項に記載のSOIウェーハの製造方法。 In the etch stop ion implantation layer forming step, claim 1, wherein the repeating implantation and ions into the first main surface of the second silicon single crystal substrate, and a cleaning of the first main surface alternately the method for manufacturing an SOI wafer according to any one of to 10.
  12. 前記エッチストップ用イオン注入層形成工程において、前記第二シリコン単結晶基板の第一主表面へのイオンの打ち込みを、該第一主表面へのイオンの打ち込み角度及び/又は方向を変えながら繰り返すことを特徴とする請求項1ないし11のいずれか1項に記載のSOIウェーハの製造方法。 In the etch stop ion implantation layer forming step, the implantation of ions into the second silicon monocrystalline substrate first major surface, the repeated while changing the implantation angle and / or direction of ions into said first main surface the method for manufacturing an SOI wafer according to any one of claims 1 to 11, characterized in.
  13. 前記SOI層の膜厚均一性が、同一ウェーハ内の膜厚の標準偏差値にて0.4nm以下とされ、同一仕様のウェーハ間の標準偏差値にて2nm以下とされることを特徴とする請求項1ないし12のいずれか1項に記載のSOIウェーハの製造方法。 The thickness uniformity of the SOI layer is a 0.4nm or less at a film thickness of the standard deviation of the same wafer, characterized in that it is a 2nm or less in standard deviation between the wafer having the same specification the method for manufacturing an SOI wafer according to any one of claims 1 to 12.
JP2002209866A 2002-07-18 2002-07-18 Method of manufacturing soi wafer Pending JP2004055750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002209866A JP2004055750A (en) 2002-07-18 2002-07-18 Method of manufacturing soi wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002209866A JP2004055750A (en) 2002-07-18 2002-07-18 Method of manufacturing soi wafer
PCT/JP2003/009006 WO2004010505A1 (en) 2002-07-18 2003-07-16 Soi wafer and production method therefor

Publications (1)

Publication Number Publication Date
JP2004055750A true true JP2004055750A (en) 2004-02-19

Family

ID=31933592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002209866A Pending JP2004055750A (en) 2002-07-18 2002-07-18 Method of manufacturing soi wafer

Country Status (1)

Country Link
JP (1) JP2004055750A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515789A (en) * 2003-12-10 2007-06-14 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズS.O.I.Tec Silicon On Insulator Technologies Surface treatment of the multilayer wafer formed from a layer made of material selected from among semiconductor materials
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009176860A (en) * 2008-01-23 2009-08-06 Sumco Corp Manufacturing method of laminated wafer
JP2009295652A (en) * 2008-06-03 2009-12-17 Sumco Corp Method of producing bonded wafer
JP2010003852A (en) * 2008-06-19 2010-01-07 Sumco Corp Epitaxial wafer and method of manufacturing the same
JP2012009725A (en) * 2010-06-28 2012-01-12 Toshiba Corp Method of manufacturing semiconductor device, semiconductor device, and camera module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515789A (en) * 2003-12-10 2007-06-14 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズS.O.I.Tec Silicon On Insulator Technologies Surface treatment of the multilayer wafer formed from a layer made of material selected from among semiconductor materials
JP4879749B2 (en) * 2003-12-10 2012-02-22 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives Surface treatment of the multilayer wafer formed from a layer made of material selected from among semiconductor materials
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009176860A (en) * 2008-01-23 2009-08-06 Sumco Corp Manufacturing method of laminated wafer
JP2009295652A (en) * 2008-06-03 2009-12-17 Sumco Corp Method of producing bonded wafer
JP2010003852A (en) * 2008-06-19 2010-01-07 Sumco Corp Epitaxial wafer and method of manufacturing the same
JP2012009725A (en) * 2010-06-28 2012-01-12 Toshiba Corp Method of manufacturing semiconductor device, semiconductor device, and camera module
US8748316B2 (en) 2010-06-28 2014-06-10 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, semiconductor device, and camera module

Similar Documents

Publication Publication Date Title
US6342433B1 (en) Composite member its separation method and preparation method of semiconductor substrate by utilization thereof
US6143628A (en) Semiconductor substrate and method of manufacturing the same
US6150031A (en) Semiconductor member and process for preparing semiconductor member
US5882987A (en) Smart-cut process for the production of thin semiconductor material films
US7245002B2 (en) Semiconductor substrate having a stepped profile
US6103598A (en) Process for producing semiconductor substrate
US6881644B2 (en) Smoothing method for cleaved films made using a release layer
US5876497A (en) Fabrication process and fabrication apparatus of SOI substrate
US20070093036A1 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
US6884696B2 (en) Method for producing bonding wafer
US6306729B1 (en) Semiconductor article and method of manufacturing the same
EP0767486A2 (en) Semiconductor substrate and producing method thereof
EP0793263A2 (en) Fabrication process of a semiconductor substrate
US6100165A (en) Method of manufacturing semiconductor article
US6368941B1 (en) Fabrication of a shallow trench isolation by plasma oxidation
US6613678B1 (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
US7354844B2 (en) Method for manufacturing SOI substrate
US20030087503A1 (en) Process for production of semiconductor substrate
US20070249139A1 (en) Semiconductor on glass insulator made using improved thinning process
US6054363A (en) Method of manufacturing semiconductor article
US6103009A (en) Fabrication process for a SOI substrate
US20060118935A1 (en) Laminated semiconductor substrate process for producing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071029

A521 Written amendment

Effective date: 20071221

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20080523

Free format text: JAPANESE INTERMEDIATE CODE: A02