JP4141591B2

JP4141591B2 - Manufacturing method of display device

Info

Publication number: JP4141591B2
Application number: JP19170199A
Authority: JP
Inventors: 雅一佐川; 誠岡井; 敏明楠; 睦三鈴木; 彰利石坂
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-07-06
Filing date: 1999-07-06
Publication date: 2008-08-27
Anticipated expiration: 2019-07-06
Also published as: JP2001022295A

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置およびその製造方法に係わり、特に、平面型表示装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型トンネルダイオード構造の微小電子源、および当該ＭＩＭ型トンネルダイオード構造の微小電子源を用いる平面型表示装置は、例えば、下記文献（イ）に記載されている。
（イ）M.Suzuki and T.Kusunoki,”Emission and Beam-Divergence Properties of an MIM-Cathode Array for Display Applications”, SID'97 DIGEST(1997)p.123
前記文献（イ）に開示されているＭＩＭ型トンネルダイオード構造の微小電子源は、高効率・高指向性を特徴としている。
前記文献（イ）の開示例では、トンネル絶縁膜の厚さは５．５ｎｍ、電子放出部となる上部電極は、ホットエレクトロンの散乱を避けるため６ｎｍと薄くなっている。
また、単純マトリックスの規模は３０×３０画素で、走査線ならびに信号線（上部電極）のライン幅とスペース幅はそれぞれ０．３ｍｍ／０．２ｍｍ、０．３ｍｍ／０．３ｍｍである。
上部電極のシート抵抗は約２００Ω／□であり、単位長さあたりの配線抵抗は７ｋΩ／ｃｍに達する。
また、素子の動作電圧は１０Ｖ、消費電流は１ｍＡなので、配線抵抗による電圧降下は７Ｖ／ｃｍになる。
このような大きな電圧降下を回避するために、給電用に低抵抗な信号配線を別に設けている。
【０００３】
【発明が解決しようとする課題】
前記した上部電極は、信号配線毎に分離する必要があるので、従来はリフトオフプロセスを用いて必要なパターニングをおこなっている。
通常は、上部電極層を被着した後、ホトレジストパターンを形成し、これをマスクにエッチング（ドライまたはウェット）により所望のパターニングを施すのが一般的である。
しかしながら、上部電極は６ｎｍと極めて薄いうえ、貴金属層を主体とするため下地との密着性が十分とは言えず、エッチングあるいはレジストの被着・除去の過程で上部電極の剥離やトンネル絶縁膜へのダメージが避けられなかった。
これに対して、リフトオフプロセスはパターン部にレジストが触ることがないため、前記した問題をある程度回避することが可能である。
しかしながら、リフトオフプロセスでは、現像に際してトンネル絶縁膜が現像液にさらされること、また、レジストの除去に際して有機溶媒や溶解したレジストの再付着が問題として残される。
このため出来上がったＭＩＭトンネルダイオード構造の電子源アレイの電子放出効率は、メタルマスク蒸着で作製した（ホトリソグラフィ技術を必要としない）単一素子に比べて１桁程度低下する現象がみられた。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ＭＩＭ型トンネルダイオード構造の電子源の性能を低下させることなく、ＭＩＭ型トンネルダイオード構造の電子源のアレイ化に必須となる上部電極のパターニングを行うことが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図によって明らかにする。
【０００４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前記リフトオフプロセス等のホトリソグラフィ技術を使用することなく上部電極をパターニングするために、本発明では、上部電極の被着に際して、あらかじめ信号配線に沿った段差部を設け、この段差部を利用して上部電極を信号配線間で分離する。
即ち、本発明は、一対の基板と、枠部材とを有し、一対の基板と枠部材とで囲まれた空間が真空雰囲気とされる表示装置であって、前記一対の基板の一方の基板は、行（または列）方向に設けられる複数の走査電極と、列（または行）方向に設けられ、前記走査電極との交差部に開口部を有する複数の信号電極と、前記各信号電極毎に設けられ、前記開口部を覆う複数の上部電極と、前記開口部の前記各上部電極と前記各走査電極との間に設けられ、前記上部電極および前記走査電極とともにトンネルダイオード構造の電子源を構成する第１の絶縁膜とを有し、前記上部電極は、前記各信号電極に沿って設けられる段差部により、各信号電極毎に電気的に分離されていることを特徴とする。
また、本発明は、前記段差部が、前記一方の基板上に設けられ、その内部に前記各信号電極が設けられる複数の溝で構成されることを特徴とする。
また、本発明は、前記段差部が、前記一方の基板上に設けられ、複数の溝を有するとともに、当該各溝の内部に前記各信号電極が設けられる第２の絶縁膜で構成されることを特徴とする。
また、本発明は、前記段差部が、前記複数の走査電極上に設けられ、複数の溝を有するとともに、当該溝の内部に前記各信号電極が設けられる第２の絶縁膜で構成されることを特徴とする。
また、本発明は、前記段差部が、前記各信号電極側面の段差部であることを特徴とする。
また、本発明は、前記各信号電極が、その側面に第３の絶縁膜を有することを特徴とする。
また、本発明は、一対の基板を製造する工程と、前記一対の基板を枠部材により封止・封着する工程とを有する表示装置の製造方法であって、前記一対の基板の一方の基板の製造工程は、基板上に、列（行）方向に複数の溝を形成する工程と、前記溝が形成された基板上に、行（または列）方向に複数の走査電極を形成する工程と、前記各走査電極上に、複数の第１の絶縁膜および第２の絶縁膜を形成する工程と、前記各溝内の前記基板および前記複数の走査電極上に、前記第１の絶縁膜が形成される領域に開口部を設けて、列（行）方向に複数の信号電極を形成する工程と、前記基板、前記複数の走査電極および前記複数の信号電極上に、前記複数の溝で構成される段差部により、各信号電極毎に電気的に分離された上部電極を形成する工程とを有することを特徴とする。
また、本発明は、一対の基板を製造する工程と、前記一対の基板を枠部材により封止・封着する工程とを有する表示装置の製造方法であって、前記一対の基板の一方の基板の製造工程は、基板上に、列（行）方向に複数の溝を有する絶縁膜を形成する工程と、前記絶縁膜が形成された基板上に、行（または列）方向に複数の走査電極を形成する工程と、前記各走査電極上に、複数の第１の絶縁膜および第２の絶縁膜を形成する工程と、前記各溝内の前記基板および前記複数の走査電極上に、前記第１の絶縁膜が形成される領域に開口部を設けて、列（行）方向に複数の信号電極を形成する工程と、前記基板、前記複数の走査電極および前記複数の信号電極上に、前記複数の溝で構成される段差部により、各信号電極毎に電気的に分離された上部電極を形成する工程とを有することを特徴とする。
【０００５】
また、本発明は、一対の基板を製造する工程と、前記一対の基板を枠部材により封止・封着する工程とを有する表示装置の製造方法であって、前記一対の基板の一方の基板の製造工程は、基板上に、行（または列）方向に複数の走査電極を形成する工程と、前記各走査電極上に、複数の第１の絶縁膜および第２の絶縁膜を形成する工程と、前記複数の走査電極が形成された基板上に、列（行）方向に複数の溝を有する絶縁膜を形成する工程と、前記各溝内の前記基板および前記複数の走査電極上に、前記第１の絶縁膜が形成される領域に開口部を設けて、列（行）方向に複数の信号電極を形成する工程と、前記基板、前記複数の走査電極および前記複数の信号電極上に、前記複数の溝で構成される段差部により、各信号電極毎に電気的に分離された上部電極を形成する工程とを有することを特徴とする。
また、本発明は、一対の基板を製造する工程と、前記一対の基板を枠部材により封止・封着する工程とを有する表示装置の製造方法であって、前記一対の基板の一方の基板の製造工程は、基板上に、行（または列）方向に複数の走査電極を形成する工程と、前記各走査電極上に、複数の第１の絶縁膜および第２の絶縁膜を形成する工程と、前記基板および前記複数の走査電極上に、前記第１の絶縁膜が形成される領域に開口部を設けるとともに、その側面に急峻な段差部を設けて、列（行）方向に複数の信号電極を形成する工程と、前記基板、前記複数の走査電極および前記複数の信号電極に、前記各信号電極側面の段差部により、各信号電極毎に電気的に分離された上部電極を形成する工程とを有することを特徴とする。
【０００６】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施の形態１］
（本発明が適用される表示装置の基本構造）
図１は、本発明が適用される平面型表示装置の基本構造を示す展開斜視図である。
図１に示す平面型表示装置は、その表面に、ＭＩＭ型トンネルダイオード構造の微小電子源アレイが形成されるＭＩＭ型電子源アレイ基板８と、ストライプ状の蛍光体が形成される蛍光表示板１１とが、枠ガラス兼スペーサ（本発明の枠部材）１０により対向配置されて構成される。
なお、同図において、９は排気管である。
図２は、図１に示すＭＩＭ型電子源アレイ基板８の一例の概略構成を示す図である。
図３は、図２に示すＡ−Ａ’線に沿った断面を示す要部断面図であり、ＭＩＭ型微小電子源の単一素子部分の構成を示す図である。
図２、図３に示すように、ＭＩＭ型電子源アレイ基板８は、ソーダガラス等の基板１上に形成されるＸ方向に延びるストライプ状の下部電極（本発明の走査電極）２と、下部電極２上に形成されるフィールド絶縁膜５およびトンネル絶縁膜６と、フィールド絶縁膜５およびトンネル絶縁膜６上に形成され、Ｙ方向に延びるストライプ状の信号配線（本発明の信号電極）３と、信号配線３上に形成される上部電極４とで構成される。
ここで、下部電極２と信号配線３とは、互いに略直交するように形成され、下部電極２と信号配線３とが重なる領域内の一部に電子放出部が形成され、図２に示すように、この電子放出部はマトリクス状に形成される。
この電子放出部は、信号配線３が除去され、上部電極４がトンネル絶縁膜６を介して下部電極２と対向しており、即ち、電子放出部は、ＭＩＭ型トンネルダイオード構造の微小電子源を構成する。
ここで、下部電極２は、例えば、ネオジム（以下、単に、Ｎｄと称する。）を２重量％含む厚さが３００ｎｍのアルミニウム（以下、単に、Ａｌと称する。）で形成される。
また、例えば、フィールド絶縁膜５およびトンネル絶縁膜６は、共に、Ａｌの陽極酸化膜（Ａｌ₂Ｏ₃）で形成されるが、その厚さは、例えば、フィールド絶縁膜５が１１０ｎｍ、トンネル絶縁膜６が５．５ｎｍとされる。
また、例えば、信号配線３は、厚さが１５０ｎｍのＡｌと、厚さが４５ｎｍのモリブデン（以下、単に、Ｍｏと称する。）との多層膜で形成され、上部電極２１６は、厚さが１ｎｍのイリジウム（以下、単に、Ｉｒと称する。）と、厚さが２ｎｍの白金（以下、単に、Ｐｔと称する。）と、厚さが３ｎｍの金（以下、単に、Ａｕと称する。）との多層膜で形成される。
【０００７】
図４は、図１に示す蛍光表示板１１の一例の概略構成を示す図である。
同図に示す蛍光表示板１１は、ソーダガラス等の基板２１上に、Ｙ方向に延びるストライプ状の赤、緑、青の蛍光体層から成る蛍光体ストライプ２２と、当該蛍光体ストライプ２２上に形成されるメタルバック（Ａｌ膜）膜２３とで構成される。
ここで、例えば、蛍光蛍光体ストライプ層２２のストライプピッチは０．１ｍｍである。
図４に示す蛍光表示板１１は、例えば、５５ｍｍ×７５ｍｍで厚さが３ｍｍのガラス板２１の表面に、赤、緑、青の蛍光体による繰り返しストライプパターン６００本（２００×３）を、フォトリソグラフィー技術により形成して、蛍光体ストライプ２２を形成し、その後、スパッタ法により、Ａｌの薄膜を形成してメタルバック層２３を形成する。
【０００８】
（本発明の実施の形態１の表示装置の特徴的構造）
図５は、本発明の実施の形態１の表示装置のＭＩＭ型電子源アレイ基板８の製造フローを示す図である。
本実施の形態では、素子を形成する基板１として、ソーダガラスもしくは熱酸化膜付きシリコン単結晶基板を使用する。
（一）工程１、２
基板１にホトレジストパターン３１ａを形成し、フッ酸系エッチング液（例えば、ＨＦ：ＮＨ４Ｆ＝１：４）を用いて、信号配線３が収まるような溝３０を形成する。
（二）工程３
基板１にスパッタリングでＡｌ−Ｎｄ（２ａｔｍ％）合金３２を３００ｎｍ堆積し、下部電極２のホトレジストパターン３１ｂを形成する。
なお、ここで用いるＡｌ合金は、Ａｌ−Ｎｄ合金に限定されるものではなく、Ａｌと、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）あるいはクロム（Ｃｒ）等からなる合金であってもかまわない。
（三）工程４、５
燐酸系混酸ＰＡＮ（Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ：Ｈ：Ｈ₂Ｏ＝１４：１：３：２）を用いてテーパ−形状加工を行い、下部電極２を形成した後、ホトレジストパターン３１ｂを除去する。
（四）工程６、７
後に、トンネル絶縁膜６を形成する部分をレジスト３１ｃでカバーする。
酒石酸アンモニウム水溶液とエチレングリコールとの混合液を電解液とし、下部電極２を陽極として陽極酸化を行い、厚いフィールド絶縁膜（層間絶縁膜）５を形成する。
ここで、陽極酸化条件は、定電流（電流密度３０μＡ／ｃｍ²）状態で電圧８０Ｖまで、その後定電圧状態で１時間行う。
【０００９】
（五）工程８
レジスト３１ｃを除去した後、前記と同じ電解液を用いて、トンネル絶縁膜（酸化膜）６を陽極酸化で形成する。
ここで、陽極酸化条件は、定電流（電流密度１０μＡ／ｃｍ²）状態で電圧４Ｖまで、その後定電圧状態で２時間行う。
（六）工程９、１０
信号配線用にスパッタリングでタングステン（Ｗ）膜３３を１５０ｎｍ形成し、信号配線用のホトレジストパターン３１ｄを形成する。
なお、信号配線３の材料としては、タングステン（Ｗ）に限定されるものではなく、例えば、Ａｌ合金とＭｏとの多層膜であってもよい。
（七）工程１１
燐酸系混酸Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ（６０％水溶液）：ＨＮＯ₃＝３：５：２を用いてパターンを転写し、信号配線３を形成した後、ホトレジストパターン３１ｄを除去する。
（八）工程１２
上部電極４が不要な周辺の下部電極端子部をメタルマスクで覆った上で、スパッタリングでＩｒ（１ｎｍ）、Ｐｔ（２ｎｍ）、Ａｕ（３ｎｍ）の順に真空を破らずに連続成膜し、上部電極４を形成する。
【００１０】
完成した本実施の形態の表示装置のＭＩＭ型電子源アレイ基板８のＭＩＭ電子源の１素子分の断面構造を図６、図７に示す。
なお、図６は、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す断面図であり、図７は、図２に示すＣ−Ｃ’線に相当する線に沿った断面を示す断面図である。
図６、図７に示すように、本実施の形態では、被着された上部電極４は、基板１に設けた溝３０による段差構造により段切れを起こして、自動的に信号配線３毎に分離される。
このようにして作製された本実施の形態のＭＩＭ型微小電子源アレイ基板８、真空容器内で圧力１×１０~⁶ｔｏｒｒ下におき、下部電極２を接地し、信号配線３および上部電極４に＋８Ｖの電圧を印加したところ、上部電極４から電子放出が確認された。
この時、ＭＩＭ型微小電子源（即ち、ＭＩＭ型トンネルダイオード）の電流密度は０．４Ａ／ｃｍ²、放出電流密度は２．０ｍＡ／ｃｍ²であった。
この値はメタルマスクで作製した（即ち、ホトレジストを用いない）単一素子の電子放出性能と同じであった。
【００１１】
［実施の形態２］
図８は、本発明の実施の形態２の表示装置のＭＩＭ型電子源アレイ基板８の製造フローを示す図である。
本実施の形態でも、素子を形成する基板１として、ソーダガラスもしくは熱酸化膜付きシリコン単結晶基板を使用する。
（一）工程１−３
基板１にスパッタリングにより絶縁膜（ＳｉＯ₂膜）７を５００ｎｍ成膜後、ホトレジストパターン４１ａを形成し、それをマスクにフッ酸系エッチング液（例えば、ＨＦ：ＮＨ４Ｆ＝１：４）を用いて、信号配線３が収まるような溝４０を形成する。
（二）工程４
基板１にスパッタリングでＡｌ−Ｎｄ（２ａｔｍ％）合金４２を３００ｎｍ堆積し、下部電極２のホトレジストパターン４１ｂを形成する。
なお、ここで用いるＡｌ合金は、Ａｌ−Ｎｄ合金に限定されるものではなく、Ａｌと、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）あるいはクロム（Ｃｒ）等からなる合金であってもかまわない。
（三）工程５−６
燐酸系混酸ＰＡＮ（Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ：Ｈ：Ｈ₂Ｏ＝１４：１：３：２）を用いてテーパ−形状加工を行い、下部電極２を形成した後、ホトレジストパターン４１ｂを除去する。
（四）工程７、８
後にトンネル絶縁膜６を形成する部分をレジスト４１ｃでカバーする。
酒石酸アンモニウム水溶液とエチレングリコールとの混合液を電解液とし、下部電極２を陽極として陽極酸化を行い、厚いフィールド絶縁膜（層間絶縁膜）５を形成する。
陽極酸化条件は、定電流（電流密度３０μＡ／ｃｍ²）状態で電圧８０Ｖまで、その後定電圧状態で１時間行う。
（五）工程９
レジスト４１ｃを除去した後、前記と同じ電解液を用いて、トンネル絶縁膜（酸化膜）６を陽極酸化で形成する。
ここで、陽極酸化条件は、定電流（電流密度１０μＡ／ｃｍ²）状態で電圧４Ｖまで、その後定電圧状態で２時間行う。
（六）工程１０、１１
信号配線用にスパッタリングでタングステン（Ｗ）膜４３を１５０ｎｍ形成し、信号配線用のホトレジストパターン４１ｄを形成する。
（七）工程１２
燐酸系混酸Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ（６０％水溶液）：ＨＮＯ₃＝３：５：２を用いてパターンを転写し、信号配線３を形成した後、ホトレジストパターン４１ｄを除去する。
（八）工程１３
上部電極４が不要な周辺の下部電極端子部をメタルマスクで覆った上で、スパッタリングでＩｒ（１ｎｍ）、Ｐｔ（２ｎｍ）、Ａｕ（３ｎｍ）の順に真空を破らずに連続成膜し、上部電極４を形成する。
完成した本実施の形態の表示装置のＭＩＭ型電子源アレイ基板８のＭＩＭ電子源の１素子分の断面構造を図９に示す。
なお、図９は、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す断面図である。
図９に示すように、本実施の形態では、被着された上部電極４は、絶縁膜７で形成された溝４０による段差構造により段切れを起こして、自動的に信号配線３毎に分離される。
このようにして作製された本実施の形態のＭＩＭ型微小電子源アレイ基板８、真空容器内で圧力１×１０~⁶ｔｏｒｒ下におき、下部電極２を接地し、信号配線３および上部電極４に＋８Ｖの電圧を印加したところ、上部電極４から電子放出が確認された。
この時、ＭＩＭ型微小電子源（即ち、ＭＩＭ型トンネルダイオード）の電流密度は０．４Ａ／ｃｍ²、放出電流密度は２．０ｍＡ／ｃｍ²であった。
この値はメタルマスクで作製した（即ち、ホトレジストを用いない）単一素子の電子放出性能と同じであった。
【００１２】
［実施の形態３］
図１０は、本発明の実施の形態３の表示装置のＭＩＭ型電子源アレイ基板８の製造フローを示す図である。
本実施の形態でも、素子を形成する基板１として、ソーダガラスもしくは熱酸化膜付きシリコン単結晶基板を使用する。
（一）工程１−２
基板１にスパッタリングでＡｌ−Ｎｄ（２ａｔｍ％）合金５２を３００ｎｍ堆積し、下部電極２のホトレジストパターン５１ａを形成する。
なお、ここで用いるＡｌ合金は、Ａｌ−Ｎｄ合金に限定されるものではなく、Ａｌと、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）あるいはクロム（Ｃｒ）等からなる合金であってもかまわない。
（二）工程３
燐酸系混酸ＰＡＮ（Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ：Ｈ：Ｈ₂Ｏ＝１４：１：３：２）を用いテーパ−形状加工を行い、下部電極２を形成した後、ホトレジストパターン４１ｂを除去する。
（三）工程４、５
後にトンネル絶縁膜６を形成する部分をレジスト５１ｂでカバーする。
酒石酸アンモニウム水溶液とエチレングリコールとの混合液を電解液とし、下部電極２を陽極として陽極酸化を行い、厚いフィールド絶縁膜（層間絶縁膜）５を形成する。
陽極酸化条件は、定電流（電流密度３０μＡ／ｃｍ²）状態で電圧８０Ｖまで、その後定電圧状態で１時間行う。
【００１３】
（四）工程６
レジスト５１ｂを除去した後、前記と同じ電解液を用いて、トンネル絶縁膜（酸化膜）６を陽極酸化で形成する。
ここで、陽極酸化条件は、定電流（電流密度１０μＡ／ｃｍ²）状態で電圧４Ｖまで、その後定電圧状態で２時間行う。
（五）工程７−９
スパッタリングにより絶縁膜（ＳｉＯ₂膜）７を５００ｎｍ成膜後、ホトレジストパターン５１ｃを形成し、それをマスクにフッ酸系エッチング液（例えば、ＨＦ：ＮＨ４Ｆ＝１：４）を用いて信号配線３が収まるような溝５０を形成する。
（六）工程１０、１１
信号配線用にスパッタリングでタングステン（Ｗ）膜５３を１５０ｎｍ形成し、信号配線用のホトレジストパターン５１ｄを形成する。
（七）工程１２
燐酸系混酸Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ（６０％水溶液）：ＨＮＯ₃＝３：５：２を用いパターンを転写し、信号配線３を形成した後、ホトレジストパターン５１ｄを除去する。
（八）工程１３
上部電極４が不要な周辺の下部電極端子部をメタルマスクで覆った上で、スパッタリングでＩｒ（１ｎｍ）、Ｐｔ（２ｎｍ）、Ａｕ（３ｎｍ）の順に真空を破らずに連続成膜し、上部電極４を形成する。
【００１４】
完成した本実施の形態の表示装置のＭＩＭ型電子源アレイ基板８のＭＩＭ電子源の１素子分の断面構造を図１１に示す。
なお、図１１は、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す断面図である。
図１１に示すように、本実施の形態では、被着された上部電極４は、絶縁膜７で形成される溝５０による段差構造により段切れを起こして、自動的に信号配線３毎に分離される。
このようにして作製された本実施の形態のＭＩＭ型微小電子源アレイ基板８を、真空容器内で圧力１×１０~⁶ｔｏｒｒ下におき、下部電極２を接地し、信号配線３および上部電極４に＋８Ｖの電圧を印加したところ、上部電極４から電子放出が確認された。
この時、ＭＩＭ型微小電子源（即ち、ＭＩＭ型トンネルダイオード）の電流密度は０．４Ａ／ｃｍ²、放出電流密度は２．０ｍＡ／ｃｍ²であった。
この値はメタルマスクで作製した（即ちホトレジストを用いない）単一素子の電子放出性能と同じであった。
【００１５】
［実施の形態４］
図１２は、本発明の実施の形態４の表示装置のＭＩＭ型電子源アレイ基板８の製造フローを示す図である。
本実施の形態でも、素子を形成する基板１として、ソーダガラスもしくは熱酸化膜付きシリコン単結晶基板を使用する。
（一）工程１、２
基板１にスバッタリグでＡｌ−Ｎｄ（２ａｔｍ％）合金６２を３００ｎｍ堆積し、下部電極２のホトレジストパターン６１ａを形成する。
なお、ここで用いるＡｌ合金は、Ａｌ−Ｎｄ合金に限定されるものではなく、Ａｌと、ニッケル（Ｎｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）あるいはクロム（Ｃｒ）等からなる合金であってもかまわない。
（二）工程３
燐酸系混酸ＰＡＮ（Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ：Ｈ：Ｈ₂０＝１４：１：３：２）を用いてテーパ−形状加工を行い、下部電極２を形成した後、ホトレジストパターン６１ａを除去する。
（三）工程４、５
後にトンネル絶縁膜６を形成する部分をレジスト６１ｂでカバーする。
酒石酸アンモニウム水溶液とエチレングリコールとの混合液を電解液とし、下部電極２を陽極として陽極酸化を行い、厚いフィールド絶縁膜（層間絶縁膜）５を形成する。
陽極酸化条件は、定電流（電流密度３０μＡ／ｃｍ²）状態で電圧８０Ｖまで、その後定電圧状態で１時間行う。
（四）工程６
レジスト６１ｂを除去した後、前記と同じ電解液を用いて、トンネル絶縁膜（酸化膜）６を陽極酸化で形成する。
ここで、陽極酸化条件は、定電流（電流密度１０μＡ／ｃｍ²）状態で電圧４Ｖまで、その定電圧状態で２時間行う。
（五）工程７、８
信号配線用にスパッタリングで前記Ａｌ合金膜６３を１５０ｎｍ形成し、信号配線３を分離するためのホトレジストパターン６１ｃを形成する。
【００１６】
（六）工程９、１０
燐酸系混酸Ｈ₃ＰＯ₄：ＣＨ₃ＣＯＯＨ（６０％水溶液）：ＨＮＯ₃＝３：５：２を用いパターンを転写し、信号配線３を形成する。
この時、信号配線３の側面の加工段差は急唆な形状とする。
続いて、ホトレジストパターン６１ｃをつけたまま、前記工程５と同じ条件で陽極酸化を施し、信号配線３の側面に層間絶縁膜６４を形成する。
（七）工程１１、１２
ホトレジストパターン６１ｃを除去した後、信号配線３に開口部（カソード（電子放出部）となる部分）を形成するためのホトレジストパターン６１ｄを形成する。
【００１７】
（八）工程１３、１４
前記工程３と同じ条件でテーパ−形状加工を行い、信号配線３に開口部を形成した後、ホトレジストパターン６１ｄを除去する。
（九）工程１５
上部電極４が不要な周辺の下部電極端子部をメタルマスクで覆った上で、スバッタリングでＩｒ（１ｎｍ）、Ｐｔ（２ｎｍ）、Ａｕ（３ｎｍ）の順に真空を破らずに連続成摸し、上部電極４を形成する。
【００１８】
完成した本実施の形態の表示装置のＭＩＭ型電子源アレイ基板８のＭＩＭ電子源の１素子分の断面構造を図１３に示す。
なお、図１３は、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す断面図である。
図１３に示すように、本実施の形態では、被着された上部電極４は、信号配線３自身の段差構造により段切れを起こして、自動的に信号配線３毎に分離される。
このようにして作製された本実施の形態のＭＩＭ型微小電子源アレイ基板８を、真空容器内で圧力１×１０~⁶ｔｏｒｒ下におき、下部電極２を接地し、信号配線３およぎ上部電極４に＋８Ｖの電圧を印加したところ、上部電極４から電子放出が確認された。
【００１９】
この時、ＭＩＭ型微小電子源（即ち、ＭＩＭ型トンネルダイオード）の電流密度は０．４Ａ／ｃｍ²、放出電流密度は２．０ｍＡ／ｃｍ²であった。
この値はメタルマスクで作製した（即ち、ホトレジストを用いない）単一素子の電子放出性能と同じであった。
【００２０】
［実施の形態５］
前記実施の形態１ないし４で作成されたＭＩＭ電子源アレイ基板８は、別途作製された蛍光表示板１１と封着・封止工程を経て一体化されて表示装置とされる。
以下、封着・封止工程について説明する。
まず、封着工程では、ＭＩＭ電子源アレイ基板８に、ガラスペーストを使って枠ガラス兼スペーサ１０、蛍光表示板１１および排気管９が取り付けられ真空容器ができあがる。
この時、ガラスペーストの焼結条件は、大気中、４００℃、１０分であった。続いて、表示装置は、油拡散ポンプ（ＤＰ）により排気しながら３００℃で焼きだしが行なわれ、到達真空度が５×１０~⁷ｔｏｒｒの時点で排気管９が切り離された。
完成した表示装置の表示実験を、以下の条件で行った。
即ち、ＭＩＭ電子源アレイ基板８の駆動方式はプログレッシブモードで行った。
この駆動方式では、選択された画素において、下部電極２には−３．０Ｖの走査電圧パルスが、同じく信号配線３および上部電極４には４．５Ｖのデータ電圧パルスがそれぞれ印加され、電子放出が起きる。
この場合に、他の非選択画素においては、どちらか一方のパルスしか印加されないため、極めて僅かな電子放出が起きるのみとなる。
放出された電子は、蛍光表示板１１との間（ギャップ＝２ｍｍ）に印加された３ｋＶの直流バイアスにより加速され蛍光体ストライプ２２に達して発光にいたる。
この表示実験により良好な表示画像を得る事ができた。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明によれば、リフトオフプロセス等のホトリソグラフィ技術を用いることなく、ＭＩＭ型トンネルダイオード構造の電子源の上部電極のパターニングを行うことが可能となる。
（２）本発明によれば、エッチングまたはホトレジストの被着・現像・除去に係わる上部電極やトンネル絶縁膜への汚染・ダメージがなくなるので、ＭＩＭ型トンネルダイオード構造の電子源アレイの性能・寿命を大幅に向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明が適用される平面型表示装置の基本構造を示す展開斜視図である。
【図２】図１に示すＭＩＭ型電子源アレイ基板の一例の概略構成を示す模式図である。
【図３】図２に示すＡ−Ａ’線に沿った断面を示す要部断面図である。
【図４】図１に示す蛍光表示板の一例の概略構成を示す模式図である。
【図５】本発明の実施の形態１の表示装置のＭＩＭ型電子源アレイ基板の作製フローを示す図である。
【図６】本発明の実施の形態１の表示装置における、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す要部断面図である。
【図７】本発明の実施の形態１の表示装置における、図２に示すＣ−Ｃ’線に相当する線に沿った断面を示す要部断面図である。
【図８】本発明の実施の形態２の表示装置のＭＩＭ型電子源アレイ基板の作製フローを示す図である。
【図９】本発明の実施の形態２の表示装置における、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す要部断面図である。
【図１０】本発明の実施の形態３の表示装置のＭＩＭ型電子源アレイ基板の作製フローを示す図である。
【図１１】本発明の実施の形態３の表示装置における、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す要部断面図である。
【図１２】本発明の実施の形態４の表示装置のＭＩＭ型電子源アレイ基板の作製フローを示す図である。
【図１３】本発明の実施の形態４の表示装置における、図２に示すＢ−Ｂ’線に相当する線に沿った断面を示す要部断面図である。
【符号の説明】
１，２１…基板、２…走査線列、３…信号配線、４…上部電極、５，７，６４…絶縁膜、６…トンネル絶縁膜、８…ＭＩＭ型電子源アレイ基板、９…排気管、１０…枠ガラス兼スペーサ、１１…蛍光表示板、２２…蛍光体ストライプ、２３…蛍光体ストライプ、３０，４０，５０…溝、３１ａ〜３１ｄ，４１ａ〜４１ｄ，５１ａ〜５１ｄ，６１ａ〜６１ｄ…レジスト、３２，４２，５２，６２，６３…Ａｌ−Ｎｄ合金膜、３３，４３，５３…タングステン膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device and a manufacturing method thereof, and more particularly to a technique effective when applied to a flat display device.
[0002]
[Prior art]
A micro-electron source having an MIM (Metal-Insulator-Metal) type tunnel diode structure and a flat display device using the micro-electron source having the MIM type tunnel diode structure are described in, for example, the following document (A).
(B) M. Suzuki and T. Kusunoki, “Emission and Beam-Divergence Properties of an MIM-Cathode Array for Display Applications”, SID'97 DIGEST (1997) p.123
The micro electron source having the MIM type tunnel diode structure disclosed in the document (A) is characterized by high efficiency and high directivity.
In the disclosed example of the document (A), the thickness of the tunnel insulating film is 5.5 nm, and the upper electrode serving as the electron emission portion is as thin as 6 nm in order to avoid scattering of hot electrons.
The scale of the simple matrix is 30 × 30 pixels, and the line width and space width of the scanning lines and signal lines (upper electrodes) are 0.3 mm / 0.2 mm and 0.3 mm / 0.3 mm, respectively.
The sheet resistance of the upper electrode is about 200Ω / □, and the wiring resistance per unit length reaches 7 kΩ / cm.
Further, since the operating voltage of the element is 10 V and the current consumption is 1 mA, the voltage drop due to the wiring resistance is 7 V / cm.
In order to avoid such a large voltage drop, a low-resistance signal wiring is separately provided for power feeding.
[0003]
[Problems to be solved by the invention]
Since the above-described upper electrode needs to be separated for each signal wiring, conventionally, necessary patterning is performed using a lift-off process.
Usually, after depositing the upper electrode layer, a photoresist pattern is formed, and a desired patterning is performed by etching (dry or wet) using this as a mask.
However, the upper electrode is extremely thin, 6 nm, and it has a precious metal layer as its main component, so it cannot be said that the adhesion to the underlayer is sufficient. In the process of etching or resist deposition / removal, the upper electrode is peeled off or tunnel insulating film is formed. Damage was inevitable.
On the other hand, since the resist does not touch the pattern portion in the lift-off process, the above-described problem can be avoided to some extent.
However, in the lift-off process, the tunnel insulating film is exposed to a developing solution at the time of development, and the organic solvent and the re-adhesion of the dissolved resist remain at the time of removing the resist.
For this reason, the electron emission efficiency of the electron source array of the completed MIM tunnel diode structure was reduced by an order of magnitude compared to a single element fabricated by metal mask vapor deposition (not requiring photolithography technology).
The present invention has been made to solve the problems of the prior art, and an object of the present invention is to reduce the performance of the electron source of the MIM type tunnel diode structure without reducing the performance of the electron source of the MIM type tunnel diode structure. An object of the present invention is to provide a technique capable of patterning an upper electrode, which is essential for arraying sources.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[0004]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
In order to pattern the upper electrode without using the photolithography technique such as the lift-off process, in the present invention, when depositing the upper electrode, a step portion along the signal wiring is provided in advance, and this step portion is used. The upper electrode is separated between the signal wires.
That is, the present invention is a display device that includes a pair of substrates and a frame member, and a space surrounded by the pair of substrates and the frame member is in a vacuum atmosphere, and is one of the pair of substrates. Includes a plurality of scan electrodes provided in the row (or column) direction, a plurality of signal electrodes provided in the column (or row) direction and having openings at intersections with the scan electrodes, and each of the signal electrodes. A plurality of upper electrodes covering the opening, and provided between the upper electrode and the scanning electrode of the opening, and an electron source having a tunnel diode structure together with the upper electrode and the scanning electrode. The upper electrode is electrically separated for each signal electrode by a stepped portion provided along each signal electrode.
Further, the present invention is characterized in that the stepped portion is provided on the one substrate and includes a plurality of grooves in which the signal electrodes are provided.
In the invention, it is preferable that the stepped portion is provided on the one substrate, includes a plurality of grooves, and includes a second insulating film in which the signal electrodes are provided inside the grooves. It is characterized by.
In the present invention, the stepped portion is provided on the plurality of scan electrodes, has a plurality of grooves, and is configured by a second insulating film in which the signal electrodes are provided inside the grooves. It is characterized by.
The present invention is characterized in that the stepped portion is a stepped portion on the side surface of each signal electrode.
Further, the invention is characterized in that each of the signal electrodes has a third insulating film on a side surface thereof.
In addition, the present invention is a method for manufacturing a display device, which includes a step of manufacturing a pair of substrates and a step of sealing and sealing the pair of substrates with a frame member, wherein one substrate of the pair of substrates The manufacturing process includes a step of forming a plurality of grooves in the column (row) direction on the substrate, and a step of forming a plurality of scan electrodes in the row (or column) direction on the substrate on which the grooves are formed. A step of forming a plurality of first insulating films and a second insulating film on each of the scan electrodes; and a step of forming the first insulating film on the substrate and the plurality of scan electrodes in each of the grooves. Forming a plurality of signal electrodes in a column (row) direction by providing openings in a region to be formed; and forming the plurality of grooves on the substrate, the plurality of scanning electrodes, and the plurality of signal electrodes The process of forming the upper electrode electrically separated for each signal electrode by the stepped portion Characterized in that it has and.
In addition, the present invention is a method for manufacturing a display device, which includes a step of manufacturing a pair of substrates and a step of sealing and sealing the pair of substrates with a frame member, wherein one substrate of the pair of substrates The manufacturing process includes a step of forming an insulating film having a plurality of grooves in a column (row) direction on a substrate, and a plurality of scanning electrodes in a row (or column) direction on the substrate on which the insulating film is formed. Forming a plurality of first insulating films and second insulating films on each of the scan electrodes, and forming the first insulating film on the substrate and the plurality of scan electrodes in the grooves. Forming a plurality of signal electrodes in a column (row) direction by providing openings in a region where one insulating film is formed; and on the substrate, the plurality of scan electrodes, and the plurality of signal electrodes, Each signal electrode is electrically separated by a step formed by a plurality of grooves. Characterized by a step of forming an electrode.
[0005]
In addition, the present invention is a method for manufacturing a display device, which includes a step of manufacturing a pair of substrates and a step of sealing and sealing the pair of substrates with a frame member, wherein one substrate of the pair of substrates The manufacturing process includes a step of forming a plurality of scan electrodes in a row (or column) direction on a substrate, and a step of forming a plurality of first insulating films and second insulating films on each of the scan electrodes. A step of forming an insulating film having a plurality of grooves in a column (row) direction on the substrate on which the plurality of scan electrodes are formed; and on the substrate and the plurality of scan electrodes in each groove, Forming a plurality of signal electrodes in a column (row) direction by providing an opening in a region where the first insulating film is formed; and on the substrate, the plurality of scan electrodes, and the plurality of signal electrodes , Electrically separated for each signal electrode by the stepped portion composed of the plurality of grooves Characterized in that a step of forming an upper electrode.
In addition, the present invention is a method for manufacturing a display device, which includes a step of manufacturing a pair of substrates and a step of sealing and sealing the pair of substrates with a frame member, wherein one substrate of the pair of substrates The manufacturing process includes a step of forming a plurality of scan electrodes in a row (or column) direction on a substrate, and a step of forming a plurality of first insulating films and second insulating films on each of the scan electrodes. And providing an opening in a region where the first insulating film is formed on the substrate and the plurality of scan electrodes, and providing a steep stepped portion on a side surface of the plurality of scan electrodes in the column (row) direction. Forming a signal electrode; and forming an upper electrode electrically separated for each signal electrode on the substrate, the plurality of scanning electrodes, and the plurality of signal electrodes by a step portion on a side surface of each signal electrode. And a process.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
[Embodiment 1]
(Basic structure of display device to which the present invention is applied)
FIG. 1 is an exploded perspective view showing a basic structure of a flat display device to which the present invention is applied.
1 has a MIM type electron source array substrate 8 on which a micro electron source array having an MIM type tunnel diode structure is formed, and a fluorescent display plate 11 on which stripe-like phosphors are formed. Are arranged opposite to each other by a frame glass / spacer (frame member of the present invention) 10.
In the figure, 9 is an exhaust pipe.
FIG. 2 is a diagram showing a schematic configuration of an example of the MIM type electron source array substrate 8 shown in FIG.
FIG. 3 is a principal part sectional view showing a section taken along the line AA ′ shown in FIG. 2, and is a diagram showing a configuration of a single element part of the MIM type micro electron source.
As shown in FIGS. 2 and 3, the MIM type electron source array substrate 8 includes a stripe-shaped lower electrode (scanning electrode of the present invention) 2 extending in the X direction formed on a substrate 1 such as soda glass, and a lower portion. Field insulating film 5 and tunnel insulating film 6 formed on electrode 2, striped signal wiring (signal electrode of the present invention) 3 formed on field insulating film 5 and tunnel insulating film 6 and extending in the Y direction; And an upper electrode 4 formed on the signal wiring 3.
Here, the lower electrode 2 and the signal wiring 3 are formed so as to be substantially orthogonal to each other, and an electron emission portion is formed in a part of a region where the lower electrode 2 and the signal wiring 3 overlap, as shown in FIG. In addition, the electron emission portions are formed in a matrix.
In this electron emission portion, the signal wiring 3 is removed, and the upper electrode 4 is opposed to the lower electrode 2 with the tunnel insulating film 6 interposed therebetween. That is, the electron emission portion is a micro electron source having a MIM type tunnel diode structure. Constitute.
Here, the lower electrode 2 is formed of, for example, aluminum having a thickness of 300 nm containing 2% by weight of neodymium (hereinafter simply referred to as Nd) (hereinafter simply referred to as Al).
Further, for example, both the field insulating film 5 and the tunnel insulating film 6 are made of an anodic oxide film (Al ₂ O _Three For example, the field insulating film 5 has a thickness of 110 nm and the tunnel insulating film 6 has a thickness of 5.5 nm.
For example, the signal wiring 3 is formed of a multilayer film of Al having a thickness of 150 nm and molybdenum having a thickness of 45 nm (hereinafter simply referred to as Mo), and the upper electrode 216 has a thickness of 1 nm. Iridium (hereinafter simply referred to as Ir), platinum having a thickness of 2 nm (hereinafter simply referred to as Pt), and gold having a thickness of 3 nm (hereinafter simply referred to as Au). It is formed of a multilayer film.
[0007]
FIG. 4 is a diagram showing a schematic configuration of an example of the fluorescent display plate 11 shown in FIG.
The fluorescent display plate 11 shown in FIG. 1 is formed on a substrate 21 such as soda glass, on a phosphor stripe 22 formed of stripe-shaped red, green, and blue phosphor layers extending in the Y direction, and on the phosphor stripe 22. The metal back (Al film) film 23 is formed.
Here, for example, the stripe pitch of the fluorescent phosphor stripe layer 22 is 0.1 mm.
The fluorescent display plate 11 shown in FIG. 4 has, for example, 600 repeating stripe patterns (200 × 3) of red, green, and blue phosphors on the surface of a glass plate 21 having a thickness of 55 mm × 75 mm and a thickness of 3 mm. A phosphor stripe 22 is formed by lithography, and then a thin film of Al is formed by sputtering to form a metal back layer 23.
[0008]
(Characteristic structure of the display device according to the first embodiment of the present invention)
FIG. 5 is a diagram showing a manufacturing flow of the MIM type electron source array substrate 8 of the display device according to the first embodiment of the present invention.
In the present embodiment, soda glass or a silicon single crystal substrate with a thermal oxide film is used as the substrate 1 on which elements are formed.
(1) Steps 1 and 2
A photoresist pattern 31a is formed on the substrate 1, and a groove 30 in which the signal wiring 3 is accommodated is formed using a hydrofluoric acid-based etching solution (for example, HF: NH4F = 1: 4).
(2) Process 3
An Al—Nd (2 atm%) alloy 32 is deposited to a thickness of 300 nm on the substrate 1 by sputtering to form a photoresist pattern 31 b of the lower electrode 2.
The Al alloy used here is not limited to the Al—Nd alloy, but Al and nickel (Ni), zirconium (Zr), tantalum (Ta), molybdenum (Mo), tungsten (W), or chromium. An alloy made of (Cr) or the like may be used.
(3) Steps 4 and 5
Phosphoric acid mixed acid PAN (H _Three PO _Four : CH _Three COOH: H: H ₂ After taper-shaped processing is performed using O = 14: 1: 3: 2) to form the lower electrode 2, the photoresist pattern 31b is removed.
(4) Steps 6 and 7
Later, the portion where the tunnel insulating film 6 is formed is covered with a resist 31c.
A thick field insulating film (interlayer insulating film) 5 is formed by performing anodization using a mixed solution of an ammonium tartrate aqueous solution and ethylene glycol as an electrolyte and the lower electrode 2 as an anode.
Here, the anodic oxidation condition is a constant current (current density 30 μA / cm ² ) Until the voltage reaches 80V, and then at a constant voltage for 1 hour.
[0009]
(5) Process 8
After removing the resist 31c, a tunnel insulating film (oxide film) 6 is formed by anodic oxidation using the same electrolytic solution as described above.
Here, the anodic oxidation conditions are constant current (current density 10 μA / cm ² ) To a voltage of 4V, and then in a constant voltage state for 2 hours.
(6) Steps 9 and 10
A tungsten (W) film 33 is formed to 150 nm for signal wiring by sputtering, and a photoresist pattern 31d for signal wiring is formed.
The material of the signal wiring 3 is not limited to tungsten (W), and may be a multilayer film of an Al alloy and Mo, for example.
(7) Step 11
Phosphoric acid mixed acid H _Three PO _Four : CH _Three COOH (60% aqueous solution): HNO _Three = 3: 5: 2 is used to transfer the pattern to form the signal wiring 3, and then the photoresist pattern 31d is removed.
(8) Step 12
The peripheral lower electrode terminal portion that does not require the upper electrode 4 is covered with a metal mask, and then Ir (1 nm), Pt (2 nm), and Au (3 nm) are sequentially formed without breaking the vacuum by sputtering. The electrode 4 is formed.
[0010]
6 and 7 show a cross-sectional structure of one element of the MIM electron source of the MIM type electron source array substrate 8 of the completed display device according to the present embodiment.
6 is a cross-sectional view showing a cross section taken along a line corresponding to the line BB ′ shown in FIG. 2, and FIG. 7 is taken along a line corresponding to the line CC ′ shown in FIG. It is sectional drawing which shows a cross section.
As shown in FIGS. 6 and 7, in the present embodiment, the deposited upper electrode 4 is stepped by the step structure formed by the groove 30 provided in the substrate 1, and is automatically provided for each signal wiring 3. To be separated.
The MIM type micro-electron source array substrate 8 of the present embodiment manufactured in this way, and the pressure in the vacuum vessel is 1 × 10˜ ⁶ When the lower electrode 2 was grounded and a voltage of +8 V was applied to the signal wiring 3 and the upper electrode 4 under the torr, electron emission was confirmed from the upper electrode 4.
At this time, the current density of the MIM type micro electron source (that is, the MIM type tunnel diode) is 0.4 A / cm. ² The emission current density is 2.0 mA / cm ² Met.
This value was the same as the electron emission performance of a single device fabricated with a metal mask (ie, without using a photoresist).
[0011]
[Embodiment 2]
FIG. 8 is a diagram showing a manufacturing flow of the MIM type electron source array substrate 8 of the display device according to the second embodiment of the present invention.
Also in this embodiment, soda glass or a silicon single crystal substrate with a thermal oxide film is used as the substrate 1 on which elements are formed.
(1) Step 1-3
An insulating film (SiO 2) is formed on the substrate 1 by sputtering. ₂ After the film 7 is formed to a thickness of 500 nm, a photoresist pattern 41a is formed, and a hydrofluoric acid etching solution (for example, HF: NH4F = 1: 4) is used as a mask to form a groove 40 in which the signal wiring 3 can be accommodated. Form.
(2) Step 4
An Al—Nd (2 atm%) alloy 42 is deposited to 300 nm on the substrate 1 by sputtering to form a photoresist pattern 41 b of the lower electrode 2.
The Al alloy used here is not limited to the Al—Nd alloy, but Al and nickel (Ni), zirconium (Zr), tantalum (Ta), molybdenum (Mo), tungsten (W), or chromium. An alloy made of (Cr) or the like may be used.
(3) Step 5-6
Phosphoric acid mixed acid PAN (H _Three PO _Four : CH _Three COOH: H: H ₂ After taper-shaped processing is performed using O = 14: 1: 3: 2) to form the lower electrode 2, the photoresist pattern 41b is removed.
(4) Steps 7 and 8
The portion where the tunnel insulating film 6 will be formed later is covered with a resist 41c.
A thick field insulating film (interlayer insulating film) 5 is formed by performing anodization using a mixed solution of an ammonium tartrate aqueous solution and ethylene glycol as an electrolyte and the lower electrode 2 as an anode.
The anodic oxidation conditions were constant current (current density 30 μA / cm ² ) Until the voltage reaches 80V, and then at a constant voltage for 1 hour.
(5) Process 9
After removing the resist 41c, a tunnel insulating film (oxide film) 6 is formed by anodic oxidation using the same electrolytic solution as described above.
Here, the anodic oxidation conditions are constant current (current density 10 μA / cm ² ) To a voltage of 4V, and then in a constant voltage state for 2 hours.
(6) Steps 10 and 11
A tungsten (W) film 43 of 150 nm is formed by sputtering for signal wiring, and a photoresist pattern 41d for signal wiring is formed.
(7) Process 12
Phosphoric acid mixed acid H _Three PO _Four : CH _Three COOH (60% aqueous solution): HNO _Three = 3: 5: 2 is used to transfer the pattern to form the signal wiring 3, and then the photoresist pattern 41d is removed.
(8) Step 13
The peripheral lower electrode terminal portion that does not require the upper electrode 4 is covered with a metal mask, and then Ir (1 nm), Pt (2 nm), and Au (3 nm) are sequentially formed without breaking the vacuum by sputtering. The electrode 4 is formed.
FIG. 9 shows a cross-sectional structure of one element of the MIM electron source of the MIM type electron source array substrate 8 of the completed display device of the present embodiment.
9 is a cross-sectional view showing a cross section along a line corresponding to the line BB ′ shown in FIG.
As shown in FIG. 9, in the present embodiment, the deposited upper electrode 4 is stepped by the step structure formed by the groove 40 formed of the insulating film 7, and is automatically separated for each signal wiring 3. Is done.
The MIM type micro-electron source array substrate 8 of the present embodiment manufactured in this way, and the pressure in the vacuum vessel is 1 × 10˜ ⁶ When the lower electrode 2 was grounded and a voltage of +8 V was applied to the signal wiring 3 and the upper electrode 4 under the torr, electron emission was confirmed from the upper electrode 4.
At this time, the current density of the MIM type micro electron source (that is, the MIM type tunnel diode) is 0.4 A / cm. ² The emission current density is 2.0 mA / cm ² Met.
This value was the same as the electron emission performance of a single device fabricated with a metal mask (ie, without using a photoresist).
[0012]
[Embodiment 3]
FIG. 10 is a diagram showing a manufacturing flow of the MIM type electron source array substrate 8 of the display device according to the third embodiment of the present invention.
Also in this embodiment, soda glass or a silicon single crystal substrate with a thermal oxide film is used as the substrate 1 on which elements are formed.
(1) Step 1-2
An Al—Nd (2 atm%) alloy 52 is deposited to 300 nm on the substrate 1 by sputtering to form a photoresist pattern 51 a of the lower electrode 2.
The Al alloy used here is not limited to the Al—Nd alloy, but Al and nickel (Ni), zirconium (Zr), tantalum (Ta), molybdenum (Mo), tungsten (W), or chromium. An alloy made of (Cr) or the like may be used.
(2) Process 3
Phosphoric acid mixed acid PAN (H _Three PO _Four : CH _Three COOH: H: H ₂ After taper-shape processing is performed using O = 14: 1: 3: 2) to form the lower electrode 2, the photoresist pattern 41b is removed.
(3) Steps 4 and 5
A portion where the tunnel insulating film 6 will be formed later is covered with a resist 51b.
A thick field insulating film (interlayer insulating film) 5 is formed by performing anodization using a mixed solution of an ammonium tartrate aqueous solution and ethylene glycol as an electrolyte and the lower electrode 2 as an anode.
The anodic oxidation conditions were constant current (current density 30 μA / cm ² ) Until the voltage reaches 80V, and then at a constant voltage for 1 hour.
[0013]
(4) Process 6
After removing the resist 51b, a tunnel insulating film (oxide film) 6 is formed by anodic oxidation using the same electrolytic solution as described above.
Here, the anodic oxidation conditions are constant current (current density 10 μA / cm ² ) To a voltage of 4V, and then in a constant voltage state for 2 hours.
(5) Step 7-9
Insulating film (SiO2) by sputtering ₂ After the film 7 is formed to a thickness of 500 nm, a photoresist pattern 51c is formed, and a groove 50 is formed so that the signal wiring 3 can be accommodated by using a hydrofluoric acid etching solution (for example, HF: NH4F = 1: 4) as a mask. To do.
(6) Steps 10 and 11
A tungsten (W) film 53 of 150 nm is formed by sputtering for signal wiring, and a photoresist pattern 51d for signal wiring is formed.
(7) Process 12
Phosphoric acid mixed acid H _Three PO _Four : CH _Three COOH (60% aqueous solution): HNO _Three = 3: 5: 2 is used to transfer the pattern to form the signal wiring 3, and then the photoresist pattern 51d is removed.
(8) Step 13
The peripheral lower electrode terminal portion that does not require the upper electrode 4 is covered with a metal mask, and then Ir (1 nm), Pt (2 nm), and Au (3 nm) are sequentially formed without breaking the vacuum by sputtering. The electrode 4 is formed.
[0014]
FIG. 11 shows a cross-sectional structure of one element of the MIM electron source of the MIM type electron source array substrate 8 of the completed display device of the present embodiment.
FIG. 11 is a cross-sectional view showing a cross section taken along a line corresponding to the line BB ′ shown in FIG.
As shown in FIG. 11, in the present embodiment, the deposited upper electrode 4 is stepped by the step structure formed by the groove 50 formed by the insulating film 7, and is automatically separated for each signal wiring 3. Is done.
The MIM type micro-electron source array substrate 8 of the present embodiment thus fabricated is subjected to a pressure of 1 × 10˜ ⁶ When the lower electrode 2 was grounded and a voltage of +8 V was applied to the signal wiring 3 and the upper electrode 4 under the torr, electron emission was confirmed from the upper electrode 4.
At this time, the current density of the MIM type micro electron source (that is, the MIM type tunnel diode) is 0.4 A / cm. ² The emission current density is 2.0 mA / cm ² Met.
This value was the same as the electron emission performance of a single device fabricated with a metal mask (ie, without using a photoresist).
[0015]
[Embodiment 4]
FIG. 12 is a diagram showing a manufacturing flow of the MIM type electron source array substrate 8 of the display device according to the fourth embodiment of the present invention.
Also in this embodiment, soda glass or a silicon single crystal substrate with a thermal oxide film is used as the substrate 1 on which elements are formed.
(1) Steps 1 and 2
An Al—Nd (2 atm%) alloy 62 is deposited to 300 nm on the substrate 1 by sputtering to form a photoresist pattern 61 a of the lower electrode 2.
The Al alloy used here is not limited to the Al—Nd alloy, but Al and nickel (Ni), zirconium (Zr), tantalum (Ta), molybdenum (Mo), tungsten (W), or chromium. An alloy made of (Cr) or the like may be used.
(2) Process 3
Phosphoric acid mixed acid PAN (H _Three PO _Four : CH _Three COOH: H: H ₂ 0 = 14: 1: 3: 2) is performed to form a lower electrode 2, and then the photoresist pattern 61a is removed.
(3) Steps 4 and 5
A portion where the tunnel insulating film 6 will be formed later is covered with a resist 61b.
A thick field insulating film (interlayer insulating film) 5 is formed by performing anodization using a mixed solution of an ammonium tartrate aqueous solution and ethylene glycol as an electrolyte and the lower electrode 2 as an anode.
The anodic oxidation conditions were constant current (current density 30 μA / cm ² ) Until the voltage reaches 80V, and then at a constant voltage for 1 hour.
(4) Process 6
After removing the resist 61b, a tunnel insulating film (oxide film) 6 is formed by anodic oxidation using the same electrolytic solution as described above.
Here, the anodic oxidation conditions are constant current (current density 10 μA / cm ² ) In a constant voltage state for 2 hours up to a voltage of 4V.
(5) Steps 7 and 8
The Al alloy film 63 is formed to 150 nm for signal wiring by sputtering, and a photoresist pattern 61 c for separating the signal wiring 3 is formed.
[0016]
(6) Steps 9 and 10
Phosphoric acid mixed acid H _Three PO _Four : CH _Three COOH (60% aqueous solution): HNO _Three = 3: 5: 2 is used to transfer the pattern, and the signal wiring 3 is formed.
At this time, the processing step on the side surface of the signal wiring 3 has a sharp shape.
Subsequently, with the photoresist pattern 61 c attached, anodization is performed under the same conditions as in the step 5 to form an interlayer insulating film 64 on the side surface of the signal wiring 3.
(7) Steps 11 and 12
After removing the photoresist pattern 61c, a photoresist pattern 61d for forming an opening (a portion to become a cathode (electron emission portion)) in the signal wiring 3 is formed.
[0017]
(8) Steps 13 and 14
Taper-shape processing is performed under the same conditions as in step 3 to form an opening in the signal wiring 3, and then the photoresist pattern 61d is removed.
(9) Process 15
Cover the surrounding lower electrode terminals where the upper electrode 4 is unnecessary with a metal mask, and continuously grow Ir (1 nm), Pt (2 nm), and Au (3 nm) in order of sputtering without breaking the vacuum. Then, the upper electrode 4 is formed.
[0018]
FIG. 13 shows a cross-sectional structure of one element of the MIM electron source of the MIM type electron source array substrate 8 of the completed display device of the present embodiment.
FIG. 13 is a cross-sectional view showing a cross section along a line corresponding to the line BB ′ shown in FIG.
As shown in FIG. 13, in the present embodiment, the deposited upper electrode 4 is disconnected due to the step structure of the signal wiring 3 itself, and is automatically separated for each signal wiring 3.
The MIM type micro-electron source array substrate 8 of the present embodiment thus fabricated is subjected to a pressure of 1 × 10˜ ⁶ Under the torr, the lower electrode 2 was grounded, and a voltage of +8 V was applied to the signal wiring 3 and the upper electrode 4, and electron emission was confirmed from the upper electrode 4.
[0019]
At this time, the current density of the MIM type micro electron source (that is, the MIM type tunnel diode) is 0.4 A / cm. ² The emission current density is 2.0 mA / cm ² Met.
This value was the same as the electron emission performance of a single device fabricated with a metal mask (ie, without using a photoresist).
[0020]
[Embodiment 5]
The MIM electron source array substrate 8 produced in the first to fourth embodiments is integrated with a separately produced fluorescent display plate 11 through a sealing / sealing process to form a display device.
Hereinafter, the sealing / sealing process will be described.
First, in the sealing step, the frame glass / spacer 10, the fluorescent display plate 11, and the exhaust pipe 9 are attached to the MIM electron source array substrate 8 using glass paste, and a vacuum container is completed.
At this time, the sintering conditions of the glass paste were 400 ° C. and 10 minutes in the air. Subsequently, the display device is baked out at 300 ° C. while being evacuated by an oil diffusion pump (DP), and the ultimate vacuum is 5 × 10˜ ⁷ The exhaust pipe 9 was disconnected at the time of torr.
A display experiment of the completed display device was performed under the following conditions.
That is, the driving method of the MIM electron source array substrate 8 was performed in the progressive mode.
In this driving method, in the selected pixel, a scanning voltage pulse of −3.0 V is applied to the lower electrode 2, and a data voltage pulse of 4.5 V is applied to the signal wiring 3 and the upper electrode 4. Happens.
In this case, since only one of the pulses is applied to the other non-selected pixels, only very slight electron emission occurs.
The emitted electrons are accelerated by a 3 kV DC bias applied between the fluorescent display plate 11 (gap = 2 mm) and reach the phosphor stripes 22 to emit light.
A good display image could be obtained by this display experiment.
Although the invention made by the present inventor has been specifically described based on the above-described embodiment, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Of course.
[0021]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
(1) According to the present invention, the upper electrode of the electron source having the MIM type tunnel diode structure can be patterned without using a photolithography technique such as a lift-off process.
(2) According to the present invention, contamination and damage to the upper electrode and the tunnel insulating film related to the deposition, development and removal of the etching or photoresist are eliminated, so that the performance and life of the electron source array having the MIM type tunnel diode structure can be improved. It becomes possible to greatly improve.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing a basic structure of a flat display device to which the present invention is applied.
2 is a schematic diagram showing a schematic configuration of an example of an MIM type electron source array substrate shown in FIG. 1. FIG.
3 is a cross-sectional view of a principal part showing a cross section taken along line AA ′ shown in FIG. 2;
4 is a schematic diagram showing a schematic configuration of an example of the fluorescent display panel shown in FIG. 1. FIG.
FIG. 5 is a diagram showing a flow of manufacturing an MIM type electron source array substrate of the display device according to the first embodiment of the present invention.
6 is a main-portion cross-sectional view showing a cross section taken along the line BB 'shown in FIG. 2 in the display device according to the first embodiment of the present invention. FIG.
7 is a main-portion cross-sectional view showing a cross section taken along a line corresponding to the line CC ′ shown in FIG. 2 in the display device according to the first embodiment of the present invention. FIG.
FIG. 8 is a diagram showing a manufacturing flow of the MIM type electron source array substrate of the display device according to the second embodiment of the present invention.
9 is a main-portion cross-sectional view showing a cross section taken along a line corresponding to the line BB ′ shown in FIG. 2 in the display device according to the second embodiment of the present invention. FIG.
10 is a diagram showing a manufacturing flow of an MIM type electron source array substrate of a display device according to a third embodiment of the present invention. FIG.
11 is a main-portion cross-sectional view showing a cross section along a line corresponding to the line BB ′ shown in FIG. 2 in the display device according to the third embodiment of the present invention. FIG.
FIG. 12 is a diagram showing a manufacturing flow of the MIM type electron source array substrate of the display device according to the fourth embodiment of the present invention.
13 is a main part sectional view showing a section taken along a line corresponding to the line BB ′ shown in FIG. 2 in the display device according to the fourth embodiment of the present invention; FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,21 ... Substrate, 2 ... Scanning line row, 3 ... Signal wiring, 4 ... Upper electrode, 5, 7, 64 ... Insulating film, 6 ... Tunnel insulating film, 8 ... MIM type electron source array substrate, 9 ... Exhaust pipe DESCRIPTION OF SYMBOLS 10 ... Frame glass and spacer, 11 ... Fluorescent display board, 22 ... Fluorescent stripe, 23 ... Fluorescent stripe, 30, 40, 50 ... Groove, 31a-31d, 41a-41d, 51a-51d, 61a-61d ... Resist, 32, 42, 52, 62, 63 ... Al-Nd alloy film, 33, 43, 53 ... tungsten film.

Claims

Producing a pair of substrates;
And a step of sealing and sealing the pair of substrates with a frame member,
The manufacturing process of one of the pair of substrates includes a step of forming a plurality of scan electrodes in a row (or column) direction on the substrate,
Forming a plurality of first insulating films and second insulating films on each of the scan electrodes;
On the substrate and the plurality of scan electrodes, an opening is provided in a region where the first insulating film is formed, and a steep stepped portion is provided on a side surface of the plurality of signal electrodes in a column (row) direction. Forming a step;
Forming an insulating film on a side surface of each signal electrode;
Forming an upper electrode on the substrate, the plurality of scan electrodes and the plurality of signal electrodes,
The method for manufacturing a display device, wherein the upper electrode is electrically separated for each signal electrode by a step portion on a side surface of each signal electrode provided in a stripe shape so as to surround each signal electrode .