JP4130529B2 - Fine pattern edge tuning method using optical halftoning mask - Google Patents
Fine pattern edge tuning method using optical halftoning mask Download PDFInfo
- Publication number
- JP4130529B2 JP4130529B2 JP2000522498A JP2000522498A JP4130529B2 JP 4130529 B2 JP4130529 B2 JP 4130529B2 JP 2000522498 A JP2000522498 A JP 2000522498A JP 2000522498 A JP2000522498 A JP 2000522498A JP 4130529 B2 JP4130529 B2 JP 4130529B2
- Authority
- JP
- Japan
- Prior art keywords
- bias correction
- pattern
- resolvable
- mask
- correction pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 55
- 230000003287 optical effect Effects 0.000 title description 25
- 238000012937 correction Methods 0.000 claims description 116
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 6
- 230000003796 beauty Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 30
- 230000010363 phase shift Effects 0.000 description 18
- 239000011295 pitch Substances 0.000 description 14
- 238000010894 electron beam technology Methods 0.000 description 10
- 230000004075 alteration Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 238000005286 illumination Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
- G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明は光リソグラフィ技術に関し、特に、半導体素子を製造するために利用する光リソグラフィマスクにおいて使用される近接効果補正パターンに関する。
【0001】
半導体製造技術が光リソグラフィ技術の限界に向かって急速に突き進んでゆくにつれて、現在までのところ最先端の技術を結集したプロセスは露光波長λより小さい短寸法を示すパターンを有する集積回路を正常に製造してきた(回路の「短寸法」はパターンの最小幅もしくは2つのパターン間の最小距離として定義される)。露光波長より小さい寸法で設計される図形パターンの場合、光近接効果がさらにひどくなり、実際に最先端の露光波長未満寸法の製造プロセスに耐えられなくなっていることが分かっている。
【0002】
光近接効果は光投影露光装置の良く知られた特性である。すなわち、近接効果は、非常に近接した間隔で設けられた回路パターンがウェハ上のレジスト層にリソグラフィ技術により転写される際に発生する。近接間隔の回路パターン同士の光波は相互に作用して最終的な転写パターンの図形を歪ませることになる。言い換えれば、回折により、隣接するパターン同士がパターンに左右された異形を生み出すように相互作用する。あるパターンに対する光近接効果の大きさはそのパターンの他のパターンに対するマスク上の相対位置に左右される。パターン間距離が近いほどパターン間の光近接効果は強くなる。
【0003】
そのような近接効果がもたらす主な問題の1つは、パターンの短寸法の好ましくないむらである。全ての最先端の半導体プロセスにとって、パターン(すなわち、回路素子及び配線)の短寸法の厳密な制御を実現することは、最終製品のウェハ品質歩留まり(wafer sort yield)及び素早い分類保管(speed-binning)に直接効果があるので、製造上の第1の目標である。
【0004】
光近接効果がもたらす回路パターンの短寸法のむらはいくつかの方法で低減できることが知られている。そのような技術の1つは露光装置の照明特性を調整することである。すなわち、結像用対物レンズの開口数NAoに対する照明用集光レンズの開口数NAcの比(この比は部分干渉比σと称されている)を入念に決めることにより、光近接効果の度合いをある程度操作することができる。この部分干渉比は以下のように定義される。
σ = NAc/ NAo
【0005】
一般的に言って、部分干渉比σが高くなるにつれて照明の干渉性が低下する。すなわち、照明源の干渉性が低いほど光近接効果は小さくなる。極端な場合、部分干渉比σが0.7より大きければ、光近接効果は以下に定義するような孤立パターンから半孤立パターンまでの範囲内のパターンピッチ(FP)に関してほぼ最小限に抑えることができる。経験上、0.55未満の開口数の対物レンズを有する最近の露光装置によれば、パターンの配設(packing)は隣り合うパタ−ン同士の場合「ピッチ」という言葉で表現されることが多い。本発明の説明のみならず以下の事柄の説明のためにも、パターンピッチ(FP)を次の4つの部類に細分する。
a)高密度パターン:FP < 2λ
b)半高密度パターン:2λ・ FP < 3λ
c)半孤立パターン:3λ・ FP < 5λ
d)孤立パターン:FP ・ 5λ
但し、パターンピッチ (FP) = パターン短寸法 + パターン間距離
【0006】
上記のような比較的非干渉性の照明を使用することに加え、マスクパターンを「前補正」することによっても光近接効果を補償することができる。この種の技術は一般に光近接効果補正技術として知られている。
【0007】
例えば、本発明の譲受人に対して譲渡された米国特許5242770号(770特許)には、光近接効果補正のために散乱バーを使用する方法が記述されている。770特許は、散乱バーによる方法が孤立パターンを修正して高密度パターンであるかのような振る舞いをさせるのに非常に有効であることを示している。そのようにすることで、孤立パターンの焦点深度も向上し、プロセス余裕度を大幅に高めることができる。散乱バー(光強度均整バーとも補助バーともいう)は、孤立パターンのエッジ部分のエッジ光強度勾配を調整するためにマスク上の孤立パターンに近接して配置された(露光装置では通常解像不可能な)補正パターンである。好ましくは、孤立パターンのエッジ部分の調整後のエッジ光強度勾配が高密度パターンのエッジ部分のエッジ光強度勾配と一致することにより、散乱バー付孤立パターンに高密度のパターンとほぼ同じ幅を持たせることができる。
【0008】
「散乱バー」による光近接効果補正は孤立パターンと高密度パターンとを合わせる有効な方法ではあるが、標準型の散乱バーは半孤立パターンのピッチとともに使用されるとき「光の重み」を必要以上に伝送し、結果的に過補正を招くことになる。1997年2月28日出願の米国特許出願08/808587号において、本発明の出願人は半孤立パターンに対してさらに高精度の短寸法補正を得る必要性に対処する「パターン詰め込み(feature crowding)」光近接効果補正方法を開示している。そこに記載された方法は、光の重みを軽くした散乱バーを採用することによって半孤立パターンのより高精度な処理を可能にしている。
【0009】
具体的には、図1に示すように、08/808587出願の「パターン詰め込み」散乱バー方法は、2種類の新規な散乱バー、すなわち、標準型散乱バー14の幅の何分の一の幅を有する細幅散乱バー12と断続形散乱バーとも称するハーフトーン型散乱バー16とを導入している。ハーフトーン型散乱バーは標準型散乱バーと同じ幅であるが、ハーフトーンの半遮光膜を用いた複数の断片状に断続されている。
【0010】
パターン18間の込み合ったスペースでは、光の重みが散乱バー幅に正比例している。したがって、細幅散乱バーの幅を小さくすることにより、細幅散乱バーをさらに狭いパターンスペース内に詰め込むことが可能である。しかしながら、細幅散乱バーの最小幅はマスク製造プロセスによって制限されている。今日の最先端のマスク製造プロセスにおいて、製造可能な最小限の細幅散乱バー幅はレチクル(すなわち、パターン)上で約0.24μmである。この寸法は、倍率1倍のウェハスケールでは、0.06μmの細幅散乱バー幅に相当する。そのような訳で、0.06μm未満の光の重みが必要な場合、ハーフトーン型散乱バーを採用する必要がある。
【0011】
ハーフトーン型散乱バーは上記のマスク製造上の限界を回避するために開発された。ハーフトーン型散乱バーは標準型散乱バーと同じ幅を有するので、マスクの製作と検査が容易になる。さらに、(図2に基づいて下記に定義される)ハーフトーン型散乱バーのハーフトーン周期を調整することにより、所望の光の重みを得ることができる。例えば、50%の光の重みを得るためには、図2に示すように50%(d=s)のハーフトーン周期が必要である。
ハーフトーン周期(HTP) =d+s
d=sの場合、%H=(d/HTP)*100% = 50%
【0012】
図2に示すように、dとsの寸法比を調整することにより、%Hを変動させて標準型散乱バーに対して相対的な所望の光の重みを得ることができる。このハーフトーン型散乱バー方法は光の重みをマスク製造プロセスにより課せられた連続形散乱バーの製造可能最小限幅より小さい値にまで延ばすことができる。例えば、0.1μm幅の標準型散乱バーを基準として使用すると、25%ハーフトーン型散乱バーは0.025μm幅散乱バーに相当する。これは今日の最先端のマスク製造プロセスにより達成可能な0.06μm幅の細幅散乱バーより遥かに細い。
【0013】
08/808587出願の「パターン詰め込み」光近接効果補正方法は半孤立パターンの場合の短寸法制御に効果的であるが、半高密度ピッチ範囲のパターン間に適切な寸法の散乱バーを挿入することは物理的に不可能である。このタイプのパターンの場合、光近接効果を補償するために「バイアス補正(biasing)」を利用する必要がある。
【0014】
従来のパターンバイアス補正方法は、主パターンに対して所定量を加減することによって主パターンの短寸法を修正する必要がある。例えば、0.18μm幅主パターンに対して総量で+0.02μmのバイアス量で、主パターン幅を0.20μmに変えることができる。このタイプのバイアス補正は、マスク描画装置が必要なバイアス量を解像することができる限り、半高密度パターンにとって申し分のない光近接効果補正技術である。
【0015】
縮小倍率4対1の遠紫外線露光ウェハパターンに対して+0.02μm幅の微細パターンバイアス補正を行うためには、レチクルに対して+0.08μm(すなわち、0.02μm×4)のバイアス量が必要である。さらに、パターンの対称性を確保するとともに位置ずれを回避するために、このバイアス量の半分を各候補パターンの各エッジに加えなければならない。この場合、各辺の必要バイアス量は+0.01μmである。倍率4倍においても、0.04μmに過ぎない。このようなパターンをラスタ走査型の電子ビームマスク描画装置によって結像するためには、最新の電子ビーム描画装置上に受け入れ可能であるが標準の6インチサイズマスクで20時間を越える描画時間を必要とする0.04μm径のアドレス部(address unit)が必要になるであろう。このような長い描画時間は、実用的でなく製造上の観点から容認できないことは明らかである。容認可能な製造上の電子ビーム描画時間はマスク当たり3時間ないし6時間程度である。
【0016】
さらに、このような微細パターンバイアス補正にレーザマスク描画装置を使用することは、十分な解像力に欠けるために実用的な選択肢とは言えない。このように、半高密度パターンピッチ範囲のパターンに超微細バイアス補正を利用することを躊躇させるコスト面での高い障壁がある。それでもやはり、半高密度ピッチ範囲のパターンに対して何らかの形で微細パターンバイアス補正をしなければ、これらのピッチ範囲をレイアウトの設計ルールで実現させることはできない。
【0017】
半導体業界は(空間周波数変調型位相シフトマスク等の)光学解像力向上技術を光リソグラフィ技術との組合せで採用し始めているので、光リソグラフィは0.5λに近い最小パターン寸法を実現することが期待されている。このような露光波長よりかなり小さい回路設計ルールの場合、半高密度パターン(2λないし3λの範囲内のパターンピッチ)がますます稀でなくなる。したがって、半導体業界は最先端の製造プロセス用の半高密度パターンの実用的な光近接効果補正解決策をすぐにも必要とすることになる。本発明の目的はこの問題に対する解決策を提供することである。
【0018】
したがって、本発明の目的は高密度及び半高密度パターンの微細パターンバイアス補正を可能にして光近接効果を補償するコスト的に有効で実用的な方法を提供することである。
【0019】
具体的に、本発明は、露光装置を利用して集積回路に対応するリソグラフィパターンを半導体基板に光転写するマスクを製作する方法に関する。この方法は、集積回路を構成する素子に対応する複数のパターンをマスク上に形成する工程と、少なくとも1つの上記パターンのエッジに設けられる複数の解像不可能なバイアス補正片を形成する工程とを備えている。本発明はさらに、露光装置を利用して集積回路に対応するリソグラフィパターンを半導体基板に光転写する光リソグラフィマスクに関する。このマスクは、集積回路を構成する素子に対応する複数のパターンと、少なくとも1つの上記パターンのエッジに設けられた複数の解像不可能なバイアス補正片とを備えている。
【0020】
以下に詳細に説明するように、本発明の方法及び装置は従来技術に優る重要な利点をもたらす。最も重要な点は、本発明が非現実的なほど小径の電子ビームアドレス部やスポットサイズを使用することなく非常に微細なパターンの寸法化を可能にして大幅なコストの節減を実現するハーフトーンバイアス補正方法を提供することである。実際には、このハーフトーンバイアス補正方法は最新のマスク製造プロセスを利用してナノメータ単位のパターンバイアス補正を可能にし、散乱バーが使用できない半高密度及び高密度パターンの場合に光近接効果補正処理を実現することができる。
【0021】
さらに、本発明の新規なハーフトーンバイアス補正技術を一定のパターンに対して左右非対称的に適用することにより、レンズ収差に起因するレジストパターンの配置のずれを補償する微細位置補正を実現することができる。
【0022】
上記非対称ハーフトーンバイアス補正技術は空間周波数変調型位相シフトマスクの位相シフトスペースと非位相シフトスペースとの間の光透過率の不均衡の結果発生する空間像の光強度分布不均整を均すことにも有効である。
【0023】
非対称ハーフトーンバイアス補正技術のもう1つの利点は、「グリッド外れの(grid-snapped)」パターンを本来意図した配置にほぼ合致するよう修正及び/または補正するために利用することができるという点である。
【0024】
本発明のさらに別の利点はこの業界の技術者にとって以下に詳述する本発明の実施の形態から明らかになるであろう。
【0025】
本発明は、その更なる目的及び利点とともに、以下の詳細な説明と添付の図面に基づくことによりさらに深く理解することができる。
【0026】
以下の詳細な説明はパターンの短寸法とピッチを制御して上記に定義した高密度及び半高密度パターンの光近接効果補正を実現する新規なバイアス補正技術に関する。この新規なバイアス補正技術は、主パターンのエッジ部分に直にハーフトーン化技術を適用することにより、主パターンの超微細寸法化を実現するものである。
【0027】
図3は、本発明の一実施形態にかかる光リソグラフィマスクの分解図である。図に示すように、各パターン30は該パターン30のエッジ35に沿って配設された複数のバイアス補正片32を有している。図3の例では、バイアス補正片32は各パターン30の対向する両側のエッジ35に沿って配設されている。バイアス補正片32は各エッジ35に沿って歯状のパターンを形成しており、ほぼ正方形を呈するように表されている。しかしながら、実際には、バイアス補正片32はわずかに角が丸くなった形状を示す傾向がある。図3に示す寸法は以下のように定義する。
【0028】
d:バイアス補正片の長さ
s:隣り合うバイアス補正片間の距離
w:バイアス補正片の幅
一般に、wはラスタ走査型電子ビームマスク描画装置に使用される電子ビームのスポットサイズに相当する。通常使用されるスポットサイズはこの業界の4倍遠紫外線露光レチクルの場合0.05μmないし0.125μmの範囲で変わる。
【0029】
上述したように、パターンピッチ(FP)、バイアス補正片32のハーフトーン周期(HTP)及びハーフトーン化率(%H)を以下のように定義する。
FP = パターン短寸法 + パターン間距離
HTP = d+s
%H =(d/HTP)*100%
【0030】
重要なことは、本発明によればバイアス補正片32が光リソグラフィプロセスに利用される露光装置によっては解像不可能でなければならないという点である。これにより、パターン30の各エッジ35に沿って配設されたバイアス補正片32のハーフトーン周期は解像度より低く保持されることが必要になる。ハーフトーン周期を解像度より低く保つためには、レイリー基準に従って以下の式を満たす必要がある。
HTP<k1(λ/NAo)
但し、k1=0.61、λは露光光源の波長、NAoは露光光源の結像用対物レンズの開口数である。
【0031】
例えば、露光波長λ=248nm、開口数NAo=0.57のKrFエキシマレーザ遠紫外線露光装置の場合、ハーフトーン周期は倍率1倍のウェハスケールで0.25μm(すなわち、倍率4倍のレチクルスケールで1.0μm)未満である必要がある。この場合、ハーフトーン周期が0.25mを超えるまで許容されるとすれば、ハーフトーン化の平滑性が低下し、パターン30のエッジに沿ってうねりが顕著に出現し始める。
【0032】
バイアス補正片32は、正のバイアスを生じるオリジナルパターンの外側への付加として、あるいは負のバイアスを生じるパターンエッジに沿う内側への切欠きとして適用することができる。図3は正のバイアスの一例を示し、図4は負のバイアスの一例を示す。具体的には、図4に示すように、パターンエッジに沿って切欠き37が形成されることによって負のバイアス補正片が構成される。
【0033】
図3は、パターン30の隣り合うエッジ35(あるパターンの対向するエッジ同士あるいは隣り合う2つのパターン間で対向するエッジ同士)間のバイアス補正片32の配置が互いに一致していないことを意味する位相はずれバイアス補正片の一例を示す。図3に示すように、位相はずれバイアス補正片32は水平方向でずれている。なお、「位相はずれ」とはバイアス補正片が1/2周期だけずれる場合も含んでいる。これと異なり、図3のバイアス補正片32が同相になれば、水平方向に揃うことになる。しかしながら、上記のハーフトーン周期の規則が遵守される限り、同相及び位相はずれの両方のバイアス補正片32はともに同じ%Hに対して等しい短寸法結果をもたらすことになる。
【0034】
表1は%H(dとsの比率)を調整することによってハーフトーンバイアスが微同調しうる様子の一例を示す。以下の例では、ハーフトーン周期を0.25μmに固定し、ハーフトーンバイアス補正片の幅をエッジあたり0.020μmにした状態でハーフトーン周期規則が満たされている。パターン短寸法は、パターンピッチが0.54μm(2.18λ)のとき、0.18μmである。露光条件として、照明用レンズの部分干渉比σ=0.80、結像用レンズの開口数NAo=0.57のKrFエキシマレーザステッパを使用した。使用された遠紫外線レジストはシプレー社製UV5(厚さ0.61μm)であり、ポリシリコン下地基板上面にシプレー社製AR2底面反射防止膜(厚さ600A)をコーティングした状態で使用された。
【0035】
【表1】
【0036】
表1に示す結果から分かるように、結果として得られたパターン短寸法は%Hの変化に正に応答している。100%Hは0.040μmの総バイアス量に等しい。例えば、遠紫外線レジスト加工は、測定後のレジスト短寸法バイアス量が100%Hで+0.040μmとなるよう同調されている。このように、本発明のバイアス補正片をパターンのエッジに直に適用することにより、そのパターンの短寸法の微調整が可能になる。さらに、以下にさらに詳細に説明するように、パターンの一方のエッジのみにバイアス補正片を付加してその一方のエッジのみを調整することも可能である。
【0037】
この明細書では全ての組合せを開示しないが、上述したように、ハーフトーンバイアス補正片32は増やすやり方でも減らすやり方でも(正のハーフトーンバイアスでも負のハーフトーンバイアスでも)適用することが可能である。正のハーフトーンバイアスの例は図3及び表1で示されており、バイアス補正片は主パターンの短寸法を増加させるために利用されている。逆に、図4に示すような負のバイアスであれば、主パターンの短寸法を減少させるよう作用する。正のバイアスがパターンエッジにバイアス補正片を付加するのとは異なり、バイアス補正片をパターンエッジに沿う一部を除去することによって形成することを除けば、負のバイアス補正片は正のバイアス片と同じ方法で形成される。どちらの場合も、結果として得られるエッジは歯状の外観を呈することになる。バイアス補正片はさらに暗視野のマスクにも明視野のマスクにも対等に適用することができる。
【0038】
図5は照明光学系の部分干渉比σについてもレジストのラインパターンで得られる最終的なパターン短寸法に影響を及ぼすよう変化させた場合の実験結果を示す。これら3種類のハーフトーン化率%Hのレベルは全て同じ傾向、すなわち、部分干渉比σが低いほど(干渉性が高いほど)短寸法のバイアス量が大きくなることを示している。なお、実験の条件については表1に基づいている。
【0039】
部分干渉効果もまた暗視野マスク上の典型的な「ホール」パターンや「スペース」パターンを通してより明るい空間像光強度を得るのに有利である。部分干渉比σが小さいほどホールパターンやスペースパターンの短寸法が大きくなることが予測される。暗視野パターンは、明視野パターンと同様に部分干渉比σとハーフトーン化率%Hの変化に予測可能に応答する。
【0040】
さらに、図5に示すように、一定のハーフトーン化率%Hにおいては、測定後の実際のパターン短寸法が部分干渉比の設定の変化とともに線形の軌跡を描いて変化しているように思われる。部分干渉比の設定が低い場合ほど(干渉性が高い照明の場合ほど)、例えば部分干渉比が0.3のとき、大きな短寸法が生じることになる。逆に、部分干渉比設定が高いほど(非干渉性が高い照明ほど)短寸法が小さくなる。この特性はウェハへの印刷に使用される実際の部分干渉比設定を監視するために利用可能である。
【0041】
1パターンの対向する両エッジに対して異なるハーフトーン化率%Hを与えることによりパターンの位置を微同調させることも可能である。例えば、パターンの左側エッジが20%Hの処理にかけられる一方その右側のエッジが80%Hの処理にかけられる場合、そのパターンの短寸法は増加するが、その図心も右側にわずかにずれて、事実上パターンを「微細に位置出しする」ことになる。この効果を図6に示す。
【0042】
この「微細位置」調整効果はレンズの収差に起因する位置のずれを抑えるために利用することができる。例えば、最先端のKrFエキシマレーザステッパ等の近回折限界(near-diffraction-limited)露光装置の場合、レンズ瞳面でλ/32に近い波面収差量が考えられる。この効果を算出するために、−0.03X(ゼルニケ多項式のZ7)のX次のコマレンズ収差(X-coma lens aberration)が利用される。また、図6に示す同じ非対称ハーフトーンバイアス補正係数が使用される。その結果得られるレジストパターンを図7(a)及び7(b)に示す。
【0043】
すなわち、図7(a)は何の補正もなくレンズ収差に影響された結果得られたパターンの位置を示す。図7(b)は本発明の結果得られる「微細位置」調整を利用した「補正された」パターンを示す。実際に、この位置補正効果は図7(b)に示す左右非対称にバイアスされた場合に非常に明らかに現れている。この例においては、非対称バイアス補正片の使用はパターンを右側にずらすことによってレンズ収差を補正する作用をしている。
【0044】
本発明のバイアス補正片は空間周波数変調型位相シフトマスクの光強度均整化を実行するためにも使用可能である。すなわち、図8は複数の主パターン70を有する空間周波数変調型位相シフトマスクのラインパターンを示す。図に示すように、これらのパターンは、図7で開示された適用例と同様に左右非対称に付加されたバイアス補正片32を有している。図8の空間周波数変調型位相シフトマスクは縮小倍率4対1のKrFエキシマレーザ露光装置で結像するために設計された。この適用例の場合、非対称バイアス補正片の機能は0度位相シフト領域(0度スペース)と180度位相シフト領域(180度スペース)との間の光強度分布の差を「均す」ことである。光強度分布のデルタ状部分(delta)は180度スペースにおける光透過損失により引き起こされることが知られている。理想的には、0度スペースの透過率も180度スペースの透過率もともに100%に近い数値であるべきである。しかしながら、一般的な空間周波数変調型位相シフトマスク製造プロセスは、180度スペースを形成するためにエッチング加工を必要とするので、エッチング領域において測定可能な量の透過損失を招く。10%の高い透過損失が180度スペースで観察された。このような透過率の不均衡は0度スペースと180度スペースとの間に形成されるレジストパターン70の両側壁を不均一にする恐れがある。その最終的な影響はパターン短寸法のむらである。
【0045】
この問題を補正するためには、ほぼ40%H(0.02μm)のパターンバイアス補正が必要である(図9参照)。このバイアス量は0.008μmのエッジバイアス量に相当する。このバイアス度は、0.032μm径電子ビームアドレス部を必要とし、現在の最先端のプロセスを使用しても実用的でない。その一方、本発明のハーフトーンバイアス補正技術を利用すれば、倍率4倍のレチクルに0.1μm径電子ビームアドレス部を使用して上記のバイアス量を達成することができる。
【0046】
なお、図8に示す空間周波数変調型位相シフトマスクに対する非対称バイアス補正片の適用例では、40%ハーフトーンバイアスを幅w=0.02μm、長さd=0.10μm、ハーフトーン周期HTP=0.25μmで付与した。バイアス補正片は0度スペースに隣接するパターンエッジに対してのみ付加され、180度スペースにはハーフトーンバイアスをかけなかった。主パターン短寸法は0.14μmであり、主パターンピッチ(FP)は0.30μmであった。
【0047】
再び図9にみるように、空間周波数変調型位相シフトマスクに対して非対称バイアス補正片を適用すると、0度スペースと180度スペースとの間の光強度分布のむらをなくすように作用していることが分かる。なお、非対称ハーフトーンバイアス補正による光強度分布均整化の上記の例は高密度パターン(KrFエキシマレーザの露光波長λ=0.248μmのときFP<2λ)に対して適用可能である。その同じ方法が半高密度パターンに対しても有効である。半孤立パターン及び孤立パターンの場合、光強度分布均整化の必要性は散乱バーで満たすことができる。
【0048】
本発明の非対称ハーフトーンバイアス補正技術は「グリッド外れの(grid-snapped)」パターンを本来意図した配置に変位させるためにも利用可能である。図10は非対称ハーフトーンバイアス補正レジストパターンと無補正(「グリッド外れの」)レジストパターンとの比較を示す。このグリッド外れ現象は最終的な電子ビームアドレス部がオリジナルの図面グリッドの整数倍でない場合に発生する。このような状況では、パターンエッジは最も近い整数倍のグリッドに外れ落ちてしまうことになる。この「グリッド外れ」現象はパターンの正確な配置を所望の位置からずらしてしまう。この現象は全ての最先端の集積回路製造にとって明らかに望ましくない。上記に詳述した本発明の非対称ハーフトーンバイアス補正技術を利用することにより、外れたパターン配置を修正し、さらに小径の電子ビームアドレスサイズを採用することなく本来の配置に近づけあるいは復帰させることが可能である。具体的には、必要な%Hを有する非対称バイアス補正片が「グリッド外れの」パターンのエッジに付加され、そのエッジ部分を所望の位置に偏倚させる。
【0049】
上述したように、本発明の方法及び装置は従来技術に優る重要な利点をもたらす。最も重要な点は、本発明が非現実的なほど小径の電子ビームアドレス部やスポットサイズを使用することなく非常に微細なパターンの寸法化を可能にして大幅なコストの節減を実現するハーフトーンバイアス補正方法を提供することである。実際には、本発明のハーフトーンバイアス補正方法は最新のマスク製造プロセスを利用してナノメータ単位のパターンバイアス補正を可能にし、散乱バーが使用できない半高密度及び高密度パターンの場合に光近接効果補正処理を実現することができる。
【0050】
さらに、本発明の新規なハーフトーンバイアス補正技術を一定のパターンに対して左右非対称的に適用することにより、レンズ収差に起因するレジストパターンの配置のずれを補償する微細位置補正を実現することができる。
【0051】
上記非対称ハーフトーンバイアス補正技術は空間周波数変調型位相シフトマスクの位相シフトスペースと非位相シフトスペースとの間の光透過率の不均衡の結果発生する空間像の光強度分布不均整を均すことにも有効である。
【0052】
非対称ハーフトーンバイアス補正技術のもう1つの利点は、「グリッド外れの(grid-snapped)」パターンを本来意図した配置にほぼ合致するよう修正及び/または補正するために利用することができるという点である。
【0053】
部分干渉比σもハーフトーンバイアス補正パターンの働きと相互に作用する。そのため、適切な同調を行えば、これらの効果の組合せは明視野パターン短寸法及び暗視野パターン短寸法の両方を変調するために利用可能であり、あるいはその一方の効果は部分干渉比の設定を監視するためにパターンの短寸法を利用することが可能である。
【0054】
本発明の具体的な実施形態の一部を開示してきたが、本発明はその精神や本質的な特性から離れることなくその他の様々な形で実施されてもよい。したがって、本発明の上記実施形態はあらゆる点で例示に過ぎず何ら本発明を限定するものではないと考えるべきであり、本発明の範囲は上記の説明ではなく特許請求の範囲によって示されており、それ故請求の範囲の意味やその等価物の範囲に属する全ての変形例が本発明に包含される。
【図面の簡単な説明】
【図1】 米国特許出願08/808587号記載の細幅散乱バーとハーフトーン型散乱バーを利用した「パターン詰め込み(feature crowding)」光近接効果補正方法の説明図。
【図2】 図1のハーフトーン型散乱バーのハーフトーン周期の定義を説明する図。
【図3】 正のバイアスを生じる本発明のハーフトーンバイアス補正技術の一実施形態を利用して形成されたマスクの一部の分解図。
【図4】 負のバイアスを生じる本発明のハーフトーンバイアス補正技術の一実施形態を利用して形成されたマスクの一部の分解図。
【図5】 レジストのラインパターンを形成するよう本発明を利用して得られた実験結果を示すグラフ。
【図6】 本発明にかかる非対称ハーフトーンバイアス補正技術を利用してパターンの微細位置を調整できることを示すグラフ。
【図7】 本発明にかかる非対称ハーフトーンバイアス補正技術を利用してレンズ収差を補正できることを示す図。
【図8】 空間周波数変調型位相シフトマスクの平行なラインパターンに適用された本発明にかかる非対称ハーフトーンバイアスを示す図。
【図9】 空間周波数変調型位相シフトマスクの平行なラインパターンに図8の非対称ハーフトーンバイアスを適用することによって得られた光強度分布の均整化を説明するグラフ。
【図10】 本発明のハーフトーンバイアス補正技術を利用して得られるグリッド外れ制御を説明する図。The present invention relates to an optical lithography technique, and more particularly to a proximity effect correction pattern used in an optical lithography mask used for manufacturing a semiconductor device.
[0001]
As semiconductor manufacturing technology rapidly advances towards the limits of photolithography technology, the process that brings together the most advanced technologies to date successfully produces integrated circuits with patterns that exhibit short dimensions smaller than the exposure wavelength λ. (The “short dimension” of a circuit is defined as the minimum width of a pattern or the minimum distance between two patterns). In the case of graphic patterns designed with dimensions smaller than the exposure wavelength, it has been found that the optical proximity effect becomes even worse and actually cannot withstand a manufacturing process with dimensions below the most advanced exposure wavelength.
[0002]
The optical proximity effect is a well-known characteristic of an optical projection exposure apparatus. In other words, the proximity effect occurs when circuit patterns provided at very close intervals are transferred to a resist layer on a wafer by lithography. Light waves between adjacent circuit patterns interact to distort the final transferred pattern figure. In other words, due to diffraction, adjacent patterns interact to produce a pattern-dependent variant. The magnitude of the optical proximity effect for a certain pattern depends on the relative position on the mask with respect to the other pattern. The closer the distance between patterns, the stronger the optical proximity effect between patterns.
[0003]
One of the main problems caused by such proximity effects is the undesirable unevenness of the short dimension of the pattern. For all state-of-the-art semiconductor processes, achieving tight control of the short dimensions of patterns (ie, circuit elements and wiring) is important for wafer sort yield and speed-binning of the final product. ) Is the first production goal.
[0004]
It is known that the short dimension unevenness of the circuit pattern caused by the optical proximity effect can be reduced by several methods. One such technique is to adjust the illumination characteristics of the exposure apparatus. That is, by carefully determining the ratio of the numerical aperture NAc of the condenser lens for illumination to the numerical aperture NAo of the imaging objective lens (this ratio is called the partial interference ratio σ), the degree of the optical proximity effect can be reduced. It can be operated to some extent. This partial interference ratio is defined as follows.
σ = NAc / NAo
[0005]
Generally speaking, the coherence of illumination decreases as the partial interference ratio σ increases. That is, the lower the coherence of the illumination source, the smaller the optical proximity effect. In extreme cases, if the partial interference ratio σ is greater than 0.7, the optical proximity effect can be kept to a minimum with respect to the pattern pitch (FP) within the range from the isolated pattern to the semi-isolated pattern as defined below. it can. According to experience, according to a recent exposure apparatus having an objective lens having a numerical aperture of less than 0.55, the pattern packing can be expressed by the word “pitch” in the case of adjacent patterns. Many. The pattern pitch (FP) is subdivided into the following four categories not only for explaining the present invention but also for explaining the following matters.
a) High-density pattern: FP <2λ
b) Semi-dense pattern: 2λ ・ FP <3λ
c) Semi-isolated pattern: 3λ ・ FP <5λ
d) Isolated pattern: FP · 5λ
However, pattern pitch (FP) = pattern short dimension + inter-pattern distance
[0006]
In addition to using relatively incoherent illumination as described above, the optical proximity effect can also be compensated by “precorrecting” the mask pattern. This type of technique is generally known as an optical proximity correction technique.
[0007]
For example, US Pat. No. 5,242,770 (770 patent), assigned to the assignee of the present invention, describes a method of using scattering bars for optical proximity correction. The 770 patent shows that the scattering bar method is very effective in modifying isolated patterns to behave as if they were high density patterns. By doing so, the depth of focus of the isolated pattern can be improved and the process margin can be greatly increased. The scattering bar (also called light intensity leveling bar or auxiliary bar) is placed close to the isolated pattern on the mask in order to adjust the edge light intensity gradient at the edge portion of the isolated pattern (normally in the exposure apparatus, resolution is not possible). Possible) correction pattern. Preferably, the edge light intensity gradient after adjustment of the edge portion of the isolated pattern matches the edge light intensity gradient of the edge portion of the high-density pattern, so that the isolated pattern with scattering bars has almost the same width as the high-density pattern. Can be made.
[0008]
Light proximity effect correction by “scattering bar” is an effective method to match isolated pattern and high density pattern, but standard scattering bar has more than necessary “light weight” when used with semi-isolated pattern pitch Will result in overcorrection. In US patent application Ser. No. 08/808587 filed Feb. 28, 1997, Applicants of the present invention addressed the need to obtain a more accurate short dimension correction for semi-isolated patterns, “feature crowding”. An optical proximity effect correction method is disclosed. The method described therein allows more precise processing of semi-isolated patterns by employing scattering bars with light weights reduced.
[0009]
Specifically, as shown in FIG. 1, the 08/808587 application “pattern-packed” scatter bar method uses two new scatter bars, ie, a fraction of the width of the
[0010]
In the crowded space between
[0011]
Halftone scattering bars have been developed to circumvent the above mask manufacturing limitations. Since the halftone scattering bar has the same width as the standard scattering bar, the mask can be easily manufactured and inspected. Furthermore, the desired light weight can be obtained by adjusting the halftone period of the halftone scatter bar (defined below based on FIG. 2). For example, to obtain a light weight of 50%, a halftone period of 50% (d = s) is required as shown in FIG.
Halftone period (HTP) = d + s
When d = s,% H = (d / HTP) * 100% = 50%
[0012]
As shown in FIG. 2, by adjusting the dimensional ratio of d and s,% H can be varied to obtain a desired light weight relative to the standard scattering bar. This halftone scatter bar method can extend the light weight to a value less than the minimum manufacturable width of the continuous scatter bar imposed by the mask manufacturing process. For example, using a standard scatter bar with a width of 0.1 μm as a reference, a 25% halftone scatter bar corresponds to a 0.025 μm width scatter bar. This is much thinner than the 0.06 μm wide narrow scattering bar achievable with today's state-of-the-art mask manufacturing processes.
[0013]
The "pattern stuffing" optical proximity correction method of 08/808587 application is effective for short dimension control in the case of semi-isolated patterns, but inserting scattering bars of appropriate dimensions between patterns in the semi-dense pitch range Is physically impossible. For this type of pattern, it is necessary to use “biasing” to compensate for the optical proximity effect.
[0014]
The conventional pattern bias correction method needs to correct the short dimension of the main pattern by adjusting a predetermined amount with respect to the main pattern. For example, the main pattern width can be changed to 0.20 μm with a bias amount of +0.02 μm in total for the 0.18 μm wide main pattern. This type of bias correction is a perfect optical proximity effect correction technique for semi-dense patterns as long as the mask drawing apparatus can resolve the required bias amount.
[0015]
In order to perform fine pattern bias correction of +0.02 μm width for a far ultraviolet exposure wafer pattern with a reduction ratio of 4: 1, a bias amount of +0.08 μm (that is, 0.02 μm × 4) is required for the reticle. It is. Furthermore, to ensure pattern symmetry and avoid misalignment, half of this bias amount must be added to each edge of each candidate pattern. In this case, the required amount of bias for each side is +0.01 μm. Even at a magnification of 4 times, it is only 0.04 μm. In order to form an image of such a pattern with a raster scanning type electron beam mask lithography apparatus, it is acceptable to use the latest electron beam lithography apparatus, but a standard 6-inch mask requires a writing time exceeding 20 hours. An address unit of 0.04 μm diameter would be required. Obviously such a long drawing time is impractical and unacceptable from a manufacturing point of view. An acceptable manufacturing electron beam writing time is on the order of 3 to 6 hours per mask.
[0016]
Furthermore, using a laser mask drawing apparatus for such fine pattern bias correction is not a practical option because it lacks sufficient resolution. Thus, there is a high cost barrier that is reluctant to use ultrafine bias correction for patterns in the semi-high density pattern pitch range. Nonetheless, these pitch ranges cannot be realized by layout design rules unless a fine pattern bias correction is performed in some way for patterns in the semi-dense pitch range.
[0017]
Since the semiconductor industry has begun to employ optical resolution enhancement technologies (such as spatial frequency modulation type phase shift masks) in combination with optical lithography technology, optical lithography is expected to achieve a minimum pattern size close to 0.5λ. ing. For circuit design rules that are much smaller than the exposure wavelength, semi-dense patterns (pattern pitches in the range of 2λ to 3λ) are becoming increasingly rare. Therefore, the semiconductor industry will soon need a practical optical proximity correction solution with a semi-dense pattern for state-of-the-art manufacturing processes. The object of the present invention is to provide a solution to this problem.
[0018]
Accordingly, it is an object of the present invention to provide a cost effective and practical method for compensating for optical proximity effects by enabling fine pattern bias correction of high density and semi-dense patterns.
[0019]
Specifically, the present invention relates to a method of manufacturing a mask for optically transferring a lithography pattern corresponding to an integrated circuit to a semiconductor substrate using an exposure apparatus. The method includes forming a plurality of patterns corresponding to elements constituting an integrated circuit on a mask, and forming a plurality of non-resolvable bias correction pieces provided on at least one edge of the pattern. It has. The present invention further relates to an optical lithography mask that optically transfers a lithography pattern corresponding to an integrated circuit to a semiconductor substrate using an exposure apparatus. The mask includes a plurality of patterns corresponding to elements constituting the integrated circuit, and a plurality of non-resolvable bias correction pieces provided on at least one edge of the pattern.
[0020]
As will be described in detail below, the method and apparatus of the present invention provide significant advantages over the prior art. The most important point is that the present invention makes it possible to dimension very fine patterns without using an electron beam address part or spot size that is unrealistically small, and realizes significant cost savings. A bias correction method is provided. In practice, this halftone bias correction method uses the latest mask manufacturing process to enable nanometer-scale pattern bias correction, and optical proximity effect correction processing for semi-dense and high-density patterns where scattering bars cannot be used. Can be realized.
[0021]
Furthermore, by applying the novel halftone bias correction technique of the present invention to a certain pattern asymmetrically, it is possible to realize a fine position correction that compensates for the displacement of the resist pattern due to lens aberration. it can.
[0022]
The asymmetric halftone bias correction technique smoothes out the unevenness of the light intensity distribution of the aerial image that results from the light transmission imbalance between the phase shift space and the non-phase shift space of the spatial frequency modulation type phase shift mask. Also effective.
[0023]
Another advantage of the asymmetric halftone bias correction technique is that it can be used to modify and / or correct a “grid-snapped” pattern to roughly match the originally intended placement. is there.
[0024]
Still further advantages of the present invention will become apparent to those skilled in the art from the embodiments of the present invention described in detail below.
[0025]
The invention, together with further objects and advantages thereof, may be better understood with reference to the following detailed description and accompanying drawings.
[0026]
The following detailed description relates to a novel bias correction technique for controlling the short dimension and pitch of a pattern to realize the optical proximity effect correction of the high density and semi-high density patterns defined above. This new bias correction technique realizes the ultrafine dimension of the main pattern by directly applying the halftoning technique to the edge portion of the main pattern.
[0027]
FIG. 3 is an exploded view of an optical lithography mask according to an embodiment of the present invention. As shown in the figure, each
[0028]
d: Length of bias correction piece
s: Distance between adjacent bias correction pieces
w: Width of bias correction piece
In general, w corresponds to the spot size of an electron beam used in a raster scanning electron beam mask drawing apparatus. The spot size normally used varies in the range of 0.05 μm to 0.125 μm for the industry's 4x far UV exposure reticle.
[0029]
As described above, the pattern pitch (FP), the halftone period (HTP) of the
FP = Pattern short dimension + Pattern distance
HTP = d + s
% H = (d / HTP) * 100%
[0030]
Importantly, according to the present invention, the
HTP <k1 (λ / NAo)
However, k1 = 0.61, λ is the wavelength of the exposure light source, and NAo is the numerical aperture of the imaging objective lens of the exposure light source.
[0031]
For example, in the case of a KrF excimer laser far ultraviolet exposure device with an exposure wavelength λ = 248 nm and a numerical aperture NAo = 0.57, the halftone period is 0.25 μm at a wafer scale of 1 × magnification (that is, at a reticle scale of 4 × magnification). Less than 1.0 μm). In this case, if the halftone period is allowed to exceed 0.25 m, the smoothness of halftoning is reduced, and waviness starts to appear remarkably along the edges of the
[0032]
The
[0033]
FIG. 3 means that the positions of the
[0034]
Table 1 shows an example of how the halftone bias can be finely tuned by adjusting% H (ratio of d and s). In the following example, the halftone period rule is satisfied in a state where the halftone period is fixed to 0.25 μm and the width of the halftone bias correction piece is 0.020 μm per edge. The short pattern dimension is 0.18 μm when the pattern pitch is 0.54 μm (2.18λ). As the exposure conditions, a KrF excimer laser stepper having a partial interference ratio σ = 0.80 of the illumination lens and a numerical aperture NAo = 0.57 of the imaging lens was used. The deep ultraviolet resist used was UV5 (thickness 0.61 μm) manufactured by Shipley Co., Ltd., and was used in a state where the upper surface of the polysilicon base substrate was coated with an AR2 bottom antireflection film (thickness 600 A) manufactured by Shipley.
[0035]
[Table 1]
[0036]
As can be seen from the results shown in Table 1, the resulting pattern short dimension is positively responding to changes in% H. 100% H is equal to a total bias amount of 0.040 μm. For example, deep ultraviolet resist processing is tuned so that the resist short dimension bias after measurement is +0.040 μm at 100% H. Thus, by applying the bias correction piece of the present invention directly to the edge of the pattern, it is possible to finely adjust the short dimension of the pattern. Furthermore, as will be described in more detail below, it is also possible to adjust only one edge by adding a bias correction piece to only one edge of the pattern.
[0037]
Not all combinations are disclosed in this specification, but as described above, the halftone
[0038]
FIG. 5 shows experimental results when the partial interference ratio σ of the illumination optical system is also changed so as to affect the final pattern short dimension obtained with the resist line pattern. These three types of halftoning ratio% H all have the same tendency, that is, the lower the partial interference ratio σ (the higher the coherence), the larger the short dimension bias amount. The experimental conditions are based on Table 1.
[0039]
The partial interference effect is also advantageous for obtaining brighter aerial image light intensity through the typical “hole” and “space” patterns on the dark field mask. It is predicted that the short dimension of the hole pattern or space pattern increases as the partial interference ratio σ decreases. The dark field pattern responds predictably to changes in the partial interference ratio σ and the halftoning rate% H, similarly to the bright field pattern.
[0040]
Furthermore, as shown in FIG. 5, at a constant halftoning rate% H, it seems that the actual pattern short dimension after measurement changes along a linear locus along with the change in the setting of the partial interference ratio. It is. As the partial interference ratio is set lower (in the case of illumination with higher coherence), for example, when the partial interference ratio is 0.3, a larger short dimension is generated. Conversely, the higher the partial interference ratio setting (the higher the incoherence), the smaller the short dimension. This property can be used to monitor the actual partial interference ratio setting used for printing on the wafer.
[0041]
It is also possible to finely tune the pattern position by giving different halftoning ratios% H to both opposing edges of one pattern. For example, if the left edge of a pattern is subjected to 20% H processing while its right edge is subjected to 80% H processing, the short dimension of the pattern will increase, but the centroid will also shift slightly to the right, In effect, the pattern is “finely positioned”. This effect is shown in FIG.
[0042]
This “fine position” adjustment effect can be used to suppress a positional shift caused by lens aberration. For example, in the case of a near-diffraction-limited exposure apparatus such as a state-of-the-art KrF excimer laser stepper, a wavefront aberration amount close to λ / 32 on the lens pupil plane can be considered. In order to calculate this effect, an X-order coma lens aberration of -0.03X (Zernike polynomial Z7) is used. Also, the same asymmetric halftone bias correction factor shown in FIG. 6 is used. The resulting resist pattern is shown in FIGS. 7 (a) and 7 (b).
[0043]
That is, FIG. 7A shows the position of the pattern obtained as a result of being influenced by the lens aberration without any correction. FIG. 7 (b) shows a “corrected” pattern utilizing the “fine position” adjustment resulting from the present invention. Actually, this position correction effect appears very clearly when biased asymmetrically as shown in FIG. In this example, the use of the asymmetric bias correction piece serves to correct the lens aberration by shifting the pattern to the right.
[0044]
The bias correction piece of the present invention can also be used to perform light intensity leveling of a spatial frequency modulation type phase shift mask. That is, FIG. 8 shows a line pattern of a spatial frequency modulation type phase shift mask having a plurality of main patterns 70. As shown in the drawing, these patterns have
[0045]
In order to correct this problem, pattern bias correction of approximately 40% H (0.02 μm) is required (see FIG. 9). This bias amount corresponds to an edge bias amount of 0.008 μm. This degree of bias requires a 0.032 μm diameter electron beam address section and is not practical using the current state-of-the-art process. On the other hand, if the halftone bias correction technique of the present invention is used, the above-described bias amount can be achieved by using a 0.1 μm diameter electron beam address portion on a reticle having a magnification of 4 times.
[0046]
In the application example of the asymmetric bias correction piece to the spatial frequency modulation type phase shift mask shown in FIG. 8, the 40% halftone bias has a width w = 0.02 μm, a length d = 0.10 μm, and a halftone period HTP = 0. Applied at 25 μm. The bias correction piece was added only to the pattern edge adjacent to the 0 degree space, and no halftone bias was applied to the 180 degree space. The main pattern short dimension was 0.14 μm, and the main pattern pitch (FP) was 0.30 μm.
[0047]
As shown in FIG. 9 again, when the asymmetric bias correction piece is applied to the spatial frequency modulation type phase shift mask, it acts to eliminate the unevenness of the light intensity distribution between the 0 degree space and the 180 degree space. I understand. The above example of light intensity distribution leveling by asymmetric halftone bias correction can be applied to a high-density pattern (FP <2λ when the exposure wavelength λ = 0.248 μm of the KrF excimer laser). The same method is effective for a semi-dense pattern. For semi-isolated and isolated patterns, the need for light intensity distribution leveling can be met with scattering bars.
[0048]
The asymmetric halftone bias correction technique of the present invention can also be used to displace a “grid-snapped” pattern into the originally intended arrangement. FIG. 10 shows a comparison between an asymmetric halftone bias corrected resist pattern and an uncorrected (“off-grid”) resist pattern. This off-grid phenomenon occurs when the final electron beam address part is not an integral multiple of the original drawing grid. In such a situation, the pattern edge falls off to the nearest integer multiple grid. This “off-grid” phenomenon shifts the exact placement of the pattern from the desired position. This phenomenon is clearly undesirable for all state-of-the-art integrated circuit manufacturing. By utilizing the asymmetric halftone bias correction technique of the present invention described in detail above, the out-of-pattern arrangement can be corrected, and the original arrangement can be approximated or restored without adopting a small-diameter electron beam address size. Is possible. Specifically, an asymmetric bias correction strip having the required% H is added to the edge of the “off-grid” pattern to bias that edge portion to the desired position.
[0049]
As mentioned above, the method and apparatus of the present invention provide significant advantages over the prior art. The most important point is that the present invention makes it possible to dimension very fine patterns without using an electron beam address part or spot size that is unrealistically small, and realizes significant cost savings. A bias correction method is provided. In practice, the halftone bias correction method of the present invention utilizes the latest mask manufacturing process to enable nanometer-scale pattern bias correction, and the optical proximity effect for semi-dense and high-density patterns where scattering bars cannot be used. Correction processing can be realized.
[0050]
Furthermore, by applying the novel halftone bias correction technique of the present invention to a certain pattern asymmetrically, it is possible to realize a fine position correction that compensates for the displacement of the resist pattern due to lens aberration. it can.
[0051]
The asymmetric halftone bias correction technique smoothes out the unevenness of the light intensity distribution of the aerial image that results from the light transmission imbalance between the phase shift space and the non-phase shift space of the spatial frequency modulation type phase shift mask. Also effective.
[0052]
Another advantage of the asymmetric halftone bias correction technique is that it can be used to modify and / or correct a “grid-snapped” pattern to roughly match the originally intended placement. is there.
[0053]
The partial interference ratio σ also interacts with the function of the halftone bias correction pattern. Therefore, with proper tuning, a combination of these effects can be used to modulate both the bright field pattern short dimension and the dark field pattern short dimension, or one of the effects can be used to set the partial interference ratio. It is possible to use the short dimension of the pattern for monitoring.
[0054]
Although some specific embodiments of the present invention have been disclosed, the present invention may be implemented in various other forms without departing from the spirit and essential characteristics thereof. Accordingly, the above embodiments of the present invention should not be construed as limiting the present invention in any way but merely as exemplifications, and the scope of the present invention is indicated not by the above description but by the claims. Therefore, all the modifications belonging to the meaning of the claims and the scope of equivalents thereof are included in the present invention.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a “pattern crowding” optical proximity effect correction method using a narrow scattering bar and a halftone scattering bar described in US patent application Ser. No. 08/808587.
FIG. 2 is a diagram for explaining a definition of a halftone period of the halftone scattering bar in FIG. 1;
FIG. 3 is an exploded view of a portion of a mask formed utilizing one embodiment of the inventive halftone bias correction technique that produces a positive bias.
FIG. 4 is an exploded view of a portion of a mask formed utilizing one embodiment of the inventive halftone bias correction technique that produces a negative bias.
FIG. 5 is a graph showing experimental results obtained using the present invention to form a resist line pattern.
FIG. 6 is a graph showing that a fine position of a pattern can be adjusted using the asymmetric halftone bias correction technique according to the present invention.
FIG. 7 is a view showing that lens aberration can be corrected using the asymmetric halftone bias correction technique according to the present invention.
FIG. 8 is a diagram showing an asymmetric halftone bias according to the present invention applied to parallel line patterns of a spatial frequency modulation type phase shift mask.
9 is a graph for explaining the leveling of the light intensity distribution obtained by applying the asymmetric halftone bias of FIG. 8 to the parallel line pattern of the spatial frequency modulation type phase shift mask.
FIG. 10 is a diagram for explaining off-grid control obtained by using the halftone bias correction technique of the present invention.
Claims (10)
集積回路を構成する素子に対応する複数のパターンをマスク上に形成する工程(a)と、
少なくとも1つの上記パターンのエッジに設けられる複数の解像不可能なバイアス補正片を形成する工程であって、上記少なくとも1つのパターンのエッジに設けられる複数の解像不可能なバイアス補正片を、互いに距離sの間隔を置いてほぼ均等に配設し、上記複数の解像不可能なバイアス補正片の各々を幅wと長さdとするとき、上記複数の解像不可能なバイアス補正片によってd+sに等しいハーフトーン周期を形成する、工程(b)と、
を備え、
上記マスクは波長λの露光光源と開口数NAoの結像用対物レンズとを備えた光リソグラフィプロセスで利用され、
工程(b)は、上記解像不可能なバイアス補正片のハーフトーン周期を0.61(λ/NAo)未満とすることを含み、
工程(b)は、上記複数の解像不可能なバイアス補正片間の上記間隔、及び、上記複数の解像不可能なバイアス補正片の上記長さを、向かい合うエッジに互いに異なるハーフトーン化率d/(d+s)を与えて上記基板上に結像された上記パターンの上記エッジの位置を調整するように調節することを含む、
マスク製作方法。A method of manufacturing a mask for optically transferring a lithography pattern corresponding to an integrated circuit to a substrate using an exposure apparatus,
Forming a plurality of patterns corresponding to the elements constituting the integrated circuit on the mask (a);
Forming a plurality of non-resolvable bias correction pieces provided on at least one edge of the pattern, the plurality of non-resolvable bias correction pieces provided on the edge of the at least one pattern, When the plurality of non-resolvable bias correction pieces are arranged substantially evenly at a distance s from each other, and each of the plurality of unresolvable bias correction pieces has a width w and a length d, the plurality of non-resolvable bias correction pieces. Forming a halftone period equal to d + s by step (b);
With
The mask is used in an optical lithography process including an exposure light source having a wavelength λ and an imaging objective lens having a numerical aperture NAo,
Step (b) includes setting the halftone period of the non-resolvable bias correction piece to less than 0.61 (λ / NAo),
Step (b), the plurality of non-resolvable bias correction the distance pieces,及 beauty, the length of the plurality of non-resolvable bias correction pieces, face different halftoning the edge Providing a ratio d / (d + s) to adjust the position of the edge of the pattern imaged on the substrate;
Mask production method.
集積回路を構成する素子に対応する複数のパターンと、
少なくとも1つの上記パターンのエッジに設けられた複数の解像不可能なバイアス補正片と、
を備え、
上記少なくとも1つのパターンのエッジに設けられる複数の解像不可能なバイアス補正片が互いに距離sの間隔を置いてほぼ均等に配設されており、
上記複数の解像不可能なバイアス補正片の各々が幅wと長さdを有するとともに、上記複数の解像不可能なバイアス補正片がd+sに等しいハーフトーン周期を形成しており、
上記マスクが波長λの露光光源と開口数NAoの結像用対物レンズとを備えた光リソグラフィプロセスで利用され、
上記解像不可能なバイアス補正片のハーフトーン周期が0.61(λ/NAo)未満であり、
上記複数の解像不可能なバイアス補正片間の上記間隔、及び、上記複数の解像不可能なバイアス補正片の上記長さは、向かい合う上記エッジに互いに異なるハーフトーン化率d/(d+s)が与えられるように規定されている、
光リソグラフィマスク。An optical lithography mask that optically transfers a lithography pattern corresponding to an integrated circuit to a substrate using an exposure apparatus,
A plurality of patterns corresponding to elements constituting the integrated circuit;
A plurality of non-resolvable bias correction pieces provided at an edge of at least one of the patterns;
With
A plurality of non-resolvable bias correction pieces provided on the edge of the at least one pattern are arranged substantially evenly at intervals of a distance s.
Each of the plurality of non-resolvable bias correction pieces has a width w and a length d, and the plurality of non-resolvable bias correction pieces form a halftone period equal to d + s;
The mask is used in an optical lithography process including an exposure light source having a wavelength λ and an imaging objective lens having a numerical aperture NAo,
The halftone period of the non-resolvable bias correction piece is less than 0.61 (λ / NAo),
Said plurality of non-resolvable bias correction pieces of the interval, and said lengths of said plurality of non-resolvable bias correction pieces, halftoning rate different from each other in facing the edge d / (d + s ) Is provided ,
Optical lithography mask.
上記マスク上に形成され、上記集積回路を形成する素子に対応する複数のパターンを決定する手順(a)と、
少なくとも1つの上記パターンのエッジに設けられる複数の解像不可能なバイアス補正片を生成する手順であって、上記少なくとも1つのパターンのエッジに設けられる複数の解像不可能なバイアス補正片を、互いに距離sの間隔を置いてほぼ均等に配設し、上記複数の解像不可能なバイアス補正片の各々を幅wと長さdとするとき、上記複数の解像不可能なバイアス補正片によってd+sに等しいハーフトーン周期を形成する、手順(b)と、
をコンピュータに実行させ、
上記マスクは、波長λの露光光源と開口数NAoの結像用対物レンズを備えた光リソグラフィプロセスで利用され、
手順(b)は、上記解像不可能なバイアス補正片のハーフトーン周期を0.61(λ/NAo)未満とすることを含み、
手順(b)は、上記複数の解像不可能なバイアス補正片間の上記間隔、及び、上記複数の解像不可能なバイアス補正片の上記長さを、向かい合うエッジに互いに異なるハーフトーン化率d/(d+s)を与えて上記基板上に結像された上記パターンの上記エッジの位置を調整するように調節することを含む、
記録媒体。A recording medium recording a program for manufacturing a mask for optically transferring a lithography pattern corresponding to an integrated circuit from a mask to a substrate using an exposure apparatus, the program comprising:
A procedure (a) for determining a plurality of patterns formed on the mask and corresponding to elements forming the integrated circuit;
A procedure for generating a plurality of non-resolvable bias correction pieces provided at the edge of at least one pattern, wherein a plurality of non-resolvable bias correction pieces provided at the edge of the at least one pattern are When the plurality of non-resolvable bias correction pieces are arranged substantially evenly at a distance s from each other, and each of the plurality of unresolvable bias correction pieces has a width w and a length d, the plurality of non-resolvable bias correction pieces. Forming a halftone period equal to d + s by step (b);
To the computer,
The mask is used in an optical lithography process including an exposure light source having a wavelength λ and an imaging objective lens having a numerical aperture NAo.
Step (b) includes setting the halftone period of the non-resolvable bias correction piece to less than 0.61 (λ / NAo),
Procedure (b) is, the plurality of non-resolvable bias correction pieces of the interval, and, the length of the plurality of non-resolvable bias correction pieces, face different halftoning the edge Providing a ratio d / (d + s) to adjust the position of the edge of the pattern imaged on the substrate;
recoding media.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US6639697P | 1997-11-24 | 1997-11-24 | |
US60/066,396 | 1997-11-24 | ||
US09/055,355 US6114071A (en) | 1997-11-24 | 1998-04-06 | Method of fine feature edge tuning with optically-halftoned mask |
US09/055,355 | 1998-04-06 | ||
PCT/US1998/022252 WO1999027420A1 (en) | 1997-11-24 | 1998-10-23 | Method of fine feature edge tuning with optically-halftoned mask |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003521720A JP2003521720A (en) | 2003-07-15 |
JP4130529B2 true JP4130529B2 (en) | 2008-08-06 |
Family
ID=26734137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000522498A Expired - Fee Related JP4130529B2 (en) | 1997-11-24 | 1998-10-23 | Fine pattern edge tuning method using optical halftoning mask |
Country Status (8)
Country | Link |
---|---|
US (1) | US6114071A (en) |
EP (1) | EP1034457B1 (en) |
JP (1) | JP4130529B2 (en) |
KR (1) | KR100616590B1 (en) |
AU (1) | AU1109999A (en) |
DE (1) | DE69839944D1 (en) |
TW (1) | TW364073B (en) |
WO (1) | WO1999027420A1 (en) |
Families Citing this family (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6360134B1 (en) | 1998-07-20 | 2002-03-19 | Photronics, Inc. | Method for creating and improved image on a photomask by negatively and positively overscanning the boundaries of an image pattern at inside corner locations |
US6374396B1 (en) * | 1998-12-04 | 2002-04-16 | Micron Technology, Inc. | Correction of field effects in photolithography |
JP4057733B2 (en) * | 1999-02-22 | 2008-03-05 | 株式会社東芝 | Transfer pattern simulation method |
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
US6426269B1 (en) * | 1999-10-21 | 2002-07-30 | International Business Machines Corporation | Dummy feature reduction using optical proximity effect correction |
US6238825B1 (en) * | 1999-11-18 | 2001-05-29 | United Microelectronics Crop. | Mask with alternating scattering bars |
US6312856B1 (en) * | 1999-12-07 | 2001-11-06 | United Microelectronics Corp. | Half-tone phase shift mask for fabrication of poly line |
WO2001061412A1 (en) * | 2000-02-14 | 2001-08-23 | Asml Masktools B.V. | A method of improving photomask geometry |
US6584609B1 (en) * | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
JP3631094B2 (en) * | 2000-03-30 | 2005-03-23 | キヤノン株式会社 | Projection exposure apparatus and device manufacturing method |
TW512424B (en) * | 2000-05-01 | 2002-12-01 | Asml Masktools Bv | Hybrid phase-shift mask |
US6335130B1 (en) | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
EP1164432A1 (en) | 2000-06-13 | 2001-12-19 | ASML Masktools Netherlands B.V. | Optical proximity correction method utilizing serifs having variable dimensions |
US6383691B1 (en) * | 2000-06-26 | 2002-05-07 | Infineon Technologies Ag | Photomask and method for increasing image aspect ratio while relaxing mask fabrication requirements |
US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
US6523162B1 (en) | 2000-08-02 | 2003-02-18 | Numerical Technologies, Inc. | General purpose shape-based layout processing scheme for IC layout modifications |
JP4646367B2 (en) * | 2000-08-25 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
US6833954B2 (en) | 2000-09-20 | 2004-12-21 | Teraxion Inc. | Lithographic method for manufacturing a mask used in the fabrication of a fiber Bragg grating |
US6625801B1 (en) | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
US6792590B1 (en) | 2000-09-29 | 2004-09-14 | Numerical Technologies, Inc. | Dissection of edges with projection points in a fabrication layout for correcting proximity effects |
US6665856B1 (en) | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
DE60219544T2 (en) * | 2001-02-27 | 2008-01-03 | Asml Netherlands B.V. | Method for near-effect correction with partially radiation-transparent, unresolved auxiliary structures |
TW571571B (en) | 2001-03-14 | 2004-01-11 | Asml Masktools Bv | An optical proximity correction method utilizing ruled ladder bars as sub-resolution assist features |
US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
US6789237B1 (en) * | 2001-05-11 | 2004-09-07 | Northwestern University | Efficient model order reduction via multi-point moment matching |
JP2002341513A (en) | 2001-05-15 | 2002-11-27 | Oki Electric Ind Co Ltd | Photomask and method for manufacturing semiconductor device using the same |
US6721938B2 (en) | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
US6601231B2 (en) * | 2001-07-10 | 2003-07-29 | Lacour Patrick Joseph | Space classification for resolution enhancement techniques |
US6803155B2 (en) * | 2001-07-31 | 2004-10-12 | Micron Technology, Inc. | Microlithographic device, microlithographic assist features, system for forming contacts and other structures, and method of determining mask patterns |
DE10203358A1 (en) * | 2001-08-31 | 2003-04-03 | Infineon Technologies Ag | Photolithographic mask |
US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
US7026081B2 (en) * | 2001-09-28 | 2006-04-11 | Asml Masktools B.V. | Optical proximity correction method utilizing phase-edges as sub-resolution assist features |
US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
DE10164306B4 (en) * | 2001-12-28 | 2006-06-08 | Infineon Technologies Ag | Double exposure with imaging auxiliary structures and different exposure tools |
WO2003079111A1 (en) * | 2002-03-04 | 2003-09-25 | Massachusetts Institute Of Technology | A method and system of lithography using masks having gray-tone features |
US7651821B2 (en) * | 2002-03-04 | 2010-01-26 | Massachusetts Institute Of Technology | Method and system of lithography using masks having gray-tone features |
CN1293426C (en) | 2002-03-25 | 2007-01-03 | Asml蒙片工具有限公司 | Method and apparatus for definiting mask pattern by doubling space frequency technology |
KR100566151B1 (en) | 2002-03-25 | 2006-03-31 | 에이에스엠엘 마스크툴즈 비.브이. | Method And Apparatus For Decomposing Semiconductor Device Patterns Into Phase And Chrome Regions For Chromeless Phase Lithography |
US6785878B2 (en) * | 2002-07-31 | 2004-08-31 | Texas Instruments Incorporated | Correcting a mask pattern using multiple correction grids |
US6813759B2 (en) * | 2002-09-09 | 2004-11-02 | Numerical Technologies, Inc. | Hybrid optical proximity correction for alternating aperture phase shifting designs |
TWI274969B (en) | 2002-09-11 | 2007-03-01 | Asml Masktools Bv | Method and computer program product of generating masks and mask generated thereby, device manufacturing method and device manufactured thereby, and method of printing pattern |
US7172838B2 (en) * | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
JP4077288B2 (en) * | 2002-09-30 | 2008-04-16 | 株式会社東芝 | Photomask design method and program |
US6808850B2 (en) * | 2002-10-21 | 2004-10-26 | Numerical Technologies, Inc. | Performing optical proximity correction on trim-level segments not abutting features to be printed |
US6777146B1 (en) | 2003-02-21 | 2004-08-17 | International Business Machines Corporation | Method of optical proximity correction with sub-resolution assists |
EP1597631B1 (en) * | 2003-02-27 | 2009-07-22 | The University of Hong Kong | Multiple exposure method for circuit performance improvement and maskset |
US7355673B2 (en) * | 2003-06-30 | 2008-04-08 | Asml Masktools B.V. | Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout |
SG116600A1 (en) * | 2004-04-09 | 2005-11-28 | Asml Masktools Bv | Optical proximity correction using chamfers and rounding at corners. |
US7500218B2 (en) * | 2004-08-17 | 2009-03-03 | Asml Netherlands B.V. | Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same |
US8304180B2 (en) * | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
DE102004047263B4 (en) * | 2004-09-24 | 2010-04-22 | Qimonda Ag | A method of generating an aberration avoiding mask layout for a mask |
JP2006126614A (en) * | 2004-10-29 | 2006-05-18 | Toshiba Corp | Method for generating mask data pattern, method for manufacturing photomask, and method for manufacturing semiconductor device |
US7713667B2 (en) | 2004-11-30 | 2010-05-11 | Asml Holding N.V. | System and method for generating pattern data used to control a pattern generator |
DE102005002533B4 (en) * | 2005-01-14 | 2007-09-13 | Infineon Technologies Ag | A method of generating an aberration avoiding mask layout for a mask |
DE102005005102B3 (en) * | 2005-02-04 | 2006-07-20 | Infineon Technologies Ag | Photolithographic mask for radiation sensitive lacquer layer structure, has auxiliary structures arranged in two rows, where minimum distance exists between structures in each row and deviates by maximum of ten percent from average value |
US7480891B2 (en) * | 2005-04-29 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus of model-based photomask synthesis |
US7506300B2 (en) * | 2005-04-29 | 2009-03-17 | Cadence Design Systems, Inc. | Apparatus and method for breaking up and merging polygons |
JP4742700B2 (en) * | 2005-06-29 | 2011-08-10 | 凸版印刷株式会社 | Pixel formation method |
US20070046917A1 (en) * | 2005-08-31 | 2007-03-01 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method that compensates for reticle induced CDU |
US7749662B2 (en) | 2005-10-07 | 2010-07-06 | Globalfoundries Inc. | Process margin using discrete assist features |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US7917879B2 (en) | 2007-08-02 | 2011-03-29 | Tela Innovations, Inc. | Semiconductor device with dynamic array section |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8225239B2 (en) * | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
MY152456A (en) | 2008-07-16 | 2014-09-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
US8225237B2 (en) * | 2008-11-27 | 2012-07-17 | United Microelectronics Corp. | Method to determine process window |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
US8975195B2 (en) * | 2013-02-01 | 2015-03-10 | GlobalFoundries, Inc. | Methods for optical proximity correction in the design and fabrication of integrated circuits |
US8922802B2 (en) * | 2013-02-21 | 2014-12-30 | Ricoh Company, Ltd. | Method and system for halftoning using energy minimization |
US11080458B2 (en) * | 2018-09-28 | 2021-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lithography simulation method |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5877231A (en) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | Taper formation of resist pattern |
TW198129B (en) * | 1990-06-21 | 1993-01-11 | Matsushita Electron Co Ltd | |
US5229255A (en) * | 1991-03-22 | 1993-07-20 | At&T Bell Laboratories | Sub-micron device fabrication with a phase shift mask having multiple values of phase delay |
JP3179520B2 (en) * | 1991-07-11 | 2001-06-25 | 株式会社日立製作所 | Method for manufacturing semiconductor device |
US5324600A (en) * | 1991-07-12 | 1994-06-28 | Oki Electric Industry Co., Ltd. | Method of forming resist pattern and photomask therefor |
US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
US5288569A (en) * | 1992-04-23 | 1994-02-22 | International Business Machines Corporation | Feature biassing and absorptive phase-shifting techniques to improve optical projection imaging |
US5256505A (en) * | 1992-08-21 | 1993-10-26 | Microunity Systems Engineering | Lithographical mask for controlling the dimensions of resist patterns |
US5538815A (en) * | 1992-09-14 | 1996-07-23 | Kabushiki Kaisha Toshiba | Method for designing phase-shifting masks with automatization capability |
US5362584A (en) * | 1993-04-02 | 1994-11-08 | International Business Machines Corporation | Phase-shifting transparent lithographic mask for writing contiguous structures from noncontiguous mask areas |
BE1007860A3 (en) * | 1993-12-08 | 1995-11-07 | Koninkl Philips Electronics Nv | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE, PROJECTING PART-PATTERNS CONTAINING PHOTOGRAPHES AT LAYER ON A LOW PHOTOGRAPHY |
US5447810A (en) * | 1994-02-09 | 1995-09-05 | Microunity Systems Engineering, Inc. | Masks for improved lithographic patterning for off-axis illumination lithography |
US5663893A (en) * | 1995-05-03 | 1997-09-02 | Microunity Systems Engineering, Inc. | Method for generating proximity correction features for a lithographic mask pattern |
KR100208441B1 (en) * | 1995-06-15 | 1999-07-15 | 김영환 | Pattern sturcture of photomask |
KR0161437B1 (en) * | 1995-09-19 | 1999-02-01 | 김광호 | Method of forming pattern on a semiconductor device |
US5723233A (en) * | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
US5707765A (en) * | 1996-05-28 | 1998-01-13 | Microunity Systems Engineering, Inc. | Photolithography mask using serifs and method thereof |
US5821014A (en) * | 1997-02-28 | 1998-10-13 | Microunity Systems Engineering, Inc. | Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask |
-
1998
- 1998-04-06 US US09/055,355 patent/US6114071A/en not_active Expired - Lifetime
- 1998-10-23 EP EP98953825A patent/EP1034457B1/en not_active Expired - Lifetime
- 1998-10-23 JP JP2000522498A patent/JP4130529B2/en not_active Expired - Fee Related
- 1998-10-23 KR KR1020007005604A patent/KR100616590B1/en not_active IP Right Cessation
- 1998-10-23 AU AU11099/99A patent/AU1109999A/en not_active Abandoned
- 1998-10-23 DE DE69839944T patent/DE69839944D1/en not_active Expired - Fee Related
- 1998-10-23 WO PCT/US1998/022252 patent/WO1999027420A1/en active IP Right Grant
- 1998-11-23 TW TW087119395A patent/TW364073B/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO1999027420A1 (en) | 1999-06-03 |
TW364073B (en) | 1999-07-11 |
EP1034457A4 (en) | 2001-05-02 |
JP2003521720A (en) | 2003-07-15 |
DE69839944D1 (en) | 2008-10-09 |
AU1109999A (en) | 1999-06-15 |
KR100616590B1 (en) | 2006-08-25 |
EP1034457A1 (en) | 2000-09-13 |
US6114071A (en) | 2000-09-05 |
KR20010032368A (en) | 2001-04-16 |
EP1034457B1 (en) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4130529B2 (en) | Fine pattern edge tuning method using optical halftoning mask | |
US6194104B1 (en) | Optical proximity correction (OPC) method for improving lithography process window | |
KR100265549B1 (en) | Halftone type phase shift photomask and the method of manufacture | |
KR100563157B1 (en) | Duv scanner linewidth control by mask error factor compensation | |
TW535211B (en) | Transmission and phase balance for phase-shifting mask | |
KR100700367B1 (en) | Lithographic apparatus and device manufacturing method | |
KR100599054B1 (en) | Transmittance Adjustment Mask and Method for Manufacturing thereof | |
KR100579637B1 (en) | Imaging method using phase boundary masking with modified illumination | |
JP2004069841A (en) | Mask pattern and resist pattern forming method using the same | |
KR0153221B1 (en) | Spatial filter used for reduction type projection printing apparatus | |
KR20030014760A (en) | Lithographic method of manufacturing a device | |
JP3080024B2 (en) | Exposure method and method of measuring spherical aberration | |
US6977387B2 (en) | Combined on-axis and off-axis illumination | |
US7974027B2 (en) | Plane waves to control critical dimension | |
US6667136B2 (en) | Method to control nested to isolated line printing | |
US20040219435A1 (en) | Critical dimension control of printed features using non-printing fill patterns | |
US6812155B2 (en) | Pattern formation method | |
US20020061471A1 (en) | Pattern forming method | |
JP2001281838A (en) | Template for forming image | |
KR100725351B1 (en) | Photomask and method of fabricating the same | |
US6617081B2 (en) | Method for improving process window in semi-dense area by using phase shifter | |
Kim et al. | Quarter-micrometer i-line lithography using an alternating phase-shift mask | |
KR20030066376A (en) | Pattern forming method | |
KR20050021353A (en) | Photomask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060904 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |