JP4121740B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4121740B2 JP4121740B2 JP2001385342A JP2001385342A JP4121740B2 JP 4121740 B2 JP4121740 B2 JP 4121740B2 JP 2001385342 A JP2001385342 A JP 2001385342A JP 2001385342 A JP2001385342 A JP 2001385342A JP 4121740 B2 JP4121740 B2 JP 4121740B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- nitride
- substrate
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、半導体素子の製造方法に関し、より特定的には、基板上に半導体層を形成する半導体素子の製造方法に関する。
【0002】
【従来の技術】
近年、発光ダイオード素子などの半導体発光素子やトランジスタなどの電子素子に用いられる半導体素子として、窒化物系化合物半導体を利用した半導体素子の開発が盛んに行われている。このような窒化物系半導体素子の製造の際には、GaNからなる基板の製造が困難であるため、サファイア、SiC、SiまたはGaAsなどからなる基板上に、GaNからなる窒化物系半導体層をエピタキシャル成長させている。
【0003】
この場合、サファイアなどの基板とGaNとでは、格子定数または熱膨張係数が異なるため、サファイアなどの基板と、その基板上に成長させた窒化物系半導体層との間に内部応力が発生する。このため、基板に反りが発生するという不都合があった。
【0004】
そこで、従来、基板の反りを低減するために、たとえば、特開平10―177974号公報には、基板上に成長させた半導体層に素子を形成した後、半導体層の表面から基板内部にまで達する溝を形成するとともに、基板裏面を最終デバイス厚さまで研磨した後、素子分離を行うことによって、素子分離時の基板の反りを防ぐ方法が開示されている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記公報に開示された従来の方法では、素子形成後に溝を形成するため、素子形成前の基板上に半導体層を成長した段階で生じた基板の反りを低減することは困難である。特に、窒化物系半導体素子では、転位軽減のために基板上に窒化物系半導体層を厚く形成する必要があるので、基板上に半導体層を形成した時点で、基板と半導体層との熱膨張率の差に起因する反りが発生するという不都合があった。そのため、フォトリソグラフィ工程などの素子形成工程を行うことが困難であり、その結果、素子作製工程の歩留まりが低下するという問題点があった。
【0006】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の一つの目的は、素子作製工程の歩留まりを向上させることが可能な半導体素子の製造方法を提供することである。
【0007】
この発明のもう一つの目的は、上記の半導体素子の製造方法において、反りを減少させた状態で素子を形成することである。
【0008】
【課題を解決するための手段】
この発明の一の局面による半導体素子の製造方法は、基板上に半導体層を形成する工程と、半導体層に、複数の素子が形成される領域に分離する溝を形成する工程と、その後、半導体層に、素子を形成する工程とを備えている。
【0009】
この一の局面による半導体素子の製造方法では、上記のように、半導体層に複数の素子が形成される領域に分離する溝を形成した後、半導体層に素子を形成することによって、溝により基板と半導体層との熱膨張率の差に起因する応力を緩和した状態で素子を形成することができる。これにより、反りを減少させた状態で素子を形成することができるので、素子作製工程を容易に行うことができる。その結果、素子作製工程の歩留まりを向上させることができる。
【0010】
上記一の局面による半導体素子の製造方法において、好ましくは、溝を形成する工程は、溝を実質的に直交するように形成する工程を含み、第1の方向に隣接する溝間の間隔と、第1の方向と実質的に直交する第2の方向に隣接する溝間の間隔とは、ほぼ等しい。このように構成すれば、溝によって囲まれた領域が正方形になるので、基板の表面に平行な面内でX方向およびY方向に均一に応力を緩和することができる。これにより、基板の表面に平行な面内でX方向およびY方向に均一に反りを減少することができる。
【0011】
上記の半導体素子の製造方法において、好ましくは、溝を形成する工程の後で、素子を形成する工程の前に、溝内に樹脂を充填する工程をさらに備える。このように構成すれば、溝内に充填された樹脂により半導体層の上面の全体が平坦になるので、半導体層に素子を形成する際のレジストの塗布工程などを円滑に行うことができる。
【0012】
上記の半導体素子の製造方法において、好ましくは、溝を形成する工程は、溝を基板に到達するように形成する工程を含む。このように構成すれば、溝部の半導体層が完全に除去されるので、半導体層は、交差する溝によって細かく分断された状態になる。これにより、基板と半導体層との熱膨張率の差に起因する応力をより緩和することができる。
【0013】
上記の半導体素子の製造方法において、好ましくは、溝を形成する工程は、基板の劈開面および半導体層の劈開面のいずれか一方に実質的に平行になるように前記溝を形成する工程を含む。このように構成すれば、基板または半導体層の劈開面を露出する必要がある場合に、溝に沿って素子分離することにより、平坦な劈開面を容易に得ることができる。そして、その平坦な劈開面を、たとえば、半導体レーザ素子の共振面としてそのまま使用することができるので、素子特性を向上することができる。また、形状不良を減少させることができるので、素子の歩留まりを向上させることができる。
【0014】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【0015】
(第1参考形態)
図1は、本発明の第1参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程前の状態を示した平面図である。図2は、図1に示した第1参考形態による半導体素子(窒化物系半導体レーザ素子)の素子形成領域を示した拡大平面図である。また、図3は、図1に示した第1参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程後の状態を示した斜視図である。
【0016】
まず、図3を参照して、第1参考形態による窒化物系半導体レーザ素子の素子分離後の構造について説明する。この第1参考形態では、図3に示すように、サファイア基板1上に、AlGaN低温バッファ層2、および、ノンドープGaN層3が形成されている。このノンドープGaN層3上に、n型GaNコンタクト層4、n型AlGaNクラッド層5、InGaNからなるMQW活性層6、および、凸部を含むp型AlGaNクラッド層7がこの順序で形成されている。p型AlGaNクラッド層7の凸部上には、p型GaNコンタクト層8が形成されている。このp型AlGaNクラッド層7の凸部と、p型GaNコンタクト層8とによって、ストライプ状のリッジ部が構成されている。なお、上記各層2〜8によって、「半導体層」14が形成されている。
【0017】
また、p型GaNコンタクト層8上に、p側電極9が形成されている。さらに、p側電極9の上面以外の領域を覆うとともに、n型GaNコンタクト層4の上面の一部を露出するように、SiO2保護膜10が形成されている。また、p側電極9の上面に接触するように、p側パッド電極11が形成されている。また、n型GaNコンタクト層4の露出された上面に接触するように、n側電極12が形成されている。このn側電極12上に、n側パッド電極13が形成されている。
【0018】
次に、第1参考形態の窒化物系半導体レーザ素子の素子分離工程前の構造としては、図1および図2に示すように、円形のウェハからなるサファイア基板1上に、素子形成領域16が形成されている。その素子形成領域16を取り囲むように、約100μm〜約200μmの幅を有するとともに、サファイア基板1の表面に到達する深さを有する溝部15aおよび溝部15bが形成されている。この溝部15aおよび溝部15bは、実質的に直交するとともに、隣接する溝部15a間の間隔と、隣接する溝部15b間の間隔とが、ともに約2mmになるように形成されている。このような溝部15aおよび15bに囲まれる素子形成領域16は、正方形形状を有するとともに、8個の窒化物系半導体レーザ素子17を含む。なお、溝部15aおよび溝部15bは、本発明の「溝」の一例である。
【0019】
図4〜図8は、図1〜図3に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。なお、図5は、図4に示した工程における半導体層の詳細構造を示した断面図である。以下、図1〜図8を参照して、第1参考形態の窒化物系半導体レーザ素子の製造プロセスについて説明する。
【0020】
まず、図4に示すように、MOCVD法を用いて、サファイア基板1上に、半導体層14を形成する。具体的には、図5に示すように、MOCVD法を用いて、サファイア基板1上に、AlGaN低温バッファ層2を形成する。次に、AlGaN低温バッファ層2上に、ノンドープGaN層3を約15μmの厚みで形成する。次に、このノンドープGaN層3上に、MOCVD法を用いて、n型GaNコンタクト層4、n型AlGaNクラッド層5、InGaNからなるMQW活性層6、p型AlGaNクラッド層7、および、p型GaNコンタクト層8を順次形成する。ノンドープGaN層3上に形成された各層4〜8は、約5μmの合計厚みを有するとともに、半導体素子層を構成する。
【0021】
上記した半導体層14の成長プロセスは、約1000℃の高温で行われる。そのため、図6に示したように、基板温度を室温まで降温した際に、サファイア基板1と、半導体層14との熱膨張率の差に起因する内部応力が発生する。その結果、サファイア基板1および半導体層14に反りが発生する。
【0022】
図6に示した状態から、第1参考形態では、図7に示すように、ワックス19を用いて、サファイア基板1を、ガラス板18に接合する。これにより、上記工程で生じたサファイア基板1および半導体層14の反りを矯正する。
【0023】
この状態で、第1参考形態では、図8に示すように、塩素ガスを用いたドライエッチングにより、半導体層14に、サファイア基板1の表面にまで到達する深さを有する溝部15aおよび溝部15bを形成する。ここで、溝部15aおよび溝部15bは、図1および図2に示すように、実質的に直交するとともに、隣接する溝部15a間の間隔と、隣接する溝部15b間の間隔とが、ともに約2mmになるように形成する。これにより、図2に示したような、8個の窒化物系半導体レーザ素子17を含むとともに、正方形形状を有する素子形成領域16を形成する。
【0024】
次に、サファイア基板1をガラス板18から分離した後、フォトリソグラフィ技術およびエッチング技術を用いて、素子形成領域16において、図3に示したように、n型GaNコンタクト層4の一部を露出させるとともに、p型AlGaNクラッド層7の凸部と、p型GaNコンタクト層8と、p側電極9とからなるリッジ部を形成する。その後、p側電極9の上面以外の領域を覆うとともに、n型GaNコンタクト層4の上面の一部を露出するようにSiO2保護膜10を形成する。そして、n側GaNコンタクト層4の上面に接触するようにn側電極12を形成する。さらに、p側電極9およびn側電極12の上面に、それぞれ接触するように、p側パッド電極11およびn側パッド電極13を形成する。そして、サファイア基板1の裏面を所定の厚みまで研磨した後、ダイシングおよび劈開を用いて素子分離を行う。このようにして、第1参考形態の窒化物系半導体レーザ素子が形成される。
【0025】
第1参考形態では、上記のように、素子形成領域16の4辺を取り囲むように、溝部15aおよび溝部15bを形成することによって、サファイア基板1と半導体層14との熱膨張率の差に起因して発生する内部応力を除去することができる。これにより、反りを減少した状態で素子を形成することができるので、素子形成工程を容易に行うことができる。その結果、素子形成工程の歩留まりを向上させることができる。
【0026】
また、第1参考形態では、上記のように、素子形成領域16の形状が正方形になるように、溝部15aおよび溝部15bを形成することによって、サファイア基板1の表面に平行な面内でX方向およびY方向に均一に応力を緩和することができる。これにより、サファイア基板1の表面に平行な面内でX方向およびY方向に均一に反りを減少することができる。その結果、素子形成工程をより容易に行うことができる。
【0027】
(第2参考形態)
図9は、本発明の第2参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程前の状態を示した平面図である。図10は、図9に示した第2参考形態による半導体素子(窒化物系半導体レーザ素子)の素子形成領域の拡大平面図である。図9および図10を参照して、この第2参考形態では、上記した第1参考形態と異なり、素子形成領域が長方形の形状を有するように形成した場合の例について説明する。なお、第2参考形態のその他の構成は第1参考形態と同様である。
【0028】
すなわち、第2参考形態の窒化物系半導体レーザ素子の製造プロセスでは、図4〜図7に示した第1参考形態と同様の製造プロセスを経た後、図8に示した溝部を形成する工程において、図9および図10に示すように、素子形成領域26が長方形になるように溝部25aおよび溝部25bを形成する。具体的には、塩素ガスを用いたドライエッチングにより、互いに直交する溝部25aおよび溝部25bをサファイア基板1の表面に到達する深さを有するように形成する。この場合、溝部25aは、約2mmの間隔を隔てて形成するとともに、溝部25bは、約1mmの間隔を隔てて形成する。これにより、4個の窒化物系半導体レーザ素子27を含むとともに、長方形の形状を有する素子形成領域26が形成される。なお、溝部25aおよび溝部25bは、本発明の「溝」の一例である。
【0029】
その後、第1参考形態と同様の製造プロセスを経て、図3に示した第1参考形態の構造と同様の構造を有する第2参考形態の窒化物系半導体レーザ素子が完成される。
【0030】
上記した第2参考形態の窒化物系半導体レーザ素子の製造プロセスにおいても、第1参考形態と同様、素子形成領域26の4辺を取り囲むようにサファイア基板1に達する深さを有する溝部25aおよび溝部25bを形成することによって、サファイア基板1と、半導体層との熱膨張率の差に起因して発生する内部応力を除去することができる。これにより、反りを減少した状態で素子を形成することができるので、素子形成工程を容易に行うことができる。その結果、素子形成工程の歩留まりを向上させることができる。特に、第2参考形態では、X,Y方向で間隔の異なる溝部25aおよび溝部25bを形成することによって、ウェハの反りに面内の異方性がある場合に、反りの異方性を矯正することができる。具体的には、反り量の大きい方向(たとえばY方向)に対して垂直な方向(X方向)に溝間隔の小さい方の溝部25bを配置することによって、容易に反りの異方性を矯正することができる。
【0031】
(第1実施形態)
図11および図12は、本発明の第1実施形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを示した断面図である。この第1実施形態では、半導体層に形成された溝部をポリイミド樹脂で充填した場合の例について説明する。なお、第1実施形態のその他の構成は第1参考形態と同様である。以下、詳細に説明する。
【0032】
すなわち、第1実施形態の窒化物系半導体レーザ素子の製造プロセスでは、図4〜図8に示した第1参考形態と同様の製造プロセスを経た後、サファイア基板1をガラス板18から分離する。この状態が図11に示される。その後、溝部15aおよび溝部15bを埋め込むように、半導体層14の上面にポリイミド樹脂(図示せず)を塗布する。そして、約300℃の熱処理を行うことによって、そのポリイミド樹脂を硬化した後、酸素プラズマを用いたドライエッチングにより、溝部15aおよび溝部15b以外の領域に付着したポリイミド樹脂を除去することによって、図12に示されるような、溝部15aおよび溝部15bにポリイ
ミド樹脂30が充填された形状が得られる。なお、ポリイミド樹脂30は、本発明の「樹脂」の一例である。
【0033】
次に、素子形成領域16に、レジスト塗布工程やエッチング工程などを用いて素子を形成した後、酸素プラズマを用いたドライエッチングにより、ポリイミド樹脂30を除去する。その後、第1参考形態と同様の製造プロセスを経て、図3に示した第1参考形態と同様の構造を有する第1実施形態の窒化物系半導体レーザ素子が完成される。
【0034】
第1実施形態では、上記したように、溝部15aおよび溝部15bを形成する工程の後で、素子を形成する工程の前に、溝部15aおよび15bにポリイミド樹脂30を充填することによって、半導体層14の上面の全体が平坦になるので、半導体層14に窒化物系半導体レーザ素子を形成する際のレジストの塗布工程などを円滑に行うことができる。
【0035】
なお、第1実施形態の溝部15aおよび溝部15bによる反り低減効果などのその他の効果は、第1参考形態と同様である。
【0036】
(第3参考形態)
図13は、本発明の第3参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程前の状態を示した平面図である。図14は、図13に示した第3参考形態による半導体素子(窒化物系半導体レーザ素子)の素子形成領域の拡大平面図である。また、図15および図16は、第3参考形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための断面図である。この第3参考形態では、上記第1参考形態と異なり、溝部の深さをサファイア基板にまで達しないようにした場合の例について説明する。なお、第3参考形態のその他の構成は第1参考形態と同様である。以下、詳細に説明する。
【0037】
すなわち、第3参考形態の窒化物系半導体レーザ素子の製造プロセスでは、図4〜図7に示した第1実施形態と同様の製造プロセスを経た後、図8に示した溝部を形成する工程において、図15に示すように、塩素ガスを用いたドライエッチングにより、半導体層14の全体の厚みの約3分の1の厚みを残すように、溝部45aおよび溝部45bを形成する。なお、溝部45aおよび溝部45bは、本発明の「溝」の一例である。また、溝部45aおよび溝部45bは、第1参考形態と同様、図13および図14に示すように、実質的に直交するとともに、隣接する溝部45a間の間隔と、隣接する溝部45b間の間隔とが、ともに約2mmになるように形成する。これにより、図14に示したような、8個の窒化物系半導体レーザ素子47を含むとともに、正方形の形状を有する素子形成領域46を形成する。その後、図16に示すように、サファイア基板1をガラス板18から分離する。
【0038】
その後、第1参考形態と同様の製造プロセスを経て、図3に示した第1参考形態の構造と同様の構造を有する第3参考形態の窒化物系半導体レーザ素子が完成される。
【0039】
第3参考形態では、上記第1参考形態と同様、素子形成前に素子形成領域46の4辺を取り囲むように溝部45aおよび溝部45bを形成することによって、サファイア基板1と、半導体層14との熱膨張率の差に起因して発生する内部応力を軽減することができる。なお、第3参考形態では、半導体層14の全体の厚みの約3分の1の厚みを残して溝部45aおよび溝部45bを形成したが、この場合であっても、基板の反りを減少した状態で素子を形成することができるので、素子形成工程を容易に行うことができる。その結果、素子形成工程の歩留まりを向上させることができる。
【0040】
第3参考形態のその他の効果は、第1参考形態と同様である。
【0041】
(第4参考形態)
図17は、本発明の第4参考形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための平面図である。この第4参考形態では、第1参考形態の製造プロセスにおいて、一方の溝部を、サファイア基板の結晶格子の(10−10)面(劈開面)に平行になるように形成した場合の例について説明する。第4参考形態のその他の構成は、第1参考形態と同様である。以下、詳細に説明する。
【0042】
すなわち、第4参考形態による窒化物系半導体レーザ素子の製造プロセスでは、図4〜図7に示した第1参考形態と同様の製造プロセスを経た後、図8に示した溝部を形成する工程において、塩素ガスを用いたドライエッチングにより、半導体層14に、サファイア基板1の表面に到達する深さを有する溝部15aおよび溝部15bを形成する。この場合、この溝部15bは、図17に示すように、サファイア基板1の結晶格子51の(10―10)面(劈開面)に平行になるように形成する。なお、半導体層14の結晶格子50は、サファイア基板1の結晶格子51に対して、30度回転した状態で形成されている。
【0043】
その後、第1参考形態と同様の製造プロセスを経て、図3に示した第1参考形態の構造と同様の構造を有する第4参考形態の窒化物系半導体レーザ素子が完成される。
【0044】
第4参考形態では、上記のように、一方の溝部15bを、サファイア基板1の結晶格子51の(10−10)面(劈開面)と平行になるように形成することによって、サファイア基板1を劈開する場合に、溝部15bに沿って素子分離することにより、平坦な劈開面を容易に得ることができる。
【0045】
なお、第4参考形態の溝部15aおよび溝部15bによる反り低減効果などのその他の効果は、第1参考形態と同様である。
【0046】
(第5参考形態)
図18は、本発明の第5参考形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための平面図である。この第5参考形態では、第1実施形態の製造プロセスにおいて、一方の溝部を、半導体層の結晶格子の(10−10)面(劈開面)に平行になるように形成した場合の例について説明する。第5参考形態のその他の構成は第1参考形態と同様である。以下、詳細に説明する。
【0047】
すなわち、第5参考形態による窒化物系半導体レーザ素子の製造プロセスでは、図4〜図7に示した第1参考形態と同様の製造プロセスを経た後、図8に示した溝部を形成する工程において、塩素ガスを用いたドライエッチングにより、半導体層14に、サファイア基板1の表面に到達する深さを有する溝部15aおよび溝部15bを形成する。この場合、この溝部15bは、図18に示すように、半導体層14の結晶格子50の(10―10)面(劈開面)に平行になるように形成する。なお、半導体層14の結晶格子50は、サファイア基板1の結晶格子51に対して、30度回転した状態で形成されている。
【0048】
その後、第1参考形態と同様の製造プロセスを経て、図3に示した第1参考形態の構造と同様の構造を有する第5参考形態の窒化物系半導体レーザ素子が完成される。
【0049】
第5参考形態では、上記のように、一方の溝部15bを、半導体層14の結晶格子50の(10−10)面(劈開面)と平行になるように形成することによって、半導体層14を劈開により素子分離する場合、溝部15bに沿って素子分離することにより平坦な劈開面を容易に得ることができる。また、その平坦な劈開面を、窒化物系半導体レーザ素子の共振面としてそのまま使用することができるので、素子特性を向上させることができる。また、形状不良を減少させることができるので、素子の歩留まりを向上させることができる。
【0050】
なお、第5参考形態の溝部15aおよび溝部15bによる反り低減効果などのその他の効果は、第1参考形態と同様である。
【0051】
なお、今回開示された実施形態および参考形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および参考形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0052】
たとえば、上記実施形態および参考形態では、サファイア基板上に、窒化物系半導体層を形成した場合の例について説明したが、本発明はこれに限らず、他の基板上に他の半導体層を形成した場合であってもよい。特に、スピネル基板などのその他の絶縁性基板や、Si、GaAsなどの導電性基板上に、基板とは格子定数または熱膨張係数が異なる材料からなる半導体層を成長させる場合に本発明は有効である。また、MB2(MはAl、Ti、Zr、Hf、V、Nb、Ta、Crなどの金属元素)で表されるホウ素化合物基板上に、基板とは格子定数または熱膨張係数が異なる材料からなる半導体層を成長させる場合であっても、同様の効果が得られる。
【0053】
また、上記実施形態および参考形態では、基板上に半導体レーザ素子を形成した場合の例について説明したが、本発明はこれに限らず、基板上に他の素子を形成した場合であってもよい。たとえば、基板上に、ダイオード素子を形成した場合であっても同様の効果が得られる。
【0054】
また、上記実施形態および参考形態では、溝部を互いに直交するように形成した場合の例について説明したが、本発明はこれに限らず、たとえば、溝部が互いに45度の角度で交わるように形成してもよいし、半径を異にする同心円状の溝部を複数形成してもよい。
【0055】
【0056】
【発明の効果】
以上のように、本発明によれば、基板の反りを減少させた状態で素子を形成することができるので、素子作製工程を容易に行うことができ、その結果、素子作製工程の歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】 本発明の第1参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程前の状態を示した平面図である。
【図2】 図1に示した第1参考形態による半導体素子(窒化物系半導体レーザ素子)の素子形成領域を示した拡大平面図である。
【図3】 図1に示した第1参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程後の状態を示した斜視図である。
【図4】 第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図5】 図4に示した工程における半導体層の詳細な断面図である。
【図6】 第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図7】 第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図8】 第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図9】 本発明の第2参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程前の状態を示した平面図である。
【図10】 図9に示した第2参考形態による半導体素子(窒化物系半導体レーザ素子)の素子形成領域を示した拡大平面図である。
【図11】 第1実施形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための断面図である。
【図12】 第1実施形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための断面図である。
【図13】 本発明の第3参考形態による半導体素子(窒化物系半導体レーザ素子)の素子分離工程前の状態を示した平面図である。
【図14】 図13に示した第3参考形態による半導体素子(窒化物系半導体レーザ素子)の素子形成領域を示した拡大平面図である。
【図15】 第3参考形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための断面図である。
【図16】 第3参考形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための断面図である。
【図17】 本発明の第4参考形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための平面図である。
【図18】 本発明の第5参考形態による半導体素子(窒化物系半導体レーザ素子)の製造プロセスを説明するための平面図である。
【符号の説明】
14 半導体層
15a、15b、25a、25b、45a、45b 溝部(溝)
30 ポリイミド樹脂(樹脂)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor element, and more particularly to a method for manufacturing a semiconductor element in which a semiconductor layer is formed on a substrate.
[0002]
[Prior art]
In recent years, semiconductor devices using nitride compound semiconductors have been actively developed as semiconductor devices used for semiconductor light emitting devices such as light emitting diode devices and electronic devices such as transistors. When manufacturing such a nitride semiconductor device, it is difficult to manufacture a substrate made of GaN. Therefore, a nitride semiconductor layer made of GaN is formed on a substrate made of sapphire, SiC, Si or GaAs. Epitaxial growth.
[0003]
In this case, since a lattice constant or a thermal expansion coefficient is different between a substrate such as sapphire and GaN, an internal stress is generated between the substrate such as sapphire and the nitride-based semiconductor layer grown on the substrate. For this reason, there has been a disadvantage that the substrate is warped.
[0004]
Therefore, conventionally, in order to reduce the warpage of the substrate, for example, Japanese Patent Laid-Open No. 10-177974 discloses that an element is formed on a semiconductor layer grown on the substrate and then reaches the inside of the substrate from the surface of the semiconductor layer. A method for preventing warpage of a substrate during element isolation by forming a groove and polishing the back surface of the substrate to the final device thickness and then performing element isolation is disclosed.
[0005]
[Problems to be solved by the invention]
However, in the conventional method disclosed in the above publication, since the groove is formed after the element is formed, it is difficult to reduce the warpage of the substrate that occurs when the semiconductor layer is grown on the substrate before the element is formed. In particular, in a nitride-based semiconductor element, it is necessary to form a thick nitride-based semiconductor layer on the substrate to reduce dislocations. Therefore, when the semiconductor layer is formed on the substrate, thermal expansion between the substrate and the semiconductor layer occurs. There was an inconvenience of warping due to the difference in rate. Therefore, it is difficult to perform an element formation process such as a photolithography process, and as a result, there is a problem in that the yield of the element manufacturing process is reduced.
[0006]
The present invention has been made to solve the above problems,
One object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving the yield of the device manufacturing process.
[0007]
Another object of the present invention is to form an element with reduced warpage in the method for manufacturing a semiconductor element described above.
[0008]
[Means for Solving the Problems]
A method of manufacturing a semiconductor device according to one aspect of the present invention includes a step of forming a semiconductor layer on a substrate, a step of forming a groove in the semiconductor layer to be separated into a region where a plurality of devices are formed, and then a semiconductor And a step of forming an element in the layer.
[0009]
In the method of manufacturing a semiconductor element according to this aspect, as described above, after forming a groove to be separated into a region where a plurality of elements are formed in the semiconductor layer, the element is formed in the semiconductor layer, whereby the substrate is formed by the groove. An element can be formed in a state where stress caused by the difference in thermal expansion coefficient between the semiconductor layer and the semiconductor layer is relaxed. Accordingly, since the element can be formed with the warpage reduced, the element manufacturing process can be easily performed. As a result, the yield of the element manufacturing process can be improved.
[0010]
In the method of manufacturing a semiconductor element according to the above aspect, preferably, the step of forming the groove includes a step of forming the groove so as to be substantially orthogonal, and an interval between the grooves adjacent to each other in the first direction; The interval between the grooves adjacent to each other in the second direction substantially orthogonal to the first direction is substantially equal. With this configuration, since the region surrounded by the grooves becomes a square, it is possible to relieve stress uniformly in the X direction and the Y direction within a plane parallel to the surface of the substrate. Thereby, warpage can be reduced uniformly in the X direction and the Y direction within a plane parallel to the surface of the substrate.
[0011]
The method for manufacturing a semiconductor element preferably further includes a step of filling the groove with a resin after the step of forming the groove and before the step of forming the element. According to this structure, the entire top surface of the semiconductor layer is flattened by the resin filled in the groove, so that a resist coating process or the like when forming an element on the semiconductor layer can be smoothly performed.
[0012]
In the method for manufacturing a semiconductor element, preferably, the step of forming the groove includes a step of forming the groove so as to reach the substrate. If comprised in this way, since the semiconductor layer of a groove part is removed completely, a semiconductor layer will be in the state finely divided | segmented by the groove | channel which cross | intersects. Thereby, the stress resulting from the difference in coefficient of thermal expansion between the substrate and the semiconductor layer can be further relaxed.
[0013]
In the semiconductor device manufacturing method, preferably, the step of forming the groove includes the step of forming the groove so as to be substantially parallel to either the cleavage plane of the substrate or the cleavage plane of the semiconductor layer. . With this configuration, when it is necessary to expose the cleaved surface of the substrate or the semiconductor layer, a flat cleaved surface can be easily obtained by separating the elements along the groove. Then, since the flat cleavage surface can be used as it is, for example, as the resonance surface of the semiconductor laser element, the element characteristics can be improved. In addition, since the shape defects can be reduced, the yield of the elements can be improved.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Embodiments of the invention will be described below with reference to the drawings.
[0015]
(First reference Form)
FIG. 1 shows the first of the present invention. reference It is the top view which showed the state before the element isolation | separation process of the semiconductor element (nitride-type semiconductor laser element) by a form. FIG. 2 shows the first shown in FIG. reference It is the enlarged plan view which showed the element formation area of the semiconductor element (nitride-type semiconductor laser element) by a form. FIG. 3 shows the first example shown in FIG. reference It is the perspective view which showed the state after the element separation process of the semiconductor element (nitride type | system | group semiconductor laser element) by a form.
[0016]
First, referring to FIG. reference The structure of the nitride-based semiconductor laser device according to the form after the device isolation will be described. This first reference In the embodiment, as shown in FIG. 3, an AlGaN low-temperature buffer layer 2 and a non-doped GaN layer 3 are formed on a
[0017]
A p-
[0018]
Next, the first reference As a structure before the element isolation step of the nitride semiconductor laser element of the embodiment, as shown in FIGS. 1 and 2, an
[0019]
4 to 8 show the first shown in FIGS. reference It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by a form. FIG. 5 is a cross-sectional view showing the detailed structure of the semiconductor layer in the step shown in FIG. Hereinafter, referring to FIGS. reference A manufacturing process of the nitride-based semiconductor laser device of the embodiment will be described.
[0020]
First, as shown in FIG. 4, the
[0021]
The above-described growth process of the
[0022]
From the state shown in FIG. reference In the embodiment, as shown in FIG. 7, the
[0023]
In this state, the first reference In the embodiment, as shown in FIG. 8, the
[0024]
Next, after separating the
[0025]
First reference In the embodiment, as described above, the
[0026]
The first reference In the embodiment, as described above, the
[0027]
(Second reference Form)
FIG. 9 shows the second of the present invention. reference It is the top view which showed the state before the element isolation | separation process of the semiconductor element (nitride-type semiconductor laser element) by a form. FIG. 10 shows the second example shown in FIG. reference It is an enlarged plan view of the element formation region of the semiconductor element (nitride-based semiconductor laser element) according to the form. Referring to FIG. 9 and FIG. reference In form, the first mentioned above reference Unlike the embodiment, an example in which the element formation region is formed to have a rectangular shape will be described. The second reference The other configuration of the form is the first reference It is the same as the form.
[0028]
That is, the second reference In the manufacturing process of the nitride-based semiconductor laser device according to the embodiment, the first process shown in FIGS. reference After the manufacturing process similar to that of the embodiment, in the step of forming the groove shown in FIG. 8, as shown in FIGS. 9 and 10, the
[0029]
Then the first reference The first manufacturing process shown in FIG. reference A second having a structure similar to the structure of the form reference The nitride-based semiconductor laser device having the above configuration is completed.
[0030]
Second mentioned above reference In the manufacturing process of the nitride-based semiconductor laser device of the embodiment, the first reference Similar to the embodiment, by forming the
[0031]
(No. 1 Embodiment)
11 and 12 show the first embodiment of the present invention. 1 It is sectional drawing which showed the manufacturing process of the semiconductor element (nitride type | system | group semiconductor laser element) by embodiment. This first 1 In the embodiment, an example in which a groove formed in a semiconductor layer is filled with a polyimide resin will be described. The first 1 The other configuration of the embodiment is the first reference It is the same as the form. Details will be described below.
[0032]
I.e. 1 In the manufacturing process of the nitride-based semiconductor laser device according to the embodiment, the first process shown in FIGS. reference After passing through the manufacturing process similar to the form, the
A shape filled with the
[0033]
Next, after forming an element in the
[0034]
First 1 In the embodiment, as described above, the upper surface of the
[0035]
The first 1 Other effects, such as the warp reduction effect by the
[0036]
(No. 3 Reference Form)
FIG. 13 shows the first aspect of the present invention. 3 Reference It is the top view which showed the state before the element isolation | separation process of the semiconductor element (nitride-type semiconductor laser element) by a form. 14 is the same as that shown in FIG. 3 Reference It is an enlarged plan view of the element formation region of the semiconductor element (nitride-based semiconductor laser element) according to the form. FIG. 15 and FIG. 3 Reference It is sectional drawing for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by a form. This first 3 Reference In the form, the first reference Unlike the embodiment, an example will be described in which the depth of the groove is set so as not to reach the sapphire substrate. The first 3 Reference The other configuration of the form is the first reference It is the same as the form. Details will be described below.
[0037]
I.e. 3 Reference In the manufacturing process of the nitride-based semiconductor laser device according to the embodiment, after the manufacturing process similar to that of the first embodiment shown in FIGS. 4 to 7, the step of forming the groove shown in FIG. 8 is shown in FIG. As described above, the
[0038]
Then the first reference The first manufacturing process shown in FIG. reference The second has the same structure as the structure of the form 3 Reference The nitride-based semiconductor laser device having the above configuration is completed.
[0039]
First 3 Reference In the form, the first reference Similar to the embodiment, the
[0040]
First 3 Reference Other effects of the form are the first reference It is the same as the form.
[0041]
(No. 4 Reference Form)
FIG. 17 shows the first of the present invention. 4 Reference It is a top view for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by a form. This first 4 Reference In form, the first reference In the manufacturing process of the embodiment, an example in which one groove is formed so as to be parallel to the (10-10) plane (cleavage plane) of the crystal lattice of the sapphire substrate will be described. First 4 Reference Other configurations of the form are the first reference It is the same as the form. Details will be described below.
[0042]
I.e. 4 Reference In the manufacturing process of the nitride-based semiconductor laser device according to the embodiment, the first process shown in FIGS. reference After the manufacturing process similar to that of the embodiment, in the step of forming the groove shown in FIG. 8, the
[0043]
Then the first reference The first manufacturing process shown in FIG. reference The second has the same structure as the structure of the form 4 Reference The nitride-based semiconductor laser device having the above configuration is completed.
[0044]
First 4 Reference In the embodiment, as described above, when one
[0045]
The first 4 Reference Other effects, such as the warp reduction effect by the
[0046]
(No. 5 Reference Form)
FIG. 18 shows the first of the present invention. 5 Reference It is a top view for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by a form. This first 5 Reference In the embodiment, an example in which one groove portion is formed so as to be parallel to the (10-10) plane (cleavage plane) of the crystal lattice of the semiconductor layer in the manufacturing process of the first embodiment will be described. First 5 Reference The other configuration of the form is the first reference It is the same as the form. Details will be described below.
[0047]
I.e. 5 Reference In the manufacturing process of the nitride-based semiconductor laser device according to the embodiment, the first process shown in FIGS. reference After the manufacturing process similar to that of the embodiment, in the step of forming the groove shown in FIG. 8, the
[0048]
Then the first reference The first manufacturing process shown in FIG. reference The second has the same structure as the structure of the
[0049]
First 5 Reference In the embodiment, as described above, the one
[0050]
The first 5 Reference Other effects, such as the warp reduction effect by the
[0051]
The embodiment disclosed this time And reference form Is to be considered in all respects as illustrative and not restrictive. The scope of the present invention is the embodiment described above. And reference form It is shown not by the description of the invention but by the scope of claims for patent, and all modifications within the meaning and scope equivalent to the scope of claims for patent are included.
[0052]
For example, the above embodiment And reference form In the above, an example in which a nitride-based semiconductor layer is formed on a sapphire substrate has been described. However, the present invention is not limited thereto, and another semiconductor layer may be formed on another substrate. The present invention is particularly effective when a semiconductor layer made of a material having a lattice constant or a thermal expansion coefficient different from that of a substrate is grown on another insulating substrate such as a spinel substrate or a conductive substrate such as Si or GaAs. is there. MB 2 (M is a metal element such as Al, Ti, Zr, Hf, V, Nb, Ta, Cr) A semiconductor layer made of a material having a lattice constant or a thermal expansion coefficient different from that of the substrate is formed on a boron compound substrate represented by Similar effects can be obtained even in the case of growth.
[0053]
In addition, the above embodiment And reference form In the above, an example in which a semiconductor laser element is formed on a substrate has been described. However, the present invention is not limited thereto, and another element may be formed on a substrate. For example, the same effect can be obtained even when a diode element is formed on a substrate.
[0054]
In addition, the above embodiment And reference form In the above, an example in which the groove portions are formed so as to be orthogonal to each other has been described. However, the present invention is not limited to this. A plurality of concentric grooves may be formed.
[0055]
[0056]
【The invention's effect】
As described above, according to the present invention, an element can be formed in a state where the warpage of the substrate is reduced, so that the element manufacturing process can be easily performed, and as a result, the yield of the element manufacturing process is improved. Can be made.
[Brief description of the drawings]
FIG. 1 shows the first of the present invention. reference It is the top view which showed the state before the element isolation | separation process of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 2 shows the first shown in FIG. reference It is the enlarged plan view which showed the element formation area of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 3 shows the first shown in FIG. reference It is the perspective view which showed the state after the element separation process of the semiconductor element (nitride type | system | group semiconductor laser element) by a form.
FIG. 4 reference It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by a form.
FIG. 5 is a detailed cross-sectional view of a semiconductor layer in the step shown in FIG. 4;
FIG. 6 reference It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by a form.
FIG. 7 reference It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by a form.
FIG. 8 reference It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by a form.
FIG. 9 shows the second of the present invention. reference It is the top view which showed the state before the element isolation | separation process of the semiconductor element (nitride-type semiconductor laser element) by a form.
10 is a second view shown in FIG. reference It is the enlarged plan view which showed the element formation area of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 11 1 It is sectional drawing for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by embodiment.
FIG. 12 1 It is sectional drawing for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by embodiment.
FIG. 13 shows the first of the present invention. 3 Reference It is the top view which showed the state before the element isolation | separation process of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 14 shows the first shown in FIG. 3 Reference It is the enlarged plan view which showed the element formation area of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 15 3 Reference It is sectional drawing for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 16 3 Reference It is sectional drawing for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 17 shows the first of the present invention. 4 Reference It is a top view for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by a form.
FIG. 18 shows the first of the present invention. 5 Reference It is a top view for demonstrating the manufacturing process of the semiconductor element (nitride-type semiconductor laser element) by a form.
[Explanation of symbols]
14 Semiconductor layer
15a, 15b, 25a, 25b, 45a, 45b Groove (groove)
30 Polyimide resin (resin)
Claims (4)
前記半導体層に、複数の素子が形成される領域に分離する溝を形成する工程と、
その後、前記分離する溝で取り囲まれた前記領域に、前記複数の素子を形成する工程と、
前記溝及び前記複数の素子の間の領域において、前記複数の素子をそれぞれ分離する工程とを備え、
前記溝を形成する工程の後で、前記素子を形成する工程の前に、前記溝内にポリイミド樹脂を充填する工程をさらに備える、半導体素子の製造方法。Forming a semiconductor layer on the substrate;
Forming a groove in the semiconductor layer that separates into a region where a plurality of elements are formed;
A step of forming the plurality of elements in the region surrounded by the trench to be separated;
Separating each of the plurality of elements in the region between the groove and the plurality of elements ,
A method for manufacturing a semiconductor element, further comprising a step of filling the groove with a polyimide resin after the step of forming the groove and before the step of forming the element.
第1の方向に隣接する前記溝間の間隔と、前記第1の方向と直交する第2の方向に隣接する前記溝間の間隔とは、等しい、請求項1に記載の半導体素子の製造方法。The step of forming the groove includes a step of forming the groove so as to be orthogonal,
2. The method of manufacturing a semiconductor device according to claim 1, wherein an interval between the grooves adjacent to each other in a first direction is equal to an interval between the grooves adjacent to a second direction orthogonal to the first direction. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385342A JP4121740B2 (en) | 2001-12-19 | 2001-12-19 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001385342A JP4121740B2 (en) | 2001-12-19 | 2001-12-19 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188060A JP2003188060A (en) | 2003-07-04 |
JP4121740B2 true JP4121740B2 (en) | 2008-07-23 |
Family
ID=27594788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001385342A Expired - Fee Related JP4121740B2 (en) | 2001-12-19 | 2001-12-19 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4121740B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100580905C (en) * | 2007-04-20 | 2010-01-13 | 晶能光电(江西)有限公司 | Method of obtaining high-quality boundary for manufacturing semiconductor device on divided substrate |
JP6178065B2 (en) | 2012-10-09 | 2017-08-09 | 株式会社東芝 | Semiconductor device |
JP5970381B2 (en) * | 2013-01-11 | 2016-08-17 | Towa株式会社 | Substrate cutting method and cutting apparatus |
JP2022163949A (en) * | 2021-04-15 | 2022-10-27 | 株式会社ジャパンディスプレイ | Wafer for electronic component |
-
2001
- 2001-12-19 JP JP2001385342A patent/JP4121740B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003188060A (en) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100680870B1 (en) | Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate | |
JP4880456B2 (en) | Nitrogen compound semiconductor device and manufacturing method thereof | |
JP3589200B2 (en) | Nitride semiconductor substrate, method of manufacturing the same, and nitride semiconductor device using the nitride semiconductor substrate | |
KR101640830B1 (en) | Substrate structure and manufacturing method of the same | |
JP3679720B2 (en) | Nitride semiconductor device and method for forming nitride semiconductor | |
JP4104305B2 (en) | Nitride semiconductor chip and nitride semiconductor substrate | |
JP4901477B2 (en) | Nitride compound semiconductor device and manufacturing method thereof | |
JP3823775B2 (en) | Manufacturing method of nitride semiconductor substrate | |
JP2001177146A (en) | Triangular shape semiconductor element and manufacturing method therefor | |
JP3441415B2 (en) | Manufacturing method of semiconductor crystal | |
JP4802314B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP4121740B2 (en) | Manufacturing method of semiconductor device | |
JP2009004524A (en) | Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element | |
JP4043193B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
JP2008277590A (en) | Semiconductor base material, semiconductor element, and manufacturing method of the same | |
JP4320193B2 (en) | Thin film formation method | |
JP2000077770A (en) | Semiconductor laser and formation method of there | |
JP4075867B2 (en) | Nitride semiconductor substrate | |
US20220290327A1 (en) | Semiconductor wafer and method for manufacturing same | |
JP4141076B2 (en) | Method for manufacturing group III nitride semiconductor substrate | |
JP3823781B2 (en) | Nitride semiconductor substrate and method for manufacturing the same | |
JP4869179B2 (en) | Semiconductor substrate and manufacturing method thereof | |
JP2003174228A (en) | Method for manufacturing nitride semiconductor laser device and nitride semiconductor laser device | |
KR100437775B1 (en) | Fabrication Method for Nitride Semiconductor Substrate | |
KR101362504B1 (en) | Nitride semiconductor laser diode and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |