JP4120918B2

JP4120918B2 - Method for selective growth of columnar carbon structure and electronic device

Info

Publication number: JP4120918B2
Application number: JP2002074254A
Authority: JP
Inventors: 瑞久二瓶
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-03-18
Filing date: 2002-03-18
Publication date: 2008-07-16
Anticipated expiration: 2022-03-18
Also published as: JP2003273112A

Description

【０００１】
【発明の属する技術分野】
本発明は柱状カーボン構造物の選択成長方法及び電子デバイスに関するものであり、例えば、ＳｉＵＬＳＩに代表される半導体集積回路装置に用いる多層配線の配線間を繋ぐビアホール部分における配線エレクトロマイグレーション耐性を向上するための柱状カーボン構造物、特に、カーボンナノチューブを用いた多層配線構造に特徴のある柱状カーボン構造物の選択成長方法及び電子デバイスに関するものである。
【０００２】
【従来の技術】
ＳｉＵＬＳＩに代表される半導体集積回路装置に用いる配線において、配線ルールの縮小化に伴って配線材料の低抵抗化が重要になり、近年、従来のＡｌ配線にかわるものとしてより低抵抗なＣｕを配線材料として採用することが行われつつあり、この場合、シリコン基板上に層間絶縁膜を介して多層Ｃｕ配線が形成される。
【０００３】
この多層Ｃｕ配線構造の半導体集積回路装置においては、層間絶縁膜は配線間容量の低減のためにＢＣＢ（ベンゾシクロブテン）樹脂等当の低誘電率（ｌｏｗ−ｋ）膜が使用され、配線間はビアホールに埋め込まれたＣｕにより接続されることになる。
【０００４】
この様な多層配線構造の構造の場合、金属材料として低抵抗なＣｕを用いているにもかかわらず、微細化されたビアホール部分において、電流集中によるエレクトロマイグレーションが発生することによりＣｕ中にボイドが生成して高抵抗化したり、極端な場合には、断線する場合がある。
【０００５】
この様なエレクトロマイグレーションに起因する問題を解決するためには、エレクトロマイグレーションに対する許容電流密度が大きな配線材料を適用することで解決され、カーボンナノチューブはその候補の一つである。
【０００６】
カーボンナノチューブはその構造により電子構造が金属的であったり半導体的であったりする材料であり、金属的なカーボンナノチューブのエレクトロマイグレーションに対する許容電流密度が１０⁸Ａ／ｃｍ²台とＣｕの１０⁶Ａ／ｃｍ²台より２桁大きいという優れた物性をもっていることが知られている。
また、構造的にもカーボンナノチューブは、ダイヤモンド構造に近く、耐熱性にも優れているという特徴がある。
【０００７】
ここで、図６を参照してカーボンナノチューブを縦方向の配線部分に適用した半導体集積回路装置の構成を説明する。
図６参照
図６は、従来、提案されているカーボンナノチューブの構成を示す断面図であり、ＦＥＴ等のデバイスを形成したシリコン基板３１上にＳｉＯ₂膜３２を介してＣｕ配線３３を形成し、縦方向配線予定部にフォトリソグラフィーによるレジストパターンを用いた蒸着・リフトオフによってＦｅ，Ｃｏ，Ｎｉ等からなる触媒金属パターン３４を形成する。
【０００８】
次いで、熱ＣＶＤ法あるいはプラズマＣＶＤ法を用い、縦方向に電界を印加しながら成膜することによって、縦方向配線予定部に形成した触媒金属パターンを触媒として電界方向、即ち、垂直方向にカーボンナノチューブ３５を成長させる。
【０００９】
次いで、比誘電率が２．８のＢＣＢ（ベンゾシクロブテン）樹脂を塗布することによって層間絶縁膜３６を形成したのち、再び、Ｃｕ膜を堆積させ、次いで、複数箇所のカーボンナノチューブ３５を接続するようにイオンエッチングによりパターニングすることによって上層Ｃｕ配線３７を形成する。
この様な工程を必要とする層数だけ繰り返すことによって、エレクトロマイグレーション耐性に優れた半導体集積回路装置の実現が可能になる。
【００１０】
【発明が解決しようとする課題】
しかし、この方法は触媒金属パターンを形成するリフトオフ工程で発生するパーティクル状の触媒金属残渣が表面を汚染し、その触媒金属残渣からカーボンナノチューブが成長してしまうという問題があり、不所望な短絡の原因となる。
【００１１】
また、半導体集積回路装置の集積度がさらに増加した場合、配線ルールがさらに縮小し、フォトリソグラフィーによるレジストパターニングではカーボンナノチューブからなる微小ビアを成長させるための触媒金属パターンの形成が困難になるといった問題が生じる可能性がある。
【００１２】
したがって、本発明は、必要とする箇所のみに選択的にカーボンナノチューブ等の柱状カーボン構造物を形成することを目的とする。
【００１３】
【課題を解決するための手段】
図１は本発明の原理的構成図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上記目的を達成するため、本発明は、柱状カーボン構造物６の選択成長方法において、耐拡散膜パターン４を設けた基板１全面に触媒金属５を堆積したのち、熱処理を行うことにより前記耐拡散膜パターン４以外の領域に存在する触媒金属５のみを深さ方向に拡散させ、次いで、前記耐拡散膜パターン４上に拡散せずに残った触媒金属５を起点に柱状カーボン構造物６を選択的に成長させることを特徴とする。
【００１４】
この様に、触媒金属５を堆積させたのち、熱処理を施すことによって、耐拡散膜パターン４以外の領域に存在する触媒金属５のみを深さ方向に拡散させることができるので、この拡散した触媒金属９が柱状カーボン構造物６の成長核となることはなく、耐拡散膜パターン４上のみに柱状カーボン構造物６を成長させることができる。
【００１５】
この様に、リフトオフ法を用いないことによりパーティクル状の触媒金属残渣によって表面が汚染されることがなくなり、必要な部分にのみ柱状カーボン構造物６を成長することができる。
なお、パーティクル状の触媒金属残渣は、直径或いは膜厚が触媒金属パターンと同じであるので、熱処理によってパーティクル状の触媒金属残渣のみが拡散によって消失することはない。
【００１６】
この場合、耐拡散膜パターン４は、酸化膜或いは窒化膜のいずれでも良いが、金属薄膜パターン３の少なくとも表面を酸化して形成した金属酸化物を用いることが薄い耐拡散膜の製造容易性の観点から好適であり、金属薄膜パターン３の全てを酸化したものでも良い。
【００１７】
また、耐拡散膜パターン４は、基板１上に設けた金属薄膜パターン３を、例えば、ＡＦＭ（原子間力顕微鏡）等に代表される走査プローブ顕微鏡のカンチレバー等の最先端部の直径が２０ｎｍ以下の針状先端部を有する導電部材を介して電圧を印加することによって選択的に陽極酸化して形成しても良いものであり、それによって、一本等の極少数の柱状カーボン構造物６のみを選択的に成長させることができ、超微細な配線パターン２に対するビアの形成が可能になる。
【００１８】
また、本発明は、電子デバイスにおいて、耐拡散膜パターン４と、前記耐拡散膜パターン４上に形成された触媒金属５と、前記耐拡散膜パターン４以外の領域において深さ方向に拡散した触媒金属９と、前記耐拡散膜パターン４上において前記触媒金属５を起点に形成された柱状カーボン構造物６とを有することを特徴とする。
【００１９】
この場合、耐拡散膜パターン４は、基板１上に形成しても良いし、或いは、基板１上に形成された金属配線パターン２上に形成しても良いものであり、耐拡散膜の膜厚を、１〜２ｎｍとすることによって、触媒金属５に対する耐拡散性を保つとともに、トンネル電流による電気的導通が可能になる。
【００２０】
また、耐拡散膜としては、酸化が容易なＴｉ、Ｔａ、Ｐｒ、Ｈｆ、Ｚｒ、及び、Ｐｄよりなる群より選ばれる金属元素の酸化物が好適である。
【００２１】
また、金属配線パターン２は、低抵抗性に優れるＣｕ、Ａｌ、或いは、Ａｕよりなる群より金属が好適であり、且つ、触媒金属５としては、Ｎｉ、Ｆｅ、或いは、Ｃｏのいずれかが好適である。
【００２２】
本発明における、柱状カーボン構造物６とは純粋なカーボンナノチューブに限られるものではなく、また、電子デバイスも半導体集積回路装置に限られるものではなく、強誘電体を用いた光集積回路装置等の他の電子デバイスにも適用されるものであり、柱状カーボン構造物６を層間絶縁膜７を介して設けられた上下の金属配線パターン２，８を接続するビアとすることによって、エレクトロマイグレーション耐性に優れる多層配線構造を構成することが可能である。
【００２３】
【発明の実施の形態】
ここで、図２及び図３を参照して、本発明の第１の実施の形態のカーボンナノチューブビアの製造工程を説明する。
なお、各図は、工程要所における半導体集積装置の要部断面図である。
図２（ａ）参照
まず、ＦＥＴ等の能動素子を形成したシリコン基板１１上にＳｉＯ₂膜１２を介して、スパッタリング法によって厚さが、例えば、１００ｎｍのＣｕ膜を堆積させたのち、所定の配線パターンの形状を有するレジストパターン（図示を省略）をマスクとしてイオンエッチングを用いて露出するＣｕ膜をエッチングすることによってＣｕ配線１３を形成する。
【００２４】
次いで、ビアを形成する領域に例えば、２μｍ×２μｍの開口部を有するレジストパターン１４を形成したのち、スパッタリング法を用いて厚さが、例えば、２ｎｍのＴｉ膜１５，１６を堆積させる。
【００２５】
図２（ｂ）参照
次いで、リフトオフ法によってレジストパターン１４とともに、不要なＴｉ膜１６を除去して、ビア形成領域のみに選択的にＴｉ膜１５を残存させたのち、酸素プラズマに晒すことによってＴｉ膜１５の表面を酸化して厚さが１〜２ｎｍのＴｉ酸化膜１７を形成する。
【００２６】
図２（ｃ）参照
次いで、蒸着法を用いて、全面にカーボンナノチューブの成長の触媒となるＦｅ微粒子１８を堆積させる。
なお、この場合のＦｅ微粒子の粒径は例えば、２０ｎｍである。
【００２７】
図２（ｄ）参照
次いで、窒素ガス雰囲気中で、例えば、９００℃において１時間の熱処理を行うことによって、Ｔｉ酸化膜１７以外の領域に堆積したＦｅ微粒子１８を深さ方向に拡散させてＦｅ拡散粒子１９をＣｕ配線１３内、ＳｉＯ₂膜１２内、或いは、シリコン基板１１内へ追いやる。
この時、Ｔｉ酸化膜１７の膜厚は１〜２ｎｍであるので、Ｆｅの拡散に対する拡散バリアとなり、Ｆｅ微粒子１８はＴｉ酸化膜１７上に残存する。
【００２８】
図３（ｅ）参照
次いで、ＣＨ₄＋Ｈ₂を原料ガスとして熱ＣＶＤ法を用いて、基板加熱温度を８００〜９００℃とした状態で、基板に２００Ｖの電圧を印加して垂直方向の電界を形成した状態でＦｅ微粒子１８を触媒としてカーボンナノチューブ２０を垂直方向に例えば、１μｍ程度の長さに成長させる。
なお、カーボンナノチューブ２０の長さは成長時間で制御可能である。
【００２９】
図３（ｆ）参照
次いで、全面に低誘電率（ｌｏｗ−ｋ）膜であるＢＣＢ樹脂をスピン塗布によって、１μｍの厚さで成膜させて層間絶縁膜２１とする。
このとき、カーボンナノチューブ２０の先端部分が層間絶縁膜２１上に露出する厚みである必要がある。
【００３０】
図３（ｇ）参照
次いで、スパッタ法を用いて全面に厚さが、例えば、１００ｎｍのＣｕ膜を堆積させたのち、複数箇所に成長させたカーボンナノチューブ２０を結ぶ配線パターンの形状を有するレジストパターン（図示を省略）をマスクとしてイオンエッチングを用いて露出するＣｕ膜をエッチングすることによって上層Ｃｕ配線２２を形成する。
この工程を必要とする層数だけ繰り返すことによって、カーボンナノチューブ２０をビアとして用いた半導体集積回路装置が完成する。
【００３１】
この様に、本発明の第１の実施の形態においては、触媒金属を堆積させたのち、不必要な領域の触媒金属は熱拡散によって深さ方向に追いやっているので、ビア形成領域のみに選択的にカーボンナノチューブ２０を成長させることができる。
【００３２】
また、Ｔｉ酸化膜１７の膜厚は１〜２ｎｍであるので、このＴｉ酸化膜１７を介してトンネル電流が流れ、このカーボンナノチューブ２０を介して下層側のＣｕ配線１３と上層Ｃｕ配線２２とを電気的に導通させることができる。
【００３３】
次に、図４及び図５を参照して、本発明の第２の実施の形態のカーボンナノチューブビアの製造工程を説明する。
なお、各図は、工程要所における半導体集積装置の要部断面図である。
図４（ａ）参照
まず、上記の第１の実施の形態と同様に、ＦＥＴ等の能動素子を形成したシリコン基板１１上にＳｉＯ₂膜１２を介して、スパッタリング法によって厚さが、例えば、１００ｎｍのＣｕ膜を堆積させたのち、所定の配線パターンの形状を有するレジストパターン（図示を省略）をマスクとしてイオンエッチングを用いて露出するＣｕ膜をエッチングすることによってＣｕ配線１３を形成する。
【００３４】
次いで、ビアを形成する領域に例えば、２μｍ×２μｍの開口部を有するレジストパターン１４を形成したのち、スパッタリング法を用いて厚さが、例えば、２ｎｍのＴｉ膜１５，１６を堆積させる。
【００３５】
図４（ｂ）参照
次いで、リフトオフ法によってレジストパターン１４とともに、不要なＴｉ膜１６を除去して、ビア形成領域のみに選択的にＴｉ膜１５を残存させたのち、ＡＦＭのカンチレバー２３を陰極とし電源２４によって大気中の水分を介して電流を流すことによって、Ｔｉ膜１５の表面の一部を局部的に陽極酸化させて厚さが１〜２ｎｍのＴｉ酸化膜２５を形成する。
この場合、Ｔｉ酸化膜２５の大きさは、ナノスケールで微細化することが可能であり、例えば、直径或いは一辺が２０ｎｍの大きさとする。
【００３６】
図４（ｃ）参照
以降は、上記の第１の実施の形態と同様に、蒸着法を用いて、全面にカーボンナノチューブの成長の触媒となるＦｅ微粒子１８を堆積させる。
【００３７】
図４（ｄ）参照
次いで、窒素ガス雰囲気中で、例えば、９００℃において１時間の熱処理を行うことによって、Ｔｉ酸化膜２５以外の領域に堆積したＦｅ微粒子１８を深さ方向に拡散させてＦｅ拡散粒子１９をＣｕ配線１３内、ＳｉＯ₂膜１２内、或いは、シリコン基板１１内へ追いやるとともに、Ｔｉ酸化膜２５上にのみＦｅ微粒子１８を残存させる。
なお、この時、Ｔｉ膜１５上に堆積したＦｅ微粒子１８は、Ｃｕ配線１３或いはＴｉ膜１５の内部へ拡散することになる。
【００３８】
図５（ｅ）参照
次いで、ＣＨ₄＋Ｈ₂を原料ガスとして熱ＣＶＤ法を用いて、基板加熱温度を８００〜９００℃とした状態で、基板に２００Ｖの電圧を印加して垂直方向の電界を形成した状態でＦｅ微粒子１８を触媒としてカーボンナノチューブ２０を垂直方向に例えば、１μｍ程度の長さに成長させる。
この時、Ｔｉ酸化膜２５の大きさを直径或いは一辺が２０ｎｍの大きさとしているので、１本のカーボンナノチューブ２６のみが成長することになる。
【００３９】
図５（ｆ）参照
次いで、全面に低誘電率（ｌｏｗ−ｋ）膜であるＢＣＢ樹脂をスピン塗布によって、１μｍの厚さで成膜させて層間絶縁膜２１とする。
このとき、カーボンナノチューブ２０の先端部分が層間絶縁膜２１上に露出する厚みである必要がある。
【００４０】
図５（ｇ）参照
次いで、スパッタ法を用いて全面に厚さが、例えば、１００ｎｍのＣｕ膜を堆積させたのち、複数箇所に成長させたカーボンナノチューブ２０を結ぶ配線パターンの形状を有するレジストパターン（図示を省略）をマスクとしてイオンエッチングを用いて露出するＣｕ膜をエッチングすることによって上層Ｃｕ配線２２を形成する。
この工程を必要とする層数だけ繰り返すことによって、カーボンナノチューブ２０をビアとして用いた半導体集積回路装置が完成する。
【００４１】
この様に、本発明の第２の実施の形態においては、Ｔｉ酸化膜２５をカンチレバーを用いた陽極酸化によって形成しているので、Ｔｉ酸化膜２５の大きさをナノスケールにすることができ、それによって、カーボンナノチューブ２０の成長本数を１本のみとすることができるので、通常のリソグラフィー工程では困難な超微細な配線パターンからなる多層配線構造の形成が可能になる。
【００４２】
また、この場合もＴｉ酸化膜２５の膜厚は１〜２ｎｍであるので、このＴｉ酸化膜２５を介してトンネル電流が流れ、このカーボンナノチューブ２０を介して下層側のＣｕ配線１３と上層Ｃｕ配線２２とを電気的に導通させることができる。
【００４３】
以上、本発明の各実施の形態を説明したが、本発明は各実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、触媒金属の微粒子を用いているが、微粒子の限られるものではなく、スパッタリング法によって、例えば、２原子層程度の厚さに堆積させた膜でも良いものであり、この場合も、Ｔｉ酸化膜以外の領域に堆積した触媒金属層は熱拡散により深さ方向に拡散して表面からは消失する。
【００４４】
また、上記の各実施の形態においては、触媒金属としてＦｅを用いているが、Ｆｅに限られるものではなく、Ｃｏ或いはＮｉを用いても良いものであり、この場合も微粒子として用いても良いし、原子層レベルの膜として用いても良いものである。
【００４５】
また、上記の各実施の形態においては、拡散バリアをＴｉ酸化膜によって形成しているが、Ｔｉ酸化膜に限られるものではなく、Ｔａ、Ｐｒ、Ｈｆ、Ｚｒ、及び、Ｐｄ等の金属膜を酸化させた金属酸化膜を用いても良いものである。
【００４６】
また、上記の各実施の形態においては、薄い酸化膜を精度良く形成することが困難であるため金属膜を成膜したのち酸化させているが、成膜精度が高まった場合には、直接金属酸化膜を成膜しても良いことは言うまでもない。
【００４７】
また、上記の各実施の形態においては、金属薄膜の表面のみを酸化しているが、金属薄膜を１ｎｍ以下に精度良く成膜できる場合には、金属薄膜を全て膜厚方向に全て酸化しても良いものであり、その場合にもトンネル電流を流すことは可能である。
【００４８】
また、拡散バリアは金属酸化膜に限られるものではなく、窒化膜を用いても良いものであり、Ｓｉ薄膜或いは金属薄膜の表面を窒素雰囲気中で直接窒化することによって、ＳｉＮ、ＴｉＮ、或いは、ＴａＮを形成して拡散バリアとしても良いものである。
【００４９】
また、上記の各実施の形態においては、配線をＣｕによって形成しているが、純粋なＣｕに限られるものではなく、Ｃｕ合金等を用いても良いものであり、さらには、Ａｌ或いはＡｕ等の低比抵抗材料を用いても良いものである。
【００５０】
また、上記の第２の実施の形態においては、カーボンナノチューブを１本のみ成長させているが、この様な選択酸化を用いた場合も１本に限られるものではなく、複数本成長させても良いものである。
【００５１】
また、上記の第２の実施の形態においては、陽極酸化させる際の陰極としてＡＦＭ（原子間力顕微鏡）の導電性カンチレバーを用いているが、ＳＴＭ（走査型トンネル顕微鏡）の探針を陰極として用いても良いものである。
【００５２】
また、上記の各実施の形態においては、カーボンナノチューブとして説明しているが、厳密な意味でのカーボンナノチューブである必要はなく、カーボンナノチューブとフラーレンの混在した柱状カーボン構造物でも良いものである。
【００５３】
また、上記の各実施の形態においては、カーボンナノチューブを熱ＣＶＤ法によって成長させているが、熱ＣＶＤ法に限られるものではなく、プラズマＣＶＤ法等の他の成長方法を用いても良いものである。
【００５４】
また、上記の各実施の形態においては、半導体集積回路装置の多層配線工程として説明しているが、半導体集積回路装置に限られるものではなく、光偏向素子或いは光変調素子等を集積化した強誘電体を用いた光集積回路装置等の他の電子デバイスの多層配線構造の製造工程をも対象とするものである。
【００５５】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１）耐拡散膜パターン４を設けた基板１全面に触媒金属５を堆積したのち、熱処理を行うことにより前記耐拡散膜パターン４以外の領域に存在する触媒金属５のみを深さ方向に拡散させ、次いで、前記耐拡散膜パターン４上に拡散せずに残った触媒金属５を起点に柱状カーボン構造物６を選択的に成長させることを特徴とする柱状カーボン構造物の選択成長方法。
（付記２）上記耐拡散膜パターン４が、金属薄膜パターン３の少なくとも表面を酸化して形成した金属酸化物からなることを特徴とする付記１記載の柱状カーボン構造物の選択成長方法。
（付記３）基板１上に設けた金属薄膜パターン３を選択的に陽極酸化することによって金属酸化物からなる耐拡散膜パターン４を形成したのち、全面に触媒金属５を堆積させ、次いで、熱処理を行うことにより前記耐拡散膜パターン４以外の領域に存在する触媒金属５のみを深さ方向に拡散させたのち、前記耐拡散膜パターン４上に拡散せずに残った触媒金属５を起点に柱状カーボン構造物６を選択的に成長させることを特徴とする柱状カーボン構造物の選択成長方法。
（付記４）上記陽極酸化工程において、最先端部の直径が２０ｎｍ以下の針状先端部を有する導電部材を介して電圧を印加することを特徴とする付記３記載の柱状カーボン構造物の選択成長方法。
（付記５）耐拡散膜パターン４と、前記耐拡散膜パターン４上に形成された触媒金属５と、前記耐拡散膜パターン４以外の領域において深さ方向に拡散した触媒金属９と、前記耐拡散膜パターン４上において前記触媒金属５を起点に形成された柱状カーボン構造物６とを有することを特徴とする電子デバイス。
（付記６）基板１上に形成された金属配線パターン２と、前記金属配線パタ−ン上に形成された耐拡散膜パターン４と、前記耐拡散膜パターン４上に形成された触媒金属５と、前記耐拡散膜パターン４以外の領域において深さ方向に拡散した触媒金属９と、前記耐酸化膜パターン上において前記触媒金属５を起点に形成された柱状カーボン構造物６とを有することを特徴とする電子デバイス。
（付記７）上記耐拡散膜の膜厚が、１〜２ｎｍであることを特徴とする付記５または６に記載の電子デバイス。
（付記８）上記耐拡散膜が、Ｔｉ、Ｔａ、Ｐｒ、Ｈｆ、Ｚｒ、及び、Ｐｄよりなる群より選ばれる金属元素の酸化物であることを特徴とする付記５乃至７のいずれか１に記載の電子デバイス。
（付記９）上記金属配線パターン２は、Ｃｕ、Ａｌ、或いは、Ａｕよりなる群より金属元素からなり、且つ、前記触媒金属５はＮｉ、Ｆｅ、或いは、Ｃｏのいずれかであることを特徴とする付記５乃至８のいずれか１に記載の電子デバイス。
（付記１０）上記柱状カーボン構造物６が、半導体集積回路装置を構成する上下の金属配線パターン２，８を接続するカーボンナノチューブビアであることを特徴とする付記５乃至９のいずれか１に記載の電子デバイス。
【００５６】
【発明の効果】
本発明によれば、カーボンナノチューブ等の柱状カーボン構造物を選択的に成長させる際に、不要な領域に堆積した触媒金属を熱拡散により基板の深さ方向へ追いやって表面からは消失させているので、不所望な位置に柱状カーボン構造物が成長することはなく、それによって、エレクトロマイグレーション耐性に優れた多層配線構造を精度良く形成することができ、ひいては、超高集積度の半導体集積回路装置の実現に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の製造工程の説明図である。
【図４】本発明の第２の実施の形態の途中までの製造工程の説明図である。
【図５】本発明の第２の実施の形態の図４以降の製造工程の説明図である。
【図６】従来のカーボンナノチューブビアの説明図である。
【符号の説明】
１基板
２金属配線パターン
３金属薄膜パターン
４耐拡散膜パターン
５触媒金属
６柱状カーボン構造物
７層間絶縁膜
８金属配線パターン
９拡散した触媒金属
１１シリコン基板
１２ＳｉＯ₂膜
１３Ｃｕ配線
１４レジストパターン
１５Ｔｉ膜
１６Ｔｉ膜
１７Ｔｉ酸化膜
１８Ｆｅ微粒子
１９Ｆｅ拡散粒子
２０カーボンナノチューブ
２１層間絶縁膜
２２上層Ｃｕ配線
２３カンチレバー
２４電源
２５Ｔｉ酸化膜
２６カーボンナノチューブ
３１シリコン基板
３２ＳｉＯ₂膜
３３Ｃｕ配線
３４触媒金属パターン
３５カーボンナノチューブ
３６層間絶縁膜
３７上層Ｃｕ配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for selective growth of a columnar carbon structure and an electronic device. For example, in order to improve wiring electromigration resistance in a via hole portion connecting wirings of multilayer wirings used in a semiconductor integrated circuit device represented by SiULSI. In particular, the present invention relates to a method for selectively growing a columnar carbon structure characterized by a multilayer wiring structure using carbon nanotubes and an electronic device.
[0002]
[Prior art]
In wirings used in semiconductor integrated circuit devices typified by SiULSI, it is important to reduce the resistance of wiring materials as the wiring rules are reduced. In recent years, lower resistance Cu has been used as an alternative to conventional Al wiring. In this case, multilayer Cu wiring is formed on a silicon substrate via an interlayer insulating film.
[0003]
In this semiconductor integrated circuit device having a multilayer Cu wiring structure, a low dielectric constant (low-k) film such as a BCB (benzocyclobutene) resin is used as an interlayer insulating film in order to reduce the capacitance between wirings. Are connected by Cu embedded in the via hole.
[0004]
In the case of such a multilayer wiring structure, although low resistance Cu is used as a metal material, voids are formed in Cu due to electromigration due to current concentration in the miniaturized via hole portion. It may be generated to increase resistance, or in an extreme case, it may be disconnected.
[0005]
In order to solve such a problem caused by electromigration, it is solved by applying a wiring material having a large allowable current density against electromigration, and carbon nanotube is one of the candidates.
[0006]
Carbon nanotubes are materials whose electronic structure is metallic or semiconducting depending on their structure, and the allowable current density for electromigration of metallic carbon nanotubes is 10 ⁸ A / cm ² and 10 ⁶ A of Cu. It is known to have excellent physical properties that are two orders of magnitude larger than / cm ² .
Also, structurally, carbon nanotubes are characterized by being close to a diamond structure and excellent in heat resistance.
[0007]
Here, the configuration of a semiconductor integrated circuit device in which carbon nanotubes are applied to the vertical wiring portions will be described with reference to FIG.
6 is a cross-sectional view showing the structure of a conventionally proposed carbon nanotube, in which a Cu wiring 33 is formed on a silicon substrate 31 on which a device such as an FET is formed via a SiO ₂ film 32, A catalytic metal pattern 34 made of Fe, Co, Ni, or the like is formed on the planned vertical wiring portion by vapor deposition / lift-off using a resist pattern by photolithography.
[0008]
Next, carbon nanotubes are formed in the electric field direction, that is, in the vertical direction, using the catalytic metal pattern formed in the vertical wiring plan portion as a catalyst by forming a film while applying an electric field in the vertical direction using a thermal CVD method or a plasma CVD method. Grow 35.
[0009]
Next, a BCB (benzocyclobutene) resin having a relative dielectric constant of 2.8 is applied to form an interlayer insulating film 36. Then, a Cu film is deposited again, and then a plurality of carbon nanotubes 35 are connected. Thus, upper layer Cu wiring 37 is formed by patterning by ion etching.
By repeating such a process as many times as necessary, it is possible to realize a semiconductor integrated circuit device having excellent electromigration resistance.
[0010]
[Problems to be solved by the invention]
However, this method has a problem that particulate catalyst metal residue generated in the lift-off process for forming the catalyst metal pattern contaminates the surface, and carbon nanotubes grow from the catalyst metal residue. Cause.
[0011]
Further, when the degree of integration of the semiconductor integrated circuit device further increases, the wiring rules are further reduced, and it is difficult to form a catalytic metal pattern for growing micro vias made of carbon nanotubes by resist patterning by photolithography. May occur.
[0012]
Accordingly, an object of the present invention is to selectively form a columnar carbon structure such as a carbon nanotube only at a necessary portion.
[0013]
[Means for Solving the Problems]
FIG. 1 is a block diagram showing the principle of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
In order to achieve the above object, the present invention is a method of selectively growing columnar carbon structures 6 by depositing a catalytic metal 5 on the entire surface of a substrate 1 provided with a diffusion resistant film pattern 4 and then performing a heat treatment. Only the catalyst metal 5 existing in the region other than the diffusion-resistant film pattern 4 is diffused in the depth direction, and then the columnar carbon structure starts from the catalyst metal 5 remaining without being diffused on the diffusion-resistant film pattern 4 6 is grown selectively.
[0014]
In this way, by depositing the catalyst metal 5 and then applying heat treatment, only the catalyst metal 5 existing in the region other than the diffusion resistant film pattern 4 can be diffused in the depth direction. The metal 9 does not become a growth nucleus of the columnar carbon structure 6, and the columnar carbon structure 6 can be grown only on the diffusion-resistant film pattern 4.
[0015]
Thus, by not using the lift-off method, the surface is not contaminated by the particulate catalyst metal residue, and the columnar carbon structure 6 can be grown only in a necessary portion.
In addition, since the particle-like catalyst metal residue has the same diameter or film thickness as the catalyst metal pattern, only the particle-like catalyst metal residue does not disappear by diffusion due to the heat treatment.
[0016]
In this case, the diffusion-resistant film pattern 4 may be either an oxide film or a nitride film, but using a metal oxide formed by oxidizing at least the surface of the metal thin film pattern 3 facilitates the manufacture of a thin diffusion-resistant film. It is suitable from the viewpoint and may be obtained by oxidizing all of the metal thin film pattern 3.
[0017]
The anti-diffusion film pattern 4 is a metal thin film pattern 3 provided on the substrate 1, for example, the diameter of the most advanced part such as a cantilever of a scanning probe microscope represented by an AFM (atomic force microscope) or the like is 20 nm or less. It may be formed by selective anodization by applying a voltage through a conductive member having a needle-like tip portion, so that only a very small number of columnar carbon structures 6 such as one can be formed. Can be selectively grown, and a via can be formed for the ultrafine wiring pattern 2.
[0018]
The present invention also relates to a diffusion resistant film pattern 4, a catalyst metal 5 formed on the diffusion resistant film pattern 4, and a catalyst diffused in a depth direction in a region other than the diffusion resistant film pattern 4 in an electronic device. It has a metal 9 and a columnar carbon structure 6 formed on the diffusion-resistant film pattern 4 starting from the catalyst metal 5.
[0019]
In this case, the diffusion-resistant film pattern 4 may be formed on the substrate 1 or may be formed on the metal wiring pattern 2 formed on the substrate 1. By setting the thickness to 1 to 2 nm, the diffusion resistance to the catalyst metal 5 can be maintained, and electrical conduction by a tunnel current can be achieved.
[0020]
The diffusion resistant film is preferably an oxide of a metal element selected from the group consisting of Ti, Ta, Pr, Hf, Zr, and Pd that can be easily oxidized.
[0021]
Further, the metal wiring pattern 2 is preferably a metal from the group consisting of Cu, Al, or Au, which is excellent in low resistance, and the catalyst metal 5 is preferably any one of Ni, Fe, or Co. It is.
[0022]
In the present invention, the columnar carbon structure 6 is not limited to a pure carbon nanotube, and the electronic device is not limited to a semiconductor integrated circuit device, such as an optical integrated circuit device using a ferroelectric. The present invention is also applicable to other electronic devices. By using the columnar carbon structure 6 as a via for connecting the upper and lower metal wiring patterns 2 and 8 provided via the interlayer insulating film 7, electromigration resistance is improved. It is possible to configure an excellent multilayer wiring structure.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Here, with reference to FIG.2 and FIG.3, the manufacturing process of the carbon nanotube via | veer of the 1st Embodiment of this invention is demonstrated.
Each drawing is a cross-sectional view of the main part of the semiconductor integrated device at a process point.
2A. First, after a Cu film having a thickness of, for example, 100 nm is deposited on a silicon substrate 11 on which an active element such as an FET is formed by a sputtering method through a SiO ₂ film 12, a predetermined thickness is deposited. The Cu wiring 13 is formed by etching the exposed Cu film by ion etching using a resist pattern (not shown) having a wiring pattern shape as a mask.
[0024]
Next, after forming a resist pattern 14 having, for example, a 2 μm × 2 μm opening in a region where a via is to be formed, Ti films 15 and 16 having a thickness of, for example, 2 nm are deposited by sputtering.
[0025]
Next, referring to FIG. 2B, the unnecessary Ti film 16 is removed together with the resist pattern 14 by the lift-off method, and the Ti film 15 is selectively left only in the via formation region, and then exposed to oxygen plasma. The surface of the film 15 is oxidized to form a Ti oxide film 17 having a thickness of 1 to 2 nm.
[0026]
Next, referring to FIG. 2C, Fe fine particles 18 serving as a catalyst for growing carbon nanotubes are deposited on the entire surface by vapor deposition.
In this case, the particle diameter of the Fe fine particles is, for example, 20 nm.
[0027]
Next, referring to FIG. 2D, by performing a heat treatment at 900 ° C. for 1 hour in a nitrogen gas atmosphere, the Fe fine particles 18 deposited in the region other than the Ti oxide film 17 are diffused in the depth direction to form Fe. The diffusion particles 19 are driven into the Cu wiring 13, the SiO ₂ film 12, or the silicon substrate 11.
At this time, since the thickness of the Ti oxide film 17 is 1 to 2 nm, it becomes a diffusion barrier against the diffusion of Fe, and the Fe fine particles 18 remain on the Ti oxide film 17.
[0028]
Next, see FIG. 3E. Next, a vertical electric field is generated by applying a voltage of 200 V to the substrate in a state where the substrate heating temperature is 800 to 900 ° C. using CH ₄ + H ₂ as a source gas and using a thermal CVD method. In the formed state, the carbon nanotubes 20 are grown in the vertical direction to a length of about 1 μm, for example, using the Fe fine particles 18 as a catalyst.
The length of the carbon nanotube 20 can be controlled by the growth time.
[0029]
Next, referring to FIG. 3F, a BCB resin, which is a low dielectric constant (low-k) film, is formed on the entire surface to a thickness of 1 μm by spin coating to form an interlayer insulating film 21.
At this time, the carbon nanotube 20 needs to have a thickness at which the tip portion of the carbon nanotube 20 is exposed on the interlayer insulating film 21.
[0030]
Next, referring to FIG. 3G, a resist pattern having the shape of a wiring pattern that connects carbon nanotubes 20 grown at a plurality of locations after a Cu film having a thickness of, for example, 100 nm is deposited on the entire surface by sputtering. The upper layer Cu wiring 22 is formed by etching the exposed Cu film by ion etching using (not shown) as a mask.
By repeating this process as many times as necessary, a semiconductor integrated circuit device using the carbon nanotubes 20 as vias is completed.
[0031]
As described above, in the first embodiment of the present invention, after depositing the catalyst metal, the catalyst metal in the unnecessary region is driven in the depth direction by thermal diffusion, so that only the via formation region is selected. Thus, the carbon nanotube 20 can be grown.
[0032]
Further, since the thickness of the Ti oxide film 17 is 1 to 2 nm, a tunnel current flows through the Ti oxide film 17, and the Cu wiring 13 on the lower layer side and the upper Cu wiring 22 are connected via the carbon nanotube 20. It can be electrically connected.
[0033]
Next, with reference to FIG. 4 and FIG. 5, the manufacturing process of the carbon nanotube via according to the second embodiment of the present invention will be described.
Each drawing is a cross-sectional view of the main part of the semiconductor integrated device at a process point.
As shown in FIG. 4A, first, as in the first embodiment described above, the thickness of the silicon substrate 11 on which an active element such as an FET is formed via a SiO ₂ film 12 by a sputtering method is, for example, After depositing a 100 nm Cu film, the Cu wiring 13 is formed by etching the exposed Cu film by ion etching using a resist pattern (not shown) having a predetermined wiring pattern shape as a mask.
[0034]
Next, after forming a resist pattern 14 having, for example, a 2 μm × 2 μm opening in a region where a via is to be formed, Ti films 15 and 16 having a thickness of, for example, 2 nm are deposited by sputtering.
[0035]
Next, referring to FIG. 4B, the unnecessary Ti film 16 is removed together with the resist pattern 14 by the lift-off method, and the Ti film 15 is selectively left only in the via formation region, and then the AFM cantilever 23 is used as the cathode. By supplying a current through moisture in the atmosphere by the power supply 24, a part of the surface of the Ti film 15 is locally anodized to form a Ti oxide film 25 having a thickness of 1 to 2 nm.
In this case, the size of the Ti oxide film 25 can be miniaturized on the nanoscale, and for example, the diameter or the side is 20 nm.
[0036]
After referring to FIG. 4C, as in the first embodiment, the Fe fine particles 18 serving as a catalyst for the growth of carbon nanotubes are deposited on the entire surface by using the vapor deposition method.
[0037]
Next, referring to FIG. 4D, by performing a heat treatment at 900 ° C. for 1 hour in a nitrogen gas atmosphere, the Fe fine particles 18 deposited in the region other than the Ti oxide film 25 are diffused in the depth direction to form Fe. The diffusion particles 19 are driven into the Cu wiring 13, the SiO ₂ film 12, or the silicon substrate 11, and the Fe fine particles 18 are left only on the Ti oxide film 25.
At this time, the Fe fine particles 18 deposited on the Ti film 15 are diffused into the Cu wiring 13 or the Ti film 15.
[0038]
Next, refer to FIG. 5E. Next, using a thermal CVD method with CH ₄ + H ₂ as a source gas and a substrate heating temperature of 800 to 900 ° C., a voltage of 200 V is applied to the substrate to generate a vertical electric field. In the formed state, the carbon nanotubes 20 are grown in the vertical direction to a length of about 1 μm, for example, using the Fe fine particles 18 as a catalyst.
At this time, since the size of the Ti oxide film 25 is set to a diameter or a side of 20 nm, only one carbon nanotube 26 grows.
[0039]
Next, referring to FIG. 5F, a BCB resin, which is a low dielectric constant (low-k) film, is formed on the entire surface by spin coating to a thickness of 1 μm to form an interlayer insulating film 21.
At this time, the carbon nanotube 20 needs to have a thickness at which the tip portion of the carbon nanotube 20 is exposed on the interlayer insulating film 21.
[0040]
Next, referring to FIG. 5G, a resist pattern having the shape of a wiring pattern that connects carbon nanotubes 20 grown at a plurality of locations after a Cu film having a thickness of, for example, 100 nm is deposited on the entire surface by sputtering. The upper layer Cu wiring 22 is formed by etching the exposed Cu film by ion etching using (not shown) as a mask.
By repeating this process as many times as necessary, a semiconductor integrated circuit device using the carbon nanotubes 20 as vias is completed.
[0041]
Thus, in the second embodiment of the present invention, since the Ti oxide film 25 is formed by anodic oxidation using a cantilever, the size of the Ti oxide film 25 can be made nanoscale, As a result, the number of carbon nanotubes 20 grown can be limited to one, so that it is possible to form a multilayer wiring structure composed of ultrafine wiring patterns that are difficult in a normal lithography process.
[0042]
Also in this case, since the thickness of the Ti oxide film 25 is 1 to 2 nm, a tunnel current flows through the Ti oxide film 25, and the lower layer Cu wiring 13 and the upper layer Cu wiring pass through the carbon nanotube 20. 22 can be electrically connected to each other.
[0043]
Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications can be made.
For example, in each of the embodiments described above, fine particles of catalytic metal are used. However, the fine particles are not limited, and may be a film deposited to a thickness of about two atomic layers by sputtering, for example. Also in this case, the catalyst metal layer deposited in the region other than the Ti oxide film diffuses in the depth direction by thermal diffusion and disappears from the surface.
[0044]
In each of the above embodiments, Fe is used as the catalyst metal. However, the present invention is not limited to Fe, and Co or Ni may be used. In this case, fine particles may also be used. However, it may be used as a film at the atomic layer level.
[0045]
In each of the above embodiments, the diffusion barrier is formed of a Ti oxide film, but is not limited to the Ti oxide film, and a metal film such as Ta, Pr, Hf, Zr, and Pd is used. An oxidized metal oxide film may be used.
[0046]
In each of the above embodiments, since it is difficult to form a thin oxide film with high precision, the metal film is formed and then oxidized. Needless to say, an oxide film may be formed.
[0047]
In each of the above embodiments, only the surface of the metal thin film is oxidized. However, when the metal thin film can be accurately formed to 1 nm or less, all the metal thin films are oxidized in the film thickness direction. In this case, it is possible to pass a tunnel current.
[0048]
The diffusion barrier is not limited to the metal oxide film, and a nitride film may be used. By directly nitriding the surface of the Si thin film or the metal thin film in a nitrogen atmosphere, SiN, TiN, or TaN may be formed as a diffusion barrier.
[0049]
In each of the above embodiments, the wiring is formed of Cu. However, the wiring is not limited to pure Cu, and a Cu alloy or the like may be used. Furthermore, Al or Au or the like may be used. Alternatively, a low specific resistance material may be used.
[0050]
In the second embodiment, only one carbon nanotube is grown. However, the use of such selective oxidation is not limited to one, and a plurality of carbon nanotubes may be grown. It ’s good.
[0051]
In the second embodiment, the AFM (atomic force microscope) conductive cantilever is used as the cathode for anodizing, but the STM (scanning tunneling microscope) probe is used as the cathode. It may be used.
[0052]
In each of the above embodiments, the carbon nanotube is described. However, the carbon nanotube is not necessarily in a strict sense, and a columnar carbon structure in which carbon nanotubes and fullerenes are mixed may be used.
[0053]
In each of the above embodiments, the carbon nanotubes are grown by the thermal CVD method. However, the present invention is not limited to the thermal CVD method, and other growth methods such as a plasma CVD method may be used. is there.
[0054]
In each of the above embodiments, the multi-layer wiring process of the semiconductor integrated circuit device has been described. However, the present invention is not limited to the semiconductor integrated circuit device, and is a strong integrated optical deflection element or light modulation element. The present invention is also intended for a manufacturing process of a multilayer wiring structure of another electronic device such as an optical integrated circuit device using a dielectric.
[0055]
Here, the detailed features of the present invention will be described again with reference to FIG.
1 again (Appendix 1) After depositing catalytic metal 5 on the entire surface of substrate 1 provided with diffusion-resistant film pattern 4, only catalytic metal 5 existing in a region other than diffusion-resistant film pattern 4 is obtained by performing heat treatment. Columnar carbon structure characterized in that columnar carbon structure 6 is selectively grown starting from catalyst metal 5 remaining without diffusion on diffusion-resistant film pattern 4. Selective growth method.
(Supplementary note 2) The method for selectively growing a columnar carbon structure according to supplementary note 1, wherein the diffusion-resistant film pattern 4 is made of a metal oxide formed by oxidizing at least the surface of the metal thin film pattern 3.
(Additional remark 3) After forming the anti-diffusion film pattern 4 which consists of a metal oxide by selectively anodizing the metal thin film pattern 3 provided on the board | substrate 1, the catalyst metal 5 is deposited on the whole surface, Then, heat processing After diffusing only the catalyst metal 5 existing in the region other than the diffusion-resistant film pattern 4 in the depth direction, the catalyst metal 5 remaining without being diffused on the diffusion-resistant film pattern 4 is used as a starting point. A method for selectively growing a columnar carbon structure, wherein the columnar carbon structure 6 is selectively grown.
(Additional remark 4) In the said anodic oxidation process, a voltage is applied through the electrically-conductive member which has a needle-like front-end | tip part whose diameter of the most advanced part is 20 nm or less, The selective growth of the columnar carbon structure of Additional remark 3 characterized by the above-mentioned Method.
(Supplementary Note 5) Diffusion-resistant film pattern 4, catalyst metal 5 formed on diffusion-resistant film pattern 4, catalyst metal 9 diffused in the depth direction in a region other than diffusion-resistant film pattern 4, and An electronic device comprising a columnar carbon structure 6 formed on the diffusion film pattern 4 with the catalyst metal 5 as a starting point.
(Additional remark 6) The metal wiring pattern 2 formed on the board | substrate 1, the diffusion-resistant film pattern 4 formed on the said metal wiring pattern, and the catalyst metal 5 formed on the said diffusion-resistant film pattern 4, And a catalytic metal 9 diffused in a depth direction in a region other than the diffusion resistant film pattern 4 and a columnar carbon structure 6 formed from the catalytic metal 5 on the oxidation resistant film pattern. And electronic devices.
(Additional remark 7) The film thickness of the said diffusion-resistant film | membrane is 1-2 nm, The electronic device of Additional remark 5 or 6 characterized by the above-mentioned.
(Supplementary note 8) Any one of Supplementary notes 5 to 7, wherein the diffusion-resistant film is an oxide of a metal element selected from the group consisting of Ti, Ta, Pr, Hf, Zr, and Pd. The electronic device described.
(Additional remark 9) The said metal wiring pattern 2 consists of metal elements from the group which consists of Cu, Al, or Au, and the said catalyst metal 5 is either Ni, Fe, or Co, It is characterized by the above-mentioned. The electronic device according to any one of supplementary notes 5 to 8.
(Additional remark 10) The said columnar carbon structure 6 is a carbon nanotube via which connects the upper and lower metal wiring patterns 2 and 8 which comprise a semiconductor integrated circuit device, Any one of Additional remark 5 thru | or 9 characterized by the above-mentioned. Electronic devices.
[0056]
【The invention's effect】
According to the present invention, when a columnar carbon structure such as a carbon nanotube is selectively grown, the catalyst metal deposited in an unnecessary region is chased in the depth direction of the substrate by thermal diffusion and disappears from the surface. Therefore, the columnar carbon structure does not grow at an undesired position, whereby a multi-layer wiring structure excellent in electromigration resistance can be formed with high accuracy, and as a result, a semiconductor integrated circuit device having an extremely high degree of integration. The place that contributes to the realization of
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is an explanatory diagram of the manufacturing process up to the middle of the first embodiment of the present invention.
FIG. 3 is an explanatory diagram of the manufacturing process from FIG. 2 onward according to the first embodiment of the present invention.
FIG. 4 is an explanatory diagram of the manufacturing process up to the middle of the second embodiment of the present invention.
FIG. 5 is an explanatory diagram of the manufacturing process after FIG. 4 according to the second embodiment of the present invention.
FIG. 6 is an explanatory diagram of a conventional carbon nanotube via.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate 2 Metal wiring pattern 3 Metal thin film pattern 4 Diffusion resistant film pattern 5 Catalytic metal 6 Columnar carbon structure 7 Interlayer insulating film 8 Metal wiring pattern 9 Diffusion catalytic metal 11 Silicon substrate 12 SiO ₂ film 13 Cu wiring 14 Resist pattern 15 Ti film 16 Ti film 17 Ti oxide film 18 Fe fine particles 19 Fe diffusion particles 20 Carbon nanotubes 21 Interlayer insulating film 22 Upper layer Cu wiring 23 Cantilever 24 Power supply 25 Ti oxide film 26 Carbon nanotube 31 Silicon substrate 32 SiO ₂ film 33 Cu wiring 34 Catalyst Metal pattern 35 Carbon nanotube 36 Interlayer insulating film 37 Upper layer Cu wiring

Claims

After depositing the catalyst metal on the entire surface of the substrate provided with the diffusion resistant film pattern, heat treatment is performed to diffuse only the catalyst metal existing in the region other than the diffusion resistant film pattern in the depth direction, and then the diffusion resistant film A method for selectively growing a columnar carbon structure, wherein a columnar carbon structure is selectively grown from a catalyst metal remaining without being diffused on a pattern.

A diffusion-resistant film pattern made of a metal oxide is formed by selectively anodizing a metal thin film provided on a substrate, and then a catalyst metal is deposited on the entire surface, and then heat treatment is performed to form the diffusion-resistant film pattern. After only the catalytic metal existing in the region other than the above is diffused in the depth direction, the columnar carbon structure is selectively grown from the catalytic metal remaining without being diffused on the diffusion resistant film pattern. A selective growth method for columnar carbon structures.

A diffusion-resistant film pattern; a catalyst metal formed on the diffusion-resistant film pattern; a catalyst metal diffused in a depth direction in a region other than the diffusion-resistant film pattern; and the catalyst metal on the diffusion-resistant film pattern. An electronic device comprising a columnar carbon structure formed at a starting point.

The electronic device according to claim 3, wherein the diffusion-resistant film has a thickness of 1 to 2 nm.

5. The electronic device according to claim 3, wherein the diffusion-resistant film is an oxide of a metal element selected from the group consisting of Ti, Ta, Pr, Hf, Zr, and Pd.