JP4120305B2 - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP4120305B2 JP4120305B2 JP2002216583A JP2002216583A JP4120305B2 JP 4120305 B2 JP4120305 B2 JP 4120305B2 JP 2002216583 A JP2002216583 A JP 2002216583A JP 2002216583 A JP2002216583 A JP 2002216583A JP 4120305 B2 JP4120305 B2 JP 4120305B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gap
- pixel
- pixel portion
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Optical Filters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶表示素子は、液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、各行の画素電極群に沿わせてその側方に形成され、各行のＴＦＴにそれぞれゲート信号を供給する複数のゲート配線と、各列の画素電極群に沿わせてその側方に形成され、各列のＴＦＴにそれぞれデータ信号を供給する複数のデータ配線とが設けられ、第２の基板の内面に対向電極が設けられた構成となっている。
【０００３】
なお、前記一対の基板は、前記複数の画素電極がマトリックス状に配列した表示エリアを囲む枠状シール材を介して接合されており、前記液晶層は、前記一対の基板間の前記枠状シール材により囲まれた領域に、前記枠状シール材の一辺を部分的に欠落させて形成された液晶注入口から真空注入法により液晶を充填することにより形成されている。
【０００４】
【発明が解決しようとする課題】
ところで、前記液晶表示素子の液晶層厚（画素部の液晶層厚）は、従来、４μｍ〜５μｍに設定されていたが、最近では、液晶表示素子の応答速度を速くするために、液晶層厚を例えば１，５μｍ程度に小さくすることが望まれている。
【０００５】
しかし、従来の液晶表示素子は、液晶層厚を小さくすると、一対の基板間に液晶を充填する際に、前記基板の内面上に付着している不純物が前記画素電極に対応する画素部内の一点に集まり、その部分に点状の表示欠陥を発生するという問題をもっている。
【０００６】
この発明は、画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくし、良好な表示品質と高速応答性を得ることができる液晶表示素子を提供することを目的としたものである。
【０００７】
【課題を解決するための手段】
この発明の液晶表示素子は、液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、各行の画素電極群に沿わせてその側方に形成され、各行の薄膜トランジスタにそれぞれゲート信号を供給する複数のゲート配線と、各列の画素電極群に沿わせてその側方に形成され、各列の薄膜トランジスタにそれぞれデータ信号を供給する複数のデータ配線とが設けられ、第２の基板の内面に対向電極が設けられ、前記第１と第２の基板間に、前記対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されていることを特徴とする。
【０００８】
この液晶表示素子は、前記第１と第２の基板間に、対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されているため、液晶層厚を小さくするために前記画素部のギャップを小さくしたときの一対の基板間への液晶充填時の液晶の流れを、前記画素部とその周囲の画素間部のうち、まずギャップの小さい画素部に液晶が満たされ、その後に、基板間ギャップの大きい画素間部に液晶が満たされるようにすることができる。
【０００９】
そして、前記基板の内面上の不純物は、基板間を流れる液晶流の先端に付着して液晶の流れ方向に運ばれ、前記画素部とその周囲の画素間部のうち、液晶が遅れて満たされる部分、つまり周囲から液晶が流入する部分に集まるが、この発明の液晶表示素子では、液晶が上記のような流れで基板間に充填されるため、前記不純物は、前記画素間部に集まる。
【００１０】
そのため、この液晶表示素子によれば、画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくすることができ、したがって、良好な表示品質と高速応答性を得ることができる。
【００１１】
このように、この発明の液晶表示素子は、前記第１と第２の基板間に、前記対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されているので、前記画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくし、良好な表示品質と高速応答性を得るようにしたものである。
【００１２】
この液晶表示素子において、前記画素間部の基板間ギャップは、前記ゲート配線及びデータ配線に対応する部分を含んで前記画素部のギャップよりも大きく設定するのが望ましい。
【００１３】
また、この液晶表示素子において、前記画素部と画素間部の基板間ギャップは、前記第１と第２の一方の基板の内面に、複数の画素部にそれぞれ対応する形状に形成され、前記画素部のギャップを前記画素間部の基板間ギャップより小さくするためのギャップ調整膜を設けることにより、前記画素部と画素間部とのギャップ差を前記ギャップ調整膜の膜厚によって任意に設定することができる。
【００１４】
その場合、前記ギャップ調整膜は、複数の画素部にそれぞれ対応する形状に形成された無色の透明膜、あるいはカラーフィルタからなり、前記カラーフィルタ上には対向電極が形成されることが好ましい。
【００１５】
【発明の実施の形態】
図１はこの発明の一実施例を示す液晶表示素子の一部切開平面図、図２は前記液晶表示素子のシール部の拡大断面図、図３は前記液晶表示素子の画素部とＴＦＴ部の拡大断面図、図４は前記液晶表示素子のゲート配線部の拡大断面図、図５は前記液晶表示素子のデータ配線部の拡大断面図である。
【００１６】
なお、この液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるものであり、カラーフィルタは備えていない。
【００１７】
この液晶表示素子は、ＴＦＴ（薄膜トランジスタ）をアクティブ素子とするアクティブマトリックス型液晶表示素子であり、液晶層２０を挟んで対向する第１と第２の一対の基板１，２のうち、第１の基板、例えば光の入射側（図２〜図５において下側）である後側の基板（以下、後基板と言う）１の第２の基板２に対向する内面に、表示エリア内に行方向及び列方向にマトリックス状に配列させて形成された複数の透明な画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、各行の画素電極群に沿わせてその側方に形成され、各行のＴＦＴ４にそれぞれゲート信号を供給する複数のゲート配線１０と、各列の画素電極群に沿わせてその側方に形成され、各列のＴＦＴ４にそれぞれデータ信号を供給する複数のデータ配線１１とが設けられている。
【００１８】
前記ＴＦＴ４は、図３に示したように、後基板１の基板面に形成されたゲート電極５と、このゲート電極５の上に形成されたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、前記ｉ型半導体膜７の両側部の上に図示しないｎ型半導体膜を介して形成されたソース電極８およびドレイン電極９とからなっている。
【００１９】
なお、前記ＴＦＴ４のゲート絶縁膜６は、後基板１の内面全体にわたって形成されており、このゲート絶縁膜６の上に前記複数の画素電極３が形成され、これらの画素電極３に、その画素電極に対応するＴＦＴ４のソース電極８が接続されている。
【００２０】
また、前記複数のゲート配線１０とゲート配線１１のうち、ゲート配線１０は、前記後基板１の基板面に前記ＴＦＴ４のゲート電極５と一体に形成され、前記ゲート絶縁膜６により覆われている。
【００２１】
一方、ゲート配線１１は、前記ゲート絶縁膜６の上に形成されており、前記ＴＦＴ４のドレイン電極９につながっている。
【００２２】
さらに、この後基板１の内面には、前記複数のＴＦＴ４と前記複数のデータ配線１１を覆って、前記複数の画素電極３に対応する複数の開口を有する格子膜状のオーバーコート絶縁膜１２が設けられている。
【００２３】
なお、前記後基板１は、その一端縁と一側縁とにそれぞれ、前基板２の外方に突出する張出し部を有しており、前記複数のゲート配線１０の一端は、前記一端縁の張出し部に導出され、前記複数のデータ配線１１の一端は、前記一側縁の張出し部に導出されている。
【００２４】
そして、前記複数のゲート配線１０の導出端と前記複数のデータ配線１１の導出端にはそれぞれ駆動回路接続用の端子部が形成されており、前記データ配線１０の端子部は、その上のゲート絶縁膜６及びオーバーコート絶縁膜１２に開口を形成することにより露出され、前記データ配線１１の端子部は、その上のオーバーコート絶縁膜１２に開口を形成することにより露出されている。
【００２５】
さらに、この後基板１の液晶層２０と接する面には、前記複数の画素電極３を覆って配向膜１３が設けられている。
【００２６】
一方、第２の基板、つまり光の出射側（図２〜図５において上側）である前側の基板（以下、前基板と言う）２の前記後基板１に対向する内面には、その基板面に、前記複数の画素電極３に対応する複数の画素部を除く領域に対応させて遮光膜１４が形成されるとともに、前記画素部にそれぞれ対応させてギャップ調整膜１７が設けられており、前記遮光膜１４とギャップ調整膜１７を覆って、前記複数の画素電極３に対向する一枚膜状の透明な対向電極１５が設けられており、さらに、液晶層２０と接する面に、前記対向電極１５を覆って配向膜１６が設けられている。なお、前記遮光膜１３は、前基板２の基板面に被着された酸化クロム膜とその上に積層されたクロム膜とからなっている。
【００２７】
すなわち、この前基板２の内面には、前記複数の画素部がマトリックス状に配列している表示エリア内に、前記複数の画素部にそれぞれ対応させて、前記後基板１と前基板２の間のギャップ、つまり配向膜１３，１６の膜面間の間隔のうち、前記複数の画素部のギャップｄ１と、前記複数の画素部の間の、前記画素部の周囲に位置する画素部以外の画素間部の基板間ギャップｄ２とを互いに異ならせるための無色の透明膜からなるギャップ調整膜１７が設けられており、前記対向電極１５の複数の画素電極３に対向する部分は、前記ギャップ調整膜１７の上に形成されている。
【００２８】
前記ギャップ調整膜１７は、例えば、前記遮光膜１３が形成された前基板２の基板面に感光性の透明樹脂を塗布し、その塗布膜をフォトリソグラフィ法によりパターニングした後に硬化させることにより形成されたものであり、その厚さは、前記画素部のギャップｄ１よりも大きく設定されている。
【００２９】
また、この前基板２の前記表示エリアも内面には、前記画素間部に対応させて、前記画素部の液晶層厚を規定するための複数のスペーサ１８（図３参照）が予め定められたピッチで設けられている。
【００３０】
このスペーサ１８は、前基板２の内面上に樹脂材料を塗布し、その樹脂膜をパターニングすることにより形成されたものであり、この実施例では、前記スペーサ１８を、前記遮光膜１４と対向電極１５との積層膜の上に、前記後基板１の複数のＴＦＴ４にそれぞれ対応させて形成し、前基板２の最も内面の配向膜１６を前記スペーサ１８を覆って形成している。
【００３１】
そして、前記後基板１と前基板２は、前基板２の内面に設けられた前記複数のスペーサ１８を、このスペーサ１８を覆う配向膜１６を介して後基板１の複数のＴＦＴ４に対応する部分の配向膜１３面に当接させることにより、両基板１，２の基板面間の間隔ｄ０を、前記複数の画素部のギャップｄ１が予め定められた液晶層厚と同じになるように調整され、その状態で、前記表示エリアを囲む枠状シール材１７を介して接合されている。
【００３２】
なお、前記遮光膜１４と対向電極１５は、その外周縁が、後述する枠状シール材１９によるシール部の外周よりも僅かに内側に位置する外形に形成されており、前記配向膜１３，１６は、前記シール部よりも内側の領域の略全域にわたって形成されている。
【００３３】
また、図では省略しているが、前記前基板２の内面に設けられた対向電極１５には、前記シール材１９によるシール部または前記シール部の外側に導出されたクロス接続部が形成され、前記後基板１の内面には、前記対向電極１５のクロス接続部に対応するクロス電極と、このクロス電極から前記張出し部に導出された対向電極用端子とが設けられており、前記対向電極１５のクロス接続部は、前記シール部またはその外側に設けられた導電性クロス材により前記クロス電極に接続されている。
【００３４】
そして、液晶層２０は、前記シール材１９の一辺を部分的に欠落させて形成された液晶注入口２１から前記一対の基板１，２間の前記シール材１９で囲まれた領域に真空注入法によって液晶を充填することにより形成されており、前記液晶注入口２１は、前記液晶の注入後に封止樹脂２２により封止されている。
【００３５】
なお、この液晶表示素子は、例えばＴＮ（ツイステッドネマティック）型のものであり、前記液晶層２０の液晶分子は、前記基板１，２間において実質的に９０度のツイスト角でツイスト配向している。
【００３６】
すなわち、この液晶表示素子は、前記前基板２の内面の画素間部を除く領域に、前記複数の画素部にそれぞれ対応させて、後基板１と前基板２の間（配向膜１３，１６の膜面間）のギャップのうち、前記複数の画素部のギャップｄ１と、前記画素間部の基板間ギャップｄ２とを互いに異ならせるためのギャップ調整膜１７を設けることにより、前記複数の画素部のギャップｄ１を前記スペーサ１８により規定される予め定められた液晶層厚に応じた値に設定し、前記画素間部の基板間ギャップｄ２を前記画素部のギャップｄ１よりも大きく設定したものである。
【００３７】
前記画素部のギャップｄ１は、例えば１．５μｍに設定されており、前記画素間部の基板間ギャップｄ２は、前記画素部のギャップｄ１の１．５〜２．５倍、つまり２．２５〜３．７５μｍの範囲になるように設定されている。
【００３８】
なお、ここで言う画素間部の基板間ギャップｄ２は、画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップであり、前記ゲート配線１０及びデータ配線１１に対応する部分のギャップは、前記ゲート配線１０及びデータ配線１１と画素電極３との間の部分のギャップｄ２よりも前記ゲート配線１０またはデータ配線１１の膜厚分だけ小さい。
【００３９】
ただし、前記ゲート配線１０の膜厚は０．２〜０．３μｍ、前記データ配線１１の膜厚は０．４〜０．５μｍであり、したがって、前記ゲート配線１０及びデータ配線１１に対応する部分のギャップも、前記画素部のギャップｄ１の１．５〜２．５倍またはそれに近い値である。
【００４０】
また、前記画素部のギャップｄ１は、両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６と画素電極３及び対向電極１５と配向膜１３，１６とギャップ調整膜１７の膜厚を差し引いた値であり、前記画素間部の基板間ギャップ（画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップ）ｄ２は、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６とオーバーコート絶縁膜１２と遮光膜１４と対向電極１５と配向膜１３，１６の膜厚を差し引いた値である。
【００４１】
前記ゲート絶縁膜６の膜厚は０．２〜０．３μｍ、画素電極３の膜厚は０．０４〜０．０６μｍ、オーバーコート絶縁膜１２の膜厚は０．１５〜０．２５μｍ、遮光膜１４の膜厚は０．１７〜０．１９μｍ、対向電極１５の膜厚は０．１２〜０．１６μｍであり、配向膜１３，１６の膜厚はいずれも０．０４〜０．０６μｍである。
【００４２】
したがって、前記画素部のギャップｄ１を１．５μｍにする場合、例えば前記画素間部の基板間ギャップ（画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップ）ｄ２を画素部のギャップｄ１の１．５倍の２．２５μｍにするときは、前記ギャップ調整膜１７を、１．０３〜１．１３μｍの膜厚に形成すればよく、また、前記画素間部の基板間ギャップｄ２を画素部のギャップｄ１の２．５倍の３．７５μｍにするときは、前記ギャップ調整膜１７を、２．３７〜２．６３μｍの膜厚に形成すればよい。
【００４３】
この液晶表示素子は、前記複数の画素部の間の画素間部の基板間ギャップｄ２を前記画素部のギャップｄ１よりも大きく設定しているため、液晶層厚を小さくするために前記画素部のギャップｄ１を小さくしたときの一対の基板１，２間への液晶充填時の液晶の流れを、前記画素部とその周囲の画素間部のうち、まず基板間ギャップｄ１の小さい画素部に液晶が満たされ、その後に、基板間ギャップｄ２の大きい画素間部に液晶が満たされるようにすることができる。
【００４４】
そして、前記基板１，２の内面上に付着している不純物（図示せず）は、基板１，２間を流れる液晶流の先端に付着して液晶の流れ方向に運ばれ、前記画素部とその周囲の画素間部のうち、液晶の流入が遅れた部分、つまり周囲から液晶が流入する部分に集まるが、この液晶表示素子では、液晶が上記のような流れで基板１，２間に充填されるため、前記不純物前記画素間部に集まる。
【００４５】
図６はこの実施例の液晶表示素子の液晶充填時の液晶の流れを模式的に示す図、図７は従来の液晶表示素子の画素部のギャップを小さくしたときの液晶液晶充填時の液晶の流れを模式的に示す図であり、いずれの図でも、液晶ＬＣが流入した領域に平行斜線を施している。
【００４６】
まず、従来の液晶表示素子の液晶充填時の液晶の流れを説明すると、従来の液晶表示素子は、画素電極が形成された基板の画素間にソース配線とドレイ配線が配置され、これらのソース配線とドレイ配線は画素電極より厚い膜厚で形成されているため、画素部のギャップよりも画素間部の基板間ギャップが小さい。
【００４７】
そして、従来の液晶表示素子でも、前記画素部のギャップが４μｍ〜５μｍと大きい場合は、前記画素間部の基板間ギャップも充分に大きいため、液晶注入口から注入された液晶が、前記画素部と画素間部の両方に略均等に流れ広がりながら基板間の枠状シール材で囲まれた領域に充填されるが、従来の液晶表示素子の画素部のギャップを１．５μｍ程度に小さくした場合は、液晶の流れに毛細管現象による差が生じ、前記画素部と画素間部とのうち、基板間ギャップが小さい画素間部に液晶が先行して流入する。
【００４８】
すなわち、従来の液晶表示素子の画素部のギャップを小さくした場合は、液晶注入口から注入された液晶ＬＣが、まず図７（ａ）のように画素間部Ｂに流入して図７（ｂ）のように前記画素間部Ｂの全周が液晶ＬＣで満たされ、その液晶ＬＣが図７（ｃ）〜（ｅ）のように画素部Ａにその周囲から流入し、最終的に前記画素部Ａの全域に満たされる。
【００４９】
そのため、従来の液晶表示素子は、応答速度を速くするために液晶層厚を小さくすると、基板間への液晶の充填時に、液晶流の先端に付着して運ばれた不純物が、画素部Ａ内の液晶が最も遅れて満たされた部分に集まり、その部分に図７（ｅ）に示したように高濃度の不純物含有部Ｐができて、点状の表示欠陥を発生する。
【００５０】
それに対し、上記実施例の液晶表示素子は、画素部の周囲の画素間部の基板間ギャップｄ２が前記画素部のギャップｄ１よりも大きいため、液晶注入口２１から注入された液晶ＬＣが図６（ａ）のように画素部Ａの端縁に到達すると、その液晶ＬＣが、毛細管現象により図６（ｂ）のように前記画素部Ａに先行して流入し、図６（ｂ）〜（ｅ）のように、まず前記画素部Ａの全域に液晶ＬＣが満たされ、それを追いかけるようにして、画素間部Ｂが、前記画素部Ａからその周囲に溢れ出した液晶ＬＣ及び前記画素間部Ｂを流れてきた液晶ＬＣにより満たされる。
【００５１】
そのため、この液晶表示素子では、前記画素部Ａの周囲の画素間部Ｂのうち、液晶ＬＣが最も遅れて満たされた部分に、液晶流の先端に付着して運ばれた不純物が集まり、その部分に、図６（ｃ）に示したように高濃度の不純物含有部Ｐができる。
【００５２】
なお、前記画素間部Ｂのうち、ゲート配線１０とデータ配線１１とが交差している配線交差部に対応する部分の基板間ギャップは、前記ゲート配線１０及びデータ配線１１に対応する部分の基板間ギャップよりも小さいため、前記画素間部Ｂを流れてきた液晶ＬＣが前記配線交差部の端縁に到達すると、その液晶ＬＣが、図６（ｂ）に示したように、前記配線交差部に対応する部分に先行して流入する。
【００５３】
また、前記画素部Ａからその周囲に溢れ出した液晶ＬＣは、図６（ｂ）に示したように、前記画素間部Ｂのゲート配線１０及びデータ配線１１に対応する部分に沿ってその長さ方向に流れ広がる。
【００５４】
したがって、前記画素間部Ｂの液晶ＬＣが最も遅れて満たされる部分は、ほとんどの場合、前記配線交差部の両側部であり、その部分に高濃度の不純物含有部Ｐができる。
【００５５】
そのため、この液晶表示素子によれば、画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくすることができ、したがって、良好な表示品質と高速応答性を得ることができる。
【００５６】
なお、この液晶表示素子は、前基板２の内面に、複数の画素部を除く領域に対応する遮光膜１４を有しているため、前記画素間部Ｂ内に不純物が集まっても、それが表示品質に影響することは無い。
【００５７】
また、この実施例では、上述したように、前記画素間部Ｂの基板間ギャップ（画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップ）ｄ２を、前記画素部Ａの基板間ギャップｄ１の１．５〜２．５倍に設定しているため、注入された液晶ＬＣを、画素間部Ｂよりも充分に先行させて前記画素部Ａに流入させることができる。
【００５８】
しかも、この実施例では、前記画素間部Ｂの基板間ギャップｄ２を、ゲート配線１０及びデータ配線１１に対応する部分を含んで前記画素部のギャップｄ１よりも大きく設定しているため、液晶充填時の液晶ＬＣの流れをより確実に、まず画素部Ａに液晶ＬＣが満たされ、その後に画素間部Ｂに液晶が満たされるようにすることができる。
【００５９】
なお、この液晶表示素子は、画素部の液晶層厚を小さくして応答速度を速くすることができるため、フィールドシーケンシャル液晶表示装置に好適であるが、白黒画像を表示する液晶表示装置に用いることもできる。
【００６０】
さらに、上記実施例では、画素部のギャップｄ１と画素間部の基板間ギャップｄ２とを互いに異ならせるためのギャップ調整膜１７を、無色の透明膜としているが、前記ギャップ調整膜１７はカラーフィルタでもよく、その場合は、複数の色、例えば赤、緑、青の３色のギャップ調整膜（カラーフィルタ）を交互に並べて形成することにより、フルカラー画像等のカラー画像を表示することができる。
【００６１】
また、上記実施例では、画素間部の基板間ギャップｄ２を、画素部のギャップｄ１の１．５〜２．５倍にしているが、前記画素間部の基板間ギャップｄ２は、前記画素部のギャップｄ１よりも大きければよい。
【００６２】
ただし、前記画素間部の基板間ギャップｄ２は、上述したように前記画素部のギャップｄ１の１．５〜２．５倍、例えば前記画素部のギャップｄ１を１．５μｍとする場合で２．２５〜３．７５μｍの範囲が好ましく、前記前記画素間部の基板間ギャップｄ２をこの範囲にすることにより、注入された液晶を、画素部よりも充分に先行させて画素間部に流入させることができるとともに、前記画素部のギャップｄ１と前記画素間部の基板間ギャップｄ２とを互いに異ならせるためのギャップ調整膜１７の形成を容易にし、しかもその膜面の平坦度を高くすることができる。
【００６３】
また、上記実施例では、前記画素間部の基板間ギャップｄ２を、ゲート配線１０及びデータ配線１１に対応する部分を含んで前記画素部のギャップｄ１よりも大きくしているが、前記複数の画素部の間の、前記画素部の周囲に位置する前記画素部以外の画素間部のうち、少なくとも前記画素部の一辺に位置する画素間部の基板間ギャップｄ２が前記画素部のギャップｄ１よりも大きく設定されていれば、液晶充填時の液晶の流れを、まず画素部に液晶が満たされ、その後に画素間部に液晶が満たされるようにすることができるため、前記画素間部のうち、前記ゲート配線１０及びデータ配線１１に対応する部分の基板間ギャップは、必ずしも前記画素部のギャップｄ１よりも大きくなくてもよい。
【００６４】
さらに、上記実施例では、前記ギャップ調整膜１７を前基板２の内面に形成しているが、このギャップ調整膜１７は、後基板１の内面に形成してもよく、また、前記ギャップ調整膜１７を省略し、一対の基板１，２の一方の基板面の画素間部に対応する部分を凹入させて、前記画素間部の基板間ギャップを画素部のギャップよりも大きくしてもよい。
【００６５】
また、この発明は、ＴＮ型の液晶表示素子に限らず、ＳＴＮ（スーパーツイステッドネマティック）型液晶表示素子、液晶分子を一方向にホモジニアス配向させたホモジニアス配向型液晶表示素子、強誘電性または反強誘電性液晶表示素子等にも適用することができる。
【００６６】
【発明の効果】
この発明の液晶表示素子は、前記第１と第２の基板間に、前記対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されたものであるため、液晶充填時の液晶の流れを、まず前記画素部に液晶が満たされ、その後に画素間部に液晶が満たされるようにすることができ、したがって、前記画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくし、良好な表示品質と高速応答性を得ることができる。
【００６７】
この液晶表示素子において、前記画素間部の基板間ギャップは、前記ゲート配線及びデータ配線に対応する部分を含んで前記画素部のギャップよりも大きく設定するのが望ましく、このようにすることにより、液晶充填時の液晶の流れをより確実に、まず画素部に液晶が満たされ、その後に画素間部に液晶が満たされるようにすることができる。
【００６８】
また、この液晶表示素子において、前記画素部のギャップと、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて設けた前記画素部のギャップよりも大きい値の画素間部の基板間ギャップは、前記第１と第２の一方の基板の内面に、複数の画素部にそれぞれ対応する形状に形成され、前記画素部のギャップを前記画素間部の基板間ギャップより小さくするためのギャップ調整膜を設けることにより、前記画素部と画素間部とのギャップ差を前記ギャップ調整膜の膜厚によって任意に設定することができる。
【００６９】
その場合、前記ギャップ調整膜は、複数の画素部にそれぞれ対応する形状に形成された無色の透明膜、あるいはカラーフィルタが好ましく、前記ギャップ調整膜を無色の透明膜とすることにより、フィールドシーケンシャル液晶表示装置に好適な液晶表示素子を得、前記ギャップ調整膜をカラーフィルタとすることにより、カラー画像を表示する液晶表示素子を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す液晶表示素子の一部切開平面図。
【図２】前記液晶表示素子のシール部の拡大断面図。
【図３】前記液晶表示素子の画素部とＴＦＴ部の拡大断面図。
【図４】前記液晶表示素子のゲート配線部の拡大断面図。
【図５】前記液晶表示素子のデータ配線部の拡大断面図。
【図６】前記液晶表示素子の液晶充填時の液晶の流れを模式的に示す図。
【図７】従来の液晶表示素子の画素部のギャップを小さくしたときの液晶液晶充填時の液晶の流れを模式的に示す図。
【符号の説明】
１，２…基板
３…画素電極
４…ＴＦＴ
５…ゲート電極
６…ゲート絶縁膜
７…ｉ型半導体膜
８…ソース電極
９…ドレイン電極
１０…ゲート配線
１１…データ配線
１２…オーバーコート絶縁膜
１３…配向膜
１４…遮光膜
１５…対向電極
１５…スペーサ支持部
１６…配向膜
１７…ギャップ調整膜
１８…スペーサ
１９…シール材
２０…液晶層
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶表示素子は、液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、各行の画素電極群に沿わせてその側方に形成され、各行のＴＦＴにそれぞれゲート信号を供給する複数のゲート配線と、各列の画素電極群に沿わせてその側方に形成され、各列のＴＦＴにそれぞれデータ信号を供給する複数のデータ配線とが設けられ、第２の基板の内面に対向電極が設けられた構成となっている。
【０００３】
なお、前記一対の基板は、前記複数の画素電極がマトリックス状に配列した表示エリアを囲む枠状シール材を介して接合されており、前記液晶層は、前記一対の基板間の前記枠状シール材により囲まれた領域に、前記枠状シール材の一辺を部分的に欠落させて形成された液晶注入口から真空注入法により液晶を充填することにより形成されている。
【０００４】
【発明が解決しようとする課題】
ところで、前記液晶表示素子の液晶層厚（画素部の液晶層厚）は、従来、４μｍ〜５μｍに設定されていたが、最近では、液晶表示素子の応答速度を速くするために、液晶層厚を例えば１，５μｍ程度に小さくすることが望まれている。
【０００５】
しかし、従来の液晶表示素子は、液晶層厚を小さくすると、一対の基板間に液晶を充填する際に、前記基板の内面上に付着している不純物が前記画素電極に対応する画素部内の一点に集まり、その部分に点状の表示欠陥を発生するという問題をもっている。
【０００６】
この発明は、画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくし、良好な表示品質と高速応答性を得ることができる液晶表示素子を提供することを目的としたものである。
【０００７】
【課題を解決するための手段】
この発明の液晶表示素子は、液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、各行の画素電極群に沿わせてその側方に形成され、各行の薄膜トランジスタにそれぞれゲート信号を供給する複数のゲート配線と、各列の画素電極群に沿わせてその側方に形成され、各列の薄膜トランジスタにそれぞれデータ信号を供給する複数のデータ配線とが設けられ、第２の基板の内面に対向電極が設けられ、前記第１と第２の基板間に、前記対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されていることを特徴とする。
【０００８】
この液晶表示素子は、前記第１と第２の基板間に、対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されているため、液晶層厚を小さくするために前記画素部のギャップを小さくしたときの一対の基板間への液晶充填時の液晶の流れを、前記画素部とその周囲の画素間部のうち、まずギャップの小さい画素部に液晶が満たされ、その後に、基板間ギャップの大きい画素間部に液晶が満たされるようにすることができる。
【０００９】
そして、前記基板の内面上の不純物は、基板間を流れる液晶流の先端に付着して液晶の流れ方向に運ばれ、前記画素部とその周囲の画素間部のうち、液晶が遅れて満たされる部分、つまり周囲から液晶が流入する部分に集まるが、この発明の液晶表示素子では、液晶が上記のような流れで基板間に充填されるため、前記不純物は、前記画素間部に集まる。
【００１０】
そのため、この液晶表示素子によれば、画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくすることができ、したがって、良好な表示品質と高速応答性を得ることができる。
【００１１】
このように、この発明の液晶表示素子は、前記第１と第２の基板間に、前記対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されているので、前記画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくし、良好な表示品質と高速応答性を得るようにしたものである。
【００１２】
この液晶表示素子において、前記画素間部の基板間ギャップは、前記ゲート配線及びデータ配線に対応する部分を含んで前記画素部のギャップよりも大きく設定するのが望ましい。
【００１３】
また、この液晶表示素子において、前記画素部と画素間部の基板間ギャップは、前記第１と第２の一方の基板の内面に、複数の画素部にそれぞれ対応する形状に形成され、前記画素部のギャップを前記画素間部の基板間ギャップより小さくするためのギャップ調整膜を設けることにより、前記画素部と画素間部とのギャップ差を前記ギャップ調整膜の膜厚によって任意に設定することができる。
【００１４】
その場合、前記ギャップ調整膜は、複数の画素部にそれぞれ対応する形状に形成された無色の透明膜、あるいはカラーフィルタからなり、前記カラーフィルタ上には対向電極が形成されることが好ましい。
【００１５】
【発明の実施の形態】
図１はこの発明の一実施例を示す液晶表示素子の一部切開平面図、図２は前記液晶表示素子のシール部の拡大断面図、図３は前記液晶表示素子の画素部とＴＦＴ部の拡大断面図、図４は前記液晶表示素子のゲート配線部の拡大断面図、図５は前記液晶表示素子のデータ配線部の拡大断面図である。
【００１６】
なお、この液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるものであり、カラーフィルタは備えていない。
【００１７】
この液晶表示素子は、ＴＦＴ（薄膜トランジスタ）をアクティブ素子とするアクティブマトリックス型液晶表示素子であり、液晶層２０を挟んで対向する第１と第２の一対の基板１，２のうち、第１の基板、例えば光の入射側（図２〜図５において下側）である後側の基板（以下、後基板と言う）１の第２の基板２に対向する内面に、表示エリア内に行方向及び列方向にマトリックス状に配列させて形成された複数の透明な画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、各行の画素電極群に沿わせてその側方に形成され、各行のＴＦＴ４にそれぞれゲート信号を供給する複数のゲート配線１０と、各列の画素電極群に沿わせてその側方に形成され、各列のＴＦＴ４にそれぞれデータ信号を供給する複数のデータ配線１１とが設けられている。
【００１８】
前記ＴＦＴ４は、図３に示したように、後基板１の基板面に形成されたゲート電極５と、このゲート電極５の上に形成されたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、前記ｉ型半導体膜７の両側部の上に図示しないｎ型半導体膜を介して形成されたソース電極８およびドレイン電極９とからなっている。
【００１９】
なお、前記ＴＦＴ４のゲート絶縁膜６は、後基板１の内面全体にわたって形成されており、このゲート絶縁膜６の上に前記複数の画素電極３が形成され、これらの画素電極３に、その画素電極に対応するＴＦＴ４のソース電極８が接続されている。
【００２０】
また、前記複数のゲート配線１０とゲート配線１１のうち、ゲート配線１０は、前記後基板１の基板面に前記ＴＦＴ４のゲート電極５と一体に形成され、前記ゲート絶縁膜６により覆われている。
【００２１】
一方、ゲート配線１１は、前記ゲート絶縁膜６の上に形成されており、前記ＴＦＴ４のドレイン電極９につながっている。
【００２２】
さらに、この後基板１の内面には、前記複数のＴＦＴ４と前記複数のデータ配線１１を覆って、前記複数の画素電極３に対応する複数の開口を有する格子膜状のオーバーコート絶縁膜１２が設けられている。
【００２３】
なお、前記後基板１は、その一端縁と一側縁とにそれぞれ、前基板２の外方に突出する張出し部を有しており、前記複数のゲート配線１０の一端は、前記一端縁の張出し部に導出され、前記複数のデータ配線１１の一端は、前記一側縁の張出し部に導出されている。
【００２４】
そして、前記複数のゲート配線１０の導出端と前記複数のデータ配線１１の導出端にはそれぞれ駆動回路接続用の端子部が形成されており、前記データ配線１０の端子部は、その上のゲート絶縁膜６及びオーバーコート絶縁膜１２に開口を形成することにより露出され、前記データ配線１１の端子部は、その上のオーバーコート絶縁膜１２に開口を形成することにより露出されている。
【００２５】
さらに、この後基板１の液晶層２０と接する面には、前記複数の画素電極３を覆って配向膜１３が設けられている。
【００２６】
一方、第２の基板、つまり光の出射側（図２〜図５において上側）である前側の基板（以下、前基板と言う）２の前記後基板１に対向する内面には、その基板面に、前記複数の画素電極３に対応する複数の画素部を除く領域に対応させて遮光膜１４が形成されるとともに、前記画素部にそれぞれ対応させてギャップ調整膜１７が設けられており、前記遮光膜１４とギャップ調整膜１７を覆って、前記複数の画素電極３に対向する一枚膜状の透明な対向電極１５が設けられており、さらに、液晶層２０と接する面に、前記対向電極１５を覆って配向膜１６が設けられている。なお、前記遮光膜１３は、前基板２の基板面に被着された酸化クロム膜とその上に積層されたクロム膜とからなっている。
【００２７】
すなわち、この前基板２の内面には、前記複数の画素部がマトリックス状に配列している表示エリア内に、前記複数の画素部にそれぞれ対応させて、前記後基板１と前基板２の間のギャップ、つまり配向膜１３，１６の膜面間の間隔のうち、前記複数の画素部のギャップｄ１と、前記複数の画素部の間の、前記画素部の周囲に位置する画素部以外の画素間部の基板間ギャップｄ２とを互いに異ならせるための無色の透明膜からなるギャップ調整膜１７が設けられており、前記対向電極１５の複数の画素電極３に対向する部分は、前記ギャップ調整膜１７の上に形成されている。
【００２８】
前記ギャップ調整膜１７は、例えば、前記遮光膜１３が形成された前基板２の基板面に感光性の透明樹脂を塗布し、その塗布膜をフォトリソグラフィ法によりパターニングした後に硬化させることにより形成されたものであり、その厚さは、前記画素部のギャップｄ１よりも大きく設定されている。
【００２９】
また、この前基板２の前記表示エリアも内面には、前記画素間部に対応させて、前記画素部の液晶層厚を規定するための複数のスペーサ１８（図３参照）が予め定められたピッチで設けられている。
【００３０】
このスペーサ１８は、前基板２の内面上に樹脂材料を塗布し、その樹脂膜をパターニングすることにより形成されたものであり、この実施例では、前記スペーサ１８を、前記遮光膜１４と対向電極１５との積層膜の上に、前記後基板１の複数のＴＦＴ４にそれぞれ対応させて形成し、前基板２の最も内面の配向膜１６を前記スペーサ１８を覆って形成している。
【００３１】
そして、前記後基板１と前基板２は、前基板２の内面に設けられた前記複数のスペーサ１８を、このスペーサ１８を覆う配向膜１６を介して後基板１の複数のＴＦＴ４に対応する部分の配向膜１３面に当接させることにより、両基板１，２の基板面間の間隔ｄ０を、前記複数の画素部のギャップｄ１が予め定められた液晶層厚と同じになるように調整され、その状態で、前記表示エリアを囲む枠状シール材１７を介して接合されている。
【００３２】
なお、前記遮光膜１４と対向電極１５は、その外周縁が、後述する枠状シール材１９によるシール部の外周よりも僅かに内側に位置する外形に形成されており、前記配向膜１３，１６は、前記シール部よりも内側の領域の略全域にわたって形成されている。
【００３３】
また、図では省略しているが、前記前基板２の内面に設けられた対向電極１５には、前記シール材１９によるシール部または前記シール部の外側に導出されたクロス接続部が形成され、前記後基板１の内面には、前記対向電極１５のクロス接続部に対応するクロス電極と、このクロス電極から前記張出し部に導出された対向電極用端子とが設けられており、前記対向電極１５のクロス接続部は、前記シール部またはその外側に設けられた導電性クロス材により前記クロス電極に接続されている。
【００３４】
そして、液晶層２０は、前記シール材１９の一辺を部分的に欠落させて形成された液晶注入口２１から前記一対の基板１，２間の前記シール材１９で囲まれた領域に真空注入法によって液晶を充填することにより形成されており、前記液晶注入口２１は、前記液晶の注入後に封止樹脂２２により封止されている。
【００３５】
なお、この液晶表示素子は、例えばＴＮ（ツイステッドネマティック）型のものであり、前記液晶層２０の液晶分子は、前記基板１，２間において実質的に９０度のツイスト角でツイスト配向している。
【００３６】
すなわち、この液晶表示素子は、前記前基板２の内面の画素間部を除く領域に、前記複数の画素部にそれぞれ対応させて、後基板１と前基板２の間（配向膜１３，１６の膜面間）のギャップのうち、前記複数の画素部のギャップｄ１と、前記画素間部の基板間ギャップｄ２とを互いに異ならせるためのギャップ調整膜１７を設けることにより、前記複数の画素部のギャップｄ１を前記スペーサ１８により規定される予め定められた液晶層厚に応じた値に設定し、前記画素間部の基板間ギャップｄ２を前記画素部のギャップｄ１よりも大きく設定したものである。
【００３７】
前記画素部のギャップｄ１は、例えば１．５μｍに設定されており、前記画素間部の基板間ギャップｄ２は、前記画素部のギャップｄ１の１．５〜２．５倍、つまり２．２５〜３．７５μｍの範囲になるように設定されている。
【００３８】
なお、ここで言う画素間部の基板間ギャップｄ２は、画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップであり、前記ゲート配線１０及びデータ配線１１に対応する部分のギャップは、前記ゲート配線１０及びデータ配線１１と画素電極３との間の部分のギャップｄ２よりも前記ゲート配線１０またはデータ配線１１の膜厚分だけ小さい。
【００３９】
ただし、前記ゲート配線１０の膜厚は０．２〜０．３μｍ、前記データ配線１１の膜厚は０．４〜０．５μｍであり、したがって、前記ゲート配線１０及びデータ配線１１に対応する部分のギャップも、前記画素部のギャップｄ１の１．５〜２．５倍またはそれに近い値である。
【００４０】
また、前記画素部のギャップｄ１は、両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６と画素電極３及び対向電極１５と配向膜１３，１６とギャップ調整膜１７の膜厚を差し引いた値であり、前記画素間部の基板間ギャップ（画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップ）ｄ２は、前記両基板１，２の基板面間の間隔ｄ０から、ゲート絶縁膜６とオーバーコート絶縁膜１２と遮光膜１４と対向電極１５と配向膜１３，１６の膜厚を差し引いた値である。
【００４１】
前記ゲート絶縁膜６の膜厚は０．２〜０．３μｍ、画素電極３の膜厚は０．０４〜０．０６μｍ、オーバーコート絶縁膜１２の膜厚は０．１５〜０．２５μｍ、遮光膜１４の膜厚は０．１７〜０．１９μｍ、対向電極１５の膜厚は０．１２〜０．１６μｍであり、配向膜１３，１６の膜厚はいずれも０．０４〜０．０６μｍである。
【００４２】
したがって、前記画素部のギャップｄ１を１．５μｍにする場合、例えば前記画素間部の基板間ギャップ（画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップ）ｄ２を画素部のギャップｄ１の１．５倍の２．２５μｍにするときは、前記ギャップ調整膜１７を、１．０３〜１．１３μｍの膜厚に形成すればよく、また、前記画素間部の基板間ギャップｄ２を画素部のギャップｄ１の２．５倍の３．７５μｍにするときは、前記ギャップ調整膜１７を、２．３７〜２．６３μｍの膜厚に形成すればよい。
【００４３】
この液晶表示素子は、前記複数の画素部の間の画素間部の基板間ギャップｄ２を前記画素部のギャップｄ１よりも大きく設定しているため、液晶層厚を小さくするために前記画素部のギャップｄ１を小さくしたときの一対の基板１，２間への液晶充填時の液晶の流れを、前記画素部とその周囲の画素間部のうち、まず基板間ギャップｄ１の小さい画素部に液晶が満たされ、その後に、基板間ギャップｄ２の大きい画素間部に液晶が満たされるようにすることができる。
【００４４】
そして、前記基板１，２の内面上に付着している不純物（図示せず）は、基板１，２間を流れる液晶流の先端に付着して液晶の流れ方向に運ばれ、前記画素部とその周囲の画素間部のうち、液晶の流入が遅れた部分、つまり周囲から液晶が流入する部分に集まるが、この液晶表示素子では、液晶が上記のような流れで基板１，２間に充填されるため、前記不純物前記画素間部に集まる。
【００４５】
図６はこの実施例の液晶表示素子の液晶充填時の液晶の流れを模式的に示す図、図７は従来の液晶表示素子の画素部のギャップを小さくしたときの液晶液晶充填時の液晶の流れを模式的に示す図であり、いずれの図でも、液晶ＬＣが流入した領域に平行斜線を施している。
【００４６】
まず、従来の液晶表示素子の液晶充填時の液晶の流れを説明すると、従来の液晶表示素子は、画素電極が形成された基板の画素間にソース配線とドレイ配線が配置され、これらのソース配線とドレイ配線は画素電極より厚い膜厚で形成されているため、画素部のギャップよりも画素間部の基板間ギャップが小さい。
【００４７】
そして、従来の液晶表示素子でも、前記画素部のギャップが４μｍ〜５μｍと大きい場合は、前記画素間部の基板間ギャップも充分に大きいため、液晶注入口から注入された液晶が、前記画素部と画素間部の両方に略均等に流れ広がりながら基板間の枠状シール材で囲まれた領域に充填されるが、従来の液晶表示素子の画素部のギャップを１．５μｍ程度に小さくした場合は、液晶の流れに毛細管現象による差が生じ、前記画素部と画素間部とのうち、基板間ギャップが小さい画素間部に液晶が先行して流入する。
【００４８】
すなわち、従来の液晶表示素子の画素部のギャップを小さくした場合は、液晶注入口から注入された液晶ＬＣが、まず図７（ａ）のように画素間部Ｂに流入して図７（ｂ）のように前記画素間部Ｂの全周が液晶ＬＣで満たされ、その液晶ＬＣが図７（ｃ）〜（ｅ）のように画素部Ａにその周囲から流入し、最終的に前記画素部Ａの全域に満たされる。
【００４９】
そのため、従来の液晶表示素子は、応答速度を速くするために液晶層厚を小さくすると、基板間への液晶の充填時に、液晶流の先端に付着して運ばれた不純物が、画素部Ａ内の液晶が最も遅れて満たされた部分に集まり、その部分に図７（ｅ）に示したように高濃度の不純物含有部Ｐができて、点状の表示欠陥を発生する。
【００５０】
それに対し、上記実施例の液晶表示素子は、画素部の周囲の画素間部の基板間ギャップｄ２が前記画素部のギャップｄ１よりも大きいため、液晶注入口２１から注入された液晶ＬＣが図６（ａ）のように画素部Ａの端縁に到達すると、その液晶ＬＣが、毛細管現象により図６（ｂ）のように前記画素部Ａに先行して流入し、図６（ｂ）〜（ｅ）のように、まず前記画素部Ａの全域に液晶ＬＣが満たされ、それを追いかけるようにして、画素間部Ｂが、前記画素部Ａからその周囲に溢れ出した液晶ＬＣ及び前記画素間部Ｂを流れてきた液晶ＬＣにより満たされる。
【００５１】
そのため、この液晶表示素子では、前記画素部Ａの周囲の画素間部Ｂのうち、液晶ＬＣが最も遅れて満たされた部分に、液晶流の先端に付着して運ばれた不純物が集まり、その部分に、図６（ｃ）に示したように高濃度の不純物含有部Ｐができる。
【００５２】
なお、前記画素間部Ｂのうち、ゲート配線１０とデータ配線１１とが交差している配線交差部に対応する部分の基板間ギャップは、前記ゲート配線１０及びデータ配線１１に対応する部分の基板間ギャップよりも小さいため、前記画素間部Ｂを流れてきた液晶ＬＣが前記配線交差部の端縁に到達すると、その液晶ＬＣが、図６（ｂ）に示したように、前記配線交差部に対応する部分に先行して流入する。
【００５３】
また、前記画素部Ａからその周囲に溢れ出した液晶ＬＣは、図６（ｂ）に示したように、前記画素間部Ｂのゲート配線１０及びデータ配線１１に対応する部分に沿ってその長さ方向に流れ広がる。
【００５４】
したがって、前記画素間部Ｂの液晶ＬＣが最も遅れて満たされる部分は、ほとんどの場合、前記配線交差部の両側部であり、その部分に高濃度の不純物含有部Ｐができる。
【００５５】
そのため、この液晶表示素子によれば、画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくすることができ、したがって、良好な表示品質と高速応答性を得ることができる。
【００５６】
なお、この液晶表示素子は、前基板２の内面に、複数の画素部を除く領域に対応する遮光膜１４を有しているため、前記画素間部Ｂ内に不純物が集まっても、それが表示品質に影響することは無い。
【００５７】
また、この実施例では、上述したように、前記画素間部Ｂの基板間ギャップ（画素電極３とゲート配線１０及びデータ配線１１との間の部分のギャップ）ｄ２を、前記画素部Ａの基板間ギャップｄ１の１．５〜２．５倍に設定しているため、注入された液晶ＬＣを、画素間部Ｂよりも充分に先行させて前記画素部Ａに流入させることができる。
【００５８】
しかも、この実施例では、前記画素間部Ｂの基板間ギャップｄ２を、ゲート配線１０及びデータ配線１１に対応する部分を含んで前記画素部のギャップｄ１よりも大きく設定しているため、液晶充填時の液晶ＬＣの流れをより確実に、まず画素部Ａに液晶ＬＣが満たされ、その後に画素間部Ｂに液晶が満たされるようにすることができる。
【００５９】
なお、この液晶表示素子は、画素部の液晶層厚を小さくして応答速度を速くすることができるため、フィールドシーケンシャル液晶表示装置に好適であるが、白黒画像を表示する液晶表示装置に用いることもできる。
【００６０】
さらに、上記実施例では、画素部のギャップｄ１と画素間部の基板間ギャップｄ２とを互いに異ならせるためのギャップ調整膜１７を、無色の透明膜としているが、前記ギャップ調整膜１７はカラーフィルタでもよく、その場合は、複数の色、例えば赤、緑、青の３色のギャップ調整膜（カラーフィルタ）を交互に並べて形成することにより、フルカラー画像等のカラー画像を表示することができる。
【００６１】
また、上記実施例では、画素間部の基板間ギャップｄ２を、画素部のギャップｄ１の１．５〜２．５倍にしているが、前記画素間部の基板間ギャップｄ２は、前記画素部のギャップｄ１よりも大きければよい。
【００６２】
ただし、前記画素間部の基板間ギャップｄ２は、上述したように前記画素部のギャップｄ１の１．５〜２．５倍、例えば前記画素部のギャップｄ１を１．５μｍとする場合で２．２５〜３．７５μｍの範囲が好ましく、前記前記画素間部の基板間ギャップｄ２をこの範囲にすることにより、注入された液晶を、画素部よりも充分に先行させて画素間部に流入させることができるとともに、前記画素部のギャップｄ１と前記画素間部の基板間ギャップｄ２とを互いに異ならせるためのギャップ調整膜１７の形成を容易にし、しかもその膜面の平坦度を高くすることができる。
【００６３】
また、上記実施例では、前記画素間部の基板間ギャップｄ２を、ゲート配線１０及びデータ配線１１に対応する部分を含んで前記画素部のギャップｄ１よりも大きくしているが、前記複数の画素部の間の、前記画素部の周囲に位置する前記画素部以外の画素間部のうち、少なくとも前記画素部の一辺に位置する画素間部の基板間ギャップｄ２が前記画素部のギャップｄ１よりも大きく設定されていれば、液晶充填時の液晶の流れを、まず画素部に液晶が満たされ、その後に画素間部に液晶が満たされるようにすることができるため、前記画素間部のうち、前記ゲート配線１０及びデータ配線１１に対応する部分の基板間ギャップは、必ずしも前記画素部のギャップｄ１よりも大きくなくてもよい。
【００６４】
さらに、上記実施例では、前記ギャップ調整膜１７を前基板２の内面に形成しているが、このギャップ調整膜１７は、後基板１の内面に形成してもよく、また、前記ギャップ調整膜１７を省略し、一対の基板１，２の一方の基板面の画素間部に対応する部分を凹入させて、前記画素間部の基板間ギャップを画素部のギャップよりも大きくしてもよい。
【００６５】
また、この発明は、ＴＮ型の液晶表示素子に限らず、ＳＴＮ（スーパーツイステッドネマティック）型液晶表示素子、液晶分子を一方向にホモジニアス配向させたホモジニアス配向型液晶表示素子、強誘電性または反強誘電性液晶表示素子等にも適用することができる。
【００６６】
【発明の効果】
この発明の液晶表示素子は、前記第１と第２の基板間に、前記対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されたものであるため、液晶充填時の液晶の流れを、まず前記画素部に液晶が満たされ、その後に画素間部に液晶が満たされるようにすることができ、したがって、前記画素部内に不純物の集まりによる表示欠陥を発生させること無く液晶層厚を小さくし、良好な表示品質と高速応答性を得ることができる。
【００６７】
この液晶表示素子において、前記画素間部の基板間ギャップは、前記ゲート配線及びデータ配線に対応する部分を含んで前記画素部のギャップよりも大きく設定するのが望ましく、このようにすることにより、液晶充填時の液晶の流れをより確実に、まず画素部に液晶が満たされ、その後に画素間部に液晶が満たされるようにすることができる。
【００６８】
また、この液晶表示素子において、前記画素部のギャップと、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて設けた前記画素部のギャップよりも大きい値の画素間部の基板間ギャップは、前記第１と第２の一方の基板の内面に、複数の画素部にそれぞれ対応する形状に形成され、前記画素部のギャップを前記画素間部の基板間ギャップより小さくするためのギャップ調整膜を設けることにより、前記画素部と画素間部とのギャップ差を前記ギャップ調整膜の膜厚によって任意に設定することができる。
【００６９】
その場合、前記ギャップ調整膜は、複数の画素部にそれぞれ対応する形状に形成された無色の透明膜、あるいはカラーフィルタが好ましく、前記ギャップ調整膜を無色の透明膜とすることにより、フィールドシーケンシャル液晶表示装置に好適な液晶表示素子を得、前記ギャップ調整膜をカラーフィルタとすることにより、カラー画像を表示する液晶表示素子を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す液晶表示素子の一部切開平面図。
【図２】前記液晶表示素子のシール部の拡大断面図。
【図３】前記液晶表示素子の画素部とＴＦＴ部の拡大断面図。
【図４】前記液晶表示素子のゲート配線部の拡大断面図。
【図５】前記液晶表示素子のデータ配線部の拡大断面図。
【図６】前記液晶表示素子の液晶充填時の液晶の流れを模式的に示す図。
【図７】従来の液晶表示素子の画素部のギャップを小さくしたときの液晶液晶充填時の液晶の流れを模式的に示す図。
【符号の説明】
１，２…基板
３…画素電極
４…ＴＦＴ
５…ゲート電極
６…ゲート絶縁膜
７…ｉ型半導体膜
８…ソース電極
９…ドレイン電極
１０…ゲート配線
１１…データ配線
１２…オーバーコート絶縁膜
１３…配向膜
１４…遮光膜
１５…対向電極
１５…スペーサ支持部
１６…配向膜
１７…ギャップ調整膜
１８…スペーサ
１９…シール材
２０…液晶層
Claims (4)
- 液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、各行の画素電極群に沿わせてその側方に形成され、各行の薄膜トランジスタにそれぞれゲート信号を供給する複数のゲート配線と、各列の画素電極群に沿わせてその側方に形成され、各列の薄膜トランジスタにそれぞれデータ信号を供給する複数のデータ配線とが設けられ、第２の基板の内面に対向電極が設けられ、前記第１と第２の基板間に、前記対向電極と前記複数の画素電極とがそれぞれ互いに対向する範囲で定められる領域であって、その領域の前記液晶層の層厚に相当するギャップが予め定められた値に設定された複数の画素部と、前記複数の画素部の間に位置し、前記画素部それぞれの周囲の画素部以外の領域に、各画素部の少なくとも一辺に沿い且つ互いに連続させて、前記画素部のギャップよりも大きい値の基板間ギャップに設定された画素間部が形成されていることを特徴とする液晶表示素子。
- 画素間部の基板間ギャップは、ゲート配線及びデータ配線に対応する部分を含んで画素部のギャップよりも大きく設定されていることを特徴とする請求項１に記載の液晶表示素子。
- 第１と第２の基板の一方の内面に、複数の画素部にそれぞれ対応する形状に形成され、前記画素部のギャップを前記画素間部の基板間ギャップより小さくするための無色の透明膜からなるギャップ調整膜が設けられていることを特徴とする請求項１または２に記載の液晶表示素子。
- 第１と第２の基板の一方の内面に、複数の画素部にそれぞれ対応する形状に形成され、前記画素部のギャップを前記画素間部の基板間ギャップより小さくするためのカラーフィルタからなるギャップ調整膜と、前記ギャップ調整膜上に対向電極とを設けたことを特徴とする請求項１または２に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216583A JP4120305B2 (ja) | 2002-07-25 | 2002-07-25 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216583A JP4120305B2 (ja) | 2002-07-25 | 2002-07-25 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004061615A JP2004061615A (ja) | 2004-02-26 |
| JP4120305B2 true JP4120305B2 (ja) | 2008-07-16 |
Family
ID=31938305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216583A Expired - Fee Related JP4120305B2 (ja) | 2002-07-25 | 2002-07-25 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4120305B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4520120B2 (ja) * | 2002-09-24 | 2010-08-04 | シャープ株式会社 | 白黒液晶表示装置およびその製造方法 |
| JP2007193300A (ja) | 2005-12-23 | 2007-08-02 | Mitsubishi Electric Corp | 液晶表示素子 |
-
2002
- 2002-07-25 JP JP2002216583A patent/JP4120305B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004061615A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6542986B2 (ja) | Ｖａ型ｃｏａ液晶表示パネル | |
| JP4130490B2 (ja) | 液晶表示装置 | |
| US10690969B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100427500B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100884541B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US20200249508A1 (en) | Display device comprising a first insulating layer having a first concave portion formed between a resin layer and a pillar-shaped spacer | |
| KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
| JP4761640B2 (ja) | 液晶表示装置及び液晶表示装置に用いる基板 | |
| US20070229749A1 (en) | FFS mode liquid crystal display panel | |
| US11460734B2 (en) | Display device | |
| JP4059735B2 (ja) | 液晶表示装置 | |
| KR20060001662A (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
| JP2011048170A (ja) | 液晶表示装置 | |
| JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
| JP2007240542A (ja) | 液晶表示素子 | |
| JP4120305B2 (ja) | 液晶表示素子 | |
| JP2594955B2 (ja) | 液晶表示装置 | |
| JPH1184386A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0258030A (ja) | 液晶表示装置 | |
| JP2004294799A (ja) | 液晶表示素子 | |
| JP2741886B2 (ja) | 液晶表示装置 | |
| JP4045950B2 (ja) | 液晶素子 | |
| JP5275650B2 (ja) | 液晶表示装置 | |
| JP4292829B2 (ja) | 液晶表示素子 | |
| JPH10142613A (ja) | 液晶セル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |