JP4112707B2 - Signal switching device - Google Patents
Signal switching device Download PDFInfo
- Publication number
- JP4112707B2 JP4112707B2 JP29066998A JP29066998A JP4112707B2 JP 4112707 B2 JP4112707 B2 JP 4112707B2 JP 29066998 A JP29066998 A JP 29066998A JP 29066998 A JP29066998 A JP 29066998A JP 4112707 B2 JP4112707 B2 JP 4112707B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- line
- serial digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Circuits (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号との2つの方式に切換可能な信号切換装置に関する。
【0002】
【従来の技術】
一般の放送システムにおいては、1125ライン方式テレビジョン放送と、525ライン方式テレビジョン放送との両方の放送が可能である。ところで、近年では、デジタル信号処理技術がめざましく進歩し、それに伴いデジタル放送の開始に向けて放送システムの開発が盛んに行なわれるようになってきている。そして、デジタル放送が開始されると、1125ライン方式テレビジョン/525ライン方式テレビジョン混在放送が可能となる。
【0003】
そこで、放送システムとしては、1125ライン方式テレビジョン放送と525ライン方式テレビジョン放送とをそれぞれ専用のクロスポイント装置を使用して別々に信号処理を行なっていたのを、1つのクロスポイント装置を使用し、1125ライン方式テレビジョン放送時及び525ライン方式テレビジョン放送時に応じて信号切換を行なうシステムが要望されている。
【0004】
ところが、上記1125ライン方式テレビジョン放送による1125ライン方式シリアルデジタル信号は、その周波数が1.5GHzであり、このため、クロスポイント装置にリクロッカー等を備えなければならない。すると、クロスポイント装置が非常に高価なものとなり、さらに、消費電力が大きくなってしまうという不都合が生じることになる。また、1.5GHzの電気的なクロスポイント装置は、製造の際にも、特殊作業が必要となる。
【0005】
【発明が解決しようとする課題】
以上のように、上記放送システムでは、1125ライン方式用と525ライン方式用と別々にクロスポイント装置を持つことは、設備費が高くなり、また、1125ライン方式用のクロスポイント装置は消費電力が大きくなるという不都合を有している。
【0006】
この発明は、1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号とでクロスポイント装置を共用でき、これにより装置の低価格化及び低消費電力化を図り得る信号切換処理装置を提供することにある。
【0007】
【課題を解決するための手段】
この発明は、互いに一定のビット数を有する複数のパラレルデジタルデータを直列に配列されてなる1125ライン方式シリアルデジタル信号と、この1125ライン方式シリアルデジタル信号に比して低周波数となり、同じく互いに一定のビット数を有する複数のパラレルデジタルデータを直列に配列されてなる525ライン方式シリアルデジタル信号との切り換えを行なう信号切換装置を対象にしている。
【0008】
そして、上記目的を達成するために、1125ライン方式シリアルデジタル信号の単位パラレルデジタルデータ中のビット数と同数の出力端を有し、1125ライン方式シリアルデジタル信号を入力して、単位パラレルデジタルデータ中の複数ビットのデータを時分割し、この時分割された複数ビットのデータ列をそれぞれビット数分の出力端から同時に出力することにより、第1のパラレルデジタル信号に変換する第1の信号変換手段と、この第1の信号変換手段により出力された第1のパラレルデジタル信号を互いに異なる成分となる成分ブロック列に時分割し、この時分割された成分ブロック列に対して各成分ブロック毎にシリアル化した後、各成分別に同時出力することにより、第2のパラレルデジタル信号に変換する第2の信号変換手段と、少なくとも前記525ライン方式シリアルデジタル信号で特定した周波数で信号切換可能なクロスポイント部を有し、前記1125ライン方式シリアルデジタル信号の信号入力時に、前記第2の信号変換手段から出力される第2のパラレルデジタル信号を前記クロスポイント部に通して出力し、前記525ライン方式シリアルデジタル信号の信号入力時に、前記525ライン方式シリアルデジタル信号を前記クロスポイント部に通して出力するように切り換える信号切換手段とを備えるようにしている。
【0009】
この構成によれば、まず、1125ライン方式シリアルデジタル信号に対し、その単位パラレルデジタルデータ中の複数ビットのデータを時分割して第1のパラレルデジタル信号に変換し、さらに、この第1のパラレルデジタル信号に対して、互いに異なる成分となる成分ブロック列に時分割して、この時分割された成分ブロック列に対して各成分ブロック毎にシリアル化した後、各成分別に同時出力することにより第2のパラレルデジタル信号に変換するようにしている。
【0010】
この結果、525ライン方式シリアルデジタル信号で特定した周波数で信号切換可能なクロスポイント部を1個用いて、1125ライン方式シリアルデジタル信号の信号入力時に、第2のパラレルデジタル信号をクロスポイント部に通して出力するようにすれば、このクロスポイント部を1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号とで共用でき、信号切換も容易となる。また、クロスポイント部を525ライン方式の525/60コンポーネントまたは4fscコンポジットシリアルデジタル信号で特定される周波数の近傍で動作するように製造すれば従来の安価なデバイスを用いて製造できるので、装置全体の低価格化及び低消費電力化を図ることが可能となる。
【0011】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して詳細に説明する。
まず、この発明の一実施の形態における1125ライン方式シリアルデジタル信号に対して信号変換を行なう動作を図1及び図2を参照して説明する。なお、図1は、信号変換を実行する分離装置の回路構成を示し、図2は、信号変換の動作を示す信号タイミングを示している。
【0012】
すなわち、図1における入力端子11に入力された1125ライン方式シリアルデジタル信号は、図2(a)に示すように、例えばPb ,Yc ,Pr ,Yo の4成分ブロックを時間方向(図2中では矢印方向)に直列に配列して成り、それぞれのブロック内に例えば10ビット分のデータを直列に配置している。そして、この1125ライン方式シリアルデジタル信号は、その単位ブロック内の10ビット分の出力端を有したS/P(シリアル/パラレル)変換器12に供給される。
【0013】
S/P変換器12は、入力された1125ライン方式シリアルデジタル信号を、図2(b)に示すように、その単位ブロック内の10ビット分のデータを時分割して並列に配列し、この10ビットのデータをそれぞれ10ビット分の出力端から同時に出力することにより、入力時の10分の1の周波数となるパラレルデジタル信号に変換する。この場合の周波数は、入力時が1.5GHzであるので、150MHzとなる。
【0014】
さらに、このパラレルデジタル信号は、4個の出力端を有する分離回路13に供給される。分離回路13は、入力されたパラレルデジタル信号を、図2(c)に示すように、4種の成分ブロックPb ,Yc ,Pr ,Yo の信号列に時分割し、この時分割された4成分ブロックの信号列を各成分別に同時出力する。このとき、各出力信号の周波数は、入力時の40分の1の周波数37MHzとなる。
【0015】
そして、分離回路13から出力された4つの信号Pb ,Yc ,Pr ,Yo は、P/S変換器14によって、各成分ブロック毎にシリアル化されることにより再度370MHzのシリアル信号に変換され、4個の出力端子を有する出力部15により取り出される。
【0016】
図3は、この発明の一実施の形態における1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号とをそれぞれ導出するような複合装置の回路構成の一例を示している。
【0017】
図3において、図中符号21は4個の入力端子を有する入力部で、1125ライン方式シリアルデジタル信号の信号入力時に、1125ライン方式シリアルデジタル信号を構成する成分ブロックであるPb,Yc ,Pr ,Yo 信号が供給される。そして、これらPb,Yc ,Pr ,Yo 信号は、S/P変換器22でそれぞれパラレルデジタル信号に変換される。これら複数のパラレルデジタル信号は、複合回路23にて1125ライン方式フォーマットに変換され、P/S変換器24にて入力時の1125ライン方式シリアルデジタル信号に復元され、以後出力端子25から取り出される。
【0018】
一方、525ライン方式シリアルデジタル信号の信号入力時において、入力部21に入力される4本の525ライン方式シリアルデジタル信号は、S/P変換器22にてそれぞれパラレルデジタル信号に変換され、P/S変換器26にて再度4本の525ライン方式シリアルデジタル信号に戻されて出力端子27から取り出される。
【0019】
なお、P/S変換器24は、525ライン方式シリアルデジタル信号処理時において、1125ライン方式の黒味信号を強制的に出力端子25に出力し、P/S変換器26は、1125ライン方式シリアルデジタル信号処理時において、525ライン方式の黒味信号を強制的に出力端子27に出力する。
【0020】
また、上記525ライン方式シリアルデジタル信号は、アスペクト比4:3のときに周波数が270MHzとなり、アスペクト比16:9のときに周波数が360MHzとなる。
【0021】
図4は、この発明の一実施の形態として1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号とに対して信号切換を行なうために、上記図1の分離装置及び上記図3の複合装置を使用した信号切換装置の回路構成の一例を示している。
【0022】
図4において、1125ライン方式シリアルデジタル信号は、入力部31に入力される。この入力部31は、n個の入力端子311〜31nを有しており、これらn個の入力端子311〜31nはn個の分離装置(331〜33n)33にそれぞれ接続されている。また、n個の分離装置(331〜33n)33は、それぞれ4個の出力端を有しており、これら4個の出力端はクロスポイント装置34にそれぞれ接続されている。
【0023】
そして、上記入力部31からクロスポイント装置34に至る動作について説明すると、入力部31に入力される1125ライン方式シリアルデジタル信号は、分離装置33にて、その単位パラレルデジタルデータ中の10ビット分のデータを時分割されて、この10ビット分のデータが同時に出力されるパラレルデジタル信号に変換される。そして、パラレルデジタル信号は、4 成分ブロックの信号列Pb ,Yc ,Pr ,Yo に時分割されて、以後、各成分ブロック毎にシリアル化されて、各成分ブロック別にクロスポイント装置34に供給される。このような動作は、n本の1125ライン方式シリアルデジタル信号に対して行われる。
【0024】
上記クロスポイント装置34は、互いにチャンネルが異なる4n本の525ライン方式シリアルデジタル信号をそれぞれ入力する4n個の入力端子を持つ入力部35を接続しているため、その入力端を1125ライン方式シリアルデジタル信号の本数と525ライン方式シリアルデジタル信号の本数とを合わせた5n個有しており、それに対する出力端を4n個有しており、525ライン方式シリアルデジタル信号の周波数近傍で信号切換を行なう装置である。すなわち、クロスポイント装置34は、1125ライン方式シリアルデジタル信号の信号処理時に、n個の分離装置(331〜33n)33から出力される信号Pb ,Yc ,Pr ,Yo を同時に通して出力し、525ライン方式シリアルデジタル信号の信号処理時に、入力部35から供給される525ライン方式シリアルデジタル信号を直接通して出力するように切り換える。
【0025】
次に、クロスポイント装置34の出力側について説明する。
クロスポイント装置34の4n個の出力端は、n個の複合装置(361〜36n)36にそれぞれ対応して接続されている。これらn個の複合装置(361〜36n)36は、それぞれ4個の入力端と5個の出力端とを有している。そして、n個の複合装置(361〜36n)36の出力端は、出力部37の5n個の出力端子にそれぞれ対応するように接続されている。
【0026】
ここで、クロスポイント装置34から出力部37に至る動作について説明すると、1125ライン方式シリアルデジタル信号処理時に、クロスポイント装置34から導出された信号Pb ,Yc ,Pr ,Yo は、n個の複合装置(361〜36n)36のうちの1つに供給されて、入力時の1125ライン方式シリアルデジタル信号に復元されて後、出力部37内の対応する5個の出力端子のうちの1つから取り出される。なお、このような信号処理は、クロスポイント装置34から導出される4n系統の信号に対しても行われる。
【0027】
また、525ライン方式シリアルデジタル信号処理時において、クロスポイント装置34から導出された4系統の525ライン方式シリアルデジタル信号は、n個の複合装置(361〜36n)36のうちの1つをそのまま通過した後、出力部37内の対応する5個のうちの4つから取り出される。なお、このような信号処理は、クロスポイント装置34から導出される4n系統の525ライン方式シリアルデジタル信号に対しても行われる。
【0028】
したがって、上記実施の形態によれば、まず、1.5GHzの1125ライン方式シリアルデジタル信号に対し、分離装置33にてその単位パラレルデジタルデータ中の10ビット分のデータを時分割して、この10ビット分のデータに同時に出力する150MHzのパラレルデジタル信号に変換し、さらに、このパラレルデジタル信号に対して、互いに異なる成分となる4成分ブロックの信号列Pb ,Yc ,Pr ,Yo に時分割して、この時分割された4成分ブロック列Pb ,Yc ,Pr ,Yo に対して各成分ブロック毎にシリアル化した後、各成分ブロック別に同時出力することにより、分離装置33の出力Pb ,Yc ,Pr ,Yo がそれぞれ525ライン方式シリアルデジタル信号で特定した周波数近傍の370MHzとなる。
【0029】
このため、525ライン方式シリアルデジタル信号で特定される周波数で信号切換可能なクロスポイント装置34を1個用いて、1125ライン方式シリアルデジタル信号の信号処理時に、分離装置33により与えられる4成分ブロックの信号Pb ,Yc ,Pr ,Yo をクロスポイント装置34に同時に通して出力するようにすれば、このクロスポイント装置34を1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号とで共用でき、信号切換も容易となる。また、クロスポイント装置34を525ライン方式シリアルデジタル信号で特定される周波数帯域用に合わせて製造すれば従来の安価なデバイスを用いて製造できるので、装置全体の低価格化及び装置により使用される電力の低消費電力化を図ることが可能となる。
【0030】
なお、上記実施の形態では、525ライン方式シリアルデジタル信号として525/60コンポーネントシリアルデジタル信号の例で説明しているが、この他に、4fscコンポジットシリアルデジタル信号であっても実施できることはもちろんのことである。
【0031】
また、この発明は、上記実施の形態の範囲に必ずしも限定されるものではなく、その他この発明の要旨を逸脱しない範囲で種々変形して実施できることはもちろんのことである。
【0032】
【発明の効果】
以上詳述したようにこの発明によれば、1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号とでクロスポイント装置を共用でき、これにより装置の低価格化及び低消費電力化を図り得る信号切換装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の一実施の形態における1125ライン方式シリアルデジタル信号に対して信号変換を行なう分離装置の回路構成の一例を示す図。
【図2】同実施の形態における上記図1の分離装置の信号変換の動作を示す信号タイミングを示す図。
【図3】同実施の形態における1125ライン方式シリアルデジタル信号と通常の525ライン方式シリアルデジタル信号とに対して信号変換を行なう複合装置の回路構成の一例を示す図。
【図4】同実施の形態における1125ライン方式シリアルデジタル信号と525ライン方式シリアルデジタル信号との信号切換を行なう信号切換装置の構成の一例を示す図。
【符号の説明】
12,22…S/P変換器、
13…分離回路、
14,24,26…P/S変換器、
23…複合回路、
31,35…入力部、
33…分離装置、
34…クロスポイント装置、
36…複合装置、
37…出力部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal switching device capable of switching between two systems of a 1125 line system serial digital signal and a 525 line system serial digital signal.
[0002]
[Prior art]
In a general broadcasting system, both 1125-line television broadcasting and 525-line television broadcasting are possible. By the way, in recent years, digital signal processing technology has advanced remarkably, and accordingly, development of a broadcasting system has been actively carried out toward the start of digital broadcasting. When digital broadcasting is started, 1125-line television / 525-line television mixed broadcasting is possible.
[0003]
Therefore, as a broadcasting system, 1125 line system television broadcast and 525 line system television broadcast were separately processed using dedicated crosspoint devices, but one crosspoint device was used. In addition, there is a demand for a system that performs signal switching in accordance with 1125-line television broadcasting and 525-line television broadcasting.
[0004]
However, the frequency of the 1125-line serial digital signal by the 1125-line television broadcast is 1.5 GHz, and therefore, the crosspoint device must be provided with a reclocker or the like. Then, the cross point device becomes very expensive, and further, there arises a disadvantage that the power consumption increases. In addition, the 1.5 GHz electrical cross point device requires special work even when manufactured.
[0005]
[Problems to be solved by the invention]
As described above, in the broadcasting system, having a crosspoint device separately for the 1125 line system and the 525 line system increases the equipment cost, and the crosspoint device for the 1125 line system consumes power. It has the disadvantage of becoming larger.
[0006]
It is an object of the present invention to provide a signal switching processing device that can share a crosspoint device between a 1125-line serial digital signal and a 525-line serial digital signal, thereby reducing the cost and power consumption of the device. is there.
[0007]
[Means for Solving the Problems]
The present invention provides a 1125-line serial digital signal in which a plurality of parallel digital data having a fixed number of bits is arranged in series, and has a lower frequency than the 1125-line serial digital signal. The present invention is intended for a signal switching device that switches between a 525-line serial digital signal in which a plurality of parallel digital data having the number of bits is arranged in series.
[0008]
In order to achieve the above object, the same number of output terminals as the number of bits in the unit parallel digital data of the 1125 line system serial digital signal are provided, and the 1125 line system serial digital signal is input to the unit parallel digital data. First signal converting means for time-dividing a plurality of bits of data and converting the time-divided plurality of bits into a first parallel digital signal by simultaneously outputting the data strings from the output terminals corresponding to the number of bits. And the first parallel digital signal output by the first signal conversion means is time-divided into component block sequences that are different from each other, and the time-division component block sequence is serialized for each component block. After the conversion, the second signal conversion to be converted into the second parallel digital signal by simultaneously outputting each component separately. And a cross-point portion capable of switching signals at a frequency specified by at least the 525 line system serial digital signal, and is output from the second signal conversion means when the 1125 line system serial digital signal is input. A signal for switching the second parallel digital signal to be output through the cross-point portion and to output the 525-line serial digital signal through the cross-point portion when the 525-line serial digital signal is input. Switching means.
[0009]
According to this configuration, for a 1125 line system serial digital signal, a plurality of bits of data in the unit parallel digital data are time-divided and converted into a first parallel digital signal. The digital signal is time-divided into component block sequences that are different from each other, serialized for each component block with respect to this time-division component block sequence, and then output simultaneously for each component. 2 parallel digital signals.
[0010]
As a result, a single parallel point signal that can be switched at the frequency specified by the 525 line type serial digital signal is used, and the second parallel digital signal is passed through the cross point part when a 1125 line type serial digital signal is input. This cross-point portion can be shared by the 1125-line serial digital signal and the 525-line serial digital signal, and signal switching is facilitated. In addition, if the cross-point part is manufactured so as to operate in the vicinity of the frequency specified by the 525 line type 525/60 component or 4fsc composite serial digital signal, it can be manufactured using a conventional inexpensive device. It is possible to reduce the price and power consumption.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
First, an operation for performing signal conversion on an 1125-line serial digital signal according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a circuit configuration of a separation apparatus that performs signal conversion, and FIG. 2 shows signal timings indicating signal conversion operations.
[0012]
That is, as shown in FIG. 2A, the 1125-line serial digital signal input to the
[0013]
As shown in FIG. 2B, the S /
[0014]
Further, the parallel digital signal is supplied to a
[0015]
The four signals Pb, Yc, Pr, Yo output from the
[0016]
FIG. 3 shows an example of the circuit configuration of a composite apparatus that derives a 1125-line serial digital signal and a 525-line serial digital signal according to an embodiment of the present invention.
[0017]
In FIG. 3,
[0018]
On the other hand, when a 525-line serial digital signal is input, the four 525-line serial digital signals input to the
[0019]
The P /
[0020]
The 525-line serial digital signal has a frequency of 270 MHz when the aspect ratio is 4: 3, and a frequency of 360 MHz when the aspect ratio is 16: 9.
[0021]
FIG. 4 shows an embodiment of the present invention in which the separation apparatus of FIG. 1 and the composite apparatus of FIG. 3 are used to perform signal switching between a 1125-line serial digital signal and a 525-line serial digital signal. An example of the circuit configuration of the used signal switching device is shown.
[0022]
In FIG. 4, the 1125-line serial digital signal is input to the
[0023]
The operation from the
[0024]
Since the
[0025]
Next, the output side of the
The 4n output terminals of the
[0026]
Here, the operation from the
[0027]
In addition, when processing the 525-line serial digital signal, the four 525-line serial digital signals derived from the
[0028]
Therefore, according to the above-described embodiment, first, the 10-bit data in the unit parallel digital data is time-divided by the
[0029]
For this reason, a
[0030]
In the above embodiment, an example of a 525/60 component serial digital signal has been described as a 525 line type serial digital signal. However, in addition to this, the present invention can be implemented even with a 4 fsc composite serial digital signal. It is.
[0031]
Further, the present invention is not necessarily limited to the scope of the above embodiment, and it goes without saying that various modifications can be made without departing from the scope of the present invention.
[0032]
【The invention's effect】
As described above in detail, according to the present invention, the 1125-line serial digital signal and the 525-line serial digital signal can be shared by the crosspoint device, thereby reducing the cost and power consumption of the device. A switching device can be provided.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a circuit configuration of a separation device that performs signal conversion on an 1125-line serial digital signal according to an embodiment of the present invention;
2 is a diagram showing signal timing indicating signal conversion operation of the separation device of FIG. 1 in the embodiment. FIG.
FIG. 3 is a diagram showing an example of a circuit configuration of a composite device that performs signal conversion on an 1125-line serial digital signal and a normal 525-line serial digital signal in the embodiment;
FIG. 4 is a diagram showing an example of a configuration of a signal switching device that performs signal switching between a 1125-line serial digital signal and a 525-line serial digital signal in the embodiment;
[Explanation of symbols]
12, 22 ... S / P converter,
13: separation circuit,
14, 24, 26 ... P / S converter,
23 ... Composite circuit,
31, 35 ... input section,
33. Separation device,
34 ... Crosspoint device,
36 ... Composite device,
37: Output unit.
Claims (4)
前記1125ライン方式シリアルデジタル信号の単位パラレルデジタルデータ中のビット数と同数の出力端を有し、前記1125ライン方式シリアルデジタル信号を入力して、前記単位パラレルデジタルデータ中の複数ビットのデータを時分割し、この時分割された複数ビットのデータをそれぞれ前記ビット数分の出力端から同時に出力することにより、第1のパラレルデジタル信号に変換する第1の信号変換手段と、
この第1の信号変換手段により出力された前記第1のパラレルデジタル信号を互いに異なる成分となる成分ブロック列に時分割し、この時分割された成分ブロック列に対して各成分ブロック毎にシリアル化した後、各成分別に同時出力することにより、第2のパラレルデジタル信号に変換する第2の信号変換手段と、
少なくとも前記525ライン方式シリアルデジタル信号で特定した周波数で信号切換可能なクロスポイント部を有し、前記1125ライン方式シリアルデジタル信号の信号入力時に、前記第2の信号変換手段から出力される第2のパラレルデジタル信号を前記クロスポイント部に通して出力し、前記525ライン方式シリアルデジタル信号の信号入力時に、前記525ライン方式シリアルデジタル信号を前記クロスポイント部に通して出力するように切り換える信号切換手段と、
1125ライン方式用のP ( パラレル ) /S(シリアル)変換器と、525ライン方式用のP/S変換器とを有し、前記1125ライン方式シリアルデジタル信号の信号入力時に、前記信号切換手段から出力される前記第2のパラレルデジタル信号を、前記1125ライン方式用のP/S変換器にて入力時の前記1125ライン方式シリアルデジタル信号に復元するとともに、前記525ライン方式用のP/S変換器にて525ライン方式の黒味信号を出力し、前記525ライン方式シリアルデジタル信号の信号入力時に、前記信号切換手段から出力される525ライン方式シリアルデジタル信号を前記525ライン方式用のP/S変換器にて出力するとともに、前記1125ライン方式用のP/S変換器にて525ライン方式の黒味信号を出力する出力手段とを具備してなることを特徴とする信号切換装置。A 1125-line serial digital signal in which a plurality of parallel digital data having a fixed number of bits is arranged in series, and has a lower frequency than the 1125-line serial digital signal, and also has a fixed number of bits. In a signal switching device for switching between a 525 line type serial digital signal in which a plurality of parallel digital data are arranged in series,
The number of output terminals equal to the number of bits in the unit parallel digital data of the 1125 line type serial digital signal is input, and a plurality of bits of data in the unit parallel digital data are sometimes received by inputting the 1125 line type serial digital signal. A first signal converting means for dividing the data into a first parallel digital signal by dividing the plurality of time-divided data into the first parallel digital signals by simultaneously outputting from the output terminals corresponding to the number of bits;
The first parallel digital signal output by the first signal converting means is time-divided into component block sequences that are different from each other, and the time-division component block sequence is serialized for each component block. Then, a second signal conversion means for converting into a second parallel digital signal by simultaneously outputting each component,
A cross-point portion capable of switching signals at a frequency specified by at least the 525-line serial digital signal, and a second signal output from the second signal conversion means when the 1125-line serial digital signal is input. A signal switching unit that outputs a parallel digital signal through the cross point unit and switches the 525 line type serial digital signal to be output through the cross point unit when the 525 line type serial digital signal is input; ,
A P ( parallel ) / S (serial) converter for the 1125 line system and a P / S converter for the 525 line system, from the signal switching means at the time of signal input of the 1125 line system serial digital signal The output second parallel digital signal is restored to the 1125 line system serial digital signal at the time of input by the 1125 line system P / S converter, and the P / S conversion for the 525 line system is used. A 525 line system black signal is output by the device, and when the 525 line system serial digital signal is input, the 525 line system digital signal output from the signal switching means is converted to the P / S for the 525 line system. In addition to output from the converter, the P / S converter for the 1125 line system outputs a black signal of 525 line system. Signal switching apparatus characterized by comprising and an output means for force.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29066998A JP4112707B2 (en) | 1998-10-13 | 1998-10-13 | Signal switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29066998A JP4112707B2 (en) | 1998-10-13 | 1998-10-13 | Signal switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000125195A JP2000125195A (en) | 2000-04-28 |
JP4112707B2 true JP4112707B2 (en) | 2008-07-02 |
Family
ID=17758971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29066998A Expired - Fee Related JP4112707B2 (en) | 1998-10-13 | 1998-10-13 | Signal switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4112707B2 (en) |
-
1998
- 1998-10-13 JP JP29066998A patent/JP4112707B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000125195A (en) | 2000-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6839014B2 (en) | One-chip microcomputer with analog-to-digital converter | |
US6437834B1 (en) | Video switching and mix/effecting equipment | |
JPH08191416A (en) | Digital video/audio processor | |
KR920008066B1 (en) | Picture signal processing apparatus | |
US5311457A (en) | Digital filter | |
JP2765188B2 (en) | Signal processing circuit | |
JPH07236151A (en) | Digital video switcher | |
JP4112707B2 (en) | Signal switching device | |
KR0146695B1 (en) | Transfer method of television signal and its apparatus | |
US4746982A (en) | Equipment for through-connecting color television signals | |
JPH07274219A (en) | Television signal decoder | |
EP0644700A2 (en) | Sampling rate converting system | |
US6480545B1 (en) | Architecture for multi-format video processing | |
JP2733318B2 (en) | Television signal processor | |
EP0341989B1 (en) | Apparatus for simultaneously outputting plural image signals derived from a video signal, comprising a single digital-to- analogue converter | |
JPH11355659A (en) | System changeover type video mixing processor | |
JP2861902B2 (en) | Video signal processing method and apparatus | |
JP4432204B2 (en) | Video signal processing apparatus, video signal processing system and method thereof | |
KR0134120Y1 (en) | The seventh system array structure of mobile communication switcher | |
JPS61161885A (en) | Video signal sending circuit | |
JPH05304510A (en) | Circuit device | |
JP2653122B2 (en) | Video signal selection device | |
KR200208742Y1 (en) | Audio video input / output terminal selection connector | |
JPH07245743A (en) | High definition television signal processing circuit | |
JPH04252686A (en) | High grade television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |