JP4432204B2

JP4432204B2 - Video signal processing apparatus, video signal processing system and method thereof

Info

Publication number: JP4432204B2
Application number: JP2000134247A
Authority: JP
Inventors: 和佳宮本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-04-28
Filing date: 2000-04-28
Publication date: 2010-03-17
Anticipated expiration: 2020-04-28
Also published as: JP2001313848A

Description

【０００１】
【発明の属する技術分野】
本発明は、多様なフォーマットのプロンプタ信号をスイッチャなどからのリターン信号に格納できる映像信号処理装置、映像信号処理システムおよびそれらの方法に関する。
【０００２】
【従来の技術】
放送用あるいは業務用のビデオカメラと、ＣＣＵ(Camera Control Unit: カメラ制御ユニット) とを一体化してカメラシステムが構築されている。
ＣＣＵは、ビデオカメラからのビデオ信号を入力し、当該ビデオ信号に輪郭補正や色合わせ補正などの処理を行い、所定のフォーマットのビデオ信号を生成し、これをバスを介してスイッチャなどに出力する。
【０００３】
また、ＣＣＵは、バスを介してスイッチャなどから入力されたビデオ信号（以下、リターン信号とも記す）をビデオカメラに出力すると共に、所定の入力端子から入力されたプロンプタ信号をビデオカメラに出力する。ここで、プロンプタ信号は、ビデオカメラに接続されるプロンプタ用モニタ装置で表示する画像のビデオ信号である。
この場合に、配線数の削減などの観点から、リターン信号内にプロンプタ信号を組み込んでＣＣＵからビデオカメラに出力されることがある。
【０００４】
ところで、従前までは、ビデオカメラシステムは、ＮＴＳＣ(National Television System Committee)やＰＡＬ(Phase Alternation by line) などの標準テレビ方式のビデオ信号に対応していれば十分であったが、近年、テレビなどのビデオ信号の高画質化、多用途化およびデジタル化に伴い、ＨＤＴＶ(Hight Definition TV) 方式の１０８０／６０Ｉ、１０８０／５０Ｉおよび２４ｐｓＦなどの多様なフォーマットのビデオ信号が採用されるようになり、ビデオカメラシステムも多様なビデオ信号に対応するようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来のビデオカメラシステムで、簡単な構成で、多様なフォーマットのプロンプタ信号を多様なフォーマットのリターン信号に適宜、格納できないという問題がある。
【０００６】
本発明は上述した従来技術の問題点に鑑みてなされ、簡単な構成で、複数のフォーマットのプロンプタ信号を複数のフォーマットのリターン信号に適宜、格納できる映像信号処理装置、映像信号処理システムおよびその方法を提供することを目的とする。
【０００９】
また、第１の発明の映像信号処理装置は、好ましくは、前記処理回路は、複数のフォーマットの前記第１の映像信号に応じた処理が可能であり、前記第１の映像信号のフォーマットに応じて、前記第２の映像信号を前記第１の映像信号に格納する。
【００１３】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、第１の発明の映像処理装置は、第１の映像信号に第２の映像信号を格納する映像信号処理装置であって、前記第２の映像信号を、単位クロックサイクル当たりの情報量が前記第２の映像信号の１／ｕ（ｕは２以上の整数）倍であり前記第１の映像信号と同じ周波数を有する前記第３の映像信号に変換する変換回路と、前記第１の映像信号に前記第３の映像信号を格納する格納回路とを有し、前記変換回路は、前記第２の映像信号の１水平走査期間のクロックサイクル数をｕで除算したときに、除算結果の整数部がｖ、当該除算結果の剰余がｚである場合に、各々がｖクロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第１のモジュールと、各々が（ｖ＋ｘ（ｘは、ｘ≦ｚの整数））クロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第２のモジュールとからなり、合計ｕ×ｖ＋ｚクロックサイクル分の前記第２の映像信号の情報が含まれるｕ個のモジュールと、前記第１のモジュールおよび前記第２のモジュールを識別する識別情報とを含む前記第３の映像信号を生成する。
【００１４】
第２の発明の映像信号処理装置の作用は以下のようになる。
先ず、変換回路において、第２の映像信号を、単位クロックサイクル当たりの情報量が前記第２の映像信号の１／ｕ（ｕは２以上の整数）倍であり前記第１の映像信号と同じ周波数を有する前記第３の映像信号に変換する。このとき、前記変換回路では、前記第２の映像信号の１水平走査期間のクロックサイクル数をｕで除算したときに、除算結果の整数部がｖ、当該除算結果の剰余がｚである場合に、各々がｖクロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第１のモジュールと、各々が（ｖ＋ｘ（ｘは、ｘ≦ｚの整数））クロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第２のモジュールとからなり、合計ｕ×ｖ＋ｚクロックサイクル分の前記第２の映像信号の情報が含まれるｕ個のモジュールと、前記第１のモジュールおよび前記第２のモジュールを識別する識別情報とを含む前記第３の映像信号が生成される。次に、格納回路において、前記第１の映像信号に前記第３の映像信号が格納される。
【００１５】
また、第２の発明の映像信号処理装置は、好ましくは、前記格納回路は、前記ｕ個のモジュールを、前記第１の映像信号のｕ個の水平走査期間のそれぞれに格納する。
【００１６】
また、第２の発明の映像信号処理装置は、好ましくは、アナログの映像信号をデジタルに変換して前記第２の映像信号を生成する変換回路をさらに有する。
また、好ましくは、第１の映像信号はリターン信号であり、第２の映像信号はプロンプタ信号である。上記第２の映像信号は、４８フィールドまたは２４ｐｓＦ方式の映像信号である。上記ｕ個の水平走査期間の信号は連続する。上記ｖは６８７、上記ｘは１、上記ｕは４である。上記第１と第２のモジュールは４水平走査期間に交互に繰り替えす。第３の映像信号はデジタル信号で、上記第１の映像信号の１０ビットの下位に格納される。上記第３の映像信号は上記第１の映像信号と同じサンプリング周波数で２ビットで構成され、上記第１の映像信号の下位２ビットに格納される。
【００１７】
第３の発明の映像信号処理装置は、第１の映像信号に対して第２の映像信号を変換して得られた第３の映像信号が格納されており、前記第３の映像信号が、前記第２の映像信号の１水平走査期間のクロックサイクル数をｕで除算したときに、除算結果の整数部がｖ、当該除算結果の剰余がｚである場合に、各々がｖクロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第１のモジュールと、各々が（ｖ＋ｘ（ｘは、ｘ≦ｚの整数））クロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第２のモジュールとからなり、合計ｕ×ｖ＋ｚクロックサイクル分の前記第２の映像信号の情報が含まれるｕ個のモジュールと、前記第１のモジュールおよび前記第２のモジュールを識別する識別情報とを含む場合に、前記第１の映像信号から前記第２の映像信号を復元する映像信号処理装置であって、前記第１の映像信号から前記第３の映像信号を分離する分離回路と、前記分離された第３の映像信号に含まれる前記識別情報を検出する識別情報検出回路と、前記識別情報の検出結果に基づいて、前記ｕ個のモジュールを用いて前記第２の映像信号を復元する信号生成回路とを有する。
【００１８】
第３の発明の映像信号処理装置の作用は以下のようになる。
先ず、分離回路において、第１の映像信号から第３の映像信号が分離される。
次に、識別情報検出回路において、前記分離された第３の映像信号に含まれる前記識別情報が検出される。
次に、信号生成回路において、前記識別情報の検出結果に基づいて、前記ｕ個のモジュールを用いて前記第２の映像信号が復元される。
【００１９】
また、第３の発明の映像信号処理装置は、好ましくは、前記復元された第２の映像信号に応じた表示を行う表示手段をさらに有する。
【００２０】
また、第３の発明の映像信号処理装置は、好ましくは、前記第１の映像信号に応じた表示を行う表示手段をさらに有する。
【００２１】
また、第４の発明の映像信号処理システムは、撮像装置と、前記撮像装置の撮像結果に応じた映像信号を用いて、前記撮像装置に出力する第１の映像信号を生成する映像信号生成装置と、前記撮像装置と前記映像信号生成装置との間に介在する映像信号処理装置とを有し、前記映像信号処理装置は、第１の映像信号に第２の映像信号を格納する映像信号処理装置であって、前記第２の映像信号を、単位クロックサイクル当たりの情報量が前記第２の映像信号の１／ｕ（ｕは２以上の整数）倍であり前記第１の映像信号と同じ周波数を有する前記第３の映像信号に変換する変換回路と、前記第１の映像信号に前記第３の映像信号を格納する格納回路とを有し、前記変換回路は、前記第２の映像信号の１水平走査期間のクロックサイクル数をｕで除算したときに、除算結果の整数部がｖ、当該除算結果の剰余がｚである場合に、各々がｖクロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第１のモジュールと、各々が（ｖ＋ｘ（ｘは、ｘ≦ｚの整数））クロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第２のモジュールとからなり、合計ｕ×ｖ＋ｚクロックサイクル分の前記第２の映像信号の情報が含まれるｕ個のモジュールと、前記第１のモジュールおよび前記第２のモジュールを識別する識別情報とを含む前記第３の映像信号を生成する。
【００２２】
また、第４の発明の映像信号処理システムは、好ましくは、前記格納回路は、前記ｕ個のモジュールを、前記第１の映像信号のｕ個の水平走査期間のそれぞれに格納する。アナログの映像信号をデジタルに変換して前記第２の映像信号を生成する変換回路をさらに有する。
【００２３】
第４の発明の映像信号処理システムにおいて、好ましくは、前記撮像装置は、前記映像信号処理装置から入力された前記第３の映像信号から、前記第１の映像信号および前記第２の映像信号を分離する分離回路と、前記分離された第１の映像信号に応じた表示を行う第１の表示装置と、前記分離された第２の映像信号に応じた表示を行う第２の表示装置とを有する。
【００２４】
また、第５の発明の映像信号処理方法は、第１の映像信号に第２の映像信号を格納する映像信号処理方法であって、前記第２の映像信号の１水平走査期間のクロックサイクル数をｕ（ｕは２以上の整数）で除算したときに、除算結果の整数部がｖ、当該除算結果の剰余がｚである場合に、各々がｖクロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第１のモジュールと、各々が（ｖ＋ｘ（ｘは、ｘ≦ｚの整数））クロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第２のモジュールとからなり、合計ｕ×ｖ＋ｚクロックサイクル分の前記第２の映像信号の情報が含まれるｕ個のモジュールと、前記第１のモジュールおよび前記第２のモジュールを識別する識別情報とを含み、単位クロックサイクル当たりの情報量が前記第２の映像信号の１／ｕ倍であり前記第１の映像信号と同じ周波数を有する前記第３の映像信号に前記第２の映像信号を変換し、前記第１の映像信号に前記第３の映像信号を格納する。
【００２５】
また、第６の発明の映像信号処理方法は、第１の映像信号に対して第２の映像信号を変換して得られた第３の映像信号が格納されており、前記第３の映像信号が、前記第２の映像信号の１水平走査期間のクロックサイクル数をｕで除算したときに、除算結果の整数部がｖ、当該除算結果の剰余がｚである場合に、各々がｖクロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第１のモジュールと、各々が（ｖ＋ｘ（ｘは、ｘ≦ｚの整数））クロックサイクル分の前記第２の映像信号の情報を含む単数または複数の第２のモジュールとからなり、合計ｕ×ｖ＋ｚクロックサイクル分の前記第２の映像信号の情報が含まれるｕ個のモジュールと、前記第１のモジュールおよび前記第２のモジュールを識別する識別情報とを含む場合に、前記第１の映像信号から前記第２の映像信号を復元する映像信号処理方法であって、前記第１の映像信号から前記第３の映像信号を分離し、前記分離された第３の映像信号に含まれる前記識別情報を検出し、前記識別情報の検出結果に基づいて、前記ｕ個のモジュールを用いて前記第２の映像信号を復元する。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態に係わるビデオカメラシステムについて説明する。
図１は、本実施形態のビデオカメラシステム１の全体構成図である。
図１に示すように、ビデオカメラシステム１は、例えば、ビデオカメラ２₁〜２₄、ＣＣＵ３₁〜３₄、スイッチャ４を有する。
また、図２は、ビデオカメラ２₁とＣＣＵ３₁とスイッチャ４との間での信号の入出力関係を説明するための図である。
【００２８】
ここで、ビデオカメラシステム１が、第４の発明の映像信号処理システムに対応し、ビデオカメラ２₁〜２₄が第４の発明における撮像装置に対応し、ＣＣＵ３₁〜３₄が第４の発明における映像信号処理装置に対応し、スイッチャ４が第４の発明における映像信号生成装置に対応している。
また、ＣＣＵ３₁〜３₄が、第１の発明および第２の発明の映像信号処理装置に対応している。
また、ビデオカメラ２₁〜２₄が、第３の発明の映像信号処理装置に対応している。
【００２９】
ＣＣＵ３ ₁ 〜３ ₄
ＣＣＵ３₁〜３₄は、例えば、同じ構成をしている。
以下、ＣＣＵ３₁について詳細に説明する。
図３は、ＣＣＵ３₁におけるリターン信号生成処理に係わるの機能の機能ブロック図である。
図３に示すように、ＣＣＵ３₁は、Ａ／Ｄ変換部２０、プロンプタ信号処理部２１、多重化部２２、送信部２３および制御部２４を有する。
ここで、プロンプタ信号処理部２１および多重化部２２が、第１の発明の処理回路に対応している。
また、プロンプタ信号処理部２１が第２の発明の変換回路に対応し、多重化部２２が第２の発明の格納回路に対応している。
【００３０】
図２に示すように、ＣＣＵ３₁は、スイッチャ４から入力されたリターン信号Ｓ４₁にプロンプタ信号Ｓ６₁を格納してリターン信号Ｓ３ｂ₁を生成し、これをバスを介してビデオカメラ２₁に出力する。
ここで、リターン信号Ｓ４₁等が第１の発明等の第１の映像信号に対応し、プロンプタ信号Ｓ６₁等が第１の発明等の第２の映像信号に対応し、リターン信号Ｓ３ｂ₁等が、第２の発明等の第３の映像信号に対応している。
【００３１】
なお、ＣＣＵ３₁は、以下に示すリターン信号生成処理の他に、バスを介してビデオカメラ２₁から入力されたビデオ信号Ｓ２ｃ₁に輪郭補正や色合わせ補正などの処理を行い、所定のフォーマットのビデオ信号Ｓ３ａ₁を生成し、これをスイッチャ４などに出力する処理を行う。
【００３２】
〔Ａ／Ｄ変換部２０〕
Ａ／Ｄ変換部２０には、図示しないアナログ入力端子から、アナログのプロンプタ輝度信号Ｓ６₁＿Ｙおよびプロンプタ色差信号Ｓ６₁＿Ｃが入力される。プロンプタ輝度信号Ｓ６₁＿Ｙおよびプロンプタ色差信号Ｓ６₁＿Ｃは、スイッチャ４、あるいはスイッチャ４とは別の装置によって生成される。プロンプタ輝度信号Ｓ６₁＿Ｙおよびプロンプタ色差信号Ｓ６₁＿Ｃのフォーマットについては後述する。
Ａ／Ｄ変換部２０は、プロンプタ輝度信号Ｓ６₁＿Ｙおよびプロンプタ色差信号Ｓ６₁＿ＣをＡ／Ｄ変換して、それぞれ１８ＭＨｚ、８ビットのデジタルのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃを生成し、これらをプロンプタ信号処理部２１に出力する。
【００３３】
〔プロンプタ信号処理部２１〕
図４は、プロンプタ信号処理部２１の構成図である。
図４に示すように、プロンプタ信号処理部２１は、例えば、変換部４０、変換部４１およびＩＤ付加部４２を有する。
変換部４０、変換部４１およびＩＤ付加部４２は、図３に示す制御部２４による制御に基づいて、プロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃのフォーマットに応じた以下に示す処理を行う。
【００３４】
変換部４０は、例えば、ＦＩＦＯ(First In First Out)回路を有し、Ａ／Ｄ変換部２０からの図５（Ａ）に示す１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃを当該ＦＩＦＯ回路に書き込み、約２倍の周波数３７ＭＨｚで当該ＦＩＦＯ回路から読み出すことで、図５（Ｂ）に示す３７ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ４０＿Ｙおよびプロンプタ色差信号Ｓ４０＿Ｃを生成する。
【００３５】
変換部４１は、図５（Ｂ）に示す３７ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ４０＿Ｙおよびプロンプタ色差信号Ｓ４０＿Ｃを、図５（Ｃ）に示す７４ＭＨｚ、２ビット、２チャンネル×２のプロンプタ輝度信号Ｓ４１＿Ｙおよびプロンプタ色差信号Ｓ４１＿Ｃに変換する。
【００３６】
このように、プロンプタ信号処理部２１では、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃを、２ビット、２ｃｈ×２のプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃに変換し、後段の多重化部２２において、これらをリターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃの下位２（＝ｔ）ビットに格納する。
このとき、１ライン分（１水平走査期間内）のプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃは均等あるいは略均等に４（＝ｕ）分割され、４ライン分（４水平走査期間内）のリターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃに分けて格納される。
【００３７】
ところで、プロンプタ輝度信号Ｓ６₁＿Ｙおよびプロンプタ色差信号Ｓ６₁＿Ｃには、例えば、６０フィールド方式、５０フィールド方式、４０フィールド方式および２３ｐｓＦ方式がある。
ここで、プロンプタ輝度信号Ｓ６₁＿Ｙおよびプロンプタ色差信号Ｓ６₁＿Ｃの１水平走査期間のクロックサイクルは、６０フィールド方式の場合には２２００クロックサイクル、５０フィールド方式の場合には２６４０クロックサイクル、４８フィールド方式および２４ｐｓＦ方式の場合には２７５０クロックサイクルである。
この場合に、１水平走査期間を４分割したクロックサイクルを求めるために、１水平走査期間のクロックサイクルを４で除算すると、その除算結果の整数部および剰余は以下になる。
６０フィールド方式：２２００／４＝整数部ｖ：５５０、剰余ｚ：０、
５０フィールド方式：２６４０／４＝整数部ｖ：６６０、剰余ｚ：０、
４８フィールド方式
および２４ｐｓＦ方式：２７５０／４＝整数部ｖ：６８７、剰余ｚ：２。
【００３８】
６０フィールド方式の場合には、図４に示す変換部５０において、図６（Ｂ）に示すように、５５０クロックサイクル（ＣＬＫ）分の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃが、図６（Ｃ）に示すように、３７ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ４０＿Ｙおよびプロンプタ色差信号Ｓ４０＿Ｃに変換され、続いて、変換部５１において、図５（Ｃ）および図６（Ｄ）に示すように、７４ＭＨｚ、２ビット、２チャンネル×２のプロンプタ輝度信号Ｓ４１＿Ｙおよびプロンプタ色差信号Ｓ４１＿Ｃに変換される。
そして、６０フィールド方式の場合には、１水平走査期間のクロックサイクルを４で除算したときに剰余が生じないため、後段の多重化部２２では、７４ＭＨｚのリターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃの１水平走査期間内に、それぞれ５５０クロックサイクル分（１／４Ｈ分）の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃの情報が格納される。
【００３９】
５０フィールド方式の場合には、図４に示す変換部５０において、図７（Ｂ）に示すように、６６０クロックサイクル（ＣＬＫ）分の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃが、図７（Ｃ）に示すように、３７ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ４０＿Ｙおよびプロンプタ色差信号Ｓ４０＿Ｃに変換され、続いて、変換部５１において、図５（Ｃ）および図７（Ｄ）に示すように、７４ＭＨｚ、２ビット、２チャンネル×２のプロンプタ輝度信号Ｓ４１＿Ｙおよびプロンプタ色差信号Ｓ４１＿Ｃに変換される。
そして、５０フィールド方式の場合には、１水平走査期間のクロックサイクルを４で除算したときに剰余が生じないため、後段の多重化部２２では、７４ＭＨｚのリターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃの１水平走査期間内に、それぞれ６６０クロックサイクル分（１／４Ｈ分）の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃの情報が格納される。
【００４０】
また、４８フィールド方式および２４ｐｓＦ方式の場合には、図４に示す変換部５０において、図８（Ｂ）に示すように、６８７（＝ｖ）および６８８（＝ｖ＋ｘ（ｘはｘ≦ｚの整数））クロックサイクル（ＣＬＫ）分の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃが、図８（Ｃ）に示すように、３７ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ４０＿Ｙおよびプロンプタ色差信号Ｓ４０＿Ｃに変換され、続いて、変換部５１において、図５（Ｃ）および図８（Ｄ）に示すように、７４ＭＨｚ、２ビット、２チャンネル×２のプロンプタ輝度信号Ｓ４１＿Ｙおよびプロンプタ色差信号Ｓ４１＿Ｃに変換される。
【００４１】
ここで、４８フィールド方式および２４ｐｓＦ方式の場合には、１水平走査期間のクロックサイクルを４で除算したときに剰余が「２」となるため、後段の多重化部２２では、７４ＭＨｚのリターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃの１水平走査期間内に、適宜、６８７および６８８クロックサイクル分の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃの情報が格納される。
すなわち、リターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃの４水平走査期間のうち２水平走査期間に６８７クロックサイクル分の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃの情報がそれぞれ格納され、残りの２水平走査期間に６８８クロックサイクル分の１８ＭＨｚ、８ビットのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃの情報がそれぞれ格納される。
【００４２】
ＩＤ付加部４２は、４８フィールド方式および２４ｐｓＦ方式のプロンプタ信号を伝送する場合に、図８（Ｄ）に示すプロンプタ輝度信号Ｓ４１＿Ｙおよびプロンプタ色差信号Ｓ４１＿Ｃ内の１８ＭＨｚの６８７クロックサイクル分の情報からなるモジュールＭｏｄ＿Ａ（第２の発明等の第１のモジュール）に対して識別情報ＩＤ（ＦＦ）を付加し、１８ＭＨｚの６８８クロックサイクル分の情報からなるモジュールＭｏｄ＿Ｂ（第２の発明等の第２のモジュール）に対して識別情報ＩＤ（００）を付加してプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃを生成する。
一方、ＩＤ付加部４２は、５０フィールド方式および６０フィールド方式の場合には、変換部４１からのプロンプタ輝度信号Ｓ４１＿Ｙおよびプロンプタ色差信号Ｓ４１＿Ｃを、それぞれプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃとしてそのまま出力する。
【００４３】
〔多重化部２２〕
多重化部２２は、制御部２４からの制御に基づいて、リターン輝度信号Ｓ４₁＿Ｙ、リターン色差信号Ｓ４₁＿Ｃ、プロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃのフォーマットに応じて、図５（Ｃ）に示す７４ＭＨｚ、２ビットのプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃを、図１に示すスイッチャ４から入力された７４ＭＨｚ、１０ビットのリターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃの下位２ビットに格納して、図３（Ｄ）に示すリターン輝度信号Ｓ２２＿Ｙおよびリターン色差信号Ｓ２２＿Ｃを生成する。
ここで、リターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃとしては、ＨＤＴＶ方式の１０８０／６０Ｉ、１０８０／５０Ｉおよび２４ｐｓＦなどのフォーマットが採用される。
【００４４】
〔送信部２３〕
送信部２３は、制御部２４からの制御に基づいて、多重化部２２から入力されたリターン輝度信号Ｓ２２＿Ｙおよびリターン色差信号Ｓ２２＿Ｃを、シリアルなリターン信号Ｓ３ｂ₁として図１および図２に示すビデオカメラ２₁に送信する。
【００４５】
〔制御部２４〕
制御部２４は、入力されたフォーマット指定信号Ｓ６０に基づいて、指定されたフォーマットに応じた処理を行うように、プロンプタ信号処理部２１、多重化部２２および送信部２３を制御する。ここで、フォーマット指定信号Ｓ６０では、リターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃのフォーマット、並びにプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃのフォーマットが指定される。
【００４６】
スイッチャ４
スイッチャ４は、ＣＣＵ３₁〜３₄を介して、ビデオカメラ２₁〜２₄が出力した撮像結果に応じたビデオ信号を入力し、これらを用いて放送用の映像信号を生成する。
例えば、ＣＣＵ３₁からスイッチャ４には、図２に示すように、ビデオ信号Ｓ２ｃ₁に応じたビデオ信号Ｓ３ａ₁が出力される。
また、スイッチャ４は、例えば、放送用の映像信号をリターン信号としてＣＣＵ３₁〜３₄に出力する。
例えば、スイッチャ４からＣＣＵ３₁には、リターン信号Ｓ４₁が出力される。
【００４７】
ビデオカメラ２ ₁ 〜２ ₄
ビデオカメラ２₁〜２₄は、例えば、ＨＤＴＶ用のビデオカメラであり、撮像結果に応じた１０８０／６０Ｉ、１０８０／５０Ｉおよび２４ｐｓＦのフォーマットのビデオ信号をユーザによる指定操作に基づいて選択的に生成する。
ここで、ビデオカメラ２₁〜２₄は、例えば、同じ構成をしている。
以下、ビデオカメラ２₁について詳細に説明する。
図２に示すように、ビデオカメラ２₁は、ビューファインダ１０を有する。
ビューファインダ１０は、ＣＣＵ３₁からのリターン信号Ｓ３ｂ₁から生成したリターン信号Ｓ２ａ₁に応じた画像と、ビデオカメラ２₁の撮像結果のビデオ信号Ｓ２ｂ₁に応じた画像とを選択的あるいは同時に表示する。ビューファインダ１０の表示は、例えば、ビデオカメラ２₁の操作者が見る。
また、ビデオカメラ２₁には、所定の端子を介してプロンプタ用表示装置１１が接続される。
プロンプタ用表示装置１１は、ビデオカメラ２₁から入力したプロンプタ信号Ｓ２ｃ₁に応じた画像を表示する。プロンプタ用表示装置１１は、例えば、ビデオカメラ２₁が搭載されたクレーンを操作する操作者の近傍に配設されている。
【００４８】
図９は、ビデオカメラ２₁の機能のうちリターン信号の処理に係わる機能の機能ブロック図である。
図９に示すように、ビデオカメラ２₁は、例えば、受信部７０、分離部７１、ＩＤ検出部７２、プロンプタ信号生成部７３および制御部７４を有する。
ここで、分離部７１が本発明の分離回路に対応し、ＩＤ検出部７２が本発明の識別情報検出回路に対応し、プロンプタ信号生成部７３が本発明の信号生成回路に対応している。
受信部７０は、制御部７４からの制御に基づいて、図２に示すＣＣＵ３₁から入力されたリターン信号Ｓ３ｂ₁を分離部７１に出力する。
【００４９】
分離部７１は、制御部７４による制御に基づいて、受信部７０から入力されたリターン信号Ｓ３ｂ₁の分離処理を行う。
具体的には、分離部７１は、リターン信号Ｓ３ｂ₁に含まれる図３に示すＣＣＵ３₁の多重化部２２で多重化されたリターン輝度信号Ｓ２２＿Ｙを分離して、リターン輝度信号Ｓ４₁＿Ｙおよびプロンプタ輝度信号Ｓ２１＿Ｙを生成する。
また、分離部７１は、リターン信号Ｓ３ｂ₁に含まれる図３に示すＣＣＵ３₁の多重化部２２で多重化されたリターン色差信号Ｓ２２＿Ｃを分離して、リターン色差信号Ｓ４₁＿Ｃおよびプロンプタ色差信号Ｓ２１＿Ｃを生成する。
分離部７１は、リターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃをリターン信号Ｓ２ａ₁として図２に示すビューファインダ１０に出力する。
また、分離部７１は、プロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃを、ＩＤ検出部７２およびプロンプタ信号生成部７３に出力する。
【００５０】
ＩＤ検出部７２は、制御部７４による制御に基づいて、例えば、４８フィールド方式および２４ｐｓＦ方式のプロンプタ信号が伝送された場合に、プロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃに含まれる図８（Ｄ）に示す識別情報ＩＤ（ＦＦ），ＩＤ（００）を検出し、当該検出したタイミングおよび識別情報を示す検出信号Ｓ７２をプロンプタ信号生成部７３に出力する。
【００５１】
プロンプタ信号生成部７３は、制御部７４による制御に基づいて、６０フィールド方式および５０フィールド方式のプロンプタ信号が伝送された場合には、リターン信号Ｓ３ｂ₁の連続した４水平走査期間内に格納されたプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃを用いて１水平走査期間のプロンプタ輝度信号およびプロンプタ色差信号を生成すると共に、必要に応じて所定の周波数変換を行ってプロンプタ信号Ｓ２ｃ₁を生成する。
また、制御部７４による制御に基づいて、４８フィールド方式および２４ｐｓＦ方式のプロンプタ信号が伝送された場合には、検出信号Ｓ７２に基づいて、図８（Ｅ）に示すモジュールＭｏｄ＿ＡおよびＭｏｄ＿Ｂを識別しながら、リターン信号Ｓ３ｂ₁の連続した４水平走査期間内に格納されたプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃを用いて１水平走査期間のプロンプタ輝度信号およびプロンプタ色差信号を生成すると共に、必要に応じて所定の周波数変換を行ってプロンプタ信号Ｓ２ｃ₁を生成する。
【００５２】
プロンプタ信号生成部７３は、プロンプタ信号Ｓ２ｃ₁を図２に示すプロンプタ用表示装置１１に出力する。
【００５３】
制御部７４は、リターン信号Ｓ３ｂ₁のフォーマット、並びにリターン信号Ｓ３ｂ₁に格納されたプロンプタ信号のフォーマットに応じて、受信部７０、分離部７１、ＩＤ検出部７２およびプロンプタ信号生成部７３の処理を制御する。
【００５４】
以下、ビデオカメラシステム１の動作例を説明する。
当該動作例では、例えば、ビデオカメラ２₁が１０８０／６０Ｉフォーマットで動作し、スイッチャ４からＣＣＵ３₁に１０８０／６０Ｉフォーマットのリターン信号Ｓ４₁が出力され、ＣＣＵ３₁に、４８フィールド方式および２４ｐｓＦ方式のプロンプタ信号Ｓ６₁が入力された場合の動作を説明する。
この場合には、図３に示すＡ／Ｄ変換部２０において、スイッチャ４から入力されたプロンプタ輝度信号Ｓ６₁＿Ｙおよびプロンプタ色差信号Ｓ６₁＿ＣがＡ／Ｄ変換され、それぞれ１８ＭＨｚ、８ビットのデジタルのプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃが生成される。
【００５５】
次に、プロンプタ信号処理部２１において、図８（Ｂ）に示すプロンプタ輝度信号Ｓ２０＿Ｙおよびプロンプタ色差信号Ｓ２０＿Ｃが、図８（Ｅ）に示すように、ＩＤが付加されたプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃに変換される。
【００５６】
次に、多重化部２２において、図５（Ｃ）に示す７４ＭＨｚ、２ビットのプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃが、図１に示すスイッチャ４から入力された７４ＭＨｚ、１０ビットのリターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃの下位２ビットに格納され、図５（Ｄ）に示すリターン輝度信号Ｓ２２＿Ｙおよびリターン色差信号Ｓ２２＿Ｃが生成される。
【００５７】
次に、送信部２３によって、リターン輝度信号Ｓ２２＿Ｙおよびリターン色差信号Ｓ２２＿Ｃがシリアルに、リターン信号Ｓ３ｂ₁として図１に示すビデオカメラ２に出力される。
【００５８】
次に、図９に示すビデオカメラ２₁の受信部７０によって、リターン信号Ｓ３ｂ₁が分離部７１に出力される。
そして、分離部７１において、リターン信号Ｓ３ｂ₁が、リターン輝度信号Ｓ４₁＿Ｙ、リターン色差信号Ｓ４₁＿Ｃ、プロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃに分離される。
そして、リターン輝度信号Ｓ４₁＿Ｙおよびリターン色差信号Ｓ４₁＿Ｃがリターン信号Ｓ２ａ₁として、分離部７１から図２に示すビューファインダ１０に出力される。
また、プロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃが、分離部７１からＩＤ検出部７２およびプロンプタ信号生成部７３に出力される。
【００５９】
次に、ＩＤ検出部７２において、プロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃに含まれる図８（Ｄ）に示す識別情報ＩＤ（ＦＦ），ＩＤ（００）が検出され、当該検出されたタイミングおよび識別情報を示す検出信号Ｓ７２がプロンプタ信号生成部７３に出力される。
【００６０】
次に、プロンプタ信号生成部７３において、検出信号Ｓ７２に基づいて、図８（Ｅ）に示すモジュールＭｏｄ＿ＡおよびＭｏｄ＿Ｂを識別しながら、リターン信号Ｓ３ｂ₁の連続した４水平走査期間内に格納されたプロンプタ輝度信号Ｓ２１＿Ｙおよびプロンプタ色差信号Ｓ２１＿Ｃを用いて１水平走査期間のプロンプタ輝度信号およびプロンプタ色差信号が生成される共に、必要に応じて所定の周波数変換が行われてプロンプタ信号Ｓ２ｃ₁が生成される。
プロンプタ信号Ｓ２ｃ₁はプロンプタ信号生成部７３から図２に示すプロンプタ用表示装置１１に出力され、プロンプタ用表示装置１１においてプロンプタ信号Ｓ２ｃ₁に応じた表示が行われる。
【００６１】
上述した動作例では、１０８０／６０Ｉフォーマットのリターン信号Ｓ４₁が出力され、ＣＣＵ３₁に、４８フィールド方式および２４ｐｓＦ方式のプロンプタ信号Ｓ６₁が入力された場合の動作を例示したが、リターン信号Ｓ４₁およびプロンプタ信号Ｓ６₁としては、前述したその他の任意のフォーマットを選択的に採用できる。
【００６２】
以上説明したように、ビデオカメラシステム１によれば、プロンプタ信号Ｓ６₁の１ラインを４分割してリターン信号Ｓ３ａ₁の下位２ビットに格納するときに、プロンプタ信号Ｓ６₁の水平走査期間のクロックサイクルが４で割り切れない場合でも、プロンプタ信号Ｓ６₁をリターン信号Ｓ３ａ₁の下位２ビットに格納し、プロンプタ信号Ｓ６₁をビデオカメラ２₁において適切に復元できる。
そのため、ビデオカメラシステム１によれば、ＣＣＵ３₁〜３₄において、４８フィールド方式および２４ｐｓＦ方式のプロンプタ信号を、スイッチャ４からのリターン信号に格納してビデオカメラ２₁に伝送できる。
【００６３】
また、ビデオカメラシステム１によれば、プロンプタ信号の伝送についても、ＨＤＴＶ方式の１０８０／６０Ｉ、１０８０／５０Ｉおよび２４ｐｓＦのリターン信号、並びに６０フィールド方式、５０フィールド方式、４０フィールド方式および２３ｐｓＦ方式のプロンプタ信号のいずれに対しても簡単な構成のＣＣＵ３₁〜３₄を用いて対応できる。
【００６４】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、ＨＤＴＶ方式のリターン信号を例示したが、ＮＴＳＣ方式やＰＡＬ方式のリターン信号を用いてもよい。また、プロンプタ信号の方式の特に限定されない。
【００６５】
また、上述した実施形態では、本発明におけるｓ＝８、ｔ＝２、ｕ＝４、ｖ＝６８７、ｘ＝１、ｚ＝２の場合を例示したが、ｓ，ｔ，ｕ，ｖ，ｘ，ｚは、それ以外の値であってもよい。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、複数のフォーマットの第２の映像信号（プロンプタ信号）を第１の映像信号（リターン信号）に適宜、格納できる。
また、本発明によれば、第２の映像信号を複数のフォーマットの第１の映像信号に適宜、格納できる。
【図面の簡単な説明】
【図１】図１は、本発明実施形態のビデオカメラシステムの全体構成図である。
【図２】図２は、図１に示すビデオカメラ、ＣＣＵおよびスイッチャの間で入出力される信号を説明するための図である。
【図３】図３は、図１に示すＣＣＵにおけるリターン信号生成処理に係わるの機能の機能ブロック図である。
【図４】図４は、図３に示すプロンプタ信号処理部の構成図である。
【図５】図５は、図３に示すプロンプタ信号処理部における処理を説明するための図である。
【図６】図６は、６０フィールド方式のプロンプタ信号を用いた場合の図３に示すプロンプタ信号処理部の処理を説明するための図である。
【図７】図７は、５０フィールド方式のプロンプタ信号を用いた場合の図３に示すプロンプタ信号処理部の処理を説明するための図である。
【図８】図８は、４８フィールド方式および２４ｐｓＦ方式のプロンプタ信号を用いた場合の図３に示すプロンプタ信号処理部の処理を説明するための図である。
【図９】図９は、図１に示すビデオカメラの機能のうちリターン信号の処理に係わる機能の機能ブロック図である。
【符号の説明】
１…ビデオカメラシステム、２₁〜２₄…ビデオカメラ、３₁〜３₄…ＣＣＵ、４…スイッチャ、１０…ビューファインダ、１１…プロンプタ用表示装置、２０…Ａ／Ｄ変換部、２１…プロンプタ信号処理部、２２…多重化部、２３…送信部、２４…制御部、４０…変換部、４１…変換部、４２…ＩＤ付加部、７０…受信部、７１…分離部、７２…ＩＤ検出部、７３…プロンプタ信号生成部、７４…制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing apparatus, a video signal processing system, and methods for storing prompter signals of various formats in return signals from a switcher or the like.
[0002]
[Prior art]
A camera system is constructed by integrating a broadcast or commercial video camera and a CCU (Camera Control Unit).
The CCU receives a video signal from a video camera, performs processing such as contour correction and color matching correction on the video signal, generates a video signal of a predetermined format, and outputs this to a switcher or the like via a bus. .
[0003]
The CCU outputs a video signal (hereinafter also referred to as a return signal) input from a switcher or the like via a bus to the video camera, and outputs a prompter signal input from a predetermined input terminal to the video camera. Here, the prompter signal is a video signal of an image displayed on a prompter monitor device connected to the video camera.
In this case, from the viewpoint of reducing the number of wires, a prompter signal may be incorporated in the return signal and output from the CCU to the video camera.
[0004]
By the way, until now, video camera systems were sufficient if they were compatible with standard television video signals such as NTSC (National Television System Committee) and PAL (Phase Alternation by line). With high-quality video signals, versatility, and digitalization, video signals of various formats such as 1080 / 60I, 1080 / 50I, and 24 psF in HDTV (Hight Definition TV) system have been adopted. Video camera systems are also compatible with a variety of video signals.
[0005]
[Problems to be solved by the invention]
However, the above-described conventional video camera system has a problem that prompter signals of various formats cannot be appropriately stored in return signals of various formats with a simple configuration.
[0006]
The present invention has been made in view of the above-described problems of the prior art, and with a simple configuration, a video signal processing apparatus, a video signal processing system, and a method thereof capable of appropriately storing a plurality of format prompter signals in a plurality of format return signals The purpose is to provide.
[0009]
In the video signal processing apparatus according to the first aspect of the present invention, preferably, the processing circuit can perform processing according to the first video signal in a plurality of formats, and according to the format of the first video signal. Then, the second video signal is stored in the first video signal.
[0013]
[Means for Solving the Problems]
  In order to solve the above-described problems of the prior art and achieve the above-described object, a video processing apparatus according to a first invention is a video signal processing apparatus that stores a second video signal in a first video signal. Thus, the amount of information per unit clock cycle of the second video signal is 1 / u (u is an integer of 2 or more) times that of the second video signal, and has the same frequency as the first video signal. A conversion circuit for converting to the third video signal; and a storage circuit for storing the third video signal in the first video signal, wherein the conversion circuit is one horizontal of the second video signal. When the number of clock cycles in the scanning period is divided by u, when the integer part of the division result is v and the remainder of the division result is z, each of the information of the second video signal for v clock cycles is Including one or more first modules, each with ( + X (x is, x ≦ z integer) consists of a single or a plurality of second module containing information) the second video signal of the clock cycles, the totalu × v + zThe third video signal including u modules including information of the second video signal corresponding to the clock cycle and identification information for identifying the first module and the second module is generated.
[0014]
  The operation of the video signal processing apparatus of the second invention is as follows.
  First, in the conversion circuit, the amount of information per unit clock cycle of the second video signal is 1 / u (u is an integer of 2 or more) times the second video signal, and is the same as the first video signal. Conversion to the third video signal having a frequency is performed. At this time, in the conversion circuit, when the number of clock cycles in one horizontal scanning period of the second video signal is divided by u, the integer part of the division result is v, and the remainder of the division result is z. One or a plurality of first modules each including information of the second video signal for v clock cycles, and each of the second modules for (v + x (x is an integer of x ≦ z)) clock cycles. Consisting of one or more second modules containing video signal informationu × v + zThe third video signal including u modules including the information of the second video signal corresponding to the clock cycle and identification information for identifying the first module and the second module is generated. . Next, in the storage circuit, the third video signal is stored in the first video signal.
[0015]
In the video signal processing apparatus according to the second invention, preferably, the storage circuit stores the u modules in each of u horizontal scanning periods of the first video signal.
[0016]
  The video signal processing apparatus of the second invention preferably further includes a conversion circuit that converts an analog video signal into a digital signal to generate the second video signal.
  Preferably, the first video signal is a return signal, and the second video signal is a prompter signal. The second video signal is a 48 field or 24 psF video signal. The u horizontal scanning period signals are continuous. The v is 687, the x is 1, and the u is 4. The first and second modules are alternately repeated in four horizontal scanning periods. The third video signal is a digital signal and is stored in the lower 10 bits of the first video signal. The third video signal is composed of 2 bits at the same sampling frequency as the first video signal, and is stored in the lower 2 bits of the first video signal..
[0017]
  The video signal processing apparatus according to a third aspect of the invention stores a third video signal obtained by converting the second video signal to the first video signal, and the third video signal is When the number of clock cycles in one horizontal scanning period of the second video signal is divided by u, when the integer part of the division result is v and the remainder of the division result is z, each of them is equal to v clock cycles. A single or a plurality of first modules including information of the second video signal, and a single each including information of the second video signal for (v + x (x is an integer of x ≦ z)) clock cycles. Or consist of multiple second modules, totalu × v + zFrom the first video signal, when u modules including the information of the second video signal for the clock cycle and identification information for identifying the first module and the second module are included. A video signal processing apparatus that restores the second video signal, comprising: a separation circuit that separates the third video signal from the first video signal; and the third video signal included in the separated third video signal An identification information detection circuit for detecting identification information; and a signal generation circuit for restoring the second video signal using the u modules based on a detection result of the identification information.
[0018]
The operation of the video signal processing apparatus of the third invention is as follows.
First, in the separation circuit, the third video signal is separated from the first video signal.
Next, the identification information detection circuit detects the identification information included in the separated third video signal.
Next, in the signal generation circuit, the second video signal is restored using the u modules based on the detection result of the identification information.
[0019]
The video signal processing apparatus according to the third aspect of the present invention preferably further includes display means for performing display in accordance with the restored second video signal.
[0020]
The video signal processing apparatus according to the third aspect of the present invention preferably further includes display means for performing display in accordance with the first video signal.
[0021]
  According to a fourth aspect of the present invention, there is provided a video signal processing system for generating a first video signal to be output to the imaging device using an imaging device and a video signal corresponding to an imaging result of the imaging device. And a video signal processing device interposed between the imaging device and the video signal generation device, wherein the video signal processing device stores a second video signal in a first video signal. An apparatus is the same as the first video signal, wherein the amount of information per unit clock cycle of the second video signal is 1 / u (u is an integer greater than or equal to 2) times that of the second video signal. A conversion circuit configured to convert the third video signal having a frequency; and a storage circuit configured to store the third video signal in the first video signal, wherein the conversion circuit includes the second video signal. U is the number of clock cycles in one horizontal scan period When the integer part of the division result is v and the remainder of the division result is z when calculated, each of the first module or the plurality of first modules including the information of the second video signal for v clock cycles Each including (v + x (x is an integer of x ≦ z)) clock cycles of one or a plurality of second modules including the information of the second video signal.u × v + zThe third video signal including u modules including information of the second video signal corresponding to the clock cycle and identification information for identifying the first module and the second module is generated.
[0022]
  In the video signal processing system according to the fourth aspect of the invention, preferably,The storage circuit stores the u modules in each of u horizontal scanning periods of the first video signal. A conversion circuit for converting the analog video signal to digital and generating the second video signal;.
[0023]
  Video signal processing system of the fourth inventionIn,Preferably,The imaging device includes: a separation circuit that separates the first video signal and the second video signal from the third video signal input from the video signal processing device; and the separated first video A first display device that performs display according to a signal; and a second display device that performs display according to the separated second video signal..
[0024]
  A video signal processing method according to a fifth aspect of the present invention is a video signal processing method for storing a second video signal in a first video signal, the number of clock cycles in one horizontal scanning period of the second video signal. When u is divided by u (u is an integer of 2 or more), when the integer part of the division result is v and the remainder of the division result is z, each of the second video signals for v clock cycles One or a plurality of first modules including information, and one or a plurality of second modules each including information of the second video signal for (v + x (x is an integer of x ≦ z)) clock cycles. And the totalu × v + zIncluding u modules including information of the second video signal for clock cycles, and identification information for identifying the first module and the second module, and the amount of information per unit clock cycle is The second video signal is converted into the third video signal that is 1 / u times the second video signal and has the same frequency as the first video signal, and the third video signal is converted into the third video signal. The video signal is stored.
[0025]
  According to a sixth aspect of the present invention, there is provided a video signal processing method in which a third video signal obtained by converting a second video signal to a first video signal is stored, and the third video signal is stored. However, when the number of clock cycles in one horizontal scanning period of the second video signal is divided by u, if the integer part of the division result is v and the remainder of the division result is z, each is v clock cycles One or more first modules including information on the second video signal for minutes, and information on the second video signal for each (v + x (x is an integer of x ≦ z)) clock cycles. Consists of one or more second modules includingu × v + zFrom the first video signal, when u modules including the information of the second video signal for the clock cycle and identification information for identifying the first module and the second module are included. A video signal processing method for restoring the second video signal, wherein the third video signal is separated from the first video signal, and the identification information included in the separated third video signal is obtained. And detecting the second video signal using the u modules based on the detection result of the identification information.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a video camera system according to an embodiment of the present invention will be described.
FIG. 1 is an overall configuration diagram of a video camera system 1 according to the present embodiment.
As shown in FIG. 1, a video camera system 1 includes, for example, a video camera 2₁~ 2_Four, CCU3₁~ 3_FourAnd a switcher 4.
FIG. 2 shows a video camera 2₁And CCU3₁4 is a diagram for explaining the input / output relationship of signals between the switcher 4 and the switcher 4. FIG.
[0028]
Here, the video camera system 1 corresponds to the video signal processing system of the fourth invention, and the video camera 2₁~ 2_FourCorresponds to the imaging device according to the fourth aspect of the present invention, and CCU3₁~ 3_FourCorresponds to the video signal processing device in the fourth invention, and the switcher 4 corresponds to the video signal generation device in the fourth invention.
CCU3₁~ 3_FourCorresponds to the video signal processing devices of the first and second inventions.
Video camera 2₁~ 2_FourCorresponds to the video signal processing apparatus of the third invention.
[0029]
CCU3 ₁ ~ 3 _Four
CCU3₁~ 3_FourHave, for example, the same configuration.
CCU3₁Will be described in detail.
3 shows CCU3₁It is a functional block diagram of the function regarding the return signal generation process in FIG.
As shown in FIG.₁Includes an A / D conversion unit 20, a prompter signal processing unit 21, a multiplexing unit 22, a transmission unit 23, and a control unit 24.
Here, the prompter signal processing unit 21 and the multiplexing unit 22 correspond to the processing circuit of the first invention.
The prompter signal processing unit 21 corresponds to the conversion circuit of the second invention, and the multiplexing unit 22 corresponds to the storage circuit of the second invention.
[0030]
As shown in FIG.₁Is a return signal S4 input from the switcher 4₁Prompter signal S6₁And return signal S3b₁Is generated and the video camera 2 is connected via the bus.₁Output to.
Here, the return signal S4₁Correspond to the first video signal of the first invention, etc., and the prompter signal S6₁Corresponds to the second video signal of the first invention, etc., and the return signal S3b₁Corresponds to the third video signal of the second invention.
[0031]
CCU3₁In addition to the return signal generation processing shown below, the video camera 2 is connected via a bus.₁Video signal S2c input from₁Are subjected to processing such as contour correction and color matching correction, and a video signal S3a of a predetermined format is processed.₁Is generated and output to the switcher 4 or the like.
[0032]
[A / D converter 20]
The A / D converter 20 receives an analog prompter luminance signal S6 from an analog input terminal (not shown).₁_Y and prompter color difference signal S6₁_C is input. Prompter luminance signal S6₁_Y and prompter color difference signal S6₁_C is generated by the switcher 4 or a device different from the switcher 4. Prompter luminance signal S6₁_Y and prompter color difference signal S6₁The format of _C will be described later.
The A / D converter 20 receives the prompter luminance signal S6.₁_Y and prompter color difference signal S6₁_C is A / D converted to generate an 18 MHz 8-bit digital prompter luminance signal S20_Y and a prompter color difference signal S20_C, respectively, and output them to the prompter signal processing unit 21.
[0033]
[Prompter signal processor 21]
FIG. 4 is a configuration diagram of the prompter signal processing unit 21.
As illustrated in FIG. 4, the prompter signal processing unit 21 includes, for example, a conversion unit 40, a conversion unit 41, and an ID addition unit 42.
The conversion unit 40, the conversion unit 41, and the ID addition unit 42 perform the following process according to the format of the prompter luminance signal S20_Y and the prompter color difference signal S20_C based on the control by the control unit 24 shown in FIG.
[0034]
The conversion unit 40 includes, for example, a FIFO (First In First Out) circuit, and the 18 MHz 8-bit prompter luminance signal S20_Y and the prompter color difference signal S20_C shown in FIG. By writing into the FIFO circuit and reading out from the FIFO circuit at a frequency about 37 MHz, the 37 MHz 8-bit prompter luminance signal S40_Y and the prompter color difference signal S40_C shown in FIG. 5B are generated.
[0035]
The converter 41 converts the 37 MHz 8-bit prompter luminance signal S40_Y and the prompter color difference signal S40_C shown in FIG. 5B into the 74 MHz 2-bit 2-channel × 2 prompter luminance signal S41_Y shown in FIG. The prompter color difference signal S41_C is converted.
[0036]
As described above, the prompter signal processing unit 21 converts the 8-bit prompter luminance signal S20_Y and the prompter color difference signal S20_C into a 2-bit, 2ch × 2 prompter luminance signal S21_Y and a prompter color difference signal S21_C, and a subsequent multiplexing unit. 22, these are returned to the return luminance signal S4.₁_Y and return color difference signal S4₁Store in the lower 2 (= t) bits of _C.
At this time, the prompter luminance signal S20_Y for one line (within one horizontal scanning period) and the prompter color difference signal S20_C are equally or substantially equally divided into four (= u), and the return luminance for four lines (within four horizontal scanning periods). Signal S4₁_Y and return color difference signal S4₁_C is stored separately.
[0037]
By the way, the prompter luminance signal S6.₁_Y and prompter color difference signal S6₁_C includes, for example, a 60 field method, a 50 field method, a 40 field method, and a 23 psF method.
Here, the prompter luminance signal S6₁_Y and prompter color difference signal S6₁The clock cycle of one horizontal scanning period of _C is 2200 clock cycles in the 60 field method, 2640 clock cycles in the 50 field method, and 2750 clock cycles in the 48 field method and 24 psF method.
In this case, in order to obtain a clock cycle obtained by dividing one horizontal scanning period into four, when the clock cycle of one horizontal scanning period is divided by 4, the integer part and the remainder of the division result are as follows.
60 field system: 2200/4 = integer part v: 550, remainder z: 0,
50 field method: 2640/4 = integer part v: 660, remainder z: 0,
48 field method
And 24 psF system: 2750/4 = integer part v: 687, remainder z: 2.
[0038]
In the case of the 60-field method, in the conversion unit 50 shown in FIG. 4, as shown in FIG. 6B, the 18-MHz prompter luminance signal S20_Y and the prompter color difference signal S20_C for 550 clock cycles (CLK) are generated. As shown in FIG. 6C, it is converted into a 37 MHz 8-bit prompter luminance signal S40_Y and a prompter color difference signal S40_C, and then, in the converter 51, shown in FIGS. 5C and 6D. As described above, the prompter luminance signal S41_Y and the prompter color difference signal S41_C of 74 MHz, 2 bits, 2 channels × 2 are converted.
In the case of the 60-field method, no remainder is generated when the clock cycle of one horizontal scanning period is divided by 4, so that the multiplexing unit 22 at the subsequent stage has a return luminance signal S4 of 74 MHz.₁_Y and return color difference signal S4₁Information of 18 MHz 8-bit prompter luminance signal S20_Y and prompter color difference signal S20_C for 550 clock cycles (1 / 4H) is stored in one horizontal scanning period of _C.
[0039]
In the case of the 50 field method, in the conversion unit 50 shown in FIG. 4, as shown in FIG. 7B, an 18 MHz 8-bit prompter luminance signal S20_Y and a prompter color difference signal S20_C for 660 clock cycles (CLK) are generated. As shown in FIG. 7 (C), it is converted into a 37 MHz 8-bit prompter luminance signal S40_Y and a prompter color difference signal S40_C. Subsequently, in the conversion unit 51, as shown in FIG. 5 (C) and FIG. 7 (D). As described above, the prompter luminance signal S41_Y and the prompter color difference signal S41_C of 74 MHz, 2 bits, 2 channels × 2 are converted.
In the case of the 50-field method, no remainder is generated when the clock cycle of one horizontal scanning period is divided by 4, so that the multiplexing unit 22 at the subsequent stage has a return luminance signal S4 of 74 MHz.₁_Y and return color difference signal S4₁Information of 18 MHz 8-bit prompter luminance signal S20_Y and prompter color difference signal S20_C for 660 clock cycles (1 / 4H) is stored in one horizontal scanning period of _C.
[0040]
In the case of the 48 field method and the 24 psF method, as shown in FIG. 8B, the conversion unit 50 shown in FIG. 4 uses 687 (= v) and 688 (= v + x (x is an integer satisfying x ≦ z). )) The 18 MHz 8-bit prompter luminance signal S20_Y and the prompter color difference signal S20_C corresponding to the clock cycle (CLK) are converted into the 37 MHz 8-bit prompter luminance signal S40_Y and the prompter color difference signal S40_C as shown in FIG. Then, in the conversion unit 51, as shown in FIG. 5C and FIG. 8D, it is converted into a prompter luminance signal S41_Y and a prompter color difference signal S41_C of 74 MHz, 2 bits, 2 channels × 2 .
[0041]
Here, in the case of the 48 field method and the 24 psF method, the remainder becomes “2” when the clock cycle of one horizontal scanning period is divided by 4, so that the multiplexing unit 22 in the subsequent stage has a return luminance signal of 74 MHz. S4₁_Y and return color difference signal S4₁Within one horizontal scanning period of _C, information of 18 MHz, 8-bit prompter luminance signal S20_Y and prompter color difference signal S20_C for 687 and 688 clock cycles is stored as appropriate.
That is, the return luminance signal S4₁_Y and return color difference signal S4₁Among the four horizontal scanning periods of _C, information of 18 MHz, 8-bit prompter luminance signal S20_Y and prompter color difference signal S20_C corresponding to 687 clock cycles is stored in two horizontal scanning periods, and 688 clock cycles are stored in the remaining two horizontal scanning periods. The 18 MHz 8-bit prompter luminance signal S20_Y and the prompter color difference signal S20_C are stored.
[0042]
The ID adding unit 42 is a module composed of information for 687 clock cycles of 18 MHz in the prompter luminance signal S41_Y and the prompter color difference signal S41_C shown in FIG. 8D when transmitting 48 field system and 24 psF system prompter signals. Mod_B (second module of the second invention, etc.) comprising identification information ID (FF) added to Mod_A (first module of the second invention, etc.) and comprising information for 688 clock cycles of 18 MHz Is added with identification information ID (00) to generate a prompter luminance signal S21_Y and a prompter color difference signal S21_C.
On the other hand, in the case of the 50-field method and the 60-field method, the ID adding unit 42 outputs the prompter luminance signal S41_Y and the prompter color difference signal S41_C from the conversion unit 41 as the prompter luminance signal S21_Y and the prompter color difference signal S21_C, respectively. .
[0043]
[Multiplexer 22]
Based on the control from the control unit 24, the multiplexing unit 22 returns the return luminance signal S4.₁_Y, return color difference signal S4₁_C, the prompter luminance signal S21_Y and the prompter color difference signal S21_C, the 74 MHz 2-bit prompter luminance signal S21_Y and the prompter color difference signal S21_C shown in FIG. 5C are input from the switcher 4 shown in FIG. 74 MHz, 10-bit return luminance signal S4₁_Y and return color difference signal S4₁The return luminance signal S22_Y and the return color difference signal S22_C shown in FIG. 3D are stored in the lower 2 bits of _C.
Here, the return luminance signal S4₁_Y and return color difference signal S4₁As _C, HDTV formats such as 1080 / 60I, 1080 / 50I, and 24 psF are adopted.
[0044]
[Transmitter 23]
Based on the control from the control unit 24, the transmission unit 23 converts the return luminance signal S22_Y and the return color difference signal S22_C input from the multiplexing unit 22 into a serial return signal S3b.₁As shown in FIG. 1 and FIG.₁Send to.
[0045]
[Control unit 24]
The control unit 24 controls the prompter signal processing unit 21, the multiplexing unit 22, and the transmission unit 23 so as to perform processing according to the designated format based on the input format designation signal S60. Here, in the format designation signal S60, the return luminance signal S4.₁_Y and return color difference signal S4₁The format of _C and the format of the prompter luminance signal S21_Y and the prompter color difference signal S21_C are designated.
[0046]
Switcher 4
The switcher 4 is connected to the CCU 3₁~ 3_FourVideo camera 2₁~ 2_FourA video signal corresponding to the imaging result outputted by is input and a video signal for broadcasting is generated using these video signals.
For example, CCU3₁To the switcher 4, as shown in FIG. 2, the video signal S2c₁Depending on the video signal S3a₁Is output.
Further, the switcher 4 uses, for example, a CCU 3 with a broadcast video signal as a return signal₁~ 3_FourOutput to.
For example, switcher 4 to CCU 3₁Return signal S4₁Is output.
[0047]
Video camera 2 ₁ ~ 2 _Four
Video camera 2₁~ 2_FourIs a video camera for HDTV, for example, which selectively generates video signals of 1080 / 60I, 1080 / 50I and 24 psF formats according to the imaging result based on a user's designated operation.
Where video camera 2₁~ 2_FourHave, for example, the same configuration.
Video camera 2₁Will be described in detail.
As shown in FIG.₁Has a viewfinder 10.
Viewfinder 10 is CCU3₁Return signal S3b from₁Return signal S2a generated from₁And video camera 2₁Video signal S2b of the imaging result of₁The image corresponding to is selectively or simultaneously displayed. The display of the viewfinder 10 is, for example, a video camera 2₁The operator sees.
Video camera 2₁Is connected to the prompter display device 11 via a predetermined terminal.
The prompter display device 11 includes a video camera 2₁Prompter signal S2c input from₁The image corresponding to is displayed. The prompter display device 11 is, for example, a video camera 2.₁Is arranged in the vicinity of the operator who operates the crane on which is mounted.
[0048]
FIG. 9 shows the video camera 2₁It is a functional block diagram of a function related to processing of a return signal among the functions.
As shown in FIG.₁Includes, for example, a reception unit 70, a separation unit 71, an ID detection unit 72, a prompter signal generation unit 73, and a control unit 74.
Here, the separation unit 71 corresponds to the separation circuit of the present invention, the ID detection unit 72 corresponds to the identification information detection circuit of the present invention, and the prompter signal generation unit 73 corresponds to the signal generation circuit of the present invention.
Based on the control from the control unit 74, the receiving unit 70 receives the CCU 3 shown in FIG.₁Return signal S3b input from₁Is output to the separation unit 71.
[0049]
The separation unit 71 receives the return signal S3b input from the reception unit 70 based on the control by the control unit 74.₁The separation process is performed.
Specifically, the separation unit 71 generates a return signal S3b.₁CCU3 shown in FIG.₁The return luminance signal S22_Y multiplexed by the multiplexing unit 22 is separated, and the return luminance signal S4 is separated.₁_Y and the prompter luminance signal S21_Y are generated.
Further, the separation unit 71 generates a return signal S3b.₁CCU3 shown in FIG.₁The return color difference signal S22_C multiplexed by the multiplexing unit 22 is separated and the return color difference signal S4 is separated.₁_C and the prompter color difference signal S21_C are generated.
The separation unit 71 receives the return luminance signal S4.₁_Y and return color difference signal S4₁_C is the return signal S2a₁Is output to the viewfinder 10 shown in FIG.
Further, the separation unit 71 outputs the prompter luminance signal S21_Y and the prompter color difference signal S21_C to the ID detection unit 72 and the prompter signal generation unit 73.
[0050]
Based on the control by the control unit 74, the ID detection unit 72 includes, for example, a prompter luminance signal S21_Y and a prompter color difference signal S21_C when a 48 field system and 24 psF system prompter signal is transmitted. Are output to the prompter signal generator 73. The detection signal S72 indicating the detected timing and the identification information is detected.
[0051]
The prompter signal generation unit 73, based on the control by the control unit 74, returns the return signal S3b when the 60 field method and 50 field method prompter signals are transmitted.₁Using the prompter luminance signal S21_Y and the prompter color difference signal S21_C stored in four consecutive horizontal scanning periods, a prompter luminance signal and a prompter color difference signal for one horizontal scanning period are generated, and a predetermined frequency conversion is performed as necessary. Prompter signal S2c₁Is generated.
Further, when a 48 field type and 24 psF type prompter signal is transmitted based on the control by the control unit 74, the modules Mod_A and Mod_B shown in FIG. 8E are identified based on the detection signal S72. Return signal S3b₁Using the prompter luminance signal S21_Y and the prompter color difference signal S21_C stored in four consecutive horizontal scanning periods, a prompter luminance signal and a prompter color difference signal for one horizontal scanning period are generated, and a predetermined frequency conversion is performed as necessary. Prompter signal S2c₁Is generated.
[0052]
The prompter signal generator 73 generates a prompter signal S2c.₁Is output to the prompter display device 11 shown in FIG.
[0053]
The control unit 74 generates a return signal S3b₁Format and return signal S3b₁The processing of the reception unit 70, the separation unit 71, the ID detection unit 72, and the prompter signal generation unit 73 is controlled in accordance with the format of the prompter signal stored in.
[0054]
Hereinafter, an operation example of the video camera system 1 will be described.
In this operation example, for example, the video camera 2₁Operates in 1080 / 60I format and switches from switcher 4 to CCU3₁Return signal S4 in 1080 / 60I format₁Is output and CCU3₁48 field system and 24 psF system prompter signal S6₁The operation when is input will be described.
In this case, the prompter luminance signal S6 input from the switcher 4 in the A / D converter 20 shown in FIG.₁_Y and prompter color difference signal S6₁_C is A / D-converted to generate an 18 MHz 8-bit digital prompter luminance signal S20_Y and a prompter color difference signal S20_C, respectively.
[0055]
Next, in the prompter signal processing unit 21, the prompter luminance signal S20_Y and the prompter color difference signal S20_C shown in FIG. 8B are converted into the prompter luminance signal S21_Y and the prompter color difference to which the ID is added as shown in FIG. 8E. It is converted into a signal S21_C.
[0056]
Next, in the multiplexing unit 22, the 74 MHz 2-bit prompter luminance signal S21_Y and the prompter color difference signal S21_C shown in FIG. 5C are input from the switcher 4 shown in FIG. S4₁_Y and return color difference signal S4₁The return luminance signal S22_Y and the return color difference signal S22_C shown in FIG. 5D are stored in the lower 2 bits of _C.
[0057]
Next, the return luminance signal S22_Y and the return color difference signal S22_C are serially converted by the transmission unit 23 into the return signal S3b.₁Is output to the video camera 2 shown in FIG.
[0058]
Next, the video camera 2 shown in FIG.₁Of the return signal S3b.₁Is output to the separation unit 71.
Then, in the separation unit 71, the return signal S3b₁Is the return luminance signal S4₁_Y, return color difference signal S4₁_C, prompter luminance signal S21_Y and prompter color difference signal S21_C.
The return luminance signal S4₁_Y and return color difference signal S4₁_C is the return signal S2a₁Is output from the separation unit 71 to the viewfinder 10 shown in FIG.
Further, the prompter luminance signal S21_Y and the prompter color difference signal S21_C are output from the separation unit 71 to the ID detection unit 72 and the prompter signal generation unit 73.
[0059]
Next, the ID detection unit 72 detects the identification information ID (FF) and ID (00) shown in FIG. 8D included in the prompter luminance signal S21_Y and the prompter color difference signal S21_C, and the detected timing and identification are detected. A detection signal S72 indicating information is output to the prompter signal generator 73.
[0060]
Next, the prompter signal generation unit 73 identifies the return signals S3b while identifying the modules Mod_A and Mod_B shown in FIG. 8E based on the detection signal S72.₁A prompter luminance signal and a prompter color difference signal for one horizontal scanning period are generated using the prompter luminance signal S21_Y and the prompter color difference signal S21_C stored within four consecutive horizontal scanning periods, and a predetermined frequency conversion is performed as necessary. And prompter signal S2c₁Is generated.
Prompter signal S2c₁Is output from the prompter signal generator 73 to the prompter display device 11 shown in FIG. 2, and the prompter display device 11 prompts the prompter signal S2c.₁A display corresponding to is performed.
[0061]
In the operation example described above, the return signal S4 in the 1080 / 60I format.₁Is output and CCU3₁48 field system and 24 psF system prompter signal S6₁The operation when the signal is input is illustrated, but the return signal S4₁And prompter signal S6₁For example, any other format described above can be selectively employed.
[0062]
As described above, according to the video camera system 1, the prompter signal S6₁1 line is divided into four and the return signal S3a₁Prompter signal S6 when stored in the lower 2 bits of₁Even if the clock cycle of the horizontal scanning period is not divisible by 4, the prompter signal S6₁Return signal S3a₁Stored in the lower 2 bits of the prompter signal S6₁The video camera 2₁Can be restored properly.
Therefore, according to the video camera system 1, the CCU 3₁~ 3_Four, The 48 field system and 24 psF system prompter signals are stored in the return signal from the switcher 4 and the video camera 2₁Can be transmitted.
[0063]
In addition, according to the video camera system 1, the prompter signal is transmitted using HDTV 1080 / 60I, 1080 / 50I and 24 psF return signals and 60 field, 50 field, 40 field and 23 psF prompters. CCU3 with simple configuration for any signal₁~ 3_FourCan be used.
[0064]
The present invention is not limited to the embodiment described above.
For example, in the above-described embodiment, an HDTV return signal is illustrated, but an NTSC return signal or a PAL return signal may be used. Further, the prompter signal system is not particularly limited.
[0065]
Further, in the above-described embodiment, the case of s = 8, t = 2, u = 4, v = 687, x = 1, z = 2 in the present invention is illustrated, but s, t, u, v, x , Z may be other values.
[0066]
【The invention's effect】
As described above, according to the present invention, the second video signals (prompter signals) in a plurality of formats can be appropriately stored in the first video signal (return signal).
According to the present invention, the second video signal can be appropriately stored in the first video signals in a plurality of formats.
[Brief description of the drawings]
FIG. 1 is an overall configuration diagram of a video camera system according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining signals input / output between the video camera, the CCU, and the switcher shown in FIG. 1;
FIG. 3 is a functional block diagram of functions related to return signal generation processing in the CCU shown in FIG. 1;
4 is a configuration diagram of a prompter signal processing unit shown in FIG. 3. FIG.
FIG. 5 is a diagram for explaining processing in the prompter signal processing unit shown in FIG. 3;
FIG. 6 is a diagram for explaining processing of the prompter signal processing unit shown in FIG. 3 when a 60-field type prompter signal is used;
7 is a diagram for explaining the processing of the prompter signal processing unit shown in FIG. 3 when a 50 field type prompter signal is used. FIG.
FIG. 8 is a diagram for explaining processing of the prompter signal processing unit shown in FIG. 3 when 48 field system and 24 psF system prompter signals are used.
FIG. 9 is a functional block diagram of functions related to return signal processing among the functions of the video camera shown in FIG. 1;
[Explanation of symbols]
1 ... Video camera system, 2₁~ 2_Four... video camera, 3₁~ 3_Four... CCU, 4 ... switcher, 10 ... viewfinder, 11 ... prompter display device, 20 ... A / D converter, 21 ... prompter signal processor, 22 ... multiplexer, 23 ... transmitter, 24 ... controller, DESCRIPTION OF SYMBOLS 40 ... Conversion part, 41 ... Conversion part, 42 ... ID addition part, 70 ... Reception part, 71 ... Separation part, 72 ... ID detection part, 73 ... Prompter signal generation part, 74 ... Control part

Claims

A video signal processing apparatus for storing a second video signal in a first video signal,
In the second video signal, the information amount per unit clock cycle is 1 / u (u is an integer equal to or larger than 2) times the second video signal and has the same frequency as the first video signal. A conversion circuit for converting into a video signal of 3;
A storage circuit for storing the third video signal in the first video signal;
The conversion circuit includes:
When the number of clock cycles in one horizontal scanning period of the second video signal is divided by u, when the integer part of the division result is v and the remainder of the division result is z, each of them is equal to v clock cycles. A single or a plurality of first modules including information of the second video signal, and a single each including information of the second video signal for (v + x (x is an integer of x ≦ z)) clock cycles. Alternatively , u modules including a plurality of second modules and including information of the second video signal for a total of u × v + z clock cycles are identified, and the first module and the second module are identified. A video signal processing device that generates the third video signal including identification information.

The video signal processing apparatus according to claim 1, wherein the storage circuit stores the u modules in each of u horizontal scanning periods of the first video signal.

The video signal processing apparatus according to claim 1, further comprising: a conversion circuit that converts an analog video signal into digital to generate the second video signal.

The video signal processing apparatus according to claim 1, wherein the first video signal is a return signal, and the second video signal is a prompter signal.

The video signal processing apparatus according to claim 4, wherein the second video signal is a 48-field or 24 psF video signal.

The video signal processing apparatus according to claim 2, wherein the signals of the u horizontal scanning periods are continuous.

The video signal processing apparatus according to claim 1, wherein v is 687, x is 1, and u is 4.

The video signal processing apparatus according to claim 1, wherein the first and second modules are alternately repeated in four horizontal scanning periods.

The video signal processing apparatus according to claim 1, wherein the third video signal is a digital signal and is stored in the lower 2 bits of 10 bits of the first video signal.

A third video signal obtained by converting the second video signal with respect to the first video signal is stored, and the third video signal is one horizontal scanning period of the second video signal. , When the integer part of the division result is v and the remainder of the division result is z, each includes the information of the second video signal for v clock cycles. Or a plurality of first modules and one or a plurality of second modules each including information of the second video signal for (v + x (x is an integer of x ≦ z)) clock cycles, The first module includes u modules including information of the second video signal for a total of u × v + z clock cycles, and identification information for identifying the first module and the second module. From the video signal of the second In the video signal processing apparatus for restoring a video signal,
A separation circuit for separating the third video signal from the first video signal;
An identification information detection circuit for detecting the identification information included in the separated third video signal;
And a signal generation circuit that restores the second video signal using the u modules based on the detection result of the identification information.

The video signal processing apparatus according to claim 10, further comprising display means for performing display according to the restored second video signal.

The video signal processing apparatus according to claim 10, further comprising display means for performing display according to the first video signal.

An imaging device;
A video signal generation device that generates a first video signal to be output to the imaging device using a video signal corresponding to an imaging result of the imaging device;
A video signal processing device interposed between the imaging device and the video signal generation device;
The video signal processing device includes:
A video signal processing apparatus for storing a second video signal in a first video signal,
In the second video signal, the information amount per unit clock cycle is 1 / u (u is an integer equal to or larger than 2) times the second video signal and has the same frequency as the first video signal. A conversion circuit for converting into a video signal of 3;
A storage circuit for storing the third video signal in the first video signal;
The conversion circuit includes:
When the number of clock cycles in one horizontal scanning period of the second video signal is divided by u, when the integer part of the division result is v and the remainder of the division result is z, each of them is equal to v clock cycles. A single or a plurality of first modules including information of the second video signal, and a single each including information of the second video signal for (v + x (x is an integer of x ≦ z)) clock cycles. Alternatively , u modules including a plurality of second modules and including information of the second video signal for a total of u × v + z clock cycles are identified, and the first module and the second module are identified. A video signal processing system for generating the third video signal including identification information.

The video signal processing system according to claim 13, wherein the storage circuit stores the u modules in each of u horizontal scanning periods of the first video signal.

The video signal processing system according to claim 13, further comprising: a conversion circuit that converts an analog video signal into digital to generate the second video signal.

The imaging device
A separation circuit that separates the first video signal and the second video signal from the third video signal input from the video signal processing device;
A first display device that performs display according to the separated first video signal;
The video signal processing system according to claim 13, further comprising: a second display device that performs display according to the separated second video signal.

A video signal processing method for storing a second video signal in a first video signal,
When the number of clock cycles in one horizontal scanning period of the second video signal is divided by u (u is an integer of 2 or more), the integer part of the division result is v, and the remainder of the division result is z One or a plurality of first modules each including information of the second video signal for v clock cycles, and each of the second modules for (v + x (x is an integer of x ≦ z)) clock cycles. One or a plurality of second modules including the information of the video signal, u modules including the information of the second video signal for a total of u × v + z clock cycles, the first module, Identification information for identifying the second module, and the amount of information per unit clock cycle is 1 / u times that of the second video signal and has the same frequency as the first video signal. Video Converting said second video signal to,
A video signal processing method for storing the third video signal in the first video signal.

The video signal processing method according to claim 17, wherein the u modules are stored in each of u horizontal scanning periods of the first video signal.

The video signal processing method according to claim 17, wherein the second video signal is generated by converting an analog video signal into digital.

A third video signal obtained by converting the second video signal with respect to the first video signal is stored, and the third video signal is one horizontal scanning period of the second video signal. , When the integer part of the division result is v and the remainder of the division result is z, each includes the information of the second video signal for v clock cycles. Or a plurality of first modules and one or a plurality of second modules each including information of the second video signal for (v + x (x is an integer of x ≦ z)) clock cycles, The first module includes u modules including information of the second video signal for a total of u × v + z clock cycles, and identification information for identifying the first module and the second module. From the video signal of the second A video signal processing method for restoring a video signal,
Separating the third video signal from the first video signal;
Detecting the identification information included in the separated third video signal;
A video signal processing method for restoring the second video signal using the u modules based on a detection result of the identification information.

21. The video signal processing method according to claim 20, wherein display is performed in accordance with the restored second video signal.

The video signal processing method according to claim 20, wherein display is performed according to the first video signal.