JP4107958B2

JP4107958B2 - Differential circuit

Info

Publication number: JP4107958B2
Application number: JP2002381404A
Authority: JP
Inventors: 勝堀越; 隆二外平
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-12-27
Filing date: 2002-12-27
Publication date: 2008-06-25
Anticipated expiration: 2022-12-27
Also published as: JP2004214910A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力信号に応じた出力信号を得る差動回路、特に電源電圧ＶＣＣの低下時において十分な動作を確保できるものに関する。
【０００２】
【従来の技術】
図２に、従来の差動回路の構成例を示す。この差動回路は、ＰＬＬ（フェーズ・ロックド・ループ）回路におけるチャージポンプなどに利用され、位相差に応じたパルス信号入力され、このパルス信号のパルス幅に応じた電流を出力する。そこで、この差動回路の出力によりコンデンサを充放電することで、ＶＣＯ（電圧制御発振器）への制御電圧信号を生成することができる。
【０００３】
一端が電源ＶＣＣに接続された定電流を流す定電流回路ＣＣ１の他端には、ＮＰＮ型の入力側トランジスタＴｒ１のコレクタが接続され、この入力側トランジスタＴｒ１のエミッタは抵抗Ｒ１を介し、グランドＧＮＤに接続されている。従って、定電流回路ＣＣ１の定電流は、入力側トランジスタＴｒ１、抵抗Ｒ１を介し、グランドＧＮＤへ流れる。
【０００４】
入力側トランジスタＴｒ１のコレクタには、コレクタが電源ＶＣＣに接続されたＮＰＮ型の接続トランジスタＴｒ２のベースが接続され、この接続トランジスタＴｒ２のエミッタは入力側トランジスタＴｒ１のベースに接続されている。また、入力側トランジスタＴｒ１のベースには、ＮＰＮ型の定電流トランジスタＴｒ３のベースが接続されている。この定電流トランジスタＴｒ３のエミッタは抵抗Ｒ２を介しグランドＧＮＤに接続されている。従って、入力側トランジスタＴｒ１と定電流トランジスタＴｒ３はカレントミラーを構成し、両者は実質的同一の定電流を流す。なお、カレントミラーを構成する一対のトランジスタは、両トランジスタのエミッタ面積を異ならせることで、入力側トランジスタの電流に比例する電流を他側のトランジスタに流すこともできる。
【０００５】
定電流トランジスタＴｒ３のコレクタには、一対のＮＰＮ型の差動トランジスタＴｒ４、Ｔｒ５のエミッタが共通接続されており、１つの差動トランジスタＴｒ４のコレクタは、抵抗Ｒ３を介し、電源ＶＣＣに接続され、もう１つの差動トランジスタＴｒ５のコレクタは直接電源ＶＣＣに接続されている。
【０００６】
そして、差動トランジスタＴｒ４のベースは、ＰＬＬ回路における位相差検出器からの位相差信号を供給され、差動トランジスタＴｒ５のベースは、一定電圧を供給する基準電源ＶＣＣに接続されている。
【０００７】
抵抗Ｒ３と差動トランジスタＴｒ４の接続点には、出力トランジスタＴｒ６のベースが接続されている。従って、位相差検出信号がＨの時に、差動トランジスタＴｒ４がオンして電流が抵抗Ｒ３および差動トランジスタＴｒ４に流れ、これによって抵抗Ｒ３における電圧降下が生じ出力トランジスタＴｒ６がオンする。すなわち、差動トランジスタＴｒ４のコレクタ電流と抵抗Ｒ３により出力トランジスタＴｒ６のオンオフが決定される。
【０００８】
なお、出力トランジスタＴｒ６の出力電流は、コンデンサなどに充電される。また、図１と同様の回路であって、反対の位相差信号に応じグランドに向けて電流を流す回路が設けられ、これよってコンデンサからの放電がなされる。そこで、位相差に応じた電位がコンデンサの上側電圧として得られ、このコンデンサ電圧を、ＶＣＯの制御電圧とすることで、ＶＣＯの発振周波数が位相差に応じて制御される。
【０００９】
【発明が解決しようとする課題】
ここで、この従来回路においては、電源電圧ＶＣＣが低くなり、差動トランジスタＴｒ４のベースバイアスも低くなると、定電流トランジスタＴｒ３が飽和してしまい、差動トランジスタＴｒ４のコレクタ電流が減ってしまう。そして、差動トランジスタＴｒ４のコレクタ電流が少なくなると、抵抗Ｒ３における電圧降下が小さくなり、出力トランジスタＴｒ６のスレッショルドレベルとなるＶｂｅ電圧まで、出力トランジスタＴｒ６のベース電圧が下がらなくなり、出力トランジスタＴｒ６がオンオフ動作できなくなってしまうという問題がある。
【００１０】
特に、位相差検出回路における出力段には、通常コレクタが電源ＶＣＣに接続されたＮＰＮトランジスタが設けられている。このため、差動トランジスタＴｒ４のベース電圧はＶＣＣに比べ１Ｖｂｅ以上下がっており、定電流トランジスタＴｒ３のコレクタは、ＶＣＣに比べ２Ｖｂｅ以上低くなる。このため、電源ＶＣＣを２Ｖ動作させ、１Ｖｂｅ＝０．８Ｖのような場合、定電流トランジスタＴｒ３のＶｃｅは、０．４Ｖ程度となってしまう。定電流トランジスタＴｒ３を飽和させないためには、少なくともＶｃｅが０．６Ｖは必要であり、このような条件では、定電流トランジスタＴｒ３が飽和してしまい、上述のような問題が発生する。
【００１１】
本発明は上記課題に鑑みなされたものであり、電源電圧ＶＣＣの低電圧時においても、出力トランジスタを十分駆動可能とする差動回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、定電流回路からの定電流を流す入力側トランジスタと、この入力側トランジスタとカレントミラーを構成し、入力側トランジスタと実質的に同一またはこれに比例した定電流を流す定電流トランジスタと、この定電流トランジスタに流れる定電流を流す一対の差動トランジスタを含み、入力信号に応じた前記一対の差動トランジスタに流れる電流の変化に応じて出力信号を出力端から出力する差動アンプと、前記入力トランジスタおよび前記定電流トランジスタへミラー用ベース電流を供給する接続トランジスタと、この接続トランジスタに流れるミラー用ベース電流と実質的同一またはこれに比例した電流を前記差動アンプの出力端から引き出すことで出力端電圧を制御する出力端電圧制御手段と、を有することを特徴とする。
【００１３】
このように、本発明では、定電流トランジスタのベース電流に応じた電流を作動アンプの出力端から引き出す。このため、電源電圧ＶＣＣの低下時において定電流トランジスタが飽和した際のベース電流の増加に応じて、出力端電圧を制御することができ、出力端電圧によって出力トランジスタの確実なオンオフを行うことができる。
【００１４】
また、前記差動アンプの出力端は、いずれかの差動トランジスタと、他端が電源ＶＣＣに接続された抵抗との接続部に形成され、前記定電流トランジスタに流れる定電流に加えて前記出力端電圧制御手段による電流が前記抵抗に流れることが好適である。
【００１５】
また、前記出力端電圧制御回路は、前記接続トランジスタに供給するミラー用ベース電流と同一またはこれに比例した電流を生成する２つのカレントミラー回路を含むことが好適である。
【００１６】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１７】
この実施形態の回路は、上述の図２に記載の従来例の回路に定電流トランジスタＴｒ３の飽和を検知する回路（図１において破線で囲んだ回路）を付加し、定電流トランジスタＴｒ３の飽和時には抵抗Ｒ３の電流を増加させて出力トランジスタＴｒ６を確実にオンできるようにするものである。
【００１８】
一端が電源ＶＣＣに接続された定電流を流す定電流回路ＣＣ１の他端には、ＮＰＮ型の入力側トランジスタＴｒ１のコレクタに接続され、入力側トランジスタＴｒ１のエミッタは抵抗Ｒ１を介し、グランドＧＮＤに接続されている。また、入力側トランジスタＴｒ１のコレクタには、ＮＰＮ型の接続トランジスタＴｒ２のベースが接続され、この接続トランジスタＴｒ２のエミッタは入力側トランジスタＴｒ１のベースに接続されている。また、入力側トランジスタＴｒ１のベースには、ＮＰＮ型の定電流トランジスタＴｒ３のベースが接続されている。この定電流トランジスタＴｒ３のエミッタは抵抗Ｒ２を介しグランドＧＮＤに接続されている。
【００１９】
定電流トランジスタＴｒ３のコレクタには、一対のＮＰＮ型の差動トランジスタＴｒ４、Ｔｒ５のエミッタが共通接続されており、１つの差動トランジスタＴｒ４のコレクタは、抵抗Ｒ３を介し、電源ＶＣＣに接続され、もう１つの差動トランジスタＴｒ５のコレクタは直接電源ＶＣＣに接続されている。
【００２０】
また、差動トランジスタＴｒ４のベースは、ＰＬＬ回路における位相差検出器からの位相差信号を供給され、差動トランジスタＴｒ５のベースは、一定電圧を供給する基準電源ＶＣＣに接続されている。抵抗Ｒ３と差動トランジスタＴｒ４の接続点には、出力トランジスタＴｒ６のベースが接続されている。
【００２１】
そして、ベースが入力側トランジスタＴｒ１のコレクタに接続された接続トランジスタＴｒ２のコレクタには、エミッタが調整用抵抗を介し電源ＶＣＣに接続されると共に、コレクタベース間が短絡されたＰＮＰトランジスタＴｒ７のコレクタが接続されている。このトランジスタＴｒ７のベースには、エミッタが調整用抵抗を介し電源ＶＣＣに接続されたＰＮＰトランジスタＴｒ８のベースが接続されており、トランジスタＴｒ７とトランジスタＴｒ８はカレントミラーを構成している。従って、接続トランジスタＴｒ２に流れる、入力側トランジスタＴｒ１および定電流トランジスタＴｒ３からなるカレントミラーのベース電流と同一の電流がトランジスタＴｒ７、Ｔｒ８に流れる。
【００２２】
さらに、トランジスタＴｒ８のコレクタには、コレクタベース間が短絡されたＮＰＮトランジスタＴｒ９のコレクタが接続され、このトランジスタＴｒ９のエミッタは調整用の抵抗を介しグランドＧＮＤに接続されている。また、このトランジスタＴｒ９のベースには、エミッタが調整用抵抗を介しグランドＧＮＤに接続されたＮＰＮトランジスタＴｒ１０のベースが接続されている。従って、トランジスタＴｒ９とトランジスタＴｒ１０はカレントミラーを構成し、同一の電流を流す。
【００２３】
そして、このトランジスタＴｒ１０のコレクタが、抵抗Ｒ３と差動トランジスタＴｒ４のコレクタの接続点に接続されている。
【００２４】
従って、接続トランジスタＴｒ２に流れる電流と同一の電流がトランジスタＴｒ１０に流れ、これが抵抗Ｒ３に流れる電流に加算されることになる。
【００２５】
この回路において、基本的には、位相差検出信号がＨの時に、差動トランジスタＴｒ４がオンして電流が抵抗Ｒ３および差動トランジスタＴｒ４に流れ、これによって抵抗Ｒ３における電圧降下が生じ出力トランジスタＴｒ６がオンする。すなわち、差動トランジスタＴｒ４のコレクタ電流と抵抗Ｒ３により出力トランジスタＴｒ６のオンオフが決定される。
【００２６】
しかし、本実施形態においては、抵抗Ｒ３には、差動トランジスタＴｒ４に流れる電流が追加して流れている。そして、電源電圧ＶＣＣが下がり、定電流トランジスタＴｒ３のコレクタ電圧が低下して定電流トランジスタＴｒ３が飽和した場合には、定電流トランジスタＴｒ３のコレクタからエミッタへ流れる電流と関係なく、ベースからエミッタに電流が流れ、差動トランジスタＴｒ４の電流が増加する。この差動トランジスタＴｒ４の電流は２つのカレントミラーによって抵抗Ｒ３の下流側から引き抜かれる。このため、定電流トランジスタＴｒ３が飽和することによって、抵抗Ｒ３に流れる電流が自動的に増加して、出力トランジスタＴｒ６のベース電圧を引き下げる。そこで、差動トランジスタＴｒ４のオン時の電流量が減少した場合においても、出力トランジスタＴｒ６を確実にオンして、位相差信号のパルス幅に応じて出力トランジスタＴｒ６をオンすることができ、出力トランジスタＴｒのオンオフ動作を維持することができる。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、定電流トランジスタのベース電流に応じた電流を作動アンプの出力端から引き出す。このため、電源電圧ＶＣＣ低下時において定電流トランジスタが飽和した際のベース電流の増加に応じて、出力端電圧を制御することができ、出力端電圧によって出力トランジスタの確実なオンオフを行うことができる。
【図面の簡単な説明】
【図１】実施形態に係る差動回路の構成を示す図である。
【図２】従来例の差動回路の構成を示す図である。
【符号の説明】
ＣＣ１定電流回路、Ｒ１，Ｒ２，Ｒ３抵抗、Ｔｒ１入力側トランジスタ、Ｔｒ２接続トランジスタ、Ｔｒ３定電流トランジスタ、Ｔｒ４差動トランジスタ、Ｔｒ５差動トランジスタ、Ｔｒ６出力トランジスタ、Ｔｒ７トランジスタ、Ｔｒ８トランジスタ、Ｔｒ９トランジスタ、Ｔｒ１０トランジスタ、ＶＣＣ電源ＶＣＣ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a differential circuit that obtains an output signal corresponding to an input signal, and more particularly to a circuit that can ensure a sufficient operation when the power supply voltage VCC is lowered.
[0002]
[Prior art]
FIG. 2 shows a configuration example of a conventional differential circuit. This differential circuit is used for a charge pump or the like in a PLL (Phase Locked Loop) circuit, receives a pulse signal corresponding to the phase difference, and outputs a current corresponding to the pulse width of the pulse signal. Therefore, a control voltage signal to a VCO (Voltage Controlled Oscillator) can be generated by charging / discharging the capacitor with the output of the differential circuit.
[0003]
The other end of the constant current circuit CC1 for supplying a constant current having one end connected to the power supply VCC is connected to the collector of an NPN-type input side transistor Tr1, and the emitter of the input side transistor Tr1 is connected to the ground GND via a resistor R1. It is connected to the. Therefore, the constant current of the constant current circuit CC1 flows to the ground GND through the input side transistor Tr1 and the resistor R1.
[0004]
The collector of the input side transistor Tr1 is connected to the base of an NPN-type connection transistor Tr2 whose collector is connected to the power supply VCC, and the emitter of the connection transistor Tr2 is connected to the base of the input side transistor Tr1. Further, the base of the NPN type constant current transistor Tr3 is connected to the base of the input side transistor Tr1. The emitter of the constant current transistor Tr3 is connected to the ground GND through a resistor R2. Therefore, the input side transistor Tr1 and the constant current transistor Tr3 form a current mirror, and both flow substantially the same constant current. Note that the pair of transistors constituting the current mirror can cause a current proportional to the current of the input-side transistor to flow to the other-side transistor by making the emitter areas of both transistors different.
[0005]
The collector of the constant current transistor Tr3 is commonly connected to the emitters of a pair of NPN differential transistors Tr4 and Tr5. The collector of one differential transistor Tr4 is connected to the power supply VCC via a resistor R3. The collector of the other differential transistor Tr5 is directly connected to the power supply VCC.
[0006]
The base of the differential transistor Tr4 is supplied with a phase difference signal from a phase difference detector in the PLL circuit, and the base of the differential transistor Tr5 is connected to a reference power supply VCC that supplies a constant voltage.
[0007]
The base of the output transistor Tr6 is connected to the connection point between the resistor R3 and the differential transistor Tr4. Therefore, when the phase difference detection signal is H, the differential transistor Tr4 is turned on, and a current flows through the resistor R3 and the differential transistor Tr4. This causes a voltage drop in the resistor R3, and the output transistor Tr6 is turned on. That is, on / off of the output transistor Tr6 is determined by the collector current of the differential transistor Tr4 and the resistor R3.
[0008]
Note that the output current of the output transistor Tr6 is charged in a capacitor or the like. In addition, a circuit similar to that of FIG. 1 is provided, in which a current is flowed toward the ground in response to the opposite phase difference signal, whereby the capacitor is discharged. Therefore, a potential corresponding to the phase difference is obtained as the upper voltage of the capacitor, and this capacitor voltage is used as the VCO control voltage, whereby the oscillation frequency of the VCO is controlled according to the phase difference.
[0009]
[Problems to be solved by the invention]
Here, in this conventional circuit, when the power supply voltage VCC is lowered and the base bias of the differential transistor Tr4 is also lowered, the constant current transistor Tr3 is saturated and the collector current of the differential transistor Tr4 is reduced. When the collector current of the differential transistor Tr4 decreases, the voltage drop in the resistor R3 decreases, and the base voltage of the output transistor Tr6 does not decrease to the Vbe voltage that is the threshold level of the output transistor Tr6, and the output transistor Tr6 is turned on / off. There is a problem that it will not be possible.
[0010]
In particular, an NPN transistor whose normal collector is connected to the power supply VCC is provided at the output stage in the phase difference detection circuit. Therefore, the base voltage of the differential transistor Tr4 is 1Vbe or more lower than VCC, and the collector of the constant current transistor Tr3 is 2Vbe or more lower than VCC. For this reason, when the power supply VCC is operated at 2V and 1Vbe = 0.8V, the Vce of the constant current transistor Tr3 is about 0.4V. In order not to saturate the constant current transistor Tr3, at least Vce is required to be 0.6V. Under such conditions, the constant current transistor Tr3 is saturated, and the above-described problem occurs.
[0011]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a differential circuit capable of sufficiently driving an output transistor even when the power supply voltage VCC is low.
[0012]
[Means for Solving the Problems]
The present invention comprises an input-side transistor for supplying a constant current from a constant-current circuit, a constant-current transistor that forms a current mirror with the input-side transistor, and supplies a constant current that is substantially the same as or proportional to the input-side transistor. A differential amplifier that includes a pair of differential transistors that flow a constant current flowing through the constant current transistor, and that outputs an output signal from an output terminal according to a change in the current flowing through the pair of differential transistors according to an input signal; , A connection transistor that supplies a mirror base current to the input transistor and the constant current transistor, and a current that is substantially the same as or proportional to the mirror base current flowing through the connection transistor is extracted from the output terminal of the differential amplifier. Output terminal voltage control means for controlling the output terminal voltage.
[0013]
Thus, in the present invention, a current corresponding to the base current of the constant current transistor is drawn from the output terminal of the operational amplifier. For this reason, the output terminal voltage can be controlled according to the increase in the base current when the constant current transistor is saturated when the power supply voltage VCC is lowered, and the output transistor can be reliably turned on and off by the output terminal voltage. it can.
[0014]
The output terminal of the differential amplifier is formed at a connection portion between any one of the differential transistors and a resistor whose other end is connected to the power supply VCC. In addition to the constant current flowing through the constant current transistor, the output terminal It is preferable that the current by the end voltage control means flows through the resistor.
[0015]
The output terminal voltage control circuit preferably includes two current mirror circuits that generate a current that is the same as or proportional to the mirror base current supplied to the connection transistor.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
In the circuit of this embodiment, a circuit (a circuit surrounded by a broken line in FIG. 1) for detecting the saturation of the constant current transistor Tr3 is added to the conventional circuit shown in FIG. 2 described above, and when the constant current transistor Tr3 is saturated. The current of the resistor R3 is increased to ensure that the output transistor Tr6 can be turned on.
[0018]
The other end of the constant current circuit CC1 for supplying a constant current having one end connected to the power supply VCC is connected to the collector of an NPN type input side transistor Tr1, and the emitter of the input side transistor Tr1 is connected to the ground GND via the resistor R1. It is connected. The collector of the input transistor Tr1 is connected to the base of an NPN connection transistor Tr2, and the emitter of the connection transistor Tr2 is connected to the base of the input transistor Tr1. Further, the base of the NPN type constant current transistor Tr3 is connected to the base of the input side transistor Tr1. The emitter of the constant current transistor Tr3 is connected to the ground GND through a resistor R2.
[0019]
The collector of the constant current transistor Tr3 is commonly connected to the emitters of a pair of NPN differential transistors Tr4 and Tr5. The collector of one differential transistor Tr4 is connected to the power supply VCC via a resistor R3. The collector of the other differential transistor Tr5 is directly connected to the power supply VCC.
[0020]
The base of the differential transistor Tr4 is supplied with a phase difference signal from a phase difference detector in the PLL circuit, and the base of the differential transistor Tr5 is connected to a reference power supply VCC that supplies a constant voltage. The base of the output transistor Tr6 is connected to the connection point between the resistor R3 and the differential transistor Tr4.
[0021]
The collector of the connection transistor Tr2 whose base is connected to the collector of the input side transistor Tr1 is connected to the power supply VCC via the adjusting resistor and the collector of the PNP transistor Tr7 whose collector-base is short-circuited. It is connected. The base of the transistor Tr7 is connected to the base of a PNP transistor Tr8 whose emitter is connected to the power supply VCC via an adjustment resistor. The transistors Tr7 and Tr8 constitute a current mirror. Accordingly, the same current as the base current of the current mirror composed of the input side transistor Tr1 and the constant current transistor Tr3, which flows in the connection transistor Tr2, flows in the transistors Tr7, Tr8.
[0022]
Further, the collector of the transistor Tr8 is connected to the collector of an NPN transistor Tr9 whose collector-base is short-circuited, and the emitter of the transistor Tr9 is connected to the ground GND via an adjustment resistor. The base of the transistor Tr9 is connected to the base of an NPN transistor Tr10 whose emitter is connected to the ground GND via an adjustment resistor. Therefore, the transistor Tr9 and the transistor Tr10 form a current mirror, and the same current flows.
[0023]
The collector of the transistor Tr10 is connected to the connection point between the resistor R3 and the collector of the differential transistor Tr4.
[0024]
Therefore, the same current as the current flowing through the connection transistor Tr2 flows through the transistor Tr10, and this is added to the current flowing through the resistor R3.
[0025]
In this circuit, basically, when the phase difference detection signal is H, the differential transistor Tr4 is turned on, and a current flows to the resistor R3 and the differential transistor Tr4, thereby causing a voltage drop in the resistor R3 and generating an output transistor Tr6. Turns on. That is, on / off of the output transistor Tr6 is determined by the collector current of the differential transistor Tr4 and the resistor R3.
[0026]
However, in this embodiment, an additional current flows through the differential transistor Tr4 through the resistor R3. When the power supply voltage VCC decreases and the collector voltage of the constant current transistor Tr3 decreases to saturate the constant current transistor Tr3, the current from the base to the emitter is independent of the current flowing from the collector of the constant current transistor Tr3 to the emitter. Flows, and the current of the differential transistor Tr4 increases. The current of the differential transistor Tr4 is drawn from the downstream side of the resistor R3 by two current mirrors. For this reason, when the constant current transistor Tr3 is saturated, the current flowing through the resistor R3 automatically increases to lower the base voltage of the output transistor Tr6. Therefore, even when the amount of current when the differential transistor Tr4 is turned on decreases, the output transistor Tr6 can be turned on reliably and the output transistor Tr6 can be turned on according to the pulse width of the phase difference signal. The on / off operation of Tr can be maintained.
[0027]
【The invention's effect】
As described above, according to the present invention, a current corresponding to the base current of the constant current transistor is drawn from the output terminal of the operational amplifier. Therefore, the output terminal voltage can be controlled according to the increase in the base current when the constant current transistor is saturated when the power supply voltage VCC is lowered, and the output transistor can be reliably turned on and off by the output terminal voltage. .
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of a differential circuit according to an embodiment.
FIG. 2 is a diagram showing a configuration of a conventional differential circuit.
[Explanation of symbols]
CC1 constant current circuit, R1, R2, R3 resistance, Tr1 input side transistor, Tr2 connection transistor, Tr3 constant current transistor, Tr4 differential transistor, Tr5 differential transistor, Tr6 output transistor, Tr7 transistor, Tr8 transistor, Tr9 transistor, Tr10 Transistor, VCC Power supply VCC.

Claims

An input side transistor for passing a constant current from a constant current circuit;
A constant current transistor configured to form a current mirror with the input side transistor, and to pass a constant current substantially the same as or proportional to the input side transistor;
A differential amplifier including a pair of differential transistors for flowing a constant current flowing in the constant current transistor, and outputting an output signal corresponding to a change in current flowing in the pair of differential transistors according to an input signal from an output terminal;
A connection transistor for supplying a base current for mirror to the input transistor and the constant current transistor;
Output terminal voltage control means for controlling the output terminal voltage by extracting from the output terminal of the differential amplifier a current that is substantially the same as or proportional to the mirror base current flowing through the connection transistor;
A differential circuit comprising:

The circuit of claim 1, wherein
The output terminal of the differential amplifier is formed at a connection portion between any one of the differential transistors and a resistor connected to the power supply VCC at the other end. In addition to the constant current flowing through the constant current transistor, the output terminal voltage A differential circuit characterized in that a current by the control means flows through the resistor.

The circuit according to claim 1 or 2,
The output terminal voltage control circuit includes two current mirror circuits that generate a current that is the same as or proportional to a mirror base current supplied to the connection transistor.