JP4099582B2

JP4099582B2 - Parameter adjustment method and signal processing apparatus

Info

Publication number: JP4099582B2
Application number: JP2003098896A
Authority: JP
Inventors: 薫後田; 衛水上; 雅也吉田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-04-02
Filing date: 2003-04-02
Publication date: 2008-06-11
Anticipated expiration: 2023-04-02
Also published as: JP2004310807A

Description

【０００１】
【発明の属する技術分野】
本発明はビタビ復号におけるメトリックを用いて自動調整を行う機器としての信号処理装置、及びパラメータ調整方法に関するものである。
【０００２】
【従来の技術】
例えばデジタルＶＴＲのようなデジタル磁気記録／再生において、磁気記録の高密度化、エラーレートの向上のために、再生信号について等化器を使用することが知られている。
また、ビタビ・アルゴリズムを利用して、非線形歪みを除去することが行われている。例えば非線形歪みが後続データに依存するものと考えて、後続データの各パターンを状態とみなし、ビタビ・アルゴリズムを適用して、注目ビットの正しい値を判別している。
【０００３】
さらに本出願人は先に、下記特許文献１として公開されているように、記録媒体上に記録されたデジタル信号を再生するデジタル信号再生回路において、再生ＲＦ信号が供給され、その利得特性および位相特性の少なくとも一方が制御信号によって可変可能な等化回路と、等化回路の出力信号が供給されるビタビ復号器と、等化回路に対する制御信号を発生する制御器とを有し、制御器は、ビタビ復号器のメトリック増加量を最小とするように、等化器を制御するように構成されたデジタル信号再生回路を提案した。
【特許文献１】
特開平６−１６２６９１
【０００４】
【発明が解決しようとする課題】
ところで、パーシャルレスポンスクラス４（ＰＲ４ＭＬ）方式を例に挙げた場合、ビタビ復号器における目標値は＋Ａ、０、−Ａの３値になる。
そして、ビタビ復号処理の過程では、この３つの目標値に対するメトリック計算を行うものとなる。
【０００５】
ビタビ復号（最尤復号）について簡単に説明する。
例えば記録媒体から再生されるなどして入力される信号パターンは、歪みのない信号パターンに対して歪みやノイズ成分がのったものと考えることができる。そして歪みやノイズ成分は歪みのない入力信号パターンに対して正規分布している。ここで、目標の等化パターンと実際の信号系列、即ち歪みやノイズ成分を含む信号系列の差分積算値がメトリックと呼ばれるが、このメトリックを用いることで、最も確からしい目標値が特定でき、特定した目標値によって非線形歪みを除去した復号データ系列を得るのがビタビ復号である。
【０００６】
通常、メトリック計算においては、各目標値に対する入力値の差分積算値を計算する。
図５では、ＰＲ４ＭＬ方式の目標値＋Ａ、０、−Ａに対する入力Ｚの差分積算値を模式的に示している。
例えば図５（ａ）の場合、入力値Ｚ１と目標値＋Ａのメトリックｆ+A(Z)は、（Ｚ１−Ａ）²となる。
また図５（ｂ）の場合も、入力値Ｚ２と目標値＋Ａのメトリックｆ+A(Z)は、（Ｚ２−Ａ）²となる。
換言すれば、メトリックは入力値と目標値の距離を表すものと言え、従ってメトリックが小さいほど値の確からしさが大きくなる。
【０００７】
ところで上記特許文献１に記載の技術は、ビタビ復号器のメトリックの増加量は、等化特性およびノイズに強く関係していることに着目し、メトリック増加量が最小となるように等化特性、例えば周波数特性や位相を制御することによって、高精度の自動調整を達成するものであった。
つまりメトリックカウント値が小さくなるように等化特性を調整することで、エラーレートを最適化するものである。
しかしながら、通常のメトリック計算に基づいて、このような調整を行うと、メトリック最適点とエラーレートの最適点がゲイン方向にずれるという現象が生じ、これによって自動調整の最適点調整にズレが生じるという問題があった。
【０００８】
図８（ａ）は、ＰＲ４等化後の検出点電圧としての入力値Ｚと、各目標値の確率密度を示している。また図８（ｂ）は図８（ａ）に対応させて、入力値Ｚに対するブランチメトリックを示している。ここで、実線は目標値０に対するメトリック、破線は目標値＋Ａに対するメトリック、一点鎖線は目標値−Ａに対するメトリックである。
この図８（ａ）（ｂ）から、それぞれの目標値に対してメトリック計算値が小さいほど、目標値の値の確率密度が向上することがわかる。
ところが上記のようにメトリックを用いて等化特性の調整を行うと、調整最適点からのズレが生ずる。図８（ｃ）はそのズレを位相軸及び周波数特性軸上で表しているが、エラーレートの最小点×と、メトリック最小点○は、図示のように一致しないものとなる。
【０００９】
この理由としては次のことが考えられる。
今、メトリック計算において、図５（ｂ）のような場合を考える。この場合、等化後の入力値Ｚ２は目標値＋Ａに対して正方向の値となる。このような場合も、他と区別することなく、（入力値−目標値）²としてメトリック計算される。従って、メトリックカウント値の増加につながる。例えば図８（ｂ）では、破線の右上がりの部分に相当するブランチメトリックとなる。
ところが、このような場合、等化後の入力値Ｚ２は、他の目標値（０や−Ａ）へ誤検出される方向ではないので実際にはエラーにつながることはない。
即ちエラーレート悪化に相当するものではないにも関わらず、メトリックカウント値が増加されることになり、これがエラーレート最小点とメトリックカウント値の最小点のズレとなる。
同様のことは、図５（ｃ）のように等化後の入力値Ｚ３は目標値−Ａに対して負方向の値となった場合についても言える。この場合も、他と区別することなく、（入力値−目標値）²としてメトリック計算されるため、エラーレート悪化に相当するものではないにも関わらずメトリックカウント値が増加され、メトリックを利用した調整処理にズレを生じさせる。
【００１０】
【課題を解決するための手段】
本発明はこのような問題点に鑑みて、メトリックを利用して信号処理パラメータ調整を行う場合において、メトリックの最小点すなわち調整点とエラーレートの最適点のずれを改善することを目的とする。
【００１１】
本発明のパラメータ調整方法は、入力信号を等化回路で等化処理し、等化処理された信号をビタビ復号器で復号する際に得られるメトリックのカウント値を最小とするように、上記等化回路の処理パラメータを調整するパラメータ調整方法において、上記ビタビ復号器における多値目標値のうちの最大目標値及び最小目標値についてのメトリック計算で、上記最大目標値に対する正方向のブランチメトリックの重みと、上記最小目標値に対する負方向のブランチメトリックの重みとを設定する係数値を０とする。
【００１２】
本発明の信号処理装置は、入力信号を等化処理する等化手段と、上記等化手段で等化処理された信号を復号するビタビ復号手段と、上記ビタビ復号手段から出力されるメトリックのカウント値を最小とするように、上記等化手段の処理パラメータを調整するパラメータ調整手段とを備え、上記ビタビ復号手段は、復号処理過程で算出されるメトリックを出力する構成とされるとともに、多値目標値のうちの最大目標値及び最小目標値についてのメトリック計算において、上記最大目標値に対する正方向のブランチメトリックの重みと、上記最小目標値に対する負方向のブランチメトリックの重みとを設定する係数値を０とするように構成されている。
【００１３】
このような本発明では、多値目標値のうちの最大目標値及び最小目標値についてのメトリック計算において、最大目標値に対する正方向のブランチメトリックの重みと、上記最小目標値に対する負方向のブランチメトリックの重みが低くされる。例えば０の係数が与えられる。
これは、例えばＰＲ４ＭＬを想定すれば、３値の目標値の一つの−Ａに対する負方向のブランチメトリックと、＋Ａに対する正方向のブランチメトリックの重みをゼロとなる。つまり、上述のように、エラーとなることはないこれらの場合において、メトリックカウント値の増加を０とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。まず、本発明を適用する機器の構成について、図１，図２で説明する。
【００１５】
図１は、記録媒体９０に対するビデオ信号の記録再生装置１としての構成を示している。例えば記録媒体９０を磁気テープとし、デジタルビデオ記録再生装置として構成される。
記録処理系としては、ビデオ圧縮部５１，ＥＣＣエンコード部５２、記録処理部５３、記録ヘッド５４を備える。
記録ビデオ信号として入力されたデジタル信号は、ビデオ圧縮部５１で圧縮される。例えばＭＰＥＧ方式など、所定の圧縮方式の圧縮処理が行われる。なお圧縮記録を行わない機器の場合、当然ながらビデオ圧縮部５１は必要ない。
ビデオ圧縮部５１で圧縮されたデジタルビデオ信号は、ＥＣＣエンコード部５２でエラー訂正符号／パリティ付加等のＥＣＣエンコードが行われる。
ＥＣＣエンコードされたデータは、記録処理部５３で記録のための変調処理が行われ、記録電流とされて記録ヘッド５４に供給される。記録ヘッド５４は例えばヘリカルスキャン方式の磁気ヘッドとされ、記録媒体９０としての磁気テープに対して記録電流に応じたデータ記録を行う。
【００１６】
再生処理系としては、再生ヘッド５５，等化回路５６、ビタビ復号器５７、エラー訂正部５８、ビデオ伸長部５９を備える。
再生ヘッド５５は、記録媒体９０（磁気テープ）に記録された情報を再生し、いわゆる再生ＲＦ信号を出力する。この再生ＲＦ信号は等化回路５６で等化される。等化回路５６としては、例えばパーシャルレスポンスクラス４（ＰＲ４ＭＬ：ＰＲ（１，０，−１））方式のものなどを使用できる。
等化処理された信号は、ビタビ復号器５７で復号される。ビタビ復号器５７は、検出ビットの後続のデータパターンの状態系列に対して、ビタビ・アルゴリズムを適用し、尤度が高い状態遷移を求め、それによって最も確からしい復号系列を選び出すものである。
ビタビ復号器５７から出力されたデータは、エラー訂正部５８でエラー訂正処理され、さらにビデオ伸長部５９で記録時の圧縮処理に対する伸長処理が施されて、再生ビデオ信号となり、出力される。
【００１７】
ビタビ復号器５７については後述するが、ビタビ復号の過程において得られるメトリックは、演算器６０に供給される。演算器６０はＤＳＰ、或いはＣＰＵ等で構成できる。そして演算器６０は、内部にソフトウエア或いはハードウエアによるカウンタ６０ａを備え、供給されたメトリックのカウントを行う。
この演算器６０は等化回路５６や記録処理部５３に対するパラメータ調整のための動作を行う。
即ち、等化回路５６に対しては、カウンタ６０ａによるメトリックカウント値が最小化されるようにパラメータ調整を行う制御信号Ｓｅを出力する。また記録処理部５３に対しても、カウンタ６０ａによるメトリックカウント値が最小化されるようにパラメータ調整を行う制御信号Ｓｒを出力する。
調整パラメータについては後述する。
【００１８】
なお、ここではビデオ信号を磁気テープに対する磁気記録再生装置を想定したが、記録媒体９０として光ディスク、光磁気ディスクなどを想定することもできる。その場合、記録ヘッド５４、再生ヘッド５５としては光ヘッド、光磁気ヘッドが採用される。もちろんハードディスクなども想定される。
さらに、固体メモリを記録媒体９０とする記録再生装置も想定される。
また、いずれの場合も、ビデオ信号の記録再生装置だけではなく、オーディオデータ、その他各種データの記録再生装置としての場合も想定される。
さらに、記録再生装置としてだけでなく、上記の記録処理系を備えた記録装置、上記の再生処理系を備えた再生装置も、それぞれ本発明の実施の形態としての適用機器として想定される。
【００１９】
図２は、データ送信装置及びデータ受信装置としての構成を示している。例えば一般通信回線、衛星通信回線、光通信、ローカルネットワーク、インターネット、無線放送、無線通信、機器間通信、その他各種の通信システムとして、有線又は無線の伝送路に対してデータ送信を行うデータ送信装置２と、有線又は無線の伝送路により送信されてきたデータを受信するデータ受信装置３としての構成である。
【００２０】
送信装置２としては、エラー訂正／送信エンコード部７１、送信用変調部７２、送信部７３を備える。
入力された送信データ（圧縮データ又は非圧縮データ）は、エラー訂正／送信エンコード部７１でエラー訂正符号／パリティ付加等のエンコード、及び送信フォーマットへのエンコードが行われ。エンコードされたデータは、送信用変調部で変調され、送信部７３から伝送路に送信出力される。
【００２１】
受信装置３としては、受信部７５、等化回路７６、ビタビ復号器７７、エラー訂正部７８を備える。
受信部７５は、伝送路から送信されてきたデータを受信する。この受信信号は等化回路７６で等化される。等化回路７６としては、上記同様に例えばパーシャルレスポンスクラス４（ＰＲ４ＭＬ：ＰＲ（１，０，−１））方式のものなどを使用できる。
等化処理された信号は、ビタビ復号器７７で復号される。
ビタビ復号器７７で復号されたデータは、エラー訂正部７８でエラー訂正処理され、受信データとして出力される。
【００２２】
この場合も、ビタビ復号器７７のビタビ復号の過程において得られるメトリックは、演算器６０に供給される。演算器６０はＤＳＰ、ＣＰＵ等で構成できる。そして演算器６０は、内部にソフトウエア或いはハードウエアによるカウンタ６０ａを備え、供給されたメトリックのカウントを行う。
この演算器６０は等化回路７６や送信用エンコード部７２に対するパラメータ調整のための動作を行う。
即ち、等化回路７６に対しては、カウンタ６０ａによるメトリックカウント値が最小化されるようにパラメータ調整を行う制御信号Ｓｅを出力する。
また送信用エンコード部７２に対しても、カウンタ６０ａによるメトリックカウント値が最小化されるようにパラメータ調整を行う制御信号Ｓｔを出力する。なお、受信装置３側でのメトリック計算に基づくパラメータ調整とするに際して、送信装置２は、演算器６０を有する受信装置３とは別体機器で有ることが通常想定される。従って、演算器６０が送信用変調部７２に対するパラメータ調整を行う場合は、その制御信号Ｓｔを、何らかの手法で伝送路を介して送信装置２側に送信することが想定されるものである。
【００２３】
これら図１，図２のように、本発明の実施の形態として適用できる機器は各種存在する。
これらにおいて、メトリックを利用した自動パラメータ調整が行われる訳であるが、演算器６０によって調整されるパラメータは、例えば以下のような例が考えられる。
【００２４】
まず図１の記録再生装置１、又は記録装置として、磁気記録を想定した場合、記録処理部５３の調整パラメータとしては記録電流値や記録周波数特性などが挙げげられる。
また、光記録を想定した場合、記録レーザパワーや、記録レーザのパルス変調係数などが挙げられる。
記録再生装置１又は再生装置としての等化回路５６の調整パラメータとしては、再生周波数特性、再生位相、再生ゲイン、フィルタタップ係数、フィルタのカットオフ周波数などが挙げられる。図２の受信装置３における等化回路７６に関しても受信信号に対する周波数特性、位相、ゲイン、フィルタタップ係数、フィルタのカットオフ周波数等が調整パラメータとして挙げられることは同様である。
また、図２の送信装置２の送信用変調部７２に対する調整パラメータとしては、変調係数などが挙げられる。
もちろん、これら例示しただけでなく、調整パラメータとしては、実際の機器の記録・再生・送信・受信の各方式に応じて各種考えられる。
【００２５】
ところで、図１，図２の構成例では、演算器６０が、メトリックカウント値に応じて、等化回路５６、７６，記録処理部５３，送信用変調部７２に対するパラメータ調整を行うとしたが、この演算器６０は、図１の再生処理系又は図２の受信装置３を有する機器とは別体の装置として構成されてもよい。
例えば上記パラメータを機器製造の調整工程において調整することを想定した場合、演算器６０を記録再生装置１や受信装置３に内蔵する必要はなく、あくまでもビタビ復号器５７、７７からメトリックを入力し、そのメトリックカウント値に基づいて得たパラメータ調整値への制御信号Ｓｒ，Ｓｅ，Ｓｔを、記録再生装置１、送信装置２、受信装置３に供給できる機器であればよい。演算器６０を記録再生装置１や受信装置３に内蔵しないことにより、これらの機器の小型化やコストダウンに有利である。
一方、演算器６０が記録再生装置１や受信装置３に内蔵されるようにする場合は、工場出荷前に限らず、自動パラメータ調整を随時実行でき、使用環境や経時変化に応じたパラメータ調整も可能となるという利点が生する。
【００２６】
続いてこれら実施の形態として想定される機器において、ビタビ復号器５７（又は７７）の構成及びメトリック計算、及びそれによって演算器６０によって行われるパラメータ調整について説明する。
【００２７】
図３にビタビ復号器５７（又は７７）の構成を示す。
入力端子１１には等化回路５６（７６）において等化された信号が入力される。この入力信号はＡ／Ｄ変換器１２に供給されて量子化され、ブランチメトリック計算回路（ＢＭＵ）１３へ入力データ値Ｚとされる。
ブランチメトリック計算回路１３では、後述するようにメトリック計算が行われ、計算値（ブランチメトリック）が加算比較演算回路（ＡＣＳＵ）１４に供給される。加算比較演算回路１４では、ブランチメトリックが合計され、その結果のパスメトリックが計算される。
加算比較演算回路１４からは、パス選択信号およびパスメトリックが発生する。パス選択信号がパスメモリ１５に供給される。パスメモリ１５からは、最も確からしいと考えられるパスを最尤判定回路（ＭＬＤＵ）１６に出力する。最尤判定回路１６には、パスメモリ１５からの出力信号も供給される。最尤判定回路１６は、生き残りパスの中から復号出力を決定し、最尤判定回路１６の出力端子１７に復号データ出力が得られる。かかるビタビ復号器に関しては、例えば「日経エレクトロニクス」（1991.9.30,no.537, p316〜p325および1991.10.14,no.538, p270 〜p278) に記述されている。
また、加算比較演算回路１４からは、ブランチメトリックに対する演算値が演算器６０に出力される。
【００２８】
図４に、ブランチメトリック計算回路１３及び加算比較演算回路１４の構成を示している。
ここでは一例としてＰＲ４ＭＬ方式を想定するため、ブランチメトリック計算回路１３には、３値の目標値＋Ａ，０，−Ａについてのメトリック計算部が設けられる。即ち＋Ａメトリック計算部４１，０メトリック計算部４２、−Ａメトリック計算部４３である。
【００２９】
＋Ａメトリック計算部４１，０メトリック計算部４２、−Ａメトリック計算部４３のそれぞれには入力値Ｚが供給され、それぞれ目標値＋Ａ，０，−Ａと入力値Ｚについてメトリック計算を行う。
本例の場合、このメトリック計算においては入力値Ｚと各目標値との条件判断に応じて計算方式が異なる（本例の場合、係数値を変化させる）が、それについては後述し、まず基本的なメトリック計算を述べる。
メトリックとは上述したように差分積算値である。このため＋Ａメトリック計算部４１では、入力値Ｚと目標値＋Ａの差分積算値を求める。同様に０メトリック計算部４２は入力値Ｚと目標値０の差分積算値を求め、−Ａメトリック計算部４３は入力値Ｚと目標値−Ａの差分積算値を求める。
それぞれで計算されるメトリックをｆ+A(Z)、ｆ0(Z)、ｆ-A(Z)とすると、
ｆ+A(Z)＝（Ｚ−Ａ）²
ｆ0(Z)＝Ｚ²
ｆ-A(Z)＝（Ｚ＋Ａ）²
となる。
図５（ａ）に、入力値Ｚ＝Ｚ１の場合に計算されるメトリックｆ+A(Z)、ｆ0(Z)、ｆ-A(Z)を模式的に示している。
【００３０】
これら計算されたブランチメトリックｆ+A(Z)、ｆ0(Z)、ｆ-A(Z)は加算比較演算回路１４に供給される。
即ちブランチメトリックｆ+A(Z)は加算器２２へ、ブランチメトリックｆ0(Z)は加算器２１及び２４へ、ブランチメトリックｆ-A(Z)は加算器２３へ、それぞれ供給される。
【００３１】
加算器２１、２２、２３、２４によっては、ブランチメトリックの総和が求められる。加算器２１および２３の出力が比較器２５およびセレクタ２７に供給される。そして比較器２５によってよりメトリックが小さい側を選択するためのパス選択信号が形成される。このパス選択信号が出力されるとともに、これによってセレクタ２７が制御される。
セレクタ２７で選択されたより小さいメトリックがラッチ２９を介してパスメトリックとして出力される。
比較器２６、セレクタ２８およびラッチ３０によっても、同様にパス選択信号およびパスメトリックが求められる。
【００３２】
さらに加算比較演算回路１４では、ラッチ２９および３０からのメトリックの発散を抑制するために、破線で囲んで示すメトリックリミッタ３１が設けられている。メトリックリミッタ３１は、ラッチ２９および３０の出力中のＭＳＢが供給されるＮＡＮＤゲート３２と、ＮＡＮＤゲート３２の出力とラッチ２９の出力のＭＳＢが供給されるＡＮＤゲート３３と、ＮＡＮＤゲート３２の出力とラッチ３０の出力のＭＳＢが供給されるＡＮＤゲート３４とで構成される。ＡＮＤゲート３３および３４の出力がメトリックのＭＳＢとして出力される。メトリックリミッタ３１は、二つのメトリックのＭＳＢが共に「１」の時に、ＭＳＢを「０」に反転することによって、メトリックの発散を防止している。
【００３３】
上述のメトリックリミッタ３１のＮＡＮＤゲート３２の出力が図１，図２に示した演算器６０に供給される。そして演算器６０内のカウンタ６０ａが、ＮＡＮＤゲート３２の出力が「０」となる回数をカウントすることによって、所定データ単位におけるメトリックの増加量を検出することができる。
演算器６０は、上述したように、このメトリックカウント値が最小となるように、等化回路５６，７６、或いは記録処理部５３，或いは送信用変調部７２に対するパラメータ調整を行うことになる。
【００３４】
このような構成において、本例の特徴となるメトリック計算方式を説明する。本例では、ブランチメトリック計算回路１３において、多値目標値のうちの最大目標値及び最小目標値についてのメトリック計算で、最大目標値に対する正方向のブランチメトリックの重みと、最小目標値に対する負方向のブランチメトリックの重みとを低くするものである。
この場合、目標値は３値（＋Ａ，０，−Ａ）であるため、最大目標値は＋Ａ、最小目標値は−Ａとなる。
【００３５】
従って＋Ａメトリック計算部４１の計算は次のように行われる。
入力値Ｚと目標値＋Ａについて、
Ｚ≦＋Ａの場合・・・ブランチメトリックｆ+A(Z)＝（Ｚ−Ａ）²
Ｚ＞＋Ａの場合・・・ブランチメトリックｆ+A(Z)＝０
とする。
即ち、＋Ａメトリック計算部４１では、
ｆ+A(Z)＝ｋ（Ｚ−Ａ）²
の計算を行うが、Ｚ≦＋Ａの場合は係数ｋ＝１、Ｚ＞＋Ａの場合は係数ｋ＝０とするものである。
Ｚ＞＋Ａの場合にｆ+A(Z)＝０とすることは、目標値＋Ａに対する正方向（入力値Ｚが＋Ａを越える場合）のブランチメトリックの重みを低くすることを意味する。また、このＺ＞＋Ａの場合とは、等化後の入力値Ｚが、他の目標値（０や−Ａ）へ誤検出される方向ではないので実際にはエラーにつながることがない場合であることも意味する。
【００３６】
また、−Ａメトリック計算部４３の計算は次のように行われる。
入力値Ｚと目標値−Ａについて、
Ｚ≧−Ａの場合・・・ブランチメトリックｆ-A(Z)＝（Ｚ＋Ａ）²
Ｚ＜−Ａの場合・・・ブランチメトリックｆ-A(Z)＝０
とする。
即ち、−Ａメトリック計算部４３では、
ｆ-A(Z)＝ｋ（Ｚ＋Ａ）²
の計算を行うが、Ｚ≧−Ａの場合は係数ｋ＝１、Ｚ＜−Ａの場合は係数ｋ＝０とするものである。
Ｚ＜−Ａの場合にｆ-A(Z)＝０とすることは、目標値−Ａに対する負方向（入力値Ｚが−Ａより小さい場合）のブランチメトリックの重みを低くすることを意味する。また、このＺ＜−Ａの場合とは、等化後の入力値Ｚが、他の目標値（０や＋Ａ）へ誤検出される方向ではないので実際にはエラーにつながることがない場合であることも意味する。
【００３７】
なお、０メトリック計算部４２では、上記条件判断は行わず常に、
ブランチメトリックｆ0(Z)＝Ｚ²
として計算する。
【００３８】
図５（ａ）（ｂ）（ｃ）により、このような条件判断に応じた計算の様子を示す。
図５（ａ）の場合、入力値Ｚ１については、Ｚ１≦＋Ａである。従って＋Ａメトリック計算部４１の計算の係数ｋ＝１とされる。
またＺ１≧−Ａでもあるので、−Ａメトリック計算部４３の計算についても係数ｋ＝１とされる。
従って、図中下部に示すように、
ｆ+A(Z)＝（Ｚ−Ａ）²
ｆ0(Z)＝Ｚ²
ｆ-A(Z)＝（Ｚ＋Ａ）²
とブランチメトリック計算が行われる。
【００３９】
図５（ｂ）の場合、入力値Ｚ２については、Ｚ２＞＋Ａである。従って＋Ａメトリック計算部４１の計算の係数ｋ＝０とされる。
またＺ２≧−Ａであるので、−Ａメトリック計算部４３の計算については係数ｋ＝１とされる。
従って、図中下部に示すように、
ｆ+A(Z)＝０
ｆ0(Z)＝Ｚ²
ｆ-A(Z)＝（Ｚ＋Ａ）²
とブランチメトリック計算が行われる。
【００４０】
図５（ｃ）の場合、入力値Ｚ３については、Ｚ１≦＋Ａである。従って＋Ａメトリック計算部４１の計算の係数ｋ＝１とされる。
またＺ２＜−Ａでもあるので、−Ａメトリック計算部４３の計算については係数ｋ＝０とされる。
従って、図中下部に示すように、
ｆ+A(Z)＝（Ｚ−Ａ）²
ｆ0(Z)＝Ｚ²
ｆ-A(Z)＝０
とブランチメトリック計算が行われる。
【００４１】
例えばこのようにメトリック計算が行われる結果を図６に示す。
図６（ａ）（ｂ）（ｃ）は、上述した図８と同様に、それぞれ検出点電圧の確率密度、ブランチメトリック、及びエラーレートとメトリックカウントの最小点を示している。
図６（ａ）（ｂ）において実線は目標値０に対する確率密度及びメトリック、破線は目標値＋Ａに対する確率密度及びメトリック、一点鎖線は目標値−Ａに対する確率密度及びメトリックである。
また図６（ｃ）位相軸及び周波数特性軸上で、エラーレートの最小点×と、メトリック最小点○を示している。
【００４２】
本例の場合、３値の目標値のうちの−Ａに対する負方向のブランチメトリック、および＋Ａに対する正方向のブランチメトリックに対して、ブランチメトリックをゼロとして計算している。したがって、図６（ｂ）の破線で示すように＋Ａを越える＋Ａブランチメトリックは０となり、また一点鎖線で示すように、−Ａ未満の−Ａブランチメトリックは０となる。これらの場合はメトリックカウント値の増加生じない。
このことは、これらの等化値が他の目標値へ誤検出される方向ではないので実際にはエラーにつながることはないということと意味的に適合する。結果として図６（ｃ）に示すように、例えば周波数特性と位相というパラメータに対するメトリックカウント値とエラーレートの最小点のずれが生じないものとなる。
即ち図６（ｂ）に示されるようなメトリック計算が行われる結果、演算器６０がメトリックカウント値に基づいてパラメータ調整を行うことで、その調整点はエラーレート最適点に一致するため、上述した各種パラメータを正確かつ迅速に制御することが可能になる。
【００４３】
なお、以上の説明では、３値の目標値のうちで−Ａに対する負方向のブランチメトリック、および＋Ａに対する正方向のブランチメトリックに対して、ブランチメトリックをゼロとして（ｋ＝０とする）計算しているが、重みを他のブランチメトリックに対して軽減するだけでも実用上十分な程度の効果は得られる。
つまり、少なくとも係数ｋを０以上１未満とすることで、最大目標値に対する正方向のブランチメトリックの重みと、最小目標値に対する負方向のブランチメトリックの重みが低くされるが、これによって上記効果が得られる。
従って、上記例で条件判断により係数ｋ＝０とする場合の変形例として、係数ｋ＝１未満の値とすることも当然に考えられる。
例えば係数ｋの値を０．５程度とした場合、ブランチメトリックは図６（ｄ）のようになるが、これによっても上記効果は得られる。
【００４４】
また、上記例はＰＲ４ＭＬ方式に対応する場合で述べたが、もちろん他のパーシャルレスポンス方式でも本発明は適用可能である。
例えば目標値が５値（−２Ａ、−Ａ、０、＋Ａ、＋２Ａ）となる場合のブランチメトリックを図７に示した。
図７（ａ）は、破線で示すように最大目標値＋２Ａに対する正方向のブランチメトリックについて係数ｋ＝０として重みを低くし、また一点鎖線で示すように最小目標値−２Ａに対する負方向のブランチメトリックの重みを係数ｋ＝０として低くした例である。
図７（ｂ）は、破線で示すように最大目標値＋２Ａに対する正方向のブランチメトリックについて係数ｋを、０より大きく１未満の所定値として重みを低くし、また一点鎖線で示すように最小目標値−２Ａに対する負方向のブランチメトリックについて係数ｋを、０より大きく１未満の所定値としての重みを低くした例である。
つまり採用されるパーシャルレスポンス方式における目標値の数に関わらず、最大目標値の正方向のブランチメトリックと最小目標値の負方向のブランチメトリックについて、重みを低くすることで、上記効果を得ることができる。
【００４５】
そして上述したように、本発明は、記録装置、再生装置、送信装置、受信装置などの各種機器において、各種パラメータ調整に適用し、同様の効果を得ることができる。
【００４６】
【発明の効果】
以上の説明からわかるように本発明では、多値目標値のうちの最大目標値及び最小目標値についてのメトリック計算において、最大目標値に対する正方向のブランチメトリックの重みと、上記最小目標値に対する負方向のブランチメトリックの重みが低くされる。
これによって、例えば３値の目標値の−Ａに対する負方向のブランチメトリックや、＋Ａに対する正方向のブランチメトリックの計算値が、メトリックカウント値の増加を生じさせないか、或いは増加を少ないものとなる。このため、メトリックカウント値の最小点とエラーレート最適点のズレが解消されることになるため、メトリックを利用した信号処理パラメータ調整、即ちエラーレート最小点へのパラメータ調整を、正確かつ迅速に実行できるようになるという効果がある。
【００４７】
そしてこのような本発明は、記録媒体に対する再生装置や有線又は無線伝送路からのデータ受信装置において、等化手段、ビタビ復号手段を備える場合に、そのビタビ復号手段におけるメトリック計算に適用できる。またパラメータ調整対象としては、上記等化手段の等化処理、記録媒体に対する記録処理、伝送路に対する送信処理という各処理のパラメータとする。これによって、本発明の効果を記録装置、再生装置、送信装置、受信装置などにおいて実現でき、それによって各装置の性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の記録再生装置のブロック図である。
【図２】本発明の実施の形態の送信装置及び受信装置のブロック図である。
【図３】実施の形態のビタビ復号器のブロック図である。
【図４】実施の形態のビタビ復号器のメトリック計算の構成のブロック図である。
【図５】実施の形態のメトリック計算方式の説明図である。
【図６】実施の形態のメトリック計算の場合の説明図である。
【図７】実施の形態の目標値が５値の場合のブランチメトリックの説明図である。
【図８】通常のメトリック計算の場合の調整点のズレの説明図である。
【符号の説明】
１記録再生装置、２送信装置、３受信装置、１２Ａ／Ｄ変換器、１３ＢＭＵ、１４ＡＣＳＵ、４１＋Ａメトリック計算部、４２０メトリック計算部、４３ −Ａメトリック計算部、５３記録処理部、５６，７６等化回路、５７，７７ビタビ復号器、６０演算器、７２送信用変調部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal processing apparatus as a device that performs automatic adjustment using a metric in Viterbi decoding, and a parameter adjustment method.
[0002]
[Prior art]
For example, in digital magnetic recording / reproduction such as a digital VTR, it is known to use an equalizer for a reproduction signal in order to increase the density of magnetic recording and improve the error rate.
In addition, non-linear distortion is removed using a Viterbi algorithm. For example, assuming that non-linear distortion depends on subsequent data, each pattern of the subsequent data is regarded as a state, and the Viterbi algorithm is applied to determine the correct value of the bit of interest.
[0003]
Further, the present applicant previously supplied a reproduction RF signal in a digital signal reproduction circuit for reproducing a digital signal recorded on a recording medium, as disclosed in Patent Document 1 below, and its gain characteristic and phase An equalizer having at least one of its characteristics variable by a control signal; a Viterbi decoder to which an output signal of the equalizer is supplied; and a controller for generating a control signal for the equalizer; A digital signal regeneration circuit configured to control the equalizer so as to minimize the metric increase of the Viterbi decoder has been proposed.
[Patent Document 1]
JP-A-6-162691
[0004]
[Problems to be solved by the invention]
By the way, when the partial response class 4 (PR4ML) system is taken as an example, the target values in the Viterbi decoder are three values: + A, 0, and -A.
In the course of the Viterbi decoding process, metric calculation is performed for these three target values.
[0005]
Viterbi decoding (maximum likelihood decoding) will be briefly described.
For example, a signal pattern that is input after being reproduced from a recording medium can be considered to have distortion and noise components added to a signal pattern without distortion. The distortion and noise components are normally distributed with respect to the input signal pattern without distortion. Here, the difference integrated value between the target equalization pattern and the actual signal sequence, that is, the signal sequence including distortion and noise components, is called a metric. By using this metric, the most probable target value can be specified and specified. Viterbi decoding is to obtain a decoded data sequence from which nonlinear distortion is removed by the target value.
[0006]
Normally, in the metric calculation, the difference integrated value of the input value for each target value is calculated.
FIG. 5 schematically shows the difference integrated value of the input Z with respect to the target values + A, 0, and −A of the PR4ML system.
For example, in the case of FIG. 5A, the metric f + A (Z) of the input value Z1 and the target value + A is (Z1-A).²It becomes.
Also in the case of FIG. 5B, the metric f + A (Z) of the input value Z2 and the target value + A is (Z2−A).²It becomes.
In other words, the metric represents the distance between the input value and the target value. Therefore, the smaller the metric, the greater the probability of the value.
[0007]
By the way, the technique described in Patent Document 1 pays attention to the fact that the metric increase amount of the Viterbi decoder is strongly related to the equalization characteristic and noise, and the equalization characteristic so that the metric increase amount is minimized. For example, high-precision automatic adjustment is achieved by controlling frequency characteristics and phase.
That is, the error rate is optimized by adjusting the equalization characteristic so that the metric count value becomes small.
However, when such adjustment is performed based on normal metric calculation, a phenomenon occurs in which the optimal point of the metric and the optimal point of the error rate are shifted in the gain direction, thereby causing a shift in the optimal point adjustment of the automatic adjustment. There was a problem.
[0008]
FIG. 8A shows the input value Z as the detection point voltage after PR4 equalization and the probability density of each target value. FIG. 8B shows a branch metric for the input value Z corresponding to FIG. 8A. Here, the solid line is the metric for the target value 0, the broken line is the metric for the target value + A, and the alternate long and short dash line is the metric for the target value -A.
8A and 8B, it can be seen that the smaller the metric calculation value for each target value, the higher the probability density of the target value.
However, when the equalization characteristic is adjusted using the metric as described above, a deviation from the adjustment optimum point occurs. FIG. 8C shows the deviation on the phase axis and the frequency characteristic axis, but the minimum point x of the error rate and the minimum metric point ○ do not match as shown in the figure.
[0009]
The reason is considered as follows.
Now, consider the case of FIG. 5B in the metric calculation. In this case, the equalized input value Z2 is a positive value with respect to the target value + A. Even in such a case, (input value-target value) without distinguishing from others²Is calculated as a metric. Accordingly, the metric count value is increased. For example, in FIG. 8B, the branch metric corresponds to the portion to the right of the broken line.
However, in such a case, the input value Z2 after equalization is not erroneously detected to another target value (0 or -A), and thus does not actually lead to an error.
That is, the metric count value is increased in spite of the fact that it does not correspond to the error rate deterioration, and this is the difference between the minimum error rate point and the minimum metric count value.
The same can be said for the case where the input value Z3 after equalization becomes a negative value with respect to the target value -A as shown in FIG. Also in this case, without distinguishing from others, (input value-target value)²Therefore, the metric count value is increased despite the fact that it does not correspond to the error rate deterioration, causing a shift in the adjustment process using the metric.
[0010]
[Means for Solving the Problems]
In view of such a problem, the present invention has an object to improve a deviation between a minimum point of a metric, that is, an adjustment point and an optimal point of an error rate when signal processing parameter adjustment is performed using a metric.
[0011]
  In the parameter adjustment method of the present invention, an input signal is equalized by an equalization circuit, and a count value of a metric obtained when the equalized signal is decoded by a Viterbi decoder is minimized.Above equalization circuitIn the parameter adjustment method for adjusting the processing parameter, the metric calculation for the maximum target value and the minimum target value among the multi-value target values in the Viterbi decoder, the weight of the branch metric in the positive direction with respect to the maximum target value; The weight of the negative branch metric for the minimum target valueSet the coefficient value to 0To do.
[0012]
  The signal processing apparatus according to the present invention includes an equalization unit that equalizes an input signal, and a Viterbi decoding unit that decodes the signal equalized by the equalization unit.Parameter adjusting means for adjusting processing parameters of the equalizing means so as to minimize the metric count value output from the Viterbi decoding means;The Viterbi decoding means is configured to output a metric calculated in the decoding process, and in the metric calculation for the maximum target value and the minimum target value of the multi-value target values, the maximum target value And the weight of the negative branch metric for the minimum target value.Set the coefficient value to 0Is configured to do.
[0013]
  In the present invention, in the metric calculation for the maximum target value and the minimum target value among the multi-value target values, the weight of the positive branch metric with respect to the maximum target value and the negative branch metric with respect to the minimum target value. The weight of is lowered. For example0Is given.
  For example, if PR4ML is assumed, the weight of the negative branch metric for one of the three target values -A and the positive branch metric for + A is set.zeroIt becomes. In other words, as described above, in these cases where no error occurs, the metric count value is increased.0And
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below. First, the configuration of a device to which the present invention is applied will be described with reference to FIGS.
[0015]
FIG. 1 shows the configuration of a video signal recording / reproducing apparatus 1 for a recording medium 90. For example, the recording medium 90 is a magnetic tape and is configured as a digital video recording / reproducing apparatus.
The recording processing system includes a video compression unit 51, an ECC encoding unit 52, a recording processing unit 53, and a recording head 54.
The digital signal input as the recording video signal is compressed by the video compression unit 51. For example, compression processing of a predetermined compression method such as MPEG method is performed. Of course, in the case of a device that does not perform compression recording, the video compression unit 51 is not necessary.
The digital video signal compressed by the video compression unit 51 is subjected to ECC encoding such as error correction code / parity addition by the ECC encoding unit 52.
The ECC-encoded data is subjected to modulation processing for recording by the recording processing unit 53, converted into a recording current, and supplied to the recording head 54. The recording head 54 is, for example, a helical scan type magnetic head, and performs data recording on a magnetic tape as the recording medium 90 according to the recording current.
[0016]
The reproduction processing system includes a reproduction head 55, an equalization circuit 56, a Viterbi decoder 57, an error correction unit 58, and a video decompression unit 59.
The reproduction head 55 reproduces information recorded on the recording medium 90 (magnetic tape) and outputs a so-called reproduction RF signal. This reproduction RF signal is equalized by the equalization circuit 56. As the equalization circuit 56, for example, a partial response class 4 (PR4ML: PR (1, 0, -1)) type or the like can be used.
The equalized signal is decoded by the Viterbi decoder 57. The Viterbi decoder 57 applies a Viterbi algorithm to the state sequence of the data pattern subsequent to the detected bit to obtain a state transition with a high likelihood, and thereby selects the most likely decoded sequence.
The data output from the Viterbi decoder 57 is subjected to error correction processing by an error correction unit 58, and further subjected to decompression processing for compression processing at the time of recording by a video decompression unit 59 to be output as a reproduced video signal.
[0017]
Although the Viterbi decoder 57 will be described later, a metric obtained in the Viterbi decoding process is supplied to the arithmetic unit 60. The computing unit 60 can be configured by a DSP or a CPU. The arithmetic unit 60 includes a counter 60a using software or hardware, and counts the supplied metric.
The computing unit 60 performs an operation for parameter adjustment on the equalization circuit 56 and the recording processing unit 53.
That is, to the equalization circuit 56, the control signal Se for adjusting the parameter is output so that the metric count value by the counter 60a is minimized. Also, a control signal Sr for adjusting parameters so that the metric count value by the counter 60a is minimized is also output to the recording processing unit 53.
The adjustment parameter will be described later.
[0018]
Although a magnetic recording / reproducing apparatus for video signals with respect to a magnetic tape is assumed here, an optical disk, a magneto-optical disk, or the like can be assumed as the recording medium 90. In that case, an optical head or a magneto-optical head is employed as the recording head 54 and the reproducing head 55. Of course, hard disks are also assumed.
Furthermore, a recording / reproducing apparatus using a solid-state memory as the recording medium 90 is also assumed.
In any case, not only a recording / reproducing apparatus for video signals but also a recording / reproducing apparatus for audio data and other various data is assumed.
Furthermore, not only a recording / reproducing apparatus, but also a recording apparatus provided with the above-described recording processing system and a reproducing apparatus provided with the above-described reproducing processing system are each assumed as an applied apparatus as an embodiment of the present invention.
[0019]
FIG. 2 shows a configuration as a data transmission device and a data reception device. For example, as a general communication line, satellite communication line, optical communication, local network, Internet, wireless broadcasting, wireless communication, inter-device communication, and other various communication systems, a data transmission device that transmits data to a wired or wireless transmission path 2 and the data receiving device 3 that receives data transmitted through a wired or wireless transmission path.
[0020]
The transmission apparatus 2 includes an error correction / transmission encoding unit 71, a transmission modulation unit 72, and a transmission unit 73.
The input transmission data (compressed data or non-compressed data) is encoded by an error correction / transmission encoding unit 71 such as error correction code / parity addition and encoding into a transmission format. The encoded data is modulated by the transmission modulator and transmitted from the transmitter 73 to the transmission path.
[0021]
The receiving device 3 includes a receiving unit 75, an equalization circuit 76, a Viterbi decoder 77, and an error correction unit 78.
The receiving unit 75 receives data transmitted from the transmission path. This received signal is equalized by the equalization circuit 76. As the equalizing circuit 76, for example, a partial response class 4 (PR4ML: PR (1, 0, -1)) type can be used as described above.
The equalized signal is decoded by the Viterbi decoder 77.
The data decoded by the Viterbi decoder 77 is subjected to error correction processing by the error correction unit 78 and output as received data.
[0022]
Also in this case, a metric obtained in the Viterbi decoding process of the Viterbi decoder 77 is supplied to the computing unit 60. The computing unit 60 can be constituted by a DSP, a CPU, or the like. The arithmetic unit 60 includes a counter 60a using software or hardware, and counts the supplied metric.
The computing unit 60 performs an operation for parameter adjustment on the equalization circuit 76 and the transmission encoding unit 72.
That is, to the equalization circuit 76, a control signal Se that adjusts parameters so that the metric count value by the counter 60a is minimized is output.
Also, the control signal St for adjusting the parameter is output to the transmission encoding unit 72 so that the metric count value by the counter 60a is minimized. Note that when performing parameter adjustment based on metric calculation on the receiving device 3 side, it is normally assumed that the transmitting device 2 is a separate device from the receiving device 3 having the arithmetic unit 60. Therefore, when the computing unit 60 adjusts the parameters for the transmission modulation unit 72, it is assumed that the control signal St is transmitted to the transmitting apparatus 2 side through a transmission path by some method.
[0023]
As shown in FIGS. 1 and 2, there are various devices that can be applied as embodiments of the present invention.
In these, automatic parameter adjustment using a metric is performed, but examples of the parameters adjusted by the computing unit 60 are as follows.
[0024]
First, when the magnetic recording is assumed as the recording / reproducing apparatus 1 or the recording apparatus of FIG. 1, examples of the adjustment parameters of the recording processing unit 53 include a recording current value and a recording frequency characteristic.
Further, when optical recording is assumed, the recording laser power, the pulse modulation coefficient of the recording laser, and the like can be mentioned.
Examples of the adjustment parameters of the recording / reproducing apparatus 1 or the equalizing circuit 56 as the reproducing apparatus include a reproduction frequency characteristic, a reproduction phase, a reproduction gain, a filter tap coefficient, and a filter cutoff frequency. Regarding the equalization circuit 76 in the receiver 3 of FIG. 2, the frequency characteristics, phase, gain, filter tap coefficient, filter cut-off frequency, and the like for the received signal are the same as the adjustment parameters.
In addition, as an adjustment parameter for the transmission modulation unit 72 of the transmission apparatus 2 of FIG.
Of course, in addition to these examples, various adjustment parameters are conceivable depending on the recording / playback / transmission / reception system of the actual device.
[0025]
In the configuration examples of FIGS. 1 and 2, the computing unit 60 adjusts the parameters for the equalization circuits 56 and 76, the recording processing unit 53, and the transmission modulation unit 72 according to the metric count value. The computing unit 60 may be configured as a device separate from the reproduction processing system in FIG. 1 or the device having the receiving device 3 in FIG.
For example, when it is assumed that the above parameters are adjusted in the device manufacturing adjustment process, it is not necessary to incorporate the arithmetic unit 60 in the recording / reproducing apparatus 1 or the receiving apparatus 3, and the metric is input from the Viterbi decoders 57 and 77 to the last. Any device that can supply the control signals Sr, Se, St to the parameter adjustment value obtained based on the metric count value to the recording / reproducing apparatus 1, the transmitting apparatus 2, and the receiving apparatus 3 may be used. By not including the arithmetic unit 60 in the recording / reproducing apparatus 1 or the receiving apparatus 3, it is advantageous to reduce the size and cost of these devices.
On the other hand, when the computing unit 60 is built in the recording / reproducing apparatus 1 or the receiving apparatus 3, not only before shipment from the factory, but automatic parameter adjustment can be performed at any time, and parameter adjustment according to the usage environment and changes over time is also possible. The advantage of being possible arises.
[0026]
Next, the configuration and metric calculation of the Viterbi decoder 57 (or 77) and the parameter adjustment performed by the arithmetic unit 60 in the devices assumed as these embodiments will be described.
[0027]
FIG. 3 shows the configuration of the Viterbi decoder 57 (or 77).
The signal equalized by the equalization circuit 56 (76) is input to the input terminal 11. This input signal is supplied to the A / D converter 12 and quantized to be an input data value Z to the branch metric calculation circuit (BMU) 13.
In the branch metric calculation circuit 13, metric calculation is performed as described later, and the calculated value (branch metric) is supplied to the addition comparison operation circuit (ACSU) 14. In the addition comparison operation circuit 14, the branch metrics are summed, and the resulting path metric is calculated.
A path selection signal and a path metric are generated from the addition comparison operation circuit 14. A path selection signal is supplied to the path memory 15. From the path memory 15, the most likely path is output to the maximum likelihood determination circuit (MLDU) 16. An output signal from the path memory 15 is also supplied to the maximum likelihood determination circuit 16. The maximum likelihood determination circuit 16 determines a decoded output from the surviving paths, and a decoded data output is obtained at the output terminal 17 of the maximum likelihood determination circuit 16. Such a Viterbi decoder is described in, for example, “Nikkei Electronics” (1991.9.30, no.537, p316 to p325 and 1991.10.14, no.538, p270 to p278).
Further, the addition comparison operation circuit 14 outputs an operation value for the branch metric to the operation unit 60.
[0028]
FIG. 4 shows the configuration of the branch metric calculation circuit 13 and the addition comparison calculation circuit 14.
Here, since the PR4ML system is assumed as an example, the branch metric calculation circuit 13 is provided with a metric calculation unit for ternary target values + A, 0, and -A. That is, a + A metric calculation unit 41, a 0 metric calculation unit 42, and a -A metric calculation unit 43.
[0029]
The input value Z is supplied to each of the + A metric calculation unit 41, the 0 metric calculation unit 42, and the -A metric calculation unit 43, and the metric calculation is performed for the target value + A, 0, -A and the input value Z, respectively.
In this example, in this metric calculation, the calculation method differs depending on the condition judgment between the input value Z and each target value (in this example, the coefficient value is changed). A typical metric calculation is described.
The metric is a difference integrated value as described above. For this reason, the + A metric calculation unit 41 calculates a difference integrated value between the input value Z and the target value + A. Similarly, the 0 metric calculation unit 42 calculates a difference integrated value between the input value Z and the target value 0, and the -A metric calculation unit 43 calculates a difference integrated value between the input value Z and the target value -A.
If the calculated metrics are f + A (Z), f0 (Z), and f-A (Z),
f + A (Z) = (ZA)²
f0 (Z) = Z²
f−A (Z) = (Z + A)²
It becomes.
FIG. 5A schematically shows the metrics f + A (Z), f0 (Z), and f−A (Z) calculated when the input value Z = Z1.
[0030]
These calculated branch metrics f + A (Z), f0 (Z), and f−A (Z) are supplied to the addition comparison operation circuit 14.
That is, the branch metric f + A (Z) is supplied to the adder 22, the branch metric f0 (Z) is supplied to the adders 21 and 24, and the branch metric f-A (Z) is supplied to the adder 23.
[0031]
Depending on the adders 21, 22, 23, and 24, the sum of branch metrics is obtained. The outputs of the adders 21 and 23 are supplied to the comparator 25 and the selector 27. Then, the comparator 25 forms a path selection signal for selecting a side with a smaller metric. The path selection signal is output and the selector 27 is controlled by this.
The smaller metric selected by the selector 27 is output as a path metric through the latch 29.
The comparator 26, the selector 28, and the latch 30 similarly obtain a path selection signal and a path metric.
[0032]
Further, the addition comparison operation circuit 14 is provided with a metric limiter 31 surrounded by a broken line in order to suppress divergence of metrics from the latches 29 and 30. The metric limiter 31 includes a NAND gate 32 to which the MSB in the outputs of the latches 29 and 30 is supplied, an AND gate 33 to which the output of the NAND gate 32 and the MSB of the output of the latch 29 are supplied, and the output of the NAND gate 32. An AND gate 34 to which the MSB of the output of the latch 30 is supplied. The outputs of the AND gates 33 and 34 are output as the MSB of the metric. The metric limiter 31 prevents metric divergence by inverting the MSB to “0” when both the MSBs of the two metrics are “1”.
[0033]
The output of the NAND gate 32 of the metric limiter 31 is supplied to the arithmetic unit 60 shown in FIGS. Then, the counter 60a in the arithmetic unit 60 counts the number of times the output of the NAND gate 32 becomes “0”, thereby detecting the increase in metric in a predetermined data unit.
As described above, the arithmetic unit 60 performs parameter adjustment for the equalization circuits 56 and 76, the recording processing unit 53, or the transmission modulation unit 72 so that the metric count value is minimized.
[0034]
In such a configuration, a metric calculation method that is a feature of this example will be described. In this example, in the branch metric calculation circuit 13, the metric calculation for the maximum target value and the minimum target value among the multi-value target values, the weight of the branch metric in the positive direction with respect to the maximum target value and the negative direction with respect to the minimum target value The branch metric weight is reduced.
In this case, since the target value is ternary (+ A, 0, −A), the maximum target value is + A and the minimum target value is −A.
[0035]
Therefore, the calculation of the + A metric calculation unit 41 is performed as follows.
For input value Z and target value + A,
When Z ≦ + A: Branch metric f + A (Z) = (ZA)²
When Z> + A: branch metric f + A (Z) = 0
And
That is, in the + A metric calculation unit 41,
f + A (Z) = k (ZA)²
In the case of Z ≦ + A, the coefficient k = 1, and in the case of Z> + A, the coefficient k = 0.
When Z> + A, setting f + A (Z) = 0 means that the weight of the branch metric in the positive direction with respect to the target value + A (when the input value Z exceeds + A) is reduced. The case of Z> + A is a case where the input value Z after equalization is not erroneously detected to another target value (0 or -A), and thus does not actually lead to an error. It also means that there is.
[0036]
The calculation of the -A metric calculation unit 43 is performed as follows.
For input value Z and target value -A,
When Z ≧ −A: branch metric f−A (Z) = (Z + A)²
When Z <-A: Branch metric f-A (Z) = 0
And
That is, in the -A metric calculation unit 43,
f−A (Z) = k (Z + A)²
When Z ≧ −A, the coefficient k = 1, and when Z <−A, the coefficient k = 0.
When Z <−A, f−A (Z) = 0 means that the weight of the branch metric in the negative direction with respect to the target value −A (when the input value Z is smaller than −A) is reduced. . Also, the case of Z <−A is a case where the input value Z after equalization is not erroneously detected to another target value (0 or + A) and thus does not actually lead to an error. It also means that there is.
[0037]
Note that the 0 metric calculation unit 42 always performs the above condition determination,
Branch metric f0 (Z) = Z²
Calculate as
[0038]
FIGS. 5A, 5B, and 5C show the state of calculation according to such a condition determination.
In the case of FIG. 5A, the input value Z1 is Z1 ≦ + A. Accordingly, the calculation coefficient k = 1 of the + A metric calculation unit 41 is set.
Since Z1 ≧ −A, the coefficient k = 1 is set for the calculation by the −A metric calculation unit 43.
Therefore, as shown in the lower part of the figure,
f + A (Z) = (ZA)²
f0 (Z) = Z²
f−A (Z) = (Z + A)²
And branch metric calculation is performed.
[0039]
In the case of FIG. 5B, the input value Z2 is Z2> + A. Accordingly, the calculation coefficient k = 0 of the + A metric calculation unit 41 is set.
Since Z2 ≧ −A, the coefficient k = 1 is set for the calculation by the −A metric calculation unit 43.
Therefore, as shown in the lower part of the figure,
f + A (Z) = 0
f0 (Z) = Z²
f−A (Z) = (Z + A)²
And branch metric calculation is performed.
[0040]
In the case of FIG. 5C, the input value Z3 is Z1 ≦ + A. Accordingly, the calculation coefficient k = 1 of the + A metric calculation unit 41 is set.
Further, since Z2 <−A, the coefficient k = 0 is set for the calculation of the −A metric calculation unit 43.
Therefore, as shown in the lower part of the figure,
f + A (Z) = (ZA)²
f0 (Z) = Z²
f-A (Z) = 0
And branch metric calculation is performed.
[0041]
For example, FIG. 6 shows the result of such a metric calculation.
6A, 6B, and 6C show the probability density of the detection point voltage, the branch metric, and the minimum point of the error rate and metric count, respectively, as in FIG.
6A and 6B, the solid line indicates the probability density and metric for the target value 0, the broken line indicates the probability density and metric for the target value + A, and the alternate long and short dash line indicates the probability density and metric for the target value -A.
Further, FIG. 6C shows the minimum point x of the error rate and the minimum metric point ○ on the phase axis and the frequency characteristic axis.
[0042]
In the case of this example, the branch metric is calculated as zero for the negative branch metric for -A and the positive branch metric for + A among the three target values. Therefore, the + A branch metric exceeding + A is 0 as shown by the broken line in FIG. 6B, and the -A branch metric less than -A is 0 as shown by the alternate long and short dash line. In these cases, the metric count value does not increase.
This is semantically compatible with the fact that these equalization values are not in the direction of being falsely detected by other target values, so that they do not actually lead to errors. As a result, as shown in FIG. 6C, for example, there is no deviation between the minimum point of the metric count value and the error rate for the parameters of frequency characteristics and phase.
That is, as a result of the metric calculation shown in FIG. 6B, the calculator 60 adjusts the parameter based on the metric count value, so that the adjustment point coincides with the error rate optimum point. Various parameters can be controlled accurately and quickly.
[0043]
In the above description, the branch metric is set to zero (k = 0) for the negative branch metric for −A and the positive branch metric for + A among the three target values. However, a practically sufficient effect can be obtained only by reducing the weights with respect to other branch metrics.
That is, by setting the coefficient k to 0 or more and less than 1, the weight of the positive branch metric with respect to the maximum target value and the weight of the negative branch metric with respect to the minimum target value are lowered. It is done.
Therefore, as a modification example in which the coefficient k = 0 is set by the condition determination in the above example, it is naturally conceivable to set the coefficient k = 1 or less.
For example, when the value of the coefficient k is about 0.5, the branch metric is as shown in FIG.
[0044]
In addition, although the above example has been described in the case of supporting the PR4ML system, the present invention can be applied to other partial response systems.
For example, FIG. 7 shows branch metrics when the target value is 5 values (-2A, -A, 0, + A, + 2A).
In FIG. 7A, the weight is reduced by a coefficient k = 0 for the positive branch metric with respect to the maximum target value + 2A as indicated by the broken line, and the negative branch with respect to the minimum target value -2A as indicated by the alternate long and short dash line. This is an example in which the weight of the metric is lowered by a coefficient k = 0.
In FIG. 7B, the coefficient k is set to a predetermined value greater than 0 and less than 1 for the positive branch metric with respect to the maximum target value + 2A as indicated by a broken line, and the minimum target is indicated as indicated by a one-dot chain line. In this example, the coefficient k of the negative branch metric for the value −2A is reduced as a predetermined value greater than 0 and less than 1.
In other words, regardless of the number of target values in the adopted partial response method, the above effect can be obtained by reducing the weight for the positive branch metric with the maximum target value and the negative branch metric with the minimum target value. it can.
[0045]
As described above, the present invention can be applied to various parameter adjustments in various devices such as a recording device, a reproduction device, a transmission device, and a reception device, and the same effects can be obtained.
[0046]
【The invention's effect】
As can be seen from the above description, in the present invention, in the metric calculation for the maximum target value and the minimum target value among the multi-value target values, the weight of the positive branch metric for the maximum target value and the negative value for the minimum target value are described. The weight of the direction branch metric is lowered.
Thus, for example, the negative branch metric for the ternary target value -A and the positive branch metric calculated for + A do not cause an increase in the metric count value, or the increase is small. For this reason, the gap between the minimum point of the metric count value and the optimum point of the error rate is eliminated. Therefore, the signal processing parameter adjustment using the metric, that is, the parameter adjustment to the minimum error rate point is executed accurately and quickly. There is an effect that it becomes possible.
[0047]
The present invention can be applied to the metric calculation in the Viterbi decoding means when the reproducing apparatus for the recording medium and the data receiving apparatus from the wired or wireless transmission path are provided with equalizing means and Viterbi decoding means. The parameter adjustment target is a parameter of each process such as the equalization process of the equalization unit, the recording process for the recording medium, and the transmission process for the transmission path. Thereby, the effect of the present invention can be realized in a recording device, a reproducing device, a transmitting device, a receiving device, and the like, thereby improving the performance of each device.
[Brief description of the drawings]
FIG. 1 is a block diagram of a recording / reproducing apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram of a transmission device and a reception device according to an embodiment of the present invention.
FIG. 3 is a block diagram of a Viterbi decoder according to an embodiment.
FIG. 4 is a block diagram of a metric calculation configuration of the Viterbi decoder according to the embodiment;
FIG. 5 is an explanatory diagram of a metric calculation method according to the embodiment;
FIG. 6 is an explanatory diagram for metric calculation according to the embodiment;
FIG. 7 is an explanatory diagram of a branch metric when the target value is 5 according to the embodiment.
FIG. 8 is an explanatory diagram of a shift of an adjustment point in a normal metric calculation.
[Explanation of symbols]
1 recording / reproducing apparatus, 2 transmitting apparatus, 3 receiving apparatus, 12 A / D converter, 13 BMU, 14 ACSU, 41 + A metric calculating section, 420 metric calculating section, 43 -A metric calculating section, 53 recording processing section, 56 , 76 equalization circuit, 57, 77 Viterbi decoder, 60 arithmetic unit, 72 transmission modulator

Claims

The processing parameters of the equalization circuit are adjusted so as to minimize the metric count value obtained when the input signal is equalized by the equalization circuit and the equalized signal is decoded by the Viterbi decoder. In the parameter adjustment method,
In the metric calculation for the maximum target value and the minimum target value of the multi-value target values in the Viterbi decoder, the weight of the positive branch metric for the maximum target value and the negative branch metric for the minimum target value A parameter adjustment method characterized in that a coefficient value for setting a weight is set to 0 .

Equalization means for equalizing the input signal;
Viterbi decoding means for decoding the signal equalized by the equalization means ,
Parameter adjusting means for adjusting the processing parameter of the equalization means so as to minimize the metric count value output from the Viterbi decoding means ,
The Viterbi decoding means is configured to output a metric calculated in the decoding process, and in a metric calculation for the maximum target value and the minimum target value of the multi-level target values, the positive direction with respect to the maximum target value The signal processing device is configured such that a coefficient value for setting the weight of the branch metric of the first and the weight of the branch metric in the negative direction with respect to the minimum target value is set to zero .

3. The signal processing apparatus according to claim 2 , wherein the input signal to the equalizing means is a signal read from a recording medium.

3. The signal processing apparatus according to claim 2 , wherein the input signal to the equalization means is a signal received via a wired or wireless transmission path.