JP4093959B2 - Circuit configuration for capacitive sensor - Google Patents
Circuit configuration for capacitive sensor Download PDFInfo
- Publication number
- JP4093959B2 JP4093959B2 JP2003515822A JP2003515822A JP4093959B2 JP 4093959 B2 JP4093959 B2 JP 4093959B2 JP 2003515822 A JP2003515822 A JP 2003515822A JP 2003515822 A JP2003515822 A JP 2003515822A JP 4093959 B2 JP4093959 B2 JP 4093959B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- measurement
- ref1
- charge
- buffer amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 139
- 238000005259 measurement Methods 0.000 claims description 67
- 101100537098 Mus musculus Alyref gene Proteins 0.000 claims description 38
- 101150095908 apex1 gene Proteins 0.000 claims description 38
- 230000003071 parasitic effect Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000053 physical method Methods 0.000 claims description 7
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 2
- 238000011161 development Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 102100026422 Carbamoyl-phosphate synthase [ammonia], mitochondrial Human genes 0.000 description 1
- 101000855412 Homo sapiens Carbamoyl-phosphate synthase [ammonia], mitochondrial Proteins 0.000 description 1
- 101000983292 Homo sapiens N-fatty-acyl-amino acid synthase/hydrolase PM20D1 Proteins 0.000 description 1
- 101000861263 Homo sapiens Steroid 21-hydroxylase Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Measuring Fluid Pressure (AREA)
Description
本発明は、容量センサ用の回路配置、さらに、可変的、物理的測定量、特に液体の静圧を瞬間的に表す信号電圧の設定方法に関する。 The present invention relates to a circuit arrangement for a capacitive sensor, and further to a method for setting a signal voltage that instantaneously represents a variable, physical measurement quantity, in particular a static pressure of a liquid.
ＥＰ−Ａ ９２２ ９６２には、容量センサ用の回路構成が開示されており、この回路構成は、
検出対象の物理的測定量によって設定される可変容量をもち、この瞬間的に設定された容量に比例した電荷を搬送する測定コンデンサと、
放電を行う基準コンデンサと、
入力と出力とが上記基準コンデンサを介して互いに結合された反転増幅器とを含んでおり、
上記増幅器の入力が一時的に上記測定コンデンサと結合されることで、上記測定コンデンサの電荷が出来るだけ完全に上記基準コンデンサに転送され、かつ、上記増幅器の出力が上記測定コンデンサの容量に本質的に比例する信号電圧を供給するようにする。
EP-A 922 962 discloses a circuit configuration for a capacitive sensor.
A measuring capacitor that has a variable capacitance set according to the physical measurement amount to be detected, and carries a charge proportional to the momentarily set capacitance,
A reference capacitor for discharging,
An inverting amplifier having an input and an output coupled to each other through the reference capacitor;
The amplifier input is temporarily coupled to the measurement capacitor, so that the charge of the measurement capacitor is transferred to the reference capacitor as completely as possible, and the output of the amplifier is intrinsic to the capacitance of the measurement capacitor. A signal voltage proportional to is supplied.
このような回路構成の問題点は、測定コンデンサに適用される電荷が、瞬間容量によるものであるため、回路構成の電流消費が、使用中の広範囲にわたって変動する可能性があることである。電流消費は非常に大きく、思いもよらぬ短絡が測定コンデンサに生じる可能性がある。 The problem with such a circuit configuration is that the current consumption of the circuit configuration can vary over a wide range in use because the charge applied to the measurement capacitor is due to the instantaneous capacitance. The current consumption is very large and an unexpected short circuit can occur in the measuring capacitor.
上記回路構成のさらなる問題点は、容量圧力センサで使用する場合に、得られた信号電圧が容量に比例し、検出される測定量には比例しないことである。 A further problem with the above circuit configuration is that when used with a capacitive pressure sensor, the signal voltage obtained is proportional to the capacitance and not to the measured quantity to be detected.
したがって、本発明の目的は、容量センサに特に適しており、測定コンデンサの瞬間的な容量に実質的に依存しない電流消費を表し、測定コンデンサの容量の逆数に依存する信号電圧を生じる回路構成を提供することである。 Accordingly, the object of the present invention is particularly suitable for capacitive sensors, and represents a circuit configuration that represents a current consumption that is substantially independent of the instantaneous capacitance of the measuring capacitor and that produces a signal voltage that is dependent on the reciprocal of the capacitance of the measuring capacitor. Is to provide.
この目的を達成するため、本発明は、容量センサ用の回路構成を提供するものであり、この回路構成は、
検出対象である物理的測定量に応じて変化する可変の容量を持ち、第１の電極が第１の基準電位に接続された第１の測定コンデンサと、
第１のバッファ増幅器であって、該第１のバッファ増幅器の出力が該第１のバッファ増幅器の入力に発生する測定電圧に比例する第１の信号電圧となるように、該第１のバッファ増幅器の入力が少なくとも一時的に上記第１の測定コンデンサの第２の電極に結合される第１のバッファ増幅器と、
第１の電極が上記第１のバッファ増幅器の出力に接続された、一定の基準電荷を搬送する第１の基準コンデンサと、
上記第１の測定コンデンサを所定の残留電荷になるまで放電させると共に、上記第１の基準コンデンサを基準電荷で充電する制御と、その後、上記第１の基準コンデンサを介して上記第１のバッファ増幅器の入力と出力とを互いに結合させることにより上記第１の基準コンデンサから上記第１の測定コンデンサに上記基準電荷を転送して、上記第１の測定コンデンサにその瞬間的な容量を表す測定電圧を生成させる制御とを、周期的に繰り返す充放電制御手段と、
を備えることを特徴とするものである。
ここで、上記充放電制御手段は、
上記第１の測定コンデンサの第２の電極と第２の基準電位との間に接続された第１のスイッチと、
上記第１の基準コンデンサの第２の電極と、充電電圧を供給する供給電子機器の出力との間に接続された第２のスイッチと、
上記第１の基準コンデンサの第２の電極と上記第１の測定コンデンサの第２の電極との間に接続された第３のスイッチと、
上記第１のスイッチを制御して上記第１の測定コンデンサの第２の電極を上記第２の基準電位に接続することにより、上記第１の測定コンデンサを上記所定の残留電荷になるまで放電させると共に、上記第２のスイッチを制御して上記第１の基準コンデンサの第２の電極を上記供給電子機器の出力に接続することにより、上記第１の基準コンデンサを上記基準電荷で充電するスイッチ制御と、その後、上記第３のスイッチを制御して上記第１の基準コンデンサの第２の電極を上記第１の測定コンデンサの第２の電極に接続することにより、上記第１の基準コンデンサから上記第１の測定コンデンサに上記基準電荷を転送するスイッチ制御とを、周期的に繰り返す制御用電子機器と、
を備える構成とすることができる。
In order to achieve this object, the present invention provides a circuit configuration for a capacitive sensor.
A first measuring capacitor having a variable capacitance that changes in accordance with a physical measurement amount to be detected and having a first electrode connected to a first reference potential;
A first buffer amplifier, wherein the output of the first buffer amplifier is a first signal voltage proportional to the measured voltage generated at the input of the first buffer amplifier. A first buffer amplifier, at least temporarily coupled to a second electrode of the first measurement capacitor;
A first reference capacitor carrying a constant reference charge with a first electrode connected to the output of the first buffer amplifier;
Control for discharging the first measurement capacitor until a predetermined residual charge is achieved, and charging the first reference capacitor with the reference charge, and then the first buffer amplifier via the first reference capacitor. The reference charge is transferred from the first reference capacitor to the first measurement capacitor by coupling the input and output of each other to the first measurement capacitor, and the measurement voltage representing the instantaneous capacitance is applied to the first measurement capacitor. Charging and discharging control means that periodically repeats the control to be generated,
It is characterized by providing.
Here, the charge / discharge control means is
A first switch connected between the second electrode of the first measurement capacitor and a second reference potential;
A second switch connected between the second electrode of the first reference capacitor and the output of the supply electronics supplying the charging voltage;
A third switch connected between the second electrode of the first reference capacitor and the second electrode of the first measurement capacitor;
By controlling the first switch to connect the second electrode of the first measurement capacitor to the second reference potential, the first measurement capacitor is discharged until the predetermined residual charge is reached. And a switch control for charging the first reference capacitor with the reference charge by controlling the second switch to connect the second electrode of the first reference capacitor to the output of the supply electronic device. And then controlling the third switch to connect the second electrode of the first reference capacitor to the second electrode of the first measurement capacitor, so that the first reference capacitor A control electronic device that periodically repeats the switch control for transferring the reference charge to the first measurement capacitor;
It can be set as the structure provided with.
本発明の好ましい発展形態によると、上記第１の測定コンデンサの上記所定の残留電荷がゼロに等しくなるように、上記第１及び第２の基準電位が上記第１の測定コンデンサに対して等しくなるようにする。 According to good preferable development of the invention, as the predetermined residual charge of the first measuring capacitor is equal to zero, the first and second reference potential with respect to the first measuring capacitor To be equal.
本発明の好ましい発展形態によると、上記回路構成は、上記第１の信号電圧をサンプル及びホールドするためのサンプルホールド回路をさらに備える。
本発明の好ましい発展形態によると、上記回路構成は、第２の測定コンデンサをさらに備え、上記第１のバッファ増幅器の出力が上記第２の測定コンデンサに発生する測定電圧に比例する信号電圧となるように、上記第１のバッファ増幅器の入力が一時的に上記第２の測定コンデンサに結合されるようにする。
According to good preferable development of the invention, the circuit arrangement further comprises a sample and hold circuit for sampling and holding said first signal voltage.
According to good preferable development of the invention, the circuit arrangement further comprises a second measuring capacitor, the signal voltage output of the first buffer amplifier is proportional to the measured voltage generated in the second measuring capacitor become such, the first Unisuru by input Ru is temporarily coupled to the second measuring capacitor of the buffer amplifier.
本発明の好ましい発展形態によると、上記回路構成は、
一定の基準電荷を搬送する第２の基準コンデンサと、
出力が上記第１の測定コンデンサに発生する測定電圧に比例する第２の信号電圧となるよう、入力が上記第１の測定コンデンサに少なくとも一時的に結合される第２のバッファ増幅器とをさらに備え、
上記充放電制御手段は、上記基準電荷が上記第２の基準コンデンサから上記第１の測定コンデンサに転送されるように、上記第２のバッファ増幅器の入力と出力とを上記第２の基準コンデンサを介して互いに一時的に結合させるようにする。
According to good preferable development of the invention, the circuit arrangement,
A second reference capacitor carrying a constant reference charge;
So that the output is a second signal voltage proportional to the measurement voltage generated in the first measuring capacitor, the input further a second buffer amplifier at least temporarily coupled to the first measuring capacitor Prepared,
The charge and discharge control means, as the reference charge is transferred to the first measuring capacitor from the second reference capacitor, the second of said second reference capacitor input and the output of the buffer amplifier through it so as to temporarily bond to each other.
本発明の好ましい発展形態によると、上記回路構成は、上記第１の基準コンデンサからもたらされる基準電荷を一部取り込む寄生容量にほぼ等しい容量を有するリアクティブ段をさらに備える。 According to good preferable development of the invention, the circuit arrangement may obtain further Bei the reactive stage having substantially equal capacitance to the parasitic capacitance to incorporate some reference charge resulting from the first reference capacitor.
本発明の好ましい発展形態によると、上記回路構成は、上記第１の測定コンデンサを上記第１のバッファ増幅器の入力に結合する導体を備え、この導体はアクティブ保護シールド（an actively protecting shield）を備える。 According to good preferable development of the invention, the circuit arrangement, the first measuring capacitor comprising a conductor coupled to an input of said first buffer amplifier, the conductor active protective shield (an actively protecting shield) Is provided.
本発明とその特徴は、図を参照し、実施例に基いて以下にさらに詳細に説明する。同一の構成要素には同一の参照番号を付し、すでに説明済みの構成要素については、重複を避けるために後の図面では省略する。 The invention and its features are explained in more detail below on the basis of embodiments with reference to the figures. The same reference numerals are given to the same components, and the components already described are omitted in the subsequent drawings in order to avoid duplication.
図１は、容量センサ用の回路構成を示す模式図であり、特に絶対圧力センサ、相対圧力センサ、または差圧センサ用の構成を示す。この回路構成は、調整可能および/または自己調整可能な第１の測定コンデンサKM1の容量CM1を表す、クロックにより周期的に更新された信号電圧ΔUS1を、第１のバッファ増幅器OV1の出力にもたらす役割を有する。バッファ増幅器OV1は、例えば、インピーダンス変換器である。 FIG. 1 is a schematic diagram showing a circuit configuration for a capacitance sensor, and particularly shows a configuration for an absolute pressure sensor, a relative pressure sensor, or a differential pressure sensor. This circuit arrangement provides a signal voltage ΔU S1 periodically updated by the clock, representing the capacitance C M1 of the adjustable first and / or self-adjustable first measuring capacitor K M1 of the first buffer amplifier OV 1 . Has a role to bring to the output. Buffer amplifier OV 1 is, for example, an impedance converter.
この回路構成で生成される信号電圧ΔUS1は、好ましくは、この回路構成をもつセンサの測定用電子機器AEによって、対応する、特にデジタル方式の測定信号xpに変換される。測定信号xpは、例えばデータバスを用いて上流の測定局に送信される。必要に応じて、測定信号xpはアナログ信号、例えば、４ｍAから２０ｍAの範囲のループ電流を使用することができる。このような、増幅器回路から出力される信号電圧の測定は、基本的には当業者には周知の技術であるので、これ以上の説明は省略する。測定用電子機器AEの適切な回路実施例については、例えば上記ＥＰ−Ａ ９２２ ９６２を参照すること。 Signal voltage .DELTA.U S1 generated by this circuit configuration, preferably, the measuring electronics AE sensor having the circuit configuration corresponding, are converted in particular into the measurement signal x p of the digital system. The measurement signal xp is transmitted to an upstream measurement station using, for example, a data bus. If desired, the measurement signal x p can be an analog signal, for example a loop current in the range of 4 mA to 20 mA. Such measurement of the signal voltage output from the amplifier circuit is basically a technique well known to those skilled in the art, and thus further explanation is omitted. See, for example, EP-A 922 962 above for a suitable circuit embodiment of the measuring electronics AE.
この回路構成の動作では、測定コンデンサKM1の容量は、可変の物理的測定量ｐ、特にセンサに作用する静圧、すなわち、測定量ｐの変化量は、対応する測定コンデンサKM1の瞬間的容量の変化量に影響する。 In the operation of this circuit configuration, the capacitance of the measurement capacitor K M1 is a variable physical measurement amount p, in particular, the static pressure acting on the sensor, that is, the change amount of the measurement amount p is the instantaneous value of the corresponding measurement capacitor K M1 . Affects the amount of change in capacity.
上記の通り、センサによって検出される物理的測定量ｐが静圧である場合には、測定コンデンサKM1は、例えば、少なくとも２つのコンデンサ板の１つを支え、たわみ変化を伴う測定量の変化に反応して第１と第２のコンデンサ板の相対距離を調整する、弾性変形膜を用いた容量型圧力測定セル（a capacitive pressure measuring cell）であってもよい。このような感圧型の測定コンデンサの構造と使用法は、当業者には周知であるので、これ以上の説明は省略する。上記の測定コンデンサの実施例の形態については、US-A 50 01 595, US-A 50 05 421, US-A 50 50 034, US-A 50 79 953, US-A 51 94 697, US-A 54 00 489, US-A 55 39 611を参照すること。勿論、測定コンデンサKM1は、必要に応じて、例えば温度および/または誘電定数などの他の物理的測定量の変化に対して容量の変化を伴って反応するものを使用することができる。 As described above, when the physical measurement amount p detected by the sensor is a static pressure, the measurement capacitor K M1 supports, for example, at least one of the two capacitor plates, and the change in the measurement amount is accompanied by a deflection change. A capacitive pressure measuring cell using an elastically deformable membrane that adjusts the relative distance between the first and second capacitor plates in response to the above. Since the structure and usage of such a pressure-sensitive measurement capacitor are well known to those skilled in the art, further explanation is omitted. US-A 50 01 595, US-A 50 05 421, US-A 50 50 034, US-A 50 79 953, US-A 51 94 697, US-A 54 00 489, see US-A 55 39 611. Of course, as the measurement capacitor K M1 , a capacitor that reacts with a change in capacitance to a change in another physical measurement amount such as a temperature and / or a dielectric constant can be used as necessary.
図１に示すように、測定コンデンサは、特には固定された、例えば接地電位のような第１の基準電位UM11に設定された第１の電極を備える。また、測定コンデンサKM1の第２の電極は、バッファ増幅器OV1の入力に結合されている。このように、測定コンデンサKM1の瞬間的な電荷および瞬間的な容量CM1に影響を受けた測定電圧ΔUM1は、バッファ増幅器OV1によってその入力側で実際に直接サンプルされる。 As shown in FIG. 1, the measuring capacitor comprises a fixed first electrode, for example, set to a first reference potential U M11 such as a ground potential. The second electrode of the measuring capacitor K M1 is coupled to an input of the buffer amplifier OV 1. Thus, the measurement voltage ΔU M1 affected by the instantaneous charge and the instantaneous capacitance C M1 of the measurement capacitor K M1 is actually directly sampled at its input by the buffer amplifier OV 1 .
本発明によれば、測定コンデンサKM1は、測定周期の最初で所定の残留電荷QRes1まで放電される。このため、この回路構成の動作中、第２の基準電位UM12が一時的に測定コンデンサKM1の第２の電極に配置される。測定コンデンサKM1の対応する残留電圧、ΔUM1,0は、以下の通り求められる。 According to the invention, the measuring capacitor K M1 is discharged to a predetermined residual charge Q Res1 at the beginning of the measuring period. For this reason, during the operation of this circuit configuration, the second reference potential U M12 is temporarily placed on the second electrode of the measuring capacitor K M1 . The corresponding residual voltage, ΔU M1,0 , of the measuring capacitor K M1 is determined as follows.
基準電位UM12は、この場合の測定コンデンサKM1が放電中に実質的に短絡するように、基準電位UM11と同一であるのが望ましい。このようにすることで、簡単に測定コンデンサKM1を所定の残留電荷QRes1まで下げることができる。この例の場合には、非常に短い放電時間でも実際に０となる。必要に応じて、２つの基準電位は異なっていても良い。 The reference potential U M12 is preferably the same as the reference potential U M11 so that the measuring capacitor K M1 in this case is substantially short-circuited during discharge. In this way, it is possible to easily reduce the measuring capacitor K M1 up to a predetermined residual charge Q Res1. In the case of this example, it is actually 0 even with a very short discharge time. If necessary, the two reference potentials may be different.
測定コンデンサKM1の他に、この回路構成は、所定の、特には別個に調整可能な容量CRef1を有する第１の基準コンデンサKRef1を少なくとも１つさらに備えており、このコンデンサの第１の電極が信号電圧ΔUS1によって瞬間的な一定の電位に保持される。このため、基準コンデンサKRef1は、図１に示すように、とくには固定的に、その第１の電極を介してバッファ増幅器OV1の出力に接続される。さらには、信号電圧ΔUS1も、好ましくは、回路の零地点（null point）として実際に作用する第２の基準電位UM12を参照にすべきである。 In addition to the measuring capacitor K M1, the circuit arrangement further comprises at least one first reference capacitor K Ref1 having a predetermined, in particular separately adjustable capacitance C Ref1 , the first of the capacitor The electrode is held at an instantaneous constant potential by the signal voltage ΔU S1 . For this reason, the reference capacitor K Ref1 is connected to the output of the buffer amplifier OV 1 via its first electrode, in particular fixedly, as shown in FIG. Furthermore, the signal voltage ΔU S1 should preferably also refer to the second reference potential U M12 that actually acts as the null point of the circuit.
動作中は、基準コンデンサKRef1の第２の電極は、基準電圧ΔURef1が基準コンデンサKRef1に設定されるように供給電子機器VEの充電電圧ΔULに時々接続される。この基準電圧は、実質的に充電電圧と信号電圧の瞬間的な差であるΔUL-ΔUS1に等しい。したがって、基準コンデンサKRef1は、レベルが実質的に積CRef1 x ΔURef1によって求められる、対応する基準電荷QRef1をもつ。充電電圧ΔULは、ここでは好ましくは、測定コンデンサKM1の残留電圧と同様、第２の基準電位UM12が参照にされる。 During operation, the second electrode of the reference capacitor K Ref1, the reference voltage .DELTA.U Ref1 is sometimes connected to the charging voltage .DELTA.U L supply electronic device VE as set in the reference capacitor K Ref1. This reference voltage is substantially equal to ΔU L −ΔU S1 which is an instantaneous difference between the charging voltage and the signal voltage. Accordingly, the reference capacitor K Ref1 has a corresponding reference charge Q Ref1 whose level is substantially determined by the product C Ref1 x ΔU Ref1 . As for the charging voltage ΔU L , the second reference potential U M12 is preferably referred to here, as is the residual voltage of the measuring capacitor K M1 .
基準コンデンサKRef1に充電電圧ΔULを一時的に印加するために、この回路構成は、基準コンデンサと供給電子機器VEとを互いに接続するスイッチS12を備えるのが好ましい。スイッチS12は、特にはクロック信号clk1と同じ位相である第２の２値クロック信号clk2によって制御される。クロック信号clk1, clk2がここではそのように作成されることで、この回路構成の動作中に、２つのスイッチS11, S12は第１の位相t1-t2の開始t1の前に開かれる。 To temporarily apply a charging voltage .DELTA.U L to the reference capacitor K Ref1, the circuit arrangement preferably comprises a switch S 12 that connects the reference capacitor and the supply electronic device VE each other. The switch S 12 is controlled by a second binary clock signal clk 2 that is in particular in phase with the clock signal clk 1 . The clock signals clk 1 , clk 2 are thus created here, so that during the operation of this circuit configuration, the two switches S 11 , S 12 are at the start t 1 of the first phase t 1 -t 2. Opened before.
本発明の方法に従って容量CM1を判定するために、測定コンデンサKM1が位相t1-t2の期間中にスイッチS11を介して出来るだけ完全に放電され、スイッチS11はその後少なくともしばらくは閉じられることで、所定の残留電圧ΔUM1,0が得られるようにする。実際には、測定コンデンサKM1の放電と同時に、基準コンデンサKRef1が、閉じたスイッチS12を介して供給される充電電圧ΔULによって充電される。必要に応じて、測定コンデンサKM1の放電および基準コンデンサKRef1の充電は、位相t1-t2内の適当な時期に代えてもよい。位相t1-t2の位相終端t2では、スイッチS11とスイッチS12の両方が再び開かれる。 In order to determine the capacitance C M1 according to the method of the present invention, the measuring capacitor K M1 is discharged as completely as possible through the switch S 11 during the phase t 1 -t 2 , and the switch S 11 is then at least for some time thereafter. By being closed, a predetermined residual voltage ΔU M1,0 is obtained. In fact, simultaneously with the discharge of the measuring capacitor K M1, the reference capacitor K Ref1 is charged by the charging voltage .DELTA.U L supplied via a switch S 12 is closed. If necessary, charging of the discharge of the measuring capacitor K M1 and reference capacitor K Ref1 may be replaced at an appropriate time in the phase t 1 -t 2. In the phase end t 2 of the phase t 1 -t 2, both switches S 11 and the switch S 12 is again opened.
位相t1-t2の長さは、遅くとも位相終端t2には測定コンデンサが所定の残留電荷QRes1＝０まで放電されるように選択される。さらにまた、遅くとも位相終端t2には、基準コンデンサKRef1が上記のとおり基準電荷を搬送するできるように設定される。 The length of the phase t 1 -t 2 is selected so that at the latest the phase termination t 2 the measurement capacitor is discharged to a predetermined residual charge Q Res1 = 0. Furthermore, the reference capacitor K Ref1 is set so as to carry the reference charge as described above at the phase termination t 2 at the latest.
基準電荷QRef1を測定コンデンサKM1に転送するために、図１の回路構成は、第３のスイッチS13を備えることが望ましい。このスイッチS13は、位相がクロック信号clk1, clk2からずらされた第３のクロック信号clk3によってオンされ、基準コンデンサKRef1の第２の電極をバッファ増幅器OV1の入力に接続する。 To transfer the reference charge Q Ref1 to the measuring capacitor K M1, the circuit arrangement of Figure 1, it is desirable to have a third switch S 13. The switch S 13 is turned on by a third clock signal clk 3 whose phase is offset from the clock signal clk 1, clk 2, connecting the second electrode of the reference capacitor K Ref1 to the input of the buffer amplifier OV 1.
図２では、以前にとくに位相t1-t2で開いていたスイッチS13が、位相t3-t4の期間中に閉じられる。スイッチS13が閉じた後に生じるバッファ増幅器OV1の入力と出力との瞬間的な信号レベルの差は、直ちに等化される。すなわち、基準コンデンサKRef1の基準電圧ΔURef1は、スイッチS13が閉じた後ゼロにセットされ、これによって必然的に基準コンデンサKRef1も放電される。このときに流れる放電電流によって、これまで基準コンデンサKRef1によって搬送された基準電荷が測定コンデンサKM1へほぼ完全に転送される。 In FIG. 2, the switch S 13 that was previously open, especially at phase t 1 -t 2 , is closed during phase t 3 -t 4 . The instantaneous signal level difference between the input and output of the buffer amplifier OV 1 that occurs after the switch S 13 is closed is immediately equalized. That is, the reference voltage .DELTA.U Ref1 of the reference capacitor K Ref1 is set to zero after the switch S 13 is closed, which inevitably reference capacitor K Ref1 by also discharged. The discharge current flowing at this time, so far reference charge carried by the reference capacitor K Ref1 is almost completely transferred to the measuring capacitor K M1.
上記スイッチS13およびスイッチS11, S12は、当業者の周知の方法で、トランジスタ、特に電界効果トランジスタによって実現される。この場合に、スイッチS11, S12, S13は、通常では開いており、クロック信号clk1, clk2, clk3がそれぞれ高レベル状態になったときに閉じるように切り替えられる。必要に応じて、スイッチS11, S12, S13は通常ではクロック信号が低レベルになった状態で閉じるように設定することもできる。クロック信号は、それに応じて反転させておく。 The switch S 13 and the switch S 11, S 12 is the person skilled in the known manner, the transistor, in particular implemented by field effect transistors. In this case, the switches S 11 , S 12 , and S 13 are normally open, and are switched to close when the clock signals clk 1 , clk 2 , and clk 3 are in a high level state. If necessary, the switches S 11 , S 12 , and S 13 can be normally set to be closed when the clock signal is at a low level. The clock signal is inverted accordingly.
図２に示すように、クロック信号clk1, clk2, clk3の設定は、スイッチS11, S12が開いている状態でスイッチS13が閉じているのを常態とし、必要に応じて、実際には図２に示すように、互いに異なる開閉関係を設定することが出来る。信号電圧への干渉結合を阻止するため、クロック信号は、上記の境界条件を維持する一方で、例えばＥＰ−Ａ ９２２ ９６２ にも記述してあるように、動作中にそのクロック周波数や位相位置を変化させてもよい。 As shown in FIG. 2, the setting of the clock signal clk 1, clk 2, clk 3 is that the switch S 13 is closed in a state where the switch S 11, S 12 are open as a normal practice, if necessary, Actually, as shown in FIG. 2, different open / close relationships can be set. In order to prevent interference coupling to the signal voltage, the clock signal maintains its boundary conditions, while its clock frequency and phase position are changed during operation, as described for example in EP-A 922 962. It may be changed.
クロック信号clk1, clk2, clk3は、例えば、この回路構成を備えたセンサの適切な制御用電子機器SEによって生成することが出来る。
本発明の方法のさらに別の発展形態では、測定信号xpを生成するため、サンプルクロック信号clkSH1によって制御されるサンプルホールド回路SH1によって、信号電圧ΔUS1が位相t3-t4のあとの第３の位相t4-t5の期間でサンプルおよびホールドされる。サンプルクロック信号clkSH1は、図２に概略的に示すように、スイッチS13が閉じたあとであって、かつ信号電圧ΔUS1の更新のあとでのみサンプルホールド回路SH1が起動され、そののちにこの信号電圧を搬送するバッファ増幅器OV1の出力にサンプルホールド回路が結合されるように、生成される。さらに、サンプルクロック信号clkSH1のパルス幅は、遅くとも位相t4-t5の位相終端t5でサンプルホールド回路SH1がバッファ増幅器OV1から再度離れるように、サイズ設定される。
The clock signals clk 1 , clk 2 , clk 3 can be generated by, for example, an appropriate control electronic device SE of a sensor having this circuit configuration.
In yet another development of the method of the present invention, for generating a measurement signal x p, by a sample and hold circuit SH 1 which is controlled by the sample clock signal clk SH1, after the signal voltage .DELTA.U S1 is phase t 3 -t 4 And is sampled and held in the period of the third phase t 4 -t 5 . Sample clock signal clk SH1, as shown schematically in FIG. 2, a later switch S 13 is closed, and the sample and hold circuit SH 1 only after the update of the signal voltage .DELTA.U S1 is activated, then the And a sample and hold circuit is coupled to the output of the buffer amplifier OV 1 carrying this signal voltage. Further, the pulse width of the sample clock signal clk SH1 is, the sample-and-hold circuit SH 1 at the latest by the phase end t 5 of the phase t 4 -t 5 is away again from the buffer amplifier OV 1, it is set size.
サンプルホールド回路SH1の後段に、当業者の周知の方法で、信号電圧ΔUS1を表すデジタル信号を生成するのに用いるAD変換器を設置することが可能である。充電電圧ΔULの変動を補正するために、上記のAD変換機(図示しない)は、基準入力、例えば充電電圧ΔULに比例する基準電圧に結合されるのが望ましい。 An AD converter used to generate a digital signal representing the signal voltage ΔU S1 can be installed in a subsequent stage of the sample hold circuit SH 1 by a method well known to those skilled in the art. To correct for variations in charging voltage .DELTA.U L, the above AD converter (not shown), the reference input, for example being coupled to a reference voltage proportional to the charging voltage .DELTA.U L desirable.
本発明の回路構成を具体的に実現する上で、実際問題として、この回路構成に不可避の寄生容量が生成されて結合される結果、基準電荷QRef1の重要な一部である約１％から１０％が測定コンデンサKM1に転送されなくなる、という場合が生じうることが、研究によりさらにわかった。これによって、かなりの誤差が信号電圧ΔUS1に発生する。さらに、そのような寄生容量、例えば、一般に使用される過電圧保護回路や、導体容量や、またはバッファ増幅器OV1の入力容量などによって生成される寄生容量が、非常に頻繁に変化する結果、信号電圧ΔUS1に対するその影響をほとんど正確に予測することができない。 In actual implementation of the circuit configuration of the present invention, as a practical matter, as a result of the inevitable parasitic capacitance being generated and coupled to this circuit configuration, from about 1% which is an important part of the reference charge Q Ref1 Research has further shown that cases can occur where 10% is not transferred to the measuring capacitor K M1 . This causes a considerable error in the signal voltage ΔU S1 . In addition, such parasitic capacitances, for example, parasitic capacitances generated by commonly used overvoltage protection circuits, conductor capacitances, or the input capacitance of the buffer amplifier OV 1 , etc., change very frequently, resulting in signal voltages. Its effect on ΔU S1 cannot be predicted almost accurately.
したがって、本発明のさらに好ましい発展形態によれば、信号電圧ΔUS1の精度を高めるために、容量CBS1を有するリアクティブ段BS1を備えている。この容量CBS1は、一方では、基準電荷QRef1の一部を取り込んでいる寄生容量CPS1にできるだけ等しく、そしてもう一方では、少なくとも同じようにして動作中に変化もする。この寄生容量CPS1を出来るだけ正確に再現するために、リアクティブ段BS1は、寄生容量CPS1を形成する回路構造PS1と本質的に同じように設計される。 Thus, according to a further preferred development of the invention, in order to increase the accuracy of the signal voltage .DELTA.U S1, and a reactive stage BS 1 having a capacitance C BS1. This capacitance C BS1 on the one hand is as equal as possible to the parasitic capacitance C PS1 taking in part of the reference charge Q Ref1 , and on the other hand it changes during operation at least in the same way. The only parasitic capacitance C PS1 possible in order to accurately reproduce, reactive stage BS 1 is designed circuit structure PS1 and essentially the same to form a parasitic capacitance C PS1.
回路構造PS1に転送される基準電荷QRef1の一部を補償するために、本発明のさらに別の好ましい発展形態によれば、リアクティブ段BS1の容量CBS1が第４の位相t5-t6で信号電圧ΔUS1によって変更される。このために、本発明のさらに別の発展形態においては、第４のスイッチS14がこの回路構成内に設けられる。スイッチS14は、図３に示すように、第４の２値クロック信号clk4によって制御され、リアクティブ段BS1の第１の電極を、信号電圧ΔUS1を搬送するバッファ増幅器OV1の出力に接続する。 In order to compensate for part of the reference charge Q Ref1 transferred to the circuit structure PS 1 , according to a further preferred development of the invention, the capacitance C BS1 of the reactive stage BS 1 has a fourth phase t 5. It is changed by the signal voltage ΔU S1 at -t 6 . Therefore, in yet another development of the invention, a fourth switch S 14 is provided in the circuit arrangement. Switch S 14 is controlled by a fourth binary clock signal clk 4 as shown in FIG. 3, and the output of buffer amplifier OV 1 carrying signal voltage ΔU S1 through the first electrode of reactive stage BS 1 Connect to.
このようにしてリアクティブ段BS1で生成された電荷は、その少なくとも一部が、第５の２値クロック信号clk5で制御される第５のスイッチS15によって、最終的に第５の位相t7-t8の期間内に、前述のように放電された測定コンデンサKM1と、それと同様に放電された回路構造PS1とに分配される。位相t7-t8は、図２に明確に示すように、実質的に、位相t7-t8でのリアクティブ段BS1の充電に続く測定周期の２つの位相t1-t2、t3-t4の間に発生する。 The charge generated in the reactive stage BS 1 in this way is finally at least partially subjected to the fifth phase by the fifth switch S 15 controlled by the fifth binary clock signal clk 5. Within the period t 7 -t 8 , the measurement capacitor K M1 discharged as described above is distributed to the circuit structure PS 1 discharged in the same manner. Phase t 7 -t 8 is substantially the two phases t 1 -t 2 of the measurement period following the charging of reactive stage BS 1 at phase t 7 -t 8 , as clearly shown in FIG. Occurs during t 3 -t 4 .
本発明の方法のさらに別の発展形態によると、上記のように寄生容量CPS1が測定容量CM1の約１％から１０％の範囲内であり、寄生容量CPS1と測定容量CM1の両方が測定周期と比べて長い期間にわたってほぼ変化しないものとすると、測定電圧ΔUM1には以下の近似が成り立つ。 According to a further development of the method of the invention, the parasitic capacitance C PS1 is in the range of about 1% to 10% of the measured capacitance C M1 as described above, and both the parasitic capacitance C PS1 and the measured capacitance C M1 are If There shall not substantially change over a long period of time as compared with the measurement period, the following approximation holds for the measurement voltage .DELTA.U M1.
上記寄生容量のほかにも、測定コンデンサKM1とバッファ増幅器OV1の間に延びる信号転送経路に沿って発生する干渉電圧が、信号電圧ΔUS1の妨害のさらなる原因であることも分かっている。 In addition to the parasitic capacitance, it has also been found that the interference voltage generated along the signal transfer path extending between the measurement capacitor K M1 and the buffer amplifier OV 1 is a further cause of the disturbance of the signal voltage ΔU S1 .
信号電圧ΔUS1に対する妨害を抑止するために、本発明のさらに好ましい発展形態によると、測定コンデンサKM1の第１の電極とバッファ増幅器OV1の入力との間に、少なくとも部分的にシールドされた導体VLが備えられる。この導体VLにより信号伝送経路にさらに導入された、通常は一定でない導体容量に起因する、信号電圧ΔUS1のひずみを防ぐために、本発明のさらなる発展形態では、導体VLのシールドGD、特に同心のシールド、とバッファ増幅器OV1の出力との間にガルヴァニック接続を備える。この公知の手段は、アクティブガーディング（active guarding）または“随伴シールド（accompanying shield）”としても知られており、測定コンデンサKM1の第１の電極とシールドGDとの間に形成される導体容量をできるだけ放電させるか、またはそれに出来るだけ一定の電荷を維持するためのものである。 In order to suppress disturbances to the signal voltage ΔU S1 , according to a further preferred development of the invention, at least partly shielded between the first electrode of the measuring capacitor K M1 and the input of the buffer amplifier OV 1 A conductor VL is provided. In order to prevent distortion of the signal voltage ΔU S1 due to the normally non-constant conductor capacitance introduced further into the signal transmission path by this conductor VL, in a further development of the invention, the shield GD of the conductor VL, in particular concentric A galvanic connection is provided between the shield and the output of the buffer amplifier OV 1 . This known means, also known as active guarding or “accompanying shield”, is a conductor capacitance formed between the first electrode of the measuring capacitor K M1 and the shield GD. In order to maintain the charge as constant as possible.
例えば圧力差を測定する際に通常そうであるように、第２の測定コンデンサKM2容量CM2が測定コンデンサKM1の容量CM1の測定と並行して登録されるような場合には、少なくとも、上記の第１の測定値獲得段に実質的同一の第２の測定値獲得段を使用してもよい。このように、第１段に少なくとも測定コンデンサKM1、基準コンデンサKRef1、バッファ増幅器OV1、スイッチS11, S12, S13を備える一方、第２段に少なくとも第２の測定コンデンサKM2、第２の基準コンデンサKRef2、第２のバッファ増幅器OV2、および第６、第７、第８のスイッチS21, S22, S23を備える。バッファ増幅器OV2の出力で第２の信号電圧ΔUS2をサンプル可能であり、これは、測定コンデンサKM2にかかる測定電圧降下ΔUM2を表す。対応するクロック信号clk1, clk2, clk3は、例えばスイッチS21, S22, S23を制御するために使用する。図４参照。 For example, as is usually the case when measuring the pressure difference, at least if the second measuring capacitor K M2 capacitance C M2 is registered in parallel with the measurement of the capacitance C M1 of the measuring capacitor K M1 , at least A second measurement value acquisition stage that is substantially identical to the first measurement value acquisition stage may be used. Thus, the first stage includes at least the measurement capacitor K M1 , the reference capacitor K Ref1 , the buffer amplifier OV 1 , and the switches S 11 , S 12 , S 13 , while the second stage includes at least the second measurement capacitor K M2 , A second reference capacitor K Ref2 , a second buffer amplifier OV 2 , and sixth, seventh, and eighth switches S 21 , S 22 , and S 23 are provided. The second signal voltage ΔU S2 can be sampled at the output of the buffer amplifier OV 2 , which represents the measured voltage drop ΔU M2 across the measuring capacitor K M2 . Corresponding clock signals clk 1 , clk 2 , clk 3 are used, for example, to control the switches S 21 , S 22 , S 23 . See FIG.
好ましくは、本発明のさらに別の発展形態における測定用電子機器AEは、第２の測定値獲得段から得られた信号電圧ΔUS2のための第２のサンプルホールド回路SH2をも備えている。 Preferably, the measuring electronics AE in yet another development of the invention also comprises a second sample and hold circuit SH 2 for the signal voltage ΔU S2 obtained from the second measured value acquisition stage. .
本発明のさらに別の発展形態では、特に、２つの測定値獲得段が例えばそのそれぞれの構成要素における許容変化量が小さいことに起因した互いに異なる転送動作を有する場合には、２つの測定値獲得段においてそれぞれ同じく動作する構成要素、例えば両方のバッファ増幅器OV1、OV2および/または両方の基準コンデンサKRef1、KRef2および/または場合によっては両方のサンプルホールド回路SH1、SH2を周期的に切り替えることにより、最も正確な測定結果が平均的に得られる、ということがさらにわかっている。それぞれの構成要素の切り替えは、例えば、第１、第２、第３、第４の切り替えスイッチW11, W12, W21, W22からなる単純な切り替え機構によって行うことが可能であり、これらスイッチは、（少なくとも位相t1-t2, t3-t4を含む上記測定周期の幾つかの繰り返し、例えば約１０から１００の繰り返しを行った後）、図示されたスイッチ位置からそれぞれの切り替え位置に出来るだけ同期して切り替わるように移動させられる。 In a further development of the invention, in particular when two measurement value acquisition stages have different transfer operations due to, for example, small permissible changes in their respective components, two measurement value acquisitions are obtained. Components that operate in the same way in the stage, for example both buffer amplifiers OV 1 , OV 2 and / or both reference capacitors K Ref1 , K Ref2 and / or in some cases both sample and hold circuits SH 1 , SH 2 It has further been found that the most accurate measurement results can be obtained on average by switching to. Each component can be switched by, for example, a simple switching mechanism including first, second, third, and fourth change-over switches W 11 , W 12 , W 21 , and W 22. Each switch from the illustrated switch position (after several repetitions of the above measurement period including at least phases t 1 -t 2 , t 3 -t 4 , eg about 10 to 100 repetitions) It is moved so as to switch as much as possible to the position.
本発明で提示する回路構成の第１の測定値獲得段および、存在する場合には、第２の測定値獲得段および/またはリアクティブ段BS1は、一体化構造、例えば単一のASIC構成要素に集積化して実現するのが望ましい。こうすることによって、回路構成の必要なスペースを小さくすることができ、例えば、第２の測定値獲得段をも非常に簡単に第１の測定値獲得段と同一に作成することができるという利点も得られる。同様に、リアクティブ段BS1も、寄生容量を生成するスイッチ構造PS1に簡単に一致させることができる。 The first measurement acquisition stage of the circuit arrangement presented in the present invention and, if present, the second measurement acquisition stage and / or the reactive stage BS 1 are integrated structures, for example a single ASIC configuration It is desirable to integrate the elements. By doing so, the space required for the circuit configuration can be reduced. For example, the second measurement value acquisition stage can be created very easily in the same way as the first measurement value acquisition stage. Can also be obtained. Similarly, the reactive stage BS 1 can be easily matched to the switch structure PS 1 that generates the parasitic capacitance.
Claims (9)
検出対象である物理的測定量(p)に応じて変化する可変の容量を持ち、第１の電極が第１の基準電位(UM11)に接続された第１の測定コンデンサ(KM1)と、
第１のバッファ増幅器(OV1)であって、該第１のバッファ増幅器の出力が該第１のバッファ増幅器の入力に発生する測定電圧に比例する第１の信号電圧となるように、該第１のバッファ増幅器の入力が少なくとも一時的に前記第１の測定コンデンサ(KM1)の第２の電極に結合される第１のバッファ増幅器(OV1)と、
第１の電極が前記第１のバッファ増幅器(OV1)の出力に接続された、一定の基準電荷を搬送する第１の基準コンデンサ(KRef1)と、
前記第１の測定コンデンサ(KM1)を所定の残留電荷になるまで放電させると共に、前記第１の基準コンデンサ(KRef1)を基準電荷で充電する制御と、その後、前記第１の基準コンデンサ(KRef1)を介して前記第１のバッファ増幅器(OV1)の入力と出力とを互いに結合させることにより前記第１の基準コンデンサ(KRef1)から前記第１の測定コンデンサ(KM1)に前記基準電荷を転送して、前記第１の測定コンデンサ(KM1)にその瞬間的な容量を表す測定電圧を生成させる制御とを、周期的に繰り返す充放電制御手段と、
を備えることを特徴とする回路構成。A circuit configuration for a capacitive sensor,
A first measuring capacitor (K M1 ) having a variable capacitance that changes in accordance with a physical measurement quantity (p) to be detected and having a first electrode connected to a first reference potential (U M11 ); ,
A first buffer amplifier (OV 1 ), wherein the output of the first buffer amplifier is a first signal voltage proportional to the measured voltage generated at the input of the first buffer amplifier. A first buffer amplifier (OV 1 ) in which the input of one buffer amplifier is at least temporarily coupled to the second electrode of the first measurement capacitor (K M1 );
A first reference capacitor (K Ref1 ) carrying a constant reference charge with a first electrode connected to the output of the first buffer amplifier (OV 1 );
The first measurement capacitor (K M1 ) is discharged until reaching a predetermined residual charge, and the first reference capacitor (K Ref1 ) is charged with the reference charge, and then the first reference capacitor ( The first reference capacitor (K Ref1 ) to the first measurement capacitor (K M1 ) by coupling the input and output of the first buffer amplifier (OV 1 ) together via K Ref1 ) Charge / discharge control means that periodically transfers a reference charge and controls the first measurement capacitor (K M1 ) to generate a measurement voltage representing the instantaneous capacity;
A circuit configuration comprising:
前記第１の測定コンデンサ(KM1)の第２の電極と第２の基準電位(UM12)との間に接続された第１のスイッチ(S11)と、
前記第１の基準コンデンサ(KRef1)の第２の電極と、充電電圧を供給する供給電子機器(VE)の出力との間に接続された第２のスイッチ(S12)と、
前記第１の基準コンデンサ(KRef1)の第２の電極と前記第１の測定コンデンサ(KM1)の第２の電極との間に接続された第３のスイッチ(S13)と、
前記第１のスイッチを制御して前記第１の測定コンデンサ(KM1)の第２の電極を前記第２の基準電位に接続することにより、前記第１の測定コンデンサ(KM1)を前記所定の残留電荷になるまで放電させると共に、前記第２のスイッチを制御して前記第１の基準コンデンサ(KRef1)の第２の電極を前記供給電子機器(VE)の出力に接続することにより、前記第１の基準コンデンサ(KRef1)を前記基準電荷で充電するスイッチ制御と、その後、前記第３のスイッチを制御して前記第１の基準コンデンサ(KRef1)の第２の電極を前記第１の測定コンデンサ(KM1)の第２の電極に接続することにより、前記第１の基準コンデンサ(KRef1)から前記第１の測定コンデンサ(KM1)に前記基準電荷を転送するスイッチ制御とを、周期的に繰り返す制御用電子機器(SE)と、
を備えることを特徴とする請求項１に記載の回路構成。The charge / discharge control means includes
A first switch (S 11 ) connected between a second electrode of the first measurement capacitor (K M1 ) and a second reference potential (U M12 );
A second switch (S 12 ) connected between the second electrode of the first reference capacitor (K Ref1 ) and the output of the supply electronics (VE) for supplying the charging voltage;
A third switch (S 13 ) connected between the second electrode of the first reference capacitor (K Ref1 ) and the second electrode of the first measurement capacitor (K M1 );
The first measurement capacitor (K M1 ) is connected to the second reference potential by controlling the first switch to connect the second electrode of the first measurement capacitor (K M1 ) to the predetermined reference potential. And the second switch is controlled to connect the second electrode of the first reference capacitor (K Ref1 ) to the output of the supply electronics (VE), Switch control for charging the first reference capacitor (K Ref1 ) with the reference charge, and then controlling the third switch to connect the second electrode of the first reference capacitor (K Ref1 ) to the first by connecting to the second electrode of the first measuring capacitor (K M1), and a switch control for transferring the reference charge to the first measuring capacitor (K M1) from said first reference capacitor (K Ref1) A control electronic device (SE) that repeats periodically,
The circuit configuration according to claim 1, further comprising:
前記第１のバッファ増幅器(OV1)の出力が前記第２の測定コンデンサ(KM1)に発生する測定電圧に比例する信号電圧となるように、前記第１のバッファ増幅器(OV1)の入力が一時的に前記第２の測定コンデンサ(KM1)に結合されることを特徴とする請求項１から４のいずれかに記載の回路構成。A second measuring capacitor (K M2 )
Such that said first buffer amplifier output and the second measuring capacitor signal voltage proportional to the measured voltage generated in (K M1) of (OV 1), the input of said first buffer amplifier (OV 1) 5. The circuit arrangement according to claim 1, characterized in that is temporarily coupled to the second measuring capacitor (K M1 ).
出力が前記第１の測定コンデンサ(KM1)に発生する測定電圧に比例する第２の信号電圧となるように、入力が少なくとも一時的に前記第１の測定コンデンサ(KM1)に結合される第２のバッファ増幅器(OV2)とをさらに備え、
前記充放電制御手段は、前記基準電荷が前記第２の基準コンデンサ(KRef2)から前記第１の測定コンデンサ(KM1)に転送されるように、前記第２のバッファ増幅器(OV2)の入力と出力とを前記第２の基準コンデンサ(KRef2)を介して互いに一時的に結合させることを特徴とする請求項５に記載の回路構成。A second reference capacitor (K Ref2 ) that carries a constant reference charge;
Output such that a second signal voltage which is proportional to the measured voltage generated in the first measuring capacitor (K M1), the input is coupled to at least temporarily the first measuring capacitor (K M1) A second buffer amplifier (OV 2 );
The charge / discharge control means includes a second buffer amplifier (OV 2 ) for transferring the reference charge from the second reference capacitor (K Ref2 ) to the first measurement capacitor (K M1 ). 6. The circuit configuration according to claim 5, wherein an input and an output are temporarily coupled to each other via the second reference capacitor (K Ref2 ).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2002/007974 WO2003010495A1 (en) | 2001-07-20 | 2002-07-18 | Circuit configuration for a capacitive sensor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008005735A Division JP4786669B2 (en) | 2008-01-15 | 2008-01-15 | Circuit configuration for capacitive sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004536319A JP2004536319A (en) | 2004-12-02 |
| JP4093959B2 true JP4093959B2 (en) | 2008-06-04 |
Family
ID=33522219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003515822A Expired - Fee Related JP4093959B2 (en) | 2002-07-18 | 2002-07-18 | Circuit configuration for capacitive sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4093959B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4786669B2 (en) * | 2008-01-15 | 2011-10-05 | エンドレス ウント ハウザー ゲーエムベーハー ウント コンパニー コマンディートゲゼルシャフト | Circuit configuration for capacitive sensor |
| WO2024105923A1 (en) * | 2022-11-14 | 2024-05-23 | パナソニックＩｐマネジメント株式会社 | Capacitance measurement circuit and load detection device |
-
2002
- 2002-07-18 JP JP2003515822A patent/JP4093959B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004536319A (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940292B2 (en) | Circuit configuration for a capacitive sensor | |
| US6529015B2 (en) | Signal processing apparatus | |
| US9562937B2 (en) | Circuit and method for sensing a capacitance | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| JP5715148B2 (en) | Digital charge amplifier and method for converting a charge signal into a digital signal | |
| US20060273804A1 (en) | Capacitive measuring sensor and associated ,measurement method | |
| EP1219967A1 (en) | Impedance detector circuit, impedance detector and method of impedance detection | |
| US20100259285A1 (en) | Providing feedback in an electronic circuit | |
| US20080122457A1 (en) | Capacitance difference detecting circuit | |
| US20120249237A1 (en) | Correlated-level-shifting and correlated-double-sampling switched-capacitor gain stages, systems implementing the gain stages, and methods of their operation | |
| US20070194844A1 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
| US6684711B2 (en) | Three-phase excitation circuit for compensated capacitor industrial process control transmitters | |
| WO2010060428A1 (en) | Current sensor capacitance measuring circuit | |
| EP3428588A1 (en) | Optical sensor arrangement and method for light sensing | |
| US7489122B2 (en) | Method and device for measuring voltage | |
| JP2515456B2 (en) | Sensor signal processor | |
| JP4093959B2 (en) | Circuit configuration for capacitive sensor | |
| US5770956A (en) | Measurement amplifier | |
| JP4786669B2 (en) | Circuit configuration for capacitive sensor | |
| US9742384B2 (en) | Comparator circuit having a calibration circuit | |
| JP2913395B2 (en) | Capacitive sensor | |
| KR101446759B1 (en) | Output specification calibrating apparatus for a capacitance press sensor | |
| US20240319240A1 (en) | Current sensor with a time-interleaved impedance compensation scheme | |
| US10371723B2 (en) | Current sensor for biomedical measurements | |
| US7161817B2 (en) | Current/charge-voltage converter and reset method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070522 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |