JP4092888B2 - Liquid crystal cell and liquid crystal cell assembly - Google Patents

Liquid crystal cell and liquid crystal cell assembly Download PDF

Info

Publication number
JP4092888B2
JP4092888B2 JP2001129866A JP2001129866A JP4092888B2 JP 4092888 B2 JP4092888 B2 JP 4092888B2 JP 2001129866 A JP2001129866 A JP 2001129866A JP 2001129866 A JP2001129866 A JP 2001129866A JP 4092888 B2 JP4092888 B2 JP 4092888B2
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
spacer
display area
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001129866A
Other languages
Japanese (ja)
Other versions
JP2002328373A (en
Inventor
崇 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2001129866A priority Critical patent/JP4092888B2/en
Publication of JP2002328373A publication Critical patent/JP2002328373A/en
Application granted granted Critical
Publication of JP4092888B2 publication Critical patent/JP4092888B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶セルおよび液晶セル集合体に関するものである。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶セルは、マトリックス状に配列された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板とを、その間に前記画素電極がマトリックス状に配列する表示エリアを囲んで設けられ、前記ゲート配線およびデータ配線の導出側とは異なる辺部に液晶注入口が形成された枠状シール材を介して接合した構成となっている。
【０００３】
この液晶セルは、前記第１と第２の基板間の前記枠状シール材により囲まれた領域に前記液晶注入口から液晶を注入し、前記注入口を封止することにより液晶表示素子とされるものであり、前記第１と第２の基板の間隔は、前記液晶表示素子の液晶層厚を所定の値にするために、前記表示エリア内に所定のピッチで配置された複数の表示エリア内スペーサと、前記枠状シール材に混入されたギャップ材とにより規制されている。
【０００４】
【発明が解決しようとする課題】
上記アクティブマトリックス型液晶セルは、前記第１の基板の前記枠状シール材に対応するシール部のうち、ゲート配線およびデータ配線が通っている部分が高く盛り上がっているのに対し、前記枠状シール材のゲート配線およびデータ配線の導出側とは異なる辺部に形成された液晶注入口の付近には盛り上がり部が無いため、前記枠状シール材に混入されたギャップ材により規制されるシール部の基板間隔のうち、前記液晶注入口の付近の基板間隔が、前記ゲート配線およびデータ配線の導出側の基板間隔よりも小さくなり、前記基板の液晶注入口付近の領域がセル内方向に撓み変形して、前記液晶注入口に潰れが生じる。
【０００５】
一方、液晶表示素子の液晶層厚は、前記液晶セルの第１の基板と第２の基板の最も内面にそれぞれ設けられた配向膜間のギャップ（以下、基板間ギャップと言う）によって決まり、この基板間ギャップは、液晶表示素子の液晶層厚を小さくして応答速度を速くするために、できるだけ狭くすることが望まれている。
【０００６】
その場合、第１と第２の基板のいずれか一方の内面に表示エリアに対応させて設けられたカラーフィルタを備えている液晶セルは、表示エリアの基板間ギャップに比べてシール部の基板間ギャップがはるかに大きいため、前記表示エリアの基板間ギャップを狭くしても、前記液晶注入口の高さを充分に確保することができる。
【０００７】
しかし、カラーフィルタを備えない液晶セルは、表示エリアの基板間ギャップとシール部の基板間ギャップとの差が小さいため、前記表示エリアの基板間ギャップを狭くすると、前記液晶注入口の高さが前記表示エリアの基板間ギャップと同程度に小さくなる。
【０００８】
そして、従来のアクティブマトリックス型液晶セルは、上述したように、シール部の基板間隔のうち、液晶注入口付近の基板間隔が、ゲート配線およびデータ配線の導出側の基板間隔よりも小さくなり、前記液晶注入口に潰れが生じるため、前記液晶注入口の高さがさらに小さくなる。
【０００９】
そのため、従来のカラーフィルタを備えないアクティブマトリックス型の狭ギャップ液晶セルは、前記液晶注入口の高さが極端に小さく、したがって液晶セル内への液晶の注入に時間がかかり、液晶表示素子の製造コストを上昇させてしまう。
【００１０】
この発明は、液晶注入口の潰れの無いアクティブマトリックス型の液晶セルおよびその集合体を提供することを目的としたものである。
【００１１】
【課題を解決するための手段】
この発明の液晶セルは、マトリックス状に配列された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板と、前記ゲート配線およびデータ配線の導出側とは異なる辺部に、その辺部を部分的に欠落させた形状に形成された液晶注入口を有し、前記第１と第２の基板間に、前記複数の画素電極がマトリックス状に配列する表示エリアを囲んで設けられた枠状シール材と、前記第１と第２のいずれか一方の基板の前記表示エリア内に所定のピッチで設けられた複数の表示エリア内スペーサと、前記一方の基板の前記表示エリアを囲んで形成された枠状シール材の外側の領域に少なくとも前記液晶注入口の近傍に位置させて設けられた補助スペーサとからなり、前記第１と第２の基板が、その間隔を前記複数の表示エリア内スペーサと前記補助スペーサとにより規制され、前記枠状シール材を介して接合されていることを特徴とするものである。
【００１２】
この液晶セルは、画素電極とＴＦＴとゲート配線およびデータ配線が設けられた第１の基板と、対向電極が設けられた第２の基板とを、前記ゲート配線およびデータ配線の導出側とは異なる辺部に、その辺部を部分的に欠落させた形状に液晶注入口が形成された枠状シール材を介して接合したものであるが、前記第１と第２の基板の間隔を、いずれか一方の基板の前記表示エリア内に設けられた複数の表示エリア内スペーサと、前記一方の基板の前記表示エリアを囲んで形成された枠状シール材の外側の領域に少なくとも前記液晶注入口の近傍に位置させて設けられた補助スペーサとにより規制しているため、前記液晶注入口の潰れを防ぐことができる。
【００１３】
すなわち、この発明の液晶セルは、画素電極とＴＦＴとゲート配線およびデータ配線が設けられた第１の基板と、対向電極が設けられた第２の基板とを接合する枠状シール材に、その一部を部分的に欠落させて形成された液晶注入口の近傍に位置させて、前記枠状シール材の外側に補助スペーサを設けることにより、前記液晶注入口の潰れを無くすようにしたものである。
【００１４】
この発明の液晶セルにおいて、枠状シール材の辺部を部分的に欠落させて形成された液晶注入口は、その枠状シール材の欠落させた部分の両端が、前記枠状シール材の外側に突出した形状に形成され、補助スペーサは、枠状シール材の外側の、前記枠状シール材が外側に突出した部分の両側に設けても、前記枠状シール材の液晶注入口を除く領域の全周に沿わせて所定ピッチで設けてもよい。
【００１５】
さらに、前記複数の表示エリア内スペーサは、前記第１の基板に設けられた複数のＴＦＴにそれぞれ対応させて設け、前記第１の基板の補助スペーサに対応する部分に、前記ＴＦＴの最も厚い部分と同じ積層構造の第１の補助スペーサ支持層を形成するとともに、前記第２の基板の前記補助スペーサに対応する部分に、前記第２の基板の前記表示エリア内スペーサに対応する部分の内面と同じ高さの第２の補助スペーサ支持層を形成するのが好ましい。
【００１６】
また、この発明の液晶セル集合体は、前記液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のデータ配線とが設けられた第１の基板材と、前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極に対向する対向電極が設けられた第２の基板材と、前記ゲート配線およびデータ配線の導出側とは異なる辺部に液晶注入口を有し、前記第１と第２の基板材の前記複数の基板領域の間に、前記複数の基板領域の前記画素電極がマトリックス状に配列する表示エリアをそれぞれ囲んで設けられた複数の枠状シール材と、前記第１と第２のいずれか一方の基板材の前記複数の基板領域の前記表示エリア内に所定のピッチで設けられた複数の表示エリア内スペーサと、前記一方の基板材の前記複数の基板領域の外側に、前記複数の枠状シール材の液晶注入口の前にそれぞれ位置させて設けられた捨てスペーサとからなり、前記第１と第２の基板材が、その間隔を前記複数の表示エリア内スペーサと前記捨てスペーサとにより規制され、前記複数の枠状シール材を介して接合されていることを特徴とするものであり、この液晶セル集合体は、前記第１と第２の基板材を前記複数の基板領域毎に切離すことにより個々の液晶セルに分離される。
【００１７】
この液晶セル集合体は、複数の基板領域にそれぞれ画素電極とＴＦＴとゲート配線およびデータ配線が設けられた第１の基板材と、複数の基板領域にそれぞれ対向電極が設けられた第２の基板材との前記複数の基板領域をそれぞれ、前記ゲート配線およびデータ配線の導出側とは異なる辺部に液晶注入口が形成された枠状シール材を介して接合したものであるが、前記第１と第２の基板材の間隔を、いずれか一方の基板材の複数の基板領域の表示エリア内にそれぞれ設けられた複数の表示エリア内スペーサと、前記一方の基板材の前記複数の基板領域の外側に前記複数の枠状シール材の液晶注入口の前にそれぞれ位置させて設けられた捨てスペーサとにより規制しているため、前記液晶注入口の潰れを防ぐことができる。
【００１８】
すなわち、この発明の液晶セル集合体は、複数の基板領域にそれぞれ画素電極とＴＦＴとゲート配線およびデータ配線が設けられた第１の基板材と、複数の基板領域にそれぞれ対向電極が設けられた第２の基板との前記複数の基板領域をそれぞれ接合する複数の枠状シール材に形成された液晶注入口の近傍に位置させて補助スペーサを設けることにより、前記液晶注入口の潰れを無くすようにしたものである。
【００１９】
この発明の液晶セル集合体において、第１、第２の基板材の一方の基板領域毎に、その基板領域の前記表示エリアの外側の領域の少なくとも前記液晶注入口の近傍に位置させて設けられた補助スペーサをさらに備えることが好ましい。
また、前記複数の表示エリア内スペーサは、前記第１の基板材に設けられた複数のＴＦＴにそれぞれ対応させて設け、前記第１の基板材の前記捨てスペーサに対応する部分に、前記ＴＦＴの最も厚い部分と同じ積層構造の第１の捨てスペーサ支持層を形成するとともに、前記第２の基板材の前記捨てスペーサに対応する部分に、前記第２の基板の前記表示エリア内スペーサに対応する領域の内面と同じ高さの第２の捨てスペーサ支持層を形成するのが好ましい。
【００２０】
【発明の実施の形態】
図１〜図６はこの発明の液晶セルの第１の実施例を示しており、図１は液晶セルの一部分の平面図、図２は前記液晶セルの１つの画素部の拡大断面図、図３は図１のIII−III線に沿う拡大断面図、図４は図１のIV−IV線に沿う拡大断面図、図５は図１のV−V線に沿う拡大断面図、図６は図１のVI−VI線に沿う拡大断面図である。
【００２１】
この液晶セルは、フィールドシーケンシャル液晶表示装置用の液晶表示素子に用いられるアクティブマトリックス型液晶セルであり、図１〜図６に示すように、枠状シール材３２を介して接合された一対の透明基板１，２のうち、第１の基板、例えば後側の基板１の内面に、マトリックス状に配列された複数の透明な画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記複数のＴＦＴ４にゲート信号を供給する複数のゲート配線１２と、前記複数のＴＦＴ４にデータ信号を供給する複数のデータ配線１４と、前記基板１の一端縁部および一側縁部にそれぞれ形成された複数のゲート配線端子１３およびデータ配線端子１５とが設けられ、第２の基板、つまり表示の観察側である前側の基板２の内面に、前記複数の画素電極３に対向する一枚膜状の透明な対向電極２５と、前記複数の画素電極３と前記対向電極２５とが互いに対向する複数の画素部の間の領域に対応する遮光膜２６とが設けられている。
【００２２】
なお、図１では便宜上、画素電極３およびＴＦＴ４を大きく誇張して示しているが、前記画素電極３およびＴＦＴ４は、１００μｍ〜３００μｍのピッチで配列されている。
【００２３】
前記ＴＦＴ４は、図２に示したように、後側基板１面に形成されたゲート電極５と、このゲート電極５を覆って基板全体に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域の上に設けられたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０およびドレイン電極１１とからなっている。
【００２４】
また、前記ゲート配線１２は、後側基板１面に各画素電極行の一側にそれぞれ沿わせて形成されており、これらのゲート配線１２の一端は、後側基板１の一端縁部に配列形成された複数のゲート配線端子１２にそれぞれ接続され、前記ＴＦＴ４のゲート電極５は、そのＴＦＴ４に対応するゲート配線１２に一体に形成されている。
【００２５】
前記ゲート電極５およびゲート配線１１は、低抵抗のアルミニウム系合金膜により形成されており、図では省略しているが、その表面は、前記ゲート配線端子１２となる部分を除いて陽極酸化処理されている。
【００２６】
このゲート電極５およびゲート配線１２は、基板２面との段差を小さくするため、０．２３μｍの極く薄い膜厚に形成されている。また、前記ゲート絶縁膜６は、０．２５μｍの膜厚の窒化シリコン膜からなっている。
【００２７】
また、前記ＴＦＴ４のｉ型半導体膜７は、膜厚が０．０５μｍのｉ型アモルファスシリコン膜からなっており、ブロッキング絶縁膜８は、膜厚が０．１０μｍの膜厚の窒化シリコン膜からなっており、ｎ型半導体膜９は、膜厚が０．０２５μｍのｎ型アモルファスシリコン膜からなっている。
【００２８】
一方、前記データ配線１４は、前記ゲート絶縁膜６の上に各画素電極列の一側にそれぞれ沿わせて形成されており、これらのデータ配線１４の一端は、後側基板１の一側縁部に配列形成された複数のデータ配線端子１５にそれぞれ接続されている。
【００２９】
このデータ配線１４は、前記ＴＦＴ４のソース電極１０およびドレイン電極１１と同じ金属膜により形成されており、前記ＴＦＴ４のドレイン電極１１に一体に接続されている。
【００３０】
なお、図２では前記ＴＦＴ４のソース電極１０とドレイン電極１１およびデータ配線１４を単層膜として示しているが、このソース電極１０とドレイン電極１１およびデータ配線１４は、前記ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００３１】
前記データ配線１４には、画像データに応じた電荷を、前記ＴＦＴ４を介して、前記画素電極３と対向電極２５との間に形成される画素容量に蓄積するためのデータ信号が流れるため、この実施例では、前記データ配線１４の抵抗によるデータ信号の電位降下をできるだけ小さくするために、前記データ配線１４およびＴＦＴ４のソース，ドレイン電極１０，１１を、前記ゲート配線１２の膜厚（０．２３μｍ）よりも充分に厚い０．４２５μｍの膜厚に形成している。
【００３２】
一方、前記画素電極３は、前記ゲート絶縁膜６の上に形成されており、これらの画素電極３は、その一側縁の端部において前記ＴＦＴ４のソース電極１０に接続されている。なお、この画素電極３は、膜厚が０．０５μｍのＩＴＯ膜からなっている。
【００３３】
そして、前記後側基板１の内面には、前記複数の画素電極３にそれぞれ対応する部分に開口を有する０．２０μｍの膜厚の窒化シリコン膜からなるオーバーコート絶縁膜１６が基板全体にわたって設けられており、このオーバーコート絶縁膜１６の上に、前記枠状シール材３２により囲まれた領域のほぼ全域にわたって、膜厚が０．０４μｍのポリイミド膜からなる配向膜１７が設けられている。
【００３４】
さらに、前記後側基板１の前記ゲート配線端子１３とデータ配線端子１５のいずれか一方の端子の配列縁部（この実施例ではデータ配線端子１５が配列形成された一側縁部）の内面には、後側基板の内面に設けられた対向電極２５に対応する対向電極端子１８が設けられるとともに、この後側基板１の前記枠状シール材３２に対応するシール部の外側の領域の内面に、前記対向電極端子１８と接続して形成されたクロス電極１９が設けられている。
【００３５】
なお、前記枠状シール材３２は、前記後側基板１と前側基板２との間に、前記複数の画素電極３がマトリックス状に配列する表示エリアの周囲を所定のスペースを存して囲むように設けられており、この枠状シール材３２は、その各角部を斜めに面取りした形状に形成されている。
【００３６】
そして、前記クロス電極１９は、図１に示したように、前記枠状シール材３２の対向電極端子１８が設けられた基板縁部に対応する面取り角部の外側の領域に設けられている。
【００３７】
前記クロス電極１９は、前記ゲート配線１２とデータ配線１４とのうちの膜厚の薄いゲート配線１２と同じ金属膜（膜厚が０．２３μｍのアルミニウム系合金膜）からなる単層膜であり、このクロス電極１９に一体に形成されたリード部２０を介して前記対向電極端子１８と接続されている。
【００３８】
前記ゲート配線端子１３は、図３に示したように、前記ゲート配線１２と同じ金属膜からなる下層膜１３ａの上に前記データ配線１４と同じ金属膜からなる上層膜１３ｂが形成された積層膜からなっており、前記対向電極端子１８も、前記ゲート配線端子１３と同じ積層膜からなっている。また、前記データ配線端子１５は、図４に示したように、前記データ配線１４と同じ金属膜からなる単層膜とされている。
【００３９】
なお、前記ゲート絶縁膜６には、前記ゲート配線端子１３の下層膜１３ａと前記対向電極端子１８の下層膜（図示せず）と前記クロス電極１９とをそれぞれ露出させる開口が形成されており、前記オーバーコート絶縁膜１６には、前記ゲート配線端子１３の上層膜１３ｂと前記対向電極端子１８の上層膜（図示せず）と前記クロス電極１９と前記データ配線端子１５とをそれぞれ露出させる開口が設けられている。
【００４０】
また、前記後側基板１の内面の前記枠状シール材３２に対応するシール部には、前記枠状シール材３２のゲート配線１２およびデータ配線１４の導出側とは異なる辺部、例えばデータ配線端子１５の配列縁部に沿う辺部とは反対側の辺部を部分的に欠落させて形成された液晶注入口３３の付近の領域を除く全周にわたって、後述するシール部スペーサ２９を支持するためのシール部スペーサ支持層２１，２２，２３が、前記ゲート配線１１およびデータ配線１３のピッチと同じピッチで形成されている。
【００４１】
前記シール部スペーサ支持層２１，２２，２３のうち、ゲート配線１２が通っている部分のスペーサ支持層２１は、前記複数のゲート配線１２にそれぞれ対応させて形成され、データ配線１４が通っている部分のシール部スペーサ支持層２２は、前記複数のデータ配線１４にそれぞれ対応させて形成されている。
【００４２】
すなわち、前記ゲート配線１２が通っている部分のシール部スペーサ支持層２１は、図３に示したように、前記ゲート配線１２およびゲート絶縁膜６と、前記ゲート絶縁膜６上に前記ゲート配線１２の上に対応させて積層形成されたｉ型半導体膜７ａとブロッキング絶縁膜８ａとｎ型半導体膜９ａおよび疑似電極２１ａと、前記オーバーコート絶縁膜１６とからなっており、前記データ配線１４が通っている部分のスペーサ支持層２２は、図４に示したように、基板２面に前記データ配線１４の下に対応させて形成された疑似電極２２ａと、前記ゲート絶縁膜６と、前記ゲート絶縁膜６上に前記疑似電極２２ａの上に対応させて積層形成されたｉ型半導体膜７ａとブロッキング絶縁膜８ａおよびｎ型半導体膜９ａと、前記データ配線１４と、前記オーバーコート絶縁膜１６とからなっている。
【００４３】
一方、前記ゲート配線１２およびデータ配線１４が通っていない部分のシール部スペーサ支持層２３は、図５に示したように、基板２面に前記データ配線１４の下に対応させて形成された第１の疑似電極２３ａと、前記ゲート絶縁膜６と、前記ゲート絶縁膜６上に前記第１の疑似電極２３ａの上に対応させて積層形成されたｉ型半導体膜７ａとブロッキング絶縁膜８ａとｎ型半導体膜９ａおよび第２の疑似電極２３ｂと、前記オーバーコート絶縁膜１６とからなっている。
【００４４】
そして、前記ゲート配線１２が通っている部分のシール部スペーサ支持層２１の疑似電極２１ａと、前記配線１２，１４が通っていない部分のシール部スペーサ支持層２３の第２の疑似電極２３ｂはそれぞれ前記データ配線１４と同じ金属膜により形成され、前記データ配線１４が通っている部分のシール部スペーサ支持層２２の疑似電極２２ａと、前記配線１２，１４が通っていない部分のシール部スペーサ支持層２３の第１の疑似電極２３ａはそれぞれ前記ゲート配線１２と同じ金属膜により形成されており、さらに、前記各スペーサ支持層２１，２２，２３のｉ型半導体膜７ａとブロッキング絶縁膜８ａおよびｎ型半導体膜９ａは、前記ＴＦＴ４のｉ型半導体膜７とブロッキング絶縁膜８およびｎ型半導体膜９と同じ膜により形成されている。
【００４５】
このように、前記シール部スペーサ支持層２１，２２，２３は、いずれも、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６を含む断面構造と同じ積層構造をなしており、したがって、これらのシール部スペーサ支持層２１，２２，２３の上面の高さは、前記ＴＦＴ４の最も厚い部分における前記オーバーコート絶縁膜１６の上面の高さと同じである。
【００４６】
なお、前記ゲート配線１２が通っている部分のシール部スペーサ支持層２１の疑似電極２１ａは、前記ゲート配線端子１３の上層膜１３ｂと一体に形成されており、データ配線１４が通っている部分のシール部スペーサ支持層２２の疑似電極２２ａと、配線１２，１４が通っていない部分のシール部スペーサ支持層２３の第１および第２の疑似電極２３ａ，２３ｂと、各シール部スペーサ支持層２１，２２，２３のｉ型半導体膜７ａとブロッキング絶縁膜８ａおよびｎ型半導体膜９ａは、前記シール部に対応させて形成されている。
【００４７】
さらに、前記後側基板１の内面には、図１に示したように、前記枠状シール材３２に形成された前記液晶注入口３３の近傍に位置させて、後述する補助スペーサ３０を支持するための第１の補助スペーサ支持層２４が形成されている。
【００４８】
この第１の補助スペーサ支持層２４は、前記枠状シール材３２に対応するシール部の外側の領域に、前記液晶注入口３３にできるだけ近接させて、前記液晶注入口３３の両側にそれぞれ設けられている。なお、この第１の補助スペーサ支持層２４は、前記シール部の幅と同程度の縦幅および横幅を有する形状に形成されている。
【００４９】
前記第１の補助スペーサ支持層２４は、図６に示したように、後側基板１面に形成された第１の疑似電極２４ａと、前記ゲート絶縁膜６と、前記ゲート絶縁膜６上に前記第１の疑似電極２４ａの上に対応させて積層形成されたｉ型半導体膜７ａとブロッキング絶縁膜８ａとｎ型半導体膜９ａおよび第２の疑似電極２４ｂと、前記オーバーコート絶縁膜１６と、前記オーバーコート絶縁膜１６上に前記第１の疑似電極２４ａの上に対応させて形成された疑似配向膜１７ａとからなっている。
【００５０】
この第１の補助スペーサ支持層２４の第１の疑似電極２４ａは前記ゲート配線１２と同じ金属膜により形成され、第２の疑似電極２４ｂは前記データ配線１４と同じ金属膜により形成されており、前記ｉ型半導体膜７ｂとブロッキング絶縁膜８ｂおよびｎ型半導体膜９ｂは、前記ＴＦＴ４のｉ型半導体膜７とブロッキング絶縁膜８およびｎ型半導体膜９と同じ膜により形成され、前記疑似配向膜１７ａは、前記枠状シール材３２により囲まれた領域に設けられた前記配向膜１７と同じ膜厚のポリイミド膜により形成されている。
【００５１】
すなわち、前記第１の補助スペーサ支持層２４は、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む断面構造と同じ積層構造をなしており、したがって、この第１の補助スペーサ支持層２４の上面、つまり前記疑似配向膜１７ａ面の高さは、前記ＴＦＴ４の最も厚い部分における前記配向膜１７面の高さと同じである。
【００５２】
一方、後側基板の内面に設けられた遮光膜２６は、後側基板面に形成されており、対向電極２５は、前記遮光膜２６を覆って後側基板の内面に形成されている。
【００５３】
なお、図２および図３では前記遮光膜２６を単層膜として示しているが、この遮光膜２６は、後側基板面に形成された酸化クロム膜とその上に形成されたクロム膜とからなる膜厚が０．１７μｍの積層膜からなっている。
【００５４】
また、前記対向電極２５は、膜厚が０．１４μｍのＩＴＯ膜からなっており、この対向電極２５の上に、前記枠状シール材３２により囲まれた領域のほぼ全域にわたって、膜厚が０．０４μｍのポリイミド膜からなる配向膜２７が設けられている。
【００５５】
前記対向電極２５は、図１に示したように、その外縁が枠状シール材３２に対応するシール部の外側縁よりも僅かに内側に位置する矩形膜状に形成されており、この対向電極２４の前記枠状シール材３２の面取り角部に対応する角部が、前記シール部の外側に突出するクロス電極接続部２５ａとされている。
【００５６】
また、前記遮光膜２６は、前記対向電極２５のクロス電極接続部２５ａを除く領域の外形とほぼ同じ形状に形成されており、したがって、前記対向電極２５のクロス電極接続部２５ａは、後側基板面に直接形成されている。
【００５７】
さらに、前記後側基板の内面には、前記後側基板１の表示エリア内に設けられた複数のＴＦＴ４にそれぞれ対応する複数の表示エリア内スペーサ２８（図２参照）と、前記後側基板１のシール部に形成されたシール部スペーサ支持層２１，２２，２３にそれぞれ対応する複数のシール部スペーサ２９（図３〜図５参照）と、前記後側基板１の前記液晶注入口３３の両側に形成された第１の補助スペーサ支持層２４にそれぞれ対応する補助スペーサ３０（図６参照）とが設けられている。
【００５８】
これらのスペーサ２８，２９，３０はそれぞれ絶縁膜からなっており、前記表示エリア内スペーサ２８とシール部スペーサ２９は、前記ＴＦＴ４のブロッキング絶縁膜８の面積よりも若干大きい面積を有する柱状に形成され、前記補助スペーサ３０は、前記シール部の幅と同程度の縦幅および横幅を有する形状に形成された前記第１の補助スペーサ支持層２４の面積よりも若干小さい面積を有する柱状に形成されている。
【００５９】
また、前記シール部スペーサ支持層２１，２２，２３にそれぞれ対応する複数のシール部スペーサ２９は、前記シール部スペーサ支持層２１，２２，２３の長さ方向（シール部の幅方向）に沿わせて前記表示エリア内スペーサ２８のピッチと同じピッチで設けられている。
【００６０】
なお、図３〜図５では便宜上、枠状シール材３２の幅を小さく縮小して示しているが、前記枠状シール材３２に対応するシール部の幅は０．３ｍｍ〜１．０ｍｍであり、前記シール部スペーサ２９は、上述したように１００μｍ〜３００μｍのピッチで配列された前記複数のＴＦＴ４にそれぞれ対応する複数の表示エリア内スペーサ２８と同じピッチで前記シール部スペーサ支持層２１，２２，２３の長さ方向に配列されている。
【００６１】
さらに、前記表示エリア内スペーサ２８とシール部スペーサ２９は、前記遮光膜２６と対向電極２５との積層膜の上に設けられ、前記補助スペーサ３０は、前記後側基板の内面に前記補助スペーサ３０の形成領域に対応させて形成された第２の補助スペーサ支持層３１の上に設けられている。
【００６２】
前記第２の補助スペーサ支持層３１は、前記遮光膜２６と同じ膜（酸化クロム膜とクロム膜との積層膜）により形成された第１のスペーサ支持膜３１ａと、その上に前記対向電極２５と同じ膜（ＩＴＯ膜）により形成された第２のスペーサ支持膜３１ｂとの積層膜からなっており、したがって、この第２の補助スペーサ支持層３１は、前記後側基板の前記表示エリア内スペーサ２８およびシール部スペーサ２９に対応する領域の内面（遮光膜２６と対向電極２５との積層膜の内面）と同じ高さを有している。
【００６３】
なお、前記第２の補助スペーサ支持層３１は、前記後側基板１の内面に設けられた第１の補助スペーサ支持層２４と同程度の縦幅および横幅を有する形状に形成されている。
【００６４】
また、前記表示エリア内スペーサ２８と補助スペーサ３０は、同じ厚さに形成されており、前記表示エリア内スペーサ２８は、後側基板の最も内面に枠状シール材３２により囲まれた領域のほぼ全域にわたって設けられた配向膜２７により覆われ、前記補助スペーサ３０の上には、前記配向膜２７と同じ膜厚のポリイミド膜からなる疑似配向膜２７ａが形成されている。
【００６５】
一方、前記シール部スペーサ２９は、前記表示エリア内スペーサ２８よりも、後側基板に設けられた前記配向膜２７と、後側基板１の最も内面に前記枠状シール材３２により囲まれた領域のほぼ全域にわたって設けられた配向膜１７との両方の膜厚分だけ厚く形成されている。
【００６６】
そして、前記後側基板と後側基板１は、前記表示エリアの基板間隔および前記シール部の基板間隔を前記表示エリア内スペーサ２８およびシール部スペーサ２９により規制され、前記液晶注入口３３の近傍の基板間隔を前記補助スペーサ３０により規制されて前記枠状シール材３１を介して接合されており、また、後側基板１に設けられた前記クロス電極１９と後側基板に設けられた対向電極２５のクロス電極接続部２５ａはクロス材（図示せず）を介して電気的に接続されている。
【００６７】
この液晶セルは、前記一対の基板１，２のいずれか一方の内面に、熱硬化性樹脂からなるシール材３２を、前記液晶注入口３３となる部分を欠落させた枠状に印刷し、前記クロス電極１９と前記対向電極２５のクロス電極接続部２５ａのいずれかの上に、導電性粒子が混入された熱硬化性樹脂からなる図示しないクロス材を印刷した後、前記一対の基板１，２を重ね合わせて加圧することにより、後側基板に設けられた各スペーサ２８，２９，３０のうち、前記複数の表示エリア内スペーサ２８および複数のシール部スペーサ２９を後側基板１の複数のＴＦＴ４上の部分の内面（配向膜１７面）およびシール部スペーサ支持層２１，２２，２３にそれぞれ当接させ、前記補助スペーサ３０を後側基板１に前記液晶注入口３３の両側に近接させて設けられた第１の補助スペーサ支持層２４に当接させるとともに、前記クロス材中の導電性粒子を前記クロス電極１９と対向電極２５のクロス電極接続部２５ａとの間に挟持させ、その状態で前記シール材３１と前記クロス材とを硬化させることにより組立てられる。
【００６８】
その場合、この液晶セルでは、上述したように、前記シール部スペーサ支持層２１，２２，２３をそれぞれ前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６を含む断面構造と同じ積層構造とするとともに、前記表示エリア内スペーサ２８と前記シール部スペーサ２９とを、後側基板の内面に設けられた前記遮光膜２６と対向電極２５との積層膜上に形成し、さらに、前記表示エリア内スペーサ２８を、後側基板の最も内面に枠状シール材３２により囲まれた領域のほぼ全域にわたって設けられた配向膜２７により覆い、前記シール部スペーサ２９を、前記表示エリア内スペーサ２８よりも、後側基板に設けられた前記配向膜２７と、後側基板１の最も内面に前記枠状シール材３２により囲まれた領域のほぼ全域にわたって設けられた配向膜１７との両方の膜厚分だけ厚く形成しているため、後側基板と後側基板１との基板間隔ｄ０を、表示エリアからシール部にわたって均一にすることができる。
【００６９】
そして、この液晶セルでは、前記液晶注入口３３の両側に近接させて、前記表示エリア内スペーサ２８と同じ厚さに形成された補助スペーサ３０を設けるとともに、後側基板１の内面の前記補助スペーサ３０に対応する部分に、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む断面構造と同じ積層構造の第１の補助スペーサ支持層３１を形成し、後側基板の内面の前記補助スペーサ３０に対応する部分に、前記後側基板の前記表示エリア内スペーサ２８およびシール部スペーサ２９に対応する領域の内面（遮光膜２６と対向電極２５との積層膜の内面）と同じ高さの第２の補助スペーサ支持層３１を形成し、さらに、前記補助スペーサ３０の上に、後側基板に設けられた前記配向膜２７と同じ膜厚の疑似配向膜２７ａを設けているため、前記補助スペーサ３０により、前記液晶注入口３３の近傍の基板間隔を、前記表示エリア内スペーサ２８およびシール部スペーサ２９により規制される基板間隔ｄ０と同じなるように規制し、前記液晶注入口３３の潰れを防ぐことができる。
【００７０】
すなわち、この液晶セルは、画素電極３とＴＦＴ４とゲート配線１２およびデータ配線１４が設けられた後側基板１と、対向電極２５が設けられた後側基板とを、前記ゲート配線１２およびデータ配線１４の導出側とは異なる辺部に液晶注入口３３が形成された枠状シール材３２を介して接合したものであるが、前記後側基板と後側基板１との間隔を、前記後側基板の前記表示エリア内に設けられた複数の表示エリア内スペーサ２８と、前記後側基板に前記シール部に対応させて設けられた複数のシール部スペーサ２９と、前記後側基板の前記表示エリアの外側の領域に前記液晶注入口３３の近傍に位置させて設けられた補助スペーサ３０とにより規制しているため、前記基板１，２の液晶注入口３３の付近がセル内方向に撓み変形して前記液晶注入口３３に潰れを生じることはない。
【００７１】
このように、上記液晶セルは、画素電極３とＴＦＴ４とゲート配線１２およびデータ配線１４が設けられた後側基板１と、対向電極２５が設けられた後側基板とを接合する枠状シール材３２に形成された液晶注入口３３の近傍に位置させて補助スペーサ３０を設けることにより、前記液晶注入口３３の潰れを無くすようにしたものであり、この液晶セルは、前記液晶注入口３３の潰れが無いため、前記基板間隔ｄ０を小さくし、基板間ギャップ（一対の基板１，２の最も内面にそれぞれ設けられた配向膜１７，２７間のギャップ）を小さくすることができる。
【００７２】
この液晶セルの表示エリア内の各画素部の基板間ギャップｄ（図２参照）は、例えば前記表示エリア内スペーサ２８を０．４０μｍの厚さに形成することにより、１．５５μｍにすることができる。
【００７３】
すなわち、上述したように、この実施例の液晶セルの後側基板１の内面に設けられたＴＦＴ４のゲート電極５の膜厚は０．２３μｍ、ゲート絶縁膜６の膜厚は０．２５μｍ、ｉ型半導体膜７の膜厚は０．０５μｍ、ブロッキング絶縁膜８の膜厚は０．１０μｍ、ｎ型半導体膜９の膜厚は０．０２５μｍ、ソース，ドレイン電極１０，１１の膜厚は０．４２５μｍであり、また、前記ＴＦＴ４を覆うオーバーコート絶縁膜１６の膜厚は０．２０μｍ、その上の配向膜１７の膜厚は０．０４μｍであるため、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む厚さは１．３２μｍである。
【００７４】
一方、前記表示エリア内スペーサ２８は、後側基板の内面に設けられた膜厚が０．１７μｍの遮光膜２６と膜厚が０．１４μｍの対向電極２５との積層膜の上に形成されており、さらにこの表示エリア内スペーサ２８は膜厚が０．０４μｍの配向膜２７により覆われているため、前記表示エリア内スペーサ２８を０．４０μｍの厚さに形成したときの基板間隔ｄ０は２．０７μｍになる。
【００７５】
そして、前記表示エリア内の各画素部の基板間ギャップｄは、一対の基板１，２の最も内面にそれぞれ設けられた配向膜１７，２７間のギャップであり、前記後側基板１の配向膜１７は、膜厚が０．２５μｍのゲート絶縁膜６上に設けられた膜厚が０．０５μｍの画素電極３の上に０．０４μｍの膜厚に形成され、後側基板の配向膜２７は、膜厚が０．１４μｍの対向電極２５の上に０．０４μｍの膜厚に形成されているため、前記基板間隔ｄ０を上記のように２．０７μｍとすると、各画素部の基板間ギャップｄは１．５５μｍになる。
【００７６】
このように、表示エリア内スペーサ２８を０．４０μｍの厚さに形成する場合は、前記シール部スペーサ２９を、前記表示エリア内スペーサ２８よりも一対の基板１，２の最も内面にそれぞれ設けられた配向膜１７，２７間の両方の膜厚分だけ厚い０．４８μｍの厚さに形成し、前記補助スペーサ３０を前記表示エリア内スペーサ２８と同じ厚さ（０．４０μｍ）に形成すればよく、このようにすることにより、後側基板と後側基板１との基板間隔ｄ０を表示エリアからシール部にわたって均一にするとともに、液晶注入口３３の近傍の基板間隔を前記表示エリアの基板間隔ｄ０と同じにし、前記液晶注入口３３の潰れを防ぐことができる。
【００７７】
なお、上記のように基板間隔ｄ０を２．０７μｍにする場合は、後側基板１の内面にゲート配線１２と同じ金属膜により形成された膜厚が０．２３μｍのクロス電極１９と、後側基板の内面に設けられた膜厚が０．１４μｍの対向電極２５のクロス電極接続部２５ａとの間隔が１，７μｍになるため、前記クロス電極１９と前記対向電極２５のクロス電極接続部２５ａとを、直径が１，７μｍの導電性粒子を混入した図示しないクロス材により接続すればよい。
【００７８】
しかも、この実施例の液晶セルは、前記複数の表示エリア内スペーサ２８を、後側基板１の内面の前記表示エリア内に設けられた複数のＴＦＴ４にそれぞれ対応させて設け、前記後側基板１の前記補助スペーサ３０に対応する部分に、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む断面構造と同じ積層構造の第１の補助スペーサ支持層２４を設けるとともに、前側基板２の内面の前記補助スペーサ３０に対応する部分に、前記前側基板２の表示エリア内スペーサ２８に対応する領域の内面、つまり遮光膜２６と対向電極２５との積層膜の内面と同じ高さの第２の補助スペーサ支持層３１を設けているため、前記補助スペーサ３０の厚さは前記表示エリア内スペーサ２８の厚さと同じでよく、したがって、前記表示エリア内スペーサ２８と前記補助スペーサ３０とを同じ工程で形成することができるとともに、前記第１の補助スペーサ支持層２４を、前記ＴＦＴ４およびオーバーコート絶縁膜１６と配向膜１７の形成工程を利用して形成することができる。
【００７９】
さらに、この実施例では、前記第２の補助スペーサ支持層３１を、前記遮光膜２６と同じ膜により形成された第１のスペーサ支持膜３１ａと、その上に前記対向電極２５と同じ膜により形成された第２のスペーサ支持膜３１ｂとにより形成しているため、前記第２の補助スペーサ支持層３１を、前記遮光膜２６と対向電極２５の形成工程を利用して形成することができる。
【００８０】
この実施例の液晶セルは、例えば、液晶分子を一方向にホモジニアス配向させたホモジニアス配向型液晶表示素子用のものであり、前記一対の基板１，２の最も内面にそれぞれ設けられた配向膜１７，２７は、ほぼ平行で且つ互いに逆向きに配向処理されている。
【００８１】
そして、液晶表示素子は、上記液晶セル内（一対の基板１，２間の枠状シール材３２により囲まれた領域）に液晶注入口３３から真空注入法により液晶を注入して前記液晶注入口３３を封止するとともに、前記液晶セルの一対の基板１，２の外面にそれぞれ偏光板を配置し、いずれか一方の基板とその基板側の前記偏光板との間に、表示のコントラストを高くするとともに視野角を広くするための位相板を配置して構成される。
【００８２】
なお、上記液晶セルは、前記ホモジニアス配向型のアクティブマトリックス液晶表示素子に限らず、液晶分子をツイスト配向させたＴＮ（ツイステッドネマティック）型のアクティブマトリックス液晶表示素子、あるいは強誘電性液晶または反強誘電性液晶を用いたアクティブマトリックス液晶表示素子用等の液晶セルでもよく、さらに、フィールドシーケンシャル液晶表示装置に用いられる液晶表示素子に限らず、白黒画像を表示するアクティブマトリックス液晶表示素子用の液晶セルでもよい。
【００８３】
また、上記実施例では、前記補助スペーサ３０を、枠状シール材３２に対応するシール部の外側に設けているが、前記補助スペーサ３０は、前記シール部の内側に前記液晶注入口３３の両側に近接させて設けてもよく、また、前記シール部の外側と内側の両方に前記液晶注入口３３の両側に近接させて設けてもよい。
【００８４】
さらに、上記実施例では、後側基板１の第１の補助スペーサ支持層２４と、後前基板２の第２の補助スペーサ支持層３１とを、前記シール部の幅と同程度の縦幅および横幅を有する形状に形成し、前記補助スペーサ３０を、前記第１および第２の補助スペーサ支持層２４，３１の面積よりも若干小さい面積を有する柱状に形成しているが、前記補助スペーサ３０は、前記表示エリア内スペーサ２８と同様に、前記ＴＦＴ４のブロッキング絶縁膜８の面積よりも若干大きい面積を有する柱状に形成し、その補助スペーサを複数個、前記液晶注入口３３の両側の領域に前記ＴＦＴ４の配列ピッチと同じピッチで配列してもよい。その場合、前記第１および第２の補助スペーサ支持層２４，３１は、前記複数の補助スペーサにそれぞれ対応させて形成するのが好ましい。
【００８５】
図７および図８はこの発明の液晶セルの第２の実施例を示しており、図７は液晶セルの一部分の平面図、図８は図７のVIII−VIII線に沿う拡大断面図である。なお、図７および図８において、上述した第１の実施例の液晶セルと同じものについては、図に同符号を付してその説明を省略する。
【００８６】
この液晶セルは、枠状シール材３２の液晶注入口３３を除く領域の全周に沿わせて複数の補助スペーサ３４を所定ピッチで設け、上記第１の実施例の液晶セルに設けられているシール部スペーサ２９を省略したものであり、この実施例では、表示エリアと枠状シール材３２に対応するシール部との間の領域Ｓに、前記液晶注入口３３に対応する領域を除く全域にわたって、複数の補助スペーサ３４をＴＦＴ４の配列ピッチと同じピッチで配列形成している。
【００８７】
この液晶セルの後側基板１の内面には、図７に示したように、前記表示エリアと枠状シール材３２に対応するシール部との間の領域Ｓに、前記液晶注入口３３に対応する領域を除く全域にわたって、前記複数の補助スペーサ３４をそれぞれ支持するための複数の第１の補助スペーサ支持層３５が、ＴＦＴ４の配列ピッチと同じピッチで設けられている。
【００８８】
なお、図７では、画素電極３およびＴＦＴ４と前記第１の補助スペーサ支持層３５を大きく誇張して示しているが、前記画素電極３およびＴＦＴ４の配列ピッチは１００μｍ〜３００μｍ、前記表示エリアとシール部との間の領域Ｓの幅は１ｍｍ〜２ｍｍであり、前記第１の補助スペーサ支持層３５は、前記領域Ｓの液晶注入口３３に対応する領域を除く全域に、その長さ方向および幅方向に１００μｍ〜３００μｍのピッチで並べて複数列に配列形成されている。
【００８９】
前記第１の補助スペーサ支持層３５は、図８に示したように、後側基板１面に形成された第１の疑似電極３５ａと、ゲート絶縁膜６と、前記ゲート絶縁膜６上に前記第１の疑似電極３５ａの上に対応させて積層形成されたｉ型半導体膜７ａとブロッキング絶縁膜８ａとｎ型半導体膜９ａおよび第２の疑似電極３５ｂと、オーバーコート絶縁膜１６と、前記オーバーコート絶縁膜１６上に形成された配向膜１７とからなっている。
【００９０】
この第１の補助スペーサ支持層３５の第１の疑似電極３５ａはゲート配線１２と同じ金属膜により形成され、第２の疑似電極３５ｂはデータ配線１４と同じ金属膜により形成されており、前記ｉ型半導体膜７ｂとブロッキング絶縁膜８ｂおよびｎ型半導体膜９ｂは、前記ＴＦＴ４のｉ型半導体膜７とブロッキング絶縁膜８およびｎ型半導体膜９と同じ膜により形成されている。
【００９１】
すなわち、前記第１の補助スペーサ支持層３５は、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む断面構造と同じ積層構造をなしており、したがって、この第１の補助スペーサ支持層３５の上面の高さは、前記ＴＦＴ４の最も厚い部分における配向膜１７面の高さと同じである。
【００９２】
一方、後側基板の内面に設けられた遮光膜２６と対向電極２５は、その外縁が枠状シール材３２に対応するシール部の外側縁よりも僅かに内側に位置する矩形膜状に形成されており、この遮光膜２６と対向電極２５との積層膜のうち、前記複数の第１の補助スペーサ支持層３５に対応する部分により、前記複数の補助スペーサ３４をそれぞれ支持するための複数の第２の補助スペーサ支持層３６が形成されている。
【００９３】
そして、後側基板の内面には、後側基板１の内面に設けられた複数のＴＦＴ４にそれぞれ対応する複数の表示エリア内スペーサ２８（図２参照）と、前記複数の補助スペーサ３４とが設けられており、前記表示エリア内スペーサ２８は、図２に示したように、前記遮光膜２６と対向電極２５との積層膜の上に形成され、前記補助スペーサ３４は、図８に示したように、前記遮光膜２６と対向電極２５との積層膜からなる前記第２の補助スペーサ支持層３６の上に形成されている。
【００９４】
また、前記表示エリア内スペーサ２８と前記補助スペーサ３４は、同じ絶縁膜により、前記ＴＦＴ４のブロッキング絶縁膜８の面積よりも若干大きい面積を有する同じ厚さの柱状に形成されており、いずれのスペーサ２８，３４も、後側基板の最も内面に設けられた配向膜２７により覆われている。
【００９５】
そして、前記後側基板と後側基板１は、その基板間隔ｄ０を前記複数の表示エリア内スペーサ２８および補助スペーサ３４により規制されて前記枠状シール材３１を介して接合されている。
【００９６】
この液晶セルは、枠状シール材３２の液晶注入口３３を除く領域の全周に沿わせて、前記表示エリア内スペーサ２８と同じ厚さに形成された複数の補助スペーサ３４を所定ピッチ（ＴＦＴ４の配列ピッチと同じピッチ）で設けるとともに、後側基板１の内面の前記補助スペーサ３４に対応する部分に、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む断面構造と同じ積層構造の第１の補助スペーサ支持層３５を形成し、後側基板の内面の前記補助スペーサ３４に対応する部分に、前記後側基板の前記表示エリア内スペーサ２８に対応する領域の内面（遮光膜２６と対向電極２５との積層膜の内面）と同じ高さの第２の補助スペーサ支持層３６を形成し、さらに、前記補助スペーサ３４を前記表示エリア内スペーサ２８と同様に配向膜２７で覆っているため、前記表示エリアの周囲の基板間隔および液晶注入口３３の付近の基板間隔を、前記複数の補助スペーサ３４により前記表示エリア内スペーサ２８により規制される基板間隔ｄ０と同じになるように規制し、液晶注入口３３の潰れを防ぐことができる。
【００９７】
しかも、この実施例の液晶セルは、前記枠状シール材３２の液晶注入口３３を除く領域の全周に沿わせて前記複数の補助スペーサ３４を所定ピッチで設けているため、枠状シール材３２に対応するシール部の基板間隔を、前記複数の補助スペーサ３４により前記表示エリア内スペーサ２８により規制される基板間隔ｄ０と同じになるように規制することができ、したがって、上述した第１の実施例のようにシール部スペーサ２９を設ける必要がないから、液晶セルの製造コストを低減することができる。
【００９８】
なお、この実施例では、複数の補助スペーサ３４を、表示エリアと枠状シール材３２に対応するシール部との間の領域Ｓに配列形成しているが、前記複数の補助スペーサ３４は、前記シール部の外側に、前記液晶注入口３３を除く領域の全周に沿わせて配列形成してもよく、また前記シール部の内側と外側の両方に、前記液晶注入口３３を除く領域の全周に沿わせて配列形成してもよい。
【００９９】
また、上記第１および第２の実施例の液晶セルは、表示エリア内およびシール部のスペーサ２８，２９と補助スペーサ３０とを対向電極２５が設けられた前側基板２の内面に設けたものであるが、前記各スペーサ２８，２９，３０は画素電極３およびＴＦＴ４が設けられた後側基板１の内面に設けてもよい。
【０１００】
図９はこの発明の液晶セル集合体の一実施例を示す一部分の平面図であり、この実施例の液晶セル集合体は、図１〜図６に示した第１の実施例の液晶セルの集合体である。
【０１０１】
この液晶セル集合体は、前記液晶セルの第１の基板（後側基板）１となる複数の基板領域１ａを有する第１の基板材１Ａと、前記液晶セルの第２の基板（前側基板）２となる複数の基板領域２ａを有する第２の基板材２Ａとを、これらの基板材１Ａ，２Ａの前記複数の基板領域１ａ，２ａの間にそれぞれ設けられた複数の枠状シール材３２を介して接合したものであり、この液晶セル集合体は、前記第１の基板材１Ａを図に一点鎖線で示した切断ラインＣ１に沿って切断して前記複数の基板領域１ａ毎に切離し、前記第２の基板材２Ａを図に二点鎖線で示した切断ラインＣ２に沿って切断して前記複数の基板領域２ａ毎に切離すことにより、個々の液晶セルに分離される。
【０１０２】
まず、第１の基板材１Ａについて説明すると、この第１の基板材１Ａは、前記液晶セルの第１の基板（後側基板）１となる複数の基板領域１ａと、これらの基板領域１ａの間に確保された最終的に廃棄される捨て領域１ｂとを有している。
【０１０３】
そして、図９では前記枠状シール材３２により囲まれた領域の構造を省略しているが、前記第１の基板材１Ａの複数の基板領域１ａの内面にはそれぞれ、図１〜図６に示したように、マトリックス状に配列された複数の画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記複数のＴＦＴ４にゲート信号を供給する複数のゲート配線１２およびゲート配線端子１３と、前記複数のＴＦＴ４にデータ信号を供給する複数のデータ配線１４およびデータ配線端子１５と、対向電極端子１８およびクロス電極１９と、オーバーコート絶縁膜１６と、前記枠状シール材３２により囲まれた領域に形成された配向膜１７が設けられている。
【０１０４】
なお、前記枠状シール材３２は、前記第１と第２の基板材１Ａ，２Ａの間に、前記複数の基板領域１ａ，２ａの前記画素電極３がマトリックス状に配列する表示エリアの周囲をそれぞれ所定のスペースを存して囲むように設けられている。
さらに、前記第１の基板材１Ａの複数の基板領域１ａの枠状シール材３２に対応するシール部には、前記枠状シール材３２の前記ゲート配線１２およびデータ配線１４の導出側とは異なる辺部、例えばデータ配線端子１５の配列縁部に沿う辺部とは反対側の辺部を部分的に欠落させて形成された液晶注入口３３の付近の領域を除く全周にわたって、図３〜図５に示したシール部スペーサ支持層２１，２２，２３が、前記ゲート配線１１およびデータ配線１３のピッチと同じピッチで形成されており、前記基板領域１ａの内面には、前記枠状シール材３２に形成された前記液晶注入口３３の近傍に位置させて、図６に示した積層構造の第１の補助スペーサ支持層２４が形成されている。
【０１０５】
また、前記第１の基板材１Ａの複数の基板領域１ａの外側の前記捨て領域１ｂの内面には、前記液晶注入口３３の前にそれぞれ位置させて、図９に仮想線（二点鎖線）で示した捨てスペーサ３７を支持するための第１の捨てスペーサ支持層３８が形成されている。
【０１０６】
この第１の捨てスペーサ支持層３８は、前記第１の補助スペーサ支持層２４と同様に、図２に示したＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む断面構造と同じ積層構造をなしており、したがって、この第１の捨てスペーサ支持層３８と前記第１の補助スペーサ支持層２４の上面の高さは、前記ＴＦＴ４の最も厚い部分における前記配向膜１７面の高さと同じである。
【０１０７】
次に、第２の基板材２Ａについて説明すると、この第２の基板材２Ａは、前記液晶セルの第２の基板（前側基板）２となる複数の基板領域２ａと、これらの基板領域２ａの間に確保された最終的に廃棄される捨て領域２ｂとを有している。
【０１０８】
そして、前記第２の基板材２Ａの複数の基板領域２ａの内面にはそれぞれ、図１〜図６に示したように、遮光膜２６とその上に形成された対向電極２５が設けられており、この遮光膜２６と対向電極２５との積層膜の上に、前記複数のＴＦＴ４にそれぞれ対応する複数の表示エリア内スペーサ２８と、前記シール部スペーサ支持層２１，２２，２３にそれぞれ対応する複数のシール部スペーサ２９とが設けられるとともに、前記枠状シール材３２により囲まれた領域に、前記表示エリア内スペーサ２８を覆って配向膜２７が形成されている。
【０１０９】
さらに、前記第２の基板材２Ａの複数の基板領域２ａの内面にはそれぞれ、前記第１の補助スペーサ支持層２４に対応させて、図６に示した積層構造の第２の補助スペーサ支持層３１が形成されており、その上に、前記第１の補助スペーサ支持層２４に対応する補助スペーサ３０が設けられ、この補助スペーサ３０の上に疑似配向膜２７ａが形成されている。
【０１１０】
また、前記第２の基板材２Ａの複数の基板領域２ａの外側の捨て領域２ｂの内面には、図示しないが、前記第１の捨てスペーサ支持層３８に対応させて第２の捨てスペーサ支持層（図示せず）が形成されており、その上に、前記捨てスペーサ３８が設けられている。
【０１１１】
前記第２の捨てスペーサ支持層は、前記第２の補助スペーサ支持層３１と同様に、前記遮光膜２６と同じ膜（酸化クロム膜とクロム膜との積層膜）により形成された第１のスペーサ支持膜と、その上に前記対向電極２５と同じ膜（ＩＴＯ膜）により形成された第２のスペーサ支持膜との積層膜からなっており、したがって、この第２の捨てスペーサ支持層と前記第２の補助スペーサ支持層３１はいずれも、前記第１の基板材１Ａの前記表示エリア内スペーサ２８およびシール部スペーサ２９に対応する領域の内面（遮光膜２６と対向電極２５との積層膜の内面）と同じ高さを有している。
【０１１２】
また、前記捨てスペーサ３７は、その断面構造は図示しないが、前記表示エリア内スペーサ２８および補助スペーサ３０と同じ絶縁膜により、補助スペーサ３０と同じ形状を有する柱状に形成されており、この捨てスペーサ３７の上にも、前記補助スペーサ３０の上に形成された疑似配向膜２７ａと同じ疑似配向膜が形成されている。
【０１１３】
そして、前記第１と第２の基板材１Ａ，１Ｂは、その間隔を前記複数の表示エリア内スペーサ２８とシール部スペーサ２９と補助スペーサ３０と前記捨てスペーサ３７とにより規制され、前記複数の枠状シール材３２を介して接合されている。
【０１１４】
この液晶セル集合体は、複数の基板領域１ａにそれぞれ画素電極３とＴＦＴ４とゲート配線１２およびデータ配線１４が設けられた第１の基板材１Ａと、複数の基板領域２ａにそれぞれ遮光膜２６と対向電極２５が設けられた第２の基板材２Ａとの前記複数の基板領域１ａ，２ａをそれぞれ、前記ゲート配線１２およびデータ配線１４の導出側とは異なる辺部に液晶注入口３３が形成された枠状シール材３２を介して接合したものであるが、前記第１と第２の基板材１Ａ，２Ａの間隔を、前記複数の表示エリア内スペーサ２８とシール部スペーサ２９と補助スペーサ３０と前記捨てスペーサ３７とにより規制しているため、前記補助スペーサ３０と前記捨てスペーサ３７とにより、前記液晶注入口３３の近傍の基板間隔を、前記表示エリア内スペーサ２８により規制される基板間隔ｄ０と同じになるように規制し、前記液晶注入口３３の潰れを防ぐことができる。
【０１１５】
なお、前記捨てスペーサ３７は前記液晶注入口３３の前に位置させて設けられているが、前記液晶セル集合体の第１および第２の基板材１Ａ，２Ａを切断ラインＣ１，Ｃ２に沿って切断して個々の液晶セルに分離することにより、前記基板材１Ａ，２Ａの捨て領域１ｂ，２ｂと一緒に除去される。
【０１１６】
しかも、この実施例の液晶セル集合体は、前記複数の表示エリア内スペーサ２８を、第１の基板材１Ａの複数の基板領域１ａの内面の前記表示エリア内に設けられた複数のＴＦＴ４にそれぞれ対応させて設け、前記第１の基板材１Ａの前記基板領域１ａの内面と前記基板領域１ａの外側の捨て領域１ｂの内面の前記補助スペーサ３０および捨てスペーサ３７に対応する部分に、前記ＴＦＴ４の最も厚い部分のオーバーコート絶縁膜１６および配向膜１７を含む断面構造と同じ積層構造の第１の補助スペーサ支持層２４および第１の捨てスペーサ支持層３８を設けるとともに、第２の基板材２Ｂの複数の基板領域２ａと前記基板領域２ａの外側の捨て領域２ｂの内面の前記補助スペーサ３０および捨てスペーサ３０ａに対応する部分に、前記第２の基板材２Ｂの表示エリア内スペーサ２８に対応する領域の内面、つまり遮光膜２６と対向電極２５との積層膜の内面と同じ高さの第２の補助スペーサ支持層３１および図示しない第２の捨てスペーサ支持層を設けているため、前記補助スペーサ３０と捨てスペーサ３７の厚さは、前記表示エリア内スペーサ２８の厚さと同じでよく、したがって、前記表示エリア内スペーサ２８と前記補助スペーサ３０と捨てスペーサ３７とを同じ工程で形成することができるとともに、前記第１の補助スペーサ支持層２４と第１の捨てスペーサ支持層３８を、前記ＴＦＴ４およびオーバーコート絶縁膜１６と配向膜１７の形成工程を利用して形成することができる。
【０１１７】
さらに、この実施例では、前記第２の補助スペーサ支持層３１と図示しない第１の捨てスペーサ支持層とを、前記遮光膜２６と同じ膜により形成された第１のスペーサ支持膜３１ａと、その上に前記対向電極２５と同じ膜により形成された第２のスペーサ支持膜３１ｂとにより形成しているため、前記第２の補助スペーサ支持層３１と第１の捨てスペーサ支持層とを、前記遮光膜２６と対向電極２５の形成工程を利用して形成することができる。
【０１１８】
なお、この実施例では、第１の基板材１Ａの第１の捨てスペーサ支持層３８と、第２の基板材２Ａの図示しない第２の捨てスペーサ支持層とを、枠状シール材３２に対応するシール部の幅と同程度の縦幅および横幅を有する形状に形成し、前記捨てスペーサ３７を、前記第１および第２の捨てスペーサ支持層の面積よりも若干小さい面積を有する柱状に形成しているが、前記捨てスペーサ３０は、前記表示エリア内スペーサ２８と同様に、前記ＴＦＴ４のブロッキング絶縁膜８の面積よりも若干大きい面積を有する柱状に形成し、その補助スペーサを複数個、前記液晶注入口３３の両側の領域に前記ＴＦＴ４の配列ピッチと同じピッチで配列してもよい。その場合、前記第１および第２の補助スペーサ支持層２４，３１は、前記複数の補助スペーサにそれぞれ対応させて形成するのが好ましい。
【０１１９】
なお、上記実施例の液晶セル集合体は、表示エリア内およびシール部のスペーサ２８，２９と補助スペーサ３０と捨てスペーサ３７を対向電極２５が設けられた前側基板２となる第２の基板材２Ａの内面に設けたものであるが、前記各スペーサ２８，２９，３０，３７は、画素電極３およびＴＦＴ４が設けられた後側基板１となる第１の基板材１Ａの内面に設けてもよい。
【０１２０】
また、上記実施例の液晶セル集合体は、図１〜図６に示した第１の実施例の液晶セルの集合体であるが、この発明は、図７および図８に示したように枠状シール材３２の液晶注入口３３を除く領域の全周に沿わせて複数の補助スペーサ３４を所定ピッチで設けることによりシール部スペーサ２９を省略した第２の実施例の液晶セルの集合体にも適用することができる。
【０１２１】
さらに、この発明は、液晶注入口の潰れを防ぐための前記補助スペーサ３０，３４を備えない液晶セルの集合体にも適用することができ、その場合も、前記捨てスペーサ３７により、前記液晶注入口３３の近傍の基板間隔を、前記表示エリア内スペーサ２８により規制される基板間隔ｄ０と同じになるように規制し、前記液晶注入口３３の潰れを防ぐことができる。
【０１２２】
【発明の効果】
この発明の液晶セルは、画素電極とＴＦＴとゲート配線およびデータ配線が設けられた第１の基板と、対向電極が設けられた第２の基板とを接合する枠状シール材に、その一部を部分的に欠落させて形成された液晶注入口の近傍に位置させて、前記枠状シール材の外側に補助スペーサを設けたものであるため、前記液晶注入口の潰れを無くすことができる。
【０１２３】
この発明の液晶セルにおいて、枠状シール材の辺部を部分的に欠落させて形成された液晶注入口は、その枠状シール材の欠落させた部分の両端が、前記枠状シール材の外側に突出した形状に形成され、前記補助スペーサは、枠状シール材の外側の、前記枠状シール材が外側に突出した部分の両側に設けてもよいが、前記補助スペーサは、前記枠状シール材の液晶注入口を除く領域の全周に沿わせて所定ピッチで設けるのが好ましく、このようにすることにより、前記枠状シール材に対応するシール部の基板間隔を前記複数の補助スペーサにより規制し、シール部のスペーサを省略して、液晶セルの製造コストを低減することができる。
【０１２４】
さらに、前記複数の表示エリア内スペーサは、前記第１の基板に設けられた複数のＴＦＴにそれぞれ対応させて設け、前記第１の基板の補助スペーサに対応する部分に、前記ＴＦＴの最も厚い部分と同じ積層構造の第１の補助スペーサ支持層を形成するとともに、前記第２の基板の前記補助スペーサに対応する部分に、前記第２の基板の前記表示エリア内スペーサに対応する領域の内面と同じ高さの第２の補助スペーサ支持層を形成するのが好ましく、このようにすることにより、前記補助スペーサの厚さを前記表示エリア内スペーサの厚さと同じにし、前記表示エリア内スペーサと前記補助スペーサとを同じ工程で形成することができるとともに、前記第１の補助スペーサ支持層を、前記ＴＦＴの形成工程を利用して形成することができる。
【０１２５】
また、この液晶セル集合体は、複数の基板領域にそれぞれ画素電極とＴＦＴとゲート配線およびデータ配線が設けられた第１の基板材と、複数の基板領域にそれぞれ対向電極が設けられた第２の基板との前記複数の基板領域をそれぞれ接合する複数の枠状シール材に形成された液晶注入口の近傍に位置させて補助スペーサを設けたものであるため、前記液晶注入口の潰れを無くすことができる。
【０１２６】
この発明の液晶セル集合体において、第１、第２の基板材の一方の基板領域毎に、その基板領域の前記表示エリアの外側の領域の少なくとも前記液晶注入口の近傍に位置させて設けられた補助スペーサをさらに備えることが好ましい。
また、前記複数の表示エリア内スペーサは、前記第１の基板材に設けられた複数のＴＦＴにそれぞれ対応させて設け、前記第１の基板材の前記捨てスペーサに対応する部分に、前記ＴＦＴの最も厚い部分と同じ積層構造の第１の捨てスペーサ支持層を形成するとともに、前記第２の基板材の前記捨てスペーサに対応する部分に、前記第２の基板の前記表示エリア内スペーサに対応する領域の内面と同じ高さの第２の捨てスペーサ支持層を形成するのが好ましく、このようにすることにより、前記捨てスペーサの厚さを前記表示エリア内スペーサの厚さと同じにし、前記表示エリア内スペーサと捨てスペーサとを同じ工程で形成することができるとともに、前記第１の捨てスペーサ支持層を、前記ＴＦＴの形成工程を利用して形成することができる。
【図面の簡単な説明】
【図１】この発明の液晶セルの第１の実施例を示す平面図。
【図２】前記液晶セルの１つの画素部の拡大断面図。
【図３】図１のIII−III線に沿う拡大断面図。
【図４】図１のIV−IV線に沿う拡大断面図。
【図５】図１のV−V線に沿う拡大断面図。
【図６】図１のVI−VI線に沿う拡大断面図。
【図７】この発明の液晶セルの第２の実施例を示す平面図。
【図８】図２のVIII−VIII線に沿う拡大断面図。
【図９】この発明の液晶セル集合体の一実施例を示す一部分の平面図。
【符号の説明】
１，２…基板
３…画素電極
４…ＴＦＴ
１２…ゲート配線
１３…ゲート配線端子
１４…データ配線
１５…データ配線配線端子
１７…配向膜
２４，３５…第１の補助スペーサ支持層
２５…対向電極
２６…遮光膜
２７…配向膜
２８…表示エリア内スペーサ
２９…シール部スペーサ
３０，３４…補助スペーサ
３１，３６…第１の補助スペーサ支持層
３２…枠状シール材
３３…液晶注入口
１Ａ…第１の基板材
２Ａ…第２の基板材
１ａ，２ａ…基板領域
１ｂ，２ｂ…捨て領域
Ｃ１，Ｃ２…切断ライン
３７…捨てスペーサ
３８…第１の捨てスペーサ支持層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix type liquid crystal cell and a liquid crystal cell assembly using a thin film transistor (hereinafter referred to as TFT) as an active element.
[0002]
[Prior art]
An active matrix type liquid crystal cell using TFT as an active element supplies a plurality of pixel electrodes arranged in a matrix, a plurality of TFTs respectively connected to the plurality of pixel electrodes, and a gate signal to the plurality of TFTs. A first substrate provided with a plurality of gate wirings, a plurality of data wirings for supplying data signals to the plurality of TFTs, and a second substrate provided with a counter electrode facing the plurality of pixel electrodes Through a frame-shaped sealing material that is provided so as to surround a display area in which the pixel electrodes are arranged in a matrix, and in which a liquid crystal injection port is formed on a side different from the lead-out side of the gate wiring and the data wiring. Are joined together.
[0003]
The liquid crystal cell is formed as a liquid crystal display element by injecting liquid crystal from the liquid crystal injection port into a region surrounded by the frame-shaped sealing material between the first and second substrates and sealing the injection port. The distance between the first and second substrates is a plurality of display areas arranged at a predetermined pitch in the display area in order to set the liquid crystal layer thickness of the liquid crystal display element to a predetermined value. It is regulated by the inner spacer and the gap material mixed in the frame-shaped sealing material.
[0004]
[Problems to be solved by the invention]
In the active matrix type liquid crystal cell, the portion of the first substrate corresponding to the frame-shaped sealing material through which the gate wiring and the data wiring pass is raised, whereas the frame-shaped seal Since there is no bulge in the vicinity of the liquid crystal injection port formed on the side different from the gate wiring and data wiring leading side of the material, the seal portion regulated by the gap material mixed in the frame-shaped sealing material Of the substrate intervals, the substrate interval in the vicinity of the liquid crystal injection port is smaller than the substrate interval on the gate wiring and data wiring outlet side, and the region in the vicinity of the liquid crystal injection port of the substrate is bent and deformed in the cell interior direction. As a result, the liquid crystal inlet is crushed.
[0005]
On the other hand, the liquid crystal layer thickness of the liquid crystal display element is determined by a gap between alignment films respectively provided on the innermost surfaces of the first substrate and the second substrate of the liquid crystal cell (hereinafter referred to as an inter-substrate gap). It is desired to make the gap between the substrates as narrow as possible in order to reduce the thickness of the liquid crystal layer of the liquid crystal display element and increase the response speed.
[0006]
In that case, the liquid crystal cell provided with the color filter provided corresponding to the display area on the inner surface of one of the first and second substrates has a gap between the substrates in the seal portion as compared with the gap between the substrates in the display area. Since the gap is much larger, the height of the liquid crystal injection port can be sufficiently secured even if the gap between the substrates in the display area is narrowed.
[0007]
However, a liquid crystal cell that does not include a color filter has a small difference between the inter-substrate gap in the display area and the inter-substrate gap in the seal portion. Therefore, if the inter-substrate gap in the display area is narrowed, the height of the liquid crystal inlet is increased. It becomes as small as the gap between the substrates in the display area.
[0008]
In the conventional active matrix liquid crystal cell, as described above, among the substrate intervals of the seal portion, the substrate interval in the vicinity of the liquid crystal injection port is smaller than the substrate interval on the lead-out side of the gate wiring and the data wiring, Since the liquid crystal inlet is crushed, the height of the liquid crystal inlet is further reduced.
[0009]
Therefore, the active matrix type narrow gap liquid crystal cell without a conventional color filter has an extremely small height of the liquid crystal injection port. Therefore, it takes time to inject the liquid crystal into the liquid crystal cell, and the liquid crystal display element is manufactured. Increases costs.
[0010]
An object of the present invention is to provide an active matrix type liquid crystal cell in which the liquid crystal inlet is not crushed and an aggregate thereof.
[0011]
[Means for Solving the Problems]
  The liquid crystal cell of the present invention includes a plurality of pixel electrodes arranged in a matrix, a plurality of thin film transistors connected to the plurality of pixel electrodes, a plurality of gate wirings for supplying a gate signal to the plurality of thin film transistors, A first substrate provided with a plurality of data wirings for supplying data signals to the plurality of thin film transistors; a second substrate provided with a counter electrode facing the plurality of pixel electrodes; and the gate wiring and data On a different side from the lead-out side of the wiring, Formed in a shape with its side part partially missingA frame-shaped sealing material having a liquid crystal injection port and surrounding a display area in which the plurality of pixel electrodes are arranged in a matrix between the first and second substrates; and the first and second substrates A plurality of display area spacers provided at a predetermined pitch in the display area of any one substrate, and the display area of the one substrateFrame-shaped sealing material formed aroundAnd an auxiliary spacer provided at least in the vicinity of the liquid crystal injection port, and the first and second substrates are spaced apart from each other by the plurality of display area spacers and the auxiliary spacers. And is joined via the frame-shaped sealing material.
[0012]
  In this liquid crystal cell, a first substrate provided with a pixel electrode, a TFT, a gate wiring and a data wiring, and a second substrate provided with a counter electrode are different from the lead-out side of the gate wiring and the data wiring. On the side, In a shape with the side part partially missingA plurality of displays provided in the display area of either one of the substrates, wherein the liquid crystal injection holes are joined via a frame-shaped sealing material formed with a gap between the first and second substrates. In-area spacer and the display area of the one substrateFrame-shaped sealing material formed aroundThe liquid crystal injection port can be prevented from being crushed because it is regulated by an auxiliary spacer provided at least in the vicinity of the liquid crystal injection port in the outer region.
[0013]
  That is, the liquid crystal cell of the present invention has a frame-shaped sealing material that joins the first substrate provided with the pixel electrode, the TFT, the gate wiring and the data wiring, and the second substrate provided with the counter electrode.A part of itThe frame-shaped sealing material positioned in the vicinity of the formed liquid crystal injection portOn the outsideBy providing an auxiliary spacer, the liquid crystal injection port is prevented from being crushed.
[0014]
  In the liquid crystal cell of the present invention,The liquid crystal injection port formed by partially missing the side portion of the frame-shaped sealing material is formed in a shape in which both ends of the missing portion of the frame-shaped sealing material protrude outside the frame-shaped sealing material.The auxiliary spacer isThe outside of the frame-shaped sealing material, the portion where the frame-shaped sealing material protrudes outwardOr provided at a predetermined pitch along the entire circumference of the region excluding the liquid crystal inlet of the frame-shaped sealing material.
[0015]
Further, the plurality of display area spacers are provided corresponding to the plurality of TFTs provided on the first substrate, respectively, and a portion corresponding to the auxiliary spacer of the first substrate is the thickest portion of the TFT. A first auxiliary spacer support layer having the same stacked structure as the first substrate, and an inner surface of a portion of the second substrate corresponding to the spacer in the display area on a portion corresponding to the auxiliary spacer of the second substrate. Preferably, a second auxiliary spacer support layer having the same height is formed.
[0016]
Further, the liquid crystal cell assembly of the present invention has a plurality of substrate regions to be the first substrate of the liquid crystal cell, and a plurality of pixel electrodes arranged in a matrix in each of the plurality of substrate regions, A plurality of TFTs respectively connected to the plurality of pixel electrodes; a plurality of gate wirings for supplying gate signals to the plurality of TFTs; and a plurality of data wirings for supplying data signals to the plurality of TFTs. A second substrate having a substrate material and a plurality of substrate regions to be the second substrate of the liquid crystal cell, and each of the plurality of substrate regions is provided with a counter electrode facing the plurality of pixel electrodes. A liquid crystal injection port is provided in a side portion different from the plate material and a side where the gate wiring and the data wiring are led out, and the plurality of substrate regions are interposed between the plurality of substrate regions of the first and second substrate materials. The pixel electrode is a matrix. A plurality of frame-shaped sealing materials provided so as to surround the display areas arranged in a square shape, and a predetermined pitch within the display areas of the plurality of substrate regions of the first and second substrate materials A plurality of spacers in the display area, and a spacer disposed outside the plurality of substrate regions of the one substrate material and in front of the liquid crystal inlets of the plurality of frame-shaped sealing materials. The distance between the first and second substrate members is regulated by the plurality of display area spacers and the discard spacers, and the first and second substrate members are joined via the plurality of frame-shaped sealing members. The liquid crystal cell aggregate is separated into individual liquid crystal cells by separating the first and second substrate materials for each of the plurality of substrate regions.
[0017]
This liquid crystal cell assembly includes a first substrate material in which pixel electrodes, TFTs, gate wirings and data wirings are provided in a plurality of substrate regions, respectively, and a second substrate in which counter electrodes are provided in the plurality of substrate regions. The plurality of substrate regions with the plate material are joined through a frame-shaped sealing material in which a liquid crystal injection port is formed on a side portion different from the side where the gate wiring and the data wiring are led out. And a distance between the second substrate material, a plurality of display area spacers provided in a display area of the plurality of substrate regions of any one of the substrate materials, and the plurality of substrate regions of the one substrate material, respectively. The liquid crystal injection port can be prevented from being crushed because it is regulated by the spacers disposed on the outside in front of the liquid crystal injection ports of the plurality of frame-shaped sealing materials.
[0018]
That is, in the liquid crystal cell assembly of the present invention, the first substrate material in which the pixel electrode, the TFT, the gate wiring, and the data wiring are provided in each of the plurality of substrate regions, and the counter electrode is provided in each of the plurality of substrate regions. An auxiliary spacer is provided in the vicinity of the liquid crystal injection port formed in the plurality of frame-shaped sealing materials for joining the plurality of substrate regions to the second substrate, respectively, so that the liquid crystal injection port is not crushed. It is a thing.
[0019]
  In the liquid crystal cell assembly of the present invention,Preferably, each of the first and second substrate materials further includes an auxiliary spacer provided at least in the vicinity of the liquid crystal injection port in a region outside the display area of the substrate region. .
  The plurality of display area spacers are provided corresponding to the plurality of TFTs provided on the first substrate material, respectively, and a portion of the TFT corresponding to the discard spacer of the first substrate material is provided. A first discarded spacer support layer having the same stacked structure as the thickest portion is formed, and a portion corresponding to the discarded spacer of the second substrate material corresponds to the spacer in the display area of the second substrate. Preferably, a second discarded spacer support layer is formed that is as high as the inner surface of the region.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
1 to 6 show a first embodiment of a liquid crystal cell according to the present invention. FIG. 1 is a plan view of a part of the liquid crystal cell. FIG. 2 is an enlarged sectional view of one pixel portion of the liquid crystal cell. 3 is an enlarged sectional view taken along line III-III in FIG. 1, FIG. 4 is an enlarged sectional view taken along line IV-IV in FIG. 1, FIG. 5 is an enlarged sectional view taken along line V-V in FIG. It is an expanded sectional view which follows the VI-VI line of FIG.
[0021]
This liquid crystal cell is an active matrix type liquid crystal cell used for a liquid crystal display element for a field sequential liquid crystal display device. As shown in FIGS. 1 to 6, a pair of transparent members joined via a frame-shaped sealing material 32. Among the substrates 1 and 2, a plurality of transparent pixel electrodes 3 arranged in a matrix on a first substrate, for example, the inner surface of the rear substrate 1, and a plurality of pixel electrodes 3 respectively connected to the plurality of pixel electrodes 3. TFT 4, a plurality of gate wirings 12 for supplying gate signals to the plurality of TFTs 4, a plurality of data wirings 14 for supplying data signals to the plurality of TFTs 4, and one end edge and one side edge of the substrate 1 A plurality of gate wiring terminals 13 and data wiring terminals 15 respectively formed are provided, and the plurality of the plurality of gate wiring terminals 13 and the data wiring terminals 15 are formed on the inner surface of the second substrate, that is, the front substrate 2 that is a display viewing side. A single transparent transparent electrode 25 facing the pixel electrode 3, and a light shielding film 26 corresponding to a region between the plurality of pixel portions where the plurality of pixel electrodes 3 and the counter electrode 25 face each other. Is provided.
[0022]
In FIG. 1, for convenience, the pixel electrode 3 and the TFT 4 are greatly exaggerated, but the pixel electrode 3 and the TFT 4 are arranged at a pitch of 100 μm to 300 μm.
[0023]
As shown in FIG. 2, the TFT 4 includes a gate electrode 5 formed on the surface of the rear substrate 1, a transparent gate insulating film 6 formed over the entire substrate covering the gate electrode 5, and the gate insulation. An i-type semiconductor film 7 formed on the film 6 so as to face the gate electrode 5, a blocking insulating film 8 provided on the channel region of the i-type semiconductor film 7, and the i-type semiconductor film 7 The source electrode 10 and the drain electrode 11 are formed on both side portions of the first electrode 10 through the n-type semiconductor film 9.
[0024]
The gate wiring 12 is formed on the rear substrate 1 so as to be along one side of each pixel electrode row. One end of the gate wiring 12 is arranged at one end edge of the rear substrate 1. The gate electrode 5 of the TFT 4 is connected to the formed plurality of gate wiring terminals 12, and is formed integrally with the gate wiring 12 corresponding to the TFT 4.
[0025]
The gate electrode 5 and the gate wiring 11 are formed of a low-resistance aluminum-based alloy film, and are omitted in the drawing, but the surface thereof is anodized except for the portion that becomes the gate wiring terminal 12. ing.
[0026]
The gate electrode 5 and the gate wiring 12 are formed to have a very thin film thickness of 0.23 μm in order to reduce the level difference from the surface of the substrate 2. The gate insulating film 6 is made of a silicon nitride film having a thickness of 0.25 μm.
[0027]
The i-type semiconductor film 7 of the TFT 4 is made of an i-type amorphous silicon film having a thickness of 0.05 μm, and the blocking insulating film 8 is made of a silicon nitride film having a thickness of 0.10 μm. The n-type semiconductor film 9 is made of an n-type amorphous silicon film having a thickness of 0.025 μm.
[0028]
On the other hand, the data line 14 is formed on the gate insulating film 6 along one side of each pixel electrode row, and one end of the data line 14 is one side edge of the rear substrate 1. Are connected to a plurality of data wiring terminals 15 arranged in a portion.
[0029]
The data wiring 14 is formed of the same metal film as the source electrode 10 and the drain electrode 11 of the TFT 4 and is integrally connected to the drain electrode 11 of the TFT 4.
[0030]
In FIG. 2, the source electrode 10, the drain electrode 11, and the data wiring 14 of the TFT 4 are shown as a single layer film, but the source electrode 10, the drain electrode 11, and the data wiring 14 are connected to the n-type semiconductor film 9. A chromium film which is a contact layer of the aluminum alloy film, and an aluminum alloy film formed thereon.
[0031]
A data signal for accumulating charges corresponding to image data in the pixel capacitance formed between the pixel electrode 3 and the counter electrode 25 flows through the TFT 4 through the data wiring 14. In the embodiment, in order to minimize the potential drop of the data signal due to the resistance of the data line 14, the source and drain electrodes 10 and 11 of the data line 14 and the TFT 4 are formed with the film thickness of the gate line 12 (0.23 μm). The film thickness is 0.425 μm, which is sufficiently thicker than
[0032]
On the other hand, the pixel electrode 3 is formed on the gate insulating film 6, and these pixel electrodes 3 are connected to the source electrode 10 of the TFT 4 at the end of one side edge thereof. The pixel electrode 3 is made of an ITO film having a thickness of 0.05 μm.
[0033]
An overcoat insulating film 16 made of a silicon nitride film having a thickness of 0.20 μm and having openings in portions corresponding to the plurality of pixel electrodes 3 is provided on the inner surface of the rear substrate 1 over the entire substrate. An alignment film 17 made of a polyimide film having a thickness of 0.04 μm is provided on the overcoat insulating film 16 over almost the entire region surrounded by the frame-shaped sealing material 32.
[0034]
Further, on the inner surface of the arrangement edge of one of the gate wiring terminals 13 and the data wiring terminals 15 of the rear substrate 1 (in this embodiment, one side edge where the data wiring terminals 15 are arranged). Is provided with a counter electrode terminal 18 corresponding to the counter electrode 25 provided on the inner surface of the rear substrate, and on the inner surface of the outer region of the seal portion corresponding to the frame-shaped sealing material 32 of the rear substrate 1. A cross electrode 19 formed in connection with the counter electrode terminal 18 is provided.
[0035]
The frame-shaped sealing material 32 surrounds the display area where the plurality of pixel electrodes 3 are arranged in a matrix between the rear substrate 1 and the front substrate 2 with a predetermined space. The frame-shaped sealing material 32 is formed in a shape in which each corner is obliquely chamfered.
[0036]
As shown in FIG. 1, the cross electrode 19 is provided in a region outside the chamfered corner portion corresponding to the substrate edge portion on which the counter electrode terminal 18 of the frame-shaped sealing material 32 is provided.
[0037]
The cross electrode 19 is a single layer film made of the same metal film as the thin gate wiring 12 of the gate wiring 12 and the data wiring 14 (aluminum alloy film having a thickness of 0.23 μm), The cross electrode 19 is connected to the counter electrode terminal 18 through a lead portion 20 formed integrally with the cross electrode 19.
[0038]
As shown in FIG. 3, the gate wiring terminal 13 is a laminated film in which an upper film 13b made of the same metal film as the data wiring 14 is formed on a lower film 13a made of the same metal film as the gate wiring 12. The counter electrode terminal 18 is also made of the same laminated film as the gate wiring terminal 13. Further, as shown in FIG. 4, the data wiring terminal 15 is a single layer film made of the same metal film as the data wiring 14.
[0039]
The gate insulating film 6 has openings for exposing the lower layer film 13a of the gate wiring terminal 13, the lower layer film (not shown) of the counter electrode terminal 18, and the cross electrode 19, respectively. The overcoat insulating film 16 has openings for exposing the upper layer film 13b of the gate wiring terminal 13, the upper layer film (not shown) of the counter electrode terminal 18, the cross electrode 19 and the data wiring terminal 15, respectively. Is provided.
[0040]
Further, a seal portion corresponding to the frame-shaped sealing material 32 on the inner surface of the rear substrate 1 has a side portion different from the lead-out side of the gate wiring 12 and the data wiring 14 of the frame-shaped sealing material 32, for example, data wiring A seal portion spacer 29 to be described later is supported over the entire circumference excluding a region in the vicinity of the liquid crystal injection port 33 formed by partially missing a side portion opposite to the side portion along the arrangement edge portion of the terminal 15. Sealing spacer support layers 21, 22, and 23 are formed at the same pitch as the gate wiring 11 and the data wiring 13.
[0041]
Of the seal spacer support layers 21, 22, and 23, the spacer support layer 21 where the gate wiring 12 passes is formed corresponding to each of the plurality of gate wirings 12, and the data wiring 14 passes therethrough. The partial seal portion spacer support layer 22 is formed corresponding to each of the plurality of data wirings 14.
[0042]
That is, the seal portion spacer support layer 21 through which the gate wiring 12 passes is formed on the gate wiring 12, the gate insulating film 6, and the gate wiring 12 on the gate insulating film 6, as shown in FIG. The i-type semiconductor film 7a, the blocking insulating film 8a, the n-type semiconductor film 9a, the pseudo electrode 21a, and the overcoat insulating film 16 which are laminated in correspondence with each other, and the overcoat insulating film 16 pass through the data wiring 14. As shown in FIG. 4, the spacer support layer 22 is formed on the surface of the substrate 2 in correspondence with the pseudo electrode 22 a formed below the data wiring 14, the gate insulating film 6, and the gate insulating layer. An i-type semiconductor film 7a, a blocking insulating film 8a and an n-type semiconductor film 9a formed on the film 6 so as to correspond to the pseudo electrode 22a; It is made up of serial overcoat insulating film 16 Metropolitan.
[0043]
On the other hand, the seal spacer support layer 23 where the gate line 12 and the data line 14 do not pass is formed on the surface of the substrate 2 so as to correspond to the bottom of the data line 14 as shown in FIG. 1 pseudo electrode 23a, the gate insulating film 6, and the i-type semiconductor film 7a, the blocking insulating film 8a, and n formed on the gate insulating film 6 so as to correspond to the first pseudo electrode 23a. The type semiconductor film 9a and the second pseudo electrode 23b, and the overcoat insulating film 16 are included.
[0044]
The pseudo electrode 21a of the seal portion spacer support layer 21 where the gate wiring 12 passes and the second pseudo electrode 23b of the seal portion spacer support layer 23 where the wirings 12 and 14 do not pass are respectively provided. The dummy electrode 22a of the seal portion spacer support layer 22 in the portion through which the data wire 14 passes and the seal portion spacer support layer in the portion through which the wires 12 and 14 do not pass are formed of the same metal film as the data wire 14. Each of the first pseudo electrodes 23a is formed of the same metal film as that of the gate wiring 12, and the i-type semiconductor film 7a, the blocking insulating film 8a, and the n-type of the spacer support layers 21, 22, and 23 are formed. The semiconductor film 9 a is formed of the same film as the i-type semiconductor film 7, the blocking insulating film 8, and the n-type semiconductor film 9 of the TFT 4. There.
[0045]
As described above, each of the seal portion spacer support layers 21, 22, and 23 has the same laminated structure as the cross-sectional structure including the overcoat insulating film 16 of the thickest portion of the TFT 4. The height of the upper surface of the partial spacer support layers 21, 22, and 23 is the same as the height of the upper surface of the overcoat insulating film 16 in the thickest portion of the TFT 4.
[0046]
The pseudo electrode 21a of the seal portion spacer support layer 21 where the gate wiring 12 passes is formed integrally with the upper layer film 13b of the gate wiring terminal 13 and the portion where the data wiring 14 passes. The pseudo electrode 22a of the seal portion spacer support layer 22, the first and second pseudo electrodes 23a and 23b of the seal portion spacer support layer 23 where the wirings 12 and 14 do not pass, and the seal portion spacer support layers 21, The i-type semiconductor film 7a, the blocking insulating film 8a, and the n-type semiconductor film 9a of 22 and 23 are formed corresponding to the seal portion.
[0047]
Further, as shown in FIG. 1, an auxiliary spacer 30 described later is supported on the inner surface of the rear substrate 1 so as to be positioned in the vicinity of the liquid crystal injection port 33 formed in the frame-shaped sealing material 32. For this purpose, a first auxiliary spacer support layer 24 is formed.
[0048]
The first auxiliary spacer support layer 24 is provided on both sides of the liquid crystal injection port 33 in a region outside the seal portion corresponding to the frame-shaped sealing material 32 and as close as possible to the liquid crystal injection port 33. ing. The first auxiliary spacer support layer 24 is formed in a shape having a vertical width and a horizontal width that are approximately the same as the width of the seal portion.
[0049]
As shown in FIG. 6, the first auxiliary spacer support layer 24 is formed on the first pseudo electrode 24 a formed on the surface of the rear substrate 1, the gate insulating film 6, and the gate insulating film 6. The i-type semiconductor film 7a, the blocking insulating film 8a, the n-type semiconductor film 9a, the second pseudo electrode 24b, and the overcoat insulating film 16, which are stacked on the first pseudo electrode 24a. The pseudo-alignment film 17a is formed on the overcoat insulating film 16 so as to correspond to the first pseudo electrode 24a.
[0050]
The first pseudo electrode 24a of the first auxiliary spacer support layer 24 is formed of the same metal film as the gate wiring 12, and the second pseudo electrode 24b is formed of the same metal film as the data wiring 14, The i-type semiconductor film 7b, the blocking insulating film 8b, and the n-type semiconductor film 9b are formed of the same film as the i-type semiconductor film 7, the blocking insulating film 8, and the n-type semiconductor film 9 of the TFT 4, and the pseudo alignment film 17a. Is formed of a polyimide film having the same thickness as that of the alignment film 17 provided in a region surrounded by the frame-shaped sealing material 32.
[0051]
That is, the first auxiliary spacer support layer 24 has the same laminated structure as the cross-sectional structure including the overcoat insulating film 16 and the alignment film 17 in the thickest portion of the TFT 4. The height of the upper surface of the support layer 24, that is, the surface of the pseudo alignment film 17 a is the same as the height of the surface of the alignment film 17 in the thickest portion of the TFT 4.
[0052]
On the other hand, the light shielding film 26 provided on the inner surface of the rear substrate is formed on the rear substrate surface, and the counter electrode 25 is formed on the inner surface of the rear substrate so as to cover the light shielding film 26.
[0053]
2 and 3, the light shielding film 26 is shown as a single layer film. This light shielding film 26 is composed of a chromium oxide film formed on the rear substrate surface and a chromium film formed thereon. The film thickness is a laminated film having a thickness of 0.17 μm.
[0054]
The counter electrode 25 is made of an ITO film having a film thickness of 0.14 μm. The film thickness of the counter electrode 25 is almost 0 over the counter electrode 25 and surrounded by the frame-shaped sealing material 32. An alignment film 27 made of a .04 μm polyimide film is provided.
[0055]
As shown in FIG. 1, the counter electrode 25 is formed in a rectangular film shape whose outer edge is located slightly inside the outer edge of the seal portion corresponding to the frame-shaped sealing material 32. The corner portion corresponding to the chamfered corner portion of the 24 frame-shaped sealing material 32 is a cross electrode connecting portion 25a that protrudes to the outside of the sealing portion.
[0056]
Further, the light shielding film 26 is formed in substantially the same shape as the outer shape of the region excluding the cross electrode connection portion 25a of the counter electrode 25. Therefore, the cross electrode connection portion 25a of the counter electrode 25 is formed on the rear substrate. It is formed directly on the surface.
[0057]
Further, on the inner surface of the rear substrate, a plurality of display area spacers 28 (see FIG. 2) respectively corresponding to the plurality of TFTs 4 provided in the display area of the rear substrate 1, and the rear substrate 1. A plurality of seal portion spacers 29 (see FIGS. 3 to 5) respectively corresponding to seal portion spacer support layers 21, 22, and 23 formed on the seal portion of the substrate, and both sides of the liquid crystal injection port 33 of the rear substrate 1 Auxiliary spacers 30 (see FIG. 6) respectively corresponding to the first auxiliary spacer support layers 24 formed in the above are provided.
[0058]
Each of the spacers 28, 29, and 30 is made of an insulating film, and the display area spacer 28 and the seal portion spacer 29 are formed in a column shape having an area slightly larger than the area of the blocking insulating film 8 of the TFT 4. The auxiliary spacer 30 is formed in a columnar shape having an area slightly smaller than the area of the first auxiliary spacer support layer 24 formed in a shape having a vertical width and a horizontal width comparable to the width of the seal portion. Yes.
[0059]
The plurality of seal portion spacers 29 respectively corresponding to the seal portion spacer support layers 21, 22, 23 are along the length direction of the seal portion spacer support layers 21, 22, 23 (width direction of the seal portion). The display area spacers 28 are provided at the same pitch.
[0060]
3 to 5, for convenience, the width of the frame-shaped sealing material 32 is shown to be reduced. However, the width of the seal portion corresponding to the frame-shaped sealing material 32 is 0.3 mm to 1.0 mm. As described above, the seal portion spacer 29 has the same pitch as the plurality of display area spacers 28 corresponding to the plurality of TFTs 4 arranged at a pitch of 100 μm to 300 μm, as described above. 23 are arranged in the length direction.
[0061]
Further, the display area spacer 28 and the seal portion spacer 29 are provided on the laminated film of the light shielding film 26 and the counter electrode 25, and the auxiliary spacer 30 is provided on the inner surface of the rear substrate. Are provided on the second auxiliary spacer support layer 31 formed corresponding to the formation region.
[0062]
The second auxiliary spacer support layer 31 includes a first spacer support film 31a formed of the same film (a laminated film of a chromium oxide film and a chromium film) as the light shielding film 26, and the counter electrode 25 on the first spacer support film 31a. And the second spacer support film 31b formed of the same film (ITO film) as the first auxiliary spacer support layer 31. Accordingly, the second auxiliary spacer support layer 31 is a spacer in the display area of the rear substrate. 28 and the inner surface of the region corresponding to the seal portion spacer 29 (the inner surface of the laminated film of the light shielding film 26 and the counter electrode 25).
[0063]
The second auxiliary spacer support layer 31 is formed in a shape having the same vertical and horizontal widths as the first auxiliary spacer support layer 24 provided on the inner surface of the rear substrate 1.
[0064]
In addition, the display area spacer 28 and the auxiliary spacer 30 are formed to have the same thickness, and the display area spacer 28 is substantially in the region surrounded by the frame-shaped sealing material 32 on the innermost surface of the rear substrate. A pseudo-alignment film 27 a made of a polyimide film having the same thickness as that of the alignment film 27 is formed on the auxiliary spacer 30, which is covered with the alignment film 27 provided over the entire region.
[0065]
On the other hand, the seal portion spacer 29 is a region surrounded by the frame-shaped sealing material 32 on the innermost surface of the rear substrate 1 and the alignment film 27 provided on the rear substrate, rather than the display area spacer 28. And the alignment film 17 provided over almost the entire area of the film.
[0066]
Then, the rear substrate and the rear substrate 1 are controlled by the display area spacer 28 and the seal portion spacer 29 so that the substrate interval of the display area and the substrate interval of the seal portion are regulated. The substrate spacing is regulated by the auxiliary spacer 30 and bonded via the frame-shaped sealing material 31, and the cross electrode 19 provided on the rear substrate 1 and the counter electrode 25 provided on the rear substrate. The cross electrode connection portion 25a is electrically connected via a cross material (not shown).
[0067]
In this liquid crystal cell, a sealing material 32 made of a thermosetting resin is printed on the inner surface of one of the pair of substrates 1 and 2 in a frame shape in which a portion that becomes the liquid crystal inlet 33 is omitted, After a cross material (not shown) made of a thermosetting resin mixed with conductive particles is printed on either the cross electrode 19 or the cross electrode connecting portion 25a of the counter electrode 25, the pair of substrates 1 and 2 Of the spacers 28, 29, 30 provided on the rear substrate, the plurality of display area spacers 28 and the plurality of seal portion spacers 29 are replaced with the plurality of TFTs 4 on the rear substrate 1. The auxiliary spacer 30 is brought into contact with the rear substrate 1 on both sides of the liquid crystal injection port 33 by bringing it into contact with the inner surface of the upper portion (surface of the alignment film 17) and the seal portion spacer support layers 21, 22, 23, respectively. In contact with the provided first auxiliary spacer support layer 24, the conductive particles in the cloth material are sandwiched between the cross electrode 19 and the cross electrode connecting portion 25a of the counter electrode 25, and in this state It is assembled by curing the sealing material 31 and the cloth material.
[0068]
In this case, in this liquid crystal cell, as described above, the seal portion spacer support layers 21, 22, and 23 have the same laminated structure as the cross-sectional structure including the overcoat insulating film 16 of the thickest portion of the TFT 4, The display area spacer 28 and the seal portion spacer 29 are formed on a laminated film of the light shielding film 26 and the counter electrode 25 provided on the inner surface of the rear substrate, and the display area spacer 28 is further formed. Then, the innermost surface of the rear substrate is covered with an alignment film 27 provided over almost the entire region surrounded by the frame-shaped sealing material 32, and the seal portion spacer 29 is more rear than the display area spacer 28. And the alignment film 27 provided on the innermost surface of the rear substrate 1 and the innermost surface of the rear substrate 1 surrounded by the frame-shaped sealing material 32. Since forming both film by a thickness fraction thicker the alignment film 17, substrate gap between the rear substrate and the rear substrate 1 d0Can be made uniform from the display area to the seal portion.
[0069]
In this liquid crystal cell, an auxiliary spacer 30 formed with the same thickness as the display area spacer 28 is provided adjacent to both sides of the liquid crystal injection port 33, and the auxiliary spacer on the inner surface of the rear substrate 1 is provided. The first auxiliary spacer support layer 31 having the same laminated structure as the cross-sectional structure including the overcoat insulating film 16 and the alignment film 17 of the thickest portion of the TFT 4 is formed in a portion corresponding to 30, and the inner surface of the rear substrate is formed. The portion corresponding to the auxiliary spacer 30 has the same height as the inner surface (the inner surface of the laminated film of the light shielding film 26 and the counter electrode 25) corresponding to the display area spacer 28 and the seal portion spacer 29 of the rear substrate. The second auxiliary spacer supporting layer 31 is formed, and the pseudo-alignment having the same film thickness as the alignment film 27 provided on the rear substrate is formed on the auxiliary spacer 30. Since the provided 27a, the by the auxiliary spacer 30, the substrate gap in the vicinity of the liquid crystal injection port 33, substrate gap d is restricted by the display area spacers 28 and the sealing portion spacer 290The liquid crystal injection port 33 can be prevented from being crushed.
[0070]
That is, the liquid crystal cell includes the rear substrate 1 provided with the pixel electrode 3, the TFT 4, the gate wiring 12 and the data wiring 14, and the rear substrate provided with the counter electrode 25, and the gate wiring 12 and the data wiring. 14 is joined via a frame-shaped sealing material 32 in which a liquid crystal injection port 33 is formed on a side portion different from the lead-out side, and the distance between the rear substrate 1 and the rear substrate 1 is set to the rear side. A plurality of display area spacers 28 provided in the display area of the substrate, a plurality of seal portion spacers 29 provided corresponding to the seal portion on the rear substrate, and the display area of the rear substrate Since the area is regulated by an auxiliary spacer 30 provided in the vicinity of the liquid crystal injection port 33 in the outer region of the substrate, the vicinity of the liquid crystal injection port 33 of the substrates 1 and 2 is bent and deformed in the cell inner direction. Said It never results in a collapse in the crystal injection port 33.
[0071]
Thus, the liquid crystal cell includes a frame-shaped sealing material that joins the rear substrate 1 provided with the pixel electrode 3, the TFT 4, the gate wiring 12 and the data wiring 14, and the rear substrate provided with the counter electrode 25. The auxiliary spacer 30 is provided in the vicinity of the liquid crystal injection port 33 formed in the liquid crystal injection port 32 so that the liquid crystal injection port 33 is not crushed. Since there is no crushing, the substrate spacing d0And the gap between the substrates (the gap between the alignment films 17 and 27 provided on the innermost surfaces of the pair of substrates 1 and 2, respectively) can be reduced.
[0072]
The inter-substrate gap d (see FIG. 2) of each pixel portion in the display area of the liquid crystal cell can be set to 1.55 μm, for example, by forming the display area spacer 28 to a thickness of 0.40 μm. it can.
[0073]
That is, as described above, the thickness of the gate electrode 5 of the TFT 4 provided on the inner surface of the rear substrate 1 of the liquid crystal cell of this embodiment is 0.23 μm, the thickness of the gate insulating film 6 is 0.25 μm, i The type semiconductor film 7 has a thickness of 0.05 μm, the blocking insulating film 8 has a thickness of 0.10 μm, the n-type semiconductor film 9 has a thickness of 0.025 μm, and the source and drain electrodes 10 and 11 have a thickness of 0. The overcoat insulating film 16 covering the TFT 4 has a thickness of 0.20 μm, and the alignment film 17 thereon has a thickness of 0.04 μm. Therefore, the overcoat insulation in the thickest portion of the TFT 4 is 425 μm. The thickness including the film 16 and the alignment film 17 is 1.32 μm.
[0074]
On the other hand, the display area spacer 28 is formed on a laminated film of a light shielding film 26 having a film thickness of 0.17 μm and a counter electrode 25 having a film thickness of 0.14 μm provided on the inner surface of the rear substrate. Further, since the display area spacer 28 is covered with an alignment film 27 having a thickness of 0.04 μm, the substrate distance d when the display area spacer 28 is formed to a thickness of 0.40 μm.0Becomes 2.07 μm.
[0075]
The inter-substrate gap d of each pixel portion in the display area is a gap between the alignment films 17 and 27 provided on the innermost surfaces of the pair of substrates 1 and 2, and the alignment film of the rear substrate 1. 17 is formed to a thickness of 0.04 μm on the pixel electrode 3 having a thickness of 0.05 μm provided on the gate insulating film 6 having a thickness of 0.25 μm. Since the film thickness is 0.04 μm on the counter electrode 25 having a film thickness of 0.14 μm, the substrate interval d0Is 2.07 μm as described above, the inter-substrate gap d of each pixel portion is 1.55 μm.
[0076]
As described above, when the display area spacer 28 is formed to a thickness of 0.40 μm, the seal portion spacer 29 is provided on the innermost surfaces of the pair of substrates 1 and 2 rather than the display area spacer 28. The auxiliary spacer 30 may be formed to have the same thickness as the in-display area spacer 28 (0.40 μm). By doing so, the substrate distance d between the rear substrate and the rear substrate 1 is set.0Is uniform from the display area to the seal portion, and the substrate interval in the vicinity of the liquid crystal injection port 33 is set to the substrate interval d of the display area.0The liquid crystal injection port 33 can be prevented from being crushed.
[0077]
Note that the substrate spacing d is as described above.0Is set to 2.07 μm, the cross electrode 19 having a film thickness of 0.23 μm formed on the inner surface of the rear substrate 1 with the same metal film as the gate wiring 12 and the film thickness provided on the inner surface of the rear substrate. Since the distance between the counter electrode 25 of 0.14 μm and the cross electrode connection portion 25a of the counter electrode 25 is 17 μm, the cross electrode 19 and the cross electrode connection portion 25a of the counter electrode 25 are electrically What is necessary is just to connect by the cross material which does not illustrate which mixed the property particle | grains.
[0078]
Moreover, in the liquid crystal cell of this embodiment, the plurality of display area spacers 28 are provided corresponding to the plurality of TFTs 4 provided in the display area on the inner surface of the rear substrate 1, respectively. The first auxiliary spacer support layer 24 having the same laminated structure as the cross-sectional structure including the overcoat insulating film 16 and the alignment film 17 of the thickest portion of the TFT 4 is provided at a portion corresponding to the auxiliary spacer 30 of the TFT 4 and the front substrate 2 on the inner surface corresponding to the auxiliary spacer 30, the inner surface of the region corresponding to the display area spacer 28 of the front substrate 2, that is, the inner surface of the laminated film of the light shielding film 26 and the counter electrode 25. Since the second auxiliary spacer support layer 31 is provided, the thickness of the auxiliary spacer 30 may be the same as the thickness of the spacer 28 in the display area. The display area spacer 28 and the auxiliary spacer 30 can be formed in the same process, and the first auxiliary spacer support layer 24 is formed by using the TFT 4, the overcoat insulating film 16 and the alignment film 17. Can be formed.
[0079]
Further, in this embodiment, the second auxiliary spacer support layer 31 is formed of the same film as the counter electrode 25 on the first spacer support film 31a formed of the same film as the light shielding film 26. Since the second spacer support film 31b is formed, the second auxiliary spacer support layer 31 can be formed by using the formation process of the light shielding film 26 and the counter electrode 25.
[0080]
The liquid crystal cell of this embodiment is, for example, for a homogeneous alignment type liquid crystal display element in which liquid crystal molecules are homogeneously aligned in one direction, and an alignment film 17 provided on the innermost surfaces of the pair of substrates 1 and 2, respectively. , 27 are aligned in parallel and in opposite directions.
[0081]
The liquid crystal display element injects liquid crystal into the liquid crystal cell (a region surrounded by the frame-shaped sealing material 32 between the pair of substrates 1 and 2) from the liquid crystal injection port 33 by a vacuum injection method. 33 and a polarizing plate are arranged on the outer surfaces of the pair of substrates 1 and 2 of the liquid crystal cell, respectively, and the display contrast is increased between one of the substrates and the polarizing plate on the substrate side. And a phase plate for widening the viewing angle.
[0082]
The liquid crystal cell is not limited to the homogeneous alignment type active matrix liquid crystal display element, but a TN (twisted nematic) type active matrix liquid crystal display element in which liquid crystal molecules are twisted aligned, or a ferroelectric liquid crystal or antiferroelectric. Liquid crystal cells for active matrix liquid crystal display elements using a conductive liquid crystal may be used, and not only liquid crystal display elements used for field sequential liquid crystal display devices, but also liquid crystal cells for active matrix liquid crystal display elements for displaying black and white images. Good.
[0083]
In the above embodiment, the auxiliary spacer 30 is provided outside the seal portion corresponding to the frame-shaped sealing material 32. However, the auxiliary spacer 30 is provided on both sides of the liquid crystal injection port 33 inside the seal portion. The liquid crystal injection port 33 may be provided on both the outer side and the inner side of the seal portion.
[0084]
Furthermore, in the said Example, the 1st auxiliary spacer support layer 24 of the back side board | substrate 1 and the 2nd auxiliary spacer support layer 31 of the back front board | substrate 2 are made into the vertical width | variety comparable as the width | variety of the said seal part, and The auxiliary spacer 30 is formed in a column shape having an area slightly smaller than the areas of the first and second auxiliary spacer support layers 24, 31. As in the display area spacer 28, a column having an area slightly larger than the area of the blocking insulating film 8 of the TFT 4 is formed, and a plurality of auxiliary spacers are formed in the regions on both sides of the liquid crystal inlet 33. You may arrange with the same pitch as the arrangement pitch of TFT4. In that case, it is preferable that the first and second auxiliary spacer support layers 24 and 31 are formed corresponding to the plurality of auxiliary spacers, respectively.
[0085]
7 and 8 show a second embodiment of the liquid crystal cell of the present invention. FIG. 7 is a plan view of a part of the liquid crystal cell, and FIG. 8 is an enlarged sectional view taken along line VIII-VIII in FIG. . 7 and 8, the same reference numerals are assigned to the same liquid crystal cells as those of the first embodiment described above, and the description thereof is omitted.
[0086]
In this liquid crystal cell, a plurality of auxiliary spacers 34 are provided at a predetermined pitch along the entire circumference of a region excluding the liquid crystal injection port 33 of the frame-shaped sealing material 32, and are provided in the liquid crystal cell of the first embodiment. In this embodiment, the seal portion spacer 29 is omitted. In this embodiment, the region S between the display area and the seal portion corresponding to the frame-shaped seal material 32 is extended over the entire region excluding the region corresponding to the liquid crystal injection port 33. The plurality of auxiliary spacers 34 are arranged at the same pitch as the arrangement pitch of the TFTs 4.
[0087]
As shown in FIG. 7, the inner surface of the rear substrate 1 of the liquid crystal cell corresponds to the liquid crystal injection port 33 in a region S between the display area and the seal portion corresponding to the frame-shaped sealing material 32. A plurality of first auxiliary spacer support layers 35 for supporting the plurality of auxiliary spacers 34 are provided at the same pitch as the arrangement pitch of the TFTs 4 over the entire area excluding the region to be processed.
[0088]
In FIG. 7, the pixel electrode 3 and the TFT 4 and the first auxiliary spacer support layer 35 are greatly exaggerated, but the arrangement pitch of the pixel electrode 3 and the TFT 4 is 100 μm to 300 μm, and the display area and the seal The width of the region S between the first portion and the second portion is 1 mm to 2 mm, and the first auxiliary spacer support layer 35 has a length direction and a width in the entire region excluding the region corresponding to the liquid crystal injection port 33 of the region S. They are arranged in a plurality of rows in the direction with a pitch of 100 μm to 300 μm.
[0089]
As shown in FIG. 8, the first auxiliary spacer support layer 35 is formed on the first pseudo electrode 35 a formed on the surface of the rear substrate 1, the gate insulating film 6, and the gate insulating film 6. The i-type semiconductor film 7a, the blocking insulating film 8a, the n-type semiconductor film 9a, the second pseudo electrode 35b, the overcoat insulating film 16, and the overcoat insulating film 16 laminated on the first pseudo electrode 35a. The alignment film 17 is formed on the coat insulating film 16.
[0090]
The first pseudo electrode 35a of the first auxiliary spacer support layer 35 is formed of the same metal film as that of the gate wiring 12, and the second pseudo electrode 35b is formed of the same metal film as that of the data wiring 14. The type semiconductor film 7b, the blocking insulating film 8b, and the n type semiconductor film 9b are formed of the same film as the i type semiconductor film 7, the blocking insulating film 8 and the n type semiconductor film 9 of the TFT 4.
[0091]
That is, the first auxiliary spacer support layer 35 has the same laminated structure as the cross-sectional structure including the overcoat insulating film 16 and the alignment film 17 in the thickest portion of the TFT 4. The height of the upper surface of the support layer 35 is the same as the height of the alignment film 17 surface in the thickest portion of the TFT 4.
[0092]
On the other hand, the light shielding film 26 and the counter electrode 25 provided on the inner surface of the rear substrate are formed in a rectangular film shape whose outer edge is positioned slightly inside the outer edge of the seal portion corresponding to the frame-shaped sealing material 32. In the laminated film of the light shielding film 26 and the counter electrode 25, a plurality of second spacers for supporting the plurality of auxiliary spacers 34 by portions corresponding to the plurality of first auxiliary spacer supporting layers 35, respectively. Two auxiliary spacer support layers 36 are formed.
[0093]
On the inner surface of the rear substrate, a plurality of display area spacers 28 (see FIG. 2) respectively corresponding to the plurality of TFTs 4 provided on the inner surface of the rear substrate 1 and the plurality of auxiliary spacers 34 are provided. The display area spacer 28 is formed on the laminated film of the light shielding film 26 and the counter electrode 25 as shown in FIG. 2, and the auxiliary spacer 34 is shown in FIG. Further, it is formed on the second auxiliary spacer support layer 36 made of a laminated film of the light shielding film 26 and the counter electrode 25.
[0094]
Further, the display area spacer 28 and the auxiliary spacer 34 are formed of the same insulating film in the shape of a column having the same thickness and having an area slightly larger than the area of the blocking insulating film 8 of the TFT 4. 28 and 34 are also covered with an alignment film 27 provided on the innermost surface of the rear substrate.
[0095]
The rear substrate 1 and the rear substrate 1 are separated from each other by a substrate distance d.0These are regulated by the plurality of display area spacers 28 and auxiliary spacers 34 and are joined via the frame-shaped sealing material 31.
[0096]
In this liquid crystal cell, a plurality of auxiliary spacers 34 having the same thickness as the spacers 28 in the display area are arranged at a predetermined pitch (TFT 4) along the entire circumference of the region excluding the liquid crystal injection port 33 of the frame-shaped sealing material 32. And a cross-sectional structure including the overcoat insulating film 16 and the alignment film 17 of the thickest portion of the TFT 4 in the portion corresponding to the auxiliary spacer 34 on the inner surface of the rear substrate 1. A first auxiliary spacer support layer 35 having a laminated structure is formed, and an inner surface (light shielding) of a region corresponding to the display area spacer 28 of the rear substrate is formed on a portion of the inner surface of the rear substrate corresponding to the auxiliary spacer 34. A second auxiliary spacer support layer 36 having the same height as the inner surface of the laminated film of the film 26 and the counter electrode 25 is formed, and the auxiliary spacer 34 is moved to the display area space. Since the substrate 28 is covered with the alignment film 27 in the same manner as the substrate 28, the substrate interval around the display area and the substrate interval near the liquid crystal injection port 33 are restricted by the display area spacer 28 by the plurality of auxiliary spacers 34. Substrate spacing d0The liquid crystal injection port 33 can be prevented from being crushed.
[0097]
Moreover, in the liquid crystal cell of this embodiment, the plurality of auxiliary spacers 34 are provided at a predetermined pitch along the entire periphery of the region excluding the liquid crystal injection port 33 of the frame-shaped sealing material 32. Therefore, the frame-shaped sealing material The substrate interval d of the seal portion corresponding to 32 is regulated by the display area spacer 28 by the plurality of auxiliary spacers 34.0Therefore, since it is not necessary to provide the seal spacer 29 as in the first embodiment, the manufacturing cost of the liquid crystal cell can be reduced.
[0098]
In this embodiment, the plurality of auxiliary spacers 34 are arranged and formed in the region S between the display area and the seal portion corresponding to the frame-shaped sealing material 32. An array may be formed outside the seal portion along the entire circumference of the region excluding the liquid crystal injection port 33, and the entire region excluding the liquid crystal injection port 33 may be formed both inside and outside the seal portion. An array may be formed along the circumference.
[0099]
In the liquid crystal cells of the first and second embodiments, the spacers 28 and 29 and the auxiliary spacers 30 in the display area and the seal portion are provided on the inner surface of the front substrate 2 provided with the counter electrode 25. However, the spacers 28, 29, and 30 may be provided on the inner surface of the rear substrate 1 on which the pixel electrode 3 and the TFT 4 are provided.
[0100]
FIG. 9 is a partial plan view showing an embodiment of the liquid crystal cell assembly of the present invention. The liquid crystal cell assembly of this embodiment is the same as that of the liquid crystal cell of the first embodiment shown in FIGS. It is an aggregate.
[0101]
This liquid crystal cell assembly includes a first substrate material 1A having a plurality of substrate regions 1a to be a first substrate (rear substrate) 1 of the liquid crystal cell, and a second substrate (front substrate) of the liquid crystal cell. And a plurality of frame-shaped sealing materials 32 provided between the plurality of substrate regions 1a and 2a of the substrate materials 1A and 2A, respectively. The liquid crystal cell aggregate is cut along the cutting line C1 indicated by a one-dot chain line in the drawing to separate the first substrate material 1A for each of the plurality of substrate regions 1a, The second substrate material 2A is cut along a cutting line C2 indicated by a two-dot chain line in the drawing and separated into the plurality of substrate regions 2a to be separated into individual liquid crystal cells.
[0102]
First, the first substrate material 1A will be described. The first substrate material 1A includes a plurality of substrate regions 1a to be the first substrate (rear substrate) 1 of the liquid crystal cell, and the substrate regions 1a. And a discarding area 1b that is finally disposed of and is discarded.
[0103]
In FIG. 9, the structure of the region surrounded by the frame-shaped sealing material 32 is omitted, but the inner surfaces of the plurality of substrate regions 1a of the first substrate material 1A are respectively shown in FIGS. As shown, a plurality of pixel electrodes 3 arranged in a matrix, a plurality of TFTs 4 respectively connected to the plurality of pixel electrodes 3, a plurality of gate wirings 12 for supplying gate signals to the plurality of TFTs 4, and Gate wiring terminal 13, a plurality of data wirings 14 and data wiring terminals 15 for supplying data signals to the plurality of TFTs 4, a counter electrode terminal 18 and a cross electrode 19, an overcoat insulating film 16, and the frame-shaped sealing material An alignment film 17 formed in a region surrounded by 32 is provided.
[0104]
The frame-shaped sealing material 32 is disposed between the first and second substrate materials 1A and 2A around a display area where the pixel electrodes 3 of the plurality of substrate regions 1a and 2a are arranged in a matrix. Each is provided so as to surround a predetermined space.
Further, the seal portion corresponding to the frame-shaped sealing material 32 of the plurality of substrate regions 1a of the first substrate material 1A is different from the lead-out side of the gate wiring 12 and the data wiring 14 of the frame-shaped sealing material 32. Over the entire circumference excluding a region near the liquid crystal injection port 33 formed by partially missing a side portion, for example, a side portion opposite to the side portion along the arrangement edge portion of the data wiring terminals 15, FIG. 5 are formed at the same pitch as that of the gate wiring 11 and the data wiring 13, and the frame-shaped sealing material is formed on the inner surface of the substrate region 1a. A first auxiliary spacer support layer 24 having the laminated structure shown in FIG. 6 is formed in the vicinity of the liquid crystal injection port 33 formed in the layer 32.
[0105]
Further, in FIG. 9, an imaginary line (two-dot chain line) is placed on the inner surface of the discard region 1b outside the plurality of substrate regions 1a of the first substrate material 1A, respectively, in front of the liquid crystal injection port 33. The first discard spacer support layer 38 for supporting the discard spacer 37 shown in FIG.
[0106]
Like the first auxiliary spacer support layer 24, the first discarded spacer support layer 38 has the same cross-sectional structure including the overcoat insulating film 16 and the alignment film 17 of the thickest portion of the TFT 4 shown in FIG. Therefore, the heights of the top surfaces of the first spacer spacer support layer 38 and the first auxiliary spacer support layer 24 are the same as the height of the surface of the alignment film 17 in the thickest portion of the TFT 4. The same.
[0107]
Next, the second substrate material 2A will be described. The second substrate material 2A is composed of a plurality of substrate regions 2a to be the second substrate (front substrate) 2 of the liquid crystal cell, and the substrate regions 2a. And a disposal area 2b that is finally disposed of and is discarded.
[0108]
As shown in FIGS. 1 to 6, a light shielding film 26 and a counter electrode 25 formed thereon are provided on the inner surfaces of the plurality of substrate regions 2a of the second substrate material 2A. On the laminated film of the light shielding film 26 and the counter electrode 25, a plurality of display area spacers 28 corresponding to the plurality of TFTs 4 and a plurality of spacers corresponding to the seal portion spacer support layers 21, 22, 23, respectively. And an alignment film 27 is formed in a region surrounded by the frame-shaped sealing material 32 so as to cover the display area spacer 28.
[0109]
Further, on the inner surfaces of the plurality of substrate regions 2a of the second substrate material 2A, the second auxiliary spacer support layer having the laminated structure shown in FIG. 6 is provided so as to correspond to the first auxiliary spacer support layer 24, respectively. An auxiliary spacer 30 corresponding to the first auxiliary spacer support layer 24 is provided thereon, and a pseudo-alignment film 27a is formed on the auxiliary spacer 30.
[0110]
In addition, on the inner surface of the discard region 2b outside the plurality of substrate regions 2a of the second substrate material 2A, although not shown, a second discard spacer support layer corresponding to the first discard spacer support layer 38 is provided. (Not shown) is formed, and the discard spacer 38 is provided thereon.
[0111]
Similar to the second auxiliary spacer support layer 31, the second discarded spacer support layer is a first spacer formed of the same film as the light shielding film 26 (a laminated film of a chromium oxide film and a chromium film). It is composed of a laminated film of a supporting film and a second spacer supporting film formed thereon by the same film (ITO film) as the counter electrode 25. Therefore, the second discarded spacer supporting layer and the first Each of the two auxiliary spacer support layers 31 has an inner surface (an inner surface of a laminated film of the light shielding film 26 and the counter electrode 25) corresponding to the display area spacer 28 and the seal portion spacer 29 of the first substrate material 1A. ) And the same height.
[0112]
Although the cross-sectional structure of the discard spacer 37 is not shown, the discard spacer 37 is formed in a column shape having the same shape as the auxiliary spacer 30 by the same insulating film as the display area spacer 28 and the auxiliary spacer 30. Also on 37, the same pseudo-alignment film as the pseudo-alignment film 27a formed on the auxiliary spacer 30 is formed.
[0113]
The intervals between the first and second substrate materials 1A and 1B are regulated by the plurality of display area spacers 28, the seal portion spacers 29, the auxiliary spacers 30, and the discard spacers 37, and the plurality of frames. It joins via the sealing material 32.
[0114]
This liquid crystal cell assembly includes a first substrate material 1A in which pixel electrodes 3, TFTs 4, gate wirings 12 and data wirings 14 are provided on a plurality of substrate regions 1a, respectively, and a light shielding film 26 on each of the plurality of substrate regions 2a. A liquid crystal injection port 33 is formed on each of the plurality of substrate regions 1a and 2a with the second substrate material 2A provided with the counter electrode 25 on a different side from the lead-out side of the gate wiring 12 and the data wiring 14. The first and second substrate materials 1A, 2A are spaced apart from each other by a plurality of display area spacers 28, seal portion spacers 29, and auxiliary spacers 30. Since it is regulated by the discard spacer 37, the auxiliary spacer 30 and the discard spacer 37 allow a substrate interval in the vicinity of the liquid crystal injection port 33 to be within the display area. Substrate distance is restricted by the pacer 28 d0The liquid crystal injection port 33 can be prevented from being crushed.
[0115]
The discard spacer 37 is provided in front of the liquid crystal injection port 33, but the first and second substrate materials 1A and 2A of the liquid crystal cell assembly are cut along the cutting lines C1 and C2. By cutting and separating into individual liquid crystal cells, the substrate materials 1A and 2A are removed together with the discarded areas 1b and 2b.
[0116]
Moreover, in the liquid crystal cell assembly of this embodiment, the plurality of display area spacers 28 are respectively provided on the plurality of TFTs 4 provided in the display area on the inner surface of the plurality of substrate regions 1a of the first substrate material 1A. The TFT 4 is provided in a portion corresponding to the auxiliary spacer 30 and the discard spacer 37 on the inner surface of the substrate region 1a of the first substrate material 1A and the inner surface of the discard region 1b outside the substrate region 1a. The first auxiliary spacer support layer 24 and the first discarded spacer support layer 38 having the same laminated structure as the cross-sectional structure including the overcoat insulating film 16 and the alignment film 17 of the thickest portion are provided, and the second substrate material 2B The portions corresponding to the auxiliary spacer 30 and the discard spacer 30a on the inner surfaces of the plurality of substrate regions 2a and the discard region 2b outside the substrate region 2a The second auxiliary spacer support layer 31 and the second auxiliary spacer support layer 31 (not shown) having the same height as the inner surface of the region corresponding to the display area spacer 28 of the substrate material 2 B, that is, the inner surface of the laminated film of the light shielding film 26 and the counter electrode 25. Since the discard spacer support layer is provided, the thickness of the auxiliary spacer 30 and the discard spacer 37 may be the same as the thickness of the display area spacer 28. Therefore, the display area spacer 28 and the auxiliary spacer 30 The discard spacer 37 can be formed in the same process, and the first auxiliary spacer support layer 24 and the first discard spacer support layer 38 are formed in the TFT 4, the overcoat insulating film 16 and the alignment film 17. Can be formed.
[0117]
Further, in this embodiment, the second auxiliary spacer support layer 31 and a first discarded spacer support layer (not shown) are made of a first spacer support film 31a formed of the same film as the light shielding film 26, and Since the second spacer support film 31b formed of the same film as the counter electrode 25 is formed thereon, the second auxiliary spacer support layer 31 and the first discarded spacer support layer are protected from the light shielding. The film 26 and the counter electrode 25 can be formed by using the formation process.
[0118]
In this embodiment, the first discarded spacer support layer 38 of the first substrate material 1A and the second discarded spacer support layer (not shown) of the second substrate material 2A correspond to the frame-shaped sealing material 32. The discard spacer 37 is formed in a column shape having an area slightly smaller than the areas of the first and second discard spacer support layers. However, like the display area spacer 28, the throwing spacer 30 is formed in a column shape having an area slightly larger than the area of the blocking insulating film 8 of the TFT 4, and a plurality of auxiliary spacers are provided. You may arrange in the area | region of the both sides of the injection hole 33 with the same pitch as the arrangement pitch of the said TFT4. In that case, it is preferable that the first and second auxiliary spacer support layers 24 and 31 are formed corresponding to the plurality of auxiliary spacers, respectively.
[0119]
In the liquid crystal cell assembly of the above embodiment, the spacers 28 and 29, the auxiliary spacers 30, and the discard spacers 37 in the display area and in the seal portion are used as the second substrate material 2A that becomes the front substrate 2 provided with the counter electrode 25. The spacers 28, 29, 30, and 37 may be provided on the inner surface of the first substrate material 1 </ b> A that becomes the rear substrate 1 on which the pixel electrode 3 and the TFT 4 are provided. .
[0120]
The liquid crystal cell assembly of the above embodiment is an assembly of the liquid crystal cells of the first embodiment shown in FIGS. 1 to 6, but the present invention has a frame as shown in FIGS. In the liquid crystal cell assembly of the second embodiment, the plurality of auxiliary spacers 34 are provided at a predetermined pitch along the entire circumference of the region excluding the liquid crystal inlet 33 of the seal member 32, thereby eliminating the seal portion spacer 29. Can also be applied.
[0121]
Further, the present invention can also be applied to an assembly of liquid crystal cells that do not include the auxiliary spacers 30 and 34 for preventing the liquid crystal injection port from being crushed. The substrate interval d in the vicinity of the inlet 33 is set to a substrate interval d regulated by the display area spacer 28.0The liquid crystal injection port 33 can be prevented from being crushed.
[0122]
【The invention's effect】
  The liquid crystal cell of the present invention includes a frame-shaped sealing material that joins a first substrate provided with a pixel electrode, a TFT, a gate wiring and a data wiring, and a second substrate provided with a counter electrode.A part of itLocated near the liquid crystal inlet formed,Outside the frame-shaped sealing materialSince the auxiliary spacer is provided, the liquid crystal injection port can be prevented from being crushed.
[0123]
  In the liquid crystal cell of the present invention,The liquid crystal injection port formed by partially missing the side portion of the frame-shaped sealing material is formed in a shape in which both ends of the missing portion of the frame-shaped sealing material protrude outside the frame-shaped sealing material.The auxiliary spacer isThe outside of the frame-shaped sealing material, the portion where the frame-shaped sealing material protrudes outwardThe auxiliary spacers are preferably provided at a predetermined pitch along the entire circumference of the region excluding the liquid crystal injection port of the frame-shaped sealing material. The substrate interval of the seal portion corresponding to the sealing material is regulated by the plurality of auxiliary spacers, and the spacer of the seal portion is omitted, so that the manufacturing cost of the liquid crystal cell can be reduced.
[0124]
Further, the plurality of display area spacers are provided corresponding to the plurality of TFTs provided on the first substrate, respectively, and a portion corresponding to the auxiliary spacer of the first substrate is the thickest portion of the TFT. Forming a first auxiliary spacer support layer having the same laminated structure as the inner surface of a region corresponding to the display area spacer of the second substrate on a portion corresponding to the auxiliary spacer of the second substrate; It is preferable to form a second auxiliary spacer support layer having the same height, and by doing so, the thickness of the auxiliary spacer is the same as the thickness of the spacer in the display area, and the spacer in the display area and the The auxiliary spacer can be formed in the same process, and the first auxiliary spacer support layer can be formed using the TFT forming process.
[0125]
In addition, the liquid crystal cell assembly includes a first substrate material in which a pixel electrode, a TFT, a gate wiring, and a data wiring are provided in a plurality of substrate regions, and a second substrate in which a counter electrode is provided in each of the plurality of substrate regions. Since the auxiliary spacers are provided in the vicinity of the liquid crystal injection holes formed in the plurality of frame-shaped sealing materials that respectively join the plurality of substrate regions to the substrate, the crushing of the liquid crystal injection holes is eliminated. be able to.
[0126]
  In the liquid crystal cell assembly of the present invention,Preferably, each of the first and second substrate materials further includes an auxiliary spacer provided at least in the vicinity of the liquid crystal injection port in a region outside the display area of the substrate region. .
  Also,The plurality of display area spacers are provided corresponding to the plurality of TFTs provided on the first substrate material, respectively, and the portion of the first substrate material corresponding to the discard spacer is the thickest of the TFTs. Forming a first discarded spacer supporting layer having the same laminated structure as the portion, and forming a portion of the second substrate material corresponding to the discarded spacer in a region corresponding to the display area spacer of the second substrate. It is preferable to form a second discard spacer support layer having the same height as the inner surface. By doing so, the thickness of the discard spacer is made equal to the thickness of the spacer in the display area, and the spacer in the display area is formed. And the discard spacer can be formed in the same process, and the first discard spacer support layer can be formed using the TFT formation process.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first embodiment of a liquid crystal cell of the present invention.
FIG. 2 is an enlarged cross-sectional view of one pixel portion of the liquid crystal cell.
3 is an enlarged cross-sectional view taken along line III-III in FIG.
4 is an enlarged cross-sectional view taken along line IV-IV in FIG.
FIG. 5 is an enlarged cross-sectional view taken along the line V-V in FIG.
6 is an enlarged cross-sectional view taken along line VI-VI in FIG.
FIG. 7 is a plan view showing a second embodiment of the liquid crystal cell of the present invention.
8 is an enlarged cross-sectional view taken along line VIII-VIII in FIG.
FIG. 9 is a partial plan view showing an embodiment of the liquid crystal cell assembly of the present invention.
[Explanation of symbols]
1, 2, ... Board
3. Pixel electrode
4 ... TFT
12 ... Gate wiring
13 ... Gate wiring terminal
14: Data wiring
15: Data wiring wiring terminal
17 ... Alignment film
24, 35 ... first auxiliary spacer support layer
25 ... Counter electrode
26: light shielding film
27 ... Alignment film
28 ... Space in display area
29 ... Seal spacer
30, 34 ... Auxiliary spacer
31, 36 ... first auxiliary spacer support layer
32 ... Frame-shaped sealing material
33 ... Liquid crystal injection port
1A: First substrate material
2A ... Second substrate material
1a, 2a ... substrate region
1b, 2b ... Discarded area
C1, C2 ... cutting line
37 ... Discard spacer
38 ... 1st discard spacer support layer

Claims (7)

マトリックス状に配列された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、
前記複数の画素電極に対向する対向電極が設けられた第２の基板と、
前記ゲート配線およびデータ配線の導出側とは異なる辺部に、その辺部を部分的に欠落させた形状に形成された液晶注入口を有し、前記第１と第２の基板間に、前記複数の画素電極がマトリックス状に配列する表示エリアを囲んで設けられた枠状シール材と、
前記第１と第２のいずれか一方の基板の前記表示エリア内に所定のピッチで設けられた複数の表示エリア内スペーサと、
前記一方の基板の前記表示エリアを囲んで形成された枠状シール材の外側の領域に少なくとも前記液晶注入口の近傍に位置させて設けられた補助スペーサとからなり、
前記第１と第２の基板が、その間隔を前記複数の表示エリア内スペーサと前記補助スペーサとにより規制され、前記枠状シール材を介して接合されていることを特徴とする液晶セル。A plurality of pixel electrodes arranged in a matrix, a plurality of thin film transistors respectively connected to the plurality of pixel electrodes, a plurality of gate wirings supplying gate signals to the plurality of thin film transistors, and a data signal to the plurality of thin film transistors A first substrate provided with a plurality of data wirings for supplying
A second substrate provided with a counter electrode facing the plurality of pixel electrodes;
A liquid crystal injection port formed in a shape in which the side portion is partially omitted is provided on a side portion different from the lead-out side of the gate wiring and the data wiring, and between the first and second substrates, A frame-shaped sealing material provided surrounding a display area in which a plurality of pixel electrodes are arranged in a matrix;
A plurality of display area spacers provided at a predetermined pitch in the display area of one of the first and second substrates;
An auxiliary spacer provided at least in the vicinity of the liquid crystal injection port in a region outside the frame-shaped sealing material formed surrounding the display area of the one substrate;
The liquid crystal cell, wherein the distance between the first and second substrates is regulated by the plurality of display area spacers and the auxiliary spacers, and is bonded via the frame-shaped sealing material. 枠状シール材の辺部を部分的に欠落させて形成された液晶注入口は、その枠状シール材の欠落させた部分の両端が、前記枠状シール材の外側に突出した形状に形成され、
補助スペーサは、枠状シール材の外側の、前記枠状シール材が外側に突出した部分の両側に設けられていることを特徴とする請求項１に記載の液晶セル。 The liquid crystal injection port formed by partially missing the side portion of the frame-shaped sealing material is formed in a shape in which both ends of the missing portion of the frame-shaped sealing material protrude outside the frame-shaped sealing material. ,
2. The liquid crystal cell according to claim 1 , wherein the auxiliary spacers are provided on both sides of a portion where the frame-shaped sealing material protrudes outward, outside the frame-shaped sealing material . 補助スペーサは、枠状シール材の液晶注入口を除く領域の全周に沿わせて所定ピッチで設けられていることを特徴とする請求項１に記載の液晶セル。  2. The liquid crystal cell according to claim 1, wherein the auxiliary spacers are provided at a predetermined pitch along the entire circumference of the region excluding the liquid crystal inlet of the frame-shaped sealing material. 複数の表示エリア内スペーサは、第１の基板に設けられた複数の薄膜トランジスタにそれぞれ対応させて設けられており、前記第１の基板の補助スペーサに対応する部分に、前記薄膜トランジスタの最も厚い部分と同じ積層構造の第１の補助スペーサ支持層が形成されるとともに、第２の基板の前記補助スペーサに対応する部分に、前記第２の基板の前記表示エリア内スペーサに対応する部分の内面と同じ高さの第２の補助スペーサ支持層が形成されていることを特徴とする請求項１〜３のいずれかに記載の液晶セル。  The plurality of display area spacers are provided corresponding to the plurality of thin film transistors provided on the first substrate, respectively, and the portion corresponding to the auxiliary spacer of the first substrate includes the thickest portion of the thin film transistor. A first auxiliary spacer supporting layer having the same laminated structure is formed, and a portion corresponding to the auxiliary spacer of the second substrate is the same as an inner surface of a portion corresponding to the display area spacer of the second substrate. The liquid crystal cell according to claim 1, wherein a second auxiliary spacer support layer having a height is formed. 液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板材と、
前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極に対向する対向電極が設けられた第２の基板材と、
前記ゲート配線およびデータ配線の導出側とは異なる辺部に液晶注入口を有し、前記第１と第２の基板材の間に、前記複数の基板領域の前記画素電極がマトリックス状に配列する表示エリアをそれぞれ囲んで設けられた複数の枠状シール材と、
前記第１と第２のいずれか一方の基板材の前記複数の基板領域の前記表示エリア内にそれぞれ所定のピッチで設けられた複数の表示エリア内スペーサと、前記一方の基板材の前記基板領域の外側に、前記枠状シール材の液晶注入口の前に位置させて設けられた捨てスペーサとからなり、
前記第１と第２の基板材が、その間隔を前記複数の表示エリア内スペーサと前記捨てスペーサとにより規制され、前記複数の枠状シール材を介して接合されていることを特徴とする液晶セル集合体。A plurality of substrate regions serving as a first substrate of a liquid crystal cell, a plurality of pixel electrodes arranged in a matrix in each of the plurality of substrate regions, and a plurality of thin film transistors respectively connected to the plurality of pixel electrodes A first substrate material provided with a plurality of gate wirings for supplying gate signals to the plurality of thin film transistors, and a plurality of data wirings for supplying data signals to the plurality of thin film transistors;
A second substrate material having a plurality of substrate regions to be the second substrate of the liquid crystal cell, and each of the plurality of substrate regions provided with a counter electrode facing the plurality of pixel electrodes;
A liquid crystal injection port is provided in a side portion different from the lead-out side of the gate wiring and the data wiring, and the pixel electrodes in the plurality of substrate regions are arranged in a matrix between the first and second substrate materials. A plurality of frame-shaped sealing materials provided to surround each display area;
A plurality of display area spacers provided at a predetermined pitch in the display area of the plurality of substrate areas of either the first or second substrate material, and the substrate area of the one substrate material And a waste spacer provided in front of the liquid crystal injection port of the frame-shaped sealing material,
The liquid crystal characterized in that the first and second substrate materials have their intervals regulated by the plurality of display area spacers and the discard spacers, and are bonded via the plurality of frame-shaped sealing materials. Cell aggregate. 第１、第２の基板材の一方の基板領域毎に、その基板領域の前記表示エリアの外側の領域の少なくとも前記液晶注入口の近傍に位置させて設けられた補助スペーサをさらに備えることを特徴とする請求項５に記載の液晶セル集合体。Each of the first and second substrate materials further includes an auxiliary spacer provided at least in the vicinity of the liquid crystal injection port in a region outside the display area of the substrate region. The liquid crystal cell assembly according to claim 5. 複数の表示エリア内スペーサは、第１の基板材に設けられた複数の薄膜トランジスタにそれぞれ対応させて設けられており、前記第１の基板材の捨てスペーサに対応する部分に、前記薄膜トランジスタの最も厚い部分と同じ積層構造の第１の捨てスペーサ支持層が形成されるとともに、第２の基板材の前記捨てスペーサに対応する部分に、前記第２の基板の前記表示エリア内スペーサに対応する領域の内面と同じ高さの第２の捨てスペーサ支持層が形成されていることを特徴とする請求項５に記載の液晶セル集合体。  The plurality of display area spacers are provided corresponding to the plurality of thin film transistors provided on the first substrate material, respectively, and the portion of the first substrate material corresponding to the discarded spacer is the thickest of the thin film transistors. A first discarded spacer support layer having the same laminated structure as the portion is formed, and a portion of the second substrate material corresponding to the discarded spacer is formed in a region corresponding to the display area spacer of the second substrate; 6. The liquid crystal cell assembly according to claim 5, wherein a second discarded spacer support layer having the same height as the inner surface is formed.
JP2001129866A 2001-04-26 2001-04-26 Liquid crystal cell and liquid crystal cell assembly Expired - Fee Related JP4092888B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001129866A JP4092888B2 (en) 2001-04-26 2001-04-26 Liquid crystal cell and liquid crystal cell assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001129866A JP4092888B2 (en) 2001-04-26 2001-04-26 Liquid crystal cell and liquid crystal cell assembly

Publications (2)

Publication Number Publication Date
JP2002328373A JP2002328373A (en) 2002-11-15
JP4092888B2 true JP4092888B2 (en) 2008-05-28

Family

ID=18978336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001129866A Expired - Fee Related JP4092888B2 (en) 2001-04-26 2001-04-26 Liquid crystal cell and liquid crystal cell assembly

Country Status (1)

Country Link
JP (1) JP4092888B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142997B1 (en) * 2005-01-18 2012-05-08 삼성전자주식회사 Color filter array panel and liquid crystal display including the same
JP2006220924A (en) * 2005-02-10 2006-08-24 Sony Corp Liquid crystal display device and method for manufacturing the same
JP4529932B2 (en) * 2006-03-30 2010-08-25 カシオ計算機株式会社 Liquid crystal cell assembly
JP5138298B2 (en) * 2007-07-11 2013-02-06 三菱電機株式会社 LCD panel
JP5840873B2 (en) 2011-06-14 2016-01-06 株式会社ジャパンディスプレイ Mother board

Also Published As

Publication number Publication date
JP2002328373A (en) 2002-11-15

Similar Documents

Publication Publication Date Title
KR101200258B1 (en) Mother array substrate for liquid crystal display device
TWI413828B (en) Liquid crystal display panel with improved display characteristics and mask used to fabricate the same
US7796231B2 (en) Liquid crystal display device with sealing material having spacer therein
TWI305853B (en) Vertical alignment liquid crystal display device
KR101458914B1 (en) Liquid Crystal Display
KR101031170B1 (en) Liquid crystal display device and process for manufacturing the same
US8212975B2 (en) Liquid crystal display device
JP4395612B2 (en) Liquid crystal display element
JPH112836A (en) Active matrix liquid crystal display device
JP5736895B2 (en) Horizontal electric field type liquid crystal display device
KR20090081265A (en) Thin film transistor array panel
JP4092888B2 (en) Liquid crystal cell and liquid crystal cell assembly
JP4092894B2 (en) Liquid crystal cell and assembly thereof
JP4092898B2 (en) Liquid crystal cell assembly
JPH11109370A (en) Liquid crystal display device
JP2007199339A (en) Liquid crystal device and electronic equipment
JP3397810B2 (en) Liquid crystal display
JPH06258650A (en) Liquid crystal display device
JP4096520B2 (en) Liquid crystal display element
JP4292829B2 (en) Liquid crystal display element
JP4036001B2 (en) Liquid crystal display element
JP4135344B2 (en) Liquid crystal display element
JP4792746B2 (en) Liquid crystal display element
KR20160090450A (en) Display device
JP2002350869A (en) Liquid crystal display element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees