JP4091354B2 - 電源供給装置及び電源供給方法 - Google Patents
電源供給装置及び電源供給方法 Download PDFInfo
- Publication number
- JP4091354B2 JP4091354B2 JP2002180322A JP2002180322A JP4091354B2 JP 4091354 B2 JP4091354 B2 JP 4091354B2 JP 2002180322 A JP2002180322 A JP 2002180322A JP 2002180322 A JP2002180322 A JP 2002180322A JP 4091354 B2 JP4091354 B2 JP 4091354B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- current
- power supply
- constant voltage
- load current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話やデジタルカメラ等のように多数の電源回路を使用する機器に適用する電源供給装置及び電源供給方法に関し、特に使用状態に応じて消費電流が大きく変動するような機器に適用する電源供給装置及び電源供給方法に関する。
【０００２】
【従来の技術】
近年、半導体の集積化が進み、機器の機能が増加すると共に、環境を考慮しての省電力化要求が更に増加してきている。このような背景から、機器が備える多数の機能ごとに最適な電源を配置することによって、各機能の所望の性能を得ると共に省電力化が図られてきた。このように、１つの機器の中に、該機器が有する各機能に応じた複数の直流定電圧回路を組み込むことは、今後更に増加していくと考えられる。
【０００３】
現在一般に使用されている直流定電圧回路には、過大な負荷電流から電源回路及び負荷回路自体を保護するために、保護回路が付加されていることが多い。多数の直流定電圧回路を備えることになると、直流定電圧回路ごとに過電流保護を行うことはもちろん必要であるが、各直流定電圧回路での消費電流がそれぞれ保護回路が作動する電流以下であっても、電源回路全体の消費電流が、各直流定電圧回路に電源供給を行う直流電源の電源容量や、各直流定電圧回路を集積した半導体チップの許容電流値を超えてしまう可能性が有った。
【０００４】
このような問題は、直流電源の電源容量を各直流定電圧回路の保護電流の総和に設定することで回避することができる。しかし、このようにすると、直流電源の電流容量が大きくなり過ぎて、機器で使用される最大電流以上の電流容量が必要になる場合が有り、使用することのない余分な電源容量を確保するためのスペースやコストの無駄が発生するという問題が有った。これに対して、直流電源の電源容量を機器使用時における最大電流に設定することにより、スペース及びコストを共に改善させることができる。
【０００５】
このため、直流定電圧回路ごとに過電流保護回路を設けると共に、直流電源の電流容量を機器で使用する最大電流に設定し、直流定電圧回路の前段で直流電源から出力される電流値を検出して、該検出した電流値が最大電流を超えると、機器の動作を停止するようにしたものが提案されていた。このような電源供給装置の例を図５に示す。
図５において、電源供給装置１００は、ｍ（ｍは、ｍ＞１の整数）個の直流定電圧回路Ｐ１〜Ｐｍを備えており、各直流定電圧回路Ｐ１〜Ｐｍにはそれぞれ過電流保護回路が設けられている。
【０００６】
直流定電圧回路Ｐ１〜Ｐｍの各入力端には、電源入力端子ＩＮに入力された電力がＰチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）Ｍａと抵抗Ｒａを介してそれぞれ供給されている。すなわち、直流定電圧回路Ｐ１〜Ｐｍの各消費電流の総和が抵抗Ｒａに流れる。初期状態において、抵抗Ｒａに流れる電流が小さい間は、コンパレータ１０１の非反転入力端に入力される電圧Ｖ１は反転入力端に入力される電圧Ｖ２よりも小さくなるように、抵抗Ｒｂ〜Ｒｆが設定されている。
【０００７】
コンパレータ１０１の出力端がロー（Ｌｏｗ）レベルで、ＰＭＯＳトランジスタＭａはオンし、抵抗Ｒａを介して各直流定電圧回路Ｐ１〜Ｐｍに電力が供給される。抵抗Ｒａに電流が流れると、コンパレータ１０１の入力電圧Ｖ２は次第に低下し、入力電圧Ｖ１よりも小さくなると、コンパレータ１０１の出力端はハイ（Ｈｉｇｈ）レベルになり、ＰＭＯＳトランジスタＭａはオフして遮断状態になる。
【０００８】
このとき、コンパレータ１０１の出力端から非反転入力端に接続されている帰還抵抗Ｒｂによって、入力電圧Ｖ１は入力電圧Ｖ２よりも大きくなり、ＰＭＯＳトランジスタＭａがオフ状態を保持するため、直流定電圧回路Ｐ１〜Ｐｍへの電流供給が遮断される。このような状態は、再度電源を投入するか、リセット回路（図示せず）等によってリセットされるまで継続される。このようにして、電源入力端子ＩＮに電源供給を行う直流電源（図示せず）や電源供給装置を形成する半導体チップの損傷及び直流定電圧回路Ｐ１〜Ｐｍに接続される各負荷の損傷を防ぐことができる。
【０００９】
【発明が解決しようとする課題】
しかし、このような電源供給装置１００では、過電流が流れるとＰＭＯＳトランジスタＭａが遮断状態になることから、直流定電圧回路Ｐ１〜Ｐｍに接続された各負荷への電源供給が停止し、該各負荷をなす機器が使用できなくなるという問題が有った。更に、該機器を最大電流で使用するケースは少なく、通常該機器は最大電流よりもかなり小さい電流しか消費していないため、ほとんど使用されることのない電力量を確保するために、無駄なスペースとコストがかかっていた。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、機器で使用される最大電流よりも小さい電流供給能力しか持たない電源や、機器で使用される最大電流よりも小さい電流許容量の半導体チップを使用できるようにし、機器で使用される電流がこのような電流許容量に達しても該機器の動作を継続させることができる電源供給装置及び電源供給方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る電源供給装置は、直流電源からの電源電圧から所定の定電圧を生成して対応する負荷に出力する複数の直流定電圧回路を備えた、複数の負荷に電源供給を行う電源供給装置において、
前記各直流定電圧回路から対応する負荷に出力されるそれぞれの電流を検出し、該検出した各電流値を示す信号をそれぞれ生成して出力する負荷電流検出回路部と、
該負荷電流検出回路部からの各出力信号が示すそれぞれの電流値から、前記各直流定電圧回路の出力電流の総和を算出し、該算出した電流の総和が所定値を超えると、前記各直流定電圧回路の出力電流の総和が該所定値以下になるように、前記各直流定電圧回路及び前記各負荷の動作制御を行う負荷電流制御回路部と、
を備え、
前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、対応する負荷が電流消費を停止している直流定電圧回路の動作を停止させるものである。
【００１３】
また、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、対応する負荷の状態に応じて、低消費電流で動作する低消費電流動作モードで作動することが可能な直流定電圧回路に対して該低消費電流動作モードで作動させるようにしてもよい。
【００１４】
また、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、所定のクロック信号が供給されている負荷の状態に応じて、該クロック信号の周波数を低下させることが可能な負荷に対して該クロック信号の周波数を低下させるようにしてもよい。
【００１５】
また、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、前記負荷の状態に応じて、消費電流を低減させることが可能な負荷に対して消費電流を低減させるようにしてもよい。
【００１６】
この場合、前記負荷は発光可能な負荷であり、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、発光する該負荷に対して、発光量を低減させることが可能な前記負荷の発光量を低減させるようにしてもよい。
【００１７】
具体的には、前記負荷電流制御回路部は、
前記負荷電流検出回路部からの各出力信号が示すそれぞれの電流値をディジタル信号に変換して出力する負荷電流処理回路と、
該負荷電流処理回路から出力された各信号から、前記各直流定電圧回路の出力電流の総和を算出し、該算出した電流の総和が所定値を超えると、前記各直流定電圧回路の出力電流の総和が該所定値以下になるように、前記各負荷に対して消費電流を低減させる負荷電流制御回路と、
からなり、
前記各直流定電圧回路、負荷電流検出回路部、及び負荷電流処理回路は、１つのＩＣに集積されて形成されるようにした。
【００１８】
また、前記各直流定電圧回路、負荷電流検出回路部及び負荷電流制御回路部は、１つのＩＣに集積されて形成されるようにしてもよい。
【００１９】
また、この発明に係る電源供給方法は、直流電源からの電源電圧から所定の定電圧を生成して対応する負荷に出力する複数の直流定電圧回路から各負荷に出力されるそれぞれの電流を検出し、該検出した各電流値を示す信号をそれぞれ生成して出力する負荷電流検出回路部と、該負荷電流検出回路部からの各出力信号が示すそれぞれの電流値から前記各直流定電圧回路及び前記各負荷の動作制御を行う負荷電流制御回路部とを備える電源供給装置の電源供給方法において、
前記負荷電流検出回路部で検出された各電流の総和を算出し、
算出した電流の総和が所定値を超えると、
対応する負荷が電流消費を停止している直流定電圧回路の動作を停止させ、
対応する負荷の状態に応じて、低消費電流で動作する低消費電流動作モードで作動することが可能な直流定電圧回路に対して該低消費電流動作モードで作動させ、
所定のクロック信号が供給されている負荷の状態に応じて、該クロック信号の周波数を低下させ、
前記負荷の状態に応じて、消費電流を低減させることが可能な負荷に対して消費電流を低減させるようにした。
【００２０】
具体的には、前記負荷は発光可能な負荷であり、前記算出した電流の総和が所定値を超えると、発光する該負荷に対して、発光量を低減させることが可能な前記負荷の発光量を低減させるようにした。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源供給装置の例を示したブロック図である。
図１において、電源供給装置１は、ｍ（ｍは、ｍ＞１の整数）個の直流定電圧回路ＣＶ１〜ＣＶｍと、該直流定電圧回路ＣＶ１〜ＣＶｍから対応する負荷ＬＤ１〜ＬＤｍへ出力された各電流（以下、これらを負荷電流と呼ぶ）ＩＬ１〜ＩＬｍの検出を行い、該検出した負荷電流値を出力する負荷電流検出回路ＤＴ１〜ＤＴｍとを備えている。
【００２２】
更に、電源供給装置１は、負荷電流検出回路ＤＴ１〜ＤＴｍで検出された各負荷電流ＩＬ１〜ＩＬｍをＡ／Ｄ変換して記憶する負荷電流処理回路２と、該負荷電流処理回路２から得られる各負荷電流ＩＬ１〜ＩＬｍに応じて各負荷ＬＤ１〜ＬＤｍで消費される負荷電流の制御を行う負荷電流制御回路３とを備えている。なお、負荷電流検出回路ＤＴ１〜ＤＴｍは負荷電流検出回路部をなし、負荷電流処理回路２及び負荷電流制御回路３は負荷電流制御回路部をなす。
直流定電圧回路ＣＶ１〜ＣＶｍには、直流電源１０から所定の直流電圧Ｖｉ１〜Ｖｉｍがそれぞれ入力され、負荷電流検出回路ＤＴ１〜ＤＴｍは、直流電源１０からの対応する直流電圧Ｖｉ１〜Ｖｉｍを電源として作動する。直流電圧Ｖｉ１〜Ｖｉｍは、それぞれ異なる電圧であってもよいし、それぞれ同じ電圧であってもよい。
【００２３】
直流定電圧回路ＣＶ１〜ＣＶｍは、直流電源１０から入力された電圧から所定の定電圧Ｖｏ１〜Ｖｏｍを対応して生成し、該生成した定電圧Ｖｏ１〜Ｖｏｍを対応する負荷ＬＤ１〜ＬＤｍにそれぞれ出力する。また、このとき直流定電圧回路ＣＶ１〜ＣＶｍから対応する負荷ＬＤ１〜ＬＤｍに出力された電流ＩＬ１〜ＩＬｍは、対応する負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出され、負荷電流検出回路ＤＴ１〜ＤＴｍは、該検出した負荷電流ＩＬ１〜ＩＬｍを示す信号を負荷電流処理回路２にそれぞれ出力する。
【００２４】
負荷電流処理回路２は、負荷電流検出回路ＤＴ１〜ＤＴｍから入力された各信号が示すそれぞれの電流値を順次ディジタルデータに変換して負荷電流制御回路３に出力する。負荷電流制御回路３は、負荷電流ＩＬ１〜ＩＬｍの総和を算出し、該算出した負荷電流ＩＬ１〜ＩＬｍの総和と、あらかじめ設定された最大電流値とを比較する。該負荷電流の総和が最大電流値より大きい場合は、現在接続されている負荷ＬＤ１〜ＬＤｍの内、最も優先順位の低い負荷の消費電流の削減を行う。該消費電流の削減方法としては、該当負荷の動作を停止しても構わない場合は該負荷の動作を停止させる。
【００２５】
また、負荷電流制御回路３は、該当負荷の動作を停止させることができない場合は、該負荷の種類に応じて消費電流の削減を行う。例えば負荷がクロック信号に基づいて作動している場合は、負荷電流制御回路３は、該クロック信号の周波数を低下させて負荷の消費電流を低減させる。また、例えば負荷がＬＥＤ等の照明である場合、負荷電流制御回路３は、該照明の輝度を低下させて消費電流を低減させる。このように優先順位が最も低い負荷に対してこのような消費電流削減方法を行っても、まだ負荷電流ＩＬ１〜ＩＬｍの総和が最大電流値より大きい場合、負荷電流制御回路３は、２番目に優先順位の低い負荷に対して消費電流の削減を行う。このようにして、負荷電流制御回路３は、負荷電流の総和が所定の最大電流値よりも小さくなるまで、負荷の消費電流の削減を行う。
【００２６】
一方、負荷電流処理回路２は、マルチプレクサ１１と、Ａ／Ｄコンバータ１２と、マルチプレクサ１１及びＡ／Ｄコンバータ１２の動作制御を行う制御回路１３と、記憶回路１４とで構成されている。マルチプレクサ１１には負荷電流検出回路ＤＴ１〜ＤＴｍからの検出電流値を示す信号がそれぞれ入力され、マルチプレクサ１１は、制御回路１３からの制御信号ＭＰＣに応じて、入力された各信号のいずれか１つをＡ／Ｄコンバータ１２に出力する。Ａ／Ｄコンバータ１２は、入力された信号をＡ／Ｄ変換して制御回路１３に出力し、制御回路１３は、Ａ／Ｄコンバータ１３から入力されたディジタル値を記憶回路１４に記憶させる。
【００２７】
制御回路１３は、同様にして順次、負荷電流検出回路ＤＴ１〜ＤＴｍで検出された負荷電流を示す各信号をそれぞれディジタル値に変換し、該変換した各ディジタル値を記憶回路１４にそれぞれ記憶させる。また、制御回路１３がこのような操作を繰り返し行うことによって、記憶回路１４には常に直流定電圧回路ＣＶ１〜ＣＶｍから出力された最新の負荷電流値がそれぞれ保存される。負荷電流制御回路３は、記憶回路１４に記憶された最新の負荷電流ＩＬ１〜ＩＬｍの総和を計算し、該算出した負荷電流の総和と所定の最大電流値との比較を行う。
【００２８】
ここで、負荷電流制御回路３は、各負荷ＬＤ１〜ＬＤｍに電源供給を行う優先順位が各負荷ＬＤ１〜ＬＤｍのそれぞれの使用モード及び使用状態によって逐次変化するため、各使用モード及び各使用状態ごとに優先順位を定めた情報が記憶された情報記憶回路（図示せず）を備えている。負荷電流制御回路３は、負荷電流ＩＬ１〜ＩＬｍの総和が前記最大電流値より大きい場合、各負荷ＬＤ１〜ＬＤｍから使用モード及び使用状態をそれぞれ読み取り、前記情報記憶回路に記憶された情報にしたがって、前述したように負荷の消費電流を削減してゆく。
【００２９】
このようにすることによって、各負荷ＬＤ１〜ＬＤｍの消費電流の総和があらかじめ設定された最大電流値付近になると、各負荷ＬＤ１〜ＬＤｍのパフォーマンスが多少低下するが、消費電力を低減させ、電源供給装置１を備える機器のスペースを削減することができ、コストの低減を図ることができる。更に、負荷電流の総和が所定の最大電流値を超えても、各負荷ＬＤ１〜ＬＤｍの機能を突然停止させないようにすることができる。
【００３０】
次に、図２は、直流定電圧回路ＣＶｋ（ｋ＝１〜ｍ）及び負荷電流検出回路ＤＴｋの回路例を示した図である。
図２において、直流定電圧回路ＣＶｋは、シリーズレギュレータをなし、出力電圧Ｖｏｋを、抵抗２１と抵抗２２で分圧し、該分圧電圧Ｖｄと基準電圧発生回路２３で生成して出力された所定の基準電圧Ｖｒとの差電圧を誤差増幅器２４で増幅する。誤差増幅器２４は、非反転入力端に分圧電圧Ｖｄが反転入力端に基準電圧Ｖｒがそれぞれ入力されており、出力端がＰチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる出力制御用トランジスタ２５のゲートに接続され、出力制御用トランジスタ２５の動作制御を行って、出力電圧Ｖｏｋが所望の電圧で一定になるようにしている。また、誤差増幅器２４は、負荷電流制御回路３からの制御信号Ｓｋによって動作制御が行われる。
【００３１】
一方、負荷電流検出回路ＤＴｋは、ＰＭＯＳトランジスタからなる負荷電流検出用トランジスタ２８と抵抗２９で形成されており、入力電圧Ｖｉｋと接地電圧との間に負荷電流検出用トランジスタ２８と抵抗２９の直列回路が接続されている。負荷電流検出用トランジスタ２８のゲートは、直流定電圧回路ＣＶｋの誤差増幅器２４の出力端に接続されている。このように、負荷電流検出用トランジスタ２８は、ゲートとソースが出力制御用トランジスタ２５のゲートとソースに対応して接続されている。
【００３２】
また、負荷電流検出用トランジスタ２８のチップ面積は、出力制御用トランジスタ２５のチップ面積よりも小さくなるように形成されている。このため、負荷電流検出用トランジスタ２８に流れる電流は、電圧制御用トランジスタ２５に流れる電流よりも小さく、電圧制御用トランジスタ２５に流れる電流に比例した値になる。このようなことから、負荷電流検出用トランジスタ２８に流れた電流を検出することによって、電圧制御用トランジスタ２５に流れた電流を知ることができる。
【００３３】
更に、図１において、直流定電圧回路ＣＶ１〜ＣＶｍ、負荷電流検出回路ＤＴ１〜ＤＴｍ及び負荷電流処理回路２を１チップのＩＣに集積して形成することにより、より省電力及び省スペースを図ることができる。また、該ＩＣをなす半導体チップの最大許容電流値を、各負荷電流の最大値の総和以下にすることができるため、チップ面積を小さくすることができ、コストの低減を図ることができる。
【００３４】
このように、本第１の実施の形態における電源供給装置は、直流定電圧回路ＣＶ１〜ＣＶｍから対応する負荷ＬＤ１〜ＬＤｍに出力された電流ＩＬ１〜ＩＬｍを負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出し、負荷電流制御回路３は、該検出された各電流値の総和があらかじめ設定された電流値以上になると、負荷ＬＤ１〜ＬＤｍにおいて優先順位の低い負荷から順番に消費電流の削減を行うようにした。このことから、各負荷に対する負荷電流の総和が所定値以上になった場合においても、各負荷の動作を継続させながら該負荷電流の総和が所定値未満になるようにすることができる。
【００３５】
第２の実施の形態．
前記第１の実施の形態では、負荷ＬＤ１〜ＬＤｍに対する消費電流の削減をＣＰＵからなる負荷電流制御回路３で行うようにしたが、このような負荷電流制御回路３の動作を負荷電流処理回路２で行うようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における電源供給装置の例を示したブロック図である。なお、図３では、図１と同じものは同じ符号で示すと共に、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００３６】
図３における図１との相違点は、図１の負荷電流処理回路２にシーケンサ及び演算回路からなる負荷電流制御回路３３を設けたことにあり、これに伴って図１の負荷電流処理回路２を負荷電流処理回路３２に、図１の電源供給装置１を電源供給装置３１にしたことにある。
図３において、電源供給装置３１は、直流定電圧回路ＣＶ１〜ＣＶｍと、負荷電流検出回路ＤＴ１〜ＤＴｍと、該負荷電流検出回路ＤＴ１〜ＤＴｍで検出された各負荷電流ＩＬ１〜ＩＬｍに応じて各負荷ＬＤ１〜ＬＤｍで消費される負荷電流の制御を行う負荷電流処理回路３２とを備えている。
【００３７】
負荷電流処理回路３２は、負荷電流検出回路ＤＴ１〜ＤＴｍから入力された各信号が示すそれぞれの電流値を順次ディジタルデータに変換し、負荷電流ＩＬ１〜ＩＬｍの総和を算出する。更に、該算出した負荷電流の総和と、あらかじめ設定された最大電流値とを比較する。該負荷電流の総和が最大電流値より大きい場合は、現在接続されている負荷ＬＤ１〜ＬＤｍの内、最も優先順位の低い負荷の消費電流の削減を行う。該消費電流の削減方法としては、該当負荷の動作を停止しても構わない場合は該負荷の動作を停止させる。
【００３８】
また、負荷電流処理回路３２は、該当負荷の動作を停止させることができない場合は、該負荷の種類に応じて消費電流の削減を行う。例えば負荷がクロック信号に基づいて作動している場合は、負荷電流処理回路３２は、該クロック信号の周波数を低下させて負荷の消費電流を低減させる。また、例えば負荷がＬＥＤ等の照明である場合、負荷電流処理回路３２は、該照明の輝度を低下させて消費電流を低減させる。このように優先順位が最も低い負荷に対してこのような消費電流削減方法を行っても、まだ負荷電流ＩＬ１〜ＩＬｍの総和が最大電流値より大きい場合、負荷電流処理回路３２は、２番目に優先順位の低い負荷に対して消費電流の削減を行う。このようにして、負荷電流処理回路３２は、負荷電流の総和が所定の最大電流値よりも小さくなるまで、負荷の消費電流の削減を行う。
【００３９】
ここで、負荷電流処理回路３２は、マルチプレクサ１１と、Ａ／Ｄコンバータ１２と、制御回路１３と、記憶回路１４と、得られる各負荷電流ＩＬ１〜ＩＬｍに応じて各負荷ＬＤ１〜ＬＤｍで消費される負荷電流ＩＬ１〜ＩＬｍの制御を行う、シーケンサ及び演算回路からなる負荷電流制御回路３３とを備えている。なお、負荷電流処理回路３２は負荷電流制御回路部をなす。また、負荷電流制御回路３３による負荷電流ＩＬ１〜ＩＬｍの制御動作は、図１の負荷電流制御回路３と同様であるのでその説明を省略する。
【００４０】
このように、本第２の実施の形態における電源供給装置は、負荷電流処理回路３２に負荷電流制御回路３３を設けるようにしたことから、前記第１の実施の形態と同様の効果を得ることができると共に、直流定電圧回路ＣＶ１〜ＣＶｍ、負荷電流検出回路ＤＴ１〜ＤＴｍ及び負荷電流処理回路３２を１チップのＩＣに集積して形成することにより、より省電力及び省スペースを図ることができる。また、該ＩＣをなす半導体チップの最大許容電流値を、各負荷電流の最大値の総和以下にすることができるため、チップ面積を小さくすることができ、コストの低減を図ることができる。
【００４１】
第３の実施の形態．
前記第１及び第２の各実施の形態では、負荷ＬＤ１〜ＬＤｍにおいてあらかじめ決定された優先順位の低い負荷から順番に消費電流の削減を行うようにしたが、負荷ＬＤ１〜ＬＤｍの状態に応じて優先順位を変えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
なお、本発明の第３の実施の形態における電源供給装置の例を示したブロック図は、図１の負荷電流制御回路３の動作が異なることから、図１の負荷電流制御回路３を負荷電流制御回路３ａにすると共に図１の電源供給装置１を電源供給装置１ａにした以外は図１と同じであるので省略する。
【００４２】
負荷電流制御回路３ａは、負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出された各電流値の総和があらかじめ設定された電流値α以上になると、負荷ＬＤ１〜ＬＤｍの状態に応じて負荷ＬＤ１〜ＬＤｍに対して消費電流の削減を行うと共に、直流定電圧回路ＣＶ１〜ＣＶｍの動作制御を行う。負荷電流制御回路３ａは、各直流定電圧回路ＣＶ１〜ＣＶｍに対して、動作を停止させたり、消費電流を低下させる低消費電流動作モードで動作させることができる。
図４は、負荷電流制御回路３ａの動作例を示したフローチャートであり、図４を用いて負荷電流制御回路３ａの動作についてもう少し詳細に説明する。
【００４３】
図４において、まず最初に、負荷電流制御回路３ａは、記憶回路１４から各負荷電流ＩＬ１〜ＩＬｍの電流値を示すそれぞれのデータを読み出して負荷電流ＩＬ１〜ＩＬｍの総和を算出する（ステップＳＴ１）。次に、負荷電流制御回路３ａは、算出した電流の総和が所定値αを超えているか否かを調べ（ステップＳＴ２）、所定値αを超えていない場合（ＮＯ）はステップＳＴ１に戻り、所定値αを超えている場合（ＹＥＳ）は、直流定電圧回路ＣＶ１〜ＣＶｍの内、対応する負荷が電流を消費していない直流定電圧回路が有るか否かを調べる（ステップＳＴ３）。負荷電流制御回路３ａは、ステップＳＴ３で、対応する負荷が電流を消費していない直流定電圧回路が有る場合（ＹＥＳ）は、該当する直流定電圧回路の動作を停止させて（ステップＳＴ４）、ステップＳＴ１に戻る。
【００４４】
負荷電流制御回路３ａは、ステップＳＴ３で、対応する負荷が電流を消費していない直流定電圧回路がない場合（ＮＯ）は、直流定電圧回路ＣＶ１〜ＣＶｍの内、低消費電流動作モードで作動させることができる直流低電圧回路が有るか否かを調べる（ステップＳＴ５）。負荷電流制御回路３ａは、ステップＳＴ５で、低消費電流動作モードで作動させることができる直流定電圧回路が有る場合（ＹＥＳ）は、該当する直流定電圧回路を低消費電流動作モードで作動させて（ステップＳＴ６）、ステップＳＴ１に戻る。負荷電流制御回路３ａは、ステップＳＴ５で、低消費電流動作モードで作動させることができる直流定電圧回路がない場合（ＮＯ）は、負荷ＬＤ１〜ＬＤｍの内、クロック信号の周波数を低下させることができる負荷が有るか否かを調べる（ステップＳＴ７）。
【００４５】
負荷電流制御回路３ａは、ステップＳＴ７で、クロック信号の周波数を低下させることができる負荷が有る場合（ＹＥＳ）は、該当する負荷のクロック信号の周波数を低下させて（ステップＳＴ８）、ステップＳＴ１に戻る。負荷電流制御回路３ａは、ステップＳＴ７で、クロック信号の周波数を低下させることができる負荷がない場合（ＮＯ）、負荷ＬＤ１〜ＬＤｍの内、ＬＥＤの輝度を低下させる等して消費電流の低減を行うことができる負荷が有るか否かを調べる（ステップＳＴ９）。負荷電流制御回路３ａは、ステップＳＴ９で、消費電流の低減を行うことができる負荷が有る場合（ＹＥＳ）は、該当する負荷に対して消費電流を低減させて（ステップＳＴ１０）、ステップＳＴ１に戻り、ステップＳＴ９で、消費電流の低減を行うことができる負荷がない場合（ＮＯ）は、ステップＳＴ１に戻る。
【００４６】
このようにして、負荷電流制御回路３ａは、算出した負荷電流ＩＬ１〜ＩＬｍの総和に応じて、各直流定電圧回路ＣＶ１〜ＣＶｍ及び各負荷ＬＤ１〜ＬＤｍの動作制御を行う。
【００４７】
なお、前記説明では、第１の実施の形態における構成の電源供給装置を例にして説明したが、本第３の実施の形態は、第２の実施の形態における構成の電源供給装置にも適用することができることは言うまでもない。本第３の実施の形態を前記第２の実施の形態の電源供給装置に適用した場合、本発明の第３の実施の形態における電源供給装置の例を示したブロック図は、図３の負荷電流制御回路３３の動作が異なることから、図３の負荷電流制御回路３３を負荷電流制御回路３３ａにすると共に図３の電源供給装置３１を電源供給装置３１ａにした以外は図３と同じであるので省略する。また、負荷電流制御回路３３ａは、負荷電流制御回路３ａと同様の動作を行い、負荷電流制御回路３３ａの動作例を示したフローチャートは、図４の負荷電流制御回路３ａを負荷電流制御回路３３ａにする以外は図４と同じであるのでその説明を省略する。
【００４８】
このように、本第３の実施の形態における電源供給装置は、負荷電流制御回路が、負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出された各電流値の総和があらかじめ設定された電流値α以上になると、負荷ＬＤ１〜ＬＤｍの状態に応じて負荷ＬＤ１〜ＬＤｍに対して消費電流の削減を行うと共に、直流定電圧回路ＣＶ１〜ＣＶｍの動作制御を行うようにした。このことから、前記第１及び第２の各実施の形態と同様の効果を得ることができると共に、機器の消費電流が設定した最大電流近くになった場合は、機器のパフォーマンスは多少落ちるが消費電力を低減させることができ、機器の小型化及びコストの低減を図ることができる。更に、従来のように最大電流を超えたような場合にも、突然機器の機能が停止するということを防止することができる。
【００４９】
なお、前記第１から第３の各実施の形態において、負荷ＬＤ１〜ＬＤｍは、１つの機器における各機能をそれぞれなしていてもよい。
【００５０】
【発明の効果】
上記の説明から明らかなように、本発明の電源供給装置及び電源供給方法によれば、各負荷が構成する機器で必要とする最大消費電流よりも電源供給装置の電流供給能力を小さくすることができるため、最大許容電流の小さい電源用半導体チップを使用することができ、機器の小型化、コストダウン及び省電力を図ることができる。また、各負荷が構成する機器の消費電流が電源供給装置の最大電流供給能力付近になった場合に、該機器のパフォーマンスを低下させるように制御するだけで、従来のような機器の電源をオフして使用できなくなることもなく、使い勝手の優れた機器を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における電源供給装置の例を示したブロック図である。
【図２】 直流定電圧回路ＣＶｋ及び負荷電流検出回路ＤＴｋの回路例を示した図である。
【図３】 本発明の第２の実施の形態における電源供給装置の例を示したブロック図である。
【図４】 本発明の第３の実施の形態における電源供給装置の動作例を示したフローチャートである。
【図５】 従来の電源供給装置の例を示したブロック図である。
【符号の説明】
１，３１ 電源供給装置
２，３２ 負荷電流処理回路
３，３３ 負荷電流制御回路
１０ 直流電源
１１ マルチプレクサ
１２ Ａ／Ｄコンバータ
１３ 制御回路
ＣＶ１〜ＣＶｍ 直流定電圧回路
ＤＴ１〜ＤＴｍ 負荷電流検出回路
ＬＤ１〜ＬＤｍ 負荷
【発明の属する技術分野】
本発明は、携帯電話やデジタルカメラ等のように多数の電源回路を使用する機器に適用する電源供給装置及び電源供給方法に関し、特に使用状態に応じて消費電流が大きく変動するような機器に適用する電源供給装置及び電源供給方法に関する。
【０００２】
【従来の技術】
近年、半導体の集積化が進み、機器の機能が増加すると共に、環境を考慮しての省電力化要求が更に増加してきている。このような背景から、機器が備える多数の機能ごとに最適な電源を配置することによって、各機能の所望の性能を得ると共に省電力化が図られてきた。このように、１つの機器の中に、該機器が有する各機能に応じた複数の直流定電圧回路を組み込むことは、今後更に増加していくと考えられる。
【０００３】
現在一般に使用されている直流定電圧回路には、過大な負荷電流から電源回路及び負荷回路自体を保護するために、保護回路が付加されていることが多い。多数の直流定電圧回路を備えることになると、直流定電圧回路ごとに過電流保護を行うことはもちろん必要であるが、各直流定電圧回路での消費電流がそれぞれ保護回路が作動する電流以下であっても、電源回路全体の消費電流が、各直流定電圧回路に電源供給を行う直流電源の電源容量や、各直流定電圧回路を集積した半導体チップの許容電流値を超えてしまう可能性が有った。
【０００４】
このような問題は、直流電源の電源容量を各直流定電圧回路の保護電流の総和に設定することで回避することができる。しかし、このようにすると、直流電源の電流容量が大きくなり過ぎて、機器で使用される最大電流以上の電流容量が必要になる場合が有り、使用することのない余分な電源容量を確保するためのスペースやコストの無駄が発生するという問題が有った。これに対して、直流電源の電源容量を機器使用時における最大電流に設定することにより、スペース及びコストを共に改善させることができる。
【０００５】
このため、直流定電圧回路ごとに過電流保護回路を設けると共に、直流電源の電流容量を機器で使用する最大電流に設定し、直流定電圧回路の前段で直流電源から出力される電流値を検出して、該検出した電流値が最大電流を超えると、機器の動作を停止するようにしたものが提案されていた。このような電源供給装置の例を図５に示す。
図５において、電源供給装置１００は、ｍ（ｍは、ｍ＞１の整数）個の直流定電圧回路Ｐ１〜Ｐｍを備えており、各直流定電圧回路Ｐ１〜Ｐｍにはそれぞれ過電流保護回路が設けられている。
【０００６】
直流定電圧回路Ｐ１〜Ｐｍの各入力端には、電源入力端子ＩＮに入力された電力がＰチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）Ｍａと抵抗Ｒａを介してそれぞれ供給されている。すなわち、直流定電圧回路Ｐ１〜Ｐｍの各消費電流の総和が抵抗Ｒａに流れる。初期状態において、抵抗Ｒａに流れる電流が小さい間は、コンパレータ１０１の非反転入力端に入力される電圧Ｖ１は反転入力端に入力される電圧Ｖ２よりも小さくなるように、抵抗Ｒｂ〜Ｒｆが設定されている。
【０００７】
コンパレータ１０１の出力端がロー（Ｌｏｗ）レベルで、ＰＭＯＳトランジスタＭａはオンし、抵抗Ｒａを介して各直流定電圧回路Ｐ１〜Ｐｍに電力が供給される。抵抗Ｒａに電流が流れると、コンパレータ１０１の入力電圧Ｖ２は次第に低下し、入力電圧Ｖ１よりも小さくなると、コンパレータ１０１の出力端はハイ（Ｈｉｇｈ）レベルになり、ＰＭＯＳトランジスタＭａはオフして遮断状態になる。
【０００８】
このとき、コンパレータ１０１の出力端から非反転入力端に接続されている帰還抵抗Ｒｂによって、入力電圧Ｖ１は入力電圧Ｖ２よりも大きくなり、ＰＭＯＳトランジスタＭａがオフ状態を保持するため、直流定電圧回路Ｐ１〜Ｐｍへの電流供給が遮断される。このような状態は、再度電源を投入するか、リセット回路（図示せず）等によってリセットされるまで継続される。このようにして、電源入力端子ＩＮに電源供給を行う直流電源（図示せず）や電源供給装置を形成する半導体チップの損傷及び直流定電圧回路Ｐ１〜Ｐｍに接続される各負荷の損傷を防ぐことができる。
【０００９】
【発明が解決しようとする課題】
しかし、このような電源供給装置１００では、過電流が流れるとＰＭＯＳトランジスタＭａが遮断状態になることから、直流定電圧回路Ｐ１〜Ｐｍに接続された各負荷への電源供給が停止し、該各負荷をなす機器が使用できなくなるという問題が有った。更に、該機器を最大電流で使用するケースは少なく、通常該機器は最大電流よりもかなり小さい電流しか消費していないため、ほとんど使用されることのない電力量を確保するために、無駄なスペースとコストがかかっていた。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、機器で使用される最大電流よりも小さい電流供給能力しか持たない電源や、機器で使用される最大電流よりも小さい電流許容量の半導体チップを使用できるようにし、機器で使用される電流がこのような電流許容量に達しても該機器の動作を継続させることができる電源供給装置及び電源供給方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る電源供給装置は、直流電源からの電源電圧から所定の定電圧を生成して対応する負荷に出力する複数の直流定電圧回路を備えた、複数の負荷に電源供給を行う電源供給装置において、
前記各直流定電圧回路から対応する負荷に出力されるそれぞれの電流を検出し、該検出した各電流値を示す信号をそれぞれ生成して出力する負荷電流検出回路部と、
該負荷電流検出回路部からの各出力信号が示すそれぞれの電流値から、前記各直流定電圧回路の出力電流の総和を算出し、該算出した電流の総和が所定値を超えると、前記各直流定電圧回路の出力電流の総和が該所定値以下になるように、前記各直流定電圧回路及び前記各負荷の動作制御を行う負荷電流制御回路部と、
を備え、
前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、対応する負荷が電流消費を停止している直流定電圧回路の動作を停止させるものである。
【００１３】
また、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、対応する負荷の状態に応じて、低消費電流で動作する低消費電流動作モードで作動することが可能な直流定電圧回路に対して該低消費電流動作モードで作動させるようにしてもよい。
【００１４】
また、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、所定のクロック信号が供給されている負荷の状態に応じて、該クロック信号の周波数を低下させることが可能な負荷に対して該クロック信号の周波数を低下させるようにしてもよい。
【００１５】
また、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、前記負荷の状態に応じて、消費電流を低減させることが可能な負荷に対して消費電流を低減させるようにしてもよい。
【００１６】
この場合、前記負荷は発光可能な負荷であり、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、発光する該負荷に対して、発光量を低減させることが可能な前記負荷の発光量を低減させるようにしてもよい。
【００１７】
具体的には、前記負荷電流制御回路部は、
前記負荷電流検出回路部からの各出力信号が示すそれぞれの電流値をディジタル信号に変換して出力する負荷電流処理回路と、
該負荷電流処理回路から出力された各信号から、前記各直流定電圧回路の出力電流の総和を算出し、該算出した電流の総和が所定値を超えると、前記各直流定電圧回路の出力電流の総和が該所定値以下になるように、前記各負荷に対して消費電流を低減させる負荷電流制御回路と、
からなり、
前記各直流定電圧回路、負荷電流検出回路部、及び負荷電流処理回路は、１つのＩＣに集積されて形成されるようにした。
【００１８】
また、前記各直流定電圧回路、負荷電流検出回路部及び負荷電流制御回路部は、１つのＩＣに集積されて形成されるようにしてもよい。
【００１９】
また、この発明に係る電源供給方法は、直流電源からの電源電圧から所定の定電圧を生成して対応する負荷に出力する複数の直流定電圧回路から各負荷に出力されるそれぞれの電流を検出し、該検出した各電流値を示す信号をそれぞれ生成して出力する負荷電流検出回路部と、該負荷電流検出回路部からの各出力信号が示すそれぞれの電流値から前記各直流定電圧回路及び前記各負荷の動作制御を行う負荷電流制御回路部とを備える電源供給装置の電源供給方法において、
前記負荷電流検出回路部で検出された各電流の総和を算出し、
算出した電流の総和が所定値を超えると、
対応する負荷が電流消費を停止している直流定電圧回路の動作を停止させ、
対応する負荷の状態に応じて、低消費電流で動作する低消費電流動作モードで作動することが可能な直流定電圧回路に対して該低消費電流動作モードで作動させ、
所定のクロック信号が供給されている負荷の状態に応じて、該クロック信号の周波数を低下させ、
前記負荷の状態に応じて、消費電流を低減させることが可能な負荷に対して消費電流を低減させるようにした。
【００２０】
具体的には、前記負荷は発光可能な負荷であり、前記算出した電流の総和が所定値を超えると、発光する該負荷に対して、発光量を低減させることが可能な前記負荷の発光量を低減させるようにした。
【００２１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源供給装置の例を示したブロック図である。
図１において、電源供給装置１は、ｍ（ｍは、ｍ＞１の整数）個の直流定電圧回路ＣＶ１〜ＣＶｍと、該直流定電圧回路ＣＶ１〜ＣＶｍから対応する負荷ＬＤ１〜ＬＤｍへ出力された各電流（以下、これらを負荷電流と呼ぶ）ＩＬ１〜ＩＬｍの検出を行い、該検出した負荷電流値を出力する負荷電流検出回路ＤＴ１〜ＤＴｍとを備えている。
【００２２】
更に、電源供給装置１は、負荷電流検出回路ＤＴ１〜ＤＴｍで検出された各負荷電流ＩＬ１〜ＩＬｍをＡ／Ｄ変換して記憶する負荷電流処理回路２と、該負荷電流処理回路２から得られる各負荷電流ＩＬ１〜ＩＬｍに応じて各負荷ＬＤ１〜ＬＤｍで消費される負荷電流の制御を行う負荷電流制御回路３とを備えている。なお、負荷電流検出回路ＤＴ１〜ＤＴｍは負荷電流検出回路部をなし、負荷電流処理回路２及び負荷電流制御回路３は負荷電流制御回路部をなす。
直流定電圧回路ＣＶ１〜ＣＶｍには、直流電源１０から所定の直流電圧Ｖｉ１〜Ｖｉｍがそれぞれ入力され、負荷電流検出回路ＤＴ１〜ＤＴｍは、直流電源１０からの対応する直流電圧Ｖｉ１〜Ｖｉｍを電源として作動する。直流電圧Ｖｉ１〜Ｖｉｍは、それぞれ異なる電圧であってもよいし、それぞれ同じ電圧であってもよい。
【００２３】
直流定電圧回路ＣＶ１〜ＣＶｍは、直流電源１０から入力された電圧から所定の定電圧Ｖｏ１〜Ｖｏｍを対応して生成し、該生成した定電圧Ｖｏ１〜Ｖｏｍを対応する負荷ＬＤ１〜ＬＤｍにそれぞれ出力する。また、このとき直流定電圧回路ＣＶ１〜ＣＶｍから対応する負荷ＬＤ１〜ＬＤｍに出力された電流ＩＬ１〜ＩＬｍは、対応する負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出され、負荷電流検出回路ＤＴ１〜ＤＴｍは、該検出した負荷電流ＩＬ１〜ＩＬｍを示す信号を負荷電流処理回路２にそれぞれ出力する。
【００２４】
負荷電流処理回路２は、負荷電流検出回路ＤＴ１〜ＤＴｍから入力された各信号が示すそれぞれの電流値を順次ディジタルデータに変換して負荷電流制御回路３に出力する。負荷電流制御回路３は、負荷電流ＩＬ１〜ＩＬｍの総和を算出し、該算出した負荷電流ＩＬ１〜ＩＬｍの総和と、あらかじめ設定された最大電流値とを比較する。該負荷電流の総和が最大電流値より大きい場合は、現在接続されている負荷ＬＤ１〜ＬＤｍの内、最も優先順位の低い負荷の消費電流の削減を行う。該消費電流の削減方法としては、該当負荷の動作を停止しても構わない場合は該負荷の動作を停止させる。
【００２５】
また、負荷電流制御回路３は、該当負荷の動作を停止させることができない場合は、該負荷の種類に応じて消費電流の削減を行う。例えば負荷がクロック信号に基づいて作動している場合は、負荷電流制御回路３は、該クロック信号の周波数を低下させて負荷の消費電流を低減させる。また、例えば負荷がＬＥＤ等の照明である場合、負荷電流制御回路３は、該照明の輝度を低下させて消費電流を低減させる。このように優先順位が最も低い負荷に対してこのような消費電流削減方法を行っても、まだ負荷電流ＩＬ１〜ＩＬｍの総和が最大電流値より大きい場合、負荷電流制御回路３は、２番目に優先順位の低い負荷に対して消費電流の削減を行う。このようにして、負荷電流制御回路３は、負荷電流の総和が所定の最大電流値よりも小さくなるまで、負荷の消費電流の削減を行う。
【００２６】
一方、負荷電流処理回路２は、マルチプレクサ１１と、Ａ／Ｄコンバータ１２と、マルチプレクサ１１及びＡ／Ｄコンバータ１２の動作制御を行う制御回路１３と、記憶回路１４とで構成されている。マルチプレクサ１１には負荷電流検出回路ＤＴ１〜ＤＴｍからの検出電流値を示す信号がそれぞれ入力され、マルチプレクサ１１は、制御回路１３からの制御信号ＭＰＣに応じて、入力された各信号のいずれか１つをＡ／Ｄコンバータ１２に出力する。Ａ／Ｄコンバータ１２は、入力された信号をＡ／Ｄ変換して制御回路１３に出力し、制御回路１３は、Ａ／Ｄコンバータ１３から入力されたディジタル値を記憶回路１４に記憶させる。
【００２７】
制御回路１３は、同様にして順次、負荷電流検出回路ＤＴ１〜ＤＴｍで検出された負荷電流を示す各信号をそれぞれディジタル値に変換し、該変換した各ディジタル値を記憶回路１４にそれぞれ記憶させる。また、制御回路１３がこのような操作を繰り返し行うことによって、記憶回路１４には常に直流定電圧回路ＣＶ１〜ＣＶｍから出力された最新の負荷電流値がそれぞれ保存される。負荷電流制御回路３は、記憶回路１４に記憶された最新の負荷電流ＩＬ１〜ＩＬｍの総和を計算し、該算出した負荷電流の総和と所定の最大電流値との比較を行う。
【００２８】
ここで、負荷電流制御回路３は、各負荷ＬＤ１〜ＬＤｍに電源供給を行う優先順位が各負荷ＬＤ１〜ＬＤｍのそれぞれの使用モード及び使用状態によって逐次変化するため、各使用モード及び各使用状態ごとに優先順位を定めた情報が記憶された情報記憶回路（図示せず）を備えている。負荷電流制御回路３は、負荷電流ＩＬ１〜ＩＬｍの総和が前記最大電流値より大きい場合、各負荷ＬＤ１〜ＬＤｍから使用モード及び使用状態をそれぞれ読み取り、前記情報記憶回路に記憶された情報にしたがって、前述したように負荷の消費電流を削減してゆく。
【００２９】
このようにすることによって、各負荷ＬＤ１〜ＬＤｍの消費電流の総和があらかじめ設定された最大電流値付近になると、各負荷ＬＤ１〜ＬＤｍのパフォーマンスが多少低下するが、消費電力を低減させ、電源供給装置１を備える機器のスペースを削減することができ、コストの低減を図ることができる。更に、負荷電流の総和が所定の最大電流値を超えても、各負荷ＬＤ１〜ＬＤｍの機能を突然停止させないようにすることができる。
【００３０】
次に、図２は、直流定電圧回路ＣＶｋ（ｋ＝１〜ｍ）及び負荷電流検出回路ＤＴｋの回路例を示した図である。
図２において、直流定電圧回路ＣＶｋは、シリーズレギュレータをなし、出力電圧Ｖｏｋを、抵抗２１と抵抗２２で分圧し、該分圧電圧Ｖｄと基準電圧発生回路２３で生成して出力された所定の基準電圧Ｖｒとの差電圧を誤差増幅器２４で増幅する。誤差増幅器２４は、非反転入力端に分圧電圧Ｖｄが反転入力端に基準電圧Ｖｒがそれぞれ入力されており、出力端がＰチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる出力制御用トランジスタ２５のゲートに接続され、出力制御用トランジスタ２５の動作制御を行って、出力電圧Ｖｏｋが所望の電圧で一定になるようにしている。また、誤差増幅器２４は、負荷電流制御回路３からの制御信号Ｓｋによって動作制御が行われる。
【００３１】
一方、負荷電流検出回路ＤＴｋは、ＰＭＯＳトランジスタからなる負荷電流検出用トランジスタ２８と抵抗２９で形成されており、入力電圧Ｖｉｋと接地電圧との間に負荷電流検出用トランジスタ２８と抵抗２９の直列回路が接続されている。負荷電流検出用トランジスタ２８のゲートは、直流定電圧回路ＣＶｋの誤差増幅器２４の出力端に接続されている。このように、負荷電流検出用トランジスタ２８は、ゲートとソースが出力制御用トランジスタ２５のゲートとソースに対応して接続されている。
【００３２】
また、負荷電流検出用トランジスタ２８のチップ面積は、出力制御用トランジスタ２５のチップ面積よりも小さくなるように形成されている。このため、負荷電流検出用トランジスタ２８に流れる電流は、電圧制御用トランジスタ２５に流れる電流よりも小さく、電圧制御用トランジスタ２５に流れる電流に比例した値になる。このようなことから、負荷電流検出用トランジスタ２８に流れた電流を検出することによって、電圧制御用トランジスタ２５に流れた電流を知ることができる。
【００３３】
更に、図１において、直流定電圧回路ＣＶ１〜ＣＶｍ、負荷電流検出回路ＤＴ１〜ＤＴｍ及び負荷電流処理回路２を１チップのＩＣに集積して形成することにより、より省電力及び省スペースを図ることができる。また、該ＩＣをなす半導体チップの最大許容電流値を、各負荷電流の最大値の総和以下にすることができるため、チップ面積を小さくすることができ、コストの低減を図ることができる。
【００３４】
このように、本第１の実施の形態における電源供給装置は、直流定電圧回路ＣＶ１〜ＣＶｍから対応する負荷ＬＤ１〜ＬＤｍに出力された電流ＩＬ１〜ＩＬｍを負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出し、負荷電流制御回路３は、該検出された各電流値の総和があらかじめ設定された電流値以上になると、負荷ＬＤ１〜ＬＤｍにおいて優先順位の低い負荷から順番に消費電流の削減を行うようにした。このことから、各負荷に対する負荷電流の総和が所定値以上になった場合においても、各負荷の動作を継続させながら該負荷電流の総和が所定値未満になるようにすることができる。
【００３５】
第２の実施の形態．
前記第１の実施の形態では、負荷ＬＤ１〜ＬＤｍに対する消費電流の削減をＣＰＵからなる負荷電流制御回路３で行うようにしたが、このような負荷電流制御回路３の動作を負荷電流処理回路２で行うようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における電源供給装置の例を示したブロック図である。なお、図３では、図１と同じものは同じ符号で示すと共に、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００３６】
図３における図１との相違点は、図１の負荷電流処理回路２にシーケンサ及び演算回路からなる負荷電流制御回路３３を設けたことにあり、これに伴って図１の負荷電流処理回路２を負荷電流処理回路３２に、図１の電源供給装置１を電源供給装置３１にしたことにある。
図３において、電源供給装置３１は、直流定電圧回路ＣＶ１〜ＣＶｍと、負荷電流検出回路ＤＴ１〜ＤＴｍと、該負荷電流検出回路ＤＴ１〜ＤＴｍで検出された各負荷電流ＩＬ１〜ＩＬｍに応じて各負荷ＬＤ１〜ＬＤｍで消費される負荷電流の制御を行う負荷電流処理回路３２とを備えている。
【００３７】
負荷電流処理回路３２は、負荷電流検出回路ＤＴ１〜ＤＴｍから入力された各信号が示すそれぞれの電流値を順次ディジタルデータに変換し、負荷電流ＩＬ１〜ＩＬｍの総和を算出する。更に、該算出した負荷電流の総和と、あらかじめ設定された最大電流値とを比較する。該負荷電流の総和が最大電流値より大きい場合は、現在接続されている負荷ＬＤ１〜ＬＤｍの内、最も優先順位の低い負荷の消費電流の削減を行う。該消費電流の削減方法としては、該当負荷の動作を停止しても構わない場合は該負荷の動作を停止させる。
【００３８】
また、負荷電流処理回路３２は、該当負荷の動作を停止させることができない場合は、該負荷の種類に応じて消費電流の削減を行う。例えば負荷がクロック信号に基づいて作動している場合は、負荷電流処理回路３２は、該クロック信号の周波数を低下させて負荷の消費電流を低減させる。また、例えば負荷がＬＥＤ等の照明である場合、負荷電流処理回路３２は、該照明の輝度を低下させて消費電流を低減させる。このように優先順位が最も低い負荷に対してこのような消費電流削減方法を行っても、まだ負荷電流ＩＬ１〜ＩＬｍの総和が最大電流値より大きい場合、負荷電流処理回路３２は、２番目に優先順位の低い負荷に対して消費電流の削減を行う。このようにして、負荷電流処理回路３２は、負荷電流の総和が所定の最大電流値よりも小さくなるまで、負荷の消費電流の削減を行う。
【００３９】
ここで、負荷電流処理回路３２は、マルチプレクサ１１と、Ａ／Ｄコンバータ１２と、制御回路１３と、記憶回路１４と、得られる各負荷電流ＩＬ１〜ＩＬｍに応じて各負荷ＬＤ１〜ＬＤｍで消費される負荷電流ＩＬ１〜ＩＬｍの制御を行う、シーケンサ及び演算回路からなる負荷電流制御回路３３とを備えている。なお、負荷電流処理回路３２は負荷電流制御回路部をなす。また、負荷電流制御回路３３による負荷電流ＩＬ１〜ＩＬｍの制御動作は、図１の負荷電流制御回路３と同様であるのでその説明を省略する。
【００４０】
このように、本第２の実施の形態における電源供給装置は、負荷電流処理回路３２に負荷電流制御回路３３を設けるようにしたことから、前記第１の実施の形態と同様の効果を得ることができると共に、直流定電圧回路ＣＶ１〜ＣＶｍ、負荷電流検出回路ＤＴ１〜ＤＴｍ及び負荷電流処理回路３２を１チップのＩＣに集積して形成することにより、より省電力及び省スペースを図ることができる。また、該ＩＣをなす半導体チップの最大許容電流値を、各負荷電流の最大値の総和以下にすることができるため、チップ面積を小さくすることができ、コストの低減を図ることができる。
【００４１】
第３の実施の形態．
前記第１及び第２の各実施の形態では、負荷ＬＤ１〜ＬＤｍにおいてあらかじめ決定された優先順位の低い負荷から順番に消費電流の削減を行うようにしたが、負荷ＬＤ１〜ＬＤｍの状態に応じて優先順位を変えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
なお、本発明の第３の実施の形態における電源供給装置の例を示したブロック図は、図１の負荷電流制御回路３の動作が異なることから、図１の負荷電流制御回路３を負荷電流制御回路３ａにすると共に図１の電源供給装置１を電源供給装置１ａにした以外は図１と同じであるので省略する。
【００４２】
負荷電流制御回路３ａは、負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出された各電流値の総和があらかじめ設定された電流値α以上になると、負荷ＬＤ１〜ＬＤｍの状態に応じて負荷ＬＤ１〜ＬＤｍに対して消費電流の削減を行うと共に、直流定電圧回路ＣＶ１〜ＣＶｍの動作制御を行う。負荷電流制御回路３ａは、各直流定電圧回路ＣＶ１〜ＣＶｍに対して、動作を停止させたり、消費電流を低下させる低消費電流動作モードで動作させることができる。
図４は、負荷電流制御回路３ａの動作例を示したフローチャートであり、図４を用いて負荷電流制御回路３ａの動作についてもう少し詳細に説明する。
【００４３】
図４において、まず最初に、負荷電流制御回路３ａは、記憶回路１４から各負荷電流ＩＬ１〜ＩＬｍの電流値を示すそれぞれのデータを読み出して負荷電流ＩＬ１〜ＩＬｍの総和を算出する（ステップＳＴ１）。次に、負荷電流制御回路３ａは、算出した電流の総和が所定値αを超えているか否かを調べ（ステップＳＴ２）、所定値αを超えていない場合（ＮＯ）はステップＳＴ１に戻り、所定値αを超えている場合（ＹＥＳ）は、直流定電圧回路ＣＶ１〜ＣＶｍの内、対応する負荷が電流を消費していない直流定電圧回路が有るか否かを調べる（ステップＳＴ３）。負荷電流制御回路３ａは、ステップＳＴ３で、対応する負荷が電流を消費していない直流定電圧回路が有る場合（ＹＥＳ）は、該当する直流定電圧回路の動作を停止させて（ステップＳＴ４）、ステップＳＴ１に戻る。
【００４４】
負荷電流制御回路３ａは、ステップＳＴ３で、対応する負荷が電流を消費していない直流定電圧回路がない場合（ＮＯ）は、直流定電圧回路ＣＶ１〜ＣＶｍの内、低消費電流動作モードで作動させることができる直流低電圧回路が有るか否かを調べる（ステップＳＴ５）。負荷電流制御回路３ａは、ステップＳＴ５で、低消費電流動作モードで作動させることができる直流定電圧回路が有る場合（ＹＥＳ）は、該当する直流定電圧回路を低消費電流動作モードで作動させて（ステップＳＴ６）、ステップＳＴ１に戻る。負荷電流制御回路３ａは、ステップＳＴ５で、低消費電流動作モードで作動させることができる直流定電圧回路がない場合（ＮＯ）は、負荷ＬＤ１〜ＬＤｍの内、クロック信号の周波数を低下させることができる負荷が有るか否かを調べる（ステップＳＴ７）。
【００４５】
負荷電流制御回路３ａは、ステップＳＴ７で、クロック信号の周波数を低下させることができる負荷が有る場合（ＹＥＳ）は、該当する負荷のクロック信号の周波数を低下させて（ステップＳＴ８）、ステップＳＴ１に戻る。負荷電流制御回路３ａは、ステップＳＴ７で、クロック信号の周波数を低下させることができる負荷がない場合（ＮＯ）、負荷ＬＤ１〜ＬＤｍの内、ＬＥＤの輝度を低下させる等して消費電流の低減を行うことができる負荷が有るか否かを調べる（ステップＳＴ９）。負荷電流制御回路３ａは、ステップＳＴ９で、消費電流の低減を行うことができる負荷が有る場合（ＹＥＳ）は、該当する負荷に対して消費電流を低減させて（ステップＳＴ１０）、ステップＳＴ１に戻り、ステップＳＴ９で、消費電流の低減を行うことができる負荷がない場合（ＮＯ）は、ステップＳＴ１に戻る。
【００４６】
このようにして、負荷電流制御回路３ａは、算出した負荷電流ＩＬ１〜ＩＬｍの総和に応じて、各直流定電圧回路ＣＶ１〜ＣＶｍ及び各負荷ＬＤ１〜ＬＤｍの動作制御を行う。
【００４７】
なお、前記説明では、第１の実施の形態における構成の電源供給装置を例にして説明したが、本第３の実施の形態は、第２の実施の形態における構成の電源供給装置にも適用することができることは言うまでもない。本第３の実施の形態を前記第２の実施の形態の電源供給装置に適用した場合、本発明の第３の実施の形態における電源供給装置の例を示したブロック図は、図３の負荷電流制御回路３３の動作が異なることから、図３の負荷電流制御回路３３を負荷電流制御回路３３ａにすると共に図３の電源供給装置３１を電源供給装置３１ａにした以外は図３と同じであるので省略する。また、負荷電流制御回路３３ａは、負荷電流制御回路３ａと同様の動作を行い、負荷電流制御回路３３ａの動作例を示したフローチャートは、図４の負荷電流制御回路３ａを負荷電流制御回路３３ａにする以外は図４と同じであるのでその説明を省略する。
【００４８】
このように、本第３の実施の形態における電源供給装置は、負荷電流制御回路が、負荷電流検出回路ＤＴ１〜ＤＴｍでそれぞれ検出された各電流値の総和があらかじめ設定された電流値α以上になると、負荷ＬＤ１〜ＬＤｍの状態に応じて負荷ＬＤ１〜ＬＤｍに対して消費電流の削減を行うと共に、直流定電圧回路ＣＶ１〜ＣＶｍの動作制御を行うようにした。このことから、前記第１及び第２の各実施の形態と同様の効果を得ることができると共に、機器の消費電流が設定した最大電流近くになった場合は、機器のパフォーマンスは多少落ちるが消費電力を低減させることができ、機器の小型化及びコストの低減を図ることができる。更に、従来のように最大電流を超えたような場合にも、突然機器の機能が停止するということを防止することができる。
【００４９】
なお、前記第１から第３の各実施の形態において、負荷ＬＤ１〜ＬＤｍは、１つの機器における各機能をそれぞれなしていてもよい。
【００５０】
【発明の効果】
上記の説明から明らかなように、本発明の電源供給装置及び電源供給方法によれば、各負荷が構成する機器で必要とする最大消費電流よりも電源供給装置の電流供給能力を小さくすることができるため、最大許容電流の小さい電源用半導体チップを使用することができ、機器の小型化、コストダウン及び省電力を図ることができる。また、各負荷が構成する機器の消費電流が電源供給装置の最大電流供給能力付近になった場合に、該機器のパフォーマンスを低下させるように制御するだけで、従来のような機器の電源をオフして使用できなくなることもなく、使い勝手の優れた機器を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における電源供給装置の例を示したブロック図である。
【図２】 直流定電圧回路ＣＶｋ及び負荷電流検出回路ＤＴｋの回路例を示した図である。
【図３】 本発明の第２の実施の形態における電源供給装置の例を示したブロック図である。
【図４】 本発明の第３の実施の形態における電源供給装置の動作例を示したフローチャートである。
【図５】 従来の電源供給装置の例を示したブロック図である。
【符号の説明】
１，３１ 電源供給装置
２，３２ 負荷電流処理回路
３，３３ 負荷電流制御回路
１０ 直流電源
１１ マルチプレクサ
１２ Ａ／Ｄコンバータ
１３ 制御回路
ＣＶ１〜ＣＶｍ 直流定電圧回路
ＤＴ１〜ＤＴｍ 負荷電流検出回路
ＬＤ１〜ＬＤｍ 負荷
Claims (9)
- 直流電源からの電源電圧から所定の定電圧を生成して対応する負荷に出力する複数の直流定電圧回路を備えた、複数の負荷に電源供給を行う電源供給装置において、
前記各直流定電圧回路から対応する負荷に出力されるそれぞれの電流を検出し、該検出した各電流値を示す信号をそれぞれ生成して出力する負荷電流検出回路部と、
該負荷電流検出回路部からの各出力信号が示すそれぞれの電流値から、前記各直流定電圧回路の出力電流の総和を算出し、該算出した電流の総和が所定値を超えると、前記各直流定電圧回路の出力電流の総和が該所定値以下になるように、前記各直流定電圧回路及び前記各負荷の動作制御を行う負荷電流制御回路部と、
を備え、
前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、対応する負荷が電流消費を停止している直流定電圧回路の動作を停止させることを特徴とする電源供給装置。 - 前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、対応する負荷の状態に応じて、低消費電流で動作する低消費電流動作モードで作動することが可能な直流定電圧回路に対して該低消費電流動作モードで作動させることを特徴とする請求項１記載の電源供給装置。
- 前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、所定のクロック信号が供給されている負荷の状態に応じて、該クロック信号の周波数を低下させることが可能な負荷に対して該クロック信号の周波数を低下させることを特徴とする請求項１又は２記載の電源供給装置。
- 前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、前記負荷の状態に応じて、消費電流を低減させることが可能な負荷に対して消費電流を低減させることを特徴とする請求項１、２又は３記載の電源供給装置。
- 前記負荷は発光可能な負荷であり、前記負荷電流制御回路部は、算出した電流の総和が所定値を超えると、発光する該負荷に対して、発光量を低減させることが可能な前記負荷の発光量を低減させることを特徴とする請求項４記載の電源供給装置。
- 前記負荷電流制御回路部は、
前記負荷電流検出回路部からの各出力信号が示すそれぞれの電流値をディジタル信号に変換して出力する負荷電流処理回路と、
該負荷電流処理回路から出力された各信号から、前記各直流定電圧回路の出力電流の総和を算出し、該算出した電流の総和が所定値を超えると、前記各直流定電圧回路の出力電流の総和が該所定値以下になるように、前記各負荷に対して消費電流を低減させる負荷電流制御回路と、
からなり、
前記各直流定電圧回路、負荷電流検出回路部、及び負荷電流処理回路は、１つのＩＣに集積されて形成されることを特徴とする請求項１、２、３、４又は５記載の電源供給装置。 - 前記各直流定電圧回路、負荷電流検出回路部及び負荷電流制御回路部は、１つのＩＣに集積されて形成されることを特徴とする請求項１、２、３、４又は５記載の電源供給装置。
- 直流電源からの電源電圧から所定の定電圧を生成して対応する負荷に出力する複数の直流定電圧回路から各負荷に出力されるそれぞれの電流を検出し、該検出した各電流値を示す信号をそれぞれ生成して出力する負荷電流検出回路部と、該負荷電流検出回路部からの各出力信号が示すそれぞれの電流値から前記各直流定電圧回路及び前記各負荷の動作制御を行う負荷電流制御回路部とを備える電源供給装置の電源供給方法において、
前記負荷電流検出回路部で検出された各電流の総和を算出し、
算出した電流の総和が所定値を超えると、
対応する負荷が電流消費を停止している直流定電圧回路の動作を停止させ、
対応する負荷の状態に応じて、低消費電流で動作する低消費電流動作モードで作動することが可能な直流定電圧回路に対して該低消費電流動作モードで作動させ、
所定のクロック信号が供給されている負荷の状態に応じて、該クロック信号の周波数を低下させ、
前記負荷の状態に応じて、消費電流を低減させることが可能な負荷に対して消費電流を低減させることを特徴とする電源供給方法。 - 前記負荷は発光可能な負荷であり、前記算出した電流の総和が所定値を超えると、発光する該負荷に対して、発光量を低減させることが可能な前記負荷の発光量を低減させることを特徴とする請求項８記載の電源供給方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180322A JP4091354B2 (ja) | 2002-06-20 | 2002-06-20 | 電源供給装置及び電源供給方法 |
| JP2007308709A JP4705088B2 (ja) | 2002-06-20 | 2007-11-29 | 電源供給装置及び電源供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180322A JP4091354B2 (ja) | 2002-06-20 | 2002-06-20 | 電源供給装置及び電源供給方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007308709A Division JP4705088B2 (ja) | 2002-06-20 | 2007-11-29 | 電源供給装置及び電源供給方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023990A JP2004023990A (ja) | 2004-01-22 |
| JP4091354B2 true JP4091354B2 (ja) | 2008-05-28 |
Family
ID=31177489
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002180322A Expired - Fee Related JP4091354B2 (ja) | 2002-06-20 | 2002-06-20 | 電源供給装置及び電源供給方法 |
| JP2007308709A Expired - Fee Related JP4705088B2 (ja) | 2002-06-20 | 2007-11-29 | 電源供給装置及び電源供給方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007308709A Expired - Fee Related JP4705088B2 (ja) | 2002-06-20 | 2007-11-29 | 電源供給装置及び電源供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP4091354B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4523330B2 (ja) * | 2004-05-11 | 2010-08-11 | 株式会社リコー | 電源回路及びその電源回路を有する機器 |
| WO2009037756A1 (ja) * | 2007-09-19 | 2009-03-26 | Fujitsu Limited | 電源装置および電子機器 |
| WO2009037758A1 (ja) | 2007-09-19 | 2009-03-26 | Fujitsu Limited | 電源装置および電子機器 |
| JP5186925B2 (ja) | 2008-01-11 | 2013-04-24 | 株式会社リコー | 半導体装置及びその製造方法 |
| JP5096198B2 (ja) | 2008-03-18 | 2012-12-12 | 株式会社リコー | 電圧発生回路 |
| CN101826747B (zh) * | 2010-03-19 | 2012-09-19 | 艾默生网络能源有限公司 | 一种通信电源电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617389U (ja) * | 1991-03-29 | 1994-03-04 | 新電元工業株式会社 | スイッチング電源の保護回路 |
| JPH0937482A (ja) * | 1995-07-19 | 1997-02-07 | Furukawa Electric Co Ltd:The | 自動車内電源供給制御装置 |
| JP3891767B2 (ja) * | 2000-08-18 | 2007-03-14 | 太陽誘電株式会社 | 電力供給システム |
-
2002
- 2002-06-20 JP JP2002180322A patent/JP4091354B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-29 JP JP2007308709A patent/JP4705088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4705088B2 (ja) | 2011-06-22 |
| JP2004023990A (ja) | 2004-01-22 |
| JP2008125349A (ja) | 2008-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101109203B1 (ko) | 고효율 ｌｅｄ 드라이버 | |
| US7148665B2 (en) | Power supplying methods and apparatus that provide stable output voltage | |
| JP4705088B2 (ja) | 電源供給装置及び電源供給方法 | |
| KR100832827B1 (ko) | 정전압 회로 | |
| JP4889398B2 (ja) | 定電圧電源回路 | |
| JP2013120604A (ja) | 電力管理システム | |
| US9190988B1 (en) | Power management system for integrated circuit | |
| JP2008197892A (ja) | シリーズレギュレータ | |
| TWI767399B (zh) | 具有分段線性負載線的電壓調節器 | |
| US7405545B2 (en) | Voltage-regulator and power supply having current sharing circuit | |
| JP2007079848A (ja) | 電源装置およびそれを用いた電子機器 | |
| US20020194516A1 (en) | Apparatus for setting output power levels of integrated PWM controller | |
| US8093877B2 (en) | Transient voltage compensation apparatus and power supply using the same | |
| US7533284B2 (en) | System for controlling an operation state of a portable computer based on detected temperature of an external transformer | |
| JP2004153931A (ja) | 多出力電源装置 | |
| US6870778B2 (en) | Semiconductor device including a voltage monitoring circuit | |
| JP2004114319A (ja) | 電源供給装置 | |
| JP2007097395A (ja) | 低消費電流回路および該低消費電流回路を備えたボルテージレギュレータならびにｄｃ−ｄｃコンバータ | |
| KR102232908B1 (ko) | 시퀀스 제어가 가능한 멀티 전원 공급 장치 | |
| US20120262143A1 (en) | Semiconductor integrated circuit for controlling regulator circuit and signal processor which operates based on output voltage thereof | |
| JP2003284241A (ja) | 低消費電流回路および該低消費電流回路を備えたボルテージレギュレータならびにｄｃ−ｄｃコンバータ | |
| TWI522785B (zh) | 電力供應裝置 | |
| US10437276B2 (en) | Heat dissipation circuit and regulator control circuit including the same | |
| TWI619011B (zh) | 電源供應裝置與電源供應方法 | |
| JP2006149155A (ja) | 電圧安定化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |