JP4090660B2 - Current-voltage conversion circuit - Google Patents

Current-voltage conversion circuit Download PDF

Info

Publication number
JP4090660B2
JP4090660B2 JP2000056399A JP2000056399A JP4090660B2 JP 4090660 B2 JP4090660 B2 JP 4090660B2 JP 2000056399 A JP2000056399 A JP 2000056399A JP 2000056399 A JP2000056399 A JP 2000056399A JP 4090660 B2 JP4090660 B2 JP 4090660B2
Authority
JP
Japan
Prior art keywords
voltage
current
transistor
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000056399A
Other languages
Japanese (ja)
Other versions
JP2001245469A (en
Inventor
弘道 原川
匡 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2000056399A priority Critical patent/JP4090660B2/en
Publication of JP2001245469A publication Critical patent/JP2001245469A/en
Application granted granted Critical
Publication of JP4090660B2 publication Critical patent/JP4090660B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電流を抵抗による電圧降下から検出して電圧として出力する電流―電圧変換回路およびそれを利用した電流モードDC−DCコンバータに関する。
【0002】
【従来の技術】
パーソナルコンピュータの電源回路などとして使用される従来の降圧型電流モードDC−DCコンバータの代表的な回路図を図8に示す。この図において、11は電源電圧Vccをオンオフするスイッチング素子としてのPMOSトランジスタであり、ダイオード12、インダクタ13およびキャパシタ14とともに電圧発生部16を構成する。ダイオード12は、アノードが接地され、カソードが前記PMOSトランジスタ11のドレインに接続される。インダクタ13は一端が前記PMOSトランジスタ11のドレインに接続され、他端は出力端子15に接続される。キャパシタ14は出力端子15と接地間に接続される。
【0003】
PMOSトランジスタ11のソースと電源電圧Vcc間には、PMOSトランジスタ11を介して流れる出力電流を電圧降下で検出する抵抗17が接続され、この抵抗17の前記ソース側の一端と反対側の他端(電源電圧Vcc)は増幅器18のプラス入力、マイナス入力にそれぞれ接続される。そして、この増幅器18の出力は加算器19の第1入力に接続されており、この加算器19の第2入力には鋸歯状波電圧発生回路20から鋸歯状波電圧が供給される。このように接続された抵抗17、増幅器18、加算器19および鋸歯状波電圧発生回路20は、DC−DCコンバータの出力電流を抵抗による電圧降下から検出して電圧として出力し、かつその電圧に鋸歯状波電圧を加算する電流―電圧変換回路21を構成する。
【0004】
出力端子15の出力電圧は抵抗22,23で分圧されており、分圧点の電圧は誤差増幅器24のマイナス入力に供給される。この誤差増幅器24のプラス入力には基準電圧25が供給される。誤差増幅器24の出力はPWM(パルス幅変調)用の比較器26のマイナス入力に供給され、この比較器26のプラス入力には前記加算器19の出力が供給される。さらに、比較器26の出力はフリップフロップ回路27のリセット入力に供給されており、このフリップフロップ回路27のQ出力は前記PMOSトランジスタ11のゲートに接続される。フリップフロップ回路27のセット入力には発振器28の出力が供給されている。
【0005】
このように構成されたDC−DCコンバータにおいては、抵抗17の両端の電圧差(抵抗17による電圧降下)をオペアンプ型の増幅器18で検知・増幅することにより、出力電流を検出して電圧として出力しており、その出力電圧に加算器19で鋸歯状波電圧発生回路20からの鋸歯状波電圧が加算される。この加算器19の出力電圧は、前記出力電流に応じて変化する。また、DC−DCコンバータの出力端子15の出力電圧が抵抗22,23で分圧されており、その分圧電圧と基準電圧25が誤差増幅器24で比較されることにより、出力端子15の出力電圧の誤差に応じた電圧が誤差増幅器24の出力に得られる。そして、この誤差増幅器24の出力電圧と加算器19の出力電圧が比較器26で比較されることにより、DC−DCコンバータの出力電圧と出力電流により制御されたPWM信号が比較器26の出力に得られ、このPWM信号でフリップフロップ回路27を介してPMOSトランジスタ11をスイッチング制御することにより、電源電圧Vccより低い一定の出力直流電圧を電圧発生部16で発生させて出力端子15に得ることができる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記のような従来のDC−DCコンバータでは、出力電流を検出し電圧として出力する方法として、抵抗17の両端の電圧差をオペアンプ型の増幅器18で検知・増幅しているので、回路構成が複雑になり、IC化において種々の弊害が発生するという問題点があった。すなわち、従来の図8の回路では、増幅器18のマイナス入力は電源電圧Vcc固定、プラス入力は、抵抗17による電圧降下が生じているときでも電源電圧からその電圧降下分の高々数100mV程度下がった電圧であるため、両入力とも入力電圧はほぼ回路の電源電圧Vccである。したがって、この増幅器18に求められる機能として、同相入力電圧範囲が電源電圧を含んでいることが挙げられる。しかしながら、増幅器18として使用される通常のオペアンプはこの機能を有しておらず、この機能を持たせるには複雑な回路構成が必要となる。そして、これは、このDC−DCコンバータをIC化する場合にチップ内の素子数の増加を招き、これは、チップサイズの増加あるいは消費電流の増加につながる。
【0007】
本発明は上記の点に鑑みなされたもので、回路構成が簡単になり、CMOSプロセスでのIC化に好適し、しかも電源電圧付近(降圧型DC−DCコンバータの場合)あるいは接地電圧付近(昇圧型DC−DCコンバータの場合)の電圧でも問題なく動作し、微小な電圧差でも精度よく検知することができる電流―電圧変換回路およびそれを利用したDC−DCコンバータを提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の電流―電圧変換回路は、電流を抵抗による電圧降下から検出して電圧として出力する電流―電圧変換回路であって、前記電流経路に挿入された検出用抵抗と、この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、この電圧―電流変換部の出力電流を電圧に変換する電流―電圧変換部とを具備することを特徴とする。
【0009】
本発明のDC−DCコンバータは、出力電流を抵抗による電圧降下から検出して電圧として出力し、かつその電圧に鋸歯状波電圧を加算する電流―電圧変換回路を有し、この電流―電圧変換回路出力と出力電圧誤差電圧からPWM信号を発生させ、このPWM信号でスイッチング素子をスイッチング制御するようにしたDC−DCコンバータであって、前記電流―電圧変換回路は、前記スイッチング素子と直列に接続された出力電流検出用抵抗と、この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、この電圧―電流変換部の出力電流を電圧に変換し、同時に鋸歯状波電圧を加算する電流―電圧変換部とを具備することを特徴とする。
【0010】
上記の記載から明らかなように本発明では、従来の抵抗両端の電圧差をオペアンプ型の増幅器で検知・増幅する代わりに、この電圧差を一度電流に変換し、その後電圧に再変換する手法をとる。この手法において、電圧―電流変換部は、検知する電圧が電源電圧付近(降圧型DC−DCコンバータの場合)あるいは接地電圧付近(昇圧型DC−DCコンバータの場合)でも特に問題はなく、微小な電圧差でも精度よく検知することができる。さらに、回路構成は、特殊な機能が不要であるからごく簡単な構成とし得る。また、再度電圧に戻す電流―電圧変換部には一般的なオペアンプ(増幅器)を使用することができ、このオペアンプのバイアス電圧として鋸歯状波電圧を供給することにより、鋸歯状波電圧の加算も同時に実現できる。
【0011】
【発明の実施の形態】
次に添付図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明の実施の形態としての降圧型電流モードDC−DCコンバータを示す回路図である。このDC−DCコンバータは、電流―電圧変換回路31の構成が図8の従来例と相違する。そこで、以下の説明では電流―電圧変換回路31部分についてのみ詳述することとし、その他の同一部分は図8の各部と同一符号を付すことによりその説明を省略する。
【0012】
電流―電圧変換回路31は、検出用抵抗32と、電圧―電流変換部33と、電流―電圧変換部としての増幅器(オペアンプ)34と、鋸歯状波電圧発生回路35からなる。検出用抵抗32は、スイッチング素子としてのPMOSトランジスタ11のソースと電源電圧Vcc間に接続される。この検出用抵抗32の前記ソース側の一端、および反対側の他端(電源電圧Vcc)は、電圧―電流変換部33の第1、第2入力にそれぞれ接続される。この電圧―電流変換部33の出力は増幅器34のマイナス入力に接続され、この増幅器34のプラス入力には鋸歯状波電圧発生回路35の出力が接続される。増幅器34の出力とマイナス入力間には帰還用の抵抗36が接続されており、増幅器34の出力が比較器26のプラス入力に接続される。
【0013】
このように構成された電流―電圧変換回路31においては、抵抗32両端の電圧差が電圧―電流変換部33で電流に変換され、さらにその電流が増幅器34で電圧に再変換されるもので、これにより従来の電流―電圧変換回路と同様に、出力電流を抵抗による電圧降下から検出して電圧として出力することができる。しかも、増幅器34で電流を電圧に再変換する際、増幅器34のプラス入力に鋸歯状波電圧発生回路35から鋸歯状波電圧がバイアス電圧として供給されることにより、増幅器34の出力電圧に鋸歯状波電圧を加算することができる。したがって、増幅器34の出力電圧を誤差増幅器24の出力電圧と比較することにより、PWM信号を発生させることができる。
【0014】
図2は、上記電流―電圧変換回路31(特に電圧―電流変換部33)の第1の具体的回路図を示す。電圧―電流変換部33は、定電流源41、抵抗42,43およびMOSトランジスタ44〜54で構成される。MOSトランジスタ44〜54のうち、MOSトランジスタ44,45はPMOSトランジスタ、MOSトランジスタ46〜54はNMOSトランジスタである。電源電圧Vccと接地間には、定電流源41、NMOSトランジスタ46およびNMOSトランジスタ47がこれらの順で直列接続される。NMOSトランジスタ46およびNMOSトランジスタ47は、それぞれドレインとゲートが共通接続される。この直列回路には、定電流源41によって定電流Irが流れる。検出用抵抗32の一端(PMOSトランジスタ11のソース側)には抵抗42を介してPMOSトランジスタ44のソースが接続される。このPMOSトランジスタ44はゲートがドレインに共通接続される。このPMOSトランジスタ44のドレインと接地間にはNMOSトランジスタ48およびNMOSトランジスタ49がこれらの順で直列接続される。検出用抵抗32の他端(電源電圧Vcc)には抵抗43を介してPMOSトランジスタ45のソースが接続される。このPMOSトランジスタ45のドレインと接地間には、NMOSトランジスタ50およびNMOSトランジスタ51がこれらの順で直列接続される。NMOSトランジスタ50のゲートおよび前記NMOSトランジスタ48のゲートは前記NMOSトランジスタ46のゲートに共通接続される。NMOSトランジスタ51のゲートおよび前記NMOSトランジスタ49のゲートは前記NMOSトランジスタ47のゲートに共通接続される。前記PMOSトランジスタ45のソースにはNMOSトランジスタ52のドレインが接続され、このNMOSトランジスタ52のゲートはPMOSトランジスタ45のドレインに接続される。NMOSトランジスタ52のソースにはNMOSトランジスタ53のドレインが接続される。このNMOSトランジスタ53は、ドレインとゲートが共通接続され、かつソースが接地される。NMOSトランジスタ53のゲートにはNMOSトランジスタ54のゲートが接続される。このNMOSトランジスタ54はソースが接地され、ドレインが電流―電圧変換部としての増幅器(オペアンプ)34のマイナス入力に接続される。この増幅器34のプラス入力には図1と同様に鋸歯状波電圧発生回路35の出力が接続される。さらに、増幅器34の出力とマイナス入力間には抵抗36が接続される。なお、MOSトランジスタ44〜54のバックゲート端子は、PMOSトランジスタ44,45についてはすべてソース端子に、NMOSトランジスタ46〜54についてはすべて接地に接続される。
【0015】
上記回路構成においてNMOSトランジスタ47,49,51はカレントミラー回路を構成し、これらの素子のチャネル長、チャネル幅比(W/L)を等しく設定すれば、NMOSトランジスタ49,51のドレイン電流はほぼ定電流Irに等しい。NMOSトランジスタ46,48,50はNMOSトランジスタ49,51のドレイン電圧を等しく固定し、チャネル長変調効果によるドレイン電流のバラツキを防ぐ。スイッチング素子としてのPMOSトランジスタ11のソースの電圧をVsとすると、検出用抵抗32(抵抗値Rs)を流れる全電流のうちPMOSトランジスタ11を流れる電流分Ioは、抵抗42(抵抗値R1)へ流れる電流Irに比べて極めて大きいので、
【数1】

Figure 0004090660
となる。
【0016】
また、PMOSトランジスタ44,45のソースの電圧は、これらPMOSトランジスタ44,45のW/Lを等しく設定することで等しくなり、これをVs7とすると、
【数2】
Figure 0004090660
となる。したがって、NMOSトランジスタ52のドレインへ流れる電流I9は、抵抗42,43の抵抗値R1,R2を等しく設定すれば、
【数3】
Figure 0004090660
となり、出力電流Io(抵抗32の端子間電圧)に比例する電流が取出せる。NMOSトランジスタ52は負帰還ループ(動作は後述する)を構成しており、電流I9を精度よく取出すことができる。したがって、NMOSトランジスタ53とNMOSトランジスタ54のW/Lを等しく設定すれば、NMOSトランジスタ54のドレイン電流も電流I9と等しくなり、出力電流Ioに比例した電流となる。そして、このNMOSトランジスタ54のドレイン電流(電流I9)が増幅器34のマイナス入力から引き出され、かつ増幅器34のプラス入力に鋸歯状波電圧(Vrg)が印加されることにより、増幅器34の出力電圧Vaoは
【数4】
Figure 0004090660
(ただし、R3は抵抗36の抵抗値)となる。すなわち、出力電圧Vaoとして、出力電流Ioに比例し、かつ鋸歯状波電圧Vrgが加算された電圧を得ることができる。ここで、RsIoの増幅率はR3/R2の抵抗比で決まる。
【0017】
電流―電圧変換回路31の具体的回路は以上であるが、この具体例において、電圧―電流変換部33の動作を端的に述べれば次の通りである。すなわち、PMOSトランジスタ44,45のソース電圧を同一、PMOSトランジスタ44,45のドレイン電流を一定としておけば、抵抗32の端子間電圧が変化し、PMOSトランジスタ44,45のソース電圧が変化したとき、PMOSトランジスタ44,45のドレイン電流は一定であるから、前記変化に比例した電流が電流I9として取出せるというものである。
【0018】
また、この電圧―電流変換部33においてNMOSトランジスタ52は負帰還ループを構成しているが、この負帰還ループの動作は次の通りである。すなわち、何らかの原因でPMOSトランジスタ45のドレイン電流が増加し、その結果として電流I9が減少し、電流I9と抵抗32の端子間電圧(出力電流Io)との比例関係が崩れるようになると、前記PMOSトランジスタ45のドレイン電流が増大することにより、NMOSトランジスタ52のゲート電圧が上昇し、その結果としてNMOSトランジスタ52の導通度が増して電流I9が増大するようになるので、電流I9と抵抗32の端子間電圧との比例関係が回復し維持される。これとは逆に、PMOSトランジスタ45のドレイン電流が減少し、電流I9が増大した場合は、上記とは逆の作用で電流I9が減少し、やはり電流I9と抵抗32の端子間電圧との比例関係が維持される。
【0019】
そして、以上のようにして上記電圧―電流変換部33によれば、電源電圧付近の電圧でも問題なく、かつ微小な抵抗32両端の電圧差でも精度よく検知して電流に変換できる。さらに、回路構成は上記のように簡単であり、CMOSプロセスでのIC化に好適する。さらに、増幅器34は、電圧―電流変換部33からの電流を電圧に変換すると同時に、その電圧に鋸歯状波電圧を加算できる。
【0020】
図3は電流―電圧変換回路31の第2の具体的回路図で、図2の電圧―電流変換部33を簡略化した回路例である。この回路では、図2のNMOSトランジスタ46,48,50,53が省略されている。したがって、電源電圧Vccと接地間には定電流源41とNMOSトランジスタ47が直列接続される。さらに、PMOSトランジスタ44のドレインと接地間にはNMOSトランジスタ49のみが、またPMOSトランジスタ45のドレインと接地間にはNMOSトランジスタ51のみが接続される。さらにPMOSトランジスタ45のソースと接地間にNMOSトランジスタ52が接続され、このNMOSトランジスタ52のゲートにNMOSトランジスタ54のゲートが接続される。
【0021】
この図3の回路は、カレントミラーを構成するNMOSトランジスタ49,51のドレイン電流に若干の差が生じるため精度的には図2の回路より劣るが、MOSトランジスタを4つ削減でき、チップ占有面積の点からは有利である。
【0022】
図4は、電流―電圧変換回路31(特に電圧―電流変換部33)の第3の具体的回路図を示す。この回路は、図2の回路を昇圧型DC−DCコンバータに適用した場合である。昇圧型の場合は、MOSトランジスタ44〜54のうち、MOSトランジスタ44,45がNMOSトランジスタ、MOSトランジスタ46〜54がPMOSトランジスタである。また、電源電圧Vccと接地電圧が図2の場合と逆になっている。したがって、検出用抵抗32の他端、定電流源41の一端(PMOSトランジスタ46,47と反対側)、抵抗43の一端(NMOSトランジスタ45と反対側)は接地電圧に接続され、PMOSトランジスタ47、49、51、53、54のソースは電源電圧Vccに接続される。さらに、昇圧型の場合は、PMOSトランジスタ54のドレイン電流と同一電流を増幅器34のマイナス入力から接地に引き出すためにNMOSトランジスタ55,56が追加される。NMOSトランジスタ55は、ソースが接地され、ドレインとゲートは共通接続され、ドレインはNMOSトランジスタ54のドレインに接続される。NMOSトランジスタ56は、ソースが接地され、ゲートがNMOSトランジスタ55のゲートに接続され、ドレインが増幅器34のマイナス入力に接続される。また、昇圧型の場合は、電圧発生部16のスイッチング素子としてのMOSトランジスタ11にNMOSトランジスタが使用されるとともに、電圧発生部16中のインダクタ13とダイオード12の接続のし方が図2と異なる。インダクタ13は、NMOSトランジスタ11のドレインと電源電圧Vcc間に接続され、ダイオード12はNMOSトランジスタ11のドレインと出力端子15間に接続される。
【0023】
図5は電流―電圧変換回路31の第4の具体的回路図で、図4の昇圧型で、図3と同様に電圧―電流変換部33の回路を簡略化した場合である。この回路では、図4のPMOSトランジスタ46,48,50,53が省略されている。したがって、電源電圧Vccと接地間にはPMOSトランジスタ47と定電流源41がこの順で直列接続される。さらに、NMOSトランジスタ44のドレインと電源電圧Vcc間にはPMOSトランジスタ49のみが、またNMOSトランジスタ45のドレインと接地間にはPMOSトランジスタ51のみが接続される。さらにNMOSトランジスタ45のソースと電源電圧Vcc間にPMOSトランジスタ52が接続され、このPMOSトランジスタ52のゲートにPMOSトランジスタ54のゲートが接続される。
【0024】
図4および図5の昇圧型の場合も、電流―電圧変換回路31は図2および図3の降圧型の場合と同様に動作し、同様な効果を得ることができる。
【0025】
図6は、電流―電圧変換回路31の第5の具体的回路図で、図2の降圧型で、電圧―電流変換部33の回路を一部変更した場合である。この回路では、MOSトランジスタ52としてPMOSトランジスタが使用されており、このPMOSトランジスタ52のソースがNMOSトランジスタ45のソースに接続される。また、このPMOSトランジスタ52のドレインにNMOSトランジスタ53のドレインとゲートが接続される。また、PMOSトランジスタ52のゲートが、PMOSトランジスタ45のドレインからPMOSトランジスタ44のドレインに接続変更されるとともに、PMOSトランジスタ44、45のゲートが、PMOSトランジスタ44のドレインからPMOSトランジスタ45のドレインに接続変更される。さらに、図2で示されるNMOSトランジスタ46,48,50が省略される。したがって、電源電圧Vccと接地間には定電流源41とNMOSトランジスタ47が直列接続される。さらに、PMOSトランジスタ44のドレインと接地間にはNMOSトランジスタ49のみが、またPMOSトランジスタ45のドレインと接地間にはNMOSトランジスタ51のみが接続される。
【0026】
このような図6の構成でも図2と同様に動作し、PMOSトランジスタ52による負帰還も作用する。すなわち、PMOSトランジスタ45のドレイン電流が増加して電流I9が減少すると、PMOSトランジスタ44のドレイン電流が減少し、その結果、PMOSトランジスタ52のゲート電圧が低下し、PMOSトランジスタ52の導通度が増して電流I9が増大するので、電流I9と抵抗32の端子間電圧との比例関係が維持される。これとは逆に、PMOSトランジスタ45のドレイン電流が減少して電流I9が増大する場合は、上記とは逆の作用で電流I9が減少し、やはり電流I9と抵抗32の端子間電圧との比例関係が維持される。ただし、図6の負帰還ではループ利得が図2に比較して低いため、精度的には図2より若干劣る。
【0027】
しかし、図6の回路は、図2に比較すると電源電圧Vccを低くすることができるという効果がある。すなわち、図2の回路では、MOSトランジスタ52のゲート電圧は、MOSトランジスタ53のゲート・ソース間電圧にMOSトランジスタ52のゲート・ソース間電圧を加えた電圧(以下第1電圧という)になる。これに対して、図6の回路では、MOSトランジスタ52のゲート電圧は、抵抗43の電圧降下にMOSトランジスタ52のゲート・ソース間電圧を加えた電圧(以下第2電圧という)になる。電源電圧Vccは、これら第1、第2電圧より高くする必要があるが、図6の第2電圧は図2の第1電圧より低くなるので、対応して電源電圧Vccも図6の方が図2より低くすることができる。
【0028】
図7は、電流―電圧変換回路31の第6の具体的回路図で、図4の昇圧型で、電圧―電流変換部33の回路を図6と同様に一部変更した場合である。すなわち、この回路では、MOSトランジスタ52としてNMOSトランジスタが使用され、このNMOSトランジスタ52のソースがNMOSトランジスタ45のソースに接続され、NMOSトランジスタ52のドレインにPMOSトランジスタ53のドレインとゲートが接続される。また、前記NMOSトランジスタ52のゲートが、NMOSトランジスタ45のドレインからNMOSトランジスタ44のドレインに接続変更されるとともに、NMOSトランジスタ44、45のゲートが、NMOSトランジスタ44のドレインからNMOSトランジスタ45のドレインに接続変更される。さらに、図4で示されるPMOSトランジスタ46,48,50が省略される。したがって、電源電圧Vccと接地間にはPMOSトランジスタ47と定電流源41がこの順で直列接続される。さらに、NMOSトランジスタ44のドレインと電源電圧Vcc間にはPMOSトランジスタ49のみが、またNMOSトランジスタ45のドレインと接地間にはPMOSトランジスタ51のみが接続される。このような図7の回路も図6と同様に動作し、同様な効果を得ることができる。
【0029】
【発明の効果】
以上詳細に説明したように本発明の電流―電圧変換回路およびそれを利用したDC−DCコンバータによれば、抵抗による電圧降下から、電源電圧付近または接地電圧付近の電圧でも問題なく、かつ微小な電圧差でも精度よく検知して、電流(出力電流)を電圧として出力することができ、回路構成も簡単でCMOSプロセスでのIC化に好適する。
【図面の簡単な説明】
【図1】本発明の実施の形態としての降圧型電流モードDC−DCコンバータを示す回路図。
【図2】上記DC−DCコンバータにおける電流―電圧変換回路の第1の具体的回路を示す回路図。
【図3】上記DC−DCコンバータにおける電流―電圧変換回路の第2の具体的回路を示す回路図。
【図4】本発明に係る電流―電圧変換回路の第3の具体的回路を示す回路図。
【図5】本発明に係る電流―電圧変換回路の第4の具体的回路を示す回路図。
【図6】本発明に係る電流―電圧変換回路の第5の具体的回路を示す回路図。
【図7】本発明に係る電流―電圧変換回路の第6の具体的回路を示す回路図。
【図8】従来の降圧型電流モードDC−DCコンバータを示す回路図。
【符号の説明】
31 電流―電圧変換回路
32 検出用抵抗
33 電圧―電流変換部
34 増幅器(電流―電圧変換部)
35 鋸歯状波電圧発生回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a current-voltage conversion circuit that detects a current from a voltage drop caused by a resistor and outputs the current as a voltage, and a current mode DC-DC converter using the same.
[0002]
[Prior art]
FIG. 8 shows a typical circuit diagram of a conventional step-down current mode DC-DC converter used as a power supply circuit for a personal computer. In this figure, 11 is a PMOS transistor as a switching element for turning on and off the power supply voltage Vcc, and constitutes a voltage generator 16 together with a diode 12, an inductor 13 and a capacitor. The diode 12 has an anode grounded and a cathode connected to the drain of the PMOS transistor 11. The inductor 13 has one end connected to the drain of the PMOS transistor 11 and the other end connected to the output terminal 15. The capacitor 14 is connected between the output terminal 15 and the ground.
[0003]
A resistor 17 is connected between the source of the PMOS transistor 11 and the power supply voltage Vcc to detect an output current flowing through the PMOS transistor 11 by a voltage drop. The other end of the resistor 17 opposite to the one end on the source side ( The power supply voltage Vcc) is connected to the plus input and minus input of the amplifier 18, respectively. The output of the amplifier 18 is connected to the first input of the adder 19, and the sawtooth wave voltage is supplied from the sawtooth wave voltage generation circuit 20 to the second input of the adder 19. The resistor 17, the amplifier 18, the adder 19 and the sawtooth voltage generation circuit 20 connected in this way detect the output current of the DC-DC converter from the voltage drop due to the resistor and output it as a voltage. A current-voltage conversion circuit 21 for adding the sawtooth voltage is configured.
[0004]
The output voltage at the output terminal 15 is divided by resistors 22 and 23, and the voltage at the voltage dividing point is supplied to the negative input of the error amplifier 24. A reference voltage 25 is supplied to the plus input of the error amplifier 24. The output of the error amplifier 24 is supplied to the minus input of a comparator 26 for PWM (pulse width modulation), and the output of the adder 19 is supplied to the plus input of the comparator 26. Further, the output of the comparator 26 is supplied to the reset input of the flip-flop circuit 27, and the Q output of the flip-flop circuit 27 is connected to the gate of the PMOS transistor 11. The output of the oscillator 28 is supplied to the set input of the flip-flop circuit 27.
[0005]
In the DC-DC converter configured as described above, a voltage difference between both ends of the resistor 17 (voltage drop due to the resistor 17) is detected and amplified by an operational amplifier type amplifier 18, thereby detecting an output current and outputting it as a voltage. The adder 19 adds the sawtooth wave voltage from the sawtooth wave voltage generation circuit 20 to the output voltage. The output voltage of the adder 19 changes according to the output current. Further, the output voltage of the output terminal 15 of the DC-DC converter is divided by the resistors 22 and 23, and the divided voltage and the reference voltage 25 are compared by the error amplifier 24, whereby the output voltage of the output terminal 15 is output. A voltage corresponding to the error is obtained at the output of the error amplifier 24. The output voltage of the error amplifier 24 and the output voltage of the adder 19 are compared by the comparator 26, so that the PWM signal controlled by the output voltage and output current of the DC-DC converter is output to the output of the comparator 26. As a result, by switching control of the PMOS transistor 11 through the flip-flop circuit 27 with this PWM signal, a constant output DC voltage lower than the power supply voltage Vcc can be generated by the voltage generator 16 and obtained at the output terminal 15. it can.
[0006]
[Problems to be solved by the invention]
However, in the conventional DC-DC converter as described above, the voltage difference between both ends of the resistor 17 is detected and amplified by the operational amplifier type amplifier 18 as a method of detecting the output current and outputting it as a voltage. However, there is a problem that various adverse effects occur in the implementation of IC. That is, in the conventional circuit of FIG. 8, the negative input of the amplifier 18 is fixed at the power supply voltage Vcc, and the positive input is lowered from the power supply voltage by several hundred mV at most even when a voltage drop due to the resistor 17 occurs. Since this is a voltage, the input voltage for both inputs is approximately the power supply voltage Vcc of the circuit. Therefore, a function required for the amplifier 18 is that the common-mode input voltage range includes the power supply voltage. However, a normal operational amplifier used as the amplifier 18 does not have this function, and a complicated circuit configuration is required to provide this function. This leads to an increase in the number of elements in the chip when the DC-DC converter is integrated into an IC, which leads to an increase in chip size or an increase in current consumption.
[0007]
The present invention has been made in view of the above points. The circuit configuration is simplified, and it is suitable for an IC in a CMOS process. Further, the power supply voltage is near (in the case of a step-down DC-DC converter) or near the ground voltage (step-up). It is an object of the present invention to provide a current-voltage conversion circuit that can operate even with a small voltage difference and can accurately detect even a small voltage difference and a DC-DC converter using the same. .
[0008]
[Means for Solving the Problems]
The current-voltage conversion circuit according to the present invention is a current-voltage conversion circuit that detects a current from a voltage drop caused by a resistor and outputs the voltage as a voltage, and a detection resistor inserted in the current path and both ends of the detection resistor. And a voltage-current conversion unit that converts a voltage difference between them into a current, and a current-voltage conversion unit that converts an output current of the voltage-current conversion unit into a voltage.
[0009]
The DC-DC converter of the present invention has a current-voltage conversion circuit that detects an output current from a voltage drop caused by a resistor and outputs the detected voltage as a voltage, and adds a sawtooth voltage to the voltage. A DC-DC converter that generates a PWM signal from a circuit output and an output voltage error voltage and controls switching of the switching element with the PWM signal, wherein the current-voltage conversion circuit is connected in series with the switching element. Output current detection resistor, the voltage-current conversion unit that converts the voltage difference between both ends of this detection resistor into current, and the output current of this voltage-current conversion unit is converted into voltage, and at the same time the sawtooth voltage And a current-voltage conversion unit for adding.
[0010]
As is apparent from the above description, in the present invention, instead of detecting and amplifying the voltage difference between both ends of the conventional resistor with an operational amplifier type amplifier, a method of converting this voltage difference into current once and then reconverting it into voltage is employed. Take. In this method, the voltage-current converter has no particular problem even if the detected voltage is near the power supply voltage (in the case of a step-down DC-DC converter) or near the ground voltage (in the case of a step-up DC-DC converter). Even voltage differences can be detected accurately. Furthermore, the circuit configuration can be a very simple configuration because no special function is required. In addition, a general operational amplifier (amplifier) can be used for the current-voltage conversion section for returning the voltage again. By supplying a sawtooth voltage as a bias voltage of the operational amplifier, the sawtooth voltage can be added. It can be realized at the same time.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing a step-down current mode DC-DC converter as an embodiment of the present invention. In this DC-DC converter, the configuration of the current-voltage conversion circuit 31 is different from the conventional example of FIG. Therefore, in the following description, only the current-voltage conversion circuit 31 portion will be described in detail, and the other same portions are denoted by the same reference numerals as the respective portions in FIG.
[0012]
The current-voltage conversion circuit 31 includes a detection resistor 32, a voltage-current conversion unit 33, an amplifier (op-amp) 34 as a current-voltage conversion unit, and a sawtooth voltage generation circuit 35. The detection resistor 32 is connected between the source of the PMOS transistor 11 serving as a switching element and the power supply voltage Vcc. One end of the detection resistor 32 on the source side and the other end on the opposite side (power supply voltage Vcc) are connected to the first and second inputs of the voltage-current converter 33, respectively. The output of the voltage-current converter 33 is connected to the negative input of the amplifier 34, and the output of the sawtooth voltage generating circuit 35 is connected to the positive input of the amplifier 34. A feedback resistor 36 is connected between the output of the amplifier 34 and the negative input, and the output of the amplifier 34 is connected to the positive input of the comparator 26.
[0013]
In the current-voltage conversion circuit 31 configured as described above, the voltage difference between both ends of the resistor 32 is converted into a current by the voltage-current conversion unit 33, and the current is converted back to a voltage by the amplifier 34. As a result, like the conventional current-voltage conversion circuit, the output current can be detected from the voltage drop due to the resistor and output as a voltage. In addition, when the amplifier 34 reconverts the current into a voltage, the sawtooth wave voltage is supplied as a bias voltage from the sawtooth voltage generation circuit 35 to the positive input of the amplifier 34, so that the output voltage of the amplifier 34 is sawtooth. Wave voltage can be added. Therefore, the PWM signal can be generated by comparing the output voltage of the amplifier 34 with the output voltage of the error amplifier 24.
[0014]
FIG. 2 shows a first specific circuit diagram of the current-voltage conversion circuit 31 (particularly the voltage-current conversion unit 33). The voltage-current converter 33 includes a constant current source 41, resistors 42 and 43, and MOS transistors 44 to 54. Of the MOS transistors 44 to 54, the MOS transistors 44 and 45 are PMOS transistors, and the MOS transistors 46 to 54 are NMOS transistors. A constant current source 41, an NMOS transistor 46, and an NMOS transistor 47 are connected in series in this order between the power supply voltage Vcc and the ground. The drains and gates of the NMOS transistor 46 and the NMOS transistor 47 are commonly connected to each other. In this series circuit, the constant current Ir flows by the constant current source 41. The source of the PMOS transistor 44 is connected to one end (the source side of the PMOS transistor 11) of the detection resistor 32 via the resistor 42. The gates of the PMOS transistors 44 are commonly connected to the drains. An NMOS transistor 48 and an NMOS transistor 49 are connected in series in this order between the drain of the PMOS transistor 44 and the ground. The other end of the detection resistor 32 (power supply voltage Vcc) is connected to the source of the PMOS transistor 45 via the resistor 43. Between the drain of the PMOS transistor 45 and the ground, an NMOS transistor 50 and an NMOS transistor 51 are connected in series in this order. The gate of the NMOS transistor 50 and the gate of the NMOS transistor 48 are commonly connected to the gate of the NMOS transistor 46. The gate of the NMOS transistor 51 and the gate of the NMOS transistor 49 are commonly connected to the gate of the NMOS transistor 47. The source of the PMOS transistor 45 is connected to the drain of the NMOS transistor 52, and the gate of the NMOS transistor 52 is connected to the drain of the PMOS transistor 45. The drain of the NMOS transistor 53 is connected to the source of the NMOS transistor 52. The NMOS transistor 53 has a drain and a gate connected in common and a source grounded. The gate of the NMOS transistor 53 is connected to the gate of the NMOS transistor 54. The NMOS transistor 54 has a source grounded and a drain connected to the negative input of an amplifier (op-amp) 34 as a current-voltage converter. The positive input of the amplifier 34 is connected to the output of the sawtooth voltage generator 35 as in FIG. Further, a resistor 36 is connected between the output of the amplifier 34 and the negative input. The back gate terminals of the MOS transistors 44 to 54 are all connected to the source terminal for the PMOS transistors 44 and 45, and all the NMOS transistors 46 to 54 are connected to the ground.
[0015]
In the above circuit configuration, the NMOS transistors 47, 49, 51 constitute a current mirror circuit, and if the channel length and channel width ratio (W / L) of these elements are set equal, the drain currents of the NMOS transistors 49, 51 are almost equal. It is equal to the constant current Ir. The NMOS transistors 46, 48, 50 fix the drain voltages of the NMOS transistors 49, 51 equally, and prevent variations in drain current due to the channel length modulation effect. Assuming that the source voltage of the PMOS transistor 11 as a switching element is Vs, the current Io flowing through the PMOS transistor 11 out of the total current flowing through the detection resistor 32 (resistance value Rs) is transferred to the resistor 42 (resistance value R 1 ). Since it is extremely large compared to the flowing current Ir,
[Expression 1]
Figure 0004090660
It becomes.
[0016]
The source voltage of the PMOS transistor 44 and 45 is equal by setting the W / L of the PMOS transistors 44 and 45 equal, when this is the Vs 7,
[Expression 2]
Figure 0004090660
It becomes. Therefore, the current I 9 flowing to the drain of the NMOS transistor 52 can be obtained by setting the resistance values R 1 and R 2 of the resistors 42 and 43 equal to
[Equation 3]
Figure 0004090660
Thus, a current proportional to the output current Io (voltage between the terminals of the resistor 32) can be taken out. The NMOS transistor 52 forms a negative feedback loop (the operation will be described later), and the current I 9 can be taken out with high accuracy. Therefore, if the W / L of the NMOS transistor 53 and the NMOS transistor 54 are set to be equal, the drain current of the NMOS transistor 54 is also equal to the current I 9 and becomes a current proportional to the output current Io. The drain current (current I 9 ) of the NMOS transistor 54 is drawn from the negative input of the amplifier 34, and the sawtooth wave voltage (Vrg) is applied to the positive input of the amplifier 34, whereby the output voltage of the amplifier 34 is output. Vao is [Expression 4]
Figure 0004090660
(Where R 3 is the resistance value of the resistor 36). That is, as the output voltage Vao, a voltage proportional to the output current Io and added with the sawtooth voltage Vrg can be obtained. Here, the amplification factor of RsIo is determined by the resistance ratio of R 3 / R 2 .
[0017]
The specific circuit of the current-voltage conversion circuit 31 is as described above. In this specific example, the operation of the voltage-current conversion unit 33 will be briefly described as follows. That is, if the source voltages of the PMOS transistors 44 and 45 are the same and the drain currents of the PMOS transistors 44 and 45 are constant, the voltage between the terminals of the resistor 32 changes and the source voltage of the PMOS transistors 44 and 45 changes. Since the drain currents of the PMOS transistors 44 and 45 are constant, a current proportional to the change can be taken out as the current I 9 .
[0018]
In the voltage-current converter 33, the NMOS transistor 52 forms a negative feedback loop. The operation of this negative feedback loop is as follows. That is, for some reason, the drain current of the PMOS transistor 45 increases, and as a result, the current I 9 decreases, and the proportional relationship between the current I 9 and the voltage across the resistor 32 (output current Io) is lost. by drain current of the PMOS transistor 45 increases, the gate voltage increases the NMOS transistor 52, because as a result becomes the current I 9 is increased increasing the conductivity of the NMOS transistor 52, the current I 9 The proportional relationship with the voltage between the terminals of the resistor 32 is recovered and maintained. Conversely, the drain current decreases the PMOS transistor 45, a current if I 9 is increased, the current I 9 decreases in reverse action and, also the terminal voltage of the current I 9 and the resistor 32 The proportional relationship is maintained.
[0019]
As described above, according to the voltage-current conversion unit 33, there is no problem even with a voltage near the power supply voltage, and even a minute voltage difference between both ends of the resistor 32 can be accurately detected and converted into a current. In addition, the circuit configuration is simple as described above, and is suitable for IC implementation in a CMOS process. Further, the amplifier 34 can convert the current from the voltage-current converter 33 into a voltage, and simultaneously add a sawtooth voltage to the voltage.
[0020]
FIG. 3 is a second specific circuit diagram of the current-voltage conversion circuit 31 and is a circuit example in which the voltage-current conversion unit 33 of FIG. 2 is simplified. In this circuit, the NMOS transistors 46, 48, 50, 53 of FIG. 2 are omitted. Therefore, the constant current source 41 and the NMOS transistor 47 are connected in series between the power supply voltage Vcc and the ground. Further, only the NMOS transistor 49 is connected between the drain of the PMOS transistor 44 and the ground, and only the NMOS transistor 51 is connected between the drain of the PMOS transistor 45 and the ground. Further, an NMOS transistor 52 is connected between the source of the PMOS transistor 45 and the ground, and the gate of the NMOS transistor 54 is connected to the gate of the NMOS transistor 52.
[0021]
The circuit of FIG. 3 is inferior to the circuit of FIG. 2 in accuracy because there is a slight difference in the drain currents of the NMOS transistors 49 and 51 constituting the current mirror, but the number of MOS transistors can be reduced and the area occupied by the chip can be reduced. This is advantageous.
[0022]
FIG. 4 shows a third specific circuit diagram of the current-voltage conversion circuit 31 (particularly, the voltage-current conversion unit 33). This circuit is a case where the circuit of FIG. 2 is applied to a step-up DC-DC converter. In the step-up type, of the MOS transistors 44 to 54, the MOS transistors 44 and 45 are NMOS transistors, and the MOS transistors 46 to 54 are PMOS transistors. Further, the power supply voltage Vcc and the ground voltage are opposite to those in FIG. Therefore, the other end of the detection resistor 32, one end of the constant current source 41 (on the opposite side to the PMOS transistors 46 and 47), and one end of the resistor 43 (on the opposite side to the NMOS transistor 45) are connected to the ground voltage. The sources of 49, 51, 53 and 54 are connected to the power supply voltage Vcc. Further, in the case of the boost type, NMOS transistors 55 and 56 are added to draw the same current as the drain current of the PMOS transistor 54 from the negative input of the amplifier 34 to the ground. The NMOS transistor 55 has a source grounded, a drain and a gate connected in common, and a drain connected to the drain of the NMOS transistor 54. The NMOS transistor 56 has a source grounded, a gate connected to the gate of the NMOS transistor 55, and a drain connected to the negative input of the amplifier 34. In the case of the step-up type, an NMOS transistor is used as the MOS transistor 11 serving as a switching element of the voltage generator 16 and the way of connecting the inductor 13 and the diode 12 in the voltage generator 16 is different from that in FIG. . The inductor 13 is connected between the drain of the NMOS transistor 11 and the power supply voltage Vcc, and the diode 12 is connected between the drain of the NMOS transistor 11 and the output terminal 15.
[0023]
FIG. 5 is a fourth specific circuit diagram of the current-voltage conversion circuit 31, which is the boost type of FIG. 4 and the circuit of the voltage-current conversion unit 33 is simplified as in FIG. In this circuit, the PMOS transistors 46, 48, 50, 53 of FIG. 4 are omitted. Therefore, the PMOS transistor 47 and the constant current source 41 are connected in series in this order between the power supply voltage Vcc and the ground. Further, only the PMOS transistor 49 is connected between the drain of the NMOS transistor 44 and the power supply voltage Vcc, and only the PMOS transistor 51 is connected between the drain of the NMOS transistor 45 and the ground. Further, a PMOS transistor 52 is connected between the source of the NMOS transistor 45 and the power supply voltage Vcc, and the gate of the PMOS transistor 54 is connected to the gate of the PMOS transistor 52.
[0024]
Also in the boost type of FIGS. 4 and 5, the current-voltage conversion circuit 31 operates in the same manner as the step-down type of FIGS. 2 and 3, and the same effect can be obtained.
[0025]
FIG. 6 is a fifth specific circuit diagram of the current-voltage conversion circuit 31, and is a case where the voltage-current conversion unit 33 is partly changed in the step-down type of FIG. In this circuit, a PMOS transistor is used as the MOS transistor 52, and the source of the PMOS transistor 52 is connected to the source of the NMOS transistor 45. The drain and gate of the NMOS transistor 53 are connected to the drain of the PMOS transistor 52. The gate of the PMOS transistor 52 is changed from the drain of the PMOS transistor 45 to the drain of the PMOS transistor 44, and the gates of the PMOS transistors 44 and 45 are changed from the drain of the PMOS transistor 44 to the drain of the PMOS transistor 45. Is done. Further, the NMOS transistors 46, 48 and 50 shown in FIG. 2 are omitted. Therefore, the constant current source 41 and the NMOS transistor 47 are connected in series between the power supply voltage Vcc and the ground. Further, only the NMOS transistor 49 is connected between the drain of the PMOS transistor 44 and the ground, and only the NMOS transistor 51 is connected between the drain of the PMOS transistor 45 and the ground.
[0026]
6 operates in the same manner as in FIG. 2, and negative feedback by the PMOS transistor 52 also acts. That is, when the drain current of the PMOS transistor 45 increases and the current I 9 decreases, the drain current of the PMOS transistor 44 decreases. As a result, the gate voltage of the PMOS transistor 52 decreases and the conductivity of the PMOS transistor 52 increases. Since the current I 9 increases, the proportional relationship between the current I 9 and the voltage across the resistor 32 is maintained. On the other hand, when the drain current of the PMOS transistor 45 decreases and the current I 9 increases, the current I 9 decreases due to the reverse action to the above, and the voltage between the current I 9 and the terminal of the resistor 32 is also decreased. The proportional relationship is maintained. However, in the negative feedback of FIG. 6, since the loop gain is lower than that of FIG. 2, the accuracy is slightly inferior to that of FIG.
[0027]
However, the circuit of FIG. 6 has an effect that the power supply voltage Vcc can be lowered as compared with FIG. That is, in the circuit of FIG. 2, the gate voltage of the MOS transistor 52 is a voltage obtained by adding the gate-source voltage of the MOS transistor 52 to the gate-source voltage of the MOS transistor 53 (hereinafter referred to as the first voltage). On the other hand, in the circuit of FIG. 6, the gate voltage of the MOS transistor 52 is a voltage obtained by adding the voltage between the gate and source of the MOS transistor 52 to the voltage drop of the resistor 43 (hereinafter referred to as the second voltage). The power supply voltage Vcc needs to be higher than these first and second voltages. However, since the second voltage in FIG. 6 is lower than the first voltage in FIG. 2, the power supply voltage Vcc is correspondingly higher in FIG. It can be made lower than in FIG.
[0028]
FIG. 7 is a sixth specific circuit diagram of the current-voltage conversion circuit 31, and is a case where the circuit of the voltage-current conversion unit 33 is partially changed as in FIG. That is, in this circuit, an NMOS transistor is used as the MOS transistor 52, the source of the NMOS transistor 52 is connected to the source of the NMOS transistor 45, and the drain and gate of the PMOS transistor 53 are connected to the drain of the NMOS transistor 52. The gate of the NMOS transistor 52 is changed from the drain of the NMOS transistor 45 to the drain of the NMOS transistor 44, and the gates of the NMOS transistors 44 and 45 are connected from the drain of the NMOS transistor 44 to the drain of the NMOS transistor 45. Be changed. Further, the PMOS transistors 46, 48 and 50 shown in FIG. 4 are omitted. Therefore, the PMOS transistor 47 and the constant current source 41 are connected in series in this order between the power supply voltage Vcc and the ground. Further, only the PMOS transistor 49 is connected between the drain of the NMOS transistor 44 and the power supply voltage Vcc, and only the PMOS transistor 51 is connected between the drain of the NMOS transistor 45 and the ground. Such a circuit of FIG. 7 also operates in the same manner as in FIG. 6, and the same effect can be obtained.
[0029]
【The invention's effect】
As described above in detail, according to the current-voltage conversion circuit and the DC-DC converter using the current-voltage conversion circuit of the present invention, there is no problem even with a voltage near the power supply voltage or the ground voltage due to a voltage drop due to the resistance. Even a voltage difference can be detected with high accuracy, and a current (output current) can be output as a voltage. The circuit configuration is simple, and it is suitable for integration in a CMOS process.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a step-down current mode DC-DC converter as an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a first specific circuit of a current-voltage conversion circuit in the DC-DC converter.
FIG. 3 is a circuit diagram showing a second specific circuit of a current-voltage conversion circuit in the DC-DC converter.
FIG. 4 is a circuit diagram showing a third specific circuit of the current-voltage conversion circuit according to the present invention.
FIG. 5 is a circuit diagram showing a fourth specific circuit of the current-voltage conversion circuit according to the present invention.
FIG. 6 is a circuit diagram showing a fifth specific circuit of the current-voltage conversion circuit according to the present invention.
FIG. 7 is a circuit diagram showing a sixth specific circuit of the current-voltage conversion circuit according to the present invention.
FIG. 8 is a circuit diagram showing a conventional step-down current mode DC-DC converter.
[Explanation of symbols]
31 Current-Voltage Conversion Circuit 32 Detection Resistance 33 Voltage-Current Conversion Unit 34 Amplifier (Current-Voltage Conversion Unit)
35 Sawtooth voltage generator

Claims (6)

電流を抵抗による電圧降下から検出して、電流の変化に比例する電圧を出力する電流―電圧変換回路であって、
前記電流経路に挿入された検出用抵抗と、
この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、
この電圧―電流変換部の出力電流を電圧に変換する電流―電圧変換部とを具備し、
前記電圧―電流変換部および電流―電圧変換部は、
検出用抵抗の一端に抵抗を介してソースが接続され、ゲートとドレインが共通接続された第1PMOSトランジスタと、前記検出用抵抗他端の電源電圧に抵抗を介してソースが接続され、ゲートが前記第1PMOSトランジスタのゲートに接続された第2PMOSトランジスタとからなり、第1、第2PMO S トランジスタのソース電圧は同一、第1、第2PMO S トランジスタのドレイン電流は一定とされる回路と、
前記第2PMOSトランジスタおよび前記第1PMOSトランジスタの各ドレインと接地間に挿入された一対の定電流NMOSトランジスタと、
この各定電流NMOSトランジスタと直列に接続され、一対の定電流NMOSトランジスタのドレイン電圧を等しく固定する一対のNMOSトランジスタと、
前記第2PMOSトランジスタのソースにドレインが接続され、かつゲートが第2PMOSトランジスタのドレインに接続され、前記検出用抵抗の端子間電圧の変化に比例した電流を取出し、かつ負帰還ループを構成する第1NMOSトランジスタと、
この第1NMOSトランジスタのソースと接地間に接続され、ドレインとゲートが共通接続された第2NMOSトランジスタと、
この第2NMOSトランジスタのゲートにゲートが接続され、ソースが接地された第3NMOSトランジスタと、
この第3NMOSトランジスタのドレインが入力に接続された増幅器と
からなることを特徴とする電流―電圧変換回路。
A current-voltage conversion circuit that detects current from a voltage drop due to resistance and outputs a voltage proportional to the change in current.
A detection resistor inserted in the current path;
A voltage-current converter that converts the voltage difference between both ends of the detection resistor into a current;
A current-voltage converter that converts the output current of the voltage-current converter into a voltage ;
The voltage-current converter and the current-voltage converter are
A first PMOS transistor having a source connected to one end of the detection resistor via a resistor and a gate and a drain connected in common, a source connected to the power supply voltage of the other end of the detection resistor via a resistor, consists of a first 2PMOS transistor connected to the gate of the first 1PMOS transistor, and the circuit first, source voltage of the 2PMO S transistor are the same, first, the drain current of the 2PMO S transistor is constant,
A pair of constant current NMOS transistor inserted between ground and the drain of the second 2PMOS transistor and the second 1PMOS transistor,
A pair of NMOS transistors connected in series with each of the constant current NMOS transistors and fixing the drain voltage of the pair of constant current NMOS transistors equally;
A first NMOS which has a drain connected to the source of the second PMOS transistor and a gate connected to the drain of the second PMOS transistor, takes out a current proportional to a change in voltage between the terminals of the detection resistor, and constitutes a negative feedback loop A transistor,
A second NMOS transistor connected between the source of the first NMOS transistor and the ground and having a drain and a gate connected in common;
A third NMOS transistor having a gate connected to the gate of the second NMOS transistor and a source grounded;
The first 3NMOS transistor characteristic and to that current drain that is formed of an amplifier connected to the input of the - voltage converting circuit.
電流を抵抗による電圧降下から検出して、電流の変化に比例する電圧を出力する電流―電圧変換回路であって、
前記電流経路に挿入された検出用抵抗と、
この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、
この電圧―電流変換部の出力電流を電圧に変換する電流―電圧変換部とを具備し、
前記電圧―電流変換部および電流―電圧変換部は、
検出用抵抗の一端に抵抗を介してソースが接続され、ゲートとドレインが共通接続された第1PMOSトランジスタと、前記検出用抵抗他端の電源電圧に抵抗を介してソースが接続され、ゲートが前記第1PMOSトランジスタのゲートに接続された第2PMOSトランジスタとからなり、第1、第2PMO S トランジスタのソース電圧は同一、第1、第2PMO S トランジスタのドレイン電流は一定とされる回路と、
前記第2PMOSトランジスタおよび前記第1PMOSトランジスタの各ドレインと接地間に挿入された一対の定電流NMOSトランジスタと、
前記第2PMOSトランジスタのソースと接地間に接続され、ゲートが第2PMOSトランジスタのドレインに接続され、前記検出用抵抗の端子間電圧の変化に比例した電流を取出し、かつ負帰還ループを構成する第1NMOSトランジスタと、
この第1NMOSトランジスタのゲートにゲートが接続され、ソースが接地された第3NMOSトランジスタと、
この第3NMOSトランジスタのドレインが入力に接続された増幅器と
からなることを特徴とする電流―電圧変換回路。
A current-voltage conversion circuit that detects current from a voltage drop due to resistance and outputs a voltage proportional to the change in current.
A detection resistor inserted in the current path;
A voltage-current converter that converts the voltage difference between both ends of the detection resistor into a current;
A current-voltage converter that converts the output current of the voltage-current converter into a voltage ;
The voltage-current converter and the current-voltage converter are
A first PMOS transistor having a source connected to one end of the detection resistor via a resistor and a gate and a drain connected in common, a source connected to the power supply voltage of the other end of the detection resistor via a resistor, consists of a first 2PMOS transistor connected to the gate of the first 1PMOS transistor, and the circuit first, source voltage of the 2PMO S transistor are the same, first, the drain current of the 2PMO S transistor is constant,
A pair of constant current NMOS transistor inserted between ground and the drain of the second 2PMOS transistor and the second 1PMOS transistor,
A first NMOS connected between the source of the second PMOS transistor and the ground, a gate connected to the drain of the second PMOS transistor, taking out a current proportional to a change in voltage between the terminals of the detection resistor, and constituting a negative feedback loop A transistor,
A third NMOS transistor having a gate connected to the gate of the first NMOS transistor and a source grounded;
The first 3NMOS transistor characteristic and to that current drain that is formed of an amplifier connected to the input of the - voltage converting circuit.
電流を抵抗による電圧降下から検出して、電流の変化に比例する電圧を出力する電流―電圧変換回路であって、
前記電流経路に挿入された検出用抵抗と、
この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、
この電圧―電流変換部の出力電流を電圧に変換する電流―電圧変換部とを具備し、
前記電圧―電流変換部および電流―電圧変換部は、
検出用抵抗の一端に抵抗を介してソースが接続された第1PMOSトランジスタと、前記検出用抵抗他端の電源電圧に抵抗を介してソースが接続され、ゲートとドレインが前記第1PMOSトランジスタのゲートとともに共通接続された第2PMOSトランジスタとからなり、第1、第2PMO S トランジスタのソース電圧は同一、第1、第2PMO S トランジスタのドレイン電流は一定とされる回路と、
前記第2PMOSトランジスタおよび前記第1PMOSトランジスタの各ドレインと接地間に挿入された一対の定電流NMOSトランジスタと、
前記第2PMOSトランジスタのソースにソースが接続され、かつゲートが第1PMOSトランジスタのドレインに接続され、前記検出用抵抗の端子間電圧の変化に比例した電流を取出し、かつ負帰還ループを構成する第3PMOSトランジスタと、
この第3PMOSトランジスタのドレインと接地間に接続され、ドレインとゲートが共通接続された第2NMOSトランジスタと、
この第2NMOSトランジスタのゲートにゲートが接続され、ソースが接地された第3NMOSトランジスタと、
この第3NMOSトランジスタのドレインが入力に接続された増幅器と
からなることを特徴とする電流―電圧変換回路。
A current-voltage conversion circuit that detects current from a voltage drop due to resistance and outputs a voltage proportional to the change in current.
A detection resistor inserted in the current path;
A voltage-current converter that converts the voltage difference between both ends of the detection resistor into a current;
A current-voltage converter that converts the output current of the voltage-current converter into a voltage ;
The voltage-current converter and the current-voltage converter are
A first PMOS transistor having a source connected to one end of the detection resistor via a resistor, a source connected to the power supply voltage of the other end of the detection resistor via a resistor, and a gate and a drain together with the gate of the first PMOS transistor consists of a commonly connected second 2PMOS transistor, and the circuit first, source voltage of the 2PMO S transistor are the same, first, the drain current of the 2PMO S transistor is constant,
A pair of constant current NMOS transistor inserted between ground and the drain of the second 2PMOS transistor and the second 1PMOS transistor,
A third PMOS which has a source connected to the source of the second PMOS transistor and a gate connected to the drain of the first PMOS transistor, takes out a current proportional to a change in voltage between the terminals of the detection resistor, and constitutes a negative feedback loop A transistor,
A second NMOS transistor connected between the drain and the ground of the third PMOS transistor, the drain and the gate of which are connected in common;
A third NMOS transistor having a gate connected to the gate of the second NMOS transistor and a source grounded;
The first 3NMOS transistor characteristic and to that current drain that is formed of an amplifier connected to the input of the - voltage converting circuit.
電流を抵抗による電圧降下から検出して、電流の変化に比例する電圧を出力する電流―電圧変換回路であって、
前記電流経路に挿入された検出用抵抗と、
この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、
この電圧―電流変換部の出力電流を電圧に変換する電流―電圧変換部とを具備し、
前記電圧―電流変換部および電流―電圧変換部は、
検出用抵抗の一端に抵抗を介してソースが接続され、ゲートとドレインが共通接続された第1NMOSトランジスタと、前記検出用抵抗他端の接地電圧に抵抗を介してソースが接続され、ゲートが前記第1NMOSトランジスタのゲートに接続された第2NMOSトランジスタとからなり、第1、第2NMO S トランジスタのソース電圧は同一、第1、第2NMO S トランジスタのドレイン電流は一定とされる回路と、
前記第2NMOSトランジスタおよび前記第1NMOSトランジスタの各ドレインと電源電圧間に挿入された一対の定電流PMOSトランジスタと、
この各定電流PMOSトランジスタと直列に接続され、一対の定電流PMOSトランジスタのドレイン電圧を等しく固定する一対のPMOSトランジスタと、
前記第2NMOSトランジスタのソースにドレインが接続され、かつゲートが第2NMOSトランジスタのドレインに接続され、前記検出用抵抗の端子間電圧の変化に比例した電流を取出し、かつ負帰還ループを構成する第1PMOSトランジスタと、
この第1PMOSトランジスタのソースと電源電圧間に接続され、ドレインとゲートが共通接続された第2PMOSトランジスタと、
この第2PMOSトランジスタのゲートにゲートが接続され、ソースが電源電圧に接続された第3PMOSトランジスタと、
この第3PMOSトランジスタのドレインと接地電圧間に接続され、ドレインとゲートが共通接続された第3NMOSトランジスタと、
この第3NMOSトランジスタのゲートにゲートが接続され、ソースが接地電圧に接続された第4NMOSトランジスタと、
この第4NMOSトランジスタのドレインが入力に接続された増幅器と
からなることを特徴とする電流―電圧変換回路。
A current-voltage conversion circuit that detects current from a voltage drop due to resistance and outputs a voltage proportional to the change in current.
A detection resistor inserted in the current path;
A voltage-current converter that converts the voltage difference between both ends of the detection resistor into a current;
A current-voltage converter that converts the output current of the voltage-current converter into a voltage ;
The voltage-current converter and the current-voltage converter are
A source is connected to one end of the detection resistor via a resistor, a first NMOS transistor having a gate and a drain connected in common, a source connected to the ground voltage at the other end of the detection resistor, and a gate connected to the ground consists of a first 2NMOS transistor connected to the gate of the first 1NMOS transistor, and the circuit first, source voltage of the 2NMO S transistor are the same, first, the drain current of the 2NMO S transistor is constant,
A pair of constant current PMOS transistor interposed between each drain and source voltage of the first 2NMOS transistor and the second 1NMOS transistor,
A pair of PMOS transistors connected in series with each of the constant current PMOS transistors and equally fixing the drain voltage of the pair of constant current PMOS transistors;
A first PMOS having a drain connected to the source of the second NMOS transistor and a gate connected to the drain of the second NMOS transistor, taking out a current proportional to a change in voltage between the terminals of the detection resistor, and constituting a negative feedback loop A transistor,
A second PMOS transistor connected between the source of the first PMOS transistor and a power supply voltage and having a drain and a gate connected in common;
A third PMOS transistor having a gate connected to the gate of the second PMOS transistor and a source connected to the power supply voltage;
A third NMOS transistor connected between the drain of the third PMOS transistor and the ground voltage and having a drain and a gate connected in common;
A fourth NMOS transistor having a gate connected to the gate of the third NMOS transistor and a source connected to the ground voltage;
This feature and to that current drain that is formed of an amplifier connected to an input of a 4NMOS transistor - voltage converter circuit.
電流を抵抗による電圧降下から検出して、電流の変化に比例する電圧を出力する電流―電圧変換回路であって、
前記電流経路に挿入された検出用抵抗と、
この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、
この電圧―電流変換部の出力電流を電圧に変換する電流―電圧変換部とを具備し、
前記電圧―電流変換部および電流―電圧変換部は、
検出用抵抗の一端に抵抗を介してソースが接続され、ゲートとドレインが共通接続された第1NMOSトランジスタと、前記検出用抵抗他端の接地電圧に抵抗を介してソースが接続され、ゲートが前記第1NMOSトランジスタのゲートに接続された第2NMOSトランジスタとからなり、第1、第2NMO S トランジスタのソース電圧は同一、第1、第2NMO S トランジスタのドレイン電流は一定とされる回路と、
前記第2NMOSトランジスタおよび前記第1NMOSトランジスタの各ドレインと電源電圧間に挿入された一対の定電流PMOSトランジスタと、
前記第2NMOSトランジスタのソースと電源電圧間に接続され、ゲートが第2NMOSトランジスタのドレインに接続され、前記検出用抵抗の端子間電圧の変化に比例した電流を取出し、かつ負帰還ループを構成する第1PMOSトランジスタと、
この第1PMOSトランジスタのゲートにゲートが接続され、ソースが電源電圧に接続された第3PMOSトランジスタと、
この第3PMOSトランジスタのドレインと接地電圧間に接続され、ドレインとゲートが共通接続された第3NMOSトランジスタと、
この第3NMOSトランジスタのゲートにゲートが接続され、ソースが接地電圧に接続された第4NMOSトランジスタと、
この第4NMOSトランジスタのドレインが入力に接続された増幅器と
からなることを特徴とする電流―電圧変換回路。
A current-voltage conversion circuit that detects current from a voltage drop due to resistance and outputs a voltage proportional to the change in current.
A detection resistor inserted in the current path;
A voltage-current converter that converts the voltage difference between both ends of the detection resistor into a current;
A current-voltage converter that converts the output current of the voltage-current converter into a voltage ;
The voltage-current converter and the current-voltage converter are
A source is connected to one end of the detection resistor via a resistor, a first NMOS transistor having a gate and a drain connected in common, a source connected to the ground voltage at the other end of the detection resistor, and a gate connected to the ground consists of a first 2NMOS transistor connected to the gate of the first 1NMOS transistor, and the circuit first, source voltage of the 2NMO S transistor are the same, first, the drain current of the 2NMO S transistor is constant,
A pair of constant current PMOS transistor interposed between each drain and source voltage of the first 2NMOS transistor and the second 1NMOS transistor,
A second NMOS transistor is connected between the source and the power supply voltage, a gate is connected to the drain of the second NMOS transistor, a current proportional to a change in voltage between the terminals of the detection resistor is taken out, and a negative feedback loop is formed . 1 PMOS transistor,
A third PMOS transistor having a gate connected to the gate of the first PMOS transistor and a source connected to the power supply voltage;
A third NMOS transistor connected between the drain of the third PMOS transistor and the ground voltage and having a drain and a gate connected in common;
A fourth NMOS transistor having a gate connected to the gate of the third NMOS transistor and a source connected to the ground voltage;
This feature and to that current drain that is formed of an amplifier connected to an input of a 4NMOS transistor - voltage converter circuit.
電流を抵抗による電圧降下から検出して、電流の変化に比例する電圧を出力する電流―電圧変換回路であって、
前記電流経路に挿入された検出用抵抗と、
この検出用抵抗両端間の電圧差を電流に変換する電圧―電流変換部と、
この電圧―電流変換部の出力電流を電圧に変換する電流―電圧変換部とを具備し、
前記電圧―電流変換部および電流―電圧変換部は、
検出用抵抗の一端に抵抗を介してソースが接続された第1NMOSトランジスタと、前記検出用抵抗他端の接地電圧に抵抗を介してソースが接続され、ゲートとドレインが前記第1NMOSトランジスタのゲートとともに共通接続された第2NMOSトランジスタとからなり、第1、第2NMO S トランジスタのソース電圧は同一、第1、第2NMO S トランジスタのドレイン電流は一定とされる回路と、
前記第2NMOSトランジスタおよび前記第1NMOSトランジスタの各ドレインと電源電圧間に挿入された一対の定電流PMOSトランジスタと、
前記第2NMOSトランジスタのソースにソースが接続され、かつゲートが第1NMOSトランジスタのドレインに接続され、前記検出用抵抗の端子間電圧の変化に比例した電流を取出し、かつ負帰還ループを構成する第5NMOSトランジスタと、
この第5NMOSトランジスタのドレインと電源電圧間に接続され、ドレインとゲートが共通接続された第2PMOSトランジスタと、
この第2PMOSトランジスタのゲートにゲートが接続され、ソースが電源電圧に接続された第3PMOSトランジスタと、
この第3PMOSトランジスタのドレインと接地電圧間に接続され、ドレインとゲートが共通接続された第3NMOSトランジスタと、
この第3NMOSトランジスタのゲートにゲートが接続され、ソースが接地電圧に接続された第4NMOSトランジスタと、
この第4NMOSトランジスタのドレインが入力に接続された増幅器と
からなることを特徴とする電流―電圧変換回路。
A current-voltage conversion circuit that detects current from a voltage drop due to resistance and outputs a voltage proportional to the change in current.
A detection resistor inserted in the current path;
A voltage-current converter that converts the voltage difference between both ends of the detection resistor into a current;
A current-voltage converter that converts the output current of the voltage-current converter into a voltage ;
The voltage-current converter and the current-voltage converter are
A first NMOS transistor having a source connected to one end of the detection resistor via a resistor, a source connected to the ground voltage of the other end of the detection resistor via a resistor, and a gate and a drain together with the gate of the first NMOS transistor consists of a commonly connected second 2NMOS transistor, and the circuit first, source voltage of the 2NMO S transistor are the same, first, the drain current of the 2NMO S transistor is constant,
A pair of constant current PMOS transistor interposed between each drain and source voltage of the first 2NMOS transistor and the second 1NMOS transistor,
A fifth NMOS which has a source connected to the source of the second NMOS transistor and a gate connected to the drain of the first NMOS transistor, takes out a current proportional to a change in voltage between the terminals of the detection resistor, and constitutes a negative feedback loop A transistor,
A second PMOS transistor connected between the drain of the fifth NMOS transistor and the power supply voltage and having the drain and gate connected in common;
A third PMOS transistor having a gate connected to the gate of the second PMOS transistor and a source connected to the power supply voltage;
A third NMOS transistor connected between the drain of the third PMOS transistor and the ground voltage and having a drain and a gate connected in common;
A fourth NMOS transistor having a gate connected to the gate of the third NMOS transistor and a source connected to the ground voltage;
This feature and to that current drain that is formed of an amplifier connected to an input of a 4NMOS transistor - voltage converter circuit.
JP2000056399A 1999-12-24 2000-03-01 Current-voltage conversion circuit Expired - Fee Related JP4090660B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000056399A JP4090660B2 (en) 1999-12-24 2000-03-01 Current-voltage conversion circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36839399 1999-12-24
JP11-368393 1999-12-24
JP2000056399A JP4090660B2 (en) 1999-12-24 2000-03-01 Current-voltage conversion circuit

Publications (2)

Publication Number Publication Date
JP2001245469A JP2001245469A (en) 2001-09-07
JP4090660B2 true JP4090660B2 (en) 2008-05-28

Family

ID=26581998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000056399A Expired - Fee Related JP4090660B2 (en) 1999-12-24 2000-03-01 Current-voltage conversion circuit

Country Status (1)

Country Link
JP (1) JP4090660B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853040A (en) * 2010-07-05 2010-10-06 复旦大学 High mains rejection ratio low dropout voltage linear voltage regulator with feedforward transconductance

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4690784B2 (en) * 2005-06-08 2011-06-01 株式会社東芝 DC-DC converter
US7309980B2 (en) * 2006-05-08 2007-12-18 Tektronix, Inc. Current sensing circuit for use in a current measurement probe
JP5071138B2 (en) * 2008-02-13 2012-11-14 富士電機株式会社 Negative current feedback circuit and DC-DC converter using the same
JP5130944B2 (en) * 2008-02-14 2013-01-30 ミツミ電機株式会社 DC-DC converter and power supply control semiconductor integrated circuit
JP5525097B1 (en) * 2013-10-15 2014-06-18 富士通テン株式会社 Power circuit
CN113472321B (en) * 2021-06-07 2024-02-23 杭州领挚科技有限公司 Constant current pulse source

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853040A (en) * 2010-07-05 2010-10-06 复旦大学 High mains rejection ratio low dropout voltage linear voltage regulator with feedforward transconductance

Also Published As

Publication number Publication date
JP2001245469A (en) 2001-09-07

Similar Documents

Publication Publication Date Title
US8061894B2 (en) Temperature detection circuit and semiconductor device
JP2543872B2 (en) Amplifier circuit
JP4541358B2 (en) Power supply
US6384684B1 (en) Amplifier
US8072201B2 (en) Power supply apparatus
US6522115B1 (en) Pulse-width-modulated DC-DC converter with a ramp generator
JP4834347B2 (en) Constant current circuit
JP4212036B2 (en) Constant voltage generator
US20080024098A1 (en) Current direction detection circuit and switching regulator having the same
US7994766B2 (en) Differential current sensor device and method
US5682118A (en) Circuit for controlling the voltages between well and sources of the transistors of and MOS logic circuit, and system for slaving the power supply to the latter including the application thereof
JP4704860B2 (en) Reference voltage generation circuit and constant voltage circuit using the reference voltage generation circuit
JP2008172905A (en) Semiconductor device
CN111488028A (en) Method of forming semiconductor device
JP4090660B2 (en) Current-voltage conversion circuit
JP2005533421A (en) Capacitive feedback circuit
US7233195B2 (en) Generator for supplying reference voltage and reference current of stable level regardless of temperature variation
US20110169551A1 (en) Temperature sensor and method
JP5287205B2 (en) Power supply circuit and operation control method thereof
JP2004274207A (en) Bias voltage generator circuit and differential amplifier
JP3827654B2 (en) Operational amplifier
JP2006262103A (en) Volt-ampere converting circuit and error amplifying circuit
JPH10285001A (en) Comparator circuit
JP2012075305A (en) Power supply circuit
JP2000031756A (en) Current mirror circuit and charge pump circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees