JP4088616B2 - Plasma CVD apparatus, substrate processing system, and film forming / self-cleaning method - Google Patents
Plasma CVD apparatus, substrate processing system, and film forming / self-cleaning method Download PDFInfo
- Publication number
- JP4088616B2 JP4088616B2 JP2004249939A JP2004249939A JP4088616B2 JP 4088616 B2 JP4088616 B2 JP 4088616B2 JP 2004249939 A JP2004249939 A JP 2004249939A JP 2004249939 A JP2004249939 A JP 2004249939A JP 4088616 B2 JP4088616 B2 JP 4088616B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- film forming
- plasma cvd
- cvd apparatus
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、基板処理技術に関し、特に、プラズマCVD(Chemical Vapour Deposition)装置、それを用いた基板処理システム、及びプラズマCVD装置における製膜・セルフクリーニング方法に関する。 The present invention relates to a substrate processing technique, and more particularly to a plasma CVD (Chemical Vapor Deposition) apparatus, a substrate processing system using the apparatus, and a film forming / self-cleaning method in the plasma CVD apparatus.
太陽電池などの製造プロセスにおける半導体層の生成に使用される装置として「プラズマCVD装置」が知られている。プラズマCVD装置は、放電電極と、その放電電極に対向するように配置された接地電極とを、製膜室内に備えている。その放電電極として、一対の横方向電極と複数の縦方向電極が梯子状に組み立てられた「ラダー電極」が知られている。また、接地電極にはヒータが接続され、半導体膜が蒸着される被処理体としての基板は、その接地電極上に保持される。所望の半導体膜の材料を含む材料ガスを製膜室内に導入し、放電電極に高周波電力を印加すると、放電電極と基板との間の領域の材料ガスがプラズマ状態になる。気相の材料ガスが活性化されることにより、基板表面に所望の半導体膜、例えばアモルファスシリコン膜が蒸着する。 A “plasma CVD apparatus” is known as an apparatus used for generating a semiconductor layer in a manufacturing process of a solar cell or the like. The plasma CVD apparatus includes a discharge electrode and a ground electrode disposed so as to face the discharge electrode in the film forming chamber. As the discharge electrode, a “ladder electrode” is known in which a pair of lateral electrodes and a plurality of longitudinal electrodes are assembled in a ladder shape. In addition, a heater is connected to the ground electrode, and a substrate as an object to be processed on which a semiconductor film is deposited is held on the ground electrode. When a material gas containing a desired semiconductor film material is introduced into the film forming chamber and high frequency power is applied to the discharge electrode, the material gas in the region between the discharge electrode and the substrate enters a plasma state. By activating the gas-phase material gas, a desired semiconductor film such as an amorphous silicon film is deposited on the substrate surface.
このようなプラズマCVD装置によって、高効率かつ大面積の太陽電池モジュールを高速に製造することが望まれている。太陽電池モジュールの高効率化のための技術としては、例えば、アモルファスシリコン(a−Si)によるトップセルと、微結晶シリコン(微結晶Si)によるボトムセルとが積層状に形成されるタンデム構造が知られている。この微結晶Siの製膜条件は、従来のa−Siの製膜条件と大きく異なる。発電効率向上のためには、生成される微結晶Si膜の更なる高品質化が必要不可欠である。 It is desired to manufacture a solar cell module with high efficiency and large area at high speed by using such a plasma CVD apparatus. As a technique for improving the efficiency of a solar cell module, for example, a tandem structure in which a top cell made of amorphous silicon (a-Si) and a bottom cell made of microcrystalline silicon (microcrystalline Si) are formed in a laminated form is known. It has been. The film formation conditions for the microcrystalline Si are greatly different from the conventional film formation conditions for a-Si. In order to improve the power generation efficiency, it is indispensable to further improve the quality of the produced microcrystalline Si film.
一方、製造する太陽電池モジュールの面積が大きくなるにつれ、プラズマCVD装置において、より大きな放電電極を用いる必要がある。ここで、放電電極の大型化に伴い、放電電極上の電圧分布の不均一化の問題が顕著となる。例えば、ラダー電極上に発生する定在波の問題が顕著となる。例として、周波数が60MHzの場合、定在波の腹と節の間隔は約1m以下となる。従って、1m角以上(例えば1.4m×1.1m)の大面積半導体膜を生成する際、ラダー電極上に定在波による電圧分布が生じ、結果として生成膜の厚さが不均一になる。このような膜厚分布の不均一化は、発電効率の低下の原因となる。 On the other hand, as the area of the solar cell module to be manufactured increases, it is necessary to use a larger discharge electrode in the plasma CVD apparatus. Here, with the increase in size of the discharge electrode, the problem of non-uniform voltage distribution on the discharge electrode becomes significant. For example, the problem of standing waves generated on the ladder electrode becomes significant. As an example, when the frequency is 60 MHz, the distance between the antinode and the node of the standing wave is about 1 m or less. Accordingly, when a large area semiconductor film of 1 m square or more (for example, 1.4 m × 1.1 m) is generated, a voltage distribution due to a standing wave is generated on the ladder electrode, resulting in a nonuniform thickness of the generated film. . Such non-uniform film thickness distribution causes a decrease in power generation efficiency.
このように、発電効率を向上させるために、放電電極に供給される高周波の電圧分布を均一化し、生成される微結晶Si膜等の半導体膜の膜質を向上させる必要がある。 Thus, in order to improve the power generation efficiency, it is necessary to make the voltage distribution of the high frequency supplied to the discharge electrode uniform and improve the film quality of the generated semiconductor film such as a microcrystalline Si film.
特許文献1に開示されたプラズマCVD装置は、放電電極の給電点から高周波電源の方向を見た時のインピーダンスを変更するためのインピーダンス変更手段を備えている。そして、そのインピーダンス変更手段は、高周波電源から複数の放電電極へ高周波電力を供給するための複数の高周波ケーブルの中の少なくとも1つに設けられている。このように、このプラズマCVD装置によれば、インピーダンスの不均一を調整することによって、放電電極上の電圧分布、すなわち生成膜の膜厚分布の不均一を抑制することを目的としている。 The plasma CVD apparatus disclosed in Patent Document 1 includes impedance changing means for changing the impedance when the direction of the high-frequency power source is viewed from the feeding point of the discharge electrode. The impedance changing means is provided in at least one of the plurality of high frequency cables for supplying high frequency power from the high frequency power source to the plurality of discharge electrodes. Thus, according to this plasma CVD apparatus, the object is to suppress the nonuniformity of the voltage distribution on the discharge electrode, that is, the film thickness distribution of the generated film, by adjusting the nonuniformity of the impedance.
ここで、この特許文献1に開示されたプラズマCVD装置によれば、インピーダンスは、手作業によって調整されていた。このようなインピーダンスの調整は、例えば、製膜処理と装置のセルフクリーニング処理との間で必要である。それは、両処理間で装置に導入されるガスの種類が異なっており、プラズマ特性、ひいては適正インピーダンスも異なってくるからである。このようなインピーダンスの調整を手作業によって行う場合、約40分の時間が必要であった。このことは、太陽電池モジュールの生産性の低下の原因となる。 Here, according to the plasma CVD apparatus disclosed in Patent Document 1, the impedance is adjusted manually. Such adjustment of the impedance is necessary, for example, between the film forming process and the self-cleaning process of the apparatus. This is because the types of gases introduced into the apparatus are different between the two processes, and the plasma characteristics and thus the proper impedance are also different. When such impedance adjustment is performed manually, it takes about 40 minutes. This causes a decrease in productivity of the solar cell module.
本発明の目的は、生産性を向上させることができるプラズマCVD装置、基板処理システム、及びプラズマCVD装置における製膜・セルフクリーニング方法を提供することにある。 An object of the present invention is to provide a plasma CVD apparatus, a substrate processing system, and a film forming / self-cleaning method in the plasma CVD apparatus that can improve productivity.
本発明の他の目的は、生成される半導体膜の膜質を向上させることができるプラズマCVD装置、基板処理システム、及び製膜方法を提供することにある。 Another object of the present invention is to provide a plasma CVD apparatus, a substrate processing system, and a film forming method capable of improving the film quality of a generated semiconductor film.
本発明の更に他の目的は、セルフクリーニング時の放電電極のオーバーエッチングを抑制することができるプラズマCVD装置、基板処理システム、及びセルフクリーニング方法を提供することにある。 Still another object of the present invention is to provide a plasma CVD apparatus, a substrate processing system, and a self-cleaning method that can suppress over-etching of a discharge electrode during self-cleaning.
以下に、[発明を実施するための最良の形態]で使用される番号・符号を用いて、[課題を解決するための手段]を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。 [Means for Solving the Problems] will be described below using the numbers and symbols used in [Best Mode for Carrying Out the Invention]. These numbers and symbols are added in parentheses in order to clarify the correspondence between the description of [Claims] and [Best Mode for Carrying Out the Invention]. However, these numbers and symbols should not be used for the interpretation of the technical scope of the invention described in [Claims].
本発明に係るプラズマCVD装置(100)は、製膜室(10)と、その製膜室(10)内に配置された放電電極(20)と、その放電電極(20)上の複数の給電点(6、7)のそれぞれに接続された複数の高周波ケーブル(8、9)と、電力分配器(52)を通してそれら複数の高周波ケーブル(8、9)に高周波電力を供給する高周波電源(50)と、それら複数の高周波ケーブル(8、9)のそれぞれに設けられた複数のインピーダンス変更機構(4、5)と、それら複数のインピーダンス変更機構(4、5)に接続された調整部(60)とを備える。この調整部(60)は、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を調整することによって、複数の給電点(6、7)のそれぞれに供給される高周波電力を自動的に調整する。 A plasma CVD apparatus (100) according to the present invention includes a film forming chamber (10), a discharge electrode (20) disposed in the film forming chamber (10), and a plurality of power supplies on the discharge electrode (20). A plurality of high-frequency cables (8, 9) connected to each of the points (6, 7), and a high-frequency power source (50) for supplying high-frequency power to the plurality of high-frequency cables (8, 9) through the power distributor (52) ), A plurality of impedance changing mechanisms (4, 5) provided in each of the plurality of high-frequency cables (8, 9), and an adjustment unit (60) connected to the plurality of impedance changing mechanisms (4, 5). ). The adjusting unit (60) automatically adjusts the impedance (Z) of each of the plurality of impedance changing mechanisms (4, 5) to automatically generate the high-frequency power supplied to each of the plurality of feeding points (6, 7). To adjust.
このように本発明によれば、複数のインピーダンス変更機構(4、5)のインピーダンス(Z)の調整は自動的に実行されるため、その調整時間が大幅に削減される。すなわち、製膜処理時間が大幅に削減され、半導体装置の生産性が向上する。ここで、これら複数のインピーダンス変更機構(4、5)は、製膜室(10)の外に設けられると好ましい。 As described above, according to the present invention, since the adjustment of the impedance (Z) of the plurality of impedance changing mechanisms (4, 5) is automatically executed, the adjustment time is greatly reduced. That is, the film forming process time is greatly reduced, and the productivity of the semiconductor device is improved. Here, the plurality of impedance changing mechanisms (4, 5) are preferably provided outside the film forming chamber (10).
本発明に係るプラズマCVD装置(100)において、上記複数のインピーダンス変更機構(4、5)の各々は、複数の高周波ケーブル(8、9)のうち対応する一に接続された分岐ケーブル(41)と、その分岐ケーブル(41)の端に接続された受動素子(42)とを備え、「スタブ」を構成する。上述の調整部(60)は、複数の受動素子(42)のそれぞれのインピーダンス(ZR)を調整することによって、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を自動的に調整する。そのため、この受動素子(42)として、可変コンデンサ(45)が用いられると好適である。この時、調整部(60)は、複数の可変コンデンサ(45)のそれぞれの静電容量を調整することによって、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を調整する。また、分岐ケーブル(41)の長さ(d)は、高周波電源(50)から供給される高周波の波長(λ)の半分に設定される。また、分岐ケーブル(41)の特性インピーダンス(Z0)は、高周波ケーブル(8、9)の特性インピーダンス(Z0)と等しい。 In the plasma CVD apparatus (100) according to the present invention, each of the plurality of impedance changing mechanisms (4, 5) includes a branch cable (41) connected to a corresponding one of the plurality of high-frequency cables (8, 9). And a passive element (42) connected to the end of the branch cable (41) to constitute a “stub”. The adjusting unit (60) adjusts the impedance (Z R ) of each of the plurality of passive elements (42), thereby automatically adjusting the impedance (Z) of each of the plurality of impedance changing mechanisms (4, 5). Adjust to. Therefore, it is preferable that a variable capacitor (45) is used as the passive element (42). At this time, the adjustment unit (60) adjusts the respective impedances (Z) of the plurality of impedance changing mechanisms (4, 5) by adjusting the respective electrostatic capacitances of the plurality of variable capacitors (45). The length (d) of the branch cable (41) is set to half the wavelength (λ) of the high frequency supplied from the high frequency power supply (50). Further, the characteristic impedance of the branch cable (41) (Z 0) is equal to the characteristic impedance of the high frequency cable (8,9) (Z 0).
本発明に係る基板処理システム(1)は、このようなプラズマCVD装置(100)と、そのプラズマCVD装置(100)の調整部(60)に接続された制御装置(200)とを備える。この制御装置(200)は、製膜データベース(242)を有している。この製膜データベース(242)は、複数のインピーダンス変更機構(4、5)のそれぞれにおけるインピーダンス(Z)の調整量と、プラズマCVD装置(100)による基板(30)への処理量とを対応付けて格納する。この処理量は、基板(30)への製膜速度の分布を示す。また、この処理量は、基板(30)への製膜速度の基準値に対する変化量(ΔR)の分布を示してもよい。 The substrate processing system (1) according to the present invention includes such a plasma CVD apparatus (100) and a control apparatus (200) connected to the adjustment unit (60) of the plasma CVD apparatus (100). This control device (200) has a film forming database (242). The film forming database (242) associates the adjustment amount of the impedance (Z) in each of the plurality of impedance changing mechanisms (4, 5) with the processing amount to the substrate (30) by the plasma CVD apparatus (100). Store. This throughput indicates the distribution of the film forming speed on the substrate (30). Further, this processing amount may indicate a distribution of a change amount (ΔR) with respect to a reference value of the film forming speed on the substrate (30).
プラズマCVD装置(100)における製膜処理時、制御装置(200)は、この製膜データベース(242)を参照することによって、所望のインピーダンス(Z)の調整量を決定し、その調整量を示す制御信号(SC)を調整部(60)に出力する。調整部(60)は、その制御信号(SC)に応答して、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を自動的に調整する。 At the time of film formation in the plasma CVD apparatus (100), the control device (200) determines the adjustment amount of the desired impedance (Z) by referring to the film formation database (242), and indicates the adjustment amount. The control signal (SC) is output to the adjustment unit (60). The adjustment unit (60) automatically adjusts the impedance (Z) of each of the plurality of impedance changing mechanisms (4, 5) in response to the control signal (SC).
このように、本発明によれば、放電電極(20)上の電圧分布の不均一を抑制することが可能となる。つまり、基板(30)上の膜厚分布の不均一を抑制することが可能となる。よって、生成される半導体膜の膜質が向上する。更に、複数のインピーダンス変更機構(4、5)のインピーダンス(Z)の調整は自動的に実行されるため、その調整時間が大幅に削減される。すなわち、製膜処理時間が大幅に削減され、半導体装置の生産性が向上する。 Thus, according to the present invention, it is possible to suppress the nonuniformity of the voltage distribution on the discharge electrode (20). That is, it is possible to suppress nonuniformity of the film thickness distribution on the substrate (30). Therefore, the quality of the generated semiconductor film is improved. Furthermore, since the adjustment of the impedance (Z) of the plurality of impedance changing mechanisms (4, 5) is automatically performed, the adjustment time is greatly reduced. That is, the film forming process time is greatly reduced, and the productivity of the semiconductor device is improved.
本発明に係る基板処理システム(1)は、制御装置(200)に接続された膜厚分布測定装置(300)を更に備える。この膜厚分布測定装置(300)は、プラズマCVD装置(100)によって基板(30)に形成された半導体膜の膜厚分布を測定し、その膜厚分布を示す膜厚分布データ(D1)を制御装置(200)に出力する。制御装置(200)は、上記製膜データベース(242)を参照し、膜厚分布データ(D1)が示す膜厚分布の分散がより小さくなるように、インピーダンス(Z)の調整量を決定・更新する。そして、制御装置(200)は、その決定・更新された調整量を示す制御信号(SC)を調整部(60)に出力する。調整部(60)は、その制御信号(SC)に応答して、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を自動的に調整する。この時、制御装置(200)は、膜厚分布データ(D1)が示す膜厚分布と、更新前の調整量とに基づき、製膜データベース(242)を更新してもよい。これにより、製膜データベース(242)の精度が向上する。 The substrate processing system (1) according to the present invention further includes a film thickness distribution measuring device (300) connected to the control device (200). The film thickness distribution measuring apparatus (300) measures the film thickness distribution of the semiconductor film formed on the substrate (30) by the plasma CVD apparatus (100), and obtains film thickness distribution data (D1) indicating the film thickness distribution. Output to the control device (200). The control device (200) refers to the film forming database (242), and determines and updates the adjustment amount of the impedance (Z) so that the dispersion of the film thickness distribution indicated by the film thickness distribution data (D1) becomes smaller. To do. Then, the control device (200) outputs a control signal (SC) indicating the determined / updated adjustment amount to the adjustment unit (60). The adjustment unit (60) automatically adjusts the impedance (Z) of each of the plurality of impedance changing mechanisms (4, 5) in response to the control signal (SC). At this time, the control device (200) may update the film forming database (242) based on the film thickness distribution indicated by the film thickness distribution data (D1) and the adjustment amount before the update. This improves the accuracy of the film forming database (242).
本発明に係る基板処理システム(1)において、制御装置(200)は、クリーニングデータベース(243)を更に有してもよい。このクリーニングデータベース(243)は、複数のインピーダンス変更機構(4、5)のそれぞれにおけるインピーダンス(Z)の調整量と、放電電極(20)に付着した付着膜の分布とを対応付けて格納する。プラズマCVD装置(100)におけるセルフクリーニング処理時、制御装置(200)は、このクリーニングデータベース(243)を参照することによって、所望のインピーダンス(Z)の調整量を決定し、その調整量を示す制御信号(SC)を調整部(60)に出力する。調整部(60)は、その制御信号(SC)に応答して、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を自動的に調整する。 In the substrate processing system (1) according to the present invention, the control device (200) may further include a cleaning database (243). The cleaning database (243) stores the adjustment amount of the impedance (Z) in each of the plurality of impedance changing mechanisms (4, 5) and the distribution of the adhesion film attached to the discharge electrode (20) in association with each other. During the self-cleaning process in the plasma CVD apparatus (100), the control device (200) refers to the cleaning database (243) to determine the adjustment amount of the desired impedance (Z), and the control indicating the adjustment amount. The signal (SC) is output to the adjustment unit (60). The adjustment unit (60) automatically adjusts the impedance (Z) of each of the plurality of impedance changing mechanisms (4, 5) in response to the control signal (SC).
従って、セルフクリーニング処理時におけるインピーダンス(Z)の調整時間が大幅に削減され、生産性が向上する。また、付着膜の除去が全体としてほぼ同時に終了するように、放電電極(20)上の電圧分布を適切に調整することが可能となる。よって、付着膜が剥離しやすい傾向を有するオーバーエッチング領域の発生が抑制される。従って、製品不良が抑制され、クリーニング頻度の上昇及び稼働率の低下が抑制される。これらにより、生産性が向上する。 Therefore, the adjustment time of the impedance (Z) during the self-cleaning process is greatly reduced, and the productivity is improved. In addition, the voltage distribution on the discharge electrode (20) can be appropriately adjusted so that the removal of the adhered film is completed almost simultaneously as a whole. Therefore, generation | occurrence | production of the overetching area | region which tends to peel an adhesion film is suppressed. Accordingly, product defects are suppressed, and an increase in cleaning frequency and a decrease in operating rate are suppressed. As a result, productivity is improved.
更に、本発明に係る基板処理システム(1)によれば、製膜処理からセルフクリーニング処理への転換時、制御装置(200)は、上記クリーニングデータベース(243)を参照することによって、複数のインピーダンス変更機構(4、5)のそれぞれにおけるインピーダンス(Z)の調整量を自動的に決定する。また、セルフクリーニング処理から製膜処理への転換時、制御装置(200)は、上記製膜データベース(242)を参照することによって、複数のインピーダンス変更機構(4、5)のそれぞれにおけるインピーダンス(Z)の調整量を自動的に決定する。制御装置(200)は、それら決定された調整量を示す制御信号(SC)を、調整部(60)に出力する。調整部(60)は、この制御信号(SC)に応答して、複数のインピーダンス調整機構(4、5)のそれぞれのインピーダンス(Z)を一括して自動的に調整する。 Furthermore, according to the substrate processing system (1) according to the present invention, the control device (200) refers to the cleaning database (243) at the time of switching from the film forming process to the self-cleaning process. The adjustment amount of the impedance (Z) in each of the changing mechanisms (4, 5) is automatically determined. Further, when switching from the self-cleaning process to the film forming process, the control device (200) refers to the film forming database (242) to thereby determine the impedance (Z in each of the plurality of impedance changing mechanisms (4, 5)). ) Is automatically determined. The control device (200) outputs a control signal (SC) indicating the determined adjustment amount to the adjustment unit (60). In response to the control signal (SC), the adjustment unit (60) automatically adjusts the impedance (Z) of each of the plurality of impedance adjustment mechanisms (4, 5) collectively.
このように、両処理間の転換時において、複数のインピーダンス調整機構(4、5)のそれぞれのインピーダンス(Z)の調整に要する時間が大幅に削減される。具体的には、従来約40分の時間を要していた調整時間が、ほぼ零になる。よって、プラズマCVD装置(100)の稼働率が向上し、非生産時間が短縮される。従って、生産性が向上する。 Thus, at the time of conversion between both processes, the time required for adjusting the impedance (Z) of each of the plurality of impedance adjusting mechanisms (4, 5) is greatly reduced. Specifically, the adjustment time, which conventionally took about 40 minutes, becomes almost zero. Therefore, the operating rate of the plasma CVD apparatus (100) is improved and the non-production time is shortened. Therefore, productivity is improved.
本発明に係るプラズマCVD装置(100)における製膜方法は、(A)複数のインピーダンス変更機構(4、5)のそれぞれにおけるインピーダンス(Z)の調整量と、プラズマCVD装置(100)による基板(30)への処理量とを対応付けて格納する製膜データベース(242)を提供するステップと、(B)その製膜データベース(242)を参照することによって、所望のインピーダンス(Z)の調整量を決定するステップと、(C)決定された調整量に従い、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を一括して調整するステップと、(D)複数の高周波ケーブル(8、9)及び調整された複数のインピーダンス変更機構(4、5)を介して、高周波電力を放電電極(20)に供給するステップとを備える。 The film forming method in the plasma CVD apparatus (100) according to the present invention includes (A) an adjustment amount of impedance (Z) in each of the plurality of impedance changing mechanisms (4, 5), and a substrate ( And (B) adjusting the desired impedance (Z) by referring to the film forming database (242). (C) a step of collectively adjusting impedances (Z) of the plurality of impedance changing mechanisms (4, 5) according to the determined adjustment amount, and (D) a plurality of high-frequency cables ( 8, 9) and a step of supplying high-frequency power to the discharge electrode (20) via a plurality of adjusted impedance changing mechanisms (4, 5). And a flop.
本発明に係るプラズマCVD装置(100)におけるセルフクリーニング方法は、(a)複数のインピーダンス変更機構(4、5)のそれぞれにおけるインピーダンス(Z)の調整量と、放電電極(20)に付着した付着膜の分布とを対応付けて格納するクリーニングデータベース(243)を提供するステップと、(b)そのクリーニングデータベース(243)を参照することによって、所望のインピーダンス(Z)の調整量を決定するステップと、(c)決定された調整量に従い、複数のインピーダンス変更機構(4、5)のそれぞれのインピーダンス(Z)を一括して調整するステップと、(d)複数の高周波ケーブル(8、9)及び調整された複数のインピーダンス変更機構(4、5)を介して、高周波電力を放電電極(20)に供給するステップとを備える。 The self-cleaning method in the plasma CVD apparatus (100) according to the present invention includes: (a) the amount of adjustment of the impedance (Z) in each of the plurality of impedance changing mechanisms (4, 5), and the adhesion adhered to the discharge electrode (20). Providing a cleaning database (243) for storing the film distribution in association with each other; (b) determining an adjustment amount of a desired impedance (Z) by referring to the cleaning database (243); , (C) adjusting the impedance (Z) of each of the plurality of impedance changing mechanisms (4, 5) according to the determined adjustment amount, and (d) a plurality of high-frequency cables (8, 9) and The high frequency power is supplied to the discharge electrode (20) through the adjusted impedance changing mechanisms (4, 5). And a step of feeding.
本発明に係るプラズマCVD装置、基板処理システム、及び製膜・セルフクリーニング方法によれば、生産性が向上する。 According to the plasma CVD apparatus, the substrate processing system, and the film forming / self-cleaning method according to the present invention, productivity is improved.
本発明に係るプラズマCVD装置、基板処理システム、及び製膜方法によれば、生成される半導体膜の膜質が向上する。 According to the plasma CVD apparatus, the substrate processing system, and the film forming method according to the present invention, the film quality of the generated semiconductor film is improved.
本発明に係るプラズマCVD装置、基板処理システム、及びセルフクリーニング方法によれば、セルフクリーニング時の放電電極のオーバーエッチングが抑制される。 According to the plasma CVD apparatus, substrate processing system, and self-cleaning method of the present invention, over-etching of the discharge electrode during self-cleaning is suppressed.
添付図面を参照して、本発明によるプラズマCVD装置、基板処理システム、及びプラズマCVD装置における製膜・セルフクリーニング方法を説明する。 With reference to the attached drawings, a plasma CVD apparatus, a substrate processing system, and a film forming / self-cleaning method in the plasma CVD apparatus according to the present invention will be described.
図1は、本発明に係る基板処理システムの構成を示すブロック図である。この基板処理システム1は、基板処理装置としてのプラズマCVD装置100、制御装置200、及び膜厚分布測定装置300を有している。制御装置200は、プラズマCVD装置100及び膜厚分布測定装置300に接続されている。
FIG. 1 is a block diagram showing a configuration of a substrate processing system according to the present invention. The substrate processing system 1 includes a
このような基板処理システム1において、プラズマCVD装置100によって処理された基板30は、膜厚分布測定装置300に搬入される。膜厚分布測定装置300は、その基板30上に形成された半導体膜の膜厚分布を検出し、検出した膜厚分布を示す膜厚分布データD1を制御装置200に出力する。制御装置200は、膜厚分布データD1と共に、プラズマCVD装置100の運転環境を示す運転環境データDCを受け取る。後に詳しく説明されるように、製膜処理時、制御装置200は、膜厚分布データD1や運転環境DCに基づいて、プラズマCVD装置100の運転を制御する制御信号SCを出力する。
In such a substrate processing system 1, the
図2は、本発明に係るプラズマCVD装置100の構成を概略的に示すブロック図である。このプラズマCVD装置100は、製膜室(真空容器)10、その製膜室10内に配置された放電電極20、及びその放電電極20に高周波電力を供給する高周波電源50を備えている。
FIG. 2 is a block diagram schematically showing the configuration of the
製膜室10には、ガス供給管11及びガス排気管12が備えつけられている。ガス供給管11は、図示しないガス供給源に接続されており、このガス供給管11を通して、製膜室10内に所定のガスが導入される。また、ガス排気管12は、図示しない排気装置に接続されており、このガス排気管12を通して製膜室10内から反応後ガスが排気される。
The
放電電極20は、複数の電極棒が梯子状に組み合わされた「ラダー電極」である。具体的には、放電電極20は、第1X方向電極21、第2X方向電極22、及び複数のY方向電極23を備えている。第1X方向電極21と第2X方向電極22は、図中のX方向に沿って略平行に配置されている。複数のY方向電極23は、第1X方向電極21と第2X方向電極とを接続するように、図中のY方向に沿って略平行に配置されている。このようなラダー電極は、高周波電圧の制御、また電界分布の均一化において優れた特性を有する。基板処理時、基板30は、放電電極20に対向するように、接地電極(図示されない)に保持される。
The
また、この放電電極20には、高周波電力が供給される複数の給電点(入力部)が形成されている。より具体的には、それら複数の給電点6、7は、第1X方向電極21及び第2X方向電極22に形成されている。例えば、図2において、複数の給電点6a〜6hが第1X方向電極21上に形成され、複数の給電点7a〜7hが第2X方向電極22上に形成されている。このように、放電電極20は、上下に入力部を8個ずつ有し、これにより、複数のY方向電極23には、上下から挟むように高周波電力が供給される。尚、複数の給電点の数は、8個に限られず、任意の数に設定され得る。
The
高周波電源50は、マッチングボックス51を介して電力分配器52に接続されている。マッチングボックス51は、インピーダンスの整合を行う。この電力分配器52と複数の給電点6、7のそれぞれとの間は、複数の同軸ケーブル(高周波ケーブル)8、9によって接続されている。高周波電源50からの高周波電力は、電力分配器52によって複数の同軸ケーブル8、9に分配され、複数の給電点6、7を介して放電電極20に供給される。
The high frequency power supply 50 is connected to the
より具体的には、本実施の形態において、プラズマCVD装置100は、第1高周波電源50Aと第2高周波電源50Bとを備えている。この第1高周波電源50Aは、マッチングボックス51Aを介して第1電力分配器52Aに接続されている。この第1電力分配器52Aは、複数の同軸ケーブル8a〜8hのそれぞれを介して、第1X方向電極21に形成された複数の給電点6a〜6hに接続されている。このように、第1高周波電源50Aは、第1X方向電極21の側から放電電極20に高周波電力を供給する。一方、第2高周波電源50Bは、マッチングボックス51Bを介して第2電力分配器52Bに接続されている。この第2電力分配器52Bは、複数の同軸ケーブル9a〜9hのそれぞれを介して、第2X方向電極22に形成された複数の給電点7a〜7hに接続されている。このように、第2高周波電源50Bは、第2X方向電極22の側から放電電極20に高周波電力を供給する。これら第1及び第2高周波電源50A、50Bから供給される高周波の周波数は、例えば、60.0MHzである。
More specifically, in the present embodiment,
本発明に係るプラズマCVD装置100は、複数のインピーダンス変更機構を備えている。これら複数のインピーダンス変更機構は、複数の同軸ケーブル8、9のそれぞれに備え付けられている。例えば、図2に示されるように、複数のインピーダンス変更機構4a〜4hが、複数の同軸ケーブル8a〜8hのそれぞれに設けられ、複数のインピーダンス変更機構5a〜5hが、複数の同軸ケーブル9a〜9hのそれぞれに設けられている。これら複数のインピーダンス変更機構4、5のインピーダンスは可変である。つまり、複数のインピーダンス変更機構4、5のそれぞれのインピーダンスを変更することによって、複数の給電点6、7のそれぞれに供給される高周波電力を調整することが可能となる。
The
また、本発明に係るプラズマCVD装置100は、上記複数のインピーダンス変更機構4、5に接続された調整部60を更に備える。この調整部60は、制御装置200(図1参照)からの制御信号SCに応答して、調整信号SAを複数のインピーダンス変更機構4、5に出力する。この調整信号SAは、インピーダンス変更機構4、5のインピーダンスを調整するための信号であり、その調整量を示している。この調整信号SAに応答して、複数のインピーダンス変更機構4、5のそれぞれのインピーダンスが、自動的に一括して適正な値に調整される。これにより、複数の給電点6、7のそれぞれに供給される高周波電力を自動的に一括して調整することが可能となる。
The
ここで、調整された複数のインピーダンス変更機構4、5のインピーダンスは、必ずしも均一ではない。製膜室10内における放電電極20の配置や形状に依存して、複数の同軸ケーブル8、9にかかる負荷は異なり得る。従って、本発明によれば、放電電極20における「電圧分布」が均一になるように、インピーダンスが自動的に「調整」される。
Here, the adjusted impedances of the plurality of
また、図2に示されるように、このプラズマCVD装置100は、製膜室10内外の運転環境をセンサ群71によりモニタする測定部70を更に備えてもよい。この測定部70は、プラズマCVD装置100の運転環境を示す運転環境データDCを、制御装置200に出力する(図1参照)。
In addition, as shown in FIG. 2, the
図3は、本発明に係るプラズマCVD装置100の一部を示す拡大図である。電力分配器52に接続された同軸ケーブル8は、製膜室10の壁面に設けられたフランジ15を通して製膜室10内に導入され、給電点6に接続されている。図3に示されるように、インピーダンス変更機構4は、電力分配器52とフランジ15との間の同軸ケーブル8に備え付けられている。つまり、本発明において、複数のインピーダンス変更機構4、5は、製膜室10の外(大気側)に設けられている。これにより、インピーダンス変更機構4、5の製膜室10内部への影響が防止される。
FIG. 3 is an enlarged view showing a part of the
また、本実施の形態において、インピーダンス変更機構4として、「スタブ」が例示される。つまり、各インピーダンス変更機構4は、対応する同軸ケーブル8から分岐した分岐ケーブル41と、負荷(受動素子)42とを備えている。図3に示されるように、分岐ケーブル41の一端は、負荷42に接続され、その他端はT字コネクタ43を介して対応する同軸ケーブル8に接続されている。 In the present embodiment, “stub” is exemplified as the impedance changing mechanism 4. That is, each impedance changing mechanism 4 includes a branch cable 41 branched from the corresponding coaxial cable 8 and a load (passive element) 42. As shown in FIG. 3, one end of the branch cable 41 is connected to the load 42, and the other end is connected to the corresponding coaxial cable 8 via the T-shaped connector 43.
図4は、モデル化された「スタブ」の構成を示す回路図である。ここで、同軸ケーブルの特性インピーダンスをZ0とする。また、分岐ケーブルの長さをdとし、その特性インピーダンスは、同軸ケーブルと同じくZ0であるとする。また、分岐ケーブルの端に接続された負荷(受動素子)のインピーダンスをZRとする。更に、同軸ケーブルに供給される高周波の波長をλとする。この時、スタブのインピーダンスZは、次の式で与えられる。 FIG. 4 is a circuit diagram showing the structure of the modeled “stub”. Here, the characteristic impedance of the coaxial cable and Z 0. Further, it is assumed that the length of the branch cable is d and the characteristic impedance is Z 0 as in the coaxial cable. Also, the impedance of the load connected to the end of the branch cable (passive element) and Z R. Further, let λ be the wavelength of the high frequency supplied to the coaxial cable. At this time, the impedance Z of the stub is given by the following equation.
このように、スタブのインピーダンスZは、分岐ケーブル41の長さd、あるいは負荷42のインピーダンスZRを変更することによって、調整可能である。本発明において、分岐ケーブル41の長さdは固定される。その代わり、図3に示されるように、調整部60は、調整信号SAを負荷42に出力し、その負荷42のインピーダンスZRを調整する。このようにして、調整部60は、複数のスタブ(インピーダンス変更機構4、5)のそれぞれのインピーダンスZを自動的に調整する。これにより、複数の給電点6、7に供給される高周波電力が調整される。供給される高周波電力を制御することは、基板30に対する製膜速度を制御することを意味する。
Thus, the impedance Z of the stub, by changing the impedance Z R of length d or the load 42, the branch cable 41, is adjustable. In the present invention, the length d of the branch cable 41 is fixed. Instead, as shown in FIG. 3, the
図5は、本発明に係るインピーダンス変更機構4の構成例を更に詳しく示す回路図である。図5において、分岐ケーブル41の長さは、高周波電源50から供給される高周波の波長λの半分(1/2λ)に設定される。この時、分岐ケーブル41の電気的な影響が無くなり好適である。また、本実施の形態において、負荷42は、可変コンデンサ45を含む。そして、調整部60からの調整信号SAは、可変コンデンサ45の静電容量を変更し調整する。静電容量の変更はスタブの長さdの変更と等価であり、このようにして複数のスタブ(インピーダンス変更機構4、5)のインピーダンスZが調整される。調整部60によってインピーダンスZRを自動的に制御できる点において、可変コンデンサ45は好適である。
FIG. 5 is a circuit diagram showing in more detail a configuration example of the impedance changing mechanism 4 according to the present invention. In FIG. 5, the length of the branch cable 41 is set to half (1 / 2λ) of the wavelength λ of the high frequency supplied from the high frequency power supply 50. At this time, the electrical influence of the branch cable 41 is eliminated, which is preferable. In the present embodiment, load 42 includes a variable capacitor 45. The adjustment signal SA from the
図6は、インピーダンスZを調整することによる製膜速度への影響を示すグラフである。図6において、横軸は、基板30のX方向に沿った位置(図2中における線S−S’に対応)を示し、縦軸は、基板30への製膜速度の変化量ΔRを示す。ここで変化量ΔRは、インピーダンスZを調整しなかった場合の製膜速度を基準として算出される。また、図6には、複数の給電点6、7に対応した複数の可変コンデンサ45の静電容量の調整量が示されている。ここで、その静電容量の調整量は、ある値(以下、基準容量と参照される)からの変動量として定義される。
FIG. 6 is a graph showing the influence of adjusting the impedance Z on the film forming speed. In FIG. 6, the horizontal axis indicates the position along the X direction of the substrate 30 (corresponding to the line SS ′ in FIG. 2), and the vertical axis indicates the amount of change ΔR in the deposition rate on the
例えば、給電点6c〜6f、7c〜7fに対応する可変コンデンサ45の静電容量が基準容量からCだけ増加したとする。この時、図6に示されるように、それら給電点6c〜6f、7c〜7fに対応する位置、すなわち基板30の中央付近において、製膜速度が増加する。それ以外の位置、すなわち基板30の端部付近において、製膜速度が減少する。このように、ある可変コンデンサ45の静電容量を基準容量から増加させると、それにつながる給電点(6、7)に対応する位置において、製膜速度が増加する。逆に、ある可変コンデンサ45の静電容量を基準容量から減少させると、それにつながる給電点(6、7)に対応する位置において、製膜速度が減少する。以上の特性を利用することにより、任意の位置における製膜速度を所望の値に制御することが可能となる。また、場合によっては、この特性が逆になることもあり得る。つまり、ある可変コンデンサ45の静電容量を基準容量から減少(増加)させると、それにつながる給電点に対応する位置において、製膜速度が増加(減少)する場合もある。
For example, it is assumed that the capacitance of the variable capacitor 45 corresponding to the feeding points 6c to 6f and 7c to 7f has increased by C from the reference capacitance. At this time, as shown in FIG. 6, the film forming speed increases at positions corresponding to the feeding points 6 c to 6 f and 7 c to 7 f, that is, near the center of the
次に、基板処理システム1における制御装置200の構成を説明する。
図7は、本発明に係る制御装置200の構成例を示すブロック図である。この制御装置200は、入力部210、出力部220、演算処理部(CPU)230、及び記憶部240を備えている。また、記憶部240には、制御プログラム241、製膜データベース242、クリーニングデータベース243が格納されている。
Next, the configuration of the
FIG. 7 is a block diagram illustrating a configuration example of the
入力部210には、膜厚分布データD1、付着膜分布データD2、運転環境データDCが入力される(図1参照)。膜厚分布データD1は、基板30に形成された半導体膜の膜厚分布を示す。付着膜分布データD2は、放電電極20に付着した付着膜の分布を示す。運転環境データDCは、プラズマCVD装置100の運転環境を示す。また、出力部220からは、プラズマCVD装置100の運転を制御する制御信号SCが出力される(図1参照)。この制御信号SCは、プラズマCVD装置100の調整部60に入力される。
The
製膜データベース242は、図6に示されたような製膜データを複数含んでいる。すなわち、製膜データベース242は、複数のインピーダンス調整機構4、5のそれぞれにおけるインピーダンスZの調整量(可変コンデンサ45の調整量)と、基板30への処理量とを対応付けて格納している。ここで、「インピーダンスZの調整量」とは、図6に示されたように、インピーダンスZの変更箇所やインピーダンスZ(可変容量)の変更量を含んでいる。また、「基板30への処理量」とは、図6に示されたように、基板30への製膜速度の変化量ΔRの分布を示している。あるいは、「基板30への処理量」とは、基板30への製膜速度そのものの分布を示してもよい。製膜データベース242が含んでいる複数の製膜データは、それぞれ異なる調整量と処理量を対応付けている。また、図6においては、1次元的なデータが示されているが、この製膜データは、実際には基板30の面に対応した“2次元データ”であってもよい。更に、製膜データベース242は、「運転環境データDCが示す運転環境」と、「インピーダンスZの調整量」と、「基板30への処理量」とを関連付けて格納してもよい。
The
クリーニングデータベース243は、製膜データベース242と同様である。但し、このクリーニングデータベース243は、プラズマCVD装置100のセルフクリーニング処理時に参照される。すなわち、クリーニングデータベース243は、複数のインピーダンス調整機構4、5のそれぞれにおけるインピーダンスZの調整量(可変コンデンサ45の調整量)と、放電電極20に付着した付着膜の分布とを対応付けて格納している。この付着膜の分布は、付着膜分布データD2によって制御装置200に供給される。
The
制御プログラム241は、演算処理部(CPU)230によって実行されるプログラムであり、上述の製膜データベース242やクリーニングデータベース243を参照することによって、製膜処理時やセルフクリーニング時におけるインピーダンスZの適正な調整量を決定する。そして、制御プログラム241は、決定されたインピーダンスZの調整量を示す制御信号SCを、出力部220を介してプラズマCVD装置100の調整部60に出力する。
The
以上のような構成を有する基板処理システム1の動作を、更に詳しく説明する。 The operation of the substrate processing system 1 having the above configuration will be described in more detail.
(製膜処理)
プラズマCVD装置100において、ある時、ある基板30(以下、第1基板30と参照される)の処理が終了したとする。処理後、その第1基板30は、膜厚分布測定装置300に搬入される。膜厚分布測定装置300は、プラズマCVD装置100によって第1基板30に形成された半導体膜の膜厚分布を測定する。そして、膜厚分布測定装置300は、その膜厚分布を示す膜厚分布データD1を制御装置200に出力する。また、プラズマCVD装置100の測定部70は、第1基板30に対する製膜処理時の運転環境を示す運転環境データDCを制御装置200に出力してもよい。ここで、運転環境とは、プラズマCVD装置100内の圧力や温度等を示す。
(Film forming process)
In the
制御装置200は、入力部210を介して、上記膜厚分布データD1や運転環境データDCを受け取る。その後、制御プログラム241は、膜厚分布データD1が示す膜厚分布の分散がより小さくなるような製膜データ(図6参照)を、製膜データベース242から検索する。
The
例えば、第1基板30に形成された半導体膜が、図8Aに示されるような膜厚分布を有していたとする。図8Aにおいて、縦軸は製膜量を示し、横軸は第1基板30のX方向に沿った位置を示している。図8Aに示されるように、第1基板30への製膜処理の結果、基板中央部よりも基板端部に対して多くの半導体膜が蒸着されたとする。この時、制御プログラム241は、製膜データベース242を参照し、基板中央部に対する製膜速度が増加するような製膜データを選び出す。ここでは、図6に示されたような製膜データが好適である。この製膜データは、基板中央部に対応するインピーダンス変更機構4、5のインピーダンスZを適宜調整すると、基板中央部における製膜速度が増加し、基板端部における製膜速度が減少することを示している。従って、生成される半導体膜の膜厚分布の分散がより小さくなることが予測される(図8B参照)。
For example, it is assumed that the semiconductor film formed on the
このように、制御装置200の制御プログラム241は、製膜データベース242を参照し、膜厚分布データD1が示す膜厚分布の分散がより小さくなるように、複数のインピーダンス変更機構4、5に対する調整量を決定する、あるいは更新する。また、製膜データがプラズマCVD装置100の運転環境と関連付けられている場合、制御プログラム241は、膜厚分布データD1だけでなく運転環境データDCをも考慮にいれて、複数のインピーダンス変更機構4、5に対する調整量を決定する。具体的には、現在の運転環境と比較的近い場合の製膜データが選び出される。これにより、インピーダンスZのより高精度な制御が可能となる。制御装置200は、以上のように決定・更新された調整量を示す制御信号SCを、出力部220を介して、プラズマCVD装置100の調整部60に出力する。
As described above, the
次に、プラズマCVD装置100には、被処理対象である次の基板30(以下、第2基板30と参照される)が搬入される。製膜処理時、その第2基板30は、放電電極20に対向するように接地電極(図示されない)に保持される。その後、製膜室10にはガス供給管11を通してシラン(SiH4)が供給される。また、放電電極20には、第1高周波電源50Aから複数の給電点6a〜6hを介して第1高周波が供給され、同時に第2高周波電源50Bから複数の給電点7a〜7hを介して第2高周波が供給される。これにより、放電電極20と第2基板30との間の領域にプラズマが発生し、第2基板30上に所望の半導体膜が形成される。
Next, the next substrate 30 (hereinafter referred to as the second substrate 30) to be processed is carried into the
ここで、第1高周波と第2高周波の周波数は同一に設定され、その値は例えば60.0MHzである。第1高周波と第2高周波の位相も等しい場合、Y方向電極23の中間点付近に定在波の腹(最大点)が形成されてしまう。そのため、本実施の形態において、第1高周波と第2高周波との位相差Δθは、時間的に変動するように制御される(位相変調法)。これにより、定在波の最大点はY方向に沿って往復し、放電電極20上のY方向電極23に沿った電圧分布の時間平均は均一となる。つまり、第2基板30上のY方向に沿った膜厚分布の不均一が抑制される。
Here, the first high frequency and the second high frequency are set to be the same, and the value is, for example, 60.0 MHz. When the phases of the first high frequency and the second high frequency are also equal, an antinode (maximum point) of a standing wave is formed near the middle point of the Y-
同時に、調整部60は、制御装置200から受け取った制御信号SCに応答して、複数のインピーダンス変更機構4、5に調整信号SAを一括して出力する。この調整信号SAは、制御信号SCが指示するインピーダンスZ(可変コンデンサ45の静電容量)の調整量を示している。そして、この調整信号SAによって、複数のインピーダンス変更機構4、5のインピーダンスZが、所望の値に自動的に設定される。図6に示されたような製膜データに従った結果、第2基板30のX方向に沿った膜厚分布は、例えば図8Bに示されたような分布になる。これにより、X方向に沿った膜厚分布の分散は、およそ半分の値に低減されることが確認された。
At the same time, the
このように、本発明によれば、放電電極20上のX方向に沿った電圧分布の不均一を抑制することが可能となる。つまり、基板30上のX方向に沿った膜厚分布の不均一を抑制することが可能となる。よって、生成される半導体膜の膜質、すなわち太陽電池の発電効率が向上する。更に、本発明によれば、複数のインピーダンス変更機構4、5のインピーダンスZの調整は、自動的に実行されるため、その調整時間が大幅に削減される。すなわち、製膜処理時間が大幅に削減され、半導体装置の生産性が向上する。
As described above, according to the present invention, it is possible to suppress the nonuniformity of the voltage distribution along the X direction on the
製膜処理後、第2基板30も膜厚分布測定装置300に搬入される。膜厚分布測定装置300は、第2基板30に形成された半導体膜の膜厚分布(図8B参照)を測定し、その膜厚分布を示す膜厚分布データD1を制御装置200に出力する。また、プラズマCVD装置100の測定部70は、第2基板30に対する製膜処理時の運転環境を示す運転環境データDCを制御装置200に出力してもよい。
After the film forming process, the
制御部200は、第2基板30に対する製膜条件及び製膜結果を表すインピーダンスZの調整量及び膜厚分布データD1に基づいて、製膜データベース242を更新する。これにより、製膜データベース242の精度は向上していく。そして、制御部200は、次に処理される基板30に対して、製膜データベース242から最適な製膜データを再度選択し、インピーダンスZの調整量を決定・更新していく。このように、本発明によれば、インピーダンスZの調整量がフィードバック制御される。よって、生成される半導体膜の膜質は、製造バッチごとに向上していく。
The
(セルフクリーニング処理)
基板30に対して繰り返し製膜処理を続けると、放電電極20や製膜室10の内壁に半導体膜が付着してくる。この付着した半導体膜は、以下「付着膜」と参照される。このような付着膜は、放電電極20から剥離し、処理中の基板30に降り注ぐ可能性がある。このことは、不良品発生の原因となる。従って、製膜処理を所定の回数繰り返した後、プラズマCVD装置100内を清掃する必要がある。この作業は、「セルフクリーニング」と呼ばれている。
(Self-cleaning process)
When the film formation process is repeatedly performed on the
セルフクリーニング処理時、製膜室10内にはガス供給管11を通してNF3が供給される。また、放電電極20には、第1高周波電源50A及び第2高周波電源50Bから高周波電力が供給される。これにより、放電電極20と接地電極との間の領域にFラジカルが発生し、そのFラジカルと付着膜が反応することにより、放電電極20等から付着膜が除去される。
During the self-cleaning process, NF 3 is supplied into the
本発明によれば、このセルフクリーニング時においても、複数のインピーダンス変更機構4、5のインピーダンスZが調整される。具体的には、制御装置200の記憶部240に格納されたクリーニングデータベース243は、複数のインピーダンス変更機構4、5のそれぞれにおけるインピーダンスZの調整量と、放電電極20に付着した付着膜の分布とを対応付けている。この付着膜の分布を示す付着膜分布データD2は、プラズマCVD装置100から自動的に入力されてもよいし、オペレータによって入力されてもよい。
According to the present invention, the impedance Z of the plurality of
セルフクリーニング処理時、制御装置200は、クリーニングデータベース243を参照することによって、複数のインピーダンス変更機構4、5のインピーダンスZの調整量を自動的に決定する。そして、制御装置200は、その調整量を示す制御信号SCをプラズマCVD装置100の調整部60に出力する。調整部60は、この制御信号SCに応答して、複数のインピーダンス調整機構4、5のそれぞれのインピーダンスZを一括して自動的に調整する。よって、インピーダンスZの調整時間が大幅に削減される。
During the self-cleaning process, the
本発明によれば、付着膜の分布とインピーダンスZの調整量がデータベース化されているため、複数のパターンの中から放電電極20上の電圧分布を適切に選択するることが可能である。つまり、付着膜が放電電極20に不均一に付着している場合においても、付着膜の除去が全体としてほぼ同時に終了するように、電圧分布を適切に調整することが可能である。付着膜が適切に除去されるので、放電電極20とFラジカルとの反応によるオーバーエッチングが抑制される。付着膜が剥離しやすい傾向を有するオーバーエッチング領域の発生が抑制されるため、製品不良が抑制される。更に、クリーニング頻度の上昇及び稼働率の低下が抑制される。従って、生産性が向上する。
According to the present invention, since the distribution of the adhesion film and the adjustment amount of the impedance Z are made into a database, it is possible to appropriately select the voltage distribution on the
(転換時の動作)
上記のように、製膜処理においてはSiH4が用いられ、セルフクリーニング処理においてはNF3が用いられる。両処理において用いられるガスが異なるため、製膜室10内に発生するプラズマの特性も異なってくる。従って、放電電極20に対する適正なインピーダンスも両処理間で異なってくる。
(Operation at the time of conversion)
As described above, SiH 4 is used in the film forming process, and NF 3 is used in the self-cleaning process. Since the gases used in the two processes are different, the characteristics of the plasma generated in the
本発明によれば、製膜処理からセルフクリーニング処理への転換時、制御装置200は、上記クリーニングデータベース243を参照することによって、複数のインピーダンス変更機構4、5のそれぞれのインピーダンスZの調整量を自動的に決定する。また、セルフクリーニング処理から製膜処理への転換時、制御装置200は、上記製膜データベース242を参照することによって、複数のインピーダンス変更機構4、5のそれぞれのインピーダンスZの調整量を自動的に決定する。そして、制御装置200は、決定された調整量を示す制御信号SCを、プラズマCVD装置100の調整部60に出力する。調整部60は、この制御信号SCに応答して、複数のインピーダンス調整機構4、5のそれぞれのインピーダンスZを一括して自動的に調整する。
According to the present invention, when the film forming process is switched to the self-cleaning process, the
このように、両処理間の転換時において、複数のインピーダンス調整機構4、5のそれぞれのインピーダンスZの調整に要する時間が大幅に削減される。具体的には、従来約40分の時間を要していた調整時間が、ほぼ零になる。よって、プラズマCVD装置100の稼働率が向上し、非生産時間が短縮される。従って、生産性が向上する。
Thus, at the time of switching between the two processes, the time required for adjusting the impedance Z of each of the plurality of
以上に説明されたように、本発明に係るプラズマCVD装置100、基板処理システム1、及び製膜・セルフクリーニング方法によれば、生産性が向上する。また、本発明に係るプラズマCVD装置100、基板処理システム1、及び製膜方法によれば、生成される半導体膜の膜質が向上する。更に、本発明に係るプラズマCVD装置100、基板処理システム1、及びセルフクリーニング方法によれば、セルフクリーニング時の放電電極のオーバーエッチングが抑制される。本発明は、優れた膜質が要求される微結晶シリコン膜を用いるタンデム型太陽電池モジュールの製造や、膜厚分布の均一化が困難な大面積太陽電池モジュールの製造に対して、特に有効である。
As described above, according to the
1 基板処理システム
4、5 インピーダンス変更機構
6、7 給電点
8、9 同軸ケーブル
10 製膜室
11 ガス供給管
12 ガス排気管
15 フランジ
20 放電電極
21 第1X方向電極
22 第2X方向電極
23 Y方向電極
30 基板
41 分岐ケーブル
42 負荷
43 T字コネクタ
45 可変コンデンサ
50 高周波電源
51 マッチングボックス
52 電力分配器
60 調整部
70 測定部
71 センサ群
100 プラズマCVD装置
200 制御装置
210 入力部
220 出力部
230 CPU
240 記憶部
241 制御プログラム
242 製膜データベース
243 クリーニングデータベース
DESCRIPTION OF SYMBOLS 1
240
Claims (16)
前記製膜室内に配置された放電電極と、
前記放電電極上の複数の給電点のそれぞれに接続された複数の高周波ケーブルと、
電力分配器を通して前記複数の高周波ケーブルに高周波電力を供給する高周波電源と、
前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構と、
を具備し、
前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスは、製膜処理時とセルフクリーニング処理時とで切り換えられ、
前記セルフクリーニング処理時、前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスは、前記それぞれのインピーダンスの調整量と前記放電電極又は前記製膜室の内壁に付着した付着膜の分布とを対応付けて格納するクリーニングデータベースに基づいて設定される
プラズマCVD装置。 A film forming chamber;
A discharge electrode disposed in the film forming chamber;
A plurality of high-frequency cables connected to each of a plurality of feeding points on the discharge electrode;
A high frequency power supply for supplying high frequency power to the plurality of high frequency cables through a power distributor;
A plurality of impedance changing mechanisms provided in each of the plurality of high-frequency cables;
Equipped with,
The impedance in each of the plurality of impedance changing mechanisms is switched between the film forming process and the self-cleaning process,
During the self-cleaning process, the impedance in each of the plurality of impedance changing mechanisms is stored in association with the adjustment amount of each impedance and the distribution of the attached film attached to the inner wall of the discharge electrode or the film forming chamber. A plasma CVD apparatus set based on a cleaning database .
前記製膜室内に配置された放電電極と、
前記放電電極上の複数の給電点のそれぞれに接続された複数の高周波ケーブルと、
電力分配器を通して前記複数の高周波ケーブルに高周波電力を供給する高周波電源と、
前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構と、
を具備し、
製膜処理時、前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスは、前記それぞれのインピーダンスの調整量と基板への処理量を対応付けて格納する製膜データベースに基づいて、状況に応じた値に設定される
プラズマCVD装置。 A film forming chamber;
A discharge electrode disposed in the film forming chamber;
A plurality of high-frequency cables connected to each of a plurality of feeding points on the discharge electrode;
A high frequency power supply for supplying high frequency power to the plurality of high frequency cables through a power distributor;
A plurality of impedance changing mechanisms provided in each of the plurality of high-frequency cables;
Equipped with,
During the film forming process, the impedance in each of the plurality of impedance changing mechanisms is set to a value corresponding to the situation based on a film forming database that stores the adjustment amount of each impedance and the processing amount to the substrate in association with each other. plasma CVD apparatus to be.
セルフクリーニング処理時、前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスは、前記それぞれのインピーダンスの調整量と前記放電電極又は前記製膜室の内壁に付着した付着膜の分布とを対応付けて格納するクリーニングデータベースに基づいて、状況に応じた値に設定されるDuring the self-cleaning process, the impedance in each of the plurality of impedance changing mechanisms is stored by associating the adjustment amount of each impedance with the distribution of the attached film attached to the inner wall of the discharge electrode or the film forming chamber. Based on the database, the value is set according to the situation
プラズマCVD装置。Plasma CVD equipment.
製膜処理からセルフクリーニング処理への転換時、前記それぞれのインピーダンスは、前記クリーニングデータベースに基づいて切り換えられ、At the time of switching from the film forming process to the self-cleaning process, the respective impedances are switched based on the cleaning database,
セルフクリーニング処理から製膜処理への転換時、前記それぞれのインピーダンスは、前記製膜データベースに基づいて切り換えられるWhen switching from the self-cleaning process to the film forming process, the respective impedances are switched based on the film forming database.
プラズマCVD装置。Plasma CVD equipment.
更に、前記複数のインピーダンス変更機構に接続された調整部を備え、Furthermore, an adjustment unit connected to the plurality of impedance changing mechanisms is provided,
前記調整部は、前記製膜データベースあるいは前記クリーニングデータベースに基づいて決定される前記それぞれのインピーダンスの調整量を示す制御信号に応じて、前記それぞれのインピーダンスを自動的に調整するThe adjustment unit automatically adjusts the respective impedances according to a control signal indicating an adjustment amount of each impedance determined based on the film forming database or the cleaning database.
プラズマCVD装置。Plasma CVD equipment.
前記複数のインピーダンス変更機構の各々は、
前記複数の高周波ケーブルのうち対応する位置に接続された分岐ケーブルと、
前記分岐ケーブルの端に接続された受動素子と
を備え、
前記調整部は、複数の前記受動素子のそれぞれのインピーダンスを調整することによって、前記複数のインピーダンス変更機構のそれぞれのインピーダンスを調整する
プラズマCVD装置。 The plasma CVD apparatus according to claim 5 ,
Each of the plurality of impedance changing mechanisms includes:
A branch cable connected to a corresponding position among the plurality of high-frequency cables;
A passive element connected to an end of the branch cable,
The adjustment unit adjusts the impedance of each of the plurality of impedance changing mechanisms by adjusting the impedance of each of the plurality of passive elements. Plasma CVD apparatus.
前記受動素子は、可変コンデンサであり、
前記調整部は、複数の前記可変コンデンサのそれぞれの静電容量を調整することによって、前記複数のインピーダンス変更機構のそれぞれのインピーダンスを調整する
プラズマCVD装置。 The plasma CVD apparatus according to claim 6 , wherein
The passive element is a variable capacitor;
The adjustment unit adjusts the impedance of each of the plurality of impedance changing mechanisms by adjusting the capacitance of each of the plurality of variable capacitors. Plasma CVD apparatus.
前記製膜室内に配置された放電電極と、
前記放電電極上の複数の給電点のそれぞれに接続された複数の高周波ケーブルと、
電力分配器を通して前記複数の高周波ケーブルに高周波電力を供給する高周波電源と、
前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構と、
前記複数のインピーダンス変更機構に接続され、前記複数のインピーダンス変更機構のそれぞれのインピーダンスを調整する調整部とを有するプラズマCVD装置と、
前記プラズマCVD装置に接続された制御装置と
を具備し、
前記制御装置は、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量と、前記プラズマCVD装置による基板への処理量とを対応付けて格納する製膜データベースを有し、
前記プラズマCVD装置における製膜処理時、
前記制御装置は、前記製膜データベースを参照することによって所望の前記インピーダンスの調整量を決定し、前記調整量を示す制御信号を前記調整部に出力し、
前記調整部は、前記制御信号に応じて、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを調整する
基板処理システム。 A film forming chamber;
A discharge electrode disposed in the film forming chamber;
A plurality of high-frequency cables connected to each of a plurality of feeding points on the discharge electrode;
A high frequency power supply for supplying high frequency power to the plurality of high frequency cables through a power distributor;
A plurality of impedance changing mechanisms provided in each of the plurality of high-frequency cables;
A plasma CVD apparatus connected to the plurality of impedance changing mechanisms and having an adjusting unit for adjusting the impedance of each of the plurality of impedance changing mechanisms ;
; And a controller connected to the plasma CVD device,
The control device has a film formation database that stores the adjustment amount of the impedance in each of the plurality of impedance changing mechanisms and the processing amount to the substrate by the plasma CVD device in association with each other,
During film formation in the plasma CVD apparatus,
The control device determines a desired adjustment amount of the impedance by referring to the film formation database, and outputs a control signal indicating the adjustment amount to the adjustment unit,
The adjustment unit, the substrate processing system depending on said control signal, for adjusting each of said impedance of said plurality of impedance change mechanisms.
前記処理量は、前記基板への製膜速度の分布を示す
基板処理システム。 The substrate processing system according to claim 8,
The processing amount indicates a distribution of film forming speed on the substrate.
前記処理量は、前記基板への製膜速度の基準値に対する変化量の分布を示す
基板処理システム。 The substrate processing system according to claim 8,
The processing amount indicates a distribution of a change amount with respect to a reference value of a film forming speed on the substrate.
前記制御装置に接続された膜厚分布測定装置を更に具備し、
前記膜厚分布測定装置は、前記プラズマCVD装置によって前記基板に形成された膜の厚さ分布を測定し、前記厚さ分布を示す膜厚分布データを前記制御装置に出力し、
前記制御装置は、前記製膜データベースを参照し、前記膜厚分布データが示す前記厚さ分布の分散がより小さくなるように、前記インピーダンスの調整量を更新し、更新された前記調整量を示す前記制御信号を前記調整部に出力する
基板処理システム。 A substrate processing system according to any one of claims 8 to 10,
Further comprising a film thickness distribution measuring device connected to the control device,
The thickness distribution measuring device measures the thickness distribution of the film formed on the substrate by the plasma CVD device, and outputs the thickness distribution data indicating the thickness distribution to the control device,
The control device refers to the film forming database, updates the adjustment amount of the impedance so that the dispersion of the thickness distribution indicated by the film thickness distribution data becomes smaller, and indicates the updated adjustment amount. A substrate processing system for outputting the control signal to the adjustment unit.
前記制御装置は、前記膜厚分布データが示す前記厚さ分布と、更新前の前記調整量とに基づき、前記製膜データベースを更新する
基板処理システム。 The substrate processing system according to claim 11,
The said control apparatus updates the said film forming database based on the said thickness distribution which the said film thickness distribution data shows, and the said adjustment amount before update.
前記制御装置は、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量と、前記放電電極又は前記製膜室の内壁に付着した付着膜の分布とを対応付けて格納するクリーニングデータベースを更に有し、
前記プラズマCVD装置におけるセルフクリーニング処理時、
前記制御装置は、前記クリーニングデータベースを参照することによって所望の前記インピーダンスの調整量を決定し、前記調整量を示す制御信号を前記調整部に出力し、
前記調整部は、前記制御信号に応じて、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを調整する
基板処理システム。 A substrate processing system according to any one of claims 8 to 12,
The control device further includes a cleaning database that stores the amount of adjustment of the impedance in each of the plurality of impedance changing mechanisms and the distribution of the attached film attached to the inner wall of the discharge electrode or the film forming chamber in association with each other. And
During the self-cleaning process in the plasma CVD apparatus,
The control device determines a desired adjustment amount of the impedance by referring to the cleaning database, and outputs a control signal indicating the adjustment amount to the adjustment unit,
The adjustment unit, the substrate processing system depending on said control signal, for adjusting each of said impedance of said plurality of impedance change mechanisms.
前記製膜処理から前記セルフクリーニング処理への転換時、
前記制御装置は、前記クリーニングデータベースを参照することによって、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量を自動的に決定し、前記調整量を示す前記制御信号を前記調整部に出力し、
前記セルフクリーニング処理から前記製膜処理への転換時、
前記制御装置は、前記製膜データベースを参照することによって、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量を自動的に決定し、前記調整量を示す前記制御信号を前記調整部に出力する
基板処理システム。 The substrate processing system according to claim 13,
When switching from the film forming process to the self-cleaning process,
The control device automatically determines an adjustment amount of the impedance in each of the plurality of impedance change mechanisms by referring to the cleaning database, and outputs the control signal indicating the adjustment amount to the adjustment unit. ,
When switching from the self-cleaning process to the film-forming process,
The control device automatically determines an adjustment amount of the impedance in each of the plurality of impedance changing mechanisms by referring to the film forming database, and outputs the control signal indicating the adjustment amount to the adjustment unit. Substrate processing system.
前記プラズマCVD装置は、製膜室内に配置された放電電極と、前記放電電極に接続された複数の高周波ケーブルと、前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構とを備え、
前記製膜方法は、
(A)前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスの調整量と、前記プラズマCVD装置による基板への処理量とを対応付けて格納する製膜データベースを提供するステップと、
(B)前記製膜データベースを参照することによって、所望の前記インピーダンスの調整量を決定するステップと、
(C)決定された前記調整量に従い、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを一括して調整するステップと、
(D)前記複数の高周波ケーブル及び調整された前記複数のインピーダンス変更機構を介して、高周波電力を前記放電電極に供給するステップと
を具備する
プラズマCVD装置における製膜方法。 A film forming method in a plasma CVD apparatus,
The plasma CVD apparatus includes a discharge electrode disposed in a film forming chamber, a plurality of high-frequency cables connected to the discharge electrode, and a plurality of impedance changing mechanisms provided in each of the plurality of high-frequency cables.
The film forming method includes:
(A) Providing a film-forming database that stores an adjustment amount of impedance in each of the plurality of impedance changing mechanisms and a processing amount to the substrate by the plasma CVD apparatus in association with each other;
(B) determining a desired adjustment amount of the impedance by referring to the film forming database;
(C) collectively adjusting each of the impedances of the plurality of impedance changing mechanisms according to the determined adjustment amount;
(D) Supplying high-frequency power to the discharge electrode via the plurality of high-frequency cables and the adjusted plurality of impedance changing mechanisms. A film forming method in a plasma CVD apparatus.
前記プラズマCVD装置は、製膜室内に配置された放電電極と、前記放電電極に接続された複数の高周波ケーブルと、前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構とを備え、
前記セルフクリーニング方法は、
(a)前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスの調整量と、前記放電電極又は前記製膜室の内壁に付着した付着膜の分布とを対応付けて格納するクリーニングデータベースを提供するステップと、
(b)前記クリーニングデータベースを参照することによって、所望の前記インピーダンスの調整量を決定するステップと、
(c)決定された前記調整量に従い、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを一括して調整するステップと、
(d)前記複数の高周波ケーブル及び調整された前記複数のインピーダンス変更機構を介して、高周波電力を前記放電電極に供給するステップと
を具備する
プラズマCVD装置におけるセルフクリーニング方法。 A self-cleaning method in a plasma CVD apparatus,
The plasma CVD apparatus includes a discharge electrode disposed in a film forming chamber, a plurality of high-frequency cables connected to the discharge electrode, and a plurality of impedance changing mechanisms provided in each of the plurality of high-frequency cables.
The self-cleaning method includes:
(A) providing a cleaning database that stores the adjustment amount of the impedance in each of the plurality of impedance changing mechanisms and the distribution of the attached film attached to the inner wall of the discharge electrode or the film forming chamber in association with each other;
(B) determining a desired adjustment amount of the impedance by referring to the cleaning database;
(C) adjusting the impedance of each of the plurality of impedance changing mechanisms collectively according to the determined adjustment amount;
(D) supplying a high-frequency power to the discharge electrode through the plurality of high-frequency cables and the adjusted plurality of impedance changing mechanisms. A self-cleaning method in a plasma CVD apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004249939A JP4088616B2 (en) | 2004-08-30 | 2004-08-30 | Plasma CVD apparatus, substrate processing system, and film forming / self-cleaning method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004249939A JP4088616B2 (en) | 2004-08-30 | 2004-08-30 | Plasma CVD apparatus, substrate processing system, and film forming / self-cleaning method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006066779A JP2006066779A (en) | 2006-03-09 |
JP4088616B2 true JP4088616B2 (en) | 2008-05-21 |
Family
ID=36112957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004249939A Expired - Fee Related JP4088616B2 (en) | 2004-08-30 | 2004-08-30 | Plasma CVD apparatus, substrate processing system, and film forming / self-cleaning method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4088616B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4817923B2 (en) | 2006-03-29 | 2011-11-16 | 三井造船株式会社 | Plasma generating apparatus and plasma generating method |
JP5118354B2 (en) * | 2007-02-19 | 2013-01-16 | 三菱重工業株式会社 | Vacuum processing apparatus and film forming method using vacuum processing apparatus |
JP2013004172A (en) * | 2011-06-10 | 2013-01-07 | Tokyo Electron Ltd | High-frequency power distribution device, and substrate processing device using the same |
JP7166966B2 (en) * | 2019-03-15 | 2022-11-08 | 株式会社Screenホールディングス | Processing condition selection method, substrate processing method, substrate product manufacturing method, processing condition selection device, computer program, and storage medium |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3697110B2 (en) * | 1998-05-29 | 2005-09-21 | 三菱重工業株式会社 | Plasma chemical vapor deposition equipment |
JP3872741B2 (en) * | 2002-10-01 | 2007-01-24 | 三菱重工業株式会社 | Plasma chemical vapor deposition equipment |
JP2004228354A (en) * | 2003-01-23 | 2004-08-12 | Japan Science & Technology Agency | Plasma producing device |
-
2004
- 2004-08-30 JP JP2004249939A patent/JP4088616B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006066779A (en) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3332857B2 (en) | High frequency plasma generator and power supply method | |
CN108257842B (en) | Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium | |
JP4817923B2 (en) | Plasma generating apparatus and plasma generating method | |
JP3697110B2 (en) | Plasma chemical vapor deposition equipment | |
EP2113937A1 (en) | Vacuum processing apparatus and film forming method using vacuum processing apparatus | |
WO2019014002A1 (en) | Substrate processing method and apparatus | |
US20230092887A1 (en) | Tuning voltage setpoint in a pulsed rf signal for a tunable edge sheath system | |
JP2005085917A (en) | Plasma treatment apparatus | |
JP4088616B2 (en) | Plasma CVD apparatus, substrate processing system, and film forming / self-cleaning method | |
KR20220088474A (en) | RF (RADIO FREQUENCY) POWER IMBALANCE IN MULTI STATION INTEGRATED CIRCUIT MANUFACTURING CHAMBER (IMBALANCING) | |
US20230059495A1 (en) | Optimization of Radiofrequency Signal Ground Return in Plasma Processing System | |
CN116075917A (en) | Control of plasma formation by RF coupling structures | |
JP3872741B2 (en) | Plasma chemical vapor deposition equipment | |
JPWO2019035314A1 (en) | Plasma abnormality determination method, semiconductor device manufacturing method, and substrate processing apparatus | |
CN115088055A (en) | Decoupling Radio Frequency (RF) signals from input signal conductors of a processing chamber | |
JP4980055B2 (en) | Method for manufacturing a vacuum plasma treated workpiece | |
JPH11121381A (en) | Plasma chemical vapor depositing device | |
JP2023504044A (en) | Impedance transformation in radio frequency assisted plasma generation | |
KR20110089457A (en) | Plasma processing apparatus | |
JP4264321B2 (en) | Plasma chemical vapor deposition apparatus, plasma generation method, plasma chemical vapor deposition method | |
US20120217874A1 (en) | Plasma Source with Vertical Gradient | |
CN113471098B (en) | Substrate processing system, substrate processing method, and control device | |
KR20180069172A (en) | Wafer Processing Apparatus and Method for Cleaning Using the Same | |
CN115298355B (en) | Substrate processing method and substrate processing apparatus | |
JP3581813B2 (en) | Thin film manufacturing method and thin film solar cell manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |