JP4074426B2 - Semiconductor module manufacturing method - Google Patents
Semiconductor module manufacturing method Download PDFInfo
- Publication number
- JP4074426B2 JP4074426B2 JP2000204985A JP2000204985A JP4074426B2 JP 4074426 B2 JP4074426 B2 JP 4074426B2 JP 2000204985 A JP2000204985 A JP 2000204985A JP 2000204985 A JP2000204985 A JP 2000204985A JP 4074426 B2 JP4074426 B2 JP 4074426B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- bonding
- semiconductor chip
- cut
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78313—Wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7855—Mechanical means, e.g. for severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85196—Translational movements involving intermediate connecting steps before cutting the wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体モジュールの製造におけるウェッジワイヤボンドに関する。
【0002】
【従来の技術】
半導体モジュールの製造では、半導体モジュールケースのケース電極と、ケース内の基板上に載置された半導体チップのボンディングパッドとを電気的に接続するのに、一般的に導電ワイヤ(例えば、アルミワイヤ)の超音波接合等によるボンディングが行われていた。図7は、半導体チップ82と、ケース電極84とがワイヤ86により電気的に接続された半導体モジュール100を示す。ボンディングは、ボンディング部70のワイヤガイド74がワイヤ86を供給し、所望の位置において、ウェッジボンドツール76がワイヤ86を超音波接合等によって固定することにより行われる。図7に示す半導体チップ82とケース電極との電気的接続は、以下のようにして得られる。まず最初に半導体チップ82上のボンディングパッドの位置Eに、ウェッジボンドツール76がワイヤ86をボンディングする(ファーストボンディング)。続いてボンディング部70は、ワイヤガイド74からワイヤ86を供給しながらケース電極84上に移動し、ケース電極84の位置Fでウェッジボンドツール76がワイヤ86をボンディングする(セカンドボンディング)。その後ボンディング部70は、不要なワイヤ(残余ワイヤ)を切断するためワイヤの供給方向(図面右方向)に移動する。これは、カッター78がウェッジボンドツール76の左側に位置しているため、そのままではカッター78が残余ワイヤを切断できないからである。この動作は「シフトバック」と呼ばれる。ボンディング70が移動した結果、残余ワイヤがカッター78で切断され、1ボンディング動作が終了する。
【0003】
ボンディング部70は、その構造上、基板に平行な水平方向に所定の幅を有する。したがって、ボンディング部70がシフトバックするためには、セカンドボンディング位置Fからケース内壁88までの距離L(シフトバックスペースL)が、少なくともボンディング部70の幅以上の大きさを備える必要がある。シフトバックスペースLは、例えば約10mmであった。このように、従来、半導体チップ82上のボンディングパッドにファーストボンディングを行い、その後ケース電極84にセカンドボンディングを行う際には、比較的大きなシフトバックスペースが必要となり、半導体モジュールケースの小型化を妨げていた。
【0004】
このシフトバックスペースLを削減するために、ファーストボンディングをケース電極84上の位置Fで行い、セカンドボンディングを半導体チップ82上の位置Eで行う方法がある。この方法に用いられるボンディング部は、図7のボンディング部70と対称に構成される。すなわちワイヤ86は、ケース電極84から半導体チップ82の方向(図面左方向)に供給する必要があるので、ワイヤガイド74およびクランパ72はウェッジボンドツール76の左側に位置し、カッター78は右側に位置する。ファーストボンディングではシフトバックが不要であることを考慮すると、このようなボンディング部によれば、距離Lは、ウェッジボンドツール76およびカッター78の幅相当の長さ(例えば、約3mm)確保されていればよいことになり、半導体モジュールの小型化が実現できる。
【0005】
【発明が解決しようとする課題】
ファーストボンディングをケース電極84上の位置Fで行い、セカンドボンディングを半導体チップ82上の位置Eで行う方法では、セカンドボンディング後にワイヤをカットする必要がある。このワイヤカットは半導体チップ82上で行われることになるため、半導体チップ82はワイヤカット直後にカッター78から衝撃を受け、その結果表面にはカッター傷、ワイヤ押さえ傷等の傷が残される。このような傷は半導体チップ82の特性に悪影響を与えるおそれが大きく、その半導体モジュールが組み込まれる装置、例えばパワーモジュールの性能をも左右することになる。
【0006】
本発明の目的は、ファーストボンディングをケース電極上で行い、セカンドボンディングを半導体チップで行う際に、半導体チップに衝撃、傷等を与えることなくワイヤボンディングを実現する半導体モジュール製造方法を提供することである。
【0007】
【課題を解決するための手段】
本発明の半導体モジュール製造方法は、半導体チップとケースのケース電極とがボンディングされたワイヤにより電気的に接続されている半導体モジュールの製造方法であって、前記ケース電極にワイヤをファーストボンディングするステップと、前記ファーストボンディングするステップに続いて、前記半導体チップに前記ワイヤをセカンドボンディングするステップと、前記ケース電極と前記半導体チップとの間のワイヤ以外の残余ワイヤをカッターにより前記半導体チップ近傍の空中でハーフカットするステップと、ハーフカットされた前記ワイヤをクランパにより固定した上で引きちぎるステップとを含む半導体モジュール製造方法であり、これにより上記目的が達成される。
【0008】
前記ワイヤを引きちぎる前記ステップは、ハーフカットされた前記ワイヤを水平方向または斜め上方に引きちぎることにより行われてもよい。
【0009】
前記ワイヤを引きちぎる前記ステップは、前記セカンドボンディングの後新たに次のファーストボンディングを行う際に、前記残余ワイヤを前記次のファーストボンディングするステップを行う位置の方向に引くことにより行われてもよい。
【0012】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の実施の形態を説明する。
【0013】
図1は、本発明による半導体モジュール製造工程により製造された半導体モジュール10を示す。半導体モジュール10では、半導体チップ12とケースのケース電極14とがボンディングされたワイヤ16により電気的に接続されている。なお、半導体モジュール10には、すでに半導体チップ12を載置する基板が設けられ、その上に半導体チップ12が設けられているとする。また、ワイヤ16は半導体チップ12上に設けられたボンディングパッド(図示せず)にボンディングされるとする。半導体モジュール10は、最初のボンディング(ファーストボンディング)をケース電極14上の位置Aで行い、2回目のボンディング(セカンドボンディング)を半導体チップ12で行う。その結果、位置Aからケース内壁(または端子)18までの距離dが、例えば約3mmにできる。したがって、ファーストボンディングを半導体チップ12上で、セカンドボンディングをケース電極14上で行う場合の距離dが例えば約10mmであるのと比較して、半導体モジュール10の大幅な小型化が実現される。
【0014】
本発明の主要な特徴は、セカンドボンディング後のワイヤカットを半導体チップ12に接触して行うのではなく、その近傍の空中において行うことである。具体的には、ワイヤカットは、まず半導体チップ12およびケース電極14間のワイヤ16以外の残余ワイヤのほぼ半分をカッター(図5のカッター28)により切断する(残余ワイヤをハーフカットする)。その後クランパ(図6のクランパ22)でワイヤを固定した上でボンディング部(図6のボンディング部20)のワイヤ供給方向側の水平または斜め上方への移動により引っ張り、そのハーフカットされた部分において残余ワイヤを引きちぎる。また、別のワイヤカットの例は、半導体チップ12近傍の空中において、残余ワイヤをボンディング部に設けられたはさみで切断する。このように残余ワイヤをカットすることで、半導体チップ12に衝撃および傷を与えることなく、残余ワイヤを切断できる。
【0015】
図2は、ファーストボンディングを行うボンディング部20を示す。ボンディング部20は、クランパ22と、ワイヤガイド24と、ウェッジボンドツール26と、カッター28とを含む。ワイヤガイド24は、例えばアルミワイヤ等の導電性のワイヤ16を供給する。クランパ22は、必要に応じてワイヤガイド24により供給される導電ワイヤ16を固定する。ウェッジボンドツール26は、ワイヤガイド24により供給されたワイヤ16を超音波接合等により所望の部位に固定する。カッター28は、不要となった部分のワイヤ16を切断する際に使用される。図2では、ウェッジボンドツール26は、ワイヤガイド24から供給されたワイヤ16を、ケース電極14上の位置Aにおいてファーストボンディングする例が示されている。
【0016】
本実施の形態では、ファーストボンディングをケース電極14上の位置Aで行い、セカンドボンディングをケース電極14の図面左方向の半導体チップ12(図1)で行う。したがって、ワイヤ16を図面左方向に提供する必要上、クランパ22およびワイヤガイド24がウェッジボンドツール26の左側に、カッター28は右側に位置する。このようなボンディング部20でファーストボンディングを行うので、ケース電極14上の位置Aからケース内壁18までの距離は、実質的にウェッジボンドツール26およびカッター28の幅相当の長さ(例えば、約3mm)確保されていればよい。
【0017】
図3は、ケース電極14へワイヤ16をボンディングした後のボンディング部20を示す。ケース電極14へワイヤ16をボンディングした後、ボンディング部20は、ワイヤガイド24からワイヤ16を供給しながら、例えば上方に移動する。単に基板に垂直な上方向(図面上方向)への移動なので、ケース電極14のボンディング位置Aからケース内壁18までの距離dは、ボンディング時に確保されていた距離d(図2)である。なお、この移動は特に図面上方向に限らず、例えば図面の左上方向から左方向であってもよい。
【0018】
図4は、セカンドボンディングを行うボンディング部20を示す。ボンディング部20は、図3に示す位置から、半導体チップ12上の所望の位置B(例えば、半導体チップ12上の所望のボンディングパッドの位置)までワイヤガイド24からワイヤ16を供給しながら移動し、ウェッジボンドツール26が、その位置Bでワイヤ16をセカンドボンディングする。ファーストボンディングと同様、セカンドボンディングもワイヤ16を超音波接合等で固定することにより行われる。以上のようにして、ファーストボンディングおよびセカンドボンディングまでの工程が終了する。
【0019】
図5は、セカンドボンディング後の、ワイヤハーフカットを行うボンディング部20を示す。セカンドボンディング終了後は、ケース電極14(図4)と半導体チップ12間のワイヤのみを残すために、ワイヤ16を切断する必要がある。しかしボンディング部20では、カッター78がウェッジボンドツール76の右側に位置しているため、そのままではカッター28がワイヤ16を切断できない。そこでボンディング部20は、ワイヤガイド24から再びワイヤ56を供給しながら、ワイヤ供給方向側の水平または斜め上方(図面左方向または左上方向)に移動する。このワイヤ56は、ケース電極14(図4)と半導体チップ12間のワイヤ以外の不要なワイヤであり、本明細書では「残余ワイヤ」と呼ぶ。ボンディング部20は、ワイヤガイド24のワイヤ供給口と位置Bとの間にカッター28が動作できる程度の間隔が空くまで移動する。図5からも明らかなように、ワイヤ供給口は半導体チップ12上には存在しないので、位置Bからワイヤ供給口に至るまでの残余ワイヤ56は、半導体チップ12近傍の空中を横切る。ボンディング部20の移動後、残余ワイヤ56の供給が止められ、カッター28は下方向へ移動して、半導体チップ12近傍の空中の位置Cで残余ワイヤ56をハーフカットする。この「ハーフカット」とは、ワイヤを完全に切断する(フルカットする)のではなく、その途中、例えば残余ワイヤ56のほぼ中心まで残余ワイヤ56を切断することをいう。ハーフカットは、図6を参照して説明するように、残余ワイヤ56を位置Cで引きちぎりを容易にするために切り込みを入れ、かつ引きちぎられる個所を細線化する意義がある。半導体チップ12近傍の空中でハーフカットを行うことにより、半導体チップ12にはまったく傷がつかないことに加え、ボンディング位置Bからの余分なワイヤの長さを十分短くできる。
【0020】
図6は、ワイヤハーフカット後、残余ワイヤ56を引きちぎった状態を示す。ハーフカットの終了後、ワイヤガイド24はワイヤの供給を止め、クランパ22はワイヤを固定する。その後ボンディング部20は、図面左方向、すなわちチップと平行な方向、または斜め上(図面左上)方向へ移動する。ワイヤの供給がなく、かつ残余ワイヤ56(図5)が位置B(図5)でボンディングされているので、残余ワイヤ56(図5)は引っ張られ、ハーフカットされた位置Cで残余ワイヤ56−1および56−2にちぎられる。この残余ワイヤ56−2は位置Bに接続されており、十分短いことが好ましい。上述したボンディング部20の移動により、ウェッジボンドツール26のワイヤに近い先端と、残余ワイヤ56(図5)とが位置Dで接触することがある。この場合もボンディング部20が半導体チップ12(図5)と平行な水平方向、または斜め上方向(図面左上方向)へ移動すればよい。水平方向(図面左方向)へさらに移動することにより、位置B(図5)と位置Dとの間で残余ワイヤ56(図5)は引っ張られ、位置Cにおいてちぎられる。
【0021】
なおボンディング部20の移動方向は、上述したチップと平行な方向、または斜め上方向に限られず、いずれの方向でもよい。例えば、製造プロセスにおいてしばしば見られるような、複数のケース電極14(図4)と1つ以上の半導体チップ12とをワイヤで接続するために、ファーストボンディング、セカンドボンディング、ハーフカット、引きちぎり動作を複数回繰り返す場合を考える。このような場合には、ハーフカット後に、次に行うべきファーストボンディングの位置にボンディング部20を移動させると、引きちぎり動作と同時に次のファーストボンディングをすぐに実行でき、また一連の工程をスムーズに進行できる。よって半導体モジュールを効率よく製造できる。
【0022】
これまでの説明では、半導体チップ12に傷をつけないようにするために、空中でのハーフカット動作および引きちぎり動作を採用した。しかし、これら以外の動作によっても、半導体チップ12に傷をつけないようにできる。例えば、図5において、カッター28に代えてはさみ(図示せず)を設け、半導体チップ近傍の空中で残余ワイヤ56を切断させる動作である。はさみであれば、半導体チップ12に傷をつけることなく、しかもハーフカット動作および引きちぎり動作の2工程を経ずに1工程で済むため、高速かつ簡単に半導体モジュールを製造できる。はさみは、二枚の刃ではさんでワイヤを切断するものであれば、どのような形状であってもよい。
【0023】
【発明の効果】
以上説明した工程からなる方法によれば、ケース電極上の位置でファーストボンディングし、半導体チップ上の位置でセカンドボンディングする際、残余ワイヤをカッターにより半導体チップ近傍の空中でハーフカットし、さらにその部分で残余ワイヤをクランパにより固定した上で引きちぎる。これにより、シフトバックスペースを除去した、小型で、かつ半導体チップの表面にワイヤカット傷のない半導体モジュールを製造できる。
【0024】
また、ハーフカットが半導体チップ近傍の空中で行われるため、半導体チップ上のボンディング位置から引きちぎり位置までのワイヤの長さを十分短くできる。
【0025】
ワイヤを引きちぎる方向を次のファーストボンディングするステップを行う位置の方向にすれば、引きちぎり動作と同時に次のファーストボンディングをすぐに実行でき、一連の工程をスムーズに進行できる。よって半導体モジュールを効率よく製造できる。
【図面の簡単な説明】
【図1】 本発明による半導体モジュール製造工程により製造された半導体モジュールを示す。
【図2】 ファーストボンディングを行うボンディング部を示す。
【図3】 ケース電極へワイヤをボンディングした後のボンディング部を示す。
【図4】 セカンドボンディングを行うボンディング部を示す。
【図5】 セカンドボンディング後の、ワイヤハーフカットを行うボンディング部を示す。
【図6】 ワイヤハーフカット後、残余ワイヤ56を引きちぎった状態を示す。
【図7】 半導体チップとケース電極とがワイヤにより電気的に接続された半導体モジュールを示す。
【符号の説明】
12 半導体チップ、16 ワイヤ、20 ボンディング部、24 ワイヤガイド、26 ウェッジボンドツール、28 カッター、56 残余ワイヤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to wedge wire bonds in the manufacture of semiconductor modules.
[0002]
[Prior art]
In the manufacture of a semiconductor module, a conductive wire (eg, an aluminum wire) is generally used to electrically connect a case electrode of a semiconductor module case and a bonding pad of a semiconductor chip placed on a substrate in the case. Bonding by ultrasonic bonding or the like has been performed. FIG. 7 shows a
[0003]
The
[0004]
In order to reduce the shift back space L, there is a method in which the first bonding is performed at the position F on the
[0005]
[Problems to be solved by the invention]
In the method in which the first bonding is performed at the position F on the
[0006]
An object of the present invention is to provide a semiconductor module manufacturing method that realizes wire bonding without giving impact, scratches, etc. to a semiconductor chip when first bonding is performed on a case electrode and second bonding is performed on a semiconductor chip. is there.
[0007]
[Means for Solving the Problems]
The semiconductor module manufacturing method of the present invention is a method of manufacturing a semiconductor module in which a semiconductor chip and a case electrode of a case are electrically connected by a bonded wire, the step of first bonding the wire to the case electrode; Subsequently to the first bonding step, the step of second bonding the wire to the semiconductor chip, and the remaining wire other than the wire between the case electrode and the semiconductor chip are half- cut in the air near the semiconductor chip by a cutter. A semiconductor module manufacturing method including a step of cutting, and a step of fixing the half-cut wire with a clamper and then tearing the wire, whereby the above object is achieved.
[0008]
The step of tearing the wire may be performed by tearing the half-cut wire horizontally or diagonally upward.
[0009]
The step of tearing the wire may be performed by pulling the remaining wire in the direction of the position where the next first bonding step is performed when the next first bonding is newly performed after the second bonding.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings.
[0013]
FIG. 1 shows a
[0014]
The main feature of the present invention is that the wire cutting after the second bonding is not performed in contact with the
[0015]
FIG. 2 shows the
[0016]
In the present embodiment, the first bonding is performed at the position A on the
[0017]
FIG. 3 shows the
[0018]
FIG. 4 shows the
[0019]
FIG. 5 shows the
[0020]
FIG. 6 shows a state in which the remaining
[0021]
The moving direction of the
[0022]
In the description so far, the half-cut operation and the tearing operation in the air have been adopted so as not to damage the
[0023]
【The invention's effect】
According to the method comprising the steps described above, when first bonding is performed at the position on the case electrode and second bonding is performed at the position on the semiconductor chip, the remaining wire is half-cut in the air near the semiconductor chip by a cutter , After fixing the remaining wire with a clamper, tear it off. As a result, it is possible to manufacture a semiconductor module that is small and has no wire-cut scratches on the surface of the semiconductor chip, with the shift back space removed.
[0024]
Further, since the half cut is performed in the air in the vicinity of the semiconductor chip, the length of the wire from the bonding position on the semiconductor chip to the tearing position can be sufficiently shortened.
[0025]
If the direction tearing away the wires in the direction of the position where the step of the next first bonding, tear operation at the same time can do the following first bonding immediately can proceed a series of steps smoothly. Therefore, a semiconductor module can be manufactured efficiently.
[Brief description of the drawings]
FIG. 1 shows a semiconductor module manufactured by a semiconductor module manufacturing process according to the present invention.
FIG. 2 shows a bonding part that performs first bonding.
FIG. 3 shows a bonding portion after a wire is bonded to a case electrode.
FIG. 4 shows a bonding part for performing second bonding.
FIG. 5 shows a bonding part that performs wire half-cut after second bonding.
FIG. 6 shows a state where the remaining
FIG. 7 shows a semiconductor module in which a semiconductor chip and a case electrode are electrically connected by a wire.
[Explanation of symbols]
12 Semiconductor chip, 16 wires, 20 Bonding part, 24 Wire guide, 26 Wedge bond tool, 28 Cutter, 56 Residual wire
Claims (3)
前記ケース電極にワイヤをファーストボンディングするステップと、
前記ファーストボンディングするステップに続いて、前記半導体チップに前記ワイヤをセカンドボンディングするステップと、
前記ケース電極と前記半導体チップとの間のワイヤ以外の残余ワイヤを、カッターにより前記半導体チップ近傍の空中でハーフカットするステップと、
ハーフカットされた前記ワイヤを、クランパにより固定した上で引きちぎるステップとを含む半導体モジュール製造方法。 A semiconductor module manufacturing method in which a semiconductor chip and a case electrode of a case are electrically connected by a bonded wire,
First bonding a wire to the case electrode;
Following the first bonding step, second bonding the wire to the semiconductor chip;
The remaining wire other than the wire between the case electrode and the semiconductor chip is half-cut in the air near the semiconductor chip by a cutter , and
A method of manufacturing a semiconductor module , comprising: fixing the half-cut wire by a clamper and then tearing the wire.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000204985A JP4074426B2 (en) | 2000-07-06 | 2000-07-06 | Semiconductor module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000204985A JP4074426B2 (en) | 2000-07-06 | 2000-07-06 | Semiconductor module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026058A JP2002026058A (en) | 2002-01-25 |
JP4074426B2 true JP4074426B2 (en) | 2008-04-09 |
Family
ID=18702150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000204985A Expired - Lifetime JP4074426B2 (en) | 2000-07-06 | 2000-07-06 | Semiconductor module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4074426B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10338809B4 (en) * | 2003-08-21 | 2008-05-21 | Hesse & Knipps Gmbh | Method and device for adjusting bonding head elements |
JP6455037B2 (en) * | 2014-09-12 | 2019-01-23 | 富士電機株式会社 | Manufacturing method of semiconductor device |
JP6420704B2 (en) | 2015-03-30 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2000
- 2000-07-06 JP JP2000204985A patent/JP4074426B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002026058A (en) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3566156B2 (en) | Method for forming pin-shaped wires | |
JP2004221257A (en) | Wire bonding method and device thereof | |
JP2001118873A (en) | Method for forming pin-shaped wire and the like | |
JPH10199888A (en) | Bump-forming method | |
JP2005086200A (en) | Wire bonding method, semiconductor chip and semiconductor package | |
JP2007067342A (en) | Method of bonding wire and wire bonding apparatus | |
KR0129119B1 (en) | Semiconductor chip removal process and apparatus | |
JP4074426B2 (en) | Semiconductor module manufacturing method | |
JPH09148360A (en) | Wire bonding apparatus and method for covered wire | |
JP3753426B2 (en) | Ultrasonic bonding tool and method for manufacturing semiconductor device using ultrasonic bonding tool | |
JP2702026B2 (en) | Semiconductor module | |
KR20070014761A (en) | Method of bonding wire and apparatus for performing the same | |
JP2003068962A (en) | Frame and method for manufacturing semiconductor device | |
US5966630A (en) | Wire bonding method | |
JP2000183263A (en) | Manufacture of semiconductor package | |
JP2695370B2 (en) | Bonding wire removal method | |
JPS5925377B2 (en) | Wire bonding method | |
US11973052B2 (en) | Stud bump for wirebonding high voltage isolation barrier connection | |
JP2010073747A (en) | Wire bonding method and semiconductor device | |
TW202329273A (en) | Pin wire formation method and wire bonding apparatus | |
JPH1154541A (en) | Method and device for wire bonding | |
CN116344445A (en) | Method for controlled diffusion laser induced silicon fracture by balanced compression and retraction cycling forces for laser segmentation | |
JP2699784B2 (en) | Semiconductor chip removal method | |
JP4344977B2 (en) | Ultrasonic wire bonder | |
JPS58190035A (en) | Wire bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4074426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |