JP4073301B2 - Information processing device - Google Patents

Information processing device Download PDF

Info

Publication number
JP4073301B2
JP4073301B2 JP2002342758A JP2002342758A JP4073301B2 JP 4073301 B2 JP4073301 B2 JP 4073301B2 JP 2002342758 A JP2002342758 A JP 2002342758A JP 2002342758 A JP2002342758 A JP 2002342758A JP 4073301 B2 JP4073301 B2 JP 4073301B2
Authority
JP
Japan
Prior art keywords
information processing
storage medium
card
processing apparatus
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002342758A
Other languages
Japanese (ja)
Other versions
JP2004192019A (en
Inventor
尚彦 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002342758A priority Critical patent/JP4073301B2/en
Publication of JP2004192019A publication Critical patent/JP2004192019A/en
Application granted granted Critical
Publication of JP4073301B2 publication Critical patent/JP4073301B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、情報処理装置、より詳細には、プリンタやMFP等のCPUを有する情報処理装置全般に関する。
【0002】
【従来の技術】
従来のシステムではメモリバスインタフェイスをもつ不揮発性メモリからブートすることが一般的であった。この場合、CPUボードに実装又は着脱可能な記憶媒体のどちらの形態でもよい。ここで、一般的にブートデバイスとして使用されるFLASHROMは高価である。また、ブートデバイスとしてMASKROMを使用する場合は書き換えができないなど実用上不都合があった。プログラムが大容量の場合は特に上記課題が顕著であり、小容量のFLASHROM+安価な大容量の低速デバイス(例えばHDDなど)で構成されることが一般的である。
【0003】
従来、ROMやRAM等に格納されたプログラムを直接実行する構成を有する情報処理装置として、メモリカードが装着されているか否かを判断し、装着されていれば、当該メモリカードの所定領域をマッピングし、識別コードを読み出して、読み出した識別コードに基づいてマッピングすべきファイルの存在するドライブをRAM、ROM、メモリカードのいずれかに決定し、決定されたドライブに格納されたファイルをマッピングするようにしたものが開示されている。
【0004】
【特許文献1】
特開平10−161857公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記特許文献1に記載の発明は、指定ドライブをROM又はメモリカードにしてマッピングしておけばRAMのファイルを自由に上書きできるため、RAMに格納してあるOSや各種デバイスドライバなどを容易にバージョンアップできるようにしたもので、ブート用ROMはシステムに含まれる構成となる。
【0006】
本発明は、上述のごとき実情に鑑みてなされたものであり、メモリカード等の記憶媒体を着脱自在に装着するためのインタフェイス部を有する情報処理装置において、メモリカードなどの低速デバイスから直接ブートすることにより、ブート用ROMを不要可能とし、小型かつ安価な装置を提供すること、を目的としてなされたものである。
【0007】
【課題を解決するための手段】
請求項1の発明は、メモリバスインタフェイスを持たない外部記憶媒体から直接起動可能とし、内部に起動用ROMを持たない情報処理装置であって、前記外部記憶媒体を着脱自在に装着するためのインタフェイス部と、該インタフェイス部に装着された前記外部記憶媒体が格納するプログラムをCPUメモリ空間に直接マッピングするマッピング手段とを有し、前記マッピング手段は、前記情報処理装置の電源オン後のCPUの初期化終了前に、前記外部記憶媒体から前記プログラムを読み出すために必要な初期化処理を実行する初期化手段を備えることを特徴としたものである。
【0008】
請求項2の発明は、請求項1の発明において、前記マッピング手段は、前記CPUメモリ空間に含まれるCPUブートベクタアドレスを、前記外部記憶媒体のユーザデータエリアの領域に割り当てることを特徴としたものである。
【0009】
請求項3の発明は、請求項1又は2の発明において、前記外部記憶媒体がFATシステムを構築していることを特徴としたものである。
【0010】
請求項4の発明は、請求項1ないし3のいずれか1の発明において、前記外部記憶媒体にメモリカードを用いることを特徴としたものである。
【0011】
【発明の実施の形態】
図1は、本発明の一実施形態に係るハードウェアのシステム構成例を示す図で、図中、1はメモリカード、2は情報処理装置、3はパーソナルコンピュータ(以下、PCという)である。図1において点線枠内は本発明のシステム構成例について示したものである。メモリカード1は情報処理装置2のインタフェイス部に対して着脱自在であり、情報処理装置2に実装される。また、PC3が有するカードスロットにも実装可能であり、もちろんアクセス可能である。また、メモリカード1には、例えばSD(Secure Digital)メモリカード、メモリスティックなどの小型の記憶媒体を好適に用いることができる。尚、本発明は、約16〜64MB程度のメモリ容量を有する情報処理装置に対して好適に用いることができる。
【0012】
次に、本発明に係るハードウェアの構成例について説明する。
図2は、本発明における情報処理装置2のコントローラの構成例を説明するためのブロック図で、図中、20は情報処理装置2のコントローラで、該コントローラ20は、CPU21,揮発性ワークメモリ(RAM)22,ASIC23,I/Oブロック24,カードコントローラ25,カードソケット26を有している。コントローラ20は、CPU21と、メモリ制御や外部I/O制御などの機能を集約したASIC23と、読み書き可能な揮発性ワークメモリ22と、カードコントローラ25とから構成される。尚、点線部で表されたROM27は、従来システムで必要であったブート用のメモリであるが、本発明では直接メモリカード1からブートできるため実装されない
【0013】
図3は、図2に示したカードコントローラ25の構成例を説明するためのブロック図で、カードコントローラ25は、メモリバスインタフェイス25a,プロトコル変換部25b,自動初期化ルーチン25c,カードインタフェイス25dを有している。カードコントローラ25は、メモリバスインタフェイス25aからメモリカード1のカードインタフェイス25dへの変換およびプロトコルの生成を行なうブロックである。メモリバスインタフェイス25aはリクエスト信号、メモリアドレス、データ、Read/Write信号そしてACK信号でインタフェイスされ、プロトコル変換部25bではこれらの信号をデコードし、アドレスの変換(例えば、CPU addr:BFC0000→Card addr:800など)や、プロトコルを生成し(例えば、リードコマンドやアクセスタイプの指定など)、メモリカード1とのインタフェイスを行なう。プロトコル変換部25bには自動初期化ルーチン25cがあり、ダミークロック出力、ステータスの取得、カードレジスタの初期化などの手順が設定されており、パワーオンリセットの際、自動的にカード初期化が行なわれる。
【0014】
カードインタフェイス25dの実施形態としては、メモリカード専用のカードスロットを情報処理装置2に内蔵した形態や、各種ポートを介してメモリカード用スロットを有するカードアダプタを情報処理装置2に外部接続する形態などをとることができる。
【0015】
本発明によると、メモリインタフェイスを持たない着脱可能な記憶媒体からシステムを直接ブートできるため、ブート用ROMが不要可能となり、安価で小型のシステムを構成することができる。また、記憶媒体を汎用規格部品とすることで入手性が向上するとともにパソコンなどの異機種との共有も可能となる。
【0016】
図4は、メモリカード1のメモリマップの一例を説明するための図である。本例において、メモリカード1のフォーマットはFATシステムとなっている。従ってプログラムを格納する場合、フォーマットの仕様に従ってユーザデータエリアの先頭番地から格納される。この場合、FATシステムを維持するには図4に示す通り、CPU Boot vector Address(CPUブートベクタアドレス)を、Card User Start Address(あるいはStart Address+Offset)に割り当てる必要がある。これは、例えばアドレスの変換処理において、CPUアドレス:BFC00000(H)をカードアドレスの先頭アドレスである800(H)に変換するようにしてもよく、また、カードアドレスの先頭に限らず、オフセットとして、例えば200(H)をとってBFC00000(H)→1000(H)としてもよい。このオフセットは任意に設定することができる。このCPUアドレスからカードアドレスへの変換処理はプロトコル変換部25bでハード的に行なわれる。このように、CPUブートベクタアドレスをFATシステムのユーザエリアに置くことによってFATシステムを維持することができる。
【0017】
本発明によると、記憶媒体がブートROMであるにもかかわらずFATシステムに対応しているので、パソコンなどFATシステムに対応している異機種においても記憶媒体のアクセスが可能となる。
【0018】
図5は、図3に示したカードコントローラ25の動作フローを説明するためのフロー図である。まず、PowerON後、所定の時間経過後にCPUリセット解除に先立ってカードコントローラ25のリセットが解除され(ステップS1)、自動的にCardの初期化が行なわれる(ステップS2)。ここで、本フロー図において詳細は省略しているが、カード初期化のためのダミークロック出力、ステータスの取得、カードレジスタの初期化などが手順どおり行なわれる。その後、CPUリセットが解除されると(ステップS3)、CPU21は、ブートベクタ(本例ではアドレスBFC0000)のデータを読み出す。プロトコル変換部25bではリクエスト(Read又はWrite)を受け付けたかどうか判断し(ステップS4)、受け付けたリクエストがリード(Read)であれば、CPUアドレス(Addr=BFC00000)を受け付けて(ステップS5)、リードコマンドを発行する(ステップS6)。
【0019】
次に、プロトコル変換部25bは、CPUアドレス(Addr=BFC00000)を、カードアドレス(Addr=800)に変換し(ステップS7)、カードに応じたアドレス変換とプロトコル生成を行った後に、カードにアクセスする。プロトコル変換部25bは、所定のアドレスのデータ(CData=5555)を受け取ると(ステップS8)、CPU側に受け取ったデータ(DATA=5555)とともにACK応答を行なう(ステップS9)。
【0020】
また、上記ステップS4において受け付けたリクエストがライト(Write)の場合は、基本的に上記リードの場合と同様のフローであるが、ライトデータを受けた時点でACK応答を行う。すなわち、CPUアドレス(Addr=BFC01000)を受け付けて(ステップS10)、この時点でACK応答を行ない(ステップS11)、ライトコマンドを発行する(ステップS12)。
【0021】
次に、プロトコル変換部25bは、CPUアドレス(Addr=BFC01000)を、カード(ライト)アドレス(Addr=1800)に変換し(ステップS13)、カードに応じたアドレス変換とプロトコル生成を行った後に、カードにアクセスする。プロトコル変換部25bは、ライトデータとしてCData=AAAAを書き込む(ステップS14)。尚、上記ステップS4において、リクエストがない場合(NOの場合)、ステップS4においてリクエスト待ち状態に移行する。
【0022】
【発明の効果】
本発明によると、メモリカード等の記憶媒体を着脱自在に装着するためのインタフェイス部を有する情報処理システムにおいて、メモリカードなどの低速デバイスから直接ブートすることにより、ブート用ROMを不要可能とし、小型かつ安価なシステムを提供することができる。
さらに、マッピング手段によりメモリカードの初期化(ダミークロックの出力、ステータスの取得、カードレジスタの初期化など)を自動的に行うことができるため、CPUはメモリカードの初期化後すぐにブートベクタのデータを読み出すことが可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係るハードウェアのシステム構成例を示す図である。
【図2】 本発明における情報処理装置のコントローラの構成例を説明するためのブロック図である。
【図3】 図2に示したカードコントローラの構成例を説明するためのブロック図である。
【図4】 メモリカードのメモリマップの一例を説明するための図である。
【図5】 図3に示したカードコントローラの動作フローを説明するためのフロー図である。
【符号の説明】
1…メモリカード、2…情報処理装置、3…パーソナルコンピュータ、20…コントローラ、21…CPU、22…揮発性ワークメモリ、23…ASIC、24…I/Oブロック、25…カードコントローラ、25a…メモリバスインタフェイス、25b…プロトコル変換部、25c…自動初期化ルーチン、25d…カードインタフェイス、26…カードソケット、27…ROM。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an information processing apparatus, and more particularly to an information processing apparatus having a CPU such as a printer or an MFP.
[0002]
[Prior art]
In conventional systems, it is common to boot from a non-volatile memory having a memory bus interface. In this case, any form of a storage medium that can be mounted on or detached from the CPU board may be used. Here, FLASHROM generally used as a boot device is expensive. In addition, when MASKROM is used as a boot device, there is a practical inconvenience such that rewriting cannot be performed. The above problem is particularly noticeable when the program has a large capacity, and the program is generally composed of a small-capacity FLASH ROM and an inexpensive large-capacity low-speed device (such as an HDD).
[0003]
Conventionally, as an information processing apparatus having a configuration for directly executing a program stored in a ROM, a RAM, or the like, it is determined whether or not a memory card is mounted, and if it is mounted, a predetermined area of the memory card is mapped Then, the identification code is read out, the drive on which the file to be mapped exists is determined as RAM, ROM, or memory card based on the read identification code, and the file stored in the determined drive is mapped. What has been disclosed is disclosed.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 10-161857
[Problems to be solved by the invention]
However, the invention described in Patent Document 1 can easily overwrite the RAM file if the designated drive is mapped to the ROM or memory card, so that the OS and various device drivers stored in the RAM can be easily used. The boot ROM is included in the system.
[0006]
The present invention has been made in view of the above-described circumstances, and in an information processing apparatus having an interface unit for detachably mounting a storage medium such as a memory card, it is directly booted from a low-speed device such as a memory card. Thus, the boot ROM can be made unnecessary and a small and inexpensive device is provided.
[0007]
[Means for Solving the Problems]
The invention of claim 1, and can be activated directly from the external storage medium without a memory bus interface, an information processing apparatus having no boot ROM inside, for mounting detachably said external storage medium An interface unit, and a mapping unit that directly maps a program stored in the external storage medium attached to the interface unit to a CPU memory space, the mapping unit after the information processing apparatus is powered on before the end of initialization of the CPU, it is from the external storage medium which was characterized by Rukoto includes an initialization means for performing an initialization process required to read the program.
[0008]
According to a second aspect of the present invention, in the first aspect of the invention, the mapping means assigns a CPU boot vector address included in the CPU memory space to an area of a user data area of the external storage medium. It is.
[0009]
The invention of claim 3 is the invention of claim 1 or 2, characterized in that the external storage medium constructs a FAT system.
[0010]
According to a fourth aspect of the present invention, in any one of the first to third aspects of the present invention, a memory card is used as the external storage medium.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram showing a hardware system configuration example according to an embodiment of the present invention, in which 1 is a memory card, 2 is an information processing device, and 3 is a personal computer (hereinafter referred to as a PC). In FIG. 1, the dotted line frame shows an example of the system configuration of the present invention. The memory card 1 is detachable from the interface unit of the information processing apparatus 2 and is mounted on the information processing apparatus 2. Further, it can be mounted in a card slot of the PC 3 and of course can be accessed. For the memory card 1, for example, a small storage medium such as an SD (Secure Digital) memory card or a memory stick can be suitably used. The present invention can be suitably used for an information processing apparatus having a memory capacity of about 16 to 64 MB.
[0012]
Next, a configuration example of hardware according to the present invention will be described.
FIG. 2 is a block diagram for explaining a configuration example of a controller of the information processing apparatus 2 in the present invention. In the figure, 20 is a controller of the information processing apparatus 2, and the controller 20 includes a CPU 21, a volatile work memory ( RAM) 22, ASIC 23, I / O block 24, card controller 25, and card socket 26. The controller 20 includes a CPU 21, an ASIC 23 in which functions such as memory control and external I / O control are integrated, a readable / writable volatile work memory 22, and a card controller 25. The ROM 27 indicated by the dotted line is a boot memory that is necessary in the conventional system, but is not mounted in the present invention because it can boot directly from the memory card 1 .
[0013]
FIG. 3 is a block diagram for explaining a configuration example of the card controller 25 shown in FIG. 2. The card controller 25 includes a memory bus interface 25a, a protocol conversion unit 25b, an automatic initialization routine 25c, and a card interface 25d. have. The card controller 25 is a block that converts the memory bus interface 25a to the card interface 25d of the memory card 1 and generates a protocol. The memory bus interface 25a is interfaced with a request signal, a memory address, data, a Read / Write signal and an ACK signal. The protocol conversion unit 25b decodes these signals and converts the address (for example, CPU addr: BFC0000 → Card). addr: 800), a protocol is generated (for example, a read command or an access type is specified), and the memory card 1 is interfaced. The protocol conversion unit 25b has an automatic initialization routine 25c in which procedures such as dummy clock output, status acquisition, card register initialization, and the like are set, and card initialization is automatically performed at power-on reset. It is.
[0014]
Embodiments of the card interface 25d include a form in which a card slot dedicated to a memory card is built in the information processing apparatus 2, a form in which a card adapter having a memory card slot is externally connected to the information processing apparatus 2 through various ports, and the like. Can be taken.
[0015]
According to the present invention, since the system can be directly booted from a removable storage medium having no memory interface, a boot ROM is not necessary, and an inexpensive and small system can be configured. In addition, by making the storage medium a general-purpose standard part, availability is improved and sharing with different models such as a personal computer is also possible.
[0016]
FIG. 4 is a diagram for explaining an example of a memory map of the memory card 1. In this example, the format of the memory card 1 is a FAT system. Therefore, when storing the program, it is stored from the head address of the user data area according to the format specification. In this case, in order to maintain the FAT system, as shown in FIG. 4, it is necessary to assign the CPU Boot vector Address (CPU boot vector address) to the Card User Start Address (or Start Address + Offset). For example, in the address conversion process, the CPU address: BFC00000 (H) may be converted to 800 (H), which is the leading address of the card address. For example, 200 (H) may be taken as BFC00000 (H) → 1000 (H). This offset can be set arbitrarily. The conversion process from the CPU address to the card address is performed in hardware by the protocol conversion unit 25b. In this way, the FAT system can be maintained by placing the CPU boot vector address in the user area of the FAT system.
[0017]
According to the present invention, since the storage medium corresponds to the FAT system even though it is a boot ROM, the storage medium can be accessed even in a different model such as a personal computer that supports the FAT system.
[0018]
FIG. 5 is a flowchart for explaining the operation flow of the card controller 25 shown in FIG. First, after the power is turned on, the card controller 25 is reset before a CPU reset is released after a predetermined time has elapsed (step S1), and the card is automatically initialized (step S2). Here, although details are omitted in the flowchart, dummy clock output for card initialization, status acquisition, card register initialization, and the like are performed according to the procedure. Thereafter, when the CPU reset is released (step S3), the CPU 21 reads the data of the boot vector (address BFC0000 in this example). The protocol conversion unit 25b determines whether a request (Read or Write) has been received (step S4). If the received request is a read, the CPU address (Addr = BFC00000) is received (step S5) and the read is performed. A command is issued (step S6).
[0019]
Next, the protocol conversion unit 25b converts the CPU address (Addr = BFC00000) into a card address (Addr = 800) (step S7), performs address conversion and protocol generation according to the card, and then accesses the card. To do. When the protocol conversion unit 25b receives data (CData = 5555) at a predetermined address (step S8), the protocol conversion unit 25b makes an ACK response together with the data (DATA = 5555) received on the CPU side (step S9).
[0020]
If the request received in step S4 is write (Write), the flow is basically the same as in the read case, but an ACK response is made when write data is received. That is, a CPU address (Addr = BFC01000) is received (step S10), an ACK response is made at this point (step S11), and a write command is issued (step S12).
[0021]
Next, the protocol conversion unit 25b converts the CPU address (Addr = BFC01000) into a card (write) address (Addr = 1800) (step S13), and after performing address conversion and protocol generation according to the card, Access the card. The protocol conversion unit 25b writes CData = AAAA as write data (step S14). In step S4, when there is no request (in the case of NO), a request waiting state is entered in step S4.
[0022]
【The invention's effect】
According to the present invention, in an information processing system having an interface unit for detachably mounting a storage medium such as a memory card, a boot ROM can be made unnecessary by directly booting from a low-speed device such as a memory card, A small and inexpensive system can be provided.
Furthermore, since the memory card can be automatically initialized (dummy clock output, status acquisition, card register initialization, etc.) by the mapping means, the CPU stores the boot vector data immediately after the memory card initialization. Can be read out.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a hardware system configuration example according to an embodiment of the present invention.
FIG. 2 is a block diagram for explaining a configuration example of a controller of the information processing apparatus according to the present invention.
FIG. 3 is a block diagram for explaining a configuration example of a card controller shown in FIG. 2;
FIG. 4 is a diagram for explaining an example of a memory map of a memory card.
FIG. 5 is a flowchart for explaining an operation flow of the card controller shown in FIG. 3;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Memory card, 2 ... Information processing apparatus, 3 ... Personal computer, 20 ... Controller, 21 ... CPU, 22 ... Volatile work memory, 23 ... ASIC, 24 ... I / O block, 25 ... Card controller, 25a ... Memory Bus interface, 25b ... protocol conversion unit, 25c ... automatic initialization routine, 25d ... card interface, 26 ... card socket, 27 ... ROM.

Claims (4)

メモリバスインタフェイスを持たない外部記憶媒体から直接起動可能とし、内部に起動用ROMを持たない情報処理装置であって、
前記外部記憶媒体を着脱自在に装着するためのインタフェイス部と、該インタフェイス部に装着された前記外部記憶媒体が格納するプログラムをCPUメモリ空間に直接マッピングするマッピング手段とを有し、
前記マッピング手段は、前記情報処理装置の電源オン後のCPUの初期化終了前に、前記外部記憶媒体から前記プログラムを読み出すために必要な初期化処理を実行する初期化手段を備えることを特徴とする情報処理装置。
An information processing apparatus that can be directly activated from an external storage medium that does not have a memory bus interface, and that does not have an activation ROM therein,
Wherein a and the external storage medium interface unit for detachably mounting and the mapping means for the external storage medium mounted on the interface unit is directly mapped to program stored in the CPU memory space,
It said mapping means, initialization before the end of the information processing apparatus after power-on of a CPU, characterized Rukoto includes an initialization means for performing an initialization process required to read the program from the external storage medium Information processing apparatus.
請求項1に記載の情報処理装置において、前記マッピング手段は、前記CPUメモリ空間に含まれるCPUブートベクタアドレスを、前記外部記憶媒体のユーザデータエリアの領域に割り当てることを特徴とする情報処理装置。  The information processing apparatus according to claim 1, wherein the mapping unit assigns a CPU boot vector address included in the CPU memory space to an area of a user data area of the external storage medium. 請求項1または2に記載の情報処理装置において、前記外部記憶媒体がFATシステムを構築していることを特徴とする情報処理装置。  3. The information processing apparatus according to claim 1, wherein the external storage medium constructs a FAT system. 請求項1ないし3のいずれか1に記載の情報処理装置において、前記外部記憶媒体にメモリカードを用いることを特徴とする情報処理装置。  4. The information processing apparatus according to claim 1, wherein a memory card is used as the external storage medium.
JP2002342758A 2002-10-15 2002-11-26 Information processing device Expired - Fee Related JP4073301B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002342758A JP4073301B2 (en) 2002-10-15 2002-11-26 Information processing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002300060 2002-10-15
JP2002342758A JP4073301B2 (en) 2002-10-15 2002-11-26 Information processing device

Publications (2)

Publication Number Publication Date
JP2004192019A JP2004192019A (en) 2004-07-08
JP4073301B2 true JP4073301B2 (en) 2008-04-09

Family

ID=32774353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002342758A Expired - Fee Related JP4073301B2 (en) 2002-10-15 2002-11-26 Information processing device

Country Status (1)

Country Link
JP (1) JP4073301B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7739487B2 (en) * 2006-01-17 2010-06-15 Nokia Corporation Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from
US8683213B2 (en) 2007-10-26 2014-03-25 Qualcomm Incorporated Progressive boot for a wireless device

Also Published As

Publication number Publication date
JP2004192019A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
US5978862A (en) PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device
JP2835184B2 (en) Information processing apparatus, device control method, and IC card
JP3947526B2 (en) Computer system and interface card
KR20010006749A (en) Storing system-level mass storage configuration data in non-volatile memory on each mass storage device to allow for reboot/power-on reconfiguration of all installed mass storage devices to the same configuration as last use
JP3519954B2 (en) Chip enable signal generation circuit and memory device
US7139908B2 (en) Information processing apparatus and memory update method in the apparatus
JP3964142B2 (en) Emulation device and component, information processing device, emulation method, recording medium, program
JP2003248797A (en) Interface card for medium
JP4073301B2 (en) Information processing device
US20100082965A1 (en) Information processing apparatus and method of controlling information processing apparatus
JP4036747B2 (en) Information processing device
KR19980054349A (en) Optional automatic setting circuit
TW200821844A (en) Serial peripheral interface controlling apparatus and system thereof and method for judging whether serial peripheral interface device supporting fast read command
JP2845839B2 (en) Radio selective call receiver
US10768846B2 (en) Information processing apparatus and control method of information processing apparatus
JP2001101004A (en) Electronic device
JP2000259404A (en) Memory access system
JP5085493B2 (en) Information processing apparatus and boot control method thereof
JPH08278867A (en) Information processor and method for starting and controlling information processor
JP2002541582A (en) Method and system for updating user memory in an emulator system
JPH1091452A (en) System and method for starting computer system
JPH04328639A (en) Function extension board
JP2002259148A (en) Method and device for rewriting data of programmable rom
JPH11328089A (en) Id information write circuit in device for pci bus interface
JP2003099216A (en) Print setting method for printer driver, information processor, program, and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees