JP4072652B2 - Phase shifter, voltage controlled oscillation circuit, demodulation circuit, and signal processing device - Google Patents

Description

【００１３】
【発明が解決しようとする課題】
ところでコンデンサ、抵抗等のイコライザ回路構成の移相器を用いると、この種の復調回路、検波回路は、集積回路化して、所望の特性を簡易に確保することが困難な問題がある。
【００１４】
すなわちイコライザ回路構成の移相器は、集積回路化すると、抵抗値等のばらつきにより特性のばらつきを避け得ず、これにより所望の特性を確保しようとすると、種々の調整作業が必要になる。さらにインダクタンス値の調整により移相量を調整するような場合には、これに伴ってＱの変化を避け得ず、出力レベルが変動する等により特性の劣化を避け得なくなる。
【００１５】
この問題を解決する１つの方法としてバイカッドフィルタによる移相器を使用することが考えられるが、バイカッドフィルタによる移相器は、２つの演算増幅回路により使用可能周波数の上限が限られ、処理する信号の周波数が高い場合、適用することが困難な問題がある。
【００１６】
因みに、バイカッドフィルタによる移相器は、演算増幅回路のＧＢ積により使用周波数範囲が制限され、使用可能な周波数範囲で使用する場合でも、使用周波数帯の上限付近で使用すると、入出力間において位相及び利得にオフセットが発生する。またこのように使用周波数帯の上限付近で使用すると、出力インピーダンスも無視できなくなり、またＱも低下する。
【００１７】
また使用周波数が低い場合でも、２つの演算増幅回路３２及び３３を積分器として動作させることにより、出力Ｖout にオフセット電圧の発生を避け得ず、何段もの従属接続すると、正しい動作を保障できなくなる恐れがある。さらに集積回路化して、前後段の回路と差動入力、差動出力により信号を入出力する場合には、さらに２つの演算増幅回路を追加して、図１５に説明したと同様の回路を形成する必要があり、その分全体構成が煩雑になる問題がある。
【００１８】
本発明は以上の点を考慮してなされたもので、これらの問題点を一挙に解決して集積回路化に好適な移相器、復調回路、これら移相器、復調回路を用いた信号処理装置を提案しようとするものである。
【００１９】
【課題を解決するための手段】
かかる課題を解決するため請求項１、請求項３、請求項４の発明においては、移相器、移相器を用いた復調回路、移相器を用いた信号処理装置に適用して、移相器は、第１の入力端及び第１の出力端に接続された第１のコンデンサと、第２の入力端及び第２の出力端に接続された第２のコンデンサと、前記第１の入力端及び第２の出力端に接続された第１の抵抗と、前記第２の入力端及び第１の出力端に接続された第２の抵抗と、前記第１及び第２のコンデンサの各端子をハイインピーダンスにより保持して、前記第１及び第２の入力端の入力信号に対して９０度位相の異なる第１及び第２の位相信号を生成する位相信号生成回路と、前記第１及び第２の位相信号に応じた駆動電流を、それぞれ前記第２及び第１の入力端より流出させると共に、前記第２及び第１の出力端より流出させる位相信号による電流源とを備え、前記位相信号生成回路は、ベースを前記第１及び第２の入力端にそれぞれ接続し、エミッタ抵抗を介してエミッタを第３のコンデンサで接続する第１及び第２のトランジスタと、前記第３のコンデンサの前記第２及び第１のトランジスタ側端をそれぞれベースに接続し、エミッタをそれぞれ第１及び第２の定電流源に接続すると共に第３の抵抗により接続し、コレクタをそれぞれ第３のコンデンサの前記第１及び第２のトランジスタ側端に接続する第３及び第４のトランジスタと、それぞれエミッタ抵抗を介してエミッタを前記第３のコンデンサの前記第２及び第１のトランジスタ側端に接続し、ベースを前記第１及び第２の出力端にそれぞれ接続する第５及び第６のトランジスタとを有し、前記第３のコンデンサの両端より前記第１及び第２の位相信号を出力し、前記位相信号による電流源は、エミッタを第４の抵抗で接続し、エミッタをそれぞれ第３及び第４の定電流源に接続し、前記第１及び第２の位相信号により前記第１及び第２の入力端から前記駆動電流を流出させる第７及び第８のトランジスタと、エミッタを第５の抵抗で接続し、エミッタをそれぞれ第５及び第６の定電流源に接続し、前記第２及び第１の位相信号により前記第１及び第２の出力端から前記駆動電流を流出させる第９及び第１０のトランジスタとを有するようにする。
【００２０】
また請求項５、請求項６、請求項１０の発明は、電圧制御型発振回路、この電圧制御型発振回路を用いた復調回路、この電圧制御型発振回路を用いた信号処理装置に適用して、この電圧発振回路は、アクティブインダクタンスによるバンドパスフィルタと、前記バンドパスフィルタの出力信号を前記バンドパスフィルタに正帰還する帰還回路とを有する電圧制御型発振回路であって、前記バンドパスフィルタは、前記帰還回路より差動入力による第１及び第２の入力信号をハイインピーダンスにより受け、前記第１及び第２の入力信号に対してそれぞれ９０度位相の異なる第１及び第２の位相信号を生成する位相信号生成回路と、前記第１及び第２の位相信号に応じた駆動電流を、それぞれ前記第２及び第１の入力信号の入力端より流出させる位相信号による電流源と、前記駆動電流を制御する制御手段とを有し、前記位相信号生成回路は、ベースに前記第１及び第２の入力信号を入力し、エミッタ抵抗を介してエミッタを第３のコンデンサで接続する第１及び第２のトランジスタと、前記第３のコンデンサの前記第２及び第１のトランジスタ側端をそれぞれベースに接続し、エミッタをそれぞれ第１及び第２の定電流源に接続すると共に第３の抵抗により接続し、コレクタをそれぞれ第３のコンデンサの前記第１及び第２のトランジスタ側端に接続する第３及び第４のトランジスタと、前記第１及び第２の入力信号の入力端を接続する第４のコンデンサとを有し、前記第３のコンデンサの両端より前記第１及び第２の位相信号を出力し、前記位相信号による電流源は、エミッタを第４の抵抗で接続し、エミッタをそれぞれ第３及び第４の定電流源に接続し、前記第１及び第２の位相信号に応じて前記駆動電流を生成する第７及び第８のトランジスタを有し、前記制御手段は、前記位相信号による電流源の前記駆動電流の増幅率の可変により前記駆動電流を制御し、前記帰還回路は、前記第１及び第２の入力信号の入力端をそれぞれ終端抵抗で終端し、一方の入力端の入力信号により他方の入力端を駆動して、前記バンドパスフィルタの出力信号を前記バンドパスフィルタに正帰還する。
【００２１】
また請求項１１、請求項１２の発明は、復調回路、この復調回路を用いた信号処理装置に適用して、この復調回路は、周波数変調信号を帯域制限して出力するバンドパスフィルタと、前記バンドパスフィルタの出力信号を基準にして前記周波数変調信号を処理する位相弁別回路とを有し、前記バンドパスフィルタは、差動入力による前記周波数変調信号をハイインピーダンスにより受け、前記周波数変調信号に対してそれぞれ９０度位相の異なる差動出力の位相信号を生成する位相信号生成回路と、前記差動出力の位相信号に応じた駆動電流をそれぞれ前記周波数変調信号の入力端より流出させる位相信号による電流源とを有し、前記位相信号生成回路は、前記差動入力による前記第１及び第２の入力信号をベースに入力し、エミッタ抵抗を介してエミッタを第３のコンデンサで接続する第１及び第２のトランジスタと、前記第３のコンデンサの前記第２及び第１のトランジスタ側端をそれぞれベースに接続し、エミッタをそれぞれ第１及び第２の定電流源に接続すると共に第３の抵抗により接続し、コレクタをそれぞれ第３のコンデンサの前記第１及び第２のトランジスタ側端に接続する第３及び第４のトランジスタと有し、前記第３のコンデンサの両端より前記第１及び第２の位相信号を出力し、前記第１及び第２の入力信号がそれぞれドライブ抵抗を介して入力され、前記ドライブ抵抗の前記第１及び第２のトランジスタ側端が第４のコンデンサにより接続され、前記位相信号による電流源は、エミッタを第４の抵抗で接続し、エミッタをそれぞれ第３及び第４の定電流源に接続し、前記第１及び第２の位相信号に応じて前記駆動電流を生成する第７及び第８のトランジスタを有し、前記制御手段は、前記位相信号による電流源の前記駆動電流の増幅率の可変により前記駆動電流を制御する。
【００２２】
ハイインピーダンスにより保持して、第１及び第２の入力端の入力信号に対して９０度位相の異なる第１及び第２の位相信号を生成し、電流源により、第１及び第２の位相信号に応じた駆動電流を、それぞれ第２及び第１の入力端、第２及び第１の出力端より流出させれば、この第１及び第２の入力端、第１及び第２の出力端より見て、入力信号に対して９０度位相の異なる電流が流れることになり、これにより入出力端間に等化的にインダクタンスを配置した構成を形成することができる。
【００２３】
これにより請求項１、請求項３、請求項４の構成によれば、移相器において、１対の入出力端間に所定の形態により第１及び第２のコンデンサ及び第１及び第２の抵抗を接続して、梯子型の４端子回路網を形成することができ、入力信号に対して９０度位相の異なる出力信号を出力することができる。
【００２４】
また請求項５、請求項６、請求項１０の構成によれば、上述の構成と類似の構成によるインダクタンスを用いてこのバンドパスフィルタを構成すると共に、帰還回路より差動入力による第１及び第２の入力信号を受けるようにすれば、正帰還による発振回路を構成することができる。さらにこのとき、それぞれ第２及び第１の入力端より流出させる駆動電流を制御するようにして、駆動電流の制御により発振周波数を可変することができる。これにより必要に応じて入力信号と、位相信号とを選択的に使用して種々の変調信号を処理することができる。
【００２５】
また請求項１１、請求項１２の構成によれば、従来構成の移相器を使用しなくても、周波数変調信号を処理することができる。
【００２６】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００２７】
（１）第１の実施の形態
図１は、本発明の第１の実施の形態に係る移相器を示す接続図である。この実施の形態において、この移相器４０は、図１２及び図１４について上述した移相器に代えて適用され、種々の信号処理回路と共に集積回路化される。
【００２８】
すなわち移相器４０は、前段の信号処理回路からの差動入力Ｖｉｎ及び−ＶｉｎをそれぞれトランジスタＱ１及びＱ２のベースに受ける。なおこの入力回路において、直流バイアスの記載は省略する。トランジスタＱ１及びＱ２は、エミッタフォロワ回路構成によるハイインピーダンス入力の差動対であり、それぞれコレクタが電源ＶＣＣに接続され、エミッタに抵抗Ｒ１３及びＲ１４が接続される。
【００２９】
さらにトランジスタＱ１及びＱ２は、抵抗Ｒ１３及びＲ１４の他端がコンデンサＣ１３により接続され、このコンデンサＣ１３の両端がそれぞれトランジスタＱ３及びＱ４のコレクタに接続される。これらトランジスタＱ３及びＱ４は、エミッタに電流源４１及び４２が接続され、またこれらトランジスタＱ３及びＱ４のエミッタが抵抗Ｒ１５により接続されるようになされている。これらによりトランジスタＱ１及びＱ２は、入力端をハイインピーダンスにより保持すると共に、コンデンサＣ１３の両端に、それぞれ入力信号Ｖｉｎ及び−Ｖｉｎに対して９０度位相の変化してなる位相信号を生成する。なおここでコンデンサＣ１３の容量は、Ｃ１／２である。また抵抗Ｒ１３及びＲ１４、抵抗Ｒ１５は、抵抗値Ｒ１に設定される。
【００３０】
またトランジスタＱ１及びＱ２は、それぞれコンデンサＣ１４及びＣ１５を介してトランジスタＱ５及びＱ６とベースを共通に接続し、これらトランジスタＱ５及びＱ６のコレクタが電源ＶＣＣに接続され、またこれらトランジスタＱ５及びＱ６のエミッタがそれぞれエミッタ抵抗Ｒ１６及びＲ１７を介してトランジスタＱ３及びＱ４のコレクタに接続されるようになされている。
【００３１】
これによりトランジスタＱ５及びＱ６は、トランジスタＱ１及びＱ２と共に、ハイインピーダンス入力の差動対を構成し、移相器４０においては、これらトランジスタＱ１、Ｑ２、Ｑ５、Ｑ６の差動対によりコンデンサＣ１４及びＣ１５の両端をハイインピーダンスにより保持するようになされ、これらコンデンサＣ１４及びＣ１５の両端がそれぞれ２端子の入出力端に割り当てられるようになされている。なおコンデンサＣ１４及びＣ１５の容量は、Ｃ２であり、抵抗Ｒ１６及びＲ１７の抵抗値は、抵抗Ｒ１３及びＲ１４と等しいＲ１である。
【００３２】
さらにトランジスタＱ１及びＱ２は、それぞれエミッタに電流源４３及び４４を接続してなるトランジスタＱ７及びＱ８のベースに、コンデンサＣ１３の両端が接続され、これらトランジスタＱ７及びＱ８のエミッタが抵抗Ｒ１９により接続されると共に、それぞれトランジスタＱ５及びＱ６側の出力端に接続される。これにより移相器４０は、コンデンサＣ１３の両端に現れる位相信号に応じて、出力端でなるコンデンサＣ１４及びＣ１５の一端を電流駆動するようになされている。
【００３３】
また同様に、トランジスタＱ１及びＱ２は、それぞれエミッタに電流源４５及び４６を接続してなるトランジスタＱ９及びＱ１０のベースに、コンデンサＣ１３の両端が接続される。これらトランジスタＱ９及びＱ１０は、エミッタが抵抗Ｒ２０により接続されると共に、それぞれトランジスタＱ１及びＱ２側の入力端にコレクタが接続される。これにより移相器４０は、コンデンサＣ１３の両端に現れる位相信号に応じて、入力端でなるコンデンサＣ１４及びＣ１５の他端を電流駆動するようになされている。なおこれら抵抗Ｒ１９及びＲ２０の抵抗値は、２Ｒ２である。
【００３４】
さらに移相器４０においては、これら入力端及び出力端が抵抗Ｒｅによりたすき掛け状に接続されるようになされている。
【００３５】
以上の構成において、前段の信号処理回路より入力される差動入力Ｖｉｎ及び−Ｖｉｎは、それぞれハイインピーダンス入力のトランジスタＱ１及びＱ２に入力されると共に、他端が同様にハイインピーダンスに保持されたコンデンサＣ１４及びＣ１５をそれぞれ介して出力端に出力される。
【００３６】
ここでコンデンサＣ１３の両端電圧をそれぞれＶＬ及び−ＶＬとおき、コンデンサＣ１３のトランジスタＱ１側においてキルヒホッフの定理を適用すると、この移相器４０においては、次式の関係式を得ることができる。なおここでｉ１は、抵抗Ｒ１３の電流であり、ｉ２は、コンデンサＣ１３の電流であり、ｉ３は、トランジスタＱ３のコレクタ電流であり、ｉ４は、抵抗Ｒ１７の電流である。またＶｏｕｔ、−Ｖｏｕｔは、出力端の電圧である。
【００３７】
【数２】

【００３８】
【数３】

【００３９】
【数４】

【００４０】
【数５】

【００４１】
ここでトランジスタＱ３及びＱ４のベースにコンデンサＣ１３の両端が接続され、これらトランジスタＱ３及びＱ４のエミッタが抵抗Ｒ１５により接続されていることにより、（２）式の電流ｉ３は、次式により表される。
【００４２】
【数６】

【００４３】
これら（３）〜（６）式を（２）式に代入すれば、次式の関係式を得ることができる。
【００４４】
【数７】

【００４５】
さらにこの（７）式を整理すれば、次式の関係式を得ることができる。
【００４６】
【数８】

【００４７】
ここでトランジスタＱ９及びＱ１０は、それぞれコンデンサＣ１３の両端にベースを接続し、このベース電圧に応じて、トランジスタＱ２及びＱ１のベースより、次式で表される電流ｉＬ１を流出させることになる。
【００４８】
【数９】

【００４９】
ここで（８）式を（９）式に代入すれば、次式の関係式を得ることができる。
【００５０】
【数１０】

【００５１】
これにより抵抗Ｒｅ及びコンデンサＣ１４、Ｃ１５が接続されていないとした場合に、信号源Ｖｉｎ及び−ＶｉｎよりそれぞれトランジスタＱ１及びＱ２側を見たインピーダンスＺは、次式により表され、入出力端に非接地型のアクティブインダクタンスＺ（＝Ｃ１・Ｒ１・Ｒ２）が形成されていることが分かる。
【００５２】
【数１１】

【００５３】
また同様にトランジスタＱ７及びＱ８は、それぞれコンデンサＣ１３の両端にベースを接続し、このベース電圧に応じて、出力電圧−Ｖｏｕｔ及びＶｏｕｔでなる出力端より、次式で表される電流ｉＬ２を流出させることになる。
【００５４】
【数１２】

【００５５】
ここで（８）式を（１２）式に代入すれば、次式の関係式を得ることができる。
【００５６】
【数１３】

【００５７】
これにより抵抗Ｒｅ及びコンデンサＣ１４、Ｃ１５が接続されていないとした場合に、出力端よりそれぞれトランジスタＱ５及びＱ６側を見たインピーダンスＺは、次式により表され、これによっても入出力端に非接地型のアクティブインダクタンスＺ（＝Ｃ１・Ｒ１・Ｒ２）が形成されていることが分かる。
【００５８】
【数１４】

【００５９】
このようにして形成される非接地型のアクティブインダクタンスＺ（＝Ｃ１・Ｒ１・Ｒ２）の接続端でなる入出力端においては、トランジスタＱ１、Ｑ２、Ｑ５、Ｑ６によりハイインピーダンスに保持されて所定の直流レベルによりバイアスされ、コンデンサＣ１４、Ｃ１５、抵抗Ｒｅが接続されていることにより、移相器４０は、図２に示す等化回路により示すことができる。
【００６０】
これにより入出力間における伝達関数Ｔ（Ｓ）は、次式により表され、これにより入力信号に対して出力信号の位相を９０度変化させる２次の移相器を構成することができる。なおここでＬ１は、ＳＣ１・Ｒ１・Ｒ２である。
【００６１】
【数１５】

【００６２】
以上の構成によれば、２対の差動対トランジスタＱ１及びＱ２、Ｑ５及びＱ６によりそれぞれコンデンサＣ１４及びＣ１５の両端をハイインピーダンスにより保持すると共に、差動対トランジスタＱ１及びＱ２に入力信号Ｖｉｎ、−Ｖｉｎを入力して入力信号Ｖｉｎ、−Ｖｉｎに対して９０度位相の異なる位相信号を生成し、この位相信号に応じて入出力端より電流を流出させることにより、非接地型のアクティブインダクタンスをそれぞれコンデンサＣ１４及びＣ１５に並列に接続してなる４端子回路網を形成することができる。これにより抵抗Ｒｅをたすき掛けに接続して、移相器を構成することができる。このときバイカッドフィルタのように積分回路を用いなくても所望の特性による移相器を構成することができ、これによりオフセット電圧の発生を防止することができる。従ってその分全体としてダイナミックレンジの損失を有効に回避して、高ＳＮ比により入力信号を処理することができる。
【００６３】
また積分回路を用いなくて良いことにより、低電圧により動作させることができ、その分全体の消費電力を低減することができる。
【００６４】
さらにＮＰＮ型トランジスタのみにより構成できることにより、バイカッドフィルタによる場合のようにＰＮＰ型トランジスタを使用することによる周波数特性の劣化を防止することができ、周波数の高い復調回路等に適用することができる。
【００６５】
さらに全体として差動入力、差動出力により移相器を構成することができ、その分前後の信号処理回路との入出力を簡略化することができ、さらにＳＮ比、安定度を向上することができる。
【００６６】
これらにより集積回路化して、チップ面積を低減でき、その分簡易な構成により集積回路化することができる。
【００６７】
（２）第２の実施の形態
図３は、第２の実施の形態に係る移相器を示す接続図である。この移相器４９では、それぞれ入力端に抵抗Ｒｉｎでなるドライブ抵抗を接続し、また出力端に抵抗Ｒｏｕｔでなる終端抵抗を接続する。
【００６８】
この場合等化回路は、図４に示すように表すことができ、伝達関数Ｆ（Ｓ）は、次式により表される。
【００６９】
【数１６】

【００７０】
この（１６）式の伝達関数Ｆ（Ｓ）が移相器を示すのは、Ｒｉｎ＝Ｒｏｕｔ＝Ｒのとき、Ｃ２／Ｒｅ＝Ｃ２／２Ｒでなることにより、Ｒｅ＝２Ｒｉｎにより移相器を構成することができる。
【００７１】
図３に示す構成によっても第１の実施の形態と同様の効果を得ることができる。また梯子型伝送網内に移相器を直流オフセット無く挿入できることにより、群遅延特性（Group-Delay ）を補正することができる。
【００７２】
（３）第３の実施の形態
図５は、本発明の第３の実施の形態に係るクウォドレイチャー方式の検波回路であり、例えば中間周波回路より出力されるＦＭ変調信号Ｓ５１をバンドパスフィルタ（ＢＰＦ）５２に与える。
【００７３】
ここでバンドパスフィルタ５２は、搬送波周波数ｆ０を中心として、ＦＭ変調信号Ｓ５１を帯域制限して出力することにより、このＦＭ変調信号Ｓ５１の搬送波信号に対して９０度の位相差を有する信号に対して、ＦＭ変調信号Ｓ５１の周波数に応じて位相が変化してなる帯域制限信号Ｓ５２を出力する。位相弁別回路５４は、ＦＭ変調信号Ｓ５１と帯域制限信号Ｓ５２とを乗算して低域成分を出力することにより、従来構成（図１４）における移相器を省略して、ＦＭ変調信号Ｓ５１の周波数に応じて信号レベルが変化してなるＦＭ検波信号Ｓ５３を出力する。
【００７４】
図６は、バンドパスフィルタ５２を示す接続図である。バンドパスフィルタ５２は、それぞれドライブ抵抗Ｒ２１及びＲ２２を介して、前段の信号処理回路より差動入力によりＦＭ変調信号Ｓ５１を入力する。なおここでは、ＦＭ変調信号Ｓ５１を差動入力Ｖｉｎ及び−Ｖｉｎにより示す。バンドパスフィルタ５２は、差動入力Ｖｉｎ及び−ＶｉｎをコンデンサＣ２１の両端に受ける。コンデンサＣ２１は、並列共振容量を構成し、容量が値Ｃｄ／２に設定され、抵抗Ｒ２１及びＲ２２は、抵抗値Ｒｄに設定されるようになされている。
【００７５】
トランジスタＱ１１及びＱ１２は、エミッタフォロワ回路構成によるハイインピーダンス入力の差動対であり、トランジスタＱ１３〜Ｑ１６、抵抗Ｒ２３〜Ｒ２５、コンデンサＣ２３、電流源６１、６２と共にそれぞれ９０度の移相器を構成する。
【００７６】
すなわちトランジスタＱ１１及びＱ１２は、それぞれコレクタが電源ＶＣＣに接続され、エミッタに抵抗Ｒ２３及びＲ２４が接続される。トランジスタＱ１１及びＱ１２は、この抵抗Ｒ２３及びＲ２４の他端がコンデンサＣ２３により接続される。さらにトランジスタＱ１１及びＱ１２は、コンデンサＣ２３の両端がそれぞれトランジスタＱ１３及びＱ１４のコレクタに接続され、これらトランジスタＱ１３及びＱ１４のエミッタに電流源６１及び６２が接続され、またこれらトランジスタＱ１３及びＱ１４のエミッタが抵抗Ｒ２５により接続されるようになされている。これらによりトランジスタＱ１１及びＱ１２は、入力端をハイインピーダンスにより保持して、入力信号Ｖｉｎ及び−Ｖｉｎに対してそれぞれ９０度位相の変化してなる位相信号をコンデンサＣ２３の両端に生成する。なおここでコンデンサＣ２３の容量は、Ｃ０／２である。また抵抗Ｒ２３及びＲ２４は、抵抗値Ｒ０に設定される。
【００７７】
またトランジスタＱ１１及びＱ１２は、それぞれエミッタに電流源６３及び６４を接続してなるトランジスタＱ１５及びＱ１６のベースに、コンデンサＣ２３の両端が接続され、これらトランジスタＱ１５及びＱ１６のエミッタが、他方のトランジスタＱ１２及びＱ１１に接続されたトランジスタＱ１３及びＱ１４のベースに接続されるようになされている。
【００７８】
なおこのトランジスタＱ１３及びＱ１４のエミッタを接続する抵抗Ｒ２５は、抵抗Ｒ２３及びＲ２４の抵抗値の２倍の抵抗値２Ｒ０に設定されるようになされている。
【００７９】
トランジスタＱ１７及びＱ１８は、電流源６５及び６６によりそれぞれエミッタを接地し、抵抗Ｒ２６によりエミッタが接続される。さらにトランジスタＱ１７及びＱ１８は、それぞれトランジスタＱ１５及びＱ１６のエミッタをベースに接続し、電流可変回路６８を介してトランジスタＱ１１及びＱ１２のベースにコレクタを接続する。ここで抵抗Ｒ２６は、抵抗値２Ｒ２に設定されるようになされている。
【００８０】
電流可変回路６８は、トランジスタＱ１７及びＱ１８のコレクタ電流をそれぞれＫ倍して入力端より流出させる。これによりトランジスタＱ１７及びＱ１８は、電流可変回路６８の制御により、コンデンサＣ２３の端子電圧でなる位相信号に応じて入力端を電流駆動する。
【００８１】
図６の構成において、ＦＭ変調信号Ｓ５１は、差動入力Ｖｉｎ及び−Ｖｉｎとして、抵抗Ｒ２１及びＲ２２を介して、ハイインピーダンス入力のトランジスタＱ１１及びＱ１２に入力される。
【００８２】
ここでトランジスタＱ１１及びＱ１２のベース電圧をそれぞれＶＢ及び−ＶＢ、コンデンサＣ２３の両端電圧をそれぞれＶＬ及び−ＶＬとおき、コンデンサＣ２３のトランジスタＱ１１側においてキルヒホッフの定理を適用すると、このバンドパスフィルタ５２においては、次式の関係式を得ることができる。なおここでｉ５は、抵抗Ｒ２３の電流であり、ｉ６は、コンデンサＣ２３の電流であり、ｉ７は、トランジスタＱ１４のコレクタ電流である。
【００８３】
【数１７】

【００８４】
【数１８】

【００８５】
【数１９】

【００８６】
ここでトランジスタＱ１５及びＱ１６のベースにコンデンサＣ２３の両端が接続され、これらトランジスタＱ１５及びＱ１６のエミッタが、他方のトランジスタＱ１２及びＱ１１に接続されたトランジスタＱ１４及びＱ１３のベースに接続されるようになされていることにより、（１７）式の電流ｉ７は、次式により表される。
【００８７】
【数２０】

【００８８】
これらより次式の関係式を得ることができる。
【００８９】
【数２１】

【００９０】
さらにこの（２１）式を整理すれば、次式の関係式を得ることができ、これによりコンデンサＣ２３の両端電圧ＶＬ及び−ＶＬにおいては、トランジスタＱ１１及びＱ１２のベース入力を積分してなる９０度位相成分が現れることが分かる。すなわちコンデンサＣ２３の両端に、入力信号Ｖｉｎ、−Ｖｉｎに対して９０度位相の変化してなる位相信号が現れることになる。
【００９１】
【数２２】

【００９２】
ここでトランジスタＱ１７及びＱ１８は、それぞれトランジスタＱ１５及びＱ１６のエミッタをベースに接続し、このベース電圧に応じて、抵抗Ｒ２１及びＲ２２の両端より、次式で表される電流ｉＬのＫ倍値を流出させることになる。
【００９３】
【数２３】

【００９４】
ここで（２２）式を（２３）式に代入すれば、次式の関係式を得ることができる。
【００９５】
【数２４】

【００９６】
これにより、図７に示すように、抵抗Ｒ１１及びＲ１２の両端に、非接地型のアクティブインダクタンスＺ（＝Ｋ・Ｃ０・Ｒ０・Ｒ２）が接続されていることが分かる。これにより抵抗Ｒ２１及びＲ２２の抵抗値Ｒｄ、コンデンサＣ２１の容量Ｃｄ／２を用いて、次式の関係式を得ることができる。
【００９７】
【数２５】

【００９８】
これによりトランジスタＱ１１及びＱ１２のベースに接続されてなる出力端の端子電圧ＶＢ及び−ＶＢにおいては、信号源Ｖｉｎ及び−Ｖｉｎのバンドパス出力でなることが分かる。また信号源Ｖｉｎ及び−Ｖｉｎより見たインピーダンスＺ１（図７）は、次式により表される。
【００９９】
【数２６】

【０１００】
またこれらを整理すれば、次式の関係式を得ることができ、これによりコンデンサＣ２３の両端出力によりローパス出力を得ることができることが分かる。
【０１０１】
【数２７】

【０１０２】
また（２５）式及び（２７）式の分母の１次の項より、このバンドパスフィルタ５２のｆ０及びＱは、次式により表すことができる。
【０１０３】
【数２８】

【０１０４】
【数２９】

【０１０５】
かくして電流可変回路６８における電流増幅率Ｋを可変して、中心周波数ｆ０、Ｑを調整でき、この電流増幅率Ｋを調整してバンドパスフィルタ５２の中心周波数ｆ０をＦＭ変調信号Ｓ５１の搬送波周波数に設定して、このバンドパスフィルタ５２より、搬送波信号に対して９０度の位相差により同期してなる基準信号に対して、ＦＭ変調信号Ｓ５１の周波数変位に応じて位相が変化してなる出力信号Ｓ５２を得ることができる。
【０１０６】
従ってこの出力信号Ｓ５２により位相弁別回路５４でＦＭ変調信号Ｓ５１を乗算して、ＦＭ検波信号Ｓ５３を得ることができる。
【０１０７】
図５に示す構成によれば、ハイインピーダンス入力による差動対のトランジスタＱ１１及びＱ１２にＦＭ変調信号Ｓ５１（入力信号Ｖｉｎ、−Ｖｉｎ）を入力し、ＦＭ変調信号Ｓ５１に対して９０度位相の変化してなる位相信号を生成し、この位相信号に応じて入力信号Ｖｉｎ，−Ｖｉｎより電流ｉＬを流出させることにより、非接地型のアクティブインダクタンスを形成することができる。
【０１０８】
これによりこのアクティブインダクタンスを用いたバンドパスフィルタによりＦＭ変調信号Ｓ５１を帯域制限して位相弁別回路５４に供給することにより、移相器を用いなくてもＦＭ変調信号Ｓ５１を処理することができ、集積回路化に適したＦＭ検波回路を得ることができる。
【０１０９】
すなわちＩＣ回路内にインダクタンスを取り込めるので、インダクタンス等の調整が必要な素子が不要になり、その分簡易な構成により集積回路化することができ、また調整に要する時間を短縮化することができる。
【０１１０】
特にテレビジョン受像機及びラジオ受信機等の音声検波回路及びＡＦＣ検波回路等に使用することにより、バラツキによる特性の劣化を改善して性能を向上することができ、また全体構成を簡略化し、さらに基板面積を縮小することができる。
【０１１１】
またオフセット電圧の発生を防止することができ、全体としてダイナミックレンジの損失を有効に回避して、高ＳＮ比により入力信号を処理することができる。また積分回路を用いなくて良いことにより、低電圧により動作させることができ、その分全体の消費電力を低減することができる。
【０１１２】
さらにＮＰＮ型トランジスタのみにより構成できることにより、バイカッドフィルタによる場合のようにＰＮＰ型トランジスタを使用することによる周波数特性の劣化を防止することができる。高いＱを簡易に得ることができ、さらに全体として差動入力、差動出力によりフィルタを構成することができ、その分前後の信号処理回路との入出力を簡略化することができる。
【０１１３】
（４）第４の実施の形態
図８は、本発明の第４の実施の形態に係るＡＭ同期検波回路を示すブロック図である。このＡＭ同期検波回路７０は、テレビジョン受像器、ラジオ受信機等に適用される。このＡＭ同期検波回路７０は、例えば中間周波回路より出力されるＡＭ変調信号Ｓ７１を掛け算器７２に与え、ここで電圧制御型発振回路（ＶＣＯ）７３の出力信号Ｓ７２と乗算する。ローパスフィルタ７４は、この掛け算器７２の出力信号を帯域制限して出力し、電圧制御型発振回路７３は、このローパスフィルタ７４の出力信号を制御信号ＶＣとして受け、出力信号Ｓ７２及びＳ７３の周波数を可変する。これにより電圧制御型発振回路７３は、掛け算器７２、ローパスフィルタ７４と共に、ＰＬＬ回路を構成し、それぞれ９０度及び０度の位相差によりＡＭ変調信号Ｓ７１に位相同期してなる出力信号Ｓ７２及びＳ７３を生成する。
【０１１４】
掛け算器７６は、この出力信号Ｓ７３とＡＭ変調信号Ｓ７１とを乗算することにより、ＡＭ変調信号Ｓ７１をエンベロープ検波してなるＡＭ検波信号Ｓ７４を出力する。
【０１１５】
図９は、この電圧制御型発振回路７３を示す接続図である。この電圧制御型発振回路７３において、図６について上述したバンドパスフィルタ５２と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【０１１６】
すなわちこの電圧制御型発振回路７３は、図１０に示すように、アクティブインダクタンスによるバンドパスフィルタ８０と、このバンドパスフィルタ８０の出力信号を帰還する帰還回路８１とにより構成される。
【０１１７】
ここでバンドパスフィルタ８０は、コンデンサＣ２１の両端が差動出力による第１の発振出力端に設定され、コンデンサＣ２３の両端が、この第１の発振出力端に対して９０度位相の異なる第２の発振出力端に設定される。バンドパスフィルタ８０は、この出力端の設定と、電流可変回路８２とが異なる以外、図６について上述したバンドパスフィルタ５２と同一に構成される。電流可変回路８２は、制御信号ＶＣに応じて電流増幅率Ｋを可変し、これによりバンドパスフィルタ８０の共振周波数ｆ０を可変する。
【０１１８】
帰還回路８１は、第１の発振出力端でもなるバンドパスフィルタ８０の入力端を、それぞれドライブ抵抗Ｒ２１、Ｒ２２を介して電源ラインＶＣＣに接続し、これによりこの入力端をドライブ抵抗Ｒ２１、Ｒ２２の抵抗値により終端する。さらに帰還回路８１は、この第１の発振出力端のうちの１方の出力端より出力される発振出力により、他方の出力端を駆動し、これによりバンドパスフィルタ８０の出力信号をバンドパスフィルタ８０に正帰還する。
【０１１９】
すなわち帰還回路８１において、トランジスタＱ３１及びＱ３２は、それぞれ電流源８３及び８４をエミッタに有するエミッタフォロワ回路を構成し、それぞれ第１の発振出力端よりバンドパスフィルタ８０の出力信号をベースに受け、エミッタ出力をトランジスタＱ３３及びＱ３４に出力する。これらトランジスタＱ３３及びＱ３４は、差動対を構成し、それぞれ電流源８５及び８６をエミッタに有し、エミッタ間を抵抗Ｒ３１により接続する。さらにトランジスタＱ３３及びＱ３４は、このベース入力に対応する入力端とは逆側の入力端に、コレクタ出力を帰還する。
【０１２０】
ここでこの帰還回路８１における帰還量は、バンドパスフィルタ８０より発振出力を継続して安定に出力するのに十分な帰還量に設定される。
【０１２１】
これらによりＡＭ同期検波回路７０は、このバンドパスフィルタ８０の第２の発振出力（ＶＬ）を掛け算器７２に出力すると共に、第１の発振出力（ＶＢ）を掛け算器７６に出力することにより、ＡＭ変調信号Ｓ７１を復調するようになされている。またこのときこれら第１及び第２の発振出力を差動出力により掛け算器に入力して、全体として差動対により集積回路化するよになされている。
【０１２２】
図８に示す構成によれば、アクティブインダクタンスによるバンドパスフィルタと、このバンドパスフィルタの出力信号を正帰還する帰還回路とにより電圧制御型発振回路を構成し、このときこの帰還回路からの差動入力による入力信号をハイインピーダンスにより受けて９０度位相の異なる位相信号を生成し、電流増幅率を可変して、この位相信号に応じた駆動電流を入力端より流出させるようにバンドパスフィルタを構成することにより、集積回路化に好適な電圧制御型発振回路、ＡＭ検波回路を得ることができる。
【０１２３】
すなわち移相器を用いなくてもＡＭ変調信号を処理することができ、その分簡易な構成により集積回路化することができ、また調整に要する時間を短縮化することができる。さらにテレビジョン受像機及びラジオ受信機等の音声検波回路及びＡＦＣ検波回路等に使用することにより、バラツキによる特性の劣化を改善して性能を向上することができ、また全体構成を簡略化し、さらに基板面積を縮小することができる。
【０１２４】
またオフセット電圧の発生を防止することができ、全体としてダイナミックレンジの損失を有効に回避して、高ＳＮ比によりビデオ信号等を処理することができる。また積分回路を用いなくて良いことにより、低電圧により動作させることができ、その分全体の消費電力を低減することができる。
【０１２５】
さらにＮＰＮ型トランジスタのみにより構成できることにより、バイカッドフィルタによる移相器を使用する場合のようにＰＮＰ型トランジスタを使用することによる周波数特性の劣化を防止することができる。さらに高いＱを簡易に得ることができ、さらに全体として差動入力、差動出力によりフィルタを構成することができ、その分前後の信号処理回路との入出力を簡略化することができる。
【０１２６】
（５）第５の実施の形態
図１１は、携帯電話等の移動体通信機に適用されるＱＰＳＫ復調回路を示すブロック図である。このＱＰＳＫ復調回路９０は、中間周波回路より出力されるＱＰＳＫ変調信号Ｓ９１を掛け算器９２に与え、ここで電圧制御型発振回路７３の第２の発振出力ＶＬと乗算する。ローパスフィルタ９４は、この掛け算器９２の出力信号を帯域制限して出力し、電圧制御型発振回路７３は、このローパスフィルタ９４の出力信号を制御信号ＶＣとして入力する。これにより掛け算器９２、電圧制御型発振回路７３、ローパスフィルタ９４は、ＰＬＬ回路を構成し、それぞれ０度及び９０度の位相差によりＱＰＳＫ変調信号の搬送波Ｓ９１に位相同期してなる出力信号ＶＢ及びＶＬを生成する。
【０１２７】
加算器９６及び９７は、これら２つの出力信号ＶＢ及びＶＬを演算処理することにより、それぞれ４５度及び１３５度の位相差によりＱＰＳＫ変調信号の搬送波Ｓ９１に位相同期してなる出力信号φ４５及びφ１３５を生成する。
【０１２８】
掛け算器９８は、この出力信号φ４５とＱＰＳＫ変調信号Ｓ９１とを乗算して低域成分を出力することにより、Ｑ軸を基準にしてＱＰＳＫ変調信号Ｓ９１を復調してなるＱ信号ＳＱを出力する。また掛け算器９９は、出力信号φ１３５とＱＰＳＫ変調信号Ｓ９１とを乗算して低域成分を出力することにより、Ｉ軸を基準にしてＱＰＳＫ変調信号Ｓ９１を復調してなるＩ信号ＳＩを出力する。
【０１２９】
図１１に示す構成によれば、図９について上述した電圧制御発振回路をＱＰＳＫ復調回路９０に適用して、９０度位相の異なる出力信号ＶＢ及びＶＬを演算処理してそれぞれ４５度及び１３５度の位相差による出力信号φ４５及びφ１３５を生成することにより、移相器を用いなくてもＱＰＳＫ変調信号を復調することができ、これにより集積回路化に適した電圧制御型発振回路、この電圧制御型発振回路を用いた復調回路を得ることができる。
【０１３０】
（６）他の実施の形態
なお上述の第５の実施の形態においては、ＱＰＳＫ変調信号を復調する場合について述べたが、本発明はこれに限らず、多値のＰＳＫ変調信号を復調する場合、さらには位相変調信号を復調する場合にも広く適用することができる。
【０１３１】
また上述の実施の形態においては、振幅変調信号、周波数変調信号、位相変調信号を復調する場合について述べたが、本発明はこれに限らず、例えば振幅位相変調等、種々の変調信号を処理する場合に広く適用することができる。
【０１３２】
また上述の実施の形態においては、電圧制御型発振回路により復調回路を構成する場合について述べたが、本発明はこれに限らず、例えばＦＭ音源等、種々の発振回路等に広く適用することができる。
【０１３３】
【発明の効果】
上述のように本発明によれば、入力端等をハイインピーダンスにより保持して、入力信号に対して９０度位相の異なる位相信号を生成し、この位相信号に応じた駆動電流をそれぞれ入力信号より流出させることにより、集積回路化に好適な移相器、電圧制御型発振回路、復調回路、これらを用いた信号処理装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る移相器を示す接続図である。
【図２】図１の移相器の等化回路を示す接続図である。
【図３】本発明の第２の実施の形態に係る移相器を示す接続図である。
【図４】図３の移相器の等化回路を示す接続図である。
【図５】本発明の第３の実施の形態に係るＦＭ検波回路を示すブロック図である。
【図６】図５のＦＭ検波回路に適用されるバンドパスフィルタを示す接続図である。
【図７】図６のバンドパスフィルタの等化回路を示す接続図である。
【図８】本発明の第４の実施の形態に係るＡＭ検波回路を示すブロック図である。
【図９】図８のＡＭ検波回路に適用される電圧制御型発振回路を示す接続図である。
【図１０】図９の電圧制御型発振回路のブロック図である。
【図１１】本発明の第５の実施の形態に係るＱＰＳＫ復調回路を示すブロック図である。
【図１２】従来のＡＭ同期検波回路を示すブロック図である。
【図１３】従来のＱＰＳＫ復調回路を示すブロック図である。
【図１４】従来のＦＭ検波回路を示すブロック図である。
【図１５】バイカッドフィルタによる移相器を示すブロック図である。
【符号の説明】
１、７０……ＡＭ同期検波回路、２、６、１２、１６、１８……掛け算器、３、７３……電圧制御型発振回路、４、１４、７４、９４……ローパスフィルタ、５、１５、１７、２３、３０、４０、４９……移相器、１１、９０……ＱＰＳＫ復調回路、２１、５０……ＦＭ検波回路、２２、５２、８０……バンドパスフィルタ、２４……位相弁別回路、Ｌ、Ｌ１……インダクタンス、Ｑ１〜Ｑ３４……トランジスタ、Ｒ１３〜Ｒ３１、Ｒｅ、Ｒｉｎ、Ｒｏｕｔ……抵抗、Ｃ１〜Ｃ２３……コンデンサ、６８、８２……電流可変回路、８１……帰還回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a phase shifter, a voltage-controlled oscillation circuit, a demodulation circuit, and a signal processing device, and is applied to, for example, a radio receiver, a television receiver, a satellite broadcast receiver, a video tape recorder, a mobile communication device, and the like. Can do. In the present invention, the input terminal and the like are held by high impedance, a phase signal having a phase difference of 90 degrees with respect to the input signal is generated, and driving currents corresponding to the phase signal are caused to flow out from the input signal, respectively. The present invention proposes a phase shifter, a voltage-controlled oscillation circuit, a demodulation circuit, and a signal processing device using these that are suitable for circuitization.
[0002]
[Prior art]
Conventionally, in a signal processing device such as a television receiver, a detection circuit and a demodulation circuit are configured using various phase shifters.
[0003]
That is, FIG. 12 is a block diagram showing an AM (Amplitude Modulation) synchronous detection circuit applied to a television receiver, a radio receiver and the like. The AM synchronous detection circuit 1 supplies, for example, an AM modulation signal S1 output from an intermediate frequency circuit to a multiplier 2, and multiplies the output signal S2 of a voltage controlled oscillation circuit (VCO) 3 here. A low-pass filter (LPF) 4 band-limits the output signal of the multiplier 2 and outputs it, and the voltage-controlled oscillation circuit 3 outputs the output signal S2 so that the output signal of the low-pass filter 4 becomes 0 level. Change the frequency. Thus, the multiplier 2, the voltage controlled oscillation circuit 3, and the low-pass filter 4 constitute a PLL (Phase Locked Loop) circuit, and generate an output signal S2 that is phase-synchronized with the AM modulation signal S1 by a phase difference of 90 degrees. To do.
[0004]
The phase shifter 5 changes the phase of the output signal S2 by 90 degrees, and thereby generates a reference signal S3 that is phase-synchronized with a phase difference of 0 degree with respect to the AM modulation signal S1 and has a constant amplitude. The multiplier 6 multiplies the reference signal S3 and the AM modulation signal S1 and outputs a low frequency component, thereby outputting an AM detection signal S4 obtained by envelope detection of the AM modulation signal S1.
[0005]
On the other hand, FIG. 13 is a block diagram showing a QPSK (Quadrature Phase Shift Keying) demodulating circuit applied to a mobile communication device such as a mobile phone. The QPSK demodulator circuit 11 supplies a multiplier 12 with a QPSK modulation signal S11 output from, for example, an intermediate frequency circuit, and multiplies the output signal S12 of the voltage controlled oscillation circuit (VCO) 13 here. The low-pass filter (LPF) 14 band-limits the output signal of the multiplier 12 and outputs it. The voltage-controlled oscillation circuit 13 varies the frequency of the output signal S12 according to the output signal of the low-pass filter 14. Thus, the multiplier 12, the voltage controlled oscillation circuit 13, and the low-pass filter 14 constitute a PLL circuit, and generate an output signal S12 that is phase-synchronized with the carrier wave of the QPSK modulation signal S11 by a phase difference of 90 degrees.
[0006]
The phase shifter 15 changes the phase of the output signal S12 by 45 degrees, and thereby generates a reference signal S13 that is phase-synchronized with a phase difference of 45 degrees with respect to the carrier wave of the QPSK modulation signal S11 and has a constant amplitude. . The multiplier 16 multiplies the reference signal S13 and the QPSK modulation signal S11 and outputs a low frequency component, thereby outputting a Q signal SQ obtained by demodulating the QPSK modulation signal S11 with reference to the Q axis.
[0007]
In addition, the phase shifter 17 changes the phase of the output signal S12 by −45 degrees, whereby the phase signal is synchronized with the phase difference of −45 degrees with respect to the carrier wave of the QPSK modulation signal S11, and the reference signal S14 has a constant amplitude. Is generated. The multiplier 18 multiplies the reference signal S14 and the QPSK modulation signal S11 and outputs a low frequency component, thereby outputting an I signal SI obtained by demodulating the QPSK modulation signal S11 with reference to the I axis.
[0008]
On the other hand, FIG. 14 is a block diagram showing an FM (Frequency Modulation) detection circuit applied to, for example, sound detection of a television receiver. The FM detection circuit 21 is a quadrature type detection circuit, and provides, for example, an FM modulation signal S21 output from an intermediate frequency circuit to a bandpass filter (BPF) 22.
[0009]
Here, the band pass filter 22 limits and outputs the FM modulated signal S21 with the carrier frequency f0 as the center, and the phase changes according to the frequency of the FM modulated signal S21 with the carrier frequency f0 as the center. The band limiting signal S22 is output. The phase shifter 23 changes the phase of the FM modulation signal S21 by 90 degrees and outputs it. The phase discriminating circuit 24 multiplies the output signal S23 of the phase shifter 23 by the band limit signal S22, thereby obtaining the FM. An FM detection signal S24 having a signal level changed according to the frequency of the modulation signal S21 is output.
[0010]
Thus, the phase shifter applied to various demodulation circuits is configured by an equalizer circuit configuration using a capacitor, a resistor, or the like, or by a biquad filter.
[0011]
FIG. 15 is a block diagram showing a phase shifter using this biquad filter. The phase shifter 30 includes a first operational amplifier circuit 32 in which a positive signal source 31 is connected to a non-inverting input terminal, and a second operational amplifier circuit 33 that inputs the output of the operational amplifier circuit 32 to an inverting input terminal. It consists of. The phase shifter 30 feeds back the output of the second operational amplifier circuit 33 to the inverting input terminals of the first and second operational amplifier circuits 32 and 33, and supplies a predetermined capacity capacitor to each of the operational amplifier circuits 32 and 33. Connect C1 and C2. Further, the phase shifter 30 connects a negative signal source 34 and a positive signal source 35 to the capacitors C1 and C2 of the first and second operational amplifier circuits 32 and 33, respectively. Thereby, in the phase shifter 30, a transfer function is represented by the following equation. Here, gm1 and gm2 are mutual conductances of the operational amplifier circuits 32 and 33, and S is a Laplace operator.
[0012]
[Expression 1]

[0013]
[Problems to be solved by the invention]
By the way, when a phase shifter having an equalizer circuit configuration such as a capacitor and a resistor is used, there is a problem that this type of demodulation circuit and detection circuit are integrated into an integrated circuit and it is difficult to easily secure desired characteristics.
[0014]
That is, when the phase shifter having the equalizer circuit configuration is integrated, it is inevitable that the characteristics vary due to variations in the resistance value and the like, and various adjustment operations are required to secure the desired characteristics. Further, when the amount of phase shift is adjusted by adjusting the inductance value, a change in Q cannot be avoided along with this, and a deterioration in characteristics cannot be avoided due to a change in output level.
[0015]
One way to solve this problem is to use a phase shifter with a biquad filter, but the phase shifter with a biquad filter has two operational amplifier circuits that limit the upper limit of the usable frequency, When the frequency of the signal to be transmitted is high, there is a problem that is difficult to apply.
[0016]
By the way, the phase shifter based on the biquad filter is limited in the usable frequency range due to the GB product of the operational amplifier circuit, and even when used in the usable frequency range, if used near the upper limit of the usable frequency band, There is an offset in phase and gain. Further, when used in the vicinity of the upper limit of the use frequency band as described above, the output impedance cannot be ignored and the Q is also lowered.
[0017]
Even when the operating frequency is low, by operating the two operational amplifier circuits 32 and 33 as an integrator, it is impossible to avoid the generation of an offset voltage in the output Vout. There is a fear. Further, when an integrated circuit is formed and signals are input / output by differential input and differential output with the preceding and subsequent circuits, two additional operational amplifier circuits are added to form a circuit similar to that described in FIG. Therefore, there is a problem that the entire configuration becomes complicated accordingly.
[0018]
The present invention has been made in consideration of the above points. A phase shifter, a demodulation circuit, and a signal processing using the phase shifter and the demodulation circuit, which are suitable for integrated circuits by solving these problems all at once. The device is to be proposed.
[0019]
[Means for Solving the Problems]
  To solve this problemClaims 1, 3, and 4In the present invention, the present invention is applied to a phase shifter, a demodulation circuit using a phase shifter, and a signal processing device using a phase shifter,The phase shifter includes a first capacitor connected to a first input terminal and a first output terminal, a second capacitor connected to a second input terminal and a second output terminal, and the first capacitor A first resistor connected to the input terminal and the second output terminal, a second resistor connected to the second input terminal and the first output terminal, and the first and second capacitors. A phase signal generation circuit that holds each terminal with high impedance and generates first and second phase signals that are 90 degrees out of phase with respect to input signals at the first and second input terminals; and And a current source based on a phase signal that causes the drive current corresponding to the second phase signal to flow out from the second and first input ends and to flow out from the second and first output ends, respectively. The phase signal generation circuit has a base connected to the first and second input terminals, respectively. The first and second transistors that connect the emitter with a third capacitor through an emitter resistor, the second and first transistor side ends of the third capacitor are connected to the base, and the emitter is connected The third and fourth transistors are connected to the first and second constant current sources and connected by the third resistor, respectively, and the collectors are respectively connected to the first and second transistor side ends of the third capacitor. The emitters are connected to the second and first transistor side ends of the third capacitor via emitter resistors, respectively, and the bases are connected to the first and second output ends, respectively. And outputs the first and second phase signals from both ends of the third capacitor, and the current source based on the phase signal has the emitter connected to the fourth resistor. And the emitter is connected to the third and fourth constant current sources, respectively, and the drive current is caused to flow out from the first and second input terminals by the first and second phase signals. 8 transistors, the emitters are connected by a fifth resistor, the emitters are respectively connected to the fifth and sixth constant current sources, and the first and second output terminals are connected by the second and first phase signals. The ninth and tenth transistors for allowing the drive current to flow out of the circuit.
[0020]
  AlsoThe inventions of claim 5, claim 6 and claim 10Applied to a voltage controlled oscillator circuit, a demodulator circuit using this voltage controlled oscillator circuit, and a signal processing device using this voltage controlled oscillator circuit,This voltage oscillation circuit is a voltage controlled oscillation circuit having a band-pass filter based on active inductance and a feedback circuit that positively feeds back the output signal of the band-pass filter to the band-pass filter, and the band-pass filter includes: The feedback circuit receives first and second input signals by differential input with high impedance, and generates first and second phase signals having a phase difference of 90 degrees with respect to the first and second input signals, respectively. A phase signal generation circuit that performs a driving operation according to the first and second phase signals, and a current source based on a phase signal that causes the driving currents to flow out from the input ends of the second and first input signals, respectively. And the phase signal generation circuit inputs the first and second input signals to a base and emits them through an emitter resistor. First and second transistors connected to each other by a third capacitor, and second and first transistor side ends of the third capacitor are connected to a base, respectively, and an emitter is respectively connected to the first and second transistors. A third current transistor connected to a constant current source and a third resistor, and a collector connected to a first capacitor side end of a third capacitor, respectively; and the first and second transistors A fourth capacitor for connecting the input terminals of the two input signals, and outputting the first and second phase signals from both ends of the third capacitor. Seventh and eighth transistors are connected by a fourth resistor, emitters are connected to the third and fourth constant current sources, respectively, and the drive current is generated in response to the first and second phase signals. Possess The control means controls the drive current by varying an amplification factor of the drive current of the current source based on the phase signal, and the feedback circuit uses termination resistors for the input terminals of the first and second input signals, respectively. Terminate and drive the other input terminal with the input signal of one input terminal, and positively feed back the output signal of the bandpass filter to the bandpass filter.
[0021]
  AlsoThe inventions of claims 11 and 12 areApplying to a signal processing device using a modulation circuit and this demodulation circuit,The demodulating circuit includes a bandpass filter that outputs a frequency-modulated signal after band limiting, and a phase discrimination circuit that processes the frequency-modulated signal based on an output signal of the bandpass filter. A phase signal generation circuit that receives the frequency modulation signal by a differential input with high impedance and generates a differential output phase signal having a phase difference of 90 degrees with respect to the frequency modulation signal, and a phase of the differential output A current source based on a phase signal that causes a driving current corresponding to the signal to flow out from an input end of the frequency modulation signal, and the phase signal generation circuit receives the first and second input signals based on the differential input. First and second transistors that are input to the base and have their emitters connected by a third capacitor via an emitter resistor; and the third capacitor The side ends of the second and first transistors are connected to the base, the emitter is connected to the first and second constant current sources, respectively, and the third resistor is connected, and the collector is connected to the third capacitor. And third and fourth transistors connected to the first and second transistor side ends, and outputs the first and second phase signals from both ends of the third capacitor. 2 input signals are respectively input via drive resistors, the first and second transistor side ends of the drive resistors are connected by a fourth capacitor, and the current source based on the phase signal has an emitter connected to a fourth capacitor. Seventh and eighth transistors that are connected by resistors, have their emitters connected to third and fourth constant current sources, respectively, and generate the drive current in response to the first and second phase signals. A, the control means controls the drive current by a variable amplification factor of the drive current of the current source according to the phase signal.
[0022]
The first and second phase signals, which are held by high impedance and have a phase difference of 90 degrees with respect to the input signals at the first and second input terminals, are generated, and the first and second phase signals are generated by the current source. If the drive currents corresponding to the first and second input ends and the second and first output ends flow out from the first and second input ends and the first and second output ends, respectively. As a result, currents having a phase difference of 90 degrees with respect to the input signal flow, whereby a configuration in which inductances are equally arranged between the input and output terminals can be formed.
[0023]
  ThisAccording to the structure of claim 1, claim 3, and claim 4, the transfer is performed.In the phaser, a ladder-type four-terminal network can be formed by connecting the first and second capacitors and the first and second resistors in a predetermined form between a pair of input and output terminals. An output signal having a phase difference of 90 degrees with respect to the input signal can be output.
[0024]
  AlsoClaims 5, 6, and 10With this configuration, if this band-pass filter is configured using an inductance having a configuration similar to the above-described configuration, and the first and second input signals by differential input are received from the feedback circuit, An oscillation circuit by feedback can be configured. Furthermore, at this time, the oscillation frequency can be varied by controlling the drive current by controlling the drive currents flowing out from the second and first input terminals, respectively. Thereby, various modulation signals can be processed by selectively using the input signal and the phase signal as required.
[0025]
  AlsoAccording to the structure of claim 11 and claim 12,The frequency modulated signal can be processed without using a conventional phase shifter.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.
[0027]
(1) First embodiment
FIG. 1 is a connection diagram showing a phase shifter according to a first embodiment of the present invention. In this embodiment, the phase shifter 40 is applied in place of the phase shifter described above with reference to FIGS. 12 and 14, and is integrated with various signal processing circuits.
[0028]
That is, the phase shifter 40 receives the differential inputs Vin and -Vin from the signal processing circuit in the previous stage at the bases of the transistors Q1 and Q2, respectively. In this input circuit, the description of the DC bias is omitted. The transistors Q1 and Q2 are high-impedance input differential pairs having an emitter-follower circuit configuration, each having a collector connected to the power supply VCC and emitters connected to resistors R13 and R14.
[0029]
Further, in the transistors Q1 and Q2, the other ends of the resistors R13 and R14 are connected by a capacitor C13, and both ends of the capacitor C13 are connected to the collectors of the transistors Q3 and Q4, respectively. These transistors Q3 and Q4 have their emitters connected to current sources 41 and 42, and the emitters of these transistors Q3 and Q4 are connected by a resistor R15. Thus, the transistors Q1 and Q2 hold the input terminals with high impedance, and generate phase signals whose phases are changed by 90 degrees with respect to the input signals Vin and −Vin, respectively, at both ends of the capacitor C13. Here, the capacitance of the capacitor C13 is C1 / 2. The resistors R13 and R14 and the resistor R15 are set to a resistance value R1.
[0030]
Transistors Q1 and Q2 have their bases connected in common to transistors Q5 and Q6 via capacitors C14 and C15, respectively, the collectors of these transistors Q5 and Q6 are connected to the power supply VCC, and the emitters of these transistors Q5 and Q6 are The transistors are connected to the collectors of the transistors Q3 and Q4 via emitter resistors R16 and R17, respectively.
[0031]
Thus, the transistors Q5 and Q6 together with the transistors Q1 and Q2 constitute a high-impedance input differential pair. In the phase shifter 40, capacitors C14 and C15 are connected by the differential pair of these transistors Q1, Q2, Q5, and Q6. The both ends of the capacitors C14 and C15 are respectively assigned to the input / output ends of the two terminals. The capacitances of the capacitors C14 and C15 are C2, and the resistance values of the resistors R16 and R17 are R1 equal to the resistors R13 and R14.
[0032]
Further, in the transistors Q1 and Q2, both ends of the capacitor C13 are connected to the bases of the transistors Q7 and Q8 having current sources 43 and 44 connected to their emitters, respectively, and the emitters of these transistors Q7 and Q8 are connected by a resistor R19. In addition, the transistors Q5 and Q6 are connected to the output terminals, respectively. As a result, the phase shifter 40 is configured to drive one end of the capacitors C14 and C15, which are output ends, in accordance with the phase signals appearing at both ends of the capacitor C13.
[0033]
Similarly, in the transistors Q1 and Q2, both ends of the capacitor C13 are connected to the bases of the transistors Q9 and Q10 having current sources 45 and 46 connected to the emitters, respectively. The transistors Q9 and Q10 have emitters connected by a resistor R20 and collectors connected to the input ends of the transistors Q1 and Q2, respectively. As a result, the phase shifter 40 is configured to drive the other ends of the capacitors C14 and C15, which are the input ends, in accordance with the phase signals appearing at both ends of the capacitor C13. The resistance values of the resistors R19 and R20 are 2R2.
[0034]
Further, in the phase shifter 40, these input terminals and output terminals are connected in a crossed manner by a resistor Re.
[0035]
In the above configuration, the differential inputs Vin and -Vin inputted from the signal processing circuit in the previous stage are inputted to the high-impedance input transistors Q1 and Q2, respectively, and the other end is similarly held at high impedance. It is output to the output terminal via C14 and C15, respectively.
[0036]
When the voltage across the capacitor C13 is set to VL and −VL, respectively, and Kirchhoff's theorem is applied to the transistor C1 side of the capacitor C13, the phase shifter 40 can obtain the following relational expression. Here, i1 is the current of the resistor R13, i2 is the current of the capacitor C13, i3 is the collector current of the transistor Q3, and i4 is the current of the resistor R17. Vout and -Vout are voltages at the output end.
[0037]
[Expression 2]

[0038]
[Equation 3]

[0039]
[Expression 4]

[0040]
[Equation 5]

[0041]
Here, both ends of the capacitor C13 are connected to the bases of the transistors Q3 and Q4, and the emitters of the transistors Q3 and Q4 are connected by the resistor R15, so that the current i3 in the equation (2) is expressed by the following equation. .
[0042]
[Formula 6]

[0043]
By substituting these equations (3) to (6) into equation (2), the following relational expression can be obtained.
[0044]
[Expression 7]

[0045]
Furthermore, if this formula (7) is rearranged, the following relational formula can be obtained.
[0046]
[Equation 8]

[0047]
Here, the bases of the transistors Q9 and Q10 are connected to both ends of the capacitor C13, respectively, and a current iL1 expressed by the following equation is caused to flow out of the bases of the transistors Q2 and Q1 according to the base voltage.
[0048]
[Equation 9]

[0049]
If the equation (8) is substituted into the equation (9), the following relational expression can be obtained.
[0050]
[Expression 10]

[0051]
As a result, when it is assumed that the resistor Re and the capacitors C14 and C15 are not connected, the impedance Z when the transistors Q1 and Q2 are viewed from the signal sources Vin and −Vin, respectively, is expressed by It can be seen that a grounded active inductance Z (= C1, R1, R2) is formed.
[0052]
## EQU11 ##

[0053]
Similarly, the transistors Q7 and Q8 each have a base connected to both ends of the capacitor C13, and in accordance with the base voltage, a current iL2 expressed by the following formula flows out from the output terminal composed of the output voltages -Vout and Vout. It will be.
[0054]
[Expression 12]

[0055]
If the equation (8) is substituted into the equation (12), the following relational expression can be obtained.
[0056]
[Formula 13]

[0057]
Thus, when it is assumed that the resistor Re and the capacitors C14 and C15 are not connected, the impedance Z when the transistors Q5 and Q6 are viewed from the output terminal is expressed by the following equation, and this also causes the input / output terminal to be ungrounded It can be seen that a type active inductance Z (= C1, R1, R2) is formed.
[0058]
[Expression 14]

[0059]
At the input / output end, which is the connection end of the non-grounded active inductance Z (= C1, R1, R2) formed in this way, it is held at a high impedance by the transistors Q1, Q2, Q5, Q6, and has a predetermined impedance. The phase shifter 40 can be represented by the equalization circuit shown in FIG. 2 by being biased by the direct current level and connecting the capacitors C14 and C15 and the resistor Re.
[0060]
As a result, the transfer function T (S) between the input and output is expressed by the following equation, whereby a secondary phase shifter that changes the phase of the output signal by 90 degrees with respect to the input signal can be configured. Here, L1 is SC1, R1, and R2.
[0061]
[Expression 15]

[0062]
According to the above configuration, both ends of the capacitors C14 and C15 are held at high impedance by the two pairs of differential pair transistors Q1 and Q2, Q5 and Q6, respectively, and the input signals Vin, − By inputting Vin, a phase signal having a phase difference of 90 degrees with respect to the input signals Vin and -Vin is generated, and a current is allowed to flow out from the input / output terminals in accordance with the phase signal, whereby non-grounded active inductances are respectively provided. A four-terminal network formed by connecting the capacitors C14 and C15 in parallel can be formed. Accordingly, the phase shifter can be configured by connecting the resistor Re to the rack. At this time, a phase shifter with desired characteristics can be configured without using an integrating circuit as in the case of a biquad filter, whereby the generation of an offset voltage can be prevented. Accordingly, the loss of dynamic range as a whole can be effectively avoided, and the input signal can be processed with a high S / N ratio.
[0063]
Further, since it is not necessary to use an integrating circuit, it can be operated with a low voltage, and the power consumption of the whole can be reduced accordingly.
[0064]
Further, since it can be configured only by NPN type transistors, it is possible to prevent deterioration of frequency characteristics due to the use of PNP type transistors as in the case of a biquad filter, and it can be applied to a demodulation circuit having a high frequency.
[0065]
Furthermore, a phase shifter can be configured with differential input and differential output as a whole, input / output with the signal processing circuit before and after that can be simplified, and SN ratio and stability can be further improved. Can do.
[0066]
Thus, an integrated circuit can be formed, and the chip area can be reduced.
[0067]
(2) Second embodiment
FIG. 3 is a connection diagram illustrating a phase shifter according to the second embodiment. In the phase shifter 49, a drive resistor composed of a resistor Rin is connected to each input terminal, and a termination resistor composed of a resistor Rout is connected to an output terminal.
[0068]
In this case, the equalization circuit can be expressed as shown in FIG. 4, and the transfer function F (S) is expressed by the following equation.
[0069]
[Expression 16]

[0070]
The transfer function F (S) in the equation (16) indicates a phase shifter. When Rin = Rout = R, C2 / Re = C2 / 2R is established, so that a phase shifter is configured by Re = 2Rin. can do.
[0071]
The same effect as that of the first embodiment can be obtained by the configuration shown in FIG. In addition, a group delay characteristic (Group-Delay) can be corrected by inserting a phase shifter into the ladder type transmission network without a DC offset.
[0072]
(3) Third embodiment
FIG. 5 shows a quadrature detection circuit according to the third embodiment of the present invention. For example, an FM modulation signal S51 output from an intermediate frequency circuit is applied to a bandpass filter (BPF) 52.
[0073]
Here, the band pass filter 52 limits the band of the FM modulated signal S51 with the carrier frequency f0 as the center, and outputs a signal having a phase difference of 90 degrees with respect to the carrier signal of the FM modulated signal S51. Thus, a band limited signal S52 having a phase changed according to the frequency of the FM modulated signal S51 is output. The phase discriminating circuit 54 multiplies the FM modulation signal S51 and the band limit signal S52 to output a low frequency component, thereby omitting the phase shifter in the conventional configuration (FIG. 14), and the frequency of the FM modulation signal S51. An FM detection signal S53 having a signal level changed according to the output is output.
[0074]
FIG. 6 is a connection diagram showing the bandpass filter 52. The band pass filter 52 receives the FM modulation signal S51 by differential input from the signal processing circuit in the previous stage through the drive resistors R21 and R22, respectively. Here, the FM modulation signal S51 is indicated by the differential inputs Vin and -Vin. The band pass filter 52 receives the differential inputs Vin and −Vin across the capacitor C21. The capacitor C21 constitutes a parallel resonance capacitance, the capacitance is set to the value Cd / 2, and the resistors R21 and R22 are set to the resistance value Rd.
[0075]
The transistors Q11 and Q12 are high-impedance input differential pairs having an emitter-follower circuit configuration, and form a 90-degree phase shifter together with the transistors Q13 to Q16, resistors R23 to R25, capacitor C23, and current sources 61 and 62. .
[0076]
That is, each of the transistors Q11 and Q12 has a collector connected to the power supply VCC and an emitter connected to the resistors R23 and R24. In the transistors Q11 and Q12, the other ends of the resistors R23 and R24 are connected by a capacitor C23. Further, in the transistors Q11 and Q12, both ends of the capacitor C23 are connected to the collectors of the transistors Q13 and Q14, respectively, current sources 61 and 62 are connected to the emitters of the transistors Q13 and Q14, and the emitters of the transistors Q13 and Q14 are resistors. The connection is made by R25. As a result, the transistors Q11 and Q12 hold the input terminals with high impedance, and generate phase signals that change in phase by 90 degrees with respect to the input signals Vin and -Vin, at both ends of the capacitor C23. Here, the capacitance of the capacitor C23 is C0 / 2. The resistors R23 and R24 are set to a resistance value R0.
[0077]
Transistors Q11 and Q12 are connected to the bases of transistors Q15 and Q16 having current sources 63 and 64 connected to their emitters, respectively, and both ends of capacitor C23 are connected. The emitters of these transistors Q15 and Q16 are connected to the other transistors Q12 and Q12. The transistors Q13 and Q14 connected to Q11 are connected to the bases.
[0078]
The resistor R25 connecting the emitters of the transistors Q13 and Q14 is set to a resistance value 2R0 that is twice the resistance value of the resistors R23 and R24.
[0079]
Transistors Q17 and Q18 have their emitters grounded by current sources 65 and 66, respectively, and are connected by a resistor R26. Further, the transistors Q17 and Q18 connect the emitters of the transistors Q15 and Q16 to the base, respectively, and connect the collectors to the bases of the transistors Q11 and Q12 via the current variable circuit 68. Here, the resistor R26 is set to a resistance value 2R2.
[0080]
The variable current circuit 68 multiplies the collector currents of the transistors Q17 and Q18 by K and causes them to flow out from the input terminal. As a result, the transistors Q17 and Q18 drive the input terminal according to the phase signal formed by the terminal voltage of the capacitor C23 under the control of the current variable circuit 68.
[0081]
In the configuration of FIG. 6, the FM modulation signal S51 is input as differential inputs Vin and -Vin to high impedance input transistors Q11 and Q12 via resistors R21 and R22.
[0082]
Here, when the base voltages of the transistors Q11 and Q12 are set to VB and −VB, the voltage across the capacitor C23 is set to VL and −VL, respectively, and Kirchhoff's theorem is applied on the transistor Q11 side of the capacitor C23, the bandpass filter 52 The following relational expression can be obtained. Here, i5 is the current of the resistor R23, i6 is the current of the capacitor C23, and i7 is the collector current of the transistor Q14.
[0083]
[Expression 17]

[0084]
[Formula 18]

[0085]
[Equation 19]

[0086]
Here, both ends of the capacitor C23 are connected to the bases of the transistors Q15 and Q16, and the emitters of these transistors Q15 and Q16 are connected to the bases of the transistors Q14 and Q13 connected to the other transistors Q12 and Q11. Therefore, the current i7 in the equation (17) is expressed by the following equation.
[0087]
[Expression 20]

[0088]
From these, the following relational expression can be obtained.
[0089]
[Expression 21]

[0090]
Further, if this equation (21) is rearranged, the following relational equation can be obtained. As a result, in the voltages VL and -VL across the capacitor C23, 90 degrees obtained by integrating the base inputs of the transistors Q11 and Q12. It can be seen that a phase component appears. That is, phase signals having a phase change of 90 degrees with respect to the input signals Vin and -Vin appear at both ends of the capacitor C23.
[0091]
[Expression 22]

[0092]
Here, the transistors Q17 and Q18 connect the emitters of the transistors Q15 and Q16 to the base, respectively, and according to the base voltage, the K times value of the current iL expressed by the following equation flows out from both ends of the resistors R21 and R22. I will let you.
[0093]
[Expression 23]

[0094]
If the equation (22) is substituted into the equation (23), the following relational expression can be obtained.
[0095]
[Expression 24]

[0096]
As a result, as shown in FIG. 7, it can be seen that a non-grounded active inductance Z (= K · C0 · R0 · R2) is connected to both ends of the resistors R11 and R12. Accordingly, the following relational expression can be obtained using the resistance value Rd of the resistors R21 and R22 and the capacitance Cd / 2 of the capacitor C21.
[0097]
[Expression 25]

[0098]
As a result, it can be seen that the terminal voltages VB and -VB at the output terminal connected to the bases of the transistors Q11 and Q12 are bandpass outputs of the signal sources Vin and -Vin. The impedance Z1 (FIG. 7) viewed from the signal sources Vin and -Vin is expressed by the following equation.
[0099]
[Equation 26]

[0100]
If these are arranged, the following relational expression can be obtained, and it can be seen that a low-pass output can be obtained by the both-ends output of the capacitor C23.
[0101]
[Expression 27]

[0102]
Further, from the first-order terms of the denominators of the equations (25) and (27), f0 and Q of the bandpass filter 52 can be expressed by the following equations.
[0103]
[Expression 28]

[0104]
[Expression 29]

[0105]
Thus, the current amplification factor K in the current variable circuit 68 can be varied to adjust the center frequencies f0 and Q. The current amplification factor K is adjusted to change the center frequency f0 of the bandpass filter 52 to the carrier frequency of the FM modulation signal S51. An output signal whose phase is changed according to the frequency displacement of the FM modulation signal S51 with respect to the reference signal synchronized with the carrier signal by a phase difference of 90 degrees from the band pass filter 52. S52 can be obtained.
[0106]
Therefore, the FM detection signal S53 can be obtained by multiplying the FM modulation signal S51 by the phase discrimination circuit 54 by this output signal S52.
[0107]
According to the configuration shown in FIG. 5, the FM modulation signal S51 (input signals Vin and −Vin) is input to the differential pair transistors Q11 and Q12 with a high impedance input, and the phase changes by 90 degrees with respect to the FM modulation signal S51. A non-grounded active inductance can be formed by generating a phase signal thus generated and causing the current iL to flow out from the input signals Vin and -Vin in accordance with the phase signal.
[0108]
Thus, the FM modulation signal S51 can be processed without using a phase shifter by band-limiting the FM modulation signal S51 by the bandpass filter using the active inductance and supplying the FM modulation signal S51 to the phase discrimination circuit 54. An FM detection circuit suitable for integration can be obtained.
[0109]
That is, since the inductance can be taken into the IC circuit, an element that requires adjustment of the inductance or the like is not necessary, so that an integrated circuit can be formed with a simple configuration, and the time required for adjustment can be shortened.
[0110]
Especially when used in audio detectors and AFC detectors such as television receivers and radio receivers, it is possible to improve performance by improving characteristic deterioration due to variations, and simplifying the overall configuration, The substrate area can be reduced.
[0111]
Further, the occurrence of an offset voltage can be prevented, and the loss of dynamic range as a whole can be effectively avoided, and the input signal can be processed with a high S / N ratio. Further, since it is not necessary to use an integrating circuit, it can be operated with a low voltage, and the power consumption of the whole can be reduced accordingly.
[0112]
Furthermore, since it can be configured only by NPN type transistors, it is possible to prevent the deterioration of frequency characteristics due to the use of PNP type transistors as in the case of a biquad filter. A high Q can be easily obtained, and furthermore, a filter can be constituted by a differential input and a differential output as a whole, and input / output with the signal processing circuit before and after that can be simplified.
[0113]
(4) Fourth embodiment
FIG. 8 is a block diagram showing an AM synchronous detection circuit according to the fourth embodiment of the present invention. The AM synchronous detection circuit 70 is applied to a television receiver, a radio receiver, or the like. The AM synchronous detection circuit 70 supplies, for example, an AM modulation signal S71 output from an intermediate frequency circuit to a multiplier 72, and multiplies the output signal S72 of a voltage controlled oscillation circuit (VCO) 73 here. The low-pass filter 74 band-limits and outputs the output signal of the multiplier 72, and the voltage-controlled oscillation circuit 73 receives the output signal of the low-pass filter 74 as the control signal VC, and sets the frequencies of the output signals S72 and S73. Variable. As a result, the voltage-controlled oscillation circuit 73 forms a PLL circuit together with the multiplier 72 and the low-pass filter 74, and outputs signals S72 and S73 that are phase-synchronized with the AM modulation signal S71 by a phase difference of 90 degrees and 0 degrees, respectively. Is generated.
[0114]
The multiplier 76 multiplies the output signal S73 and the AM modulation signal S71 to output an AM detection signal S74 obtained by envelope detection of the AM modulation signal S71.
[0115]
FIG. 9 is a connection diagram showing the voltage controlled oscillation circuit 73. In this voltage-controlled oscillation circuit 73, the same configuration as the band-pass filter 52 described above with reference to FIG.
[0116]
That is, as shown in FIG. 10, the voltage-controlled oscillation circuit 73 includes a bandpass filter 80 based on active inductance and a feedback circuit 81 that feeds back an output signal of the bandpass filter 80.
[0117]
Here, in the band-pass filter 80, both ends of the capacitor C21 are set to the first oscillation output terminal by the differential output, and both ends of the capacitor C23 are the second different in phase by 90 degrees with respect to the first oscillation output terminal. Is set to the oscillation output terminal. The band pass filter 80 is configured in the same manner as the band pass filter 52 described above with reference to FIG. 6 except that the setting of the output terminal and the current variable circuit 82 are different. The current variable circuit 82 varies the current amplification factor K according to the control signal VC, and thereby varies the resonance frequency f0 of the bandpass filter 80.
[0118]
The feedback circuit 81 connects the input end of the bandpass filter 80, which is also the first oscillation output end, to the power supply line VCC via the drive resistors R21 and R22, respectively, and this input end is connected to the drive resistors R21 and R22. Terminate by resistance value. Further, the feedback circuit 81 drives the other output end by the oscillation output output from one of the first oscillation output ends, and thereby the output signal of the band pass filter 80 is converted to the band pass filter. Return positively to 80.
[0119]
That is, in the feedback circuit 81, the transistors Q31 and Q32 constitute an emitter follower circuit having current sources 83 and 84 as emitters, respectively, and receive the output signal of the bandpass filter 80 from the first oscillation output terminal as a base. The output is output to transistors Q33 and Q34. These transistors Q33 and Q34 constitute a differential pair, have current sources 85 and 86 as emitters, respectively, and the emitters are connected by a resistor R31. Further, the transistors Q33 and Q34 feed back the collector output to the input terminal opposite to the input terminal corresponding to the base input.
[0120]
Here, the feedback amount in the feedback circuit 81 is set to a sufficient feedback amount to continuously output the oscillation output from the band-pass filter 80 in a stable manner.
[0121]
Thus, the AM synchronous detection circuit 70 outputs the second oscillation output (VL) of the bandpass filter 80 to the multiplier 72 and outputs the first oscillation output (VB) to the multiplier 76. The AM modulation signal S71 is demodulated. At this time, the first and second oscillation outputs are input to a multiplier as differential outputs, and are integrated into an integrated circuit by a differential pair as a whole.
[0122]
According to the configuration shown in FIG. 8, a voltage-controlled oscillation circuit is configured by a band-pass filter based on active inductance and a feedback circuit that positively feeds back the output signal of the band-pass filter. A band-pass filter is configured to generate a phase signal with a phase difference of 90 degrees by receiving an input signal from the input with high impedance, changing the current amplification factor, and allowing the drive current corresponding to this phase signal to flow out from the input end. By doing so, it is possible to obtain a voltage-controlled oscillation circuit and an AM detection circuit suitable for integration.
[0123]
That is, it is possible to process an AM modulated signal without using a phase shifter, so that an integrated circuit can be formed with a simple configuration, and the time required for adjustment can be shortened. Furthermore, it can be used in audio detectors and AFC detectors such as television receivers and radio receivers to improve performance by improving characteristic deterioration due to variations, and simplifying the overall configuration. The substrate area can be reduced.
[0124]
Further, the occurrence of an offset voltage can be prevented, and the loss of dynamic range as a whole can be effectively avoided, and a video signal or the like can be processed with a high SN ratio. Further, since it is not necessary to use an integrating circuit, it can be operated with a low voltage, and the power consumption of the whole can be reduced accordingly.
[0125]
Furthermore, since it can be configured only by NPN type transistors, it is possible to prevent deterioration of frequency characteristics due to the use of PNP type transistors as in the case of using a phase shifter by a biquad filter. Further, a high Q can be easily obtained, and further, a filter can be constituted by a differential input and a differential output as a whole, and input / output with the signal processing circuit before and after that can be simplified.
[0126]
(5) Fifth embodiment
FIG. 11 is a block diagram showing a QPSK demodulation circuit applied to a mobile communication device such as a mobile phone. The QPSK demodulation circuit 90 supplies a QPSK modulation signal S91 output from the intermediate frequency circuit to the multiplier 92, where it is multiplied by the second oscillation output VL of the voltage controlled oscillation circuit 73. The low-pass filter 94 band-limits the output signal of the multiplier 92 and outputs it. The voltage-controlled oscillation circuit 73 inputs the output signal of the low-pass filter 94 as the control signal VC. Thus, the multiplier 92, the voltage controlled oscillation circuit 73, and the low-pass filter 94 constitute a PLL circuit, and the output signal VB that is phase-synchronized with the carrier wave S91 of the QPSK modulation signal by the phase difference of 0 degree and 90 degrees, respectively. Generate VL.
[0127]
The adders 96 and 97 perform arithmetic processing on these two output signals VB and VL, thereby generating output signals φ45 and φ135 that are phase-synchronized with the carrier wave S91 of the QPSK modulation signal by a phase difference of 45 degrees and 135 degrees, respectively. Generate.
[0128]
The multiplier 98 multiplies the output signal φ45 and the QPSK modulation signal S91 and outputs a low frequency component, thereby outputting a Q signal SQ obtained by demodulating the QPSK modulation signal S91 with reference to the Q axis. The multiplier 99 multiplies the output signal φ135 and the QPSK modulation signal S91 to output a low frequency component, thereby outputting an I signal SI obtained by demodulating the QPSK modulation signal S91 with respect to the I axis.
[0129]
According to the configuration shown in FIG. 11, the voltage controlled oscillation circuit described above with reference to FIG. 9 is applied to the QPSK demodulation circuit 90, and the output signals VB and VL having different phases by 90 degrees are arithmetically processed to obtain 45 degrees and 135 degrees, respectively. By generating the output signals φ45 and φ135 based on the phase difference, it is possible to demodulate the QPSK modulation signal without using a phase shifter, and thereby, a voltage control type oscillation circuit suitable for integration into an integrated circuit, and this voltage control type A demodulation circuit using the oscillation circuit can be obtained.
[0130]
(6) Other embodiments
In the fifth embodiment described above, the case of demodulating a QPSK modulated signal has been described. However, the present invention is not limited to this, and when demodulating a multilevel PSK modulated signal, the phase modulated signal is demodulated. It can also be widely applied to.
[0131]
In the above-described embodiments, the case where the amplitude modulation signal, the frequency modulation signal, and the phase modulation signal are demodulated has been described. However, the present invention is not limited to this, and various modulation signals such as amplitude phase modulation are processed. Can be widely applied to cases.
[0132]
In the above-described embodiments, the case where the demodulation circuit is configured by the voltage-controlled oscillation circuit has been described. However, the present invention is not limited to this, and can be widely applied to various oscillation circuits such as an FM sound source. it can.
[0133]
【The invention's effect】
As described above, according to the present invention, the input terminal or the like is held with high impedance, and a phase signal having a phase difference of 90 degrees with respect to the input signal is generated, and the drive currents corresponding to the phase signal are respectively obtained from the input signal. By making it flow out, it is possible to obtain a phase shifter, a voltage-controlled oscillation circuit, a demodulation circuit, and a signal processing device using these that are suitable for integrated circuits.
[Brief description of the drawings]
FIG. 1 is a connection diagram showing a phase shifter according to a first embodiment of the present invention.
FIG. 2 is a connection diagram showing an equalization circuit of the phase shifter of FIG. 1;
FIG. 3 is a connection diagram showing a phase shifter according to a second embodiment of the present invention.
4 is a connection diagram showing an equalization circuit of the phase shifter of FIG. 3;
FIG. 5 is a block diagram showing an FM detection circuit according to a third embodiment of the present invention.
6 is a connection diagram showing a band-pass filter applied to the FM detection circuit of FIG. 5. FIG.
7 is a connection diagram showing an equalization circuit of the bandpass filter of FIG. 6;
FIG. 8 is a block diagram showing an AM detection circuit according to a fourth embodiment of the present invention.
9 is a connection diagram showing a voltage-controlled oscillation circuit applied to the AM detection circuit of FIG. 8. FIG.
10 is a block diagram of the voltage controlled oscillator circuit of FIG. 9. FIG.
FIG. 11 is a block diagram showing a QPSK demodulation circuit according to a fifth embodiment of the present invention.
FIG. 12 is a block diagram showing a conventional AM synchronous detection circuit.
FIG. 13 is a block diagram showing a conventional QPSK demodulation circuit.
FIG. 14 is a block diagram showing a conventional FM detection circuit.
FIG. 15 is a block diagram showing a phase shifter using a biquad filter.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,70 ... AM synchronous detection circuit 2, 6, 12, 16, 18 ... Multiplier 3, 73 ... Voltage control type oscillation circuit 4, 14, 74, 94 ... Low-pass filter 5, 15 , 17, 23, 30, 40, 49... Phase shifter, 11, 90... QPSK demodulation circuit, 21, 50... FM detection circuit, 22, 52, 80. Circuit, L, L1 ... Inductance, Q1 to Q34 ... Transistor, R13 to R31, Re, Rin, Rout ... Resistor, C1 to C23 ... Capacitor, 68, 82 ... Current variable circuit, 81 ... Feedback circuit

Claims (12)

A first capacitor connected to the first input end and the first output end;
A second capacitor connected to the second input end and the second output end;
A first resistor connected to the first input end and the second output end;
A second resistor connected to the second input terminal and the first output terminal;
Each terminal of the first and second capacitors is held by high impedance to generate first and second phase signals that are 90 degrees out of phase with the input signals at the first and second input terminals. A phase signal generation circuit;
A drive current corresponding to the first and second phase signals, together to flow out from each of the second and first input terminal, and a current source in accordance with the phase signal to flow out from the second and first output Prepared ,
The phase signal generation circuit includes:
A first and a second transistor having a base connected to the first and second input terminals, respectively, and an emitter connected by a third capacitor via an emitter resistor;
The second capacitor and the first transistor side end of the third capacitor are connected to the base, the emitter is connected to the first and second constant current sources, respectively, and the third resistor is connected, and the collector is connected to the third capacitor. Third and fourth transistors connected to the first and second transistor side ends of a third capacitor;
Fifth and sixth transistors having emitters connected to the second and first transistor side ends of the third capacitor through emitter resistors, respectively, and bases connected to the first and second output ends, respectively. And
Outputting the first and second phase signals from both ends of the third capacitor;
The current source by the phase signal is:
The emitter is connected by a fourth resistor, the emitter is connected to a third and a fourth constant current source, respectively, and the drive current is supplied from the first and second input terminals by the first and second phase signals. Seventh and eighth transistors to be drained;
The emitter is connected by a fifth resistor, the emitter is connected to the fifth and sixth constant current sources, respectively, and the drive current is supplied from the first and second output terminals by the second and first phase signals. 9th and 10th transistors to be discharged
Phase shifter, wherein a call. A drive resistor at the first and second input ends;
The phase shifter according to claim 1, further comprising a terminating resistor at the first and second output terminals. In a demodulation circuit that processes an input signal by a phase shifter and demodulates the input signal,
The phase shifter is
A demodulator circuit according to claim 1 , wherein the demodulator is a phase shifter according to claim 1 . In a signal processing apparatus that processes a desired signal by a phase shifter,
The phase shifter is
3. A signal processing apparatus according to claim 1 , wherein the signal shifter is the phase shifter according to claim 1 . A voltage-controlled oscillation circuit including a band-pass filter based on active inductance and a feedback circuit that positively feeds back an output signal of the band-pass filter to the band-pass filter;
The bandpass filter is
The feedback circuit receives first and second input signals by differential input with high impedance, and generates first and second phase signals having a phase difference of 90 degrees with respect to the first and second input signals, respectively. A phase signal generation circuit that
A current source based on a phase signal that causes drive currents corresponding to the first and second phase signals to flow out from the input ends of the second and first input signals , respectively;
Have a control means for controlling the driving current,
The phase signal generation circuit includes:
First and second transistors that receive the first and second input signals at a base and connect the emitter with a third capacitor via an emitter resistor;
The second capacitor and the first transistor side end of the third capacitor are connected to the base, the emitter is connected to the first and second constant current sources, respectively, and the third resistor is connected, and the collector is connected to the third capacitor. Third and fourth transistors connected to the first and second transistor side ends of a third capacitor ;
A fourth capacitor connecting the input ends of the first and second input signals;
Outputting the first and second phase signals from both ends of the third capacitor;
The current source by the phase signal is:
An emitter is connected by a fourth resistor, an emitter is connected to the third and fourth constant current sources, respectively, and seventh and eighth currents are generated according to the first and second phase signals. Having a transistor,
The control means includes
Controlling the drive current by varying the amplification factor of the drive current of the current source by the phase signal ;
The feedback circuit is
The input terminals of the first and second input signals are each terminated with a termination resistor, the other input terminal is driven by the input signal of one input terminal, and the output signal of the bandpass filter is sent to the bandpass filter. A voltage-controlled oscillation circuit characterized by positive feedback . 6. A demodulating circuit , wherein a carrier wave is reproduced by the voltage controlled oscillation circuit according to claim 5, and a desired modulation signal is demodulated by the carrier wave . The demodulation according to claim 6, wherein the modulation signal is demodulated based on the first and / or second input signal and / or based on the first and / or second phase signal. circuit. The modulated signal is
The demodulation circuit according to claim 7, wherein the demodulation circuit is an amplitude modulation signal. Processing the input signal and the phase signal to generate a reference signal having a desired phase difference with respect to the input signal;
The demodulation circuit according to claim 6, wherein the phase modulation signal is demodulated with reference to the reference signal. That having a voltage controlled oscillator circuit according to claim 5
Signal processing apparatus according to claim and this. In a demodulation circuit that demodulates a frequency modulation signal,
A bandpass filter for band-limiting and outputting the frequency modulation signal;
A phase discrimination circuit that processes the frequency modulation signal with reference to the output signal of the bandpass filter;
The bandpass filter is
A phase signal generation circuit which receives the frequency modulation signal by a differential input with high impedance and generates a phase signal of a differential output having a phase difference of 90 degrees with respect to the frequency modulation signal;
A current source by a phase signal that causes a drive current corresponding to the phase signal of the differential output to flow out from an input end of the frequency modulation signal,
The phase signal generation circuit includes:
First and second transistors that input the first and second input signals by the differential input to a base and connect an emitter with a third capacitor via an emitter resistor;
The second capacitor and the first transistor side end of the third capacitor are connected to the base, the emitter is connected to the first and second constant current sources, respectively, and the third resistor is connected, and the collector is connected to the third capacitor. A third capacitor connected to the first and second transistor side ends of a third capacitor; and
Outputting the first and second phase signals from both ends of the third capacitor;
The first and second input signals are respectively input via drive resistors;
The first and second transistor side ends of the drive resistor are connected by a fourth capacitor,
The current source by the phase signal is:
An emitter is connected by a fourth resistor, an emitter is connected to the third and fourth constant current sources, respectively, and seventh and eighth currents are generated according to the first and second phase signals. Having a transistor,
The control means includes
A demodulation circuit, wherein the drive current is controlled by varying an amplification factor of the drive current of the current source based on the phase signal . A signal processing apparatus that demodulates a frequency modulation signal by the demodulation circuit according to claim 11 .

Images