JP4069600B2 - Main and rear integrated protective relay - Google Patents
Main and rear integrated protective relay Download PDFInfo
- Publication number
- JP4069600B2 JP4069600B2 JP2001257981A JP2001257981A JP4069600B2 JP 4069600 B2 JP4069600 B2 JP 4069600B2 JP 2001257981 A JP2001257981 A JP 2001257981A JP 2001257981 A JP2001257981 A JP 2001257981A JP 4069600 B2 JP4069600 B2 JP 4069600B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- sampling
- slave station
- common
- common clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Emergency Protection Circuit Devices (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電力系統で用いられるデジタル形の主後一体形保護継電装置に関し、詳しくは親局で形成されるデータサンプリングの共通クロックが消失,復旧したときの各子局でのサンプリングクロックの処理に関する。
【0002】
【従来の技術】
従来、この種の保護継電装置として、デジタル形の主後一体形PCM光電流差動保護継電装置(以下電流差動保護継電装置という)がある。
【0003】
この電流差動保護継電装置は、図5に示すように、電力系統1の変電所等の各電気所に親局2及び各子局3を設け、各局2,3を局間の往復伝送路4により接続して形成される。
【0004】
なお、図5においては、子局3を#1,#2,#3の3台とし、#3の子局3が端末の折返しの子局を形成する。
【0005】
また、各往復伝送路4は、PCM光通信の下り伝送線4a,上り伝送線4bからなる。
さらに、図中の5は各局2,3の系統電流計測用の計器用変流器である。
【0006】
ところで、電力系統1の事故(系統事故)に対する主保護は、親局2の電流差動のデジタルリレー演算で行われ、その際、親局2がサンプリングした系統電流と各子局3がサンプリングした系統電流との差から、親局2が系統事故を監視検出する。
【0007】
また、主保護のバックアップ用の後備保護は、例えば各局2,3の方向距離継電器のデジタルリレー演算により、各局2,3毎に個別に行われ、その際、各局2,3はそれぞれの系統電流のサンプリングデータから系統事故を監視検出する。
【0008】
そして、主保護及び後備保護のデータサンプリングを、例えば系統基本波の電気角30°毎に行うため、親局2は、系統電源に同期した720Hz(系統基本波周波数60Hz),又は600Hz(系統基本波周波数50Hz)の共通クロックを形成し、このクロックを、自局の系統電流のデータサンプリングに用いるとともに、PCM光信号に変換し、下り伝送線4bを介して各子局3に順に伝送する。
【0009】
このとき、親局2及び各子局3においては、コストダウン等を図るため、通常、図6の子局3の構成に示すように、主保護の処理と後備保護の処理とが1つのCPU基板6で行われ、この場合、クロック線7及びA/D変換回路8も1系統しか設けられない。
【0010】
なお、図6の9は光/電気の変換回路であり、下り伝送線4aを介して入力された共通クロックのPCM光信号は、電気信号に変換されてクロック線7に出力される。
【0011】
また、図6の10,11はCPU基板6の主保護処理部,後備保護処理部であり、A/D変換回路8及び両処理部10,11は、実際には、CPU基板6のCPU(図示せず)の演算処理により、ソフトウェアで形成される。
【0012】
そして、親局2は、自局で形成した共通クロックをサンプリングクロックとし、このクロックに同期したサンプリング信号により、自局の変流器5の系統電流計測情報をサンプリングしてA/D変換し、各子局3は、受信した共通クロック(受信クロック)をサンプリングクロックとし、このクロックに同期したサンプリング信号により、それぞれの変流器5の系統電流計測情報をサンプリングしてA/D変換する。
【0013】
さらに、各子局3は、主保護の処理に基づき、それぞれのサンプリングデータを、#3の折返しの子局3からの上り伝送線4bを介した順送りで親局2に送る。
【0014】
そして、親局2は、前記の電流差動のデジタルリレー演算により、自局のサンプリングデータと、各子局3のサンプリングデータとの差を演算し、その差の大小から系統事故を監視検出する。
【0015】
また、親局2及び各子局3は、例えば前記の方向距離継電器のデジタルリレー演算により、それぞれのサンプリングデータの変化から系統事故を個別に監視検出する。
【0016】
なお、各局2,3は、実際には、前記のサンプリング信号により、系統電圧の計測情報もサンプリングし、そのデータを方向距離継電器のデジタルリレー演算等に用いる。
【0017】
【発明が解決しようとする課題】
前記従来の電流差動保護継電器の場合、例えば図5に破線×印で示すように往復伝送路4の下り伝送線4aが切れたり、外来ノイズの影響を受けたりして、各子局3が共通クロックを受信しなくなり、各子局3の共通クロックが消失すると、各子局3のデータサンプリングが行えなくなる。
【0018】
なお、例えば図5の#2の子局3等の途中の子局3の外部クロックが消失したときは、それ以降の各子局3も共通クロックを受信することができず、それらの子局3のデータサンプリングが全て行えなくなる。
【0019】
そして、系統電流の計測情報等のデータサンプリングが行えなくなると、それらの子局3では、主保護だけでなく、個別の後備保護も行えなくなり、主保護が行えなくなったときのバックアップ保護が図られない事態が発生する問題点がある。
【0020】
そして、各局2,3間の信号伝送に、PCM光通信の代わりに、電気信号通信を用いる電流差動保護継電器についても、前記と同様の問題点がある。
【0021】
ところで、これらの問題点を解消するため、各子局3により、共通クロックの消失時、720Hz又は600Hzの内部クロックを発生してサンプリングクロックを内部クロックに切換え、系統電流等の計測情報のサンプリングを内部クロックによって継続し、各子局3の後備保護を確保することが考えられる。
【0022】
しかし、内部クロックは共通クロックに非同期であるため、とくに、消失した共通クロックが復旧したときに、サンプリングクロックを内部クロックから共通クロックに切換えて戻すと、内部クロックと共通クロックとのタイミングずれに基づき、各子局3のサンプリングのタイミング誤差が生じ、この誤差により、主保護に切換わる前に、各子局3の後備保護の誤動作が発生する。
【0023】
すなわち、図7の(a)に示す共通クロック(受信クロック)Kaが消失し、同図の(b)のサンプリングクロックSkが、同図の(c)の内部クロックKbに切換わった後、同図の時刻t1に共通クロックKaが復旧し、時刻t2にサンプリングクロックSkが共通クロックKaに切換えられて戻されたとする。
【0024】
このとき、クロックKa,Kbが共に系統基本波に同期した電気角30°の周波数で発生していても、それらの位相のずれに基づき、図7の(b)に示すように、時刻t2 前後のサンプリングクロックSkの発生間隔Txは、電気角0°〜60°の範囲の適当な間隔に変動し、60°のときはサンプリングクロックSkが欠落する。
【0025】
そして、サンプリングクロックSkの変動に基づく系統電流計測情報のサンプリングのタイミングずれにより、主保護に切換わる前の後備保護のデジタルリレー演算の結果が異常変化し、後備保護の誤動作が生じる。
【0026】
この誤動作を回避するため、消失した共通クロックKaが復旧したときに、各子局3の後備保護を、装置全体の主保護が復帰するまで禁止すると、共通クロックKaの復旧から装置全体の主保護が復帰するまで、いわゆる無保護状態になる。
【0027】
本発明は、この種の主後一体形保護継電装置において、子局の共通クロック(受信クロック)が消失したときに、その子局の内部クロックによって計測情報のサンプリングを継続して子局の後備保護を確保し、かつ、共通クロックの復旧時、共通クロックと内部クロックのずれの影響なく、サンプリングクロックを共通クロックに戻せるようにして各子局の後備保護の誤動作を防止し、装置全体の主保護が復帰するまで各子局が、誤動作なく、後備保護を行えるようにすることを課題とする。
【0028】
【課題を解決するための手段】
前記の課題を解決するために、本発明の主後一体形保護継電装置は、各子局に、
共通クロック(受信クロック)の周波数の内部クロックを形成する自走発振器と
共通クロックの消滅時、サンプリングクロックを共通クロックから内部クロックに切換えて計測情報のサンプリングを継続する手段と、
共通クロックの復旧時、内部クロックの発生間隔を系統事故の誤検出が生じない一定長だけ長方向又は短方向に可変し、サンプリングクロックを初期補正する手段と
サンプリングクロックの初期補正後、共通クロックと内部クロックの発生タイミングのずれが所定範囲内になったときに、サンプリングクロックを内部クロックから共通クロックに切り換えて戻す手段とを備える。
【0029】
したがって、各子局のサンプリングクロックが、共通クロック(受信クロック)の消失により、それぞれの自走発振器で形成した内部クロックに切換わった後、共通クロックが復旧すると、内部クロックの発生間隔が一定間隔だけ長方向又は短方向に変化し、サンプリングクロックが内部クロックの周波数から少しずれた周波数に初期補正される。
【0030】
このとき、共通クロックと内部クロックの周波数に差があると、その差に応じて、両クロックの発生タイミングのずれの程度が、クロック発生毎に変化する。
【0031】
そして、サンプリングクロックの初期補正後、何度目かの共通クロック,内部クロックが所定範囲内のタイミングずれでほぼ同時に発生すると、サンプリングクロックが内部クロックから共通クロックに戻される。
【0032】
そのため、サンプリングクロックが共通クロックに戻されても、その前後のサンプリングクロックの変動が少なく、従来のような各子局の後備保護の誤動作は発生せず、装置全体の主保護が復帰するまで各子局に誤動作なく後備保護を行わせることができる。
【0033】
【発明の実施の形態】
本発明の実施の1形態につき、図1〜図4を参照して説明する。
この形態においては、図5の従来装置と同様の主後一体形PCM光電流差動保護継電装置に適用する。
【0034】
この場合、図1に示すように、図5の各子局3の代わりに、図2の構成の各子局12を設けて保護継電装置が形成される。
【0035】
そして、各子局12は、そのCPU基板13に、A/D変換回路8,主保護処理部10,後備保護処理部11の他、クロック線7の途中に挿入されたクロック切換部14,自走発振器15及びクロック制御部16を有し、これらは、実際には、CPUのソフトウェア処理で形成される。
【0036】
また、図6の従来の変換回路9の代わりに、この変換回路9に、共通クロック(受信クロック)KA の有受信/無受信(消失)を検出する機能を付加した光/電気の変換回路17が設けられる。
【0037】
なお、切換部14及び制御部16により、共通クロックの消滅時、サンプリングクロックSKを共通クロックKAから発振器15の内部クロックKBに切換えて計測情報のサンプリングを継続する手段が形成される。
【0038】
また、変換回路17の前記検出機能及び制御部16により、共通クロックKA の復旧時、内部クロックKB の発生間隔を系統事故の誤検出が生じない一定間隔だけ長方向又は短方向に可変し、サンプリングクロックSKを初期補正する手段が形成される。
【0039】
さらに、切換部14,制御部16により、サンプリングクロックSKの初期補正後、共通クロックKAと内部クロックKBの発生タイミングのずれが所定範囲内になったときに、サンプリングクロックSKを内部クロックKBから共通クロックKAに切換えて戻す手段が形成される。
【0040】
そして、親局2から下り伝送線4aを介して変換回路17に共通クロックKA の光信号が送られ、変換回路17の有受信/無受信の信号Fが有受信レベルになる通常時は、制御部16が切換部14を共通クロックKAの選択に制御する。
【0041】
このとき、変換回路17の共通クロックKA が、切換部14を介して、サンプリングクロックSKとしてA/D変換回路8に伝送され、この変換回路8が系統電流を共通クロックKA に同期したサンプリング信号により、系統基本波の電気角30°の間隔でサンプリングしてA/D変換し、このA/D変換で形成されたサンプリングデータが処理部10,11に共有される。
【0042】
つぎに、往復伝送路4の切断等の何らかの伝送異常が発生し、各子局12が共通クロックKAを受信しなくなり、各子局12の共通クロックKAが消失すると、変換回路17の信号Fが無受信レベルに反転し、このレベル反転に基づき、制御部16が自走発振器15を起動する。
【0043】
この起動により、自走発振器15は設定された例えば720Hz又は600Hzで発振して直ちに外部クロックKAの周波数の内部クロックKBを発生する。
【0044】
また、制御部16が切換部14に切換指令SWを出力し、切換部14を内部クロックKBの選択に切換える。
【0045】
したがって、外部クロックKA の消失時は、サンプリングクロックSKが外部クロックKAから内部クロックKBに切換わってA/D変換回路8のデータサンプリングが継続される。
【0046】
そして、サンプリングクロックSKが内部クロックKB に切換わった後、その子局12が主保護から後備保護に切換わる。
【0047】
つぎに、この後備保護の間に、子局12が共通クロックKA を再び受信し、子局12の共通クロックKA が復旧すると、変換回路17の信号Fが有受信レベルに反転し、制御部16が図3のサンプリングクロック復旧処理を実行し、そのステップS1からステップS2に移行する。
【0048】
そして、サンプリングクロックSKの発生間隔を3°程度ずらしても後備保護の誤動作が生じないことから、この形態においては、共通クロックKA の復旧時、制御部16が内部クロックKB の発生間隔を約3°長くして30°から33°に長方向に可変し、サンプリングクロックSKを初期補正する。
【0049】
すなわち、ステップS2 において、制御部16は発振器15の発振周波数を、720Hz(電気角30°)から約660Hz(電気角33°)に可変し、サンプリングクロックSKの発生間隔を電気角33°に初期補正する。
【0050】
そして、ステップS3,S4のループにより、内部クロックKA (サンプリングクロックSK)の発生タイミングと共通クロックKA の発生タイミングとのずれを検出し、検出したずれが3°未満の所定範囲内になって内部クロックKA と共通クロックKBとがほぼ同時に発生したか否かを監視する。
【0051】
このとき、共通クロックKAが電気角30°であれば、共通クロックKAと内部クロックKB の発生間隔に3°のずれがあり、このずれに基づき、共通クロックKAと内部クロックKBの発生タイミングの差は、クロックKA,KBを1回発生する毎に3°ずつ長短変化する。
【0052】
そして、クロックKA,KBを何度か発生すると、両クロックKA,KBが所定の誤差範囲内でほぼ同時に発生するようになる。
【0053】
具体的に説明すると、図4の(a)の共通クロックKA が消失し、同図の(b)のサンプリングクロックSKが同図の(c)の内部クロックKB に切換わった後、時刻t1に共通クロックKAが復旧すると、時刻t1’に内部クロックKBの発生間隔が電気角30°から電気角33°に長方向に可変される。
【0054】
そして、クロックKA,KBの発生タイミングの差ΔTは、+30°〜−30°の範囲で、クロックKA,KBの発生毎に漸増して漸減することをくり返し、何度目かのクロックKA,KBの発生時、差ΔTが設定された所定範囲内(3°未満)に小さくなり、両クロックKA,KBがほぼ同時に発生するようになる。
【0055】
このとき、制御部16は図3のステップS5 に移行して切換部14に切換指令SWを出力し、この指令SWに基づく図4の時刻t2の切換えにより、サンプリングクロックSKが共通クロックKAに切換えられて戻される。
【0056】
そして、この切換えの前後において、図4からも明らかなように、サンプリングクロックSKの変動はほとんどなく、共通クロックKA の復旧時、サンプリングクロックSKの変動に基づくA/D変換回路8で系統電流計測情報のデータサンプリングのタイミングのずれが防止され、後備保護の誤動作が防止される。
【0057】
そのため、サンプリングクロックSKが共通クロックKA に戻っても、各子局12の主保護のサンプリングデータが親局2に収集されて装置全体が主保護に戻るまでは、各子局12が後備保護を継続する。
【0058】
したがって、消失した共通クロックKA の復旧時、各子局12が無保護状態にならず、信頼性が極めて高い電流差動保護継電装置を提供することができる。
【0059】
そして、前記形態においては、消失した共通クロックKA の復旧時、内部クロックKB の発生間隔を電気角で3°長方向にずらしてサンプリングクロックSKを電気角30°から電気角33°に可変したが、共通クロックKA の復旧時の内部クロックのKB の発生間隔は、後備保護の誤動作が生じない程度に長方向又は短方向に可変してよく、具体的には、電気角0.1°から数度の範囲の適当な間隔だけ長方向又は短方向に可変してよい。
【0060】
また、前記形態においては、局間でPCM光通信を行う主後一体形の電流差動保護継電装置に適用したが、局間で電気信号通信を行う主後一体形の電流差動保護継電装置等にも、本発明を同様に適用することができる。
【0061】
さらに、主保護,後備保護のいずれか一方又は両方が前記形態と異なる種々のデジタル形の主後一体形保護継電装置にも、本発明を同様に適用することができるのは勿論である。
【0062】
【発明の効果】
本発明は、以下に記載する効果を奏する。
各子局12のサンプリングクロックSKが、共通クロック(受信クロック)KAの消失により、それぞれの自走発振器15で形成した内部クロックKBに切換わった後、共通クロックKAが復旧すると、内部クロックKBの発生間隔が系統事故の誤検出が生じない一定長だけ長方向又は短方向に変化し、サンプリングクロックSKを初期設定することができる。
【0063】
このとき、共通クロックKAと内部クロックKBの周波数に差があると、その差に応じて、両クロックKA,KBの発生タイミングのずれの程度が、クロック発生毎に変化する。
【0064】
そして、サンプリングクロックSKの初期補正後、何度目かの共通クロックKA,内部クロックKBが所定範囲内のタイミングずれでほぼ同時に発生すると、サンプリングクロックSKが内部クロックKBから共通クロックKAに戻される。
【0065】
したがって、サンプリングクロックSKが共通クロックKA に戻されたときに、その前後のサンプリングクロックSKの変動が少なく、従来のような各子局の後備保護の誤動作が発生せず、装置全体の主保護が復帰するまで各子局12により後備保護を行わせることができ、信頼性が極めて高い主後一体形保護継電装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の1形態のブロック結線図である。
【図2】図1の各子局の詳細なブロック結線図である。
【図3】図2の子局の共通クロック復旧時の動作説明用のフローチャートである。
【図4】(a),(b),(c)は、図2の子局の共通クロック復旧時の共通クロック,サンプリングクロック,内部クロックのタイミングチャートである。
【図5】従来例のブロック結線図である。
【図6】図5の各子局の詳細なブロック結線図である。
【図7】(a),(b),(c)は、図6の子局の共通クロック復旧時の共通クロック,サンプリングクロック,内部クロックのタイミングチャートである。
【符号の説明】
1 電力系統
2 親局
3,12 子局
4 往復伝送路
8 A/D変換回路
14 クロック切換部
15 自走発振器
16 制御部
17 光/電気の変換回路
KA,Ka 共通クロック
KB,Kb 内部クロック
SK,Sk サンプリングクロック[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital main and rear integrated protection relay device used in an electric power system, and more specifically, a sampling clock of each slave station when a common data sampling clock formed in the master station is lost or restored. Regarding processing.
[0002]
[Prior art]
Conventionally, as this kind of protective relay device, there is a digital main / rear integrated PCM photocurrent differential protective relay device (hereinafter referred to as current differential protective relay device).
[0003]
As shown in FIG. 5, this current differential protection relay device is provided with a
[0004]
In FIG. 5, there are three
[0005]
Each round-
Further,
[0006]
By the way, main protection against an accident (system fault) in the
[0007]
The backup protection for the main protection is performed individually for each
[0008]
In order to perform data sampling for main protection and back-end protection, for example, every 30 ° electrical angle of the system fundamental wave, the
[0009]
At this time, in order to reduce costs and the like in the
[0010]
6 is an optical / electrical conversion circuit, and the PCM optical signal of the common clock input via the
[0011]
Further,
[0012]
Then, the
[0013]
Furthermore, each
[0014]
Then, the
[0015]
Further, the
[0016]
Each of the
[0017]
[Problems to be solved by the invention]
In the case of the conventional current differential protection relay, for example, as shown by a broken line x in FIG. 5, the
[0018]
For example, when the external clock of the
[0019]
When data sampling such as system current measurement information cannot be performed, those
[0020]
The current differential protection relay using electric signal communication instead of PCM optical communication for signal transmission between the
[0021]
By the way, in order to solve these problems, each
[0022]
However, because the internal clock is asynchronous to the common clock, especially when the lost common clock is recovered, switching the sampling clock back from the internal clock to the common clock will cause a delay in the internal clock and the common clock. A sampling timing error of each
[0023]
That is, after the common clock (reception clock) Ka shown in FIG. 7A disappears and the sampling clock Sk shown in FIG. 7B is switched to the internal clock Kb shown in FIG. Assume that the common clock Ka is restored at time t 1 in the figure, and the sampling clock Sk is switched back to the common clock Ka at time t 2 .
[0024]
At this time, the clock Ka, even Kb is not both occur at the frequency of the
[0025]
Then, due to the sampling timing shift of the grid current measurement information based on the fluctuation of the sampling clock Sk, the result of the digital relay calculation for the pre-protection before switching to the main protection changes abnormally, and the malfunction of the post-protection occurs.
[0026]
In order to avoid this malfunction, when the lost common clock Ka is recovered, after-protection of each
[0027]
In this type of main and rear integrated protection relay device, when the slave station's common clock (reception clock) disappears, measurement information is continuously sampled by the slave station's internal clock, and the slave station is equipped with Protection is ensured, and when the common clock is restored, the sampling clock can be returned to the common clock without being affected by the difference between the common clock and the internal clock, preventing malfunctions in the back-end protection of each slave station. It is an object to enable each slave station to perform back-up protection without malfunction until protection is restored.
[0028]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the main rear integrated protection relay device of the present invention is provided in each slave station,
A self-running oscillator that forms an internal clock having a frequency of the common clock (receive clock) and means for continuing sampling of measurement information by switching the sampling clock from the common clock to the internal clock when the common clock disappears;
When the common clock is restored, the internal clock generation interval is varied in the long direction or short direction by a fixed length that does not cause erroneous detection of system faults, the sampling clock is initially corrected, and after the sampling clock is initially corrected, the common clock Means for switching the sampling clock from the internal clock back to the common clock when the deviation of the generation timing of the internal clock falls within a predetermined range.
[0029]
Therefore, after the sampling clock of each slave station is switched to the internal clock formed by each free-running oscillator due to the disappearance of the common clock (reception clock), when the common clock is restored, the internal clock generation interval is constant. Therefore, the sampling clock is initially corrected to a frequency slightly shifted from the frequency of the internal clock.
[0030]
At this time, if there is a difference between the frequencies of the common clock and the internal clock, the degree of deviation in the generation timing of both clocks changes every time the clock is generated.
[0031]
Then, after the initial correction of the sampling clock, when the common clock and the internal clock are generated several times almost simultaneously with a timing shift within a predetermined range, the sampling clock is returned from the internal clock to the common clock.
[0032]
For this reason, even if the sampling clock is returned to the common clock, the fluctuation of the sampling clock before and after the sampling clock is small. It is possible to protect the slave station without any malfunction.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to FIGS.
This embodiment is applied to a main rear integrated PCM photocurrent differential protection relay device similar to the conventional device of FIG.
[0034]
In this case, as shown in FIG. 1, each of the
[0035]
Each
[0036]
Further, instead of the conventional conversion circuit 9 in FIG. 6, this conversion circuit 9, a common clock (receiving clock) K A Yes reception / non-reception (disappearance) conversion circuit of the optical / electrical was added a function of detecting the 17 is provided.
[0037]
Incidentally, the switching
[0038]
Moreover, by the detection function and the
[0039]
Further, switching
[0040]
Then, the optical signal of the common clock K A conversion circuit 17 through the
[0041]
At this time, the common clock K A conversion circuit 17, via the
[0042]
Then, some transmission abnormality occurs such as cutting the round-
[0043]
This activation, free-running
[0044]
The
[0045]
Accordingly, when the loss of the external clock K A, the sampling clock SK is data sampling of switched from the external clock K A to the internal clock K B A / D converter circuit 8 is continued.
[0046]
Then, after the sampling clock SK is switched to the internal clock K B, the
[0047]
Then, this during the backup protection, received
[0048]
Then, since the malfunction of even backup protection shifted about 3 ° the generation interval of the sampling clock SK does not occur, in this embodiment, when recovering the common clock K A, the
[0049]
That is, in step S 2 , the
[0050]
Then, the difference between the generation timing of the internal clock K A (sampling clock SK) and the generation timing of the common clock K A is detected by the loop of steps S 3 and S 4 , and the detected deviation is within a predetermined range of less than 3 °. It is then monitored whether the internal clock K A and the common clock K B are generated almost simultaneously.
[0051]
At this time, if the common clock K A has an electrical angle of 30 °, the generation interval between the common clock K A and the internal clock K B has a shift of 3 °. Based on this shift, the common clock K A and the internal clock K B The difference in generation timing varies by 3 ° every time the clocks K A and K B are generated once.
[0052]
When the clocks K A and K B are generated several times, both clocks K A and K B are generated almost simultaneously within a predetermined error range.
[0053]
Specifically, the common clock K A disappeared in FIG. 4 (a), the after the sampling clock SK in Fig (b) is switched to the internal clock K B in FIG. (C), the time If a common clock K a to t1 is restored, generation interval of the internal clock K B at time t1 'is varied in the longitudinal direction of the
[0054]
The clock K A, the difference ΔT of the generation timing of the K B is + at 30 ° for ~-30 ° range, the clock K A, repeating that gradually decreases with increasing generation of each K B, what time of the clock When K A and K B are generated, the difference ΔT is reduced within a predetermined range (less than 3 °), and both clocks K A and K B are generated almost simultaneously.
[0055]
At this time, the
[0056]
Then, before and after the switching, as is apparent from FIG. 4, almost no variation of the sampling clock SK, when recovering of the common clock K A, the system current by the A / D converter circuit 8 based on the variation of the sampling clock SK Deviation in timing of data sampling of measurement information is prevented, and malfunction of back-up protection is prevented.
[0057]
Therefore, it comes back to the sampling clock SK is common clock K A, until the entire main protective sampled data system is collected in the
[0058]
Therefore, when recovering the lost common clock K A, each
[0059]
Then, in the embodiment, when recovering the lost common clock K A, a variable of the
[0060]
Further, in the above embodiment, the present invention is applied to the main rear integrated current differential protection relay device that performs PCM optical communication between stations. However, the main rear integrated current differential protection relay device that performs electrical signal communication between stations. The present invention can be similarly applied to electric devices and the like.
[0061]
Furthermore, it goes without saying that the present invention can be similarly applied to various digital main and rear integrated protection relay devices in which either one or both of main protection and rear protection is different from the above-described embodiment.
[0062]
【The invention's effect】
The present invention has the following effects.
Sampling clock SK of each
[0063]
At this time, if there is a difference between the frequencies of the common clock K A and the internal clock K B , the degree of deviation of the generation timings of both clocks K A and K B changes with each clock generation.
[0064]
After the initial correction of the sampling clock SK, when the common clock K A and the internal clock K B are generated almost simultaneously with a timing shift within a predetermined range, the sampling clock SK changes from the internal clock K B to the common clock K A. Returned.
[0065]
Therefore, when the sampling clock SK is returned to the common clock K A, the small variation before and after the sampling clock SK, without malfunction of backup protection of conventional such slave station is generated, the main protection of the whole device The back-end protection can be performed by each of the
[Brief description of the drawings]
FIG. 1 is a block connection diagram according to an embodiment of the present invention.
FIG. 2 is a detailed block connection diagram of each slave station in FIG. 1;
FIG. 3 is a flowchart for explaining the operation when the common clock of the slave station in FIG. 2 is restored;
4A, 4B, and 4C are timing charts of a common clock, a sampling clock, and an internal clock when the common clock of the slave station in FIG. 2 is restored.
FIG. 5 is a block connection diagram of a conventional example.
6 is a detailed block connection diagram of each slave station in FIG. 5;
7A, 7B, and 7C are timing charts of a common clock, a sampling clock, and an internal clock when the common clock of the slave station in FIG. 6 is restored.
[Explanation of symbols]
1
Claims (1)
前記親局及び前記各子局それぞれが、主保護及びバックアップ用の後備保護に共有される計測情報を前記共通クロックに同期してサンプリングし、
前記主保護により、前記親局が、前記各子局のサンプリングデータを収集し、自局及び前記各子局のサンプリングデータから系統事故を監視検出し、
前記後備保護により、前記親局及び前記各子局が、それぞれのサンプリングデータにより個別に系統事故を監視検出する主後一体形保護継電装置であって、
前記各子局に、
前記共通クロックの周波数の内部クロックを形成する自走発振器と、
前記共通クロックの消失時、サンプリングクロックを共通クロックから内部クロックに切換えて前記計測情報のサンプリングを継続する手段と、
前記共通クロックの復旧時、前記内部クロックの発生間隔を系統事故の誤検出が生じない一定長だけ長方向又は短方向に可変し、前記サンプリングクロックを初期補正する手段と、
前記サンプリングクロックの初期補正後、前記共通クロックと前記内部クロックの発生タイミングのずれが所定範囲内になったときに、サンプリングクロックを前内部クロックから前記共通クロックに切換えて戻す手段と
を備えたことを特徴とする主後一体形保護継電装置。The data sampling common clock formed by the master station in synchronization with the system power supply is transmitted to each slave station in turn via the round-trip transmission path between the stations.
Each of the master station and each slave station samples measurement information shared by the main protection and backup protection for backup in synchronization with the common clock,
By the main protection, the master station collects sampling data of each slave station, monitors and detects a system fault from the sampling data of the own station and each slave station,
By the rear protection, the master station and each slave station is a main rear integrated protection relay device that individually monitors and detects system faults according to the respective sampling data,
For each slave station,
A free-running oscillator that forms an internal clock of the common clock frequency;
Means for switching the sampling clock from the common clock to the internal clock to continue sampling the measurement information when the common clock is lost;
Means for changing the internal clock generation interval in a long direction or a short direction by a fixed length that does not cause erroneous detection of a system fault at the time of recovery of the common clock, and initially correcting the sampling clock;
Means for switching the sampling clock from the previous internal clock back to the common clock when the difference between the generation timings of the common clock and the internal clock falls within a predetermined range after the initial correction of the sampling clock; Main and rear integrated protection relay device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001257981A JP4069600B2 (en) | 2001-08-28 | 2001-08-28 | Main and rear integrated protective relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001257981A JP4069600B2 (en) | 2001-08-28 | 2001-08-28 | Main and rear integrated protective relay |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003066089A JP2003066089A (en) | 2003-03-05 |
JP4069600B2 true JP4069600B2 (en) | 2008-04-02 |
Family
ID=19085570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001257981A Expired - Lifetime JP4069600B2 (en) | 2001-08-28 | 2001-08-28 | Main and rear integrated protective relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4069600B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100342609C (en) * | 2004-07-07 | 2007-10-10 | 江苏省电力公司苏州供电公司 | 220 thousand volt high-voltage T-connection line three-side longitudinal protection device |
TWI656742B (en) * | 2018-07-31 | 2019-04-11 | 慧榮科技股份有限公司 | Oscillator device |
JP7546923B2 (en) | 2021-12-27 | 2024-09-09 | 共立電気計器株式会社 | Wiring connection inspection method and wiring connection inspection system |
-
2001
- 2001-08-28 JP JP2001257981A patent/JP4069600B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003066089A (en) | 2003-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678134B2 (en) | Digital protective relay system | |
RU2503134C1 (en) | Method and apparatus for detecting communication channel delay asymmetry | |
JP4908018B2 (en) | Current differential relay device, signal processing method thereof, and transmission line protection system | |
US8107205B2 (en) | Current differential relay | |
JP2002186166A (en) | Digital protection relay | |
JP5434309B2 (en) | Digital protection relay system and sampling synchronization method of digital protection relay system | |
JP4546944B2 (en) | PCM current differential relay | |
JP5507025B1 (en) | Current differential relay | |
JP5464964B2 (en) | PCM current differential relay | |
JP4069600B2 (en) | Main and rear integrated protective relay | |
JP6161514B2 (en) | Process bus application protection system | |
JPH07250127A (en) | Transmission timing adjustment device | |
JP5279282B2 (en) | PCM current differential protection relay | |
JP2002281109A (en) | Method for thresholding, thresholding system and optical subscriber terminating equipment | |
JPH02155421A (en) | Sampling time synchronization system | |
JP2004020284A (en) | Device for orienting accident point | |
JPH02155420A (en) | Sampling time synchronization system | |
JP2000228821A (en) | Optical pcm current differential relay system | |
JPH07303099A (en) | Correcting system for transmission frame at the time of switching clock redundant system | |
JP2000216850A (en) | Synchronization control system | |
JPH02100535A (en) | Non-instantaneous interruption line switch | |
JP2001036482A (en) | Communication fault detection device | |
JPS6059809B2 (en) | Phase comparison relay device | |
JP2004015446A (en) | Clock phase locking apparatus | |
JPH058891B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4069600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |