JP4062342B2 - コンピュータシステム - Google Patents

コンピュータシステム Download PDF

Info

Publication number
JP4062342B2
JP4062342B2 JP2006141012A JP2006141012A JP4062342B2 JP 4062342 B2 JP4062342 B2 JP 4062342B2 JP 2006141012 A JP2006141012 A JP 2006141012A JP 2006141012 A JP2006141012 A JP 2006141012A JP 4062342 B2 JP4062342 B2 JP 4062342B2
Authority
JP
Japan
Prior art keywords
circuit
signal
display
display device
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006141012A
Other languages
English (en)
Other versions
JP2006317954A (ja
Inventor
郁也 荒井
浩二 木藤
勇司 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006141012A priority Critical patent/JP4062342B2/ja
Publication of JP2006317954A publication Critical patent/JP2006317954A/ja
Application granted granted Critical
Publication of JP4062342B2 publication Critical patent/JP4062342B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、ディジタル信号等の画像データ、あるいは映像信号と同期信号を入力信号とし、それらの入力信号を元に画像を表示するディスプレイおよびディスプレイに接続するコンピュータに関し、特に、ディスプレイ装置における画面の表示サイズや位置、明るさなどの各種調整をキーボード等の入力装置から(コンピュータ本体を介さずに)調整可能として使い勝手を向上したディスプレイおよびディスプレイに接続するコンピュータに関するものである。
現在、コンピュータ端末等のディスプレイ装置では、画面の表示位置や表示サイズ、及び表示すべき映像信号の偏向周波数が多種多様となっている。このため、コンピュータ端末等のディスプレイ装置としては、1台で各種の映像信号(ビデオ信号)に対応可能なディスプレイ装置が使用されるようになってきた。
この種のディスプレイ装置としては、マイクロコンピュータやメモリLSIなどを用いて、映像信号の各種類毎に最適な画面表示を提供しようとするものがあり、この様な従来例としては、例えば、特開平1−321475号公報に記載のものなどを挙げることができる。
この従来例では、予め、映像信号の種類毎に画面の表示位置及び表示サイズ情報を記憶しているメモリを、マイクロコンピュータなどで制御し、入力映像信号に応じた最適な画面の表示位置及び表示サイズ情報を、そのメモリより読み出し、その読み出された情報に基づきディスプレイ装置の偏向回路などを制御する。また、ディスプレイ装置に入力された映像信号が既知のものでない場合には、上記メモリには対応する情報が保持されていないので、ディスプレイ装置の前面等に配される調整スイッチなどを操作し、画面の表示位置及び表示サイズ等の調整情報の入力を行う。この入力情報に基づき上記マイクロコンピュータなどの制御回路が偏向などの制御情報を作成し、調整が行われる。
上記従来例は、ディスプレイ装置側で入力映像信号に合わせて、最適な画面表示を得ようとするものであるが、その他の従来例として、コンピュータ本体側から制御して表示状態を切り換えるようにしたものがあり、この様な従来例としては、特公平2−60193号公報に記載のものなど挙げることができる。
この従来例では、コンピュータ本体が、映像信号の帰線消去期間に判別パルスを重畳して出力し、ディスプレイ装置がその判別パルスを基に偏向周波数を切り換えている。
上記した2つの従来例のうち、前者の従来例においては、画面の表示位置及び表示サイズ等の制御はすべてディスプレイ装置側で管理されるため、調整の必要あるいは要求が生じたときには、コンピュータ本体に接続されたキーボード等の入力装置からいちいち手を離して、ディスプレイ装置の調整スイッチなどに手を延ばして操作する必要があり、使い勝手の面で煩わしさがあった。
また、後者の従来例においては、コンピュータ本体に接続されたキーボード等の入力装置から操作することができるが、単に偏向周波数を2値でしか切り換えることができないため、コンピュータの利用者が必要とする表示状態を十分得ることが出来ないという問題点があった。
本発明の目的は、適切な表示画面を容易に得ることができ、使い勝手を向上させたコンピュータを提供することにある。
上記目的を達成するための本発明に係るコンピュータは、外部に接続されるディスプレイ装置に表示する映像信号を出力するコンピュータにおいて、前記ディスプレイ装置に対する制御情報を含む少なくとも一つのソフトウェアを格納するメモリと、メモリからソフトウェアを読み出すCPUと、前記ディスプレイ装置に映像信号と同期信号を送出する表示制御回路を備え、
前記CPUは、読み出したソフトウェアに対応した制御情報を利用して、前記ディスプレイ装置の表示画面用の制御信号を生成して前記映像信号とともに前記ディスプレイ装置に出力することを特徴とする。
本発明によれば、コンピュータの利用者は、ディスプレイ装置の調整スイッチなどに手を延ばさなくとも、手元にあるキーボード等の入力装置から表示画面の調整が行なえ、しかも、利用者の必要とする表示状態を的確に得ることができる。従って、コンピュータシステムにおける操作性の向上及びディスプレイ装置の使い勝手の向上が図れる。また、制御用ハードウェアについても必用最小限の構成で実現可能である。
以下、本発明の実施例について図を用いて説明する。
図1は本発明の第1の実施例を示すブロック図である。同図において、1aはコンピュータ本体を示しており、この中で11はCPU、12はコンピュータ本体1aに接続されたキーボード(図示せず)から入力される各種命令を処理するキーボードコントローラ、13はメモリ回路、14は周辺機器との接続を行う為の入出力ポート、15はディスプレイ装置を駆動するための映像信号及び同期信号を発生する表示制御回路、16は表示制御回路15から出力された映像信号または同期信号に制御信号を重畳する制御信号重畳回路、17はフロッピディスク駆動回路、である。また、1bはディスプレイ装置を示しており、この中で18は制御信号重畳回路16から出力された映像信号または同期信号から前記制御信号を抽出する制御信号抽出回路、19は制御信号抽出回路18により抽出された制御信号をもとに所定の回路に対する調整信号を発生するディスプレイ制御回路、20はビデオ回路、21は偏向回路、22は映像を表示するための陰極線管、である。
図1の動作は以下のようになる。コンピュータ本体1aにおいて、制御信号重畳回路16を除く部分は従来のパーソナルコンピュータやワークステーションなどの一般的な構成と同様である。
先ず、コンピュータ本体1aに接続されたキーボードから、コンピュータの利用者が、ディスプレイ装置1bの表示画面を調整するための制御命令を入力すると、キーボードコントローラ12がその制御命令をディジタル符号化し、その後、CPU11がその制御命令を認識して、制御信号重畳回路16の制御を行う。
制御信号重畳回路16では、前記制御命令に対応した制御信号を作成して、表示制御回路15で発生された、ディスプレイ装置1bを駆動するための映像信号あるいは同期信号の垂直帰線期間に重畳する。
次に、ディスプレイ装置1bの制御信号抽出回路18が、制御信号重畳回路16から出力された映像信号あるいは同期信号から、重畳された制御信号を抽出して、ディスプレイ制御回路19へ出力すると共に、映像信号をビデオ回路20へ、同期信号を偏向回路21へそれぞれ出力する。
ディスプレイ制御回路19では、入力された制御信号をもとに、ビデオ回路20及び偏向回路21に対する調整信号を発生し、ビデオ回路20及び偏向回路21を調整する。
この様にして、表示画面の調整が行なわれ、陰極線管22に表示される映像はコンピュータ利用者の所望するものとなる。
図2は図1の制御信号重畳回路16の一具体例を示すブロック図であり、図3は図2の要部信号の波形を示す波形図である。
図2において、161はアドレスデコーダ、162はデータラッチ回路、163はパルスのエッジ検出回路、164はシフトレジスタ回路、165及び170はアンド回路、166は信号レベルを変換するレベル変換回路、167はアナログスイッチ、168はクロックパルスを17個計数するカウンタ回路、169はセットリセットタイプのフリップフロップ回路(以下、RSFF回路という)である。
同図の動作は次のようになる。
前述したように、コンピュータ本体1aに接続されたキーボードから、コンピュータの利用者が、ディスプレイ装置1bの表示画面を調整するための制御命令を入力すると、キーボードコントローラ12がその制御命令をディジタル符号化し、その後、CPU11がその制御命令を認識して、制御信号重畳回路16に対し、コンピュータバスを介して制御データを送る。
アドレスデコーダ161は、送られてきた制御データがディスプレイ装置1bの表示画面を調整するための制御データの場合には、その制御データをデータラッチ回路162に取り込ませる。次に、エッジ検出回路163は、垂直同期信号Vsの先頭部分を水平同期信号Hsを用いて検出し、このエッジ検出パルスをシフトレジスタ回路164、カウンタ回路168及びRSFF回路169に出力する。
カウンタ回路168では、エッジ検出パルスをリセット信号とし、水平同期信号Hsをクロック信号として、その立ち上がりで計数動作をし、リセット信号入力後17クロック計数すると、キャリー出力をRSFF回路169のリセット入力端子に送る。従って、RSFF回路169からは、図3に示すVゲートパルスが出力される。このVゲートパルスのハイレベルの期間にディスプレイ装置1bに対する制御信号が重畳される。
一方、シフトレジスタ回路164は、エッジ検出回路163からのエッジ検出パルスにより、データラッチ回路162に保持されている制御データを読み込んでくる。次に、シフトレジスタ回路164は、アンド回路170によりVゲートパルスのハイレベルの期間だけ出力される水平同期信号Hsをクロック信号としてシフト動作を行い、図3に示す制御データを出力する。
更に、この制御データは、アンド回路165で水平同期信号Hsとの積を取られた後、レベル変換回路166により映像信号レベルに変換され、スイッチ回路167に入力される。スイッチ回路167の他方の入力には、映像信号のうち、B(青色)映像信号が入力され、前記Vゲートパルスをスイッチ切り換え制御信号として、ハイレベルの期間はレベル変換回路166の出力を、また、それ以外のローレベルの期間ではB映像信号を選択し、図3に示すような制御信号の重畳されたB映像信号を得ることができる。ここでは、色の視覚感度が低いB映像信号に制御信号を重畳しているが、それ以外のR(赤色)、G(緑色)映像信号や同期信号に重畳してもかまわない。
次に、図4は図1の制御信号抽出回路18及びディスプレイ制御回路19の一具体例を示すブロック図であり、図5は図4の要部信号の波形を示す波形図である。
図4において、401は分配器、402はローパスフィルタ(以下、LPFという)、403はレベル変換回路、404と405はバッファ、406は17カウント回路、407はRSFF回路、408と409はアンド回路、410はインバータ、411は16段シフトレジスタ回路、412はデコーダ回路、413はD/A変換回路(以下、DACという)、414はエッジ検出回路、である。
以下、図4の動作について図5を用いて説明する。
制御信号重畳回路16からのB映像信号は、分配器401に入力され、2つに分配されて、一方は他の映像信号と共に図1に示したビデオ回路20に出力され、他方はLPF402に出力される。LPF402に入力されたB映像信号は、LPF402で、B映像信号中のノイズ等の不要周波数成分が除去され、その後、次段のレベル変換回路403で、ディジタル信号レベルに変換される。
また、垂直同期信号Vsは、バッファ404を経て、エッジ検出回路414に入力され、そこで、先頭エッジが検出され、図5に示すエッジ検出パルス418として、17カウント回路406、RSFF回路407、16段シフトレジスタ回路411にそれぞれ出力される。
先ず、17カウント回路406では、エッジ検出パルス418によりリセットがかかると、バッファ405を介して入力される水平同期信号Hsを計数用クロックとして計数動作を行い、その立ち上がりを17クロック数えると、17検出パルスを出力する。次に、RSFF回路407では、エッジ検出パルス418をセット信号として、17検出パルスをリセット信号としてそれぞれ受け取り、図5に示すVゲートパルス419を作成する。
アンド回路408は、レベル変換回路403の出力とRSFF回路407からのVゲートパルスとの積を取り、B映像信号に重畳された制御信号420を抜き出して出力する。また、もう一つのアンド回路409は、上記Vゲートパルスとインバータ410で論理反転したバッファ405からの水平同期信号Hsとの積を取り、16段シフトレジスタ回路411とDAC413用のクロック信号を作る。
16段シフトレジスタ回路411は、エッジ検出パルス418により保持内容をリセットし、前記制御信号420をアンド回路409からのクロック信号により順次保持して行く。デコーダ回路412では、16段シフトレジスタ回路411の初段、2段、15段、16段目の保持値をデコードし、制御信号420中のスタートビット、ストップビットを検出すると、図5に示すDAC413用のロードパルス422を出力する。また、16段シフトレジスタ回路411の2段目の出力は、図5に示すDAC413のシリアルデータ421として用いる。
DAC413は、シリアルデータ入力で多チャンネル内蔵タイプのD/A変換器であって、図5に示すシリアルデータ421内のDAC制御アドレスに従い、複数の内蔵D/A変換器のうち、いずれかを選択し、制御データ部分の値によってD/A変換出力値を更新する。この際、シリアルデータ421を、アンド回路409からのクロック信号に同期して順次取り込んで行き、デコーダ回路412からのロードパルス422の立ち上がり部分で取り込みデータを確定する。
こうして、DAC413から調整信号として出力される調整電圧もしくは調整電流により、図1に示したビデオ回路20及び偏向回路21の調整を行うことができる。
次に、図6は図1の制御信号抽出回路18及びディスプレイ制御回路19の他の具体例を示すブロック図である。同図において、601はセレクタ、602はワンチップマイクロコンピュータ(以下、マイコンという)、603は書き込み可能な読み出し専用メモリ(以下、EEPROMという)であり、その他、図4と同一番号は同一機能を有する。
同図の動作は以下のようになる。
アンド回路408によりB映像信号中に重畳されている制御信号を抽出し、アンド回路409により16段シフトレジスタ回路411の書き込み用のクロック信号を作成する部分までは、図4の場合とまったく同様の動作である。この具体例では、マイコン602を用いて、図1に示すコンピュータ本体1a側から送られてくるディスプレイ装置1bに対する制御信号を処理している。
先ず、通常、マイコン602は、セレクタ601を制御し、アンド回路409からの書き込み用のクロック信号を選択させ、16段シフトレジスタ回路411に上記制御信号を書き込ませる。この時、マイコン602には、エッジ検出回路414からのエッジ検出パルスが割り込み信号として入力され、所定時間経過後には、セレクタ601を制御してマイコン602からの読み出し用のクロック信号を選択させるようにする。
16段シフトレジスタ回路411に保持されていた制御信号は、マイコン602からの読み出し用のクロック信号により順次読み出され、マイコン602に入力される。マイコン602では、取り込んだ信号が正しい制御信号である場合には、DAC413に制御データを出力し、ディスプレイ装置1b内の所定の回路の調整を行う。また、この制御データはEEPROM603にも書き込まれ、次回、ディスプレイ装置1bの電源投入時などに、EEPROM603からその制御データが読み出されて、所定の調整が行われる。
また、この具体例では、予め、EEPROM603に制御データを格納しておくことにより、コンピュータ本体1a側からの制御信号に合わせて、必用な制御データを読み出すことができる。従って、キーボードからの制御命令の他に、コンピュータ本体動作用のソフトウェア上に、予め、ディスプレイ装置1bに対する制御情報をプログラムしておくことで、ソフトウェア毎への対応も可能となる。
なお、以上説明したように、本実施例では、制御信号を映像信号または同期信号の垂直帰線期間などに重畳する方式を用いる場合について説明したが、制御信号として、映像信号の直流レベル自体を用いることもできる。この場合、制御信号抽出回路18では、映像信号の直流レベルを再生し、この電圧値に合わせてディスプレイ装置1bの所定回路の調整を行なうようにすれば良い。また、本実施例では、ディスプレイ装置1bのビデオ回路20及び偏向回路21を調整する例について述べているが、その他に高圧回路部分を制御してフォーカス等の調整を行うことも、もちろん可能である。
図7は本発明の第2の実施例を示すブロック図である。同図において、1cは図1に示したコンピュータ本体とは別のコンピュータ本体を示しており、この中で70は制御信号作成回路である。また、1dは図1に示したディスプレイ装置とは別のディスプレイ装置を示しており、この中で71は図1に示したディスプレイ制御回路19とは別のディスプレイ制御回路である。その他、図1と同一番号は同一機能を示す。
以下、図7の動作について簡単に説明する。
同図では、映像信号及び同期信号は一般的なパーソナルコンピュータやワークステーションと同様な表示制御回路15から出力される。
ここで、コンピュータ本体1cに接続されたキーボード(図示せず)から、コンピュータの利用者が、ディスプレイ装置1dの表示画面を調整するための制御命令を入力すると、その制御命令は、キーボードコントローラ12、CPU11を介し、コンピュータバスを経て制御信号作成回路70に送られる。
制御信号作成回路70では、その制御命令を保持し、その制御命令に対応した制御信号を作成して、ディスプレイ装置1dに適当なタイミングで出力する。この際の出力方式としては、例えば、RS−232C、GP−IB、セントロニクス、SCSIなどの既存のインターフェイスを用いることが可能である。従って、制御信号作成回路70には該当するインターフェイス回路が含まれている。
次に、ディスプレイ装置1bのディスプレイ制御回路71が、制御信号作成回路70から出力された制御信号を、ディスプレイ制御回路71に含まれる、上記インターフェイス回路と同様のインターフェイス回路を介して入力し、その制御信号をもとに、ビデオ回路20及び偏向回路21に対する調整信号としての調整電圧もしくは調整電流を発生して、ビデオ回路20及び偏向回路21を調整する。
本実施例では、制御信号のやりとりを汎用インターフェイスで行うため、ディスプレイ装置1d側とコンピュータ本体1c側で双方向の通信が可能である。このため、ディスプレイ装置1dが制御信号を正しく受け取ったか、現時点のディスプレイ装置1dの制御状態がどの様になっているか、またはディスプレイ装置1d側が正常に動作しているかなどをモニターすることも可能である。
図8は本発明の第3の実施例を示すブロック図である。同図において、1eは図1、図7に示したコンピュータ本体とは別のコンピュータ本体を示しており、その中で81はディスプレイ表示イメージの画像データを作成する表示処理回路、82はインターフェイス回路である。1fは図1、図7に示したディスプレイ装置とは別のディスプレイ装置を示しており、83はインターフェイス回路、84はディスプレイ装置1bを駆動するための各種信号を作成するディスプレイコントローラである。なお、インターフェイス回路(以下、I/F回路)82、83は、コンピュータ本体1e内の表示処理回路81とディスプレイ装置1f内のディスプレイコントローラ84との信号の授受を行う為のものである。また、その他、図1及び図7と同一番号は同一機能を示すものである。
以下、図8の動作について簡単に説明する。
CPU11から発せられる画像処理命令は、コンピュータバスを経て、表示処理回路81へ送られる。表示処理回路81では、その画像処理命令を受け取り、ディスプレイ表示イメージの画像データを作成する。
この際、コンピュータ本体1eに接続されたキーボード(図示せず)から、コンピュータの利用者が、ディスプレイ装置1fの表示画面を調整するための制御命令を入力すると、その制御命令は、キーボードコントローラ12、CPU11を介し、コンピュータバスを経て表示処理回路81へ送られる。表示処理回路81では、その制御命令が送られてくると、画像データ領域外の所定の箇所に制御信号を作成する。
この様にして作成された画像データと制御信号は、I/F回路82で所定のインターフェイス仕様、例えば、転送レートの大きいSCSI規格などに対応して、画像情報としてディスプレイ装置1fに向けて出力される。
ディスプレイ装置1fでは、I/F回路83がI/F回路82からの画像情報を入力し、ディスプレイコントローラ84に順次送る。ディスプレイコントローラ84は、送られてきた画像情報を順次内部メモリに書き込み、書き込んだ画像情報のうち、画像データ部分よりR、G、Bの各映像信号と同期信号を作成する。また、画像情報の中に上記制御信号が存在すれば、ビデオ回路20及び偏向回路21に対する調整信号としての調整電圧もしくは調整電流を発生して、ビデオ回路20及び偏向回路21を調整する。
更に、ディスプレイコントローラ84は、所定時間内にその内部メモリに書き込まれた画像情報が更新されない場合には、ビデオ回路20を制御して、映像信号の振幅を最小レベルとすることで、陰極線管22の焼き付きを防止する。
本実施例においても、コンピュータ本体1eとディスプレイ装置1f間のインターフェイスは双方向性を有するため、コンピュータ本体1e側から画像データや制御信号を送るばかりでなく、ディスプレイ装置1f側からも受信確認の合図や動作状況の報告などの送信が可能となる。また、コンピュータ本体1eとディスプレイ装置1f間の接続がインターフェイスケーブル1本となるので、接続の煩わしさなども解消できる。
図9は本発明の第4の実施例を示すブロック図である。同図において、1gは図1、図7、図8に示したコンピュータ本体とは別のコンピュータ本体を示しており、その中で91は変調回路である。1hは図1、図7、図8に示したディスプレイ装置とは別のディスプレイ装置を示しており、その中で92はディスプレイ制御回路、93は復調回路、94及び95は電源プラグ、である。その他、図1と同一番号は同一機能を有するものである。図9の動作は以下のようになる。
コンピュータ本体1gに接続されたキーボード(図示せず)から、コンピュータの利用者が、ディスプレイ装置1hの表示画面を調整するための制御命令を入力すると、その制御命令は、キーボードコントローラ12を介してCPU11に送られる。CPU11では、その制御命令を処理し、その制御命令に対応した制御信号を、コンピュータバスを経て変調回路91に対し送る。変調回路91は、受け取った制御信号を変調し、AC電源に重畳した後、電源プラグ94より電源ラインを通して、ディスプレイ装置1h側に伝送する。
ディスプレイ装置1hでは、電源ラインを通して電源プラグ95からAC電源が供給されると、復調回路93において、AC電源に重畳されている変調された制御信号を復調し、元の制御信号を再生する。再生された制御信号は、ディスプレイ制御回路92に入力され、ディスプレイ制御回路92は、その制御信号の指示内容に従って、ビデオ回路20及び偏向回路21に対する調整信号としての調整電圧もしくは調整電流を発生して、ビデオ回路20及び偏向回路21を調整する。
この様にして、本実施例では、電源ラインを通してディスプレイ装置1hに対する制御信号を伝送するため、制御信号用の信号線を増やすこと無く、ディスプレイ装置1hの制御を行うことができる。
図10は本発明の第5の実施例を示すブロック図である。同図において、1iは一般的なパーソナルコンピュータやワークステーションを示すコンピュータ本体を示しており、また、1iは図1、図7、図8、図9に示したディスプレイ装置とは別のディスプレイ装置を示しており、その中で101はコマンド識別回路、102はディスプレイ制御装置、である。1kはコンピュータ本体1i及びディスプレイ装置1jに接続されるキーボードを示している。その他、図1と同一番号は同一機能を示す。
図10の動作は以下のようになる。
図10では、コンピュータの利用者がキーボード1kを操作すると、キー入力信号はコンピュータ本体1iと更にディスプレイ装置1jに入力される。このうち、ディスプレイ装置1jでは、キー入力信号をコマンド識別回路101において処理し、そのキー入力信号がディスプレイ装置1jの表示画面を調整するための制御命令である場合には制御信号として取り出す。ディスプレイ制御回路102は、その制御信号の指示内容に従って、ビデオ回路20及び偏向回路21に対する調整信号としての調整電圧もしくは調整電流を発生して、ビデオ回路20及び偏向回路21を調整する。
本実施例では、コンピュータ本体1iでディスプレイ装置1jに対する制御信号を作成することがないので、コンピュータ本体1i側のCPUにかかる負担は全く無い。この様にして、コンピュータの利用者はディスプレイ装置1jに直接触れることなく、キーボード1kから制御することが可能となる。
ここで、キーボード1kからディスプレイ装置1jに接続される信号線としては、コンピュータ本体1iに接続するものをそのまま分配しても良いし、または、ディスプレイ装置1jに対する制御命令だけを取り扱う専用の信号線としても構わない。前者の場合は、キーボード1kとして一般的なものがそのまま利用できる。また、後者の場合には、キーボード1kにディスプレイ制御用の専用キーを付加することとなる。
更に、キーボード1kとディスプレイ装置1j間の接続線を減らすために、赤外線等を用いたリモートコントロール回路を使用することで、配線による煩わしさを抑えることができる。また、本実施例では、制御命令の入力手段としてキーボード1kを使用しているが、マウスやタッチパネル、ライトペン、などの入力装置を用いることももちろん可能である。
本発明の第1の実施例を示すブロック図である。 図1の制御信号重畳回路16の一具体例を示すブロック図である。 図2の要部信号の波形を示す波形図である。 図1の制御信号抽出回路18及びディスプレイ制御回路19の一具体例を示すブロック図である。 図4の要部信号の波形を示す波形図である。 図1の制御信号抽出回路18及びディスプレイ制御回路19の他の具体例を示すブロック図である。 本発明の第2の実施例を示すブロック図である。 本発明の第3の実施例を示すブロック図である。 本発明の第4の実施例を示すブロック図である。 本発明の第5の実施例を示すブロック図である。
符号の説明
1a、1c、1e、1g、1i…コンピュータ本体、1b、1d、1f、1h、1j…ディスプレイ装置、16…制御信号重畳回路、18…制御信号抽出回路、19、71、92、102…ディスプレイ制御回路、70…制御信号作成回路、81…表示処理回路、84…ディスプレイコントローラ、91…変調回路、92…復調回路、1k…キーボード、101…コマンド識別回路。

Claims (2)

  1. 外部に接続されるディスプレイ装置に表示する映像信号を出力するコンピュータにおいて、
    前記ディスプレイ装置に対する制御情報を含む少なくとも一つのソフトウェアを格納するメモリと、
    メモリからソフトウェアを読み出すCPUと、
    前記ディスプレイ装置に映像信号と同期信号を送出する表示制御回路を備え、
    前記CPUは、読み出したソフトウェアに対応した制御情報を利用して、前記ディスプレイ装置の表示画面用の制御信号を生成して前記映像信号とともに前記ディスプレイ装置に出力することを特徴とするコンピュータ。
  2. 請求項1に記載のコンピュータにおいて、
    前記コンピュータには、データ信号を生成するための入力装置が接続され、前記CPUは、前記入力装置から画面調整の出力状態に関する指示が入力された場合に、さらに表示画面用の制御信号を前記表示装置に出力することを特徴とするコンピュータ。
JP2006141012A 2006-05-22 2006-05-22 コンピュータシステム Expired - Lifetime JP4062342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006141012A JP4062342B2 (ja) 2006-05-22 2006-05-22 コンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141012A JP4062342B2 (ja) 2006-05-22 2006-05-22 コンピュータシステム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000286868A Division JP3823019B2 (ja) 2000-09-18 2000-09-18 コンピュータシステム

Publications (2)

Publication Number Publication Date
JP2006317954A JP2006317954A (ja) 2006-11-24
JP4062342B2 true JP4062342B2 (ja) 2008-03-19

Family

ID=37538624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141012A Expired - Lifetime JP4062342B2 (ja) 2006-05-22 2006-05-22 コンピュータシステム

Country Status (1)

Country Link
JP (1) JP4062342B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032297A1 (ja) 2005-09-16 2007-03-22 Oshima Electric Works Co., Ltd. 真空成膜装置および真空成膜方法

Also Published As

Publication number Publication date
JP2006317954A (ja) 2006-11-24

Similar Documents

Publication Publication Date Title
JP2935307B2 (ja) ディスプレイ
JP5574695B2 (ja) 通信装置
US6756974B2 (en) Display control apparatus and method
JP4062342B2 (ja) コンピュータシステム
JP3698157B2 (ja) 表示装置
JP3823019B2 (ja) コンピュータシステム
JP4177388B2 (ja) ディスプレイ
JP3570428B2 (ja) コンピュータシステム
JP2935354B2 (ja) ディスプレイ
JP3458857B2 (ja) ディスプレイ装置
JP3412610B2 (ja) ディスプレイ装置
JP3366207B2 (ja) コンピュータシステム
JP3454064B2 (ja) ディスプレイ装置
JP2935355B2 (ja) コンピュータ及びコンピュータシステム
JP2004004877A (ja) コンピュータシステム
JP2005091795A (ja) 表示装置
KR100526825B1 (ko) 디스플레이 시스템
JP2003345322A (ja) 表示装置
US20010027556A1 (en) Information processing device with a television display function and a small display device
JP5363366B2 (ja) 表示システム、入出力装置、および表示装置
JP2001339467A (ja) モデム装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5