JP4058299B2

JP4058299B2 - Plasma display panel display device and driving method thereof

Info

Publication number: JP4058299B2
Application number: JP2002166068A
Authority: JP
Inventors: 和弘山田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-06-12
Filing date: 2002-06-06
Publication date: 2008-03-05
Anticipated expiration: 2022-06-06
Also published as: JP2003066897A

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル表示装置とその駆動方法に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル（PDP）表示装置は、2枚の薄いフロントパネルガラスおよびバックパネルガラスを、複数の隔壁を介して対向させ、当該複数の隔壁の間にそれぞれ赤（R）、緑（G）、青（B）各色の蛍光体層を配し、両ガラス板の間隙である放電空間に放電ガスを封入してなるPDP部を持つ。フロントパネルガラス側にはスキャン電極およびサステイン電極を一対とする表示電極が複数対形成されている。またバックパネルガラス側には、放電空間をはさんで表示電極と直交するように、複数のアドレス電極が並設されている。これらの各電極には後述するサブフィールドにおいて、例えば図15に示す駆動波形プロセスに基づき、初期化パルス、走査パルス、書き込みパルス、維持パルス、消去パルス等の各パルスが印加されるようになっており、放電ガス中に発生した放電によって蛍光発光する。このような構成を持つPDP表示装置は大画面化しても従来のディスプレイのCRTのように奥行き寸法や重量が増大しにくく、また視野角が限定されることがないという点で優れている。
【０００３】
このようなPDP表示装置は、大画面化・高精細化が求められるようになっており、現在では50インチ以上のものが商品化されるに至っている。
ところでテレビ映像をディスプレイで表示する場合、アナログカラーテレビ映像信号方式では、1秒間に60枚のフレーム（フィールド）で構成されている。元来PDP表示装置では、基本的に点灯か消灯のいずれかでしか映像表示できないので、図16のフレーム構成図に示すように、赤（R）、緑（G）、青（B）の各色に対応する点灯時間を時分割し、例えば1（TV）フレームを構成する8個のサブフィールドの組み合わせによって複数の階調表示時を行い、中間色を表示する方法が用いられている。この8個の各サブフィールドにおける相対輝度比は昇順に1、2、4、8、16、32、64、128のようにしてバイナリで重み付けし、この8ビットの相対輝度比が異なる重み付けの組み合わせによって、例えば合計256階調（0階調〜255階調）を表現する。また実動作時に充分な明るさを確保するために、各サブフィールドの放電維持期間内に印加する維持パルス数を、前記重み付けにほぼ比例させている。上記相対輝度比順に3、7、15、31、63、127、255、511であるとする（以降、「0階調」「1階調」「2階調」〜「8階調」等の記述は、合計256階調中に含まれる特定の階調を示すものとする。）。
【０００４】
【発明が解決しようとする課題】
以上の特徴をもつPDP表示装置ではあるが、低階調表示時において以下のような問題がある。
すなわち、一般的にディスプレイでは階調表示が低階調になるほど相対輝度比を小さくなるようにするのが望ましく、こうすることによって暗い階調表示を滑らかに表現することができるとされている。上記合計256階調のうち、0階調と、相対輝度比が最小の重み付けに対応する1階調を表示する場合、その階調差が示す輝度比は、CRTでは0cd/m²に近く、滑らかな階調表示時が可能になっている。ところがPDP表示装置では、0階調表示と1階調表示の輝度比は2cd/m²以上もあり、CRTのように滑らかな輝度変化を表現することが困難である。
【０００５】
これに対して、維持パルスの比率を低階調側でより低く設定すれば、1階調表示時における維持パルスによって得られる発光は抑えられるが、初期化パルス、書き込みパルス、消去パルスによる発光は残るので大幅に輝度を落とすことはできない。また誤差拡散処理（ディザ法）により擬似的に階調表示時しようとしても、階調がもともと低い理由から画面に誤差拡散ノイズのザラツキ感が目立ってしまい、誤差拡散の有効な効果が得られずに、かえって画質が劣化するという新たな問題が発生する。
【０００６】
本発明は上記課題を鑑みてなされたものであって、多階調表示を行う際に、特に低階調表示時において優れた性能を呈することが可能なPDP表示装置とその駆動方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、重み付けの異なる複数のサブフィールドにより1フレームを構成し、初期化期間にスキャン電極に初期化パルスを印加し、書込期間にスキャン電極に走査パルスを印加するとともにアドレス電極にデータパルスを印加し、維持期間にスキャン電極及びサステイン電極に維持パルスを印加し、多階調表示を行うPDP表示装置の駆動方法であって、相対輝度比が最小の重み付けに対応するサブフィールドでは、初期化期間および書き込み期間の2期間の放電を行うことによって表示を行い、かつ、初期化期間には矩形波からなる初期化パルスを印加し、前記相対輝度比が最小のサブフィールドに続くサブフィールドでは、初期化期間において前記スキャン電極に、傾きが１〜３．５Ｖ / μｓからなる漸増形状を含む初期化パルスを印加するものとした。
【０００８】
この駆動方法によれば、相対輝度比が最小であるサブフィールドにおける発光輝度は、初期化期間における発光と書き込み期間における発光のみで表示することになり、維持期間および消去期間における各放電が不要になる。このことから本発明では、相対輝度比が最小であるサブフィールドにおける発光輝度が、従来に比べて1/2程度と飛躍的に低く抑えられるので、これに基づいて合計256階調のうち、0階調から1階調表示時における低階調の変化を滑らかに表示することができる。
【０００９】
また本発明は、マトリクス状に複数のセルが配されたPDP部を備えるPDP表示装置の駆動方法であって、第一フレーム中の相対輝度比が最小の重み付けに対応する第一サブフィールドでは、書き込み期間において、相対輝度比が最小の表示領域から選択した第一のセル群について放電させ、前記第一のフレームに続く第二のフレーム中の相対輝度比が最小の重み付けに対応する第二のサブフィールドでは、前記相対輝度比が最小の表示領域において、前記第一のサブフィールドで放電させなかった第二のセル群を放電させることもできる。
【００１０】
この駆動方法によれば、相対輝度比が最小に重み付けに対応するサブフィールドの表示領域を、2つのフレームでそれぞれ部分的に分担して点灯することになり、1フレーム中の相対輝度比が最小の重み付けに対応するサブフィールドにおける発光量が従来の1/4程度にまで低減できる。したがってこの駆動方法を用いれば、0階調から1階調表示時における暗い発光をさらに滑らかに表示することができる。
【００１１】
また、これに加えて1フレーム中で相対輝度比が2番目に小さいサブフィールドでは、初期化期間および書き込み期間の2期間の放電で表示を行えば、前記2つの連続するサブフィールドで、相対輝度比が最小の重み付けに対応する発光と、重み付けが次に小さい発光とをそれぞれ従来よりも暗い表示で滑らかに行うことが可能となり、優れた複数の低階調表示時が実現される。
【００１２】
さらに本発明は、1フレーム中で相対輝度比が最小のサブフィールドに続く次のサブフィールドでは、初期化期間において漸増形状を含む初期化パルスを印加することもできる。
この方法によれば、相対輝度比が最小の重み付けに対応したサブフィールドに起因する壁電荷を、これに続く次のサブフィールドの初期化放電で徐々に初期化することができ、明るい誤放電が生じるのを効果的に防止できるので、相対輝度比が最小の重み付けに対応した階調表示から、次の階調表示へ滑らかに移行することが可能となり、良好な表示性能が発揮される。
【００１３】
なお初期化パルスの漸増形状は、前記漸増形状は、傾斜状、ステップ状、指数関数曲線状、三角関数曲線状の中から選ばれた形状とすることができる。
さらに本発明は、第一基板の表面には複数対の表示電極が形成され、第二基板の表面には複数のデータ電極と、当該各データ電極の長手方向に沿って複数の隔壁が併設され、隣接する二つの隔壁間に蛍光体層が形成され、表示電極とデータ電極の各長手方向が交差するように、第一基板と第二基板の主面を対向させてなるPDP部を備え、重み付けの異なる複数のサブフィールドからなるフレームを有する駆動波形プロセスに基づいて、任意の対の表示電極および任意のデータ電極に電圧印加してPDP部を駆動するパネル駆動部を備えたPDP表示装置であって、1フレーム中で相対輝度比が最小のサブフィールドは、初期化期間および書き込み期間の2期間で構成され、前記パネル駆動部は当該両期間に合わせてデータ電極および複数対の表示電極に電圧印加する構成とすることもできる。
【００１４】
【発明の実施の形態】
＜実施の形態1＞
1-1.PDP表示装置の構成
本実施の形態1のPDP表示装置は、PDP部1と、これを駆動させるパネル駆動部20とからなる。
【００１５】
図12は、本実施の形態1における交流面放電型PDP部の主要構成を示す部分的な断面斜視図である。図中、ｚ方向がPDP部の厚み方向、xy平面がPDP部のパネル面に平行な平面に相当する。当図に示すように、本PDP部1は互いに主面を対向させて配設されたフロントパネルFPおよびバックパネルBPから構成される。
フロントパネルFPの基板となるフロントパネルガラス2には、その片側の主面に一対をなす2つの表示電極4、5（スキャン電極4、サステイン電極5）がx方向に沿って複数対構並設され、それぞれ一対の表示電極4、5間で面放電を行うようになっている。表示電極4、5は、ここでは一例としてAgにガラスを混合し、焼成してなる金属電極としているが、それぞれ帯状のITOからなる透明電極の上にバスラインを配した構成としてもよい。
【００１６】
スキャン電極4は、各個が電気的に独立して給電されるようになっている。またサステイン電極5は、各個がすべて電気的に同電位になるように接続されている。
上記表示電極4、5を配設したフロントパネルガラス2の主面には、絶縁性ガラス材料からなる誘電体層6と酸化マグネシウム（MgO）からなる保護層7が順次コートされている。
【００１７】
バックパネルBPの基板となるバックパネルガラス3には、その片側主面に複数のアドレス電極11がy方向を長手方向として一定間隔でストライプ状に並設されている。このアドレス電極11はAgとガラスを混合し、焼成してなる。
アドレス電極11を配設したバックパネルガラス3の主面には、絶縁性材料からなる誘電体層10がコートされる。誘電体層10上には、隣接する2つのアドレス電極11の間隙に合わせて隔壁8が配設される。そして、隣接する2つの隔壁8の各側壁とその間の誘電体層10の面上には、赤色（R）、緑色（G）、青色（B）の何れかの色に対応する蛍光体層9R、9G、9Bが形成される。
【００１８】
なお当図では、蛍光体層9R、9G、9Bのx方向幅を同一サイズで示しているが、これらの各蛍光体の輝度バランスを取るために特定の色の蛍光体層のx方向幅を広く取ることがある。
このような構成を有するフロントパネルFPとバックパネルBPは、アドレス電極11と表示電極4、5の互いの長手方向が直交するように対向させられる。
【００１９】
フロントパネルFPとバックパネルBPは、フリットガラス等の低融点ガラスを含む封止部材により、それぞれの周縁部にて封止され、両パネルFP、BPの内部が密閉されている。
このように封止されたフロントパネルFPとバックパネルBPの内部には、Xe等の希ガスを組成に含む放電ガス（封入ガス）が所定の圧力（通常40ｋPa〜66.5ｋPa程度）で封入される。
【００２０】
これにより、フロントパネルFPとバックパネルBPの間において、誘電体層6と蛍光体層9R、9G、9B、および隣接する2つの隔壁8で仕切られた空間が放電空間12となる。また、隣り合う一対の表示電極4、5と、1本のアドレス電極11が放電空間12を挟んで交叉する領域が、画像表示にかかるセル（不図示）となる。ここで図13は、PDP部の複数対の表示電極4、5（N行）と複数のアドレス電極11（M行）が形成するマトリクスを示す。
【００２１】
駆動時には各セルにおいて、アドレス電極11と表示電極4、5のいずれかの間で放電が開始される。一対の表示電極4、5同士での放電では短波長の紫外線（Xe共鳴線、波長約147nm）が発生し、この紫外線を受けて蛍光体層9R、9G、9Bが可視光発光する。
次に、PDP部を駆動するためのパネル駆動部の構成について説明する。図14は、当該パネル駆動部の構成図である。
【００２２】
当図に示すパネル駆動部20は、各アドレス電極11と接続されたアドレスドライバ203、各スキャン電極4と接続されたスキャンドライバ201、各サステイン電極5と接続されたサステインドライバ202、およびこれらのドライバ201〜203の動作を制御するパネル駆動回路200等からなる。
パネル駆動回路200には、維持パルス発生タイミング制御装置21、主制御回路22、およびクロック回路23等が内蔵されている。
【００２３】
クロック回路23は内部にクロック（CLK）発生部およびPLL（Phase Locked Loop）回路を内蔵しており、所定のサンプリングクロックすなわち同期信号を発生し、主制御回路22およびパルス制御装置21に送るようになっている。
主制御回路22には、PDP部10の外部より入力される映像データを一定期間記憶するフレームメモリである記憶部、および記憶した画像データを順次取り出し、ガンマ補正処理などの画像処理を行うための複数の画像処理回路（不図示）が内蔵されている。主制御回路22には、クロック回路23より発生した同期信号が送られ、この同期信号に基づいて、画像情報が主制御回路22に取り込まれ、各種画像処理が行われる。画像処理後の画像データは、各ドライバ201〜203内のドライブ素子回路2011、2021、2031へと送られる。主制御回路22は、ドライブ素子回路2011、2021、2031の制御も併せて行う。
【００２４】
パルス制御装置21はパルスを発生するタイミングを制御するものであり、公知のシーケンスコントローラとマイクロコンピュータを内蔵している。そしてクロック回路23の同期信号に基づき、前記マイクロコンピュータの制御プログラムによって、スキャンドライバ201、サステインドライバ202およびアドレスドライバ203のそれぞれに所定のタイミングで、駆動波形プロセスのシークエンスに基づく初期化パルス、走査パルス、書き込みパルス、維持パルス、消去パルス等の各種パルス（TRG scn、TRG sus、TRG data）を送る。これにより、表示電極4、5およびアドレス電極11に所定形状のパルス電圧が印加され、画面表示がなされる。
【００２５】
駆動波形プロセスのシークエンスに基づく各パルスの波形およびその出力タイミングは、前記マイクロコンピュータにより制御される。駆動波形プロセスのシークエンスは、パルス制御装置21中のマイクロコンピュータ中において、主制御回路22から送られた画像処理後の画像データを処理して形成される。
スキャンドライバ201、サステインドライバ202、アドレスドライバ203は、一般的なドライバIC（例えばデータドライバ；NECμPD16306A/B、スキャンドライバ；TI SN755854を用いることができる）で構成されており、それぞれ内部にパルス出力装置2010、2020、2030と、ドライブ素子回路2011、2021、2031を備えている。各パルス出力装置2010、2020、2030は、それぞれ個別に外部の高圧直流電源から送電されるように接続されており、この高圧直流電源から得た所定の値の電圧（VCC scn、VCC sus、VCC data）を、前記パルス制御装置21から送られるパルス（in scn、in sus、in data）に基づいてドライブ素子回路2011、2021、2031側へ出力する（out X、out Y、out）。
1-2.基本的な駆動波形プロセス
続いて、従来のPDP表示装置の基本的な駆動波形プロセスの流れについて説明する。なお一般的なPDP表示装置の駆動波形プロセスの詳細については特開平6-186927号公報、特開平5-307935号公報などに開示されている。
【００２６】
図15に示すようにPDP表示装置の駆動波形プロセスでは、サブフィールド中で初期化期間、書き込み期間、維持期間、消去期間という一連のシーケンスを経るようになっている。
駆動時には、まず初期化期間においてサブフィールドでスキャン電極4に初期化パルスを印加し、セルの壁電荷を初期化する。
【００２７】
次に書き込み期間において、y方向最上位（PDP部1の最上位）のスキャン電極4に走査パルスを、サステイン電極5に書き込みパルスをそれぞれ印加し、書き込み放電を行う。これにより、上記スキャン電極4とサステイン電極5に対応する各セルの誘電体層6の表面に壁電荷を蓄積する。これと同様に、上記最上位に続く2番目以降のスキャン電極4とサステイン電極5にそれぞれ走査パルスと書き込みパルスを印加し、各セルに対応する誘電体層6の表面に壁電荷を蓄積する。これをフロントパネルFPに配したすべての表示電極4、5について行い、1画面分の潜像を書き込む。
【００２８】
次に維持期間において、アドレス電極11を接地し、スキャン電極4とサステイン電極5に交互に維持パルスを印加する。これにより書き込みパルスによって選択された表示セルでは、誘電体層6の表面電位が放電開始電圧（Vf）を上回り、一対の表示電極4、5間隙で維持放電が発生する。この維持放電で短波長の紫外線（波長約147nmのXe共鳴線）が発生し、当該紫外線で蛍光体層9R、9G、9Bが励起され、可視光が発生して画像表示がなされる。当該画像表示は、メーカー統一規格により60フレーム/sec（約16.67ms/フレーム）で構成されるようになっている。
【００２９】
1フレームは8個のサブフィールドで構成されており、その相対輝度比は基本的に、昇順に1、2、4、8、16、32、64、128のバイナリで重み付けされる。ここでは説明のため初期化期間、書き込み期間、維持期間、消去期間のすべてを有するサブフィールドを挙げているが、実際の1フレームでは相対輝度比の重み付けに対応したサブフィールドのいずれか1つ以上で書き込み期間および維持期間を存在させるように予め定められている。また、0階調表示の重み付けに対応するサブフィールドは、初期化期間と書き込み期間（走査パルスなし）で構成される。
【００３０】
消去期間では、サステイン電極5に幅の狭い消去パルスを印加し、セル内の壁電荷を消滅をさせて画面消去させる。
1-3.本実施の形態1における特徴と効果
ここで、従来のPDP表示装置での低階調表示時（0階調目〜8階調目）における表示輝度、フレーム中の各相対輝度比の重み付けに対応したサブフィールドでの書き込み期間および維持期間の有無を図11の表に示す。図中、「1」で示した欄が書き込み及び維持放電を行うサブフィールドである。PDP部はここでは13インチVGA規格のものについて測定しているが、PDP部のサイズ規格が異なる場合については測定数値に若干の違いがある。しかしながら概ね以下の特性が同様に見られるものと考えてよい。
【００３１】
当図が示すように、0階調表示時における輝度が0.15cd/m²であり、当該0階調表示時では初期化放電のみが発生することから、初期化放電による発光輝度は0.15cd/m²であることがわかる。また1階調表示時（維持パルス数3個）と2階調表示時（維持パルス数7個）の維持パルス数差が4個であり、発光輝度比が1.8cd/m²であることから、維持放電1回あたりの発光輝度が0.45cd/m²であることがわかる。さらに、0階調表示時と1階調表示時の輝度比が2.33cd/m²であることから、書き込み放電による発光輝度は約1.0cd/m²であると算出される。
【００３２】
このように一般的なPDP表示装置では、0階調表示と1階調表示の輝度比が2.33cd/m²もあり、当該輝度比がCRTではほぼ0cd/m²であることと比べると、低階調表示時においてCRTのように滑らかな輝度変化を表現することができない性質がある。
これに対して、誤差拡散処理（ディザ法）により擬似的に階調表示時しようとしても、階調がもともと低い理由から誤差拡散ノイズのザラツキ感が目立ってしまい、誤差拡散の有効な効果が得られずにかえって画質が劣化するという新たな問題が発生する。
【００３３】
そこで本願発明者らが鋭意検討した結果、初期化パルスと書き込み放電による発光輝度が約1.2cd/m²も得られることに着眼して、図1の駆動波形プロセスに示すように、1フレーム中において相対輝度比が最小の重み付けに対応するサブフィールドは、初期化期間と書き込み期間の2期間で構成し、従来のように表示電極4、5に維持パルスを印加しないものとした。
【００３４】
ここでは初期化パルス400V、書き込みパルス70V、走査パルス-70V、書き込み期間でのサステイン電極への印加電圧200Vの各値に設定した。これらの各パルス値は従来とほぼ同様の値で設定することができる。なお、これらの値は以降の実施の形態においても同様に設定している。
このような駆動波形プロセスによれば、相対輝度比が最小の重み付けに対応するサブフィールドでは、その相対輝度比が2.33cd/m²であった従来に対し、その約1/2の発光輝度の約1.2cd/m²（初期化パルスと書き込みパルスによる発光の合計）に抑えることが可能となり、より0cd/m²に近い暗い発光表示を行える。したがって本実施の形態1の低階調表示時においては、誤差拡散処理を用いなくともCRTに迫る滑らかな階調表現が実現できる。
【００３５】
また本実施の形態1では、相対輝度比が最小の重み付けに対応するサブフィールドにおいて維持パルスを印加しないので、消去期間を必要としない。したがって、消去パルスによる発光も生じない。このため図1に示すように、書き込み期間の後は直ちに次のサブフィールドの初期化期間に移行でき、駆動時間の短縮をも図ることが可能である。これは、例えば初期化パルス、書き込みパルス、走査パルス等のパルス幅を設定する場合に好都合である。
【００３６】
また、従来は0階調表示および第1階調表示に誤差拡散処理を施すと、誤差拡散ノイズが明るくなって画質が劣化してしまう（ザラツキ感が生じる）傾向が見られたが、本実施の形態1では相対輝度比が最小の重み付けに対応するサブフィールドにおける発光輝度が従来に比べて非常に低いので、誤差拡散処理を行ってもノイズが目立たないという効果も奏される。
【００３７】
＜実施の形態2＞
図2は、実施の形態2における低階調表示時のサブフィールドを示す図である。本実施の形態2では、重み付けの異なる8個のサブフィールドを有する1フレームにおいて、実施の形態1と同様に初期化期間と書き込み期間の2期間からなるサブフィールドを2つ連続して有する駆動波形プロセスとしている。
【００３８】
そして、これら2つのサブフィールドのうち、後行のサブフィールド2では実施の形態1と同様にして初期化期間および書き込み期間における各放電を行う。
一方、先行するサブフィールド1では、あるフレームでは、相対輝度比が最小の重み付けに対応する低階調表示領域において、図3（a）に示すように隣接セル群を一つおきに点灯させる。そして、これに続く次のフレームでは、図3（b）に示すように、上記低階調表示領域において、上記飛ばして点灯しなかった側のセル群を点灯させる。すなわち本実施の形態2では、連続する2つのフレームで、相対輝度比が最小の重み付けに対応するサブフィールドの表示領域を分担して点灯する構成となる。
【００３９】
このようにセルを点灯させる具体的な方法としては、以下の方法が挙げられる。画像を制御する信号として、図4に示す「垂直同期信号（a）」、「水平同期信号（c）］、「クロック回路23の同期信号（データクロック）（d）」がある。パネル駆動部20は駆動時にこれらの信号（a）、（c）、（d）を外部より取り込み、パルス制御装置21において各信号（a）、（c）、（d）がLレベルからHレベルに変化する際に反転するような信号を作成すると、フィールド毎に反転する信号（b）、ライン毎に反転する信号（e）、水平ドット（セル）毎に反転する信号（f）ができる。
【００４０】
このうちライン毎に反転する信号（e）は垂直同期信号（a）でリセットされ、ドット毎に反転する信号（f）は水平同期信号（c）でリセットされる。この場合「リセットされる」とは、同期信号が入った時点で強制的にLかまたはHレベルにセットされるということである。当図中ではＨにセットされる例を示している。ライン毎に反転される信号（e）と、水平ドット毎に反転する信号（f）の排他的論理和を取ると、図5に示す様に市松模様となる。さらにこれとフィールド毎に反転する信号（b）との排他的論理和をとると、フィールド毎に反転する市松パターンが形成される。すなわち、フィールド毎に反転する信号（b）、ライン毎に反転する信号（e）、水平ドット（セル）毎に反転する信号（f）によって、外部より入力される画像データのうち、相対輝度比が最小の重み付けに対応するサブフィールドの表示領域の画像データが、PDP駆動部20のメモリに各市松模様の画像データとして逐次格納され、表示に供されることとなる。
【００４１】
このようにして本実施の形態2では、1サブフィールドのデータと、図5のように「0」か「1」で構成された市松パターンの論理積をとり、表示領域を点灯する。このとき、使用する市松パターンはフィールド毎に「0」と「1」が反転する。こうすることで1サブフィールドでは、本来発光する輝度の1/2の輝度を疑似的に表現できる。
【００４２】
なお2サブフィールドでは市松パターンとの論理積をとらない。
以上の本実施の形態2によれば、相対輝度比が最小の重み付けに対応するサブフィールドの表示領域で、隣接するセルを市松模様のごとく、フレーム毎に交互に点灯させて見かけの表示領域の発光輝度を全点灯の場合（つまりサブフィールド2における発光輝度より）と比べると、初期化パルスによる発光は同等にあるが、書き込みパルスによる発光は半減させることができる。すなわち本実施の形態2では、相対輝度比が最小の重み付けに対応するサブフィールド1における発光輝度を、初期化パルスによる発光輝度（0.15cd/m²）と、書き込み放電による発光輝度（約1.0cd/m²）の半分（0.5cd/m²）の合計の約0.65cd/m²に抑えることが可能である。これは前述した従来の階調表示における発光輝度2.33cd/m²の約1/4の低さであって、本実施の形態2が優れた低階調表示性能を有していることを示すものである。
【００４３】
また、本実施の形態2では、サブフィールド2における発光輝度も約1.2cd/m²と低く抑えられているので、前記サブフィールド1と合わせて0cd/m²に迫る複数の暗い低階調表示が実現できる。
本実施の形態2に誤差拡散処理を組み合わせれば、誤差拡散ノイズはほとんど視認されず、画質の劣化を非常に小さく抑えることができる。
【００４４】
なお、ここではサブフィールド1において表示領域の隣接セルを連続するフレーム毎に交互に点灯させる例を示したが、本実施の形態2はこの駆動方法に限定するものではなく、セルを数個ずつのセルグループに分け、このセルグループを連続するフレーム毎に交互に点灯させるようにしてもよい。ただし、あまりセル数の多いセルグループを形成すると、表示領域における画像が粗くなるので、PDP部1がハイビジョン型など高精細の場合に特に注意が必要である。
【００４５】
また本実施の形態2では、本発明の特徴的なサブフィールド1とサブフィールド2のそれぞれの駆動波形プロセスを組み合わせる例を示しているが、本発明はこれらのサブフィールド1および2の組み合わせによる駆動波形プロセスに限定するものではなく、サブフィールド1だけを従来の構成のサブフィールドと組み合わせてもよい。
【００４６】
さらに、サブフィールド1では、2つの連続するフレームでサブフィールド1の表示領域における隣接セルを交互に点灯する構成としているが、本発明は隣接セルを交互に点灯する場合に限定せず、1個おき、またはそれ以上の数個おきにセルを点灯するようにし、連続する複数のフレームの合計で対応する表示領域をすべて点灯するようにしてもよい。このようにすれば、サブフィールド1当たりの点灯セル数をさらに数分の一まで減少させることができ、いっそう暗い表示が可能となる。
【００４７】
＜実施の形態3＞
図6は、実施の形態2における低階調表示時のサブフィールドを示す図である。当図に示す本実施の形態3の駆動波形プロセスでは、まず実施の形態1のように相対輝度比が最小の重み付けに対応するサブフィールドを初期化期間と書き込み期間の2期間で構成する。そして、前記サブフィールドに続く次のサブフィールドの初期化期間において、傾斜状の漸増部を有する初期化パルスを印加することを特徴としている。漸増部の具体的な傾斜としては、本願発明者らが実際に測定を行った結果から、その最大傾斜が約7.5V/μsとするのがよく、より望ましくは1V/μs〜3.5V/μs程度の範囲とするのがよいと考えられる。当該初期化パルスの最大値は、従来と同じ400V程度でよい。
【００４８】
このような漸増部を有する初期化パルスを印加する駆動波形プロセスによれば、先行する相対輝度比が最小の重み付けに対応するサブフィールドで発生した放電に起因する壁電荷（特に書き込み期間における書き込み放電で発生した壁電荷）が、次のサブフィールドに持ち越されて誤放電（例えば0.5cd/m²程度）を誘発するのが効果的に防止される。すなわち本実施の形態3では、傾斜状の漸増部を有する初期パルス400によって、先行するサブフィールドより残っていたセル内の壁電荷がゆるやかに初期化され、表示電極4、5間あるいは表示電極4、5とアドレス電極11との間の電位が小さくなるため、突発的な放電の発生が回避される。これにより、相対輝度比が最小の重み付けに対応するサブフィールドと、これに続くサブフィールドにおいて、画像表示のために好ましくない明るい誤放電が発生し、維持期間へ誤放電が持続してしまうのを効果的に回避でき、良好な低階調表示がなされることとなる。
【００４９】
なお漸増部を有する初期パルスとしては、上記傾斜状の初期化パルス400のパターンに限定するものではなく、例えば図7に示すように、曲線状の漸増部を有する初期化パルス500であってもよい。当図に示す初期化パルス500の場合、その漸増部の曲線はf(x)={1-(1/e)^x)^1/2で表される関数曲線を利用しており、緩やかな漸増曲線に基づいた初期化パルス500によって、セル内の壁電荷が目立った誤放電を起こすことなくスムーズに初期化されるようになっている。
【００５０】
また、前記漸増部の曲線としてはこの他にも正弦波形（sinカーブ）・余弦波形（cosカーブ）等の三角関数、および各種指数関数、あるいは高次関数を利用して、緩やかに漸増する関数曲線に基づき形成することもできるが、実際にはオシロスコープや放電確認用の顕微鏡等を用いて、任意の曲線状の漸増部によって、目立った誤放電の発生が効果的に防止されているか否かを確認するのが望ましい。
【００５１】
なお、前記漸増部の形状としては、この他に誤放電を行わない範囲で初期化パルスを図8のパルス波形600または図9の指数関数波形700に示すように、急峻に立ち上げる（この場合150V程度に立ち上げる）ことも可能である。このようにすれば、ある程度初期化パルスの幅を小さくすることができるので、駆動時間の短縮を図ることが可能となる利点もある。
＜その他の事項＞
本発明の駆動波形プロセスとしては、サブフィールドにおける各パルスをスキャン電極4とサステイン電極5の両方に適宜電圧印加することにより差分波形として形成してもよい。ここで図10の駆動波形プロセスでは、初期化パルス（差分波形400V）を、スキャン電極4への印加電圧200V、サステイン電極5への印加電圧-200Vの合計で構成している。これと同様にして、走査パルスや書き込みパルス、あるいは実施の形態3で示した漸増部を有する初期化パルスを差分波形で構成してもよい。このようにすれば、スキャンドライバ201、サステインドライバ202、アドレスドライバ203に対して、それぞれ個別に給電するときの印加電圧が低くなるので、これらにそれほど高耐圧のドライバICを使わなくても済み、コスト的に有利になるという効果が望める。
【００５２】
なおPDP駆動時における表示は、上記1フレームを8サブフィールドから構成する例の他、場合によっては1フレームを12サブフィールドで構成して合計256階調を表現することもある。この場合は各サブフィールドの重み付けを昇順に1、2、4、6、10、14、19、26、33、47、53等とする。これは0〜7階調までは8サブフィールドからなる1フィールドの場合と同様であるが、8階調目は2サブフィールドと4サブフィールドを点灯させる。さらに重み付けを変えることによって、512階調以上の表示も可能である。本発明はこのようなフレーム構成に適用してもよい。
【００５３】
【発明の効果】
以上のことから明らかなように、本発明は重み付けの異なる複数のサブフィールドにより1フレームを構成し、初期化期間にスキャン電極に初期化パルスを印加し、書込期間にスキャン電極に走査パルスを印加するとともにアドレス電極にデータパルスを印加し、維持期間にスキャン電極及びサステイン電極に維持パルスを印加し、多階調表示を行うPDP表示装置の駆動方法であって、相対輝度比が最小の重み付けに対応するサブフィールドでは、初期化期間および書き込み期間の2期間の放電を行うことによって表示を行い、かつ、初期化期間には矩形波からなる初期化パルスを印加し、前記相対輝度比が最小のサブフィールドに続くサブフィールドでは、初期化期間において前記スキャン電極に、傾きが１〜３．５Ｖ / μｓからなる漸増形状を含む初期化パルスを印加するので、相対輝度比が最小であるサブフィールドにおける発光輝度は、初期化期間における発光と書き込み期間における発光のみで表示することになり、維持期間および消去期間における各放電が不要になる。このことから本発明では、相対輝度比が最小であるサブフィールドにおける発光輝度が、従来に比べて1/2程度と飛躍的に低く抑えられるので、これに基づいて合計256階調のうち、0階調から1階調表示時における低階調の変化を滑らかに表示することができる。
【図面の簡単な説明】
【図１】実施の形態1の駆動波形プロセスを示す図である。
【図２】実施の形態2の駆動波形プロセスを示す図である。
【図３】実施の形態2のPDP部における発光表示領域を示す模式図である。
【図４】 PDP駆動部に入力される各種信号波形と、実施の形態2においてパルス制御装置が発生する各種信号波形を示す図である。
【図５】実施の形態2の発光表示領域の形成過程を示す図である。
【図６】実施の形態3の駆動波形プロセスを示す図である。
【図７】実施の形態3の駆動波形プロセス（バリエーション）を示す図である。
【図８】実施の形態3の駆動波形プロセス（バリエーション）を示す図である。
【図９】実施の形態3の駆動波形プロセス（バリエーション）を示す図である。
【図１０】本発明の駆動波形プロセスのバリエーションを示す図である。
【図１１】従来のPDP表示装置における階調表示と重み付けの関係を示す図である。
【図１２】 PDP部の構成を示す断面斜視図である。
【図１３】表示電極とアドレス電極との配列を示す模式図である。
【図１４】 PDP駆動回路の構成を示す図である。
【図１５】従来のPDP部の駆動波形プロセスを示す図である。
【図１６】 1フレーム（フィールド）中におけるサブフィールドの構成を示す図である。
【符号の説明】
1 PDP部
4、5 表示電極
11 アドレス電極
20 パネル駆動部
21 維持パルス発生タイミング制御装置
22 クロック回路
201 スキャンドライバ
202 サステインドライバ
203 アドレスドライバ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma display panel display device and a driving method thereof.
[0002]
[Prior art]
The plasma display panel (PDP) display device has two thin front panel glasses and a back panel glass facing each other through a plurality of partition walls, and each of the plurality of partition walls has red (R), green (G), Blue (B) phosphor layers of each color are arranged, and a PDP part is formed by sealing a discharge gas in a discharge space that is a gap between both glass plates. A plurality of pairs of display electrodes each having a scan electrode and a sustain electrode are formed on the front panel glass side. On the back panel glass side, a plurality of address electrodes are arranged in parallel so as to be orthogonal to the display electrodes across the discharge space. In these sub-fields, pulses such as an initialization pulse, a scan pulse, a write pulse, a sustain pulse, and an erase pulse are applied to these electrodes in a subfield described later, for example, based on the drive waveform process shown in FIG. The fluorescent light is emitted by the discharge generated in the discharge gas. The PDP display device having such a configuration is excellent in that the depth size and weight are hardly increased and the viewing angle is not limited as in the case of a CRT of a conventional display even when the screen is enlarged.
[0003]
Such a PDP display device is required to have a large screen and high definition, and currently, a product of 50 inches or more is commercialized.
By the way, when displaying a television image on a display, the analog color television image signal system is composed of 60 frames (fields) per second. Originally, PDP display devices can only display images either on or off, so each color of red (R), green (G), and blue (B) as shown in the frame configuration diagram of Fig. 16 For example, a method is used in which a lighting time corresponding to is divided in time, and a plurality of gradations are displayed by combining, for example, eight subfields constituting one (TV) frame to display intermediate colors. The relative luminance ratio in each of these 8 subfields is weighted in binary as 1, 2, 4, 8, 16, 32, 64, 128 in ascending order, and this 8-bit relative luminance ratio is a different combination of weights. For example, a total of 256 gradations (0 gradations to 255 gradations) is expressed. Further, in order to ensure sufficient brightness during actual operation, the number of sustain pulses applied within the discharge sustain period of each subfield is substantially proportional to the weighting. It is assumed that the order of the relative luminance ratio is 3, 7, 15, 31, 63, 127, 255, 511 (hereinafter referred to as “0 gradation”, “1 gradation”, “2 gradation” to “8 gradation”, etc. The description shall indicate the specific gradations included in the total 256 gradations).
[0004]
[Problems to be solved by the invention]
Although it is a PDP display device having the above characteristics, there are the following problems at the time of low gradation display.
That is, in general, it is desirable that the relative luminance ratio is decreased as the gradation display becomes lower in the display, and it is said that dark gradation display can be expressed smoothly by doing so. When displaying 0 gradations and 1 gradation corresponding to the smallest relative luminance ratio among the above 256 gradations, the luminance ratio indicated by the gradation difference is 0 cd / m for CRT.²The smooth gradation display is possible. However, in the PDP display device, the luminance ratio of 0 gradation display and 1 gradation display is 2 cd / m.²Because of the above, it is difficult to express a smooth luminance change like CRT.
[0005]
On the other hand, if the sustain pulse ratio is set lower on the low gradation side, light emission obtained by the sustain pulse at the time of one gradation display can be suppressed, but light emission by the initialization pulse, write pulse, and erase pulse can be suppressed. Since it remains, the brightness cannot be reduced significantly. In addition, even when trying to display gray scales by error diffusion processing (dither method), the rough feeling of error diffusion noise is noticeable on the screen because the gray levels are originally low, and the effective effect of error diffusion cannot be obtained. On the other hand, there arises a new problem that the image quality deteriorates.
[0006]
The present invention has been made in view of the above problems, and provides a PDP display device capable of exhibiting excellent performance when performing multi-grayscale display, particularly during low-grayscale display, and a driving method thereof. For the purpose.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the present invention configures one frame by a plurality of subfields having different weights.The initialization pulse is applied to the scan electrode during the initialization period, the scan pulse is applied to the scan electrode during the writing period, the data pulse is applied to the address electrode, and the sustain pulse is applied to the scan electrode and the sustain electrode during the sustain period. Applied,This is a driving method of a PDP display device that performs multi-gradation display, and the subfield corresponding to the weight with the minimum relative luminance ratio displays by performing discharge in the initial period and the writing period.In the sub-field following the sub-field having the smallest relative luminance ratio, an inclination of 1 to 3 is applied to the scan electrode in the initialization period. .5V / Applying an initialization pulse containing a gradually increasing shape consisting of μsTo do.
[0008]
According to this driving method, the light emission luminance in the subfield having the smallest relative luminance ratio is displayed only by the light emission in the initialization period and the light emission in the writing period, and each discharge in the sustain period and the erasing period is unnecessary. Become. Therefore, in the present invention, the light emission luminance in the subfield having the minimum relative luminance ratio is remarkably reduced to about 1/2 as compared with the conventional case. It is possible to display smoothly a change in low gradation from gradation to one gradation display.
[0009]
Further, the present invention is a method for driving a PDP display device including a PDP unit in which a plurality of cells are arranged in a matrix, and in the first subfield corresponding to the weighting with the minimum relative luminance ratio in the first frame, In the writing period, the first cell group selected from the display area having the minimum relative luminance ratio is discharged, and the second luminance ratio in the second frame subsequent to the first frame corresponds to the minimum weighting. In the subfield, the second cell group that is not discharged in the first subfield can be discharged in the display region having the minimum relative luminance ratio.
[0010]
According to this driving method, the display area of the subfield corresponding to the weighting with the smallest relative luminance ratio is partially lit in two frames, and the relative luminance ratio in one frame is minimized. The light emission amount in the subfield corresponding to the weighting can be reduced to about 1/4 of the conventional one. Therefore, by using this driving method, it is possible to more smoothly display dark light emission during display from 0 gradation to 1 gradation.
[0011]
In addition to this, in the subfield having the second smallest relative luminance ratio in one frame, if display is performed with two discharges of the initialization period and the writing period, the relative luminance in the two consecutive subfields Light emission corresponding to the weight with the smallest ratio and light emission with the next lowest weight can be smoothly performed with darker display than before, and a plurality of excellent low gradation display times can be realized.
[0012]
Further, according to the present invention, in the next subfield following the subfield having the smallest relative luminance ratio in one frame, an initialization pulse including a gradually increasing shape can be applied in the initialization period.
According to this method, the wall charges caused by the subfield corresponding to the weighting with the minimum relative luminance ratio can be gradually initialized by the initializing discharge of the next subfield, which results in a bright erroneous discharge. Since this can be effectively prevented, it is possible to smoothly shift from the gradation display corresponding to the weighting with the minimum relative luminance ratio to the next gradation display, and good display performance is exhibited.
[0013]
The gradual increase shape of the initialization pulse may be a shape selected from an inclined shape, a step shape, an exponential function curve shape, and a trigonometric function curve shape.
Further, according to the present invention, a plurality of pairs of display electrodes are formed on the surface of the first substrate, and a plurality of data electrodes and a plurality of partition walls are provided along the longitudinal direction of each data electrode on the surface of the second substrate. In addition, a phosphor layer is formed between two adjacent barrier ribs, and includes a PDP portion in which the main surfaces of the first substrate and the second substrate face each other so that the longitudinal directions of the display electrode and the data electrode intersect with each other, A PDP display device having a panel driving unit that drives a PDP unit by applying a voltage to an arbitrary pair of display electrodes and an arbitrary data electrode based on a driving waveform process having a frame composed of a plurality of subfields with different weights The subfield having the smallest relative luminance ratio in one frame is composed of two periods of an initialization period and a writing period, and the panel driving unit applies data electrodes and a plurality of pairs of display electrodes in accordance with both periods. Electric It can be configured to be applied.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
<Embodiment 1>
1-1. Configuration of PDP display device
The PDP display device according to the first embodiment includes a PDP unit 1 and a panel driving unit 20 that drives the PDP unit 1.
[0015]
FIG. 12 is a partial cross-sectional perspective view showing the main configuration of the AC surface discharge type PDP portion in the first embodiment. In the figure, the z direction corresponds to the thickness direction of the PDP portion, and the xy plane corresponds to a plane parallel to the panel surface of the PDP portion. As shown in the figure, the PDP section 1 is composed of a front panel FP and a back panel BP that are arranged with their main surfaces facing each other.
The front panel glass 2, which is the substrate of the front panel FP, has two display electrodes 4 and 5 (scan electrodes 4 and sustain electrodes 5) that are paired on the main surface on one side, and are arranged in pairs along the x direction. In addition, surface discharge is performed between the pair of display electrodes 4 and 5, respectively. Here, the display electrodes 4 and 5 are, for example, a metal electrode obtained by mixing glass in Ag and baking it, but a bus line may be provided on a transparent electrode made of strip-like ITO.
[0016]
Each scan electrode 4 is electrically fed independently. Further, the sustain electrodes 5 are all connected so that all of them are electrically at the same potential.
On the main surface of the front panel glass 2 on which the display electrodes 4 and 5 are disposed, a dielectric layer 6 made of an insulating glass material and a protective layer 7 made of magnesium oxide (MgO) are sequentially coated.
[0017]
On the back panel glass 3 serving as the substrate of the back panel BP, a plurality of address electrodes 11 are juxtaposed on the main surface on one side in stripes at a constant interval with the y direction as the longitudinal direction. The address electrode 11 is made of Ag and glass mixed and fired.
The main surface of the back panel glass 3 on which the address electrodes 11 are disposed is coated with a dielectric layer 10 made of an insulating material. On the dielectric layer 10, a partition wall 8 is disposed in accordance with the gap between two adjacent address electrodes 11. The phosphor layer 9R corresponding to one of the colors red (R), green (G), and blue (B) is formed on each side wall of the two adjacent barrier ribs 8 and the surface of the dielectric layer 10 therebetween. , 9G, 9B are formed.
[0018]
In this figure, the x-direction widths of the phosphor layers 9R, 9G, and 9B are shown as the same size, but in order to balance the brightness of each of these phosphors, the x-direction width of the phosphor layer of a specific color is used. May take widely.
The front panel FP and the back panel BP having such a configuration are opposed so that the longitudinal directions of the address electrode 11 and the display electrodes 4 and 5 are orthogonal to each other.
[0019]
The front panel FP and the back panel BP are sealed at the respective peripheral portions by a sealing member including a low melting point glass such as frit glass, and the insides of both the panels FP and BP are sealed.
Inside the front panel FP and the back panel BP thus sealed, a discharge gas (filled gas) containing a rare gas such as Xe is sealed at a predetermined pressure (usually about 40 kPa to 66.5 kPa). .
[0020]
As a result, a space defined by the dielectric layer 6, the phosphor layers 9R, 9G, and 9B and the two adjacent barrier ribs 8 becomes the discharge space 12 between the front panel FP and the back panel BP. An area where a pair of adjacent display electrodes 4 and 5 and one address electrode 11 intersect with each other across the discharge space 12 is a cell (not shown) for image display. Here, FIG. 13 shows a matrix formed by a plurality of pairs of display electrodes 4 and 5 (N rows) and a plurality of address electrodes 11 (M rows) of the PDP portion.
[0021]
At the time of driving, discharge is started between the address electrode 11 and one of the display electrodes 4 and 5 in each cell. In the discharge between the pair of display electrodes 4 and 5, ultraviolet light having a short wavelength (Xe resonance line, wavelength of about 147 nm) is generated, and the phosphor layers 9R, 9G, and 9B emit visible light upon receiving the ultraviolet light.
Next, the configuration of the panel drive unit for driving the PDP unit will be described. FIG. 14 is a configuration diagram of the panel driving unit.
[0022]
The panel drive unit 20 shown in the figure includes an address driver 203 connected to each address electrode 11, a scan driver 201 connected to each scan electrode 4, a sustain driver 202 connected to each sustain electrode 5, and these drivers. The panel driving circuit 200 controls the operations of 201 to 203.
Panel drive circuit 200 incorporates sustain pulse generation timing control device 21, main control circuit 22, clock circuit 23, and the like.
[0023]
The clock circuit 23 includes a clock (CLK) generation unit and a PLL (Phase Locked Loop) circuit inside, and generates a predetermined sampling clock, that is, a synchronization signal, and sends it to the main control circuit 22 and the pulse control device 21. It has become.
The main control circuit 22 is a storage unit that is a frame memory that stores video data input from the outside of the PDP unit 10 for a certain period of time, and sequentially stores the stored image data to perform image processing such as gamma correction processing. A plurality of image processing circuits (not shown) are incorporated. A synchronization signal generated from the clock circuit 23 is sent to the main control circuit 22, and based on this synchronization signal, image information is taken into the main control circuit 22 and various image processes are performed. The image data after the image processing is sent to the drive element circuits 2011, 2021, and 2031 in the drivers 201 to 203. The main control circuit 22 also controls the drive element circuits 2011, 2021, and 2031.
[0024]
The pulse controller 21 controls the timing of generating a pulse, and incorporates a known sequence controller and microcomputer. Then, based on the synchronization signal of the clock circuit 23, the microcomputer control program causes the scan driver 201, the sustain driver 202, and the address driver 203 to have an initialization pulse and a scan pulse based on the sequence of the drive waveform process at predetermined timings, respectively. Various pulses (TRG scn, TRG sus, TRG data) such as write pulse, sustain pulse, and erase pulse are sent. As a result, a pulse voltage having a predetermined shape is applied to the display electrodes 4 and 5 and the address electrode 11 to display a screen.
[0025]
The waveform of each pulse based on the sequence of the driving waveform process and its output timing are controlled by the microcomputer. The sequence of the driving waveform process is formed by processing the image data after image processing sent from the main control circuit 22 in the microcomputer in the pulse controller 21.
The scan driver 201, the sustain driver 202, and the address driver 203 are configured by general driver ICs (for example, a data driver; NEC μPD16306A / B, a scan driver; TI SN755854 can be used), and each has a pulse output device therein. 2010, 2020, 2030 and drive element circuits 2011, 2021, 2031. Each of the pulse output devices 2010, 2020, and 2030 is individually connected to be transmitted from an external high-voltage DC power source, and a predetermined value voltage (VCC scn, VCC sus, VCC obtained from this high-voltage DC power source) data) is output to the drive element circuits 2011, 2021, and 2031 based on the pulses (in scn, in sus, in data) sent from the pulse control device 21 (out X, out Y, out).
1-2. Basic driving waveform process
Next, a basic drive waveform process flow of the conventional PDP display device will be described. Details of the driving waveform process of a general PDP display device are disclosed in Japanese Patent Laid-Open Nos. 6-86927 and 5-307935.
[0026]
As shown in FIG. 15, in the drive waveform process of the PDP display device, a series of sequences of an initialization period, a writing period, a sustain period, and an erasing period are performed in the subfield.
At the time of driving, first, an initialization pulse is applied to the scan electrode 4 in a subfield in the initialization period to initialize cell wall charges.
[0027]
Next, in the write period, a scan pulse is applied to the scan electrode 4 at the top in the y direction (the top of the PDP portion 1), and a write pulse is applied to the sustain electrode 5, thereby performing a write discharge. Thereby, wall charges are accumulated on the surface of the dielectric layer 6 of each cell corresponding to the scan electrode 4 and the sustain electrode 5. Similarly, a scan pulse and a write pulse are applied to the second and subsequent scan electrodes 4 and the sustain electrode 5 subsequent to the uppermost layer, respectively, and wall charges are accumulated on the surface of the dielectric layer 6 corresponding to each cell. This is performed for all the display electrodes 4 and 5 arranged on the front panel FP, and a latent image for one screen is written.
[0028]
Next, in the sustain period, the address electrode 11 is grounded, and the sustain pulse is alternately applied to the scan electrode 4 and the sustain electrode 5. As a result, in the display cell selected by the write pulse, the surface potential of the dielectric layer 6 exceeds the discharge start voltage (Vf), and a sustain discharge is generated between the pair of display electrodes 4 and 5. This sustain discharge generates short wavelength ultraviolet rays (Xe resonance lines having a wavelength of about 147 nm), and the ultraviolet rays excite the phosphor layers 9R, 9G, and 9B to generate visible light and display an image. The image display is configured at 60 frames / sec (about 16.67 ms / frame) according to the manufacturer standard.
[0029]
One frame is composed of eight subfields, and the relative luminance ratio is basically weighted in binary of 1, 2, 4, 8, 16, 32, 64, 128 in ascending order. Here, for the purpose of explanation, a subfield having all of an initialization period, a writing period, a sustain period, and an erasing period is listed, but in one actual frame, any one or more of the subfields corresponding to the relative luminance ratio weighting The predetermined period is set to have a writing period and a sustain period. Further, the subfield corresponding to the weighting of 0 gradation display is composed of an initialization period and a writing period (no scan pulse).
[0030]
In the erasing period, a narrow erasing pulse is applied to the sustain electrode 5 to eliminate the wall charges in the cell and erase the screen.
1-3. Features and effects of the first embodiment
Here, the display luminance at the time of low gradation display (0th gradation to 8th gradation) on the conventional PDP display device, the writing period and maintenance in the subfield corresponding to the weighting of each relative luminance ratio in the frame The presence or absence of periods is shown in the table of FIG. In the figure, the column indicated by “1” is a subfield for performing writing and sustain discharge. Here, the PDP section measures the 13-inch VGA standard, but there are slight differences in the measured values when the size standards of the PDP section are different. However, it can be considered that the following characteristics are generally seen as well.
[0031]
As shown in this figure, the brightness at 0 gradation display is 0.15 cd / m²Since only the initializing discharge occurs at the time of the 0 gradation display, the emission luminance by the initializing discharge is 0.15 cd / m.²It can be seen that it is. In addition, the difference in the number of sustain pulses between the one-gradation display (three sustain pulses) and the two-gradation display (seven sustain pulses) is four, and the emission luminance ratio is 1.8 cd / m.²Therefore, the emission brightness per sustain discharge is 0.45cd / m²It can be seen that it is. In addition, the luminance ratio between 0 gradation display and 1 gradation display is 2.33 cd / m²Therefore, the light emission brightness due to writing discharge is about 1.0cd / m.²It is calculated that
[0032]
Thus, in a general PDP display device, the luminance ratio of 0 gradation display and 1 gradation display is 2.33 cd / m.²The luminance ratio is almost 0cd / m for CRT.²Compared to the above, there is a characteristic that a smooth luminance change cannot be expressed like a CRT at the time of low gradation display.
On the other hand, even when trying to display gray scales by error diffusion processing (dither method), the rough feeling of error diffusion noise is noticeable because the gray levels are originally low, and an effective effect of error diffusion is obtained. A new problem occurs that the image quality deteriorates instead.
[0033]
Therefore, as a result of intensive studies by the inventors of the present application, the emission luminance due to the initialization pulse and the write discharge is about 1.2 cd / m²As shown in the drive waveform process in FIG. 1, the subfield corresponding to the weight with the smallest relative luminance ratio in one frame is composed of two periods, an initialization period and a writing period. As in the prior art, no sustain pulse is applied to the display electrodes 4 and 5.
[0034]
Here, the initialization pulse 400V, the write pulse 70V, the scan pulse -70V, and the voltage 200V applied to the sustain electrode during the write period are set. Each of these pulse values can be set to a value almost the same as the conventional one. These values are set similarly in the following embodiments.
According to such a driving waveform process, the relative luminance ratio is 2.33 cd / m in the subfield corresponding to the weighting with the smallest relative luminance ratio.²About 1.2 cd / m, which is about 1/2 of its emission brightness²(Total of light emission by initialization pulse and writing pulse) can be suppressed, and more 0cd / m²A dark light emission display close to. Therefore, at the time of low gradation display of the first embodiment, smooth gradation expression close to that of CRT can be realized without using error diffusion processing.
[0035]
In the first embodiment, since no sustain pulse is applied in the subfield corresponding to the weight with the minimum relative luminance ratio, no erasing period is required. Therefore, light emission due to the erase pulse does not occur. Therefore, as shown in FIG. 1, immediately after the writing period, it is possible to shift to the initializing period of the next subfield, and the driving time can be shortened. This is convenient when, for example, setting a pulse width such as an initialization pulse, a writing pulse, or a scanning pulse.
[0036]
Conventionally, when error diffusion processing is applied to 0 gradation display and 1st gradation display, error diffusion noise becomes brighter and image quality deteriorates (causes a rough feeling). In the first embodiment, since the light emission luminance in the subfield corresponding to the weighting with the minimum relative luminance ratio is very low as compared with the conventional case, there is an effect that noise is not conspicuous even if the error diffusion processing is performed.
[0037]
<Embodiment 2>
FIG. 2 is a diagram showing subfields at the time of low gradation display in the second embodiment. In the second embodiment, in one frame having eight subfields with different weights, a driving waveform having two consecutive subfields consisting of two periods of an initialization period and a writing period as in the first embodiment As a process.
[0038]
Of these two subfields, the subsequent subfield 2 discharges in the initialization period and the writing period in the same manner as in the first embodiment.
On the other hand, in the preceding subfield 1, in a certain frame, every other adjacent cell group is lit as shown in FIG. 3 (a) in the low gradation display area corresponding to the weighting with the minimum relative luminance ratio. Then, in the next frame following this, as shown in FIG. 3B, in the low gradation display region, the cell group on the side that has been skipped and not lit is turned on. That is, in the second embodiment, the display area of the subfield corresponding to the weight with the smallest relative luminance ratio is lit in two consecutive frames.
[0039]
As a specific method of lighting the cell in this way, the following method can be given. As signals for controlling an image, there are “vertical synchronization signal (a)”, “horizontal synchronization signal (c)”, and “synchronization signal (data clock) (d) of clock circuit 23” shown in FIG. The panel drive unit 20 captures these signals (a), (c), and (d) from the outside during driving, and each signal (a), (c), (d) is changed from L level to H level in the pulse controller 21. If a signal that inverts when changing to (2) is created, a signal (b) that is inverted for each field, a signal (e) that is inverted for each line, and a signal (f) that is inverted for each horizontal dot (cell) are generated.
[0040]
Of these, the signal (e) that is inverted for each line is reset by the vertical synchronization signal (a), and the signal (f) that is inverted for each dot is reset by the horizontal synchronization signal (c). In this case, “reset” means that the signal is forcibly set to L or H level when a synchronization signal is input. In the figure, an example in which H is set is shown. When the exclusive OR of the signal (e) inverted for each line and the signal (f) inverted for each horizontal dot is taken, a checkered pattern is obtained as shown in FIG. Further, when the exclusive OR of this and the signal (b) that is inverted for each field is taken, a checkered pattern that is inverted for each field is formed. That is, the relative luminance ratio of image data input from the outside by a signal (b) inverted for each field, a signal (e) inverted for each line, and a signal (f) inverted for each horizontal dot (cell). The image data of the display field of the subfield corresponding to the minimum weight is sequentially stored as image data of each checkered pattern in the memory of the PDP drive unit 20, and is used for display.
[0041]
In this way, in the second embodiment, the logical product of the data of one subfield and the checkered pattern composed of “0” or “1” as shown in FIG. 5 is obtained, and the display area is turned on. At this time, “0” and “1” are reversed for each field in the checkerboard pattern to be used. In this way, in one subfield, it is possible to simulate a luminance that is half the luminance that is originally emitted.
[0042]
The two subfields do not perform a logical product with the checkered pattern.
According to the second embodiment described above, in the display area of the subfield corresponding to the weighting with the minimum relative luminance ratio, adjacent cells are alternately lit for each frame like a checkered pattern to display the apparent display area. Compared to the case of full lighting (that is, from the luminance in subfield 2), the light emission by the initialization pulse is equivalent, but the light emission by the write pulse can be halved. That is, in the second embodiment, the emission luminance in the subfield 1 corresponding to the weighting with the minimum relative luminance ratio is set to the emission luminance (0.15 cd / m 2) by the initialization pulse.²) And emission brightness due to writing discharge (approximately 1.0cd / m)²) Half (0.5cd / m²) About 0.65cd / m in total²It is possible to suppress it. This is the light emission luminance of 2.33 cd / m in the conventional gradation display described above.²This indicates that the second embodiment has excellent low gradation display performance.
[0043]
In the second embodiment, the emission luminance in subfield 2 is also about 1.2 cd / m.²0cd / m together with the subfield 1²Multiple dark low-gradation displays approaching
If the error diffusion processing is combined with the second embodiment, almost no error diffusion noise is visually recognized, and image quality degradation can be suppressed to a very small level.
[0044]
Although an example in which the adjacent cells in the display area are alternately turned on every successive frames in subfield 1 is shown here, Embodiment 2 is not limited to this driving method, and several cells are used. It is also possible to divide the cell groups into alternate cell groups and to turn on these cell groups alternately for each successive frame. However, if a cell group having a large number of cells is formed, an image in the display area becomes coarse, so special attention is required when the PDP unit 1 is a high definition type such as a high vision type.
[0045]
In the second embodiment, an example in which the drive waveform processes of the characteristic subfield 1 and subfield 2 of the present invention are combined is shown, but the present invention is driven by a combination of these subfields 1 and 2. It is not limited to the waveform process, and only subfield 1 may be combined with a subfield having a conventional configuration.
[0046]
Further, in the subfield 1, the adjacent cells in the display area of the subfield 1 are alternately turned on in two consecutive frames. However, the present invention is not limited to the case where the adjacent cells are turned on alternately. Alternatively, the cells may be turned on every other number or several more, and the corresponding display area may be turned on in total of a plurality of consecutive frames. In this way, the number of lighting cells per subfield 1 can be further reduced to a fraction, and a darker display becomes possible.
[0047]
<Embodiment 3>
FIG. 6 is a diagram showing subfields during low gradation display in the second embodiment. In the drive waveform process of the third embodiment shown in the figure, first, as in the first embodiment, the subfield corresponding to the weight with the minimum relative luminance ratio is composed of two periods of the initialization period and the writing period. In the initializing period of the next subfield following the subfield, an initializing pulse having a gradually increasing portion is applied. As a specific inclination of the gradual increase portion, from the result of actual measurement by the inventors of the present application, the maximum inclination is preferably about 7.5 V / μs, more preferably 1 V / μs to 3.5 V / μs. It is considered to be a range of the degree. The maximum value of the initialization pulse may be about 400 V, which is the same as the conventional value.
[0048]
According to the driving waveform process for applying the initialization pulse having such a gradually increasing portion, the wall charge (particularly the write discharge in the write period) caused by the discharge generated in the subfield corresponding to the weighting with the minimum relative luminance ratio preceding. The wall charge generated in) is carried over to the next subfield and erroneous discharge (for example, 0.5 cd / m)²Is effectively prevented. That is, in the third embodiment, the wall charges in the cell remaining from the preceding subfield are gradually initialized by the initial pulse 400 having the inclined gradually increasing portion, and are displayed between the display electrodes 4 and 5 or the display electrode 4. , 5 and the address electrode 11 are reduced in potential, so that sudden discharge is avoided. As a result, in the subfield corresponding to the weighting with the minimum relative luminance ratio and the subsequent subfield, a bright erroneous discharge that is undesirable for image display occurs, and the erroneous discharge continues during the sustain period. This can be effectively avoided and a good low gradation display is achieved.
[0049]
Note that the initial pulse having a gradually increasing portion is not limited to the inclined initialization pulse 400 pattern, and for example, as shown in FIG. 7, an initialization pulse 500 having a curved gradually increasing portion may be used. Good. In the case of the initialization pulse 500 shown in the figure, the curve of the increasing portion is f (x) = {1- (1 / e)^x)^1/2The initialization pulse 500 based on a gradually increasing curve is used to smoothly initialize the wall charge in the cell without causing a noticeable erroneous discharge. .
[0050]
In addition, as the curve of the gradual increase part, other functions such as a sine waveform (sin curve), cosine waveform (cos curve), etc., and various exponential functions or higher-order functions are used to gradually increase the function. Although it can be formed on the basis of a curve, whether or not a noticeable erroneous discharge is effectively prevented by an arbitrary curved gradual increase part using an oscilloscope, a discharge confirmation microscope, etc. It is desirable to confirm.
[0051]
In addition, as the shape of the gradually increasing portion, the initializing pulse rises steeply as shown in the pulse waveform 600 of FIG. 8 or the exponential function waveform 700 of FIG. It is also possible to start up to about 150V. In this way, the width of the initialization pulse can be reduced to some extent, and there is also an advantage that the driving time can be shortened.
<Other matters>
In the drive waveform process of the present invention, each pulse in the subfield may be formed as a differential waveform by applying voltage appropriately to both the scan electrode 4 and the sustain electrode 5. Here, in the drive waveform process of FIG. 10, the initialization pulse (difference waveform 400V) is constituted by the sum of the applied voltage 200V to the scan electrode 4 and the applied voltage −200V to the sustain electrode 5. In the same manner, the scan pulse, the write pulse, or the initialization pulse having the gradually increasing portion described in the third embodiment may be configured with a differential waveform. In this way, the applied voltage when power is individually supplied to the scan driver 201, the sustain driver 202, and the address driver 203 is lowered, so that it is not necessary to use a driver IC with a high breakdown voltage. The effect that it becomes advantageous in cost can be expected.
[0052]
In addition to the example in which one frame is composed of 8 subfields, the display at the time of PDP driving may represent a total of 256 gradations by composing one frame with 12 subfields. In this case, the weight of each subfield is set to 1, 2, 4, 6, 10, 14, 19, 26, 33, 47, 53, etc. in ascending order. This is the same as in the case of one field consisting of 8 subfields from 0 to 7 gradations, but the 2nd and 4th subfields are turned on for the 8th gradation. Furthermore, by changing the weighting, it is possible to display more than 512 gradations. The present invention may be applied to such a frame configuration.
[0053]
【The invention's effect】
As is clear from the above, the present invention configures one frame by a plurality of subfields having different weights.The initialization pulse is applied to the scan electrode during the initialization period, the scan pulse is applied to the scan electrode during the writing period, the data pulse is applied to the address electrode, and the sustain pulse is applied to the scan electrode and the sustain electrode during the sustain period. Applied,This is a driving method of a PDP display device that performs multi-gradation display, and the subfield corresponding to the weight with the minimum relative luminance ratio displays by performing discharge in the initial period and the writing period.In the sub-field following the sub-field having the smallest relative luminance ratio, an inclination of 1 to 3 is applied to the scan electrode in the initialization period. .5V / Applying an initialization pulse containing a gradually increasing shape consisting of μsTherefore, the light emission luminance in the subfield having the minimum relative luminance ratio is displayed only by the light emission in the initialization period and the light emission in the writing period, and each discharge in the sustain period and the erasing period becomes unnecessary. Therefore, in the present invention, the light emission luminance in the subfield having the minimum relative luminance ratio is remarkably reduced to about 1/2 as compared with the conventional case. It is possible to display smoothly a change in low gradation from gradation to one gradation display.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a drive waveform process according to a first embodiment.
FIG. 2 is a diagram illustrating a drive waveform process according to the second embodiment.
3 is a schematic diagram showing a light emitting display area in a PDP section according to Embodiment 2. FIG.
FIG. 4 is a diagram illustrating various signal waveforms input to a PDP drive unit and various signal waveforms generated by the pulse control device in the second embodiment.
5 is a diagram showing a process of forming a light emitting display area in Embodiment 2. FIG.
FIG. 6 is a diagram illustrating a drive waveform process according to the third embodiment.
7 is a diagram showing a drive waveform process (variation) according to Embodiment 3. FIG.
FIG. 8 is a diagram showing a drive waveform process (variation) according to the third embodiment.
FIG. 9 is a diagram illustrating a drive waveform process (variation) according to the third embodiment.
FIG. 10 is a diagram showing variations of the drive waveform process of the present invention.
FIG. 11 is a diagram showing a relationship between gradation display and weighting in a conventional PDP display device.
FIG. 12 is a cross-sectional perspective view showing a configuration of a PDP portion.
FIG. 13 is a schematic diagram showing an arrangement of display electrodes and address electrodes.
FIG. 14 is a diagram showing a configuration of a PDP drive circuit.
FIG. 15 is a diagram illustrating a driving waveform process of a conventional PDP unit.
FIG. 16 is a diagram illustrating a configuration of subfields in one frame (field).
[Explanation of symbols]
1 PDP section
4, 5 Display electrode
11 Address electrode
20 Panel drive
21 Sustain pulse generation timing controller
22 Clock circuit
201 Scan driver
202 Sustain driver
203 Address driver

Claims

One frame is composed of a plurality of subfields having different weights, an initialization pulse is applied to the scan electrode during the initialization period, a scan pulse is applied to the scan electrode during the writing period, and a data pulse is applied to the address electrode, A driving method of a PDP display device that applies a sustain pulse to a scan electrode and a sustain electrode during a sustain period and performs multi-gradation display,
In the subfield corresponding to the weighting with the smallest relative luminance ratio, display is performed by discharging in the initialization period and the writing period , and an initialization pulse consisting of a rectangular wave is applied in the initialization period. In a subfield subsequent to the subfield having the smallest relative luminance ratio , an initialization pulse including a gradually increasing shape with a slope of 1 to 3.5 V / μs is applied to the scan electrode in the initialization period. To drive a PDP display device.

2. The method for driving a PDP display device according to claim 1 , wherein the gradually increasing shape is a shape selected from an inclined shape, a step shape, an exponential curve shape, and a trigonometric curve shape.