JP4051562B2 - Lighting aging test system for flat panel display - Google Patents

Lighting aging test system for flat panel display Download PDF

Info

Publication number
JP4051562B2
JP4051562B2 JP2003277342A JP2003277342A JP4051562B2 JP 4051562 B2 JP4051562 B2 JP 4051562B2 JP 2003277342 A JP2003277342 A JP 2003277342A JP 2003277342 A JP2003277342 A JP 2003277342A JP 4051562 B2 JP4051562 B2 JP 4051562B2
Authority
JP
Japan
Prior art keywords
signal
flat panel
aging test
circuit
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003277342A
Other languages
Japanese (ja)
Other versions
JP2005043205A (en
Inventor
有 運 徐
Original Assignee
統寶光電股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 統寶光電股▲分▼有限公司 filed Critical 統寶光電股▲分▼有限公司
Priority to JP2003277342A priority Critical patent/JP4051562B2/en
Publication of JP2005043205A publication Critical patent/JP2005043205A/en
Application granted granted Critical
Publication of JP4051562B2 publication Critical patent/JP4051562B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、フラットパネルディスプレイ用の点灯エージング試験システムに関する。   The present invention relates to a lighting aging test system for flat panel displays.

大量生産、大量消費の趨勢に伴って、マーケットでは、電気製品の品質に対する要求がますます厳しくなってきている。そのため、例えば、液晶ディスプレイ(LCD)の設計者や製造者は、最近、製品の設計に大きな注意を払っているだけではなく、生産効率や製造歩留まりを向上させる方法にも新たな方策を講じなければならなくなってきている。フラットパネルディスプレイの製造者、特に液晶ディスプレイ(LCD)の製造者にとって、製品の寿命は重要な課題であり、製造者は常にその寿命を延ばす努力を続けている。   With the trend of mass production and consumption, the market demands for the quality of electrical products are becoming more and more stringent. So, for example, designers and manufacturers of liquid crystal displays (LCDs) are not only paying much attention to product design recently, but must also take new steps to improve production efficiency and manufacturing yield. It must be gone. For flat panel display manufacturers, particularly liquid crystal display (LCD) manufacturers, product life is an important issue, and manufacturers are constantly striving to extend their life.

バーンイン試験の採用により、LCDの製造者は製品の品質を保証できるようになった。したがって、バーンイン試験は、製品の信頼性を高めるのに有効で、信頼できる手段を提供するものということができる。バーンイン試験をパスした製品は、高い信頼性と長い寿命が保証される。特に重要な点は、バーンイン試験をパスした工場渡し製品は、不良率が低いことを保証可能なことである。   With the adoption of burn-in testing, LCD manufacturers can now guarantee product quality. Therefore, it can be said that the burn-in test is effective in enhancing the reliability of the product and provides a reliable means. Products that pass the burn-in test are guaranteed high reliability and long life. Of particular importance is that factory-delivered products that pass the burn-in test can guarantee a low defect rate.

液晶パネルは、使用中に不特定なある期間を経過すると、故障を起こすようになる。そのために、そのような欠点を改善するための手段として、点灯エージング試験装置が提案されている。バーンイン試験の間に欠陥のあるLCDのエージングを加速させ、試験の間に欠陥のある製品を選り分けて取り除くためには、点灯エージング試験を欠くことができない。特に、製品の信頼性を確保する砦であり、それによって、製造者が、クライアントやエンドユーザに対して、かれらが満足する保証を提供することができる。そのような観点から、エージング試験の結果は、製造プロセスを改善するための確実な手段を求める上でも、もっとも有効なデータと考えられている。   The liquid crystal panel will fail after an unspecified period during use. Therefore, a lighting aging test apparatus has been proposed as a means for improving such drawbacks. In order to accelerate the aging of the defective LCD during the burn-in test and selectively remove the defective products during the test, the lighting aging test is indispensable. In particular, it is a bastion that ensures the reliability of products, so that manufacturers can provide guarantees they are satisfied with to clients and end users. From such a point of view, the results of the aging test are considered to be the most effective data for obtaining a reliable means for improving the manufacturing process.

技術の著しい進歩に伴って、小型の低温ポリシリコン薄膜トランジスタ液晶モジュール(LTPS TFT−LCM)は、日常よく用いられる電気製品になくてはならない部品になってきた。例えば、LTPS TFT−LCMは、ディジタルスチルカメラ、携帯電話などの情報家電(IA)に応用されている。様々な動作環境や動作条件におけるLTPS TFT−LCMのエージング状態の試験が、点灯エージング試験によれば、様々な環境条件で可能である。また、点灯エージング試験によれば、LTPS TFT−LCMのエージングが促進され、エージング期間が短縮されるので、エージング試験を製造試験の間に行うことができる。また、エージング試験によって得られたデータは、LTPS TFT−LCMのエージングプロセスを研究するために、統計的な解析に利用される。   With significant advancement in technology, small-sized low-temperature polysilicon thin film transistor liquid crystal modules (LTPS TFT-LCMs) have become indispensable components for everyday appliances. For example, LTPS TFT-LCM is applied to information appliances (IA) such as digital still cameras and mobile phones. According to the lighting aging test, the test of the aging state of the LTPS TFT-LCM in various operating environments and operating conditions is possible under various environmental conditions. Further, according to the lighting aging test, the aging of the LTPS TFT-LCM is promoted and the aging period is shortened, so that the aging test can be performed during the manufacturing test. The data obtained by the aging test is also used for statistical analysis in order to study the aging process of LTPS TFT-LCM.

最近、フラットパネルディスプレイ用の従来のエージングシステム、プリント回路基板に搭載されフィールドプログラマブルゲートアレイ(FPGA)適用されている。その場合には、プリント回路基板を環境試験容器内にセットし、フラットパネルディスプレイを電気的に接続し、それによって、フラットパネルディスプレイの駆動に必要な信号を送り、電圧をかけて、フラットパネルディスプレイに対する点灯エージング試験を行うようになっている。 Recently, the conventional aging systems for flat panel displays, mounted on field programmable gate array on a printed circuit board (FPGA) is applied. In that case, the printed circuit board is set in an environmental test container, and the flat panel display is electrically connected, thereby sending a signal necessary for driving the flat panel display and applying a voltage to the flat panel display. The lighting aging test is performed.

これまで、メーカーによって開発された情報家電に関する様々なシステムのアーキテクチャのうち、不均一性に係る問題は未解決のまま残されており、未だ標準化も行われていない。フラットパネルディスプレイに用いられる信号ソースの規格は、種々の見地に由来しており、大きさが中程度又は大きいLCDパネルに適したものになっている。このように、現在まで、LTPS TFT−LCMに用いられる信号ソースに係る適切な規格が設定されていなかった。   Up to now, among various system architectures related to information home appliances developed by manufacturers, the problem related to non-uniformity remains unresolved and has not yet been standardized. Standards for signal sources used in flat panel displays are derived from a variety of perspectives, making them suitable for medium or large LCD panels. Thus, until now, no appropriate standard has been set for the signal source used in LTPS TFT-LCM.

そのため、LTPS TFT−LCMの製造者は、LTPS TFT−LCMに用いられる信号ソースと駆動電圧に適合する専用のFPGAデバイスをデザインしなければならない。さらに、現存する1つのFPGAに適合する信号ソースの駆動能力が制限されているので、複数のフラットパネルディスプレイを駆動するのではなくて、1つのフラットパネルディスプレイを駆動させることができるにすぎない。さらに、FPGAの価格が高いという点も短所である。   Therefore, LTPS TFT-LCM manufacturers must design dedicated FPGA devices that are compatible with the signal source and drive voltage used in LTPS TFT-LCM. Further, since the driving capability of a signal source that conforms to one existing FPGA is limited, it is only possible to drive a single flat panel display rather than driving a plurality of flat panel displays. In addition, the price of FPGA is high.

上記のような欠点があるために、点灯エージング試験システムの価格が高く、試験装置の駆動能力が不十分なために、フラットパネルディスプレイの試験効率、製造歩留まりをさらに向上させることができないのが実状である。   Due to the drawbacks mentioned above, the lighting aging test system is expensive and the test equipment has insufficient driving capability, so it is impossible to further improve the test efficiency and manufacturing yield of flat panel displays. It is.

本発明は、1つのフィールドプログラマブルゲートアレイ(FPGA)デバイスの出力信号により、フラットパネルディスプレイを駆動する、フラットパネルディスプレイ用の点灯エージング試験システムを提供することを主な目的としている。   The main object of the present invention is to provide a lighting aging test system for a flat panel display in which the flat panel display is driven by an output signal of one field programmable gate array (FPGA) device.

さらに、本発明は、1つのフィールドプログラマブルゲートアレイ(FPGA)デバイスと、複数の信号調整回路とによって駆動性能を増加させた、フラットパネルディスプレイ用の点灯エージング試験システムを提供することを別の目的としている。なお、複数の信号調整回路は、高い歩留まりと安い費用で、より多くのフラットパネルディスプレイを駆動させるという要求に応えるものである。   It is another object of the present invention to provide a lighting aging test system for a flat panel display having an increased driving performance by one field programmable gate array (FPGA) device and a plurality of signal conditioning circuits. Yes. The plurality of signal conditioning circuits meet the demand for driving more flat panel displays with high yield and low cost.

本発明に係る点灯エージング試験システムは、点灯エージング試験を行う複数のフラットパネルディスプレイと電気的に接続される。本発明に係る点灯エージング試験システムは、パワー信号と第1制御信号を生成するための1つの信号生成器と、試験条件に応じて、前記第1制御信号を第2の制御信号に調整するために、前記信号生成器に電気的に接続された少なくとも1つの信号調整回路と、前記パワー信号及び前記第2制御信号の信号レベルを上昇させ駆動性能を向上させるために、前記信号調整回路に電気的に接続された少なくとも1つの昇圧回路と、前記昇圧回路に電気的に接続され、昇圧された前記パワー信号によって駆動される複数のフラットパネルディスプレイとで構成され、さらに、前記信号調整回路が、前記第1制御信号の電流ゲインを増加させ、前記第2制御信号を生成する複数のトランジスタによって構成された電流増幅回路を備え、前記複数のフラットパネルディスプレイに対する点灯エージング試験が、前記パワー信号及び前記第2制御信号を利用して実施されるように構成されている。
The lighting aging test system according to the present invention is electrically connected to a plurality of flat panel displays that perform a lighting aging test. A lighting aging test system according to the present invention includes a signal generator for generating a power signal and a first control signal, and adjusting the first control signal to a second control signal according to a test condition. And at least one signal conditioning circuit electrically connected to the signal generator, and the signal conditioning circuit is electrically connected to increase signal levels of the power signal and the second control signal to improve driving performance. And at least one booster circuit connected to the booster circuit, and a plurality of flat panel displays electrically connected to the booster circuit and driven by the boosted power signal . A current amplifying circuit including a plurality of transistors for increasing the current gain of the first control signal and generating the second control signal; Tsu DOO panel lighting aging test for display is configured to be performed by using the power signal and the second control signal.

上記の点灯エージング試験システムにおいて、前記信号生成器は、前記パワー信号と前記第1の制御信号とを生成するためのフィールドプログラマブルゲートアレイ(FPGA)デバイスであることが好ましい。   In the lighting aging test system, the signal generator is preferably a field programmable gate array (FPGA) device for generating the power signal and the first control signal.

また、上記の点灯エージング試験システムは、環境試験容器内に設置されていることが好ましい。   Moreover, it is preferable that said lighting aging test system is installed in an environmental test container.

また、上記の点灯エージング試験システムにおいて、前記信号生成器は、さらに前記フラットパネルディスプレイの内部回路に必要な第1基準信号を生成するものであることが好ましい。   In the lighting aging test system, it is preferable that the signal generator further generates a first reference signal necessary for an internal circuit of the flat panel display.

さらに、前記信号生成器は、第2基準信号を出力するために、前記第1基準信号のレベルを調整するオペレーショナル増幅回路を備えていることが好ましい。   Furthermore, it is preferable that the signal generator includes an operational amplifier circuit that adjusts the level of the first reference signal in order to output the second reference signal.

また、本発明に係る点灯エージング試験システムは、1つの信号生成器、該信号生成器に電気的に接続された少なくとも1つの信号調整回路及びそれぞれの前記信号調整回路に電気的に接続された昇圧回路で構成され、点灯エージング試験時に、それぞれの前記昇圧回路に複数のフラットパネルディスプレイが電気的に接続されて試験が行われる、フラットパネルディスプレイの点灯エージング試験システムであって、前記信号生成器が、1つのフィールドプログラマブルゲートアレイ(FPGA)デバイスで構成され、パワー信号、第1制御信号及び第1基準信号を生成するものであり、それぞれの前記信号調整回路が、試験条件に応じて、前記第1制御信号の電流ゲインを増加させることにより、第2制御信号を生成する電流増幅回路、及び前記第1基準信号を調整することにより、フラットパネルディスプレイの内部回路用の第2基準信号を生成するオペレーショナル増幅回路で構成され、それぞれの前記昇圧回路が、前記パワー信号及び前記第2制御信号の信号レベルを上昇させることにより、前記フラットパネルディスプレイに対する駆動性能を向上させるものであり、複数の前記フラットパネルディスプレイに対する点灯エージング試験が、前記昇圧回路から出力される前記パワー信号、前記第2制御信号及び前記第2基準信号を利用して実施されるように構成されている。  The lighting aging test system according to the present invention includes a signal generator, at least one signal adjustment circuit electrically connected to the signal generator, and a booster electrically connected to each of the signal adjustment circuits. A lighting aging test system for a flat panel display, in which a plurality of flat panel displays are electrically connected to each of the booster circuits during a lighting aging test, and the test is performed. A field programmable gate array (FPGA) device is configured to generate a power signal, a first control signal, and a first reference signal. A current amplifying circuit for generating a second control signal by increasing a current gain of the one control signal; And an operational amplifier circuit that generates a second reference signal for an internal circuit of the flat panel display by adjusting the first reference signal, and each of the booster circuits includes the power signal and the second control signal. The driving performance for the flat panel display is improved by increasing the signal level of the power signal, and the lighting aging test for the plurality of flat panel displays is performed by the power signal output from the booster circuit and the second control. The signal and the second reference signal are used for implementation.

また、前記昇圧回路は、DC/DCコンバータであることが好ましい。   The booster circuit is preferably a DC / DC converter.

また、前記フラットパネルディスプレイは、低温ポリシリコン薄膜トランジスタ液晶モジュールであることが好ましい。   The flat panel display is preferably a low temperature polysilicon thin film transistor liquid crystal module.

また、前記点灯エージング試験システムは、10セットの信号調整回路と1つの昇圧回路を含んで構成されていることが好ましい。   The lighting aging test system preferably includes 10 sets of signal adjustment circuits and one booster circuit.

また、それぞれの信号調整回路と昇圧回路とは、少なくとも6個のフラットパネルディスプレイを駆動することができるものであることが好ましい。   Each of the signal adjustment circuit and the booster circuit is preferably capable of driving at least six flat panel displays.

本発明に係る点灯エージング試験システムの特徴と優位性は、関連する図面を参照する以下の説明によって、さらに明らかになるであろう。   The features and advantages of the lighting aging test system according to the present invention will become more apparent from the following description with reference to the related drawings.

図1は、本発明に係るフラットパネルディスプレイ用の点灯エージング試験システムの回路構成を示すブロック図である。図1に示した好ましい実施の形態に係る点灯エージング試験システムは、60個のフラットパネルディスプレイを駆動するのに十分な能力を有しており、本発明に係るシステムの構成と原理を例示する1つの手段として用いられるものである。ただし、実施の形態に係る点灯エージング試験システムは、本発明に含まれる技術的範囲を限定するものではないと理解されるべきである。一方、本発明に係る技術分野における通常の知識を有する専門家であれば、ここに開示する技術的思想に基づいて、かれらのニーズに合うように、それぞれに応じたフラットパネルディスプレイ用の点灯エージング試験システムを設計することが可能である。また、点灯エージング試験システムがフラットパネルディスプレイを駆動する数は、任意に変更することができる。   FIG. 1 is a block diagram showing a circuit configuration of a lighting aging test system for a flat panel display according to the present invention. The lighting aging test system according to the preferred embodiment shown in FIG. 1 has sufficient capacity to drive 60 flat panel displays, and illustrates the configuration and principle of the system according to the present invention. It is used as one means. However, it should be understood that the lighting aging test system according to the embodiment does not limit the technical scope included in the present invention. On the other hand, if it is an expert having ordinary knowledge in the technical field according to the present invention, based on the technical idea disclosed here, lighting for flat panel displays corresponding to each need to meet their needs It is possible to design an aging test system. Further, the number of the lighting aging test system that drives the flat panel display can be arbitrarily changed.

図1に示したように、本発明に係るフラットパネルディスプレイ用の点灯エージング試験システム10は、60個のフラットパネルディスプレイ14と電気的に接続されており、それによってフラットパネルディスプレイ14の点灯エージング試験が行われる。本発明に係る点灯エージング試験システム10は、1つの信号生成器11と、少なくとも1つの信号調整回路12と、少なくとも1つの昇圧回路13とを含んでいる。また、点灯エージング試験システム10及びフラットパネルディスプレイ14は、環境試験容器(図示省略)内に配置されている。   As shown in FIG. 1, a lighting aging test system 10 for a flat panel display according to the present invention is electrically connected to 60 flat panel displays 14, whereby a lighting aging test of the flat panel display 14 is performed. Is done. The lighting aging test system 10 according to the present invention includes one signal generator 11, at least one signal adjustment circuit 12, and at least one booster circuit 13. The lighting aging test system 10 and the flat panel display 14 are disposed in an environmental test container (not shown).

この好ましい実施の形態の場合には、信号生成器11は、予め定められた試験条件に適合するように、チップ設計者によって設計されたFPGAデバイスにより構成するのがよい。FPGAデバイスは、パワー信号Sp、第1制御信号Sc1及び第1基準信号(Vcom in)を含む複数の信号ソースを生成させることができる。さらに、信号調整回路12は、それぞれ信号生成器11に接続されており、各々の信号調整回路12は、主にオペレーショナル増幅回路と電流増幅回路とを含んで構成されている。 In the case of this preferred embodiment, the signal generator 11 is preferably constituted by an FPGA device designed by a chip designer to meet predetermined test conditions. The FPGA device includes a power signal Sp, a first control signal Sc1, and a first reference signal (Vcom). in) can be generated. Further, each of the signal adjustment circuits 12 is connected to the signal generator 11, and each signal adjustment circuit 12 is mainly configured to include an operational amplifier circuit and a current amplifier circuit.

オペレーショナル増幅回路と電流増幅回路は、両方とも、この技術分野ではよく知られている回路設計方法によって、実際に設計することができる。図2は、図1に示した信号調整回路におけるオペレーショナル増幅回路を示す回路図である。図2に示したように、オペレーショナル増幅回路20は、信号生成器11から供給される第1基準信号(Vcom in)の信号レベルを、可変抵抗器R1及びR3、固定抵抗器R2及びオペレーショナル増幅器21によって、異なった試験条件に応じて調整するとともに、フラットパネルディスプレイ14への出力用の第2基準信号(Vcom out)を生成する。 Both the operational amplifier circuit and the current amplifier circuit can be actually designed by circuit design methods well known in the art. FIG. 2 is a circuit diagram showing an operational amplifier circuit in the signal conditioning circuit shown in FIG. As shown in FIG. 2, the operational amplifier circuit 20 includes a first reference signal (Vcom) supplied from the signal generator 11. in) is adjusted by the variable resistors R1 and R3, the fixed resistor R2 and the operational amplifier 21 according to different test conditions, and the second reference signal (Vcom) for output to the flat panel display 14 is adjusted. out).

さらに、上述の電流増幅回路(図示省略)は、信号生成器11から供給される第1制御信号Sc1の電流ゲインを増加させ、第2制御信号Sc2を生成する複数のトランジスタによって構成することができる。そのような構成とすることにより、点灯エージング試験システム10は、より多くのフラットパネルディスプレイを駆動させることができる。なお、電流増幅回路の回路設計は、この技術分野ではよく知られているので、ここでは詳しい説明を省略する。   Furthermore, the above-described current amplification circuit (not shown) can be configured by a plurality of transistors that increase the current gain of the first control signal Sc1 supplied from the signal generator 11 and generate the second control signal Sc2. . With such a configuration, the lighting aging test system 10 can drive more flat panel displays. Since the circuit design of the current amplifier circuit is well known in this technical field, a detailed description is omitted here.

図1に示したように、複数の昇圧回路13は、それぞれ対応する信号調整回路12の1つに電気的に接続されている。また、それぞれの昇圧回路13は、点灯エージング試験を行うために、複数のフラットパネルディスプレイ14と電気的に接続されている。好ましいアレンジメントの1つは、各々の昇圧回路13と、対応する信号調整回路12とを組み合わせることによって、同時に6個のフラットパネルディスプレイ14を駆動することである。それぞれの昇圧回路13は、信号調整回路12から供給されるパワー信号Sp及び第2制御信号Sc2の信号レベルと駆動性能との上昇に利用されるDC/DC変換器である。なお、信号レベルの上昇は、例えば、3.3Vから、フラットパネルディスプレイ14に要求される12Vである。昇圧されたパワー信号は、フラットパネルディスプレイ14を駆動させるために出力され、第2制御信号Sc2が、点灯エージング試験を完了させるために、フラットパネルディスプレイ14に入力される。   As shown in FIG. 1, the plurality of booster circuits 13 are electrically connected to one of the corresponding signal adjustment circuits 12. Each booster circuit 13 is electrically connected to a plurality of flat panel displays 14 in order to perform a lighting aging test. One preferred arrangement is to drive six flat panel displays 14 simultaneously by combining each booster circuit 13 and corresponding signal conditioning circuit 12. Each booster circuit 13 is a DC / DC converter that is used to increase the signal level and drive performance of the power signal Sp and the second control signal Sc2 supplied from the signal adjustment circuit 12. Note that the increase in signal level is, for example, from 3.3 V to 12 V required for the flat panel display 14. The boosted power signal is output to drive the flat panel display 14, and the second control signal Sc2 is input to the flat panel display 14 to complete the lighting aging test.

上記の説明から明らかなように、本発明に係る点灯エージング試験システム10は、基本的には、フィールドプログラマブルゲートアレイ(FPGA)から供給される信号ソースを利用するものである。例えば、駆動性能を向上させるために、FPGAから供給される信号を調整し上昇させる、10セットの信号調整回路12と1つの昇圧回路13とで構成される。   As is apparent from the above description, the lighting aging test system 10 according to the present invention basically uses a signal source supplied from a field programmable gate array (FPGA). For example, in order to improve the drive performance, the signal adjustment circuit 12 includes 10 sets of signal adjustment circuits 12 and one booster circuit 13 that adjust and raise a signal supplied from the FPGA.

したがって、それぞれの信号調整回路12と昇圧回路13は、6個のフラットパネルディスプレイを駆動させることが可能で、本発明に係る点灯エージング試験システム10は、全部で60個のフラットパネルディスプレイ14を駆動させることができる。むろん、本発明に係る点灯エージング試験システム10の適用の対象となるフラットパネルディスプレイ14は、主にLTPS TFT−LCMである。   Accordingly, each of the signal adjustment circuit 12 and the booster circuit 13 can drive six flat panel displays, and the lighting aging test system 10 according to the present invention drives a total of 60 flat panel displays 14. Can be made. Of course, the flat panel display 14 to which the lighting aging test system 10 according to the present invention is applied is mainly LTPS TFT-LCM.

結論として、本発明に係る点灯エージング試験システム10は、実質的に信号ソースを備え、フラットパネルディスプレイ14の点灯エージング試験に必要な電圧を発生させる。また、信号レベルと駆動性能によって、点灯エージング試験を同時に実施することができる、フラットパネルディスプレイ14の最大許容数を増加させることができる。本発明に係る点灯エージング試験システム10は、安い製造コストと高い歩留まりで、複数のフラットパネルディスプレイ14の点灯エージング試験を行うために、1つのFPGAデバイスを利用するだけでよい。   In conclusion, the lighting aging test system 10 according to the present invention substantially includes a signal source and generates a voltage necessary for the lighting aging test of the flat panel display 14. Further, the maximum allowable number of flat panel displays 14 that can simultaneously perform the lighting aging test can be increased depending on the signal level and the driving performance. The lighting aging test system 10 according to the present invention only needs to use one FPGA device to perform the lighting aging test of the plurality of flat panel displays 14 at a low manufacturing cost and a high yield.

上記の説明では、現在もっとも実用的で、好ましい実施の形態と考えられる例を開示した。しかし、本発明は、上記の実施の形態に限定されるものではないことが理解されなければならない。反対に、本発明は、様々な改良や類似したアレンジメントを含むことを意図しており、そのようなすべての改良や類似する構成を包含するように、広い範囲の説明に相当する添付した特許請求の範囲に記載された発明の技術的思想とその範囲を含むものである。したがって、上記の開示と説明は、添付された特許請求の範囲によって規定された本発明の技術的範囲を限定するものとして理解されるべきではない。   The above description discloses an example that is presently the most practical and considered a preferred embodiment. However, it should be understood that the present invention is not limited to the above-described embodiments. On the contrary, the invention is intended to cover various modifications and similar arrangements, and the appended claims correspond to a broad description so as to encompass all such modifications and similar arrangements. The technical idea of the invention described in the scope of the invention and its scope are included. Therefore, the above disclosure and description should not be taken as limiting the scope of the invention which is defined by the appended claims.

本発明に係るフラットパネルディスプレイ用の点灯エージング試験システムの回路構成を示すブロック図である。It is a block diagram which shows the circuit structure of the lighting aging test system for flat panel displays which concerns on this invention. 図1に示した信号調整回路におけるオペレーショナル増幅回路を示す回路図である。FIG. 2 is a circuit diagram showing an operational amplifier circuit in the signal conditioning circuit shown in FIG. 1.

符号の説明Explanation of symbols

10 点灯エージング試験システム
11 信号生成器
12 信号調整回路
13 昇圧回路
14 フラットパネルディスプレイ
DESCRIPTION OF SYMBOLS 10 Lighting aging test system 11 Signal generator 12 Signal adjustment circuit 13 Booster circuit 14 Flat panel display

Claims (5)

パワー信号と第1制御信号を生成するための1つの信号生成器と、
試験条件に応じて、前記第1制御信号を第2制御信号に調整するために、前記信号生成器に電気的に接続された少なくとも1つの信号調整回路と、
前記パワー信号及び前記第2制御信号の信号レベルを上昇させ駆動性能を向上させるために、前記信号調整回路に電気的に接続された少なくとも1つの昇圧回路と、
前記昇圧回路に電気的に接続され、昇圧された前記パワー信号によって駆動される複数のフラットパネルディスプレイとで構成され、さらに、
前記信号調整回路が、前記第1制御信号の電流ゲインを増加させ、前記第2制御信号を生成する複数のトランジスタによって構成された電流増幅回路を備え、
前記複数のフラットパネルディスプレイに対する点灯エージング試験が、前記パワー信号及び前記第2制御信号を利用して実施されるように構成されていることを特徴とする点灯エージング試験システム。
And one signal generator for generating a power signal and a first control signal,
Depending on the test conditions, the first control signal to adjust the second control signal, and at least one signal conditioning circuit electrically connected to the signal generator,
At least one booster circuit electrically connected to the signal conditioning circuit to increase signal levels of the power signal and the second control signal to improve driving performance;
A plurality of flat panel displays electrically connected to the booster circuit and driven by the boosted power signal ;
The signal adjustment circuit includes a current amplification circuit configured by a plurality of transistors that increase a current gain of the first control signal and generate the second control signal;
A lighting aging test system configured to perform a lighting aging test on the plurality of flat panel displays using the power signal and the second control signal .
前記信号生成器が、1つのフィールドプログラマブルゲートアレイ(FPGA)デバイスであることを特徴とする請求項1に記載の点灯エージング試験システム。 The lighting aging test system of claim 1, wherein the signal generator is a field programmable gate array (FPGA) device. 前記信号生成器が、さらに、前記複数のフラットパネルディスプレイの内部回路用の基準信号である第1基準信号を生成するものであることを特徴とする請求項1に記載の点灯エージング試験システム。   The lighting aging test system according to claim 1, wherein the signal generator further generates a first reference signal that is a reference signal for an internal circuit of the plurality of flat panel displays. 前記信号調整回路が、前記第1基準信号を第基準信号に調整するオペレーショナル増幅回路で構成されていることを特徴とする請求項3に記載の点灯エージング試験システム。 Lighting aging test system of claim 3, wherein the signal conditioning circuit, characterized in that it is constituted by an operational amplifier circuits to adjust the first reference signal to a second reference signal. 1つの信号生成器、該信号生成器に電気的に接続された少なくとも1つの信号調整回路及びそれぞれの前記信号調整回路に電気的に接続された昇圧回路で構成され、点灯エージング試験時に、それぞれの前記昇圧回路に複数のフラットパネルディスプレイが電気的に接続されて試験が行われる、フラットパネルディスプレイの点灯エージング試験システムであって、  One signal generator, at least one signal adjustment circuit electrically connected to the signal generator, and a booster circuit electrically connected to each of the signal adjustment circuits. A flat panel display lighting aging test system in which a plurality of flat panel displays are electrically connected to the booster circuit to perform a test,
前記信号生成器が、1つのフィールドプログラマブルゲートアレイ(FPGA)デバイスで構成され、パワー信号、第1制御信号及び第1基準信号を生成するものであり、  The signal generator is composed of one field programmable gate array (FPGA) device, and generates a power signal, a first control signal, and a first reference signal;
それぞれの前記信号調整回路が、試験条件に応じて、前記第1制御信号の電流ゲインを増加させることにより、第2制御信号を生成する電流増幅回路、及び前記第1基準信号を調整することにより、フラットパネルディスプレイの内部回路用の第2基準信号を生成するオペレーショナル増幅回路で構成され、  Each of the signal adjustment circuits adjusts the first reference signal and the current amplification circuit that generates the second control signal by increasing the current gain of the first control signal according to the test condition. The operational amplifier circuit for generating a second reference signal for the internal circuit of the flat panel display,
それぞれの前記昇圧回路が、前記パワー信号及び前記第2制御信号の信号レベルを上昇させることにより、前記フラットパネルディスプレイに対する駆動性能を向上させるものであり、  Each of the booster circuits improves the driving performance for the flat panel display by increasing the signal level of the power signal and the second control signal,
複数の前記フラットパネルディスプレイに対する点灯エージング試験が、前記昇圧回路から出力される前記パワー信号、前記第2制御信号及び前記第2基準信号を利用して実施されるように構成されていることを特徴とする点灯エージング試験システム。  A lighting aging test for the plurality of flat panel displays is configured to be performed using the power signal, the second control signal, and the second reference signal output from the booster circuit. Lighting aging test system.
JP2003277342A 2003-07-22 2003-07-22 Lighting aging test system for flat panel display Expired - Fee Related JP4051562B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003277342A JP4051562B2 (en) 2003-07-22 2003-07-22 Lighting aging test system for flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277342A JP4051562B2 (en) 2003-07-22 2003-07-22 Lighting aging test system for flat panel display

Publications (2)

Publication Number Publication Date
JP2005043205A JP2005043205A (en) 2005-02-17
JP4051562B2 true JP4051562B2 (en) 2008-02-27

Family

ID=34264091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003277342A Expired - Fee Related JP4051562B2 (en) 2003-07-22 2003-07-22 Lighting aging test system for flat panel display

Country Status (1)

Country Link
JP (1) JP4051562B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634444A (en) * 2019-09-24 2019-12-31 昆山国显光电有限公司 Compensation method of display panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636502B1 (en) 2005-08-31 2006-10-18 삼성에스디아이 주식회사 Organic electro luminescence display for performing sheet unit test and testing method using the same
KR100754140B1 (en) 2005-12-21 2007-08-31 삼성에스디아이 주식회사 Organic Light Emitting Display and Mother Substrate for Performing Sheet Unit Test and Testing Method Using the Same
CN101299315B (en) * 2008-07-04 2010-10-13 友达光电(苏州)有限公司 Test system for display panel
JP2011242197A (en) * 2010-05-17 2011-12-01 Nippon Eng Kk Burn-in board, burn-in apparatus, and burn-in system
JP2012002730A (en) * 2010-06-18 2012-01-05 Nippon Eng Kk Burn-in board, burn-in device, and burn-in system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634444A (en) * 2019-09-24 2019-12-31 昆山国显光电有限公司 Compensation method of display panel

Also Published As

Publication number Publication date
JP2005043205A (en) 2005-02-17

Similar Documents

Publication Publication Date Title
KR101818383B1 (en) Array substrate row drive circuit
CN100485818C (en) Shift register, controlling method thereof and display driving device
TW511060B (en) Digital driver circuit for electroptical device and electroptical device having the same
CN103123779B (en) Display device, driving module thereof, voltage control circuit and method
US6999051B2 (en) Light-on aging test system for flat panel display
CN1330971C (en) Ageing testing system
CN108231022A (en) Driving circuit and driving method, the liquid crystal display device of liquid crystal display device
JP4051562B2 (en) Lighting aging test system for flat panel display
US6965208B2 (en) Motor speed detecting device for use between motor and system
CN110288956B (en) Display device
US10192499B2 (en) Driving device for liquid crystal panel and driving method for the same for determining if amplifying original data voltages in a scanning direction
US20070018935A1 (en) Display device
KR20070000120A (en) Gamma voltage generating circuit and lcd device including the same
KR20060136090A (en) Gamma voltage generating Circuit and LCD Device Including The Same
CN109064957B (en) Lighting test module
CN108335662B (en) Gate drive circuit and display device
KR20080050039A (en) Voltage generating circuit and display apparatus having the same
US20090085852A1 (en) Driving apparatus, system and method thereof
KR100767732B1 (en) Aging device of organic light emitting display and design method for the same
US7333099B2 (en) Electronic circuit, display device, and electronic apparatus
KR101272176B1 (en) Liquid crystal display
JP2000010065A (en) Semiconductor integrated circuit device
WO2022077722A1 (en) Driving apparatus and electronic device
TW200425000A (en) Aging and light on system
KR100713887B1 (en) LCD and method for testing array thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060822

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4051562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees