JP4049572B2 - Constant voltage regulator - Google Patents
Constant voltage regulator Download PDFInfo
- Publication number
- JP4049572B2 JP4049572B2 JP2001343082A JP2001343082A JP4049572B2 JP 4049572 B2 JP4049572 B2 JP 4049572B2 JP 2001343082 A JP2001343082 A JP 2001343082A JP 2001343082 A JP2001343082 A JP 2001343082A JP 4049572 B2 JP4049572 B2 JP 4049572B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、定電圧レギュレータに関し、特に、シリーズレギュレータの定電圧出力動作をオフする制御回路に関する。
【0002】
【従来の技術】
定電圧レギュレータは、入力電圧に電源電圧が印加されると、基準電圧発生回路から一定の基準電圧が発生され、誤差信号増幅回路によってその基準電圧と出力電圧とが比較されると共にその比較結果に応じて出力回路のトランジスタに流す電流量が調整されることによって一定の出力電圧が出力回路から出力されるシリーズレギュレータがある。このシリーズレギュレータにおいては、出力トランジスタのコレクタに入力電圧が印加され、その出力トランジスタのエミッタから出力される出力電圧を監視し、出力回路の出力に接続される負荷に流れる負荷電流が増大すると出力電圧が低下するので誤差増幅回路ではその監視結果に応じて出力トランジスタのベースに供給する電流量が増大されて出力電圧が一定に保たれる。また、出力回路の出力に接続される負荷に流れる負荷電流が減少すると出力電圧が上昇するので誤差増幅回路ではその監視結果に応じて出力トランジスタのベースに供給する電流量が減少されて出力電圧が一定に保たれる。
【0003】
シリーズレギュレータは、スイッチング型の定電圧レギュレータに比べて、出力電圧に脈流成分が無く、アナログ回路などに用いて好適な定電圧レギュレータである。このため、シリーズレギュレータは、例えば、OA機器、冷熱機器、カー用途など広い分野において利用されている。
【0004】
近年、各種の機器において、その機器の動作消費電力の低消費化と機器の待機動作時における静止電流の低減とが強く望まれている。このため、シリーズレギュレータにおいて、定電圧発生回路の動作を停止させる制御回路を設け、各種機器の待機動作時に消費電流の削減を実現している。
【0005】
図2は、従来の定電圧レギュレータの回路構成を示す図である。
図2において、1は定電流源であって、入力電圧VINに電源が投入印加されると、定電流Iが発生出力される。2は起動回路であって、定電流Iが抵抗R21を介してツェナーダイオードD21に供給される。そして、ツェナーダイオードD21のカソードでは、ツェナー電圧が発生出力される。3は基準電圧発生回路であって、トランジスタTR31のベースにツェナー電圧が印加されると、そのトランジスタTR31エミッタから、ベース−エミッタ間電圧VBE分下がった基準電圧V1が出力される。4は誤差増幅器であって、差動増幅回路で構成され、基準電圧V1と定電圧出力VOUTの電圧に応じて発生される比較電圧V2とを比較し、その比較結果に応じて、出力電圧Vcが調整出力される。なお、比較電圧V2は、定電圧出力VOUTとグランド間に直列に設けられた抵抗R1及びR2の接続点の電圧であり、定電圧出力が所定の電圧であるときに基準電圧V1と比較電圧V2とが等しくなるように抵抗値がそれぞれ設定されている。5は出力回路であって、ダーリントン接続のトランジスタTR51及びTR52で構成され、コレクタの共通接続点に入力電圧VINが印加され、トランジスタTR51のベースに供給される誤差増幅回路4の出力電圧Vcに応じて、所定の定電圧がトランジスタTR52のエミッタから出力される。
【0006】
6は制御回路であって、制御信号STBが抵抗R61及びダイオードD61を介してツェナーダイオードD62及びトランジスタTR61のベースに入力される。また、ツェナーダイオードD62のカソードでは、制御信号STBがHレベルであって、ツェナーダイオードD62に電流が供給されると、ツェナー電圧が発生する。そして、トランジスタTR61のベースにツェナー電圧が印加されると、トランジスタTR61はオンする。
【0007】
次に、図2の定電圧レギュレータの動作を説明する。
制御信号STBがLレベルであると、ツェナーダオードD62では、ツェナー電圧が発生するのに十分な電流が流れず、ツェナー電圧が発生しない。よって、トランジスタTR61のベース電圧もVBEに比べ低いため、トランジスタTR61はオフ状態である。すると、起動回路2では、抵抗R21を介してツェナーダイオードD21に定電流Iが供給され、ダイオードD21のカソードにツェナー電圧が発生する。
【0008】
基準電圧発生回路3では、トランジスタTR31のベースにツェナー電圧が印加されると、トランジスタTR31のエミッタに基準電圧V1が発生出力される。すると、誤差増幅器4では、基準電圧V1と比較電圧V2とが比較され、出力回路5に接続される負荷に流れる負荷電流が増加して出力電圧VOUTが低下すると比較電圧V2の電圧も低下し、基準電圧V1の方が比較電圧V2より高いと、誤差増幅器3の出力電圧Vcが上がる。そして、出力回路5では、トランジスタTR51のベースに印加される電圧Vcに応じて、トランジスタTR52に流れる電流が増加し、出力電圧VOUTが上がる。
【0009】
また、出力回路5に接続される負荷に流れる負荷電流が減少して出力電圧VOUTが上昇すると比較電圧V2の電圧も上昇し、基準電圧V1の方が比較電圧V2より低いと、誤差増幅器4の出力電圧Vcが下がる。そして、出力回路4では、トランジスタTR51のベースに印加される電圧Vcに応じて、トランジスタTR52に流れる電流が減少し、出力電圧VOUTが下がる。このように、制御信号STBがLレベルの場合、定電圧出力VOUTから所定の定電圧が出力される。
【0010】
次に、制御信号STBがHレベルであると、制御回路6では、ツェナーダイオードD61に電流が流れ、ツェナー電圧が発生する。すると、トランジスタTR61及びTR62のベースにツェナー電圧が印加され、トランジスタTR61及びTR62はオンし、トランジスタTR61のコレクタに接続される起動回路2の抵抗R21に供給される定電流源の定電流IがトランジスタTR61を経由してグランドに流れる。
【0011】
そして、起動回路2では、ツェナーダイオードD21に電流Iが流れず、ツェナー電圧の発生が停止する。これより、基準電圧発生回路3では、ツェナー電圧の発生停止によって、トランジスタTR31のベースがバイアスされず、トランジスタTR31はオフし基準電圧V1の発生が停止される。また、制御回路6のトランジスタTR62もオンしているので、トランジスタTR51のベースはトランジスタTR62を介して接地され、出力回路5のトランジスタTR51及び52がオフ状態となり、定電圧出力VOUTが停止される。
【0012】
このように待機動作の場合、起動回路2のツェナーダイオードD21に流す定電流Iの供給を停止し、ツェナー電圧発生を停止したので、基準電圧発生回路3のトランジスタTR31のベースがバイアスされず、基準電圧V1の発生も停止され、さらに、トランジスタTR51のベースに供給されるバイアスも停止したので、比較電圧V2の発生も停止されている。よって、基準電圧発生回路3、誤差増幅器4及び出力回路5における、待機動作時に電流が流れる経路が無くなり、待機動作時の静止電流の低減を実現している。
【0013】
【発明が解決しようとする課題】
しかし、上述したシリーズレギュレータにおいては、待機動作時に起動回路1に供給する定電流源11の定電流Iが制御回路6のトランジスタTR61を介してグランドに流れる電流経路が残り、待機動作時の静止電流を十分に低減することができなかった。
【0014】
このため、本発明の課題は、定電圧レギュレータの待機動作時の消費電流をより低減する定電圧レギュレータの制御回路を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明は、上述した点に鑑みて、創作されたものであり、その特徴とするところは、入力電圧に応じて一定の電圧を発生する定電圧発生手段と、前記入力電圧に基づき前記定電圧発生手段を動作させる起動手段と、外部制御信号に応じて前記定電圧発生手段を停止させる制御手段とを備え、前記制御手段の出力手段は電流ミラー回路を含み、電流モードの制御手段の出力により起動手段を制御することを特徴とする。
【0016】
本発明によれば、定電圧発生手段の起動手段を停止制御する制御回路の制御出力回路を電流ミラー回路とし、外部からの制御信号に応じて起動回路に供給する電流を遮断することにより定電圧発生手段の動作を停止させるようにした。これにより、外部からの制御信号に応じて、カレントミラー回路に流れる電流を停止することによって定電圧発生手段が停止されるので、待機動作時の消費電流はカレントミラー回路の動作バイアス分の電流のみとなり、待機時の静止電流を確実に低減できる。
【0017】
【発明の実施の形態】
本発明の詳細を図面に従って具体的に説明する。図1は、本発明の定電圧レギュレータの構成の一例を示す図である。図1において、起動回路2、基準電圧発生回路3、誤差増幅器4及び出力回路5とは、従来と同じ構成であり、同一の符号を付して、その説明を省略する。
【0018】
図1において、7は制御回路であって、外部から制御信号STBがダイオードD71及び抵抗R71を介してトランジスタTR71及びTR72のベースに入力される。また、トランジスタTR73及びTR74はカレントミラー回路を構成し、入力電圧VINが抵抗R75及びダイオードD72を介してトランジスタTR73のコレクタとベースとの共通接続点に印加される。トランジスタTR74のコレクタには、トランジスタTR75のコレクタとベースとの共通接続点に接続される。
【0019】
制御信号STBがLレベルであると、トランジスタTR71では、制御信号STBが入力されるベース電圧が電圧VBEより低いためオフ状態である。トランジスタTR73では、抵抗R75の値と入力電圧VINとに応じた電流Iが流れる。なお、ダイオードD72は、ダイオードの順方向電圧によって、トランジスタTR73のベースとコレクタとの共通接続点をトランジスタTR73がオンできる電圧を確実に保持するために設けられている。また、抵抗R75は、トランジスタTR71がオンしたとき、トランジスタTR71に流れる電流を制限するための電流制限抵抗であり、数百kΩの抵抗である。
【0020】
そして、トランジスタTR74では、トランジスタTR73に流れる電流Iと同じ電流量を流そうと作用する。これより、トランジスタTR75では、トランジスタTR74に流れる電流と同じ電流I1が流れる。そして、トランジスタTR75とミラー構成であるランジスタTR1にも電流I1が流れ、起動回路2の抵抗R21及びツェナートダイオードD21に電流I1が供給される。これより、起動回路2のツェナートダイオードD21では、ツェナー電圧が発生出力される。すると、基準電圧発生回路3では、ツェナー電圧がトランジスタTR31のベースに印加され、トランジスタTR31のエミッタ電圧はツェナー電圧から電圧VBE分が差し引かれた電圧が基準電圧V1として出力される。そして、誤差増幅器4では、基準電圧V1と比較電圧V2とを比較し、その比較結果に応じて、出力電圧Vcが調整出力される。詳しくは、出力回路5に接続される負荷に流れる負荷電流が増加すると、出力回路5では、出力電圧VOUTが低下するので比較電圧V2の電圧も低下する。すると、誤差増幅回路4では、基準電圧V1と比較電圧V2とを比較し、その比較結果が基準電圧V1より比較電圧V2が低いので出力電圧Vcの電圧が上げられる。これにより、出力回路5のトランジスタTR51及びTR52に流れる電流が増加され、出力電圧VOUTが所定の定電圧に上がる。また、出力回路5に接続される負荷に流れる負荷電流が減少すると、出力回路5では、出力電圧VOUTから出力される出力電圧が上がり、比較電圧V2の電圧も上がる。すると、誤差増幅回路4では、基準電圧V1と比較電圧V2とを比較し、その比較結果が基準電圧V1より比較電圧V2が高いので出力電圧Vcの電圧が下げられる。これにより、出力回路5のトランジスタTR51及びTR52に流れる電流が低減され、出力電圧VOUTが所定の定電圧に下がる。
このように、制御信号STBがLレベルの場合、定電圧発生手段は通常動作を行い、定電圧出力VOUTから所定の定電圧が出力される。
【0021】
次に、定電圧レギュレータの定電圧出力をオフさせるときの動作を説明する。制御入力STBがHレベルとなると、制御回路7のトランジスタTR71及びTR72がオンする。すると、トランジスタTR73では、コレクタとベースとの接続点の電圧がグランドレベルとなり、トランジスタTR73及びTR74はオフ状態となる。よって、トランジスタTR75では、トランジスタTR74がオフすることによって、電流が流れなくなる。そして、トランジスタTR75とカレントミラー回路を構成するトランジスタTR1に流れる電流が停止される。
【0022】
起動回路2では、トランジスタTR1からの電流供給が停止されるので、ツェナーダイオードD21に電流が流れず、ツェナー電圧が発生しない。よって、基準電圧発生回路3では、トランジスタTR31のベースがバイアスされないので、トランジスタTR31はオフ状態となり、基準電圧V1はグランドレベルとなる。
【0023】
また、制御回路7のトランジスタTR71と共通ベースのトランジスタTR72のコレクタはトランジスタTR51のベースに接続されているので、トランジスタTR51及び52はオフ状態となる。よって、定電圧出力VOUTが出力されず、比較電圧V2はグランドレベルとなる。そして、誤差増幅器4を構成す差動増幅回路では、基準電圧V1及び比較電圧V2が共にグランドレベルであって、出力Vcからバイアス電圧が出力されない。また、誤差増幅器4では、基準電圧V1及び比較電圧V2が共にグランドレベルであるので電流が流れる経路は無くなる。
【0024】
このように、待機動作時においては、起動回路2、基準電圧発生回路3、誤差増幅器4及び出力回路5では、電流が流れる経路が存在せず、入力電圧VINが接続される抵抗R75及びトランジスタTR71を介してグランドへ流れる電流量だけが残り、他の回路で消費される電流が完全に無くなる。なお、抵抗R71は、トランジスタTR71に流れる電流量を制限する電流制限抵抗であり、カレントミラー回路が十分に動作できるダイオードD72の順方向電圧が発生される電流量が供給される範囲の高抵抗、例えば、数百kΩの抵抗である。その結果、トランジスタTR71に流れる電流量は、数十μAである。
【0025】
そして、電流制限抵抗R75及びトランジスタTR71に流れる電流が、待機状態における、定電圧レギュレータの消費電流であり、静止電流となる。それに対して、図2の従来回路においては、定電流源1は各回路を安定させるため数mAの電流量が必要である。従来回路において、待機時にはその定電流源1の電流量をグランド方向に常に流し続けているので、本発明では待機動作時の静止電流が大幅な削減となる。
【0026】
このように本発明は、カレントミラー回路を用いて、定電圧発生手段の起動回路2への動作バイアス電流を供給するようにしたので、カレントミラー回路を停止させることによって、定電圧発生手段を動作させるバイアス電流の供給が停止される。よって、カレントミラー回路を停止させるとき、入力電圧VINから電流制限抵抗R75及びトランジスタTR71を介してグランドに流れる電流のみが待機動作時の静止電流となる。
【0027】
【発明の効果】
上述の如く、本発明によれば、定電圧レギュレータの待機動作を制御する制御回路の出力回路にカレントミラー回路を備え、そのカレントミラー回路を用いて定電圧発生手段の起動回路2を動作させるバイアス電流を供給するという構成としたので、待機動作時においては、カレントミラー回路のトランジスタTR73へ供給されるバイアス電流がトランジスタTR71を介してグランドに流れる。そして、定電圧レギュレータの静止電流は、入力電圧VINから電流制限抵抗R75及びトランジスタTR71を介してグランドに流れる電流のみとなり、他の回路に電流が流れず、待機動作時の消費電流を確実に低減することができる。
【図面の簡単な説明】
【図1】本発明の定電圧レギュレータの回路構成の一例を示す図である。
【図2】従来の定電圧レギュレータの回路構成を示す図である。
【符号の説明】
2 起動回路
3 基準電圧発生回路
4 誤差増幅器
5 出力回路
7 制御回路
VIN 入力電圧
VOUT 定電圧出力
STB 制御信号入力[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a constant voltage regulator, and more particularly to a control circuit that turns off a constant voltage output operation of a series regulator.
[0002]
[Prior art]
In the constant voltage regulator, when a power supply voltage is applied to an input voltage, a constant reference voltage is generated from a reference voltage generation circuit, and the reference voltage is compared with an output voltage by an error signal amplifier circuit. Accordingly, there is a series regulator in which a constant output voltage is output from the output circuit by adjusting the amount of current flowing through the transistor of the output circuit. In this series regulator, the input voltage is applied to the collector of the output transistor, the output voltage output from the emitter of the output transistor is monitored, and the output voltage increases when the load current flowing through the load connected to the output of the output circuit increases. In the error amplification circuit, the amount of current supplied to the base of the output transistor is increased according to the monitoring result, and the output voltage is kept constant. Also, when the load current flowing through the load connected to the output of the output circuit decreases, the output voltage rises. Therefore, in the error amplification circuit, the amount of current supplied to the base of the output transistor is reduced according to the monitoring result, and the output voltage is reduced. Kept constant.
[0003]
The series regulator is a constant voltage regulator suitable for use in an analog circuit or the like because the output voltage has no pulsating current component as compared with a switching type constant voltage regulator. For this reason, series regulators are used in a wide range of fields such as OA equipment, cooling / heating equipment, and car applications.
[0004]
In recent years, in various devices, it has been strongly desired to reduce the operation power consumption of the device and to reduce the quiescent current during the standby operation of the device. For this reason, in the series regulator, a control circuit for stopping the operation of the constant voltage generation circuit is provided to reduce current consumption during standby operation of various devices.
[0005]
FIG. 2 is a diagram showing a circuit configuration of a conventional constant voltage regulator.
In FIG. 2, reference numeral 1 denotes a constant current source, which generates and outputs a constant current I when power is applied to the input voltage VIN. Reference numeral 2 denotes a starting circuit, and a constant current I is supplied to the Zener diode D21 through the resistor R21. A Zener voltage is generated and output at the cathode of the Zener diode D21.
[0006]
[0007]
Next, the operation of the constant voltage regulator of FIG. 2 will be described.
When the control signal STB is at the L level, in the zener diode D62, a current sufficient to generate a zener voltage does not flow and a zener voltage is not generated. Therefore, since the base voltage of the transistor TR61 is also lower than VBE, the transistor TR61 is in an off state. Then, in the startup circuit 2, the constant current I is supplied to the Zener diode D21 via the resistor R21, and a Zener voltage is generated at the cathode of the diode D21.
[0008]
In the reference
[0009]
Further, when the load current flowing through the load connected to the
[0010]
Next, when the control signal STB is at the H level, in the
[0011]
In the startup circuit 2, the current I does not flow through the Zener diode D21, and the generation of the Zener voltage is stopped. Thus, in the reference voltage generating
[0012]
In this way, in the standby operation, the supply of the constant current I flowing through the Zener diode D21 of the starter circuit 2 is stopped and the Zener voltage generation is stopped, so that the base of the transistor TR31 of the reference
[0013]
[Problems to be solved by the invention]
However, in the above-described series regulator, there remains a current path in which the constant current I of the constant current source 11 supplied to the start-up circuit 1 during standby operation flows to the ground via the transistor TR61 of the
[0014]
Therefore, an object of the present invention is to provide a control circuit for a constant voltage regulator that further reduces current consumption during standby operation of the constant voltage regulator.
[0015]
[Means for Solving the Problems]
The present invention has been created in view of the above-described points, and is characterized by constant voltage generating means for generating a constant voltage according to an input voltage, and the constant voltage based on the input voltage. A starting means for operating the generating means, and a control means for stopping the constant voltage generating means in response to an external control signal. The output means of the control means includes a current mirror circuit, and is controlled by the output of the current mode control means. The starting means is controlled.
[0016]
According to the present invention, the control output circuit of the control circuit for stopping and controlling the starting means of the constant voltage generating means is a current mirror circuit, and the constant voltage is generated by cutting off the current supplied to the starting circuit according to the control signal from the outside. The operation of the generating means was stopped. As a result, the constant voltage generating means is stopped by stopping the current flowing in the current mirror circuit according to the control signal from the outside, so the current consumption during the standby operation is only the current for the operation bias of the current mirror circuit. Thus, the quiescent current during standby can be reliably reduced.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Details of the present invention will be specifically described with reference to the drawings. FIG. 1 is a diagram showing an example of the configuration of the constant voltage regulator of the present invention. In FIG. 1, the starting circuit 2, the reference
[0018]
In FIG. 1,
[0019]
When the control signal STB is at the L level, the transistor TR71 is in an off state because the base voltage to which the control signal STB is input is lower than the voltage VBE. In the transistor TR73, a current I corresponding to the value of the resistor R75 and the input voltage VIN flows. The diode D72 is provided in order to reliably hold a voltage at which the transistor TR73 can be turned on at the common connection point between the base and collector of the transistor TR73 by the forward voltage of the diode. The resistor R75 is a current limiting resistor for limiting the current flowing through the transistor TR71 when the transistor TR71 is turned on, and is a resistance of several hundred kΩ.
[0020]
The transistor TR74 acts to flow the same amount of current as the current I flowing through the transistor TR73. Thus, in the transistor TR75, the same current I1 as the current flowing in the transistor TR74 flows. The current I1 also flows through the transistor TR75 and the transistor TR1 having a mirror configuration, and the current I1 is supplied to the resistor R21 and the Zener diode D21 of the starter circuit 2. Thus, a Zener voltage is generated and output from the Zener diode D21 of the starter circuit 2. Then, in the reference
As described above, when the control signal STB is at the L level, the constant voltage generating means performs a normal operation, and a predetermined constant voltage is output from the constant voltage output VOUT.
[0021]
Next, the operation when the constant voltage output of the constant voltage regulator is turned off will be described. When the control input STB becomes H level, the transistors TR71 and TR72 of the
[0022]
In the start-up circuit 2, since the current supply from the transistor TR1 is stopped, no current flows through the Zener diode D21, and no Zener voltage is generated. Therefore, in the reference
[0023]
Since the collectors of the transistor TR71 and the common base transistor TR72 of the
[0024]
As described above, during the standby operation, in the start-up circuit 2, the reference
[0025]
The current flowing through the current limiting resistor R75 and the transistor TR71 is the consumption current of the constant voltage regulator in the standby state, and becomes a quiescent current. On the other hand, in the conventional circuit of FIG. 2, the constant current source 1 requires a current amount of several mA in order to stabilize each circuit. In the conventional circuit, since the current amount of the constant current source 1 is always kept flowing in the ground direction during standby, the quiescent current during standby operation is greatly reduced in the present invention.
[0026]
As described above, the present invention uses the current mirror circuit to supply the operation bias current to the starting circuit 2 of the constant voltage generating means, so that the constant voltage generating means is operated by stopping the current mirror circuit. The supply of the bias current is stopped. Therefore, when the current mirror circuit is stopped, only the current that flows from the input voltage VIN to the ground via the current limiting resistor R75 and the transistor TR71 becomes the quiescent current during the standby operation.
[0027]
【The invention's effect】
As described above, according to the present invention, the output circuit of the control circuit that controls the standby operation of the constant voltage regulator is provided with a current mirror circuit, and the bias for operating the starting circuit 2 of the constant voltage generating means using the current mirror circuit. Since the current is supplied, the bias current supplied to the transistor TR73 of the current mirror circuit flows to the ground via the transistor TR71 during the standby operation. The quiescent current of the constant voltage regulator is only the current that flows from the input voltage VIN to the ground via the current limiting resistor R75 and the transistor TR71, and the current does not flow to other circuits, and the current consumption during standby operation is reliably reduced. can do.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a circuit configuration of a constant voltage regulator of the present invention.
FIG. 2 is a diagram showing a circuit configuration of a conventional constant voltage regulator.
[Explanation of symbols]
2 Start-
Claims (1)
前記制御回路の出力段は、ダイオードと、前記ダイオードの一方に接続された電流制限抵抗と、前記ダイオードの他方に接続された電流ミラー回路とを含み、
前記ミラー回路は、前記ダイオードの他方とベース及びコレクタが共通接続されたトランジスタを有し、
前記電流ミラー回路は、前記電流制限抵抗の抵抗値に応じた制限電流が入力されて前記トランジスタがオンすると前記動作バイアス電流を出力し、
前記制御回路は、待機動作時において前記制限電流を一定電位点に流して前記トランジスタをオフし、前記動作バイアス電流を出力しないように動作することを特徴とする定電圧レギュレータ。A constant voltage generation circuit that generates a constant voltage according to an input voltage, a start circuit that operates the constant voltage generation circuit based on the input voltage, and an operation bias current that is supplied to the start circuit according to an external control signal A control circuit,
The output stage of the control circuit includes a diode, a current limiting resistor connected to one of the diodes, and a current mirror circuit connected to the other of the diodes ,
The mirror circuit includes a transistor having a base and a collector commonly connected to the other of the diodes,
The current mirror circuit outputs the operation bias current when a limiting current corresponding to a resistance value of the current limiting resistor is input and the transistor is turned on ,
The control circuit operates so as to flow the limiting current to a constant potential point in a standby operation to turn off the transistor and not to output the operation bias current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001343082A JP4049572B2 (en) | 2001-11-08 | 2001-11-08 | Constant voltage regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001343082A JP4049572B2 (en) | 2001-11-08 | 2001-11-08 | Constant voltage regulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003150253A JP2003150253A (en) | 2003-05-23 |
JP4049572B2 true JP4049572B2 (en) | 2008-02-20 |
Family
ID=19156833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001343082A Expired - Lifetime JP4049572B2 (en) | 2001-11-08 | 2001-11-08 | Constant voltage regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049572B2 (en) |
-
2001
- 2001-11-08 JP JP2001343082A patent/JP4049572B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003150253A (en) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5353548B2 (en) | Band gap reference circuit | |
KR101003892B1 (en) | Dual input prioritized ldo regulator | |
US7276887B2 (en) | Power supply circuit | |
KR100706239B1 (en) | Voltage regulator capable of decreasing power consumption at standby mode | |
JP3710469B1 (en) | Power supply device and portable device | |
WO2005101156A1 (en) | Reference voltage generating circuit | |
CN117277514B (en) | Power supply circuit capable of reducing output voltage fluctuation | |
JP3356223B2 (en) | Step-down circuit and semiconductor integrated circuit incorporating the same | |
JP4614750B2 (en) | regulator | |
US6259240B1 (en) | Power-up circuit for analog circuit | |
JP4049572B2 (en) | Constant voltage regulator | |
JP3558938B2 (en) | DC stabilized power supply | |
JP2002323928A (en) | Reference voltage generating circuit | |
JP3525620B2 (en) | Battery save circuit | |
US5939907A (en) | Low power, high speed driving circuit for driving switching elements | |
JP2019139445A (en) | regulator | |
JPH11220374A (en) | Power source device | |
CN117059020B (en) | LED display screen driving circuit with low turning voltage and LED display screen | |
KR920010579B1 (en) | Stabilizing circuit of standard level voltage | |
JP2890545B2 (en) | DC constant voltage circuit | |
JP2010119200A (en) | Current output circuit | |
JPH07146726A (en) | Maximum output current control circuit | |
CN118677253A (en) | Circuit structure for reducing influence of input power supply on output voltage | |
JP3123882B2 (en) | Switching circuit | |
JP4238739B2 (en) | Bandgap reference voltage generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071127 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4049572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |