JP4038786B2 - キャッシュメモリにおける漏洩電力の低減方法及び装置 - Google Patents
キャッシュメモリにおける漏洩電力の低減方法及び装置 Download PDFInfo
- Publication number
- JP4038786B2 JP4038786B2 JP2001327071A JP2001327071A JP4038786B2 JP 4038786 B2 JP4038786 B2 JP 4038786B2 JP 2001327071 A JP2001327071 A JP 2001327071A JP 2001327071 A JP2001327071 A JP 2001327071A JP 4038786 B2 JP4038786 B2 JP 4038786B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- cache line
- memory
- power
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Dram (AREA)
Description
【０００１】
【関連出願のクロスリファレンス】
この出願は、２０００年１０月２５日出願の米国仮出願第６０／２４３，１７３号の恩典を請求するものである。
【０００２】
【発明の属する技術分野】
本発明は、一般にキャッシュメモリデバイスに関し、特に、このようなキャッシュメモリにおける漏洩電力を低減する方法及び装置に関する。
【０００３】
【従来の技術及び発明が解決しようとする課題】
キャッシュメモリは、多くの外部メモリのメモリアクセス回数を減少させる。図１は、従来のキャッシュメモリ構成を示し、キャッシュメモリ１２０は、１つまたはそれ以上のプロセッサ１１０と１つの主メモリ１３０間に挿入されている。一般に、主メモリ１３０は、キャッシュメモリ１２０と比べた場合比較的大きく遅い。キャッシュメモリ１２０は、主メモリ１３０の一部のコピーを含んでいる。プロセッサ１１０が、メモリのエリアを読み取ろうとする場合、そのメモリの内容がすでにキャッシュメモリ１２０内にあるかどうかを確認するチェックが行なわれる。メモリ内容が、キャッシュメモリ１２０内にある場合（キャッシュ“ヒット”）、その内容は、プロセッサ１１０に直接渡される。しかしながら、メモリ内容がキャッシュメモリ内にない場合は（キャッシュ“ミス”）、典型的には、ある決まった数のワードからなる主メモリ１３０のブロックが、キャッシュメモリ１２０内に読み込まれ、その後、プロセッサ１１０に渡される。
【０００４】
キャッシュメモリ１２０は、ＣＭＯＳ技術を用いて実行されることがある。しかしながら、ＣＭＯＳデバイスにおいて低電力及び高性能を達成するために、ＣＭＯＳデバイスの駆動電源電圧（Ｖｄｄ）を減少させる傾向が増えている。性能を維持するために、駆動電源電圧の減少は、スレショールド電圧（Ｖｔｈ）の減少を必要とし、これは、漏洩電力消費を指数関数的に増加させる。チップトランジスタ数が増え続け、給電したトランジスタはいずれも、そのスイッチング作業に関係なく漏洩するので、漏洩電力は、チップの全電力消費において重大な要因になっていると予想される。チップで消費される漏洩電力は、３つのプロセッサ世代内のチップの動作電力に匹敵し得ると評価されている。
【０００５】
漏洩電力を低減する解決法の１つは、未使用デバイスへの給電を止めることである。エム・ディー・パウエル（Ｍ．Ｄ．Ｐｏｗｅｌｌ）等の“ゲートされたＶｄｄ：ディープ−サブミクロン キャッシュメモリにおける漏洩を低減するための回路技術”，ＡＣＭ／ＩＥＥＥ ローパワー エレクトロニクス アンド デザインに関する国際シンポジウム（ＩＳＬＰＥＤ）（２０００）や、シ−ヒュン
【０００６】
ヤン（Ｓｅ−Ｈｙｕｎ Ｙａｎｇ）等の“ディープ−サブミクロン高性能Ｉキャッシュにおける漏洩を低減するための集積回路／構成方法”，ＡＣＭ／ＩＥＥＥ高性能コンピュータ構成（ＨＰＣＡ）に関する国際シンポジウム（２０００年１月）は、命令キャッシュの大ブロックへの給電を切ることによりスタティックランダムアクセスメモリ（ＳＲＡＭ）における電力漏洩を低減するための、それぞれ、動的に再サイズ化できる命令（ＤＲＩ）キャッシュ及びゲート化されたＶｄｄ回路−レベル技術と呼ばれる微小構成技術を提案している。
【０００７】
エム・ディー・パウエル等及びシ−ヒュン ヤン等に開示されている技術は、命令キャッシュの漏洩電力を低減しているが、命令及びデータキャッシュメモリの両方における漏洩電力を低減するための方法及び装置の必要性が存在する。さらに、個々のキャッシュラインの電力を除去できるキャッシュメモリにおける漏洩電力を低減する方法及び装置の必要性も存在する。
【０００８】
【課題を解決するための手段】
一般に、キャッシュメモリにおける漏洩電力を低減する方法及び装置が開示される。本発明は、キャッシュラインが将来アクセスされそうであると思われるある期間の間非能動になっているこれらのキャッシュラインから電力を除去する。減退間隔と呼ばれる予め定められた時間間隔の間アクセスされなかったキャッシュラインから電力を除去するキャッシュ減退技術が使用される。ここに開示されるキャッシュ減退技術は、キャッシュメモリにおける漏洩電力消費を低減し、したがって、電力消費が低減されたキャッシュメモリをもたらす。本発明のキャッシュライン粒状度は、漏洩電力のかなりの減少を可能にすると同時に、キャッシュの性能のほとんどを保つ。本発明のキャッシュ減退技術は、データ及び命令キャッシュの両方に、またセット結合キャッシュに、さらにマルチレベル キャッシュ階層に首尾良く適用することができる。
【０００９】
減退間隔は、対応するキャッシュラインがアクセスされるたびにリセットされるタイマを用いて維持される。減退間隔は、それぞれ、性能を増大させるかまたは電力を節約するのに望ましいように増加または減少することができるように、減退間隔の動的調整を可能にするために変更することができる。減退間隔タイマが、指定された減退間隔を越えると、キャッシュラインへの電力は除去される。キャッシュラインへの電力が除去されると、データフィールドの内容と、タグフィールドは、劣化する（多分論理値を失う）ことが許され、キャッシュラインと関連する有効ビットがリセットされる。キャッシュラインが本発明により給電停止された後でアクセスされると、（有効ビットがリセットされているので）キャッシュミスを招き、キャッシュラインは再び給電され、データは、メモリ階層の次のレベルから得られる。
【００１０】
本発明のより完全な理解ばかりでなく、本発明のさらなる特徴及び利点は、以下の詳細な説明及び図面の参照により得られる。
【００１１】
【発明の実施の形態】
図２は、図１の従来のキャッシュメモリ１２０の構造をより詳細に示す。図２に示されるように、キャッシュメモリ１２０は、Ｋワード各々のＣキャッシュラインからなる。キャッシュメモリ１２０のライン数は、一般に、主メモリ１３０におけるブロック数よりかなり少ない。いつでも、主メモリ１３０のブロックの一部は、キャッシュメモリ１２０のライン中に存する。キャッシュメモリ１２０における個々のラインは、主メモリ１３０の特定のブロックに対して専用とすることができない。したがって、図２に示されるように、各キャッシュラインは、主メモリ１３０の特定のブロックが現在キャッシュ１２０の格納されていることを示すタグを含む。さらに、各キャッシュラインは、格納されているデータが有効か否かを示す有効ビットも含む。
【００１２】
本発明は、減退間隔と呼ばれる予め定められた時間間隔の間アクセスされなかったキャッシュラインから電力を除去するキャッシュ減退技術を提供する。減退間隔は、それぞれ、性能を増大させるかまたは電力を節約するのに望ましいように増加または減少することができるように、減退間隔の動的調整を可能にするために可変することができる。
【００１３】
ここで説明されるキャッシュ減退技術は、キャッシュにおける漏洩電力消費を低減する。減退間隔以内にアクセスされなかったキャッシュラインへの電力は切られる。本発明により給電が停止されたキャッシュラインが、その後アクセスされると、キャッシュミスを招き、ラインは給電され、データは、メモリ階層の次のレベルから呼び出される。本発明は、当業者には明らかなように、メモリ階層のどのレベルでも使用できることが注目される。このキャッシュライン粒状度を用いて電力を制御することにより、本発明は、漏洩電力のかなりの減少を達成すると同時に、キャッシュの性能のほとんどを保つ。減退キャッシュは、等しいミス率のキャッシュよりかなり小さい有効給電サイズを持つことができる。かけがえとして、小さなキャッシュの有効給電サイズを有する減退キャッシュは、より良く実行する。
【００１４】
さらに、減退キャッシュの全性能は、電力消費が論点ではない場合の厳しいアプリケーションに利用可能である。減退キャッシュのこのフレキシビリティは、バッテリ給電式コンピュータに特に有効である。本発明のキャッシュ減退技術は、データ及び命令キャッシュの両方に首尾良く適用可能である。ＣＰＵの近づく世代における漏洩電力の需要性の増大と、オンチップメモリのサイズの増大に伴って、キャッシュ減退は、漏洩電力消費を低減する有効な構造ツールとすることができる。
【００１５】
前に示されているように、エム・ディー・パウエル等には、命令キャッシュの部分を給電停止し、キャッシュを再サイズ化して、漏洩電力をかなり低減する技術が開示されている。本発明は、より細かい粒状度（キャッシュライン粒状度）を伴うが再サイズ化しないデータキャッシュの部分から電力を除去する。本発明は、多くのキャッシュフレームが、不十分に使用され、したがって、性能に影響を与えることなくオフにすることができるという事実に頼っている。一般に、本発明は、将来アクセスされそうであると思われる、指定された減退間隔の間アクセスされなかったキャッシュラインへの給電を停止することを企てる。
【００１６】
同じキャッシュラインへのほとんどの連続するアクセスは、時間的に接近した間隔（時間位置）にあるので、ある時間の間アクセスされなかったキャッシュラインは、さらにアクセスされないか、または、非常に遠い将来にアクセスされるだろういくつかのキャッシュラインの１つとなるかのどちらかである。したがって、本発明は、キャッシュラインが減退間隔以内にアクセスされる限りは、キャッシュラインへの電力を維持する。さらに以下に説明されるように、各キャッシュラインへの最後のアクセスからの減退間隔の経過は、デジタルまたはアナログ的実施例を用いて検出することができる。
【００１７】
本発明は、キャッシュライン減退が、キャッシュのミス率を増すだろうということを認める。換言すれば、いくつかのラインは、アクセスされる前、本発明により給電がオフにされる。しかしながら、減退キャッシュのミス率は、そのサイズが減退キャッシュの平均給電サイズと合っているより小さいキャッシュよりさらに小さい。減退キャッシュを見る他の方法は、漏洩電力効率見通しからであり、この場合、減退キャッシュの平均給電サイズは、等しいミス率のキャッシュより小さい。
【００１８】
デジタル的実施例
キャッシュラインアクセスの新しさは、キャッシュラインへの各アクセス時にクリアされ、決まった時間間隔で周期的にインクリメントされるデジタルカウンタで表わすことができる。カウンタは、指定されたカウントに達すると、飽和し、対応するキャッシュラインへの電力（または接地）を除去する。
【００１９】
減退間隔は、数万または数１０万サイクルのオーダーとなる傾向があることが観測されている。したがって、妥当な減退間隔に必要なサイクル数は、カウンタがサイクルをカウントすることをできなくさせる（必要なカウンタビットが多すぎる）。したがって、必要なビット数は、かなり粗いレベルで、例えば数千サイクル毎に、カウンタが“チックする”ことにより減らすことができる。グローバルサイクルカウンタを用いて、より小さいキャッシュラインカウンタのチックを提供することができる。キャッシュライン当たりの２ビットカウンタは、４つの量子化カウンタレベルで十分な分解能を提供するというシミュレーションが示された。例えば、キャッシュラインが、最も最近のアクセスに続いて１０，０００クロックサイクルの間給電停止されるべきである場合、４つの量子化カウンタレベルは各々、２，５００サイクルに対応する。
【００２０】
図３は、本発明によるキャッシュメモリ３００のデジタル的実施例を示す。図３に示されるように、キャッシュメモリ３００は、各キャッシュラインと関連する２ビット飽和カウンタ３２０−ｎ（以後、ひとまとめにしてカウンタ３２０と呼ぶ）と、Ｎビットグローバルカウンタ３１０を含む。さらに、各キャッシュラインは、主メモリ１３０の特定のブロックがキャッシュラインに現在格納されていることを示すタグと、格納されているデータが有効か否かを示す有効ビットとを含む。電力を節約するために、グローバルカウンタ３１０は、例えばバイナリリップル カウンタとして実行することができる。追加のラッチ（図示しない）は、グローバルカウンタ３１０と比較される最大カウント値を保持している。グローバルカウンタ３１０は、最大値に達するとリセットされ、１クロックサイクルＴ信号が、グローバルタイム信号分配ライン３３０上に発生する。最大カウントラッチ（図示しない）は切り換わらず、動作電力消費の一因とならない。一般に、小数のキャッシュラインカウンタを用いた平均に基づき、サイクル毎に切り換わることが予想されるビットはごく少ない。
【００２１】
カウンタ３２０における状態遷移を最小にすることにより動作電力消費を最小にするために、本発明の模範的なデジタル的実施例は、いつも１ビットだけが状態変化するようにグレイコーディングを用いる。さらに、カウンタ３２０を簡単にし、トランジスタカウントを最小にするために、カウンタ３２０は、非同期的に実行することができる。さらなる変形では、カウンタ３１０，３２０は、シフトレジスタとして実行することができる。図４は、模範的なデジタル的実施例において各キャッシュラインに必要な回路４００を示す。各キャッシュラインは、図５に示す状態マシンを実行する回路を含む。
【００２２】
図５は、２つの入力（ＷＲＤ及びＴ）を有するグレイコードカウンタ３２０を飽和させる模範的な２ビット（Ｓ０，Ｓ１）の状態線図を提供する。Ｔは、その期間を外部的に調整して異なるプログラムに適する異なる減退間隔を提供することができる行儀の良いデジタル信号である。第２の状態マシン入力は、キャッシュラインアクセス信号ＷＲＤであり、この信号は、アドレスから復号され、キャッシュメモリ３００以内の特定の列を選択するのに使用されるのと同じ信号（例えば、ＷＯＲＤ−ＬＩＮＥ信号）である。図５に示されるように、状態遷移は、２つの入力信号Ｔ及びＷＲＤの変化を非同時に生じる。Ｔ及びＷＲＤは、行儀の良い信号なので、準安定性問題はない。ただ１つの出力は、キャッシュラインスイッチ状態ＰｏｗｅｒＯＦＦ（ＰＯＯＦＦ）となる。キャッシュラインは、リセットされ、キャッシュラインがアクセスされるたびに状態００に戻る。
【００２３】
キャッシュラインへの電力がオフされると（状態１０）、キャッシュ減退は、キャッシュラインと関連するデータ及び対応するタグフィールドを電源から切断する。キャッシュラインからの電力の除去は、キャッシュ回路の休止と重大な関係を有する。詳細には、給電が停止されたキャッシュラインへの最初のアクセスは、
１．キャッシュミスとなり、（なぜなら、データ及びタグが電力なしに改悪されるかもしれないので）
２．対応するカウンタ３２０−ｉをリセットし、キャッシュラインの電力を回復させ（すなわち、図４による減退メカニズムを再スタートさせ）、
３．電力が回復した後、キャッシュライン回路が安定するまでの時間の間、遅延されるべきである（主メモリへの固有のアクセスタイムは、多くの状況において十分な遅延とすべきである）。
【００２４】
これらの必要条件を満足するために、本発明は、図６に示されるように、キャッシュラインの有効ビットを減退メカニズムの一部として使用する。図６は、本発明によるキャッシュライン電力制御を示す。第一に、図６に示される回路は、有効ビットが（カウンタと同様に）常に給電されていることを保証する。第二に、図６に示される回路は、減退メカニズムで０（無効）にリセットされるように、有効ビットのリセット能力を提供する。ＰｏｗｅｒＯＦＦ信号は、有効ビットをクリアする。したがって、給電が停止されたキャッシュラインへの最初のアクセスは、常に、タグの内容にかかわらずミスとなる。より低いメモリ階層からこのミスを満足するのが、有効ビットを回復する唯一の方法なので、再び給電されたキャッシュラインは、安定させるのに十分な時間がある。さらに、その間に多分改悪されているデータを読みとることができる、（このキャッシュラインへの）他のアクセスはない。
【００２５】
デジタル的実施例は、オペレーティングシステム（ＯＳ）によって、またはグローバルサイクルカウンタ３１０を介する何か他のハードウェアランタイム監視システムによって、ランタイムで制御することができる。ＯＳまたは他のシステムは、グローバルカウンタ３１０の期間（Ｔperiod）をセットして、コンピュータシステムの実行するアプリケーションの要求及び電力消費必要条件とにしたがう望ましい減退間隔を発生させることができる。減退間隔を調整するために、プロファイリング及び／またはランタイム監視を用いることができる。また、減退間隔が、各キャッシュラインに関して個別に調整される場合は、適応方式を使用することもできる。各キャッシュラインの外来の減退ミスを監視することにより、減退間隔は、誤りを繰り返さないように調整することができる。したがって、アプリケーション毎を基本として減退間隔を設定する必要なしに、良好な性能が可能となる。
【００２６】
アナログ的実施例
キャッシュラインアクセスの新しいものは、かけがえとして、図７に示されるようにコンデンサ７１０の充放電のような事象を用いて実行することができる。したがって、キャッシュラインがアクセスされるたびに、コンデンサは接地される。キャッシュラインがしばしばアクセスされる普通のケースでは、コンデンサは放電される。時間がたつと、コンデンサは、Ｖｄｄに接続された抵抗７２０を介して充電される。充電が、十分に高いレベルに達すると、電圧コンパレータ７３０は、この充電を検出し、ＰｏｗｅｒＯＦＦ信号を発生し、対応するキャッシュライン（データビット及びタグビット）から電源を切断する。
【００２７】
ＲＣ時定数は変更できない（コンデンサ及び抵抗の作成されたサイズによって決定される）が、電圧コンパレータ６３０のバイアスを調整して、異なるプログラムの時間的アクセスパターンに適応させることができる。アナログ的実施例は、本質的にノイズに敏感であり、また処理技術にも敏感であり、デジタル回路の合図で非同期的に状態変化することができる。電圧コンパレータを同期的にサンプリングする方法は、準安定性を避けるために使用することができる。
【００２８】
本発明のアナログ的実施例は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）技術に特に適しており、ここでは、データは、以下に説明されるようにコンデンサへの電荷として格納される。ＤＲＡＭ実施例では、格納されたデータ電荷は、自然に減退し、充電しなければならない。データの有効性は、対応する格納されたデータ電荷より早く減退する有効ビットで保証される。したがって、有効ビットの減退は、本発明による減退カウンタに対応させることができる。
【００２９】
スタティック及びダイナミックランダムアクセスメモリハイブリッド
本発明のキャッシュ減退技術は、ここの開示に基づいて当業者に明らかになるように、スタティック及びダイナミックメモリ構成の両方を含むハイブリッドメモリ技術に適用することができる。ハイブリッドメモリへの本発明の適用は、接地へのパスのない４トランジスタメモリセルを使用する減退キャッシュを用いて示される。
【００３０】
従来のＳＲＡＭ回路が、ディープ−サブミクロン技術においてキャッシュのデザインに使用された場合、静的な電力消費は明白な関心事となる。エム・ディー・パウエル（Ｍ．Ｄ．Ｐｏｗｅｌｌ）等の“ゲートされたＶｄｄ：ディープ−サブミクロン キャッシュメモリにおける漏洩を低減するための回路技術”，ＡＣＭ／ＩＥＥＥ ローパワー エレクトロニクス アンド デザインに関する国際シンポジウム（ＩＳＬＰＥＤ）（２０００）に説明されているもののような、ＳＲＡＭベースのキャッシュメモリを伴うアプリケーションにおいてこの電力消費を低減する試みは、個々のキャッシュラインの接地への（電源電圧からの）電流路をゲートする（または、切る）回路設計技術を用いている。これらの技術は、接地への電流をある程度止めるのに有効であるが、各キャッシュラインへの電流路をゲートするのに必要な追加の周辺回路から生じる領域ー性能トレードオフを有する。
【００３１】
しかし、文献に見られないが、キャッシュ設計において明白な電力利点を持つと思われる方法は、ケー・スタイン（Ｋ．Ｓｔｅｉｎ）等の“単一トランジスタメモリセル用記憶アレイ及びセンス／リフレッシュ回路”，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．ＳＣ−７，ＮＯ．５，３３６−３４０（Ｏｃｔｏｂｅｒ １９７２）に説明されているもののような、マルチトランジスタＤＲＡＭセルの使用である。この種のＤＲＡＭセル、特にセル当たり４個のトランジスタを用いるＤＲＡＭセル（４Ｔ−ＤＲＡＭ）は、接地への（電源電圧からの）パスを持っておらず、したがって、接地への電流路をゲートする追加回路を必要としない。４Ｔ−ＤＲＡＭのセルサイズは、４個のトランジスタを必要とするだけなので、ＳＲＡＭセルより小さい。また、接地へのパスのない４Ｔ−ＤＲＡＭセルは、上述のように、多少ＤＲＡＭメモリセルのデータ減退をまねる電子的な電荷減退を有する。４Ｔ−ＤＲＡＭセルは、電源電圧及び接地に接続されたＳＲＡＭメモリセルと同様に、それらをオフに“切り換える”必要性なしに、時間がたつと自然に減退する。その点で、それらは、ＤＲＡＭセルと同様にふるまう。
【００３２】
したがって、本発明の他の態様によれば、キャッシュ減退メカニズムは、ここに説明されているＳＲＡＭ減退メカニズムと同様な４Ｔ−ＤＲＡＭキャッシュについて開示される。この減退メカニズムは、メモリセルの値が、（これはこのデザインでは不必要なので、キャッシュラインのメモリセルを“オフに切り換える”よりむしろ）それらの固有の減退のため信頼できなくなる時を示すのに用いられる。
【００３３】
キャッシュラインの４Ｔ−ＤＲＡＭセルは、キャッシュラインが書き込まれた時の論理値（０及び１）を保持するように充電される。これらのセルは、時間がたつと減退して、電荷を失う。セルは、アクセスされるたびに、正しい論理値に自動的に充電される。しかしながら、何もアクセスがなく、長時間経過すると、メモリセルは、信頼できなくなるポイントまで減退し、相当なエラーなしに正しい論理値を回復することができない。アクセスされたセルがまだ信頼できる安全期間を確立することができる。（ミリ秒のオーダーの）この期間の正確な値は、メモリセルを製造するのに用いられる集積回路（ＩＣ）処理の特性に依存する。
【００３４】
この場合の減退メカニズムの目的は、最後のアクセス後の安全期間の終わりに信号を出すことである。この場合の最大減退間隔は、安全期間に等しくなる。ＳＲＡＭキャッシュと同様の有効ビットを用いて、キャッシュラインが無効と思われることを示すことができる。有効ビットは、メモリセルの残部で減退すべきでなく、常に信頼できるものであるべきである。有効ビットは、標準的な６トランジスタＳＲＡＭセルとして製造されるか、または、その信頼性を保証するために定期的にリフレッシュされる。（上記のＳＲＡＭキャッシュ減退に説明されたように有限状態マシンとして実行される）キャッシュライン毎の減退カウンタは、キャッシュラインへの最後のアクセスの時から時間をカウントする。安全期間の終わりに、減退カウンタは、有効ビットをリセットして、データが無効であることを示す。
【００３５】
４Ｔ−ＤＲＡＭのメモリセルは、（ＤＲＡＭメモリセルと同様に）特定の速度で放電するので、安全期間の終わりよりどんなに早くキャッシュラインを“減退させ”、無効にしても恩恵はない。安全期間は、（数１００ＭＨｚのプロセッサクロックに対して数１０万サイクルに翻訳するミリ秒のオーダーで）大きいので、局部キャッシュライン減退カウンタは、非常に粗粒に（すなわち、非常に低い分解能に）することができる。グローバルカウンタは、安全期間の半分の期間でチックする。１ビット局部カウンタは、図１０に示される有限状態マシンを実行する。次のクローバルチックパルスに関するキャッシュラインへの最後のアクセスは分からないので、減退間隔は、半分の安全期間から全安全期間までの範囲となる。平均では、１ビット減退カウンタの減退間隔は、安全期間の３／４となる。
【００３６】
図９は、４トランジスタを含む模範的な４Ｔ−ＤＲＡＭメモリセル（ビット）を示す。ＷＲＤは、セルにアクセスする時に使用されるワードラインである。Ｂ及びＢ−ＢＡＲは、セルの値を読み書きするビットラインである。４Ｔ−ＤＲＡＭメモリセルは、普通の６トランジスタＳＲＡＭメモリセルに直接取って代わる。図１０は、図９の４Ｔ−ＤＲＡＭキャッシュラインを減退させるために使用される１ビット局部キャッシュラインカウンタの状態線図を示す。
【００３７】
ライト−バックキャッシュ実施例
ライト−バックキャッシュ構成を使用するプロセッサは、主メモリの対応する位置を更新することなく新しい値でキャッシュを更新することができる。したがって、キャッシュラインの減退間隔が達せられると、キャッシュラインは、修正されたデータが主メモリの適当な位置に書き込まれるまで、本発明にしたがって給電停止されない。したがって、図８に示されるように、有効ビット、タグ及びデータのフィールドを持つことに加えて、キャッシュ８００の各キャッシュラインは、所定のキャッシュラインに格納されている値が、タグで確認されるように、主メモリの適当な位置に戻って書き込まれる必要がある場合を示す“ダーティビット”識別子を任意に維持する。ダーティビットは、キャッシュが、主メモリの対応する位置を更新することなく新しい値で更新されるたびに、プロセッサで設定される。
【００３８】
他の変形では、グローバルサイクルカウンタ３１０より供給されるグローバルタイム信号Ｔは、あるキャッシュラインカウンタから他のキャッシュラインカウンタへ（または、あるカウンタ群から他のカウンタ群へ）縦続接続して、ライトーバックキャッシュ実施例における“ダーティ”キャッシュラインの“ライティングバック”を分配するができる。したがって、所定のキャッシュライン（または、キャッシュライン群）は、もし必要ならば、グローバルタイム信号Ｔを次のキャッシュライン（または、キャッシュライン群）へ渡す前に、主メモリに戻って書き込む。このように、グローバルタイム信号Ｔの分配の縦続接続は、グローバルカウンタ３１０からの１カウントと関連する減退を広げる。
【００３９】
本発明の減退回路に起因して消費されるさらなる動作電力は、その負荷静電容量及びトランジスタスイッチング作用の結果に比例する。ここで説明されるデジタル的実施例に関して、１１０以下のトランジスタは、平均してサイクル毎に切り換わる。減退回路全体は、非常に少数のトランジスタ、すなわち、グローバルカウンタ用の数１００プラス局部キャッシュラインカウンタ毎に３０以下のトランジスタを含む。全局部カウンタは、Ｔパルス毎に値を変更する。しかしながら、これは、（グローバルカウンタの期間に等しい）非常に粗い間隔で起こる。とはいえ、キャッシュラインへのアクセスにより局部カウンタをリセットするのは、心配の原因にならない。キャッシュラインが激しくアクセスされる場合は、カウンタは、その初期値から変わる機会がないので、それをリセットするのは、どんな動作電力も消費しない（カウンタのトランジスタはどれも切り換わらない）。電力が消費されるケースは、グローバルカウンタの少なくとも１期間の間休止されたキャッシュラインへのアクセスである。本発明で使用される２ビットカウンタ全部にわたって、平均でサイクル当たり１ビット以下の遷移が存在することが観測されている。したがって、減退回路の動作電力消費は、多分数１００万のトランジスタを含むチップの他の部分で消費される動作電力と比べた場合無視できる。
【００４０】
マルチレベルキャッシュ階層におけるキャッシュ減退
多くのシステムは、比較的小さくて早いレベル１（Ｌ１）キャッシュと、１以上のレベルのだんだん大きくて遅くなるキャッシュ、レベル２（Ｌ２）、レベル３（Ｌ３），．．．レベルＮ（ＬＮ）とからなるマルチレベルキャッシュ階層を用いている。典型的には、階層中でより遅い、より大きいキャッシュは、さらに離れているさらに少ないアクセスに会う（なぜなら、プロセッサのアクセスの流れは、高い方のレベルにおけるヒットでフィルタされるからである）。各レベルの減退間隔は、それに応じたサイズにされるべきである（すなわち、より大きい低レベルキャッシュにはより大きい減退間隔とする。）減退間隔は、チック信号（Ｔ）期間の適切な選択によるサイズにされる。
【００４１】
キャッシュ階層へのマルチレベル包含は、高い方のレベルのキャッシュ（例えば、Ｌ１）の内容が、そのすぐ下のレベルのキャッシュ（例えば、Ｌ２）の内容の小セットであることを保証する。マルチレベル包含は、多くのデザインで実施されている。マルチレベル包含を実施していないキャッシュ階層では、キャッシュラインは、異なるレベルのキャッシュにおい徹個別的に減退させることができる。例えば、Ｌ２中のデータは、Ｌ１中の存在と無関係に減退させることができる。マルチレベル包含が実施されているキャッシュ階層では、減退メカニズムは包含を保つように修正されなければならない。
【００４２】
典型的に、マルチレベル包含が実施されているキャッシュ階層では、あらゆるキャッシュライン（Ｌ１を除く全レベル）における包含ビットは、キャッシュラインデータがさらに上のレベルに存在しているか否かを示す。階層レベル中の異なるサイズのキャッシュラインの場合には、複数の包含ビットを使用して、さらに上のレベルに存在する、キャッシュラインの正確な部分を示すことができる。例えば、Ｌ１ラインサイズが３２バイトでありかつＬ２ラインサイズが１２８バイトである場合は、Ｌ２キャッシュライン中の４個の包含ビットが、データ包含を正確に表わすために用いられる。本発明の減退メカニズムは、包含ビットが、さらに上のレベル中の同じデータの存在を示している場合に、そのデータフィールドだけが減退するのを許され、タグフィールドは許されないように修正される。タグフィールドは、給電オンされたままであり、したがって、さらに上のレベルに存在するデータのプレースホルダを保存する。マルチレベル包含は、タグのみのために維持される。より高いレベル中に存在しないキャッシュラインの減退は、正常に進行する。給電オンされているタグのみを有するキャッシュラインへのアクセスは、ミスとなる。マルチレベル包含を保存する他の解決法は、より高いレベルでも減退された場合のみ、キャッシュラインの減退を許すことである。より高いレベルに存在しないキャッシュラインの減退は、正常に進行する。
【００４３】
ここに図示され、説明された実施例及び変形は、本発明の原理の単なる例示であり、種々の修正が本発明の範囲及び精神から逸脱することなく当業者により実行され得ることが理解されるべきである。
【図面の簡単な説明】
【図１】従来のキャッシュ構成を示す図である。
【図２】図１の従来のキャッシュメモリの構造をより詳細に示す図である。
【図３】本発明によるキャッシュメモリのデジタル的実施例を示す図である。
【図４】図３の模範的なデジタル的実施例における各キャッシュライン用の模範的回路を示す図である。
【図５】図３及び図４の模範的２ビットカウンタの状態線図である。
【図６】本発明のキャッシュライン電力制御態様を示すブロック図である。
【図７】本発明によるキャッシュメモリ用の減退カウンタのアナログ的実施例を示す図である。
【図８】本発明による他のキャッシュメモリの構造を示す図である。
【図９】接地へのパスを備えていない４トランジスタハイブリッドＳＲＡＭ／ＤＲＡＭメモリセルを示す図である。
【図１０】減退４Ｔ−ＤＲＡＭキャッシュラインに使用される１ビットカウンタの状態線図を示す図である。
【関連出願のクロスリファレンス】
この出願は、２０００年１０月２５日出願の米国仮出願第６０／２４３，１７３号の恩典を請求するものである。
【０００２】
【発明の属する技術分野】
本発明は、一般にキャッシュメモリデバイスに関し、特に、このようなキャッシュメモリにおける漏洩電力を低減する方法及び装置に関する。
【０００３】
【従来の技術及び発明が解決しようとする課題】
キャッシュメモリは、多くの外部メモリのメモリアクセス回数を減少させる。図１は、従来のキャッシュメモリ構成を示し、キャッシュメモリ１２０は、１つまたはそれ以上のプロセッサ１１０と１つの主メモリ１３０間に挿入されている。一般に、主メモリ１３０は、キャッシュメモリ１２０と比べた場合比較的大きく遅い。キャッシュメモリ１２０は、主メモリ１３０の一部のコピーを含んでいる。プロセッサ１１０が、メモリのエリアを読み取ろうとする場合、そのメモリの内容がすでにキャッシュメモリ１２０内にあるかどうかを確認するチェックが行なわれる。メモリ内容が、キャッシュメモリ１２０内にある場合（キャッシュ“ヒット”）、その内容は、プロセッサ１１０に直接渡される。しかしながら、メモリ内容がキャッシュメモリ内にない場合は（キャッシュ“ミス”）、典型的には、ある決まった数のワードからなる主メモリ１３０のブロックが、キャッシュメモリ１２０内に読み込まれ、その後、プロセッサ１１０に渡される。
【０００４】
キャッシュメモリ１２０は、ＣＭＯＳ技術を用いて実行されることがある。しかしながら、ＣＭＯＳデバイスにおいて低電力及び高性能を達成するために、ＣＭＯＳデバイスの駆動電源電圧（Ｖｄｄ）を減少させる傾向が増えている。性能を維持するために、駆動電源電圧の減少は、スレショールド電圧（Ｖｔｈ）の減少を必要とし、これは、漏洩電力消費を指数関数的に増加させる。チップトランジスタ数が増え続け、給電したトランジスタはいずれも、そのスイッチング作業に関係なく漏洩するので、漏洩電力は、チップの全電力消費において重大な要因になっていると予想される。チップで消費される漏洩電力は、３つのプロセッサ世代内のチップの動作電力に匹敵し得ると評価されている。
【０００５】
漏洩電力を低減する解決法の１つは、未使用デバイスへの給電を止めることである。エム・ディー・パウエル（Ｍ．Ｄ．Ｐｏｗｅｌｌ）等の“ゲートされたＶｄｄ：ディープ−サブミクロン キャッシュメモリにおける漏洩を低減するための回路技術”，ＡＣＭ／ＩＥＥＥ ローパワー エレクトロニクス アンド デザインに関する国際シンポジウム（ＩＳＬＰＥＤ）（２０００）や、シ−ヒュン
【０００６】
ヤン（Ｓｅ−Ｈｙｕｎ Ｙａｎｇ）等の“ディープ−サブミクロン高性能Ｉキャッシュにおける漏洩を低減するための集積回路／構成方法”，ＡＣＭ／ＩＥＥＥ高性能コンピュータ構成（ＨＰＣＡ）に関する国際シンポジウム（２０００年１月）は、命令キャッシュの大ブロックへの給電を切ることによりスタティックランダムアクセスメモリ（ＳＲＡＭ）における電力漏洩を低減するための、それぞれ、動的に再サイズ化できる命令（ＤＲＩ）キャッシュ及びゲート化されたＶｄｄ回路−レベル技術と呼ばれる微小構成技術を提案している。
【０００７】
エム・ディー・パウエル等及びシ−ヒュン ヤン等に開示されている技術は、命令キャッシュの漏洩電力を低減しているが、命令及びデータキャッシュメモリの両方における漏洩電力を低減するための方法及び装置の必要性が存在する。さらに、個々のキャッシュラインの電力を除去できるキャッシュメモリにおける漏洩電力を低減する方法及び装置の必要性も存在する。
【０００８】
【課題を解決するための手段】
一般に、キャッシュメモリにおける漏洩電力を低減する方法及び装置が開示される。本発明は、キャッシュラインが将来アクセスされそうであると思われるある期間の間非能動になっているこれらのキャッシュラインから電力を除去する。減退間隔と呼ばれる予め定められた時間間隔の間アクセスされなかったキャッシュラインから電力を除去するキャッシュ減退技術が使用される。ここに開示されるキャッシュ減退技術は、キャッシュメモリにおける漏洩電力消費を低減し、したがって、電力消費が低減されたキャッシュメモリをもたらす。本発明のキャッシュライン粒状度は、漏洩電力のかなりの減少を可能にすると同時に、キャッシュの性能のほとんどを保つ。本発明のキャッシュ減退技術は、データ及び命令キャッシュの両方に、またセット結合キャッシュに、さらにマルチレベル キャッシュ階層に首尾良く適用することができる。
【０００９】
減退間隔は、対応するキャッシュラインがアクセスされるたびにリセットされるタイマを用いて維持される。減退間隔は、それぞれ、性能を増大させるかまたは電力を節約するのに望ましいように増加または減少することができるように、減退間隔の動的調整を可能にするために変更することができる。減退間隔タイマが、指定された減退間隔を越えると、キャッシュラインへの電力は除去される。キャッシュラインへの電力が除去されると、データフィールドの内容と、タグフィールドは、劣化する（多分論理値を失う）ことが許され、キャッシュラインと関連する有効ビットがリセットされる。キャッシュラインが本発明により給電停止された後でアクセスされると、（有効ビットがリセットされているので）キャッシュミスを招き、キャッシュラインは再び給電され、データは、メモリ階層の次のレベルから得られる。
【００１０】
本発明のより完全な理解ばかりでなく、本発明のさらなる特徴及び利点は、以下の詳細な説明及び図面の参照により得られる。
【００１１】
【発明の実施の形態】
図２は、図１の従来のキャッシュメモリ１２０の構造をより詳細に示す。図２に示されるように、キャッシュメモリ１２０は、Ｋワード各々のＣキャッシュラインからなる。キャッシュメモリ１２０のライン数は、一般に、主メモリ１３０におけるブロック数よりかなり少ない。いつでも、主メモリ１３０のブロックの一部は、キャッシュメモリ１２０のライン中に存する。キャッシュメモリ１２０における個々のラインは、主メモリ１３０の特定のブロックに対して専用とすることができない。したがって、図２に示されるように、各キャッシュラインは、主メモリ１３０の特定のブロックが現在キャッシュ１２０の格納されていることを示すタグを含む。さらに、各キャッシュラインは、格納されているデータが有効か否かを示す有効ビットも含む。
【００１２】
本発明は、減退間隔と呼ばれる予め定められた時間間隔の間アクセスされなかったキャッシュラインから電力を除去するキャッシュ減退技術を提供する。減退間隔は、それぞれ、性能を増大させるかまたは電力を節約するのに望ましいように増加または減少することができるように、減退間隔の動的調整を可能にするために可変することができる。
【００１３】
ここで説明されるキャッシュ減退技術は、キャッシュにおける漏洩電力消費を低減する。減退間隔以内にアクセスされなかったキャッシュラインへの電力は切られる。本発明により給電が停止されたキャッシュラインが、その後アクセスされると、キャッシュミスを招き、ラインは給電され、データは、メモリ階層の次のレベルから呼び出される。本発明は、当業者には明らかなように、メモリ階層のどのレベルでも使用できることが注目される。このキャッシュライン粒状度を用いて電力を制御することにより、本発明は、漏洩電力のかなりの減少を達成すると同時に、キャッシュの性能のほとんどを保つ。減退キャッシュは、等しいミス率のキャッシュよりかなり小さい有効給電サイズを持つことができる。かけがえとして、小さなキャッシュの有効給電サイズを有する減退キャッシュは、より良く実行する。
【００１４】
さらに、減退キャッシュの全性能は、電力消費が論点ではない場合の厳しいアプリケーションに利用可能である。減退キャッシュのこのフレキシビリティは、バッテリ給電式コンピュータに特に有効である。本発明のキャッシュ減退技術は、データ及び命令キャッシュの両方に首尾良く適用可能である。ＣＰＵの近づく世代における漏洩電力の需要性の増大と、オンチップメモリのサイズの増大に伴って、キャッシュ減退は、漏洩電力消費を低減する有効な構造ツールとすることができる。
【００１５】
前に示されているように、エム・ディー・パウエル等には、命令キャッシュの部分を給電停止し、キャッシュを再サイズ化して、漏洩電力をかなり低減する技術が開示されている。本発明は、より細かい粒状度（キャッシュライン粒状度）を伴うが再サイズ化しないデータキャッシュの部分から電力を除去する。本発明は、多くのキャッシュフレームが、不十分に使用され、したがって、性能に影響を与えることなくオフにすることができるという事実に頼っている。一般に、本発明は、将来アクセスされそうであると思われる、指定された減退間隔の間アクセスされなかったキャッシュラインへの給電を停止することを企てる。
【００１６】
同じキャッシュラインへのほとんどの連続するアクセスは、時間的に接近した間隔（時間位置）にあるので、ある時間の間アクセスされなかったキャッシュラインは、さらにアクセスされないか、または、非常に遠い将来にアクセスされるだろういくつかのキャッシュラインの１つとなるかのどちらかである。したがって、本発明は、キャッシュラインが減退間隔以内にアクセスされる限りは、キャッシュラインへの電力を維持する。さらに以下に説明されるように、各キャッシュラインへの最後のアクセスからの減退間隔の経過は、デジタルまたはアナログ的実施例を用いて検出することができる。
【００１７】
本発明は、キャッシュライン減退が、キャッシュのミス率を増すだろうということを認める。換言すれば、いくつかのラインは、アクセスされる前、本発明により給電がオフにされる。しかしながら、減退キャッシュのミス率は、そのサイズが減退キャッシュの平均給電サイズと合っているより小さいキャッシュよりさらに小さい。減退キャッシュを見る他の方法は、漏洩電力効率見通しからであり、この場合、減退キャッシュの平均給電サイズは、等しいミス率のキャッシュより小さい。
【００１８】
デジタル的実施例
キャッシュラインアクセスの新しさは、キャッシュラインへの各アクセス時にクリアされ、決まった時間間隔で周期的にインクリメントされるデジタルカウンタで表わすことができる。カウンタは、指定されたカウントに達すると、飽和し、対応するキャッシュラインへの電力（または接地）を除去する。
【００１９】
減退間隔は、数万または数１０万サイクルのオーダーとなる傾向があることが観測されている。したがって、妥当な減退間隔に必要なサイクル数は、カウンタがサイクルをカウントすることをできなくさせる（必要なカウンタビットが多すぎる）。したがって、必要なビット数は、かなり粗いレベルで、例えば数千サイクル毎に、カウンタが“チックする”ことにより減らすことができる。グローバルサイクルカウンタを用いて、より小さいキャッシュラインカウンタのチックを提供することができる。キャッシュライン当たりの２ビットカウンタは、４つの量子化カウンタレベルで十分な分解能を提供するというシミュレーションが示された。例えば、キャッシュラインが、最も最近のアクセスに続いて１０，０００クロックサイクルの間給電停止されるべきである場合、４つの量子化カウンタレベルは各々、２，５００サイクルに対応する。
【００２０】
図３は、本発明によるキャッシュメモリ３００のデジタル的実施例を示す。図３に示されるように、キャッシュメモリ３００は、各キャッシュラインと関連する２ビット飽和カウンタ３２０−ｎ（以後、ひとまとめにしてカウンタ３２０と呼ぶ）と、Ｎビットグローバルカウンタ３１０を含む。さらに、各キャッシュラインは、主メモリ１３０の特定のブロックがキャッシュラインに現在格納されていることを示すタグと、格納されているデータが有効か否かを示す有効ビットとを含む。電力を節約するために、グローバルカウンタ３１０は、例えばバイナリリップル カウンタとして実行することができる。追加のラッチ（図示しない）は、グローバルカウンタ３１０と比較される最大カウント値を保持している。グローバルカウンタ３１０は、最大値に達するとリセットされ、１クロックサイクルＴ信号が、グローバルタイム信号分配ライン３３０上に発生する。最大カウントラッチ（図示しない）は切り換わらず、動作電力消費の一因とならない。一般に、小数のキャッシュラインカウンタを用いた平均に基づき、サイクル毎に切り換わることが予想されるビットはごく少ない。
【００２１】
カウンタ３２０における状態遷移を最小にすることにより動作電力消費を最小にするために、本発明の模範的なデジタル的実施例は、いつも１ビットだけが状態変化するようにグレイコーディングを用いる。さらに、カウンタ３２０を簡単にし、トランジスタカウントを最小にするために、カウンタ３２０は、非同期的に実行することができる。さらなる変形では、カウンタ３１０，３２０は、シフトレジスタとして実行することができる。図４は、模範的なデジタル的実施例において各キャッシュラインに必要な回路４００を示す。各キャッシュラインは、図５に示す状態マシンを実行する回路を含む。
【００２２】
図５は、２つの入力（ＷＲＤ及びＴ）を有するグレイコードカウンタ３２０を飽和させる模範的な２ビット（Ｓ０，Ｓ１）の状態線図を提供する。Ｔは、その期間を外部的に調整して異なるプログラムに適する異なる減退間隔を提供することができる行儀の良いデジタル信号である。第２の状態マシン入力は、キャッシュラインアクセス信号ＷＲＤであり、この信号は、アドレスから復号され、キャッシュメモリ３００以内の特定の列を選択するのに使用されるのと同じ信号（例えば、ＷＯＲＤ−ＬＩＮＥ信号）である。図５に示されるように、状態遷移は、２つの入力信号Ｔ及びＷＲＤの変化を非同時に生じる。Ｔ及びＷＲＤは、行儀の良い信号なので、準安定性問題はない。ただ１つの出力は、キャッシュラインスイッチ状態ＰｏｗｅｒＯＦＦ（ＰＯＯＦＦ）となる。キャッシュラインは、リセットされ、キャッシュラインがアクセスされるたびに状態００に戻る。
【００２３】
キャッシュラインへの電力がオフされると（状態１０）、キャッシュ減退は、キャッシュラインと関連するデータ及び対応するタグフィールドを電源から切断する。キャッシュラインからの電力の除去は、キャッシュ回路の休止と重大な関係を有する。詳細には、給電が停止されたキャッシュラインへの最初のアクセスは、
１．キャッシュミスとなり、（なぜなら、データ及びタグが電力なしに改悪されるかもしれないので）
２．対応するカウンタ３２０−ｉをリセットし、キャッシュラインの電力を回復させ（すなわち、図４による減退メカニズムを再スタートさせ）、
３．電力が回復した後、キャッシュライン回路が安定するまでの時間の間、遅延されるべきである（主メモリへの固有のアクセスタイムは、多くの状況において十分な遅延とすべきである）。
【００２４】
これらの必要条件を満足するために、本発明は、図６に示されるように、キャッシュラインの有効ビットを減退メカニズムの一部として使用する。図６は、本発明によるキャッシュライン電力制御を示す。第一に、図６に示される回路は、有効ビットが（カウンタと同様に）常に給電されていることを保証する。第二に、図６に示される回路は、減退メカニズムで０（無効）にリセットされるように、有効ビットのリセット能力を提供する。ＰｏｗｅｒＯＦＦ信号は、有効ビットをクリアする。したがって、給電が停止されたキャッシュラインへの最初のアクセスは、常に、タグの内容にかかわらずミスとなる。より低いメモリ階層からこのミスを満足するのが、有効ビットを回復する唯一の方法なので、再び給電されたキャッシュラインは、安定させるのに十分な時間がある。さらに、その間に多分改悪されているデータを読みとることができる、（このキャッシュラインへの）他のアクセスはない。
【００２５】
デジタル的実施例は、オペレーティングシステム（ＯＳ）によって、またはグローバルサイクルカウンタ３１０を介する何か他のハードウェアランタイム監視システムによって、ランタイムで制御することができる。ＯＳまたは他のシステムは、グローバルカウンタ３１０の期間（Ｔperiod）をセットして、コンピュータシステムの実行するアプリケーションの要求及び電力消費必要条件とにしたがう望ましい減退間隔を発生させることができる。減退間隔を調整するために、プロファイリング及び／またはランタイム監視を用いることができる。また、減退間隔が、各キャッシュラインに関して個別に調整される場合は、適応方式を使用することもできる。各キャッシュラインの外来の減退ミスを監視することにより、減退間隔は、誤りを繰り返さないように調整することができる。したがって、アプリケーション毎を基本として減退間隔を設定する必要なしに、良好な性能が可能となる。
【００２６】
アナログ的実施例
キャッシュラインアクセスの新しいものは、かけがえとして、図７に示されるようにコンデンサ７１０の充放電のような事象を用いて実行することができる。したがって、キャッシュラインがアクセスされるたびに、コンデンサは接地される。キャッシュラインがしばしばアクセスされる普通のケースでは、コンデンサは放電される。時間がたつと、コンデンサは、Ｖｄｄに接続された抵抗７２０を介して充電される。充電が、十分に高いレベルに達すると、電圧コンパレータ７３０は、この充電を検出し、ＰｏｗｅｒＯＦＦ信号を発生し、対応するキャッシュライン（データビット及びタグビット）から電源を切断する。
【００２７】
ＲＣ時定数は変更できない（コンデンサ及び抵抗の作成されたサイズによって決定される）が、電圧コンパレータ６３０のバイアスを調整して、異なるプログラムの時間的アクセスパターンに適応させることができる。アナログ的実施例は、本質的にノイズに敏感であり、また処理技術にも敏感であり、デジタル回路の合図で非同期的に状態変化することができる。電圧コンパレータを同期的にサンプリングする方法は、準安定性を避けるために使用することができる。
【００２８】
本発明のアナログ的実施例は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）技術に特に適しており、ここでは、データは、以下に説明されるようにコンデンサへの電荷として格納される。ＤＲＡＭ実施例では、格納されたデータ電荷は、自然に減退し、充電しなければならない。データの有効性は、対応する格納されたデータ電荷より早く減退する有効ビットで保証される。したがって、有効ビットの減退は、本発明による減退カウンタに対応させることができる。
【００２９】
スタティック及びダイナミックランダムアクセスメモリハイブリッド
本発明のキャッシュ減退技術は、ここの開示に基づいて当業者に明らかになるように、スタティック及びダイナミックメモリ構成の両方を含むハイブリッドメモリ技術に適用することができる。ハイブリッドメモリへの本発明の適用は、接地へのパスのない４トランジスタメモリセルを使用する減退キャッシュを用いて示される。
【００３０】
従来のＳＲＡＭ回路が、ディープ−サブミクロン技術においてキャッシュのデザインに使用された場合、静的な電力消費は明白な関心事となる。エム・ディー・パウエル（Ｍ．Ｄ．Ｐｏｗｅｌｌ）等の“ゲートされたＶｄｄ：ディープ−サブミクロン キャッシュメモリにおける漏洩を低減するための回路技術”，ＡＣＭ／ＩＥＥＥ ローパワー エレクトロニクス アンド デザインに関する国際シンポジウム（ＩＳＬＰＥＤ）（２０００）に説明されているもののような、ＳＲＡＭベースのキャッシュメモリを伴うアプリケーションにおいてこの電力消費を低減する試みは、個々のキャッシュラインの接地への（電源電圧からの）電流路をゲートする（または、切る）回路設計技術を用いている。これらの技術は、接地への電流をある程度止めるのに有効であるが、各キャッシュラインへの電流路をゲートするのに必要な追加の周辺回路から生じる領域ー性能トレードオフを有する。
【００３１】
しかし、文献に見られないが、キャッシュ設計において明白な電力利点を持つと思われる方法は、ケー・スタイン（Ｋ．Ｓｔｅｉｎ）等の“単一トランジスタメモリセル用記憶アレイ及びセンス／リフレッシュ回路”，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．ＳＣ−７，ＮＯ．５，３３６−３４０（Ｏｃｔｏｂｅｒ １９７２）に説明されているもののような、マルチトランジスタＤＲＡＭセルの使用である。この種のＤＲＡＭセル、特にセル当たり４個のトランジスタを用いるＤＲＡＭセル（４Ｔ−ＤＲＡＭ）は、接地への（電源電圧からの）パスを持っておらず、したがって、接地への電流路をゲートする追加回路を必要としない。４Ｔ−ＤＲＡＭのセルサイズは、４個のトランジスタを必要とするだけなので、ＳＲＡＭセルより小さい。また、接地へのパスのない４Ｔ−ＤＲＡＭセルは、上述のように、多少ＤＲＡＭメモリセルのデータ減退をまねる電子的な電荷減退を有する。４Ｔ−ＤＲＡＭセルは、電源電圧及び接地に接続されたＳＲＡＭメモリセルと同様に、それらをオフに“切り換える”必要性なしに、時間がたつと自然に減退する。その点で、それらは、ＤＲＡＭセルと同様にふるまう。
【００３２】
したがって、本発明の他の態様によれば、キャッシュ減退メカニズムは、ここに説明されているＳＲＡＭ減退メカニズムと同様な４Ｔ−ＤＲＡＭキャッシュについて開示される。この減退メカニズムは、メモリセルの値が、（これはこのデザインでは不必要なので、キャッシュラインのメモリセルを“オフに切り換える”よりむしろ）それらの固有の減退のため信頼できなくなる時を示すのに用いられる。
【００３３】
キャッシュラインの４Ｔ−ＤＲＡＭセルは、キャッシュラインが書き込まれた時の論理値（０及び１）を保持するように充電される。これらのセルは、時間がたつと減退して、電荷を失う。セルは、アクセスされるたびに、正しい論理値に自動的に充電される。しかしながら、何もアクセスがなく、長時間経過すると、メモリセルは、信頼できなくなるポイントまで減退し、相当なエラーなしに正しい論理値を回復することができない。アクセスされたセルがまだ信頼できる安全期間を確立することができる。（ミリ秒のオーダーの）この期間の正確な値は、メモリセルを製造するのに用いられる集積回路（ＩＣ）処理の特性に依存する。
【００３４】
この場合の減退メカニズムの目的は、最後のアクセス後の安全期間の終わりに信号を出すことである。この場合の最大減退間隔は、安全期間に等しくなる。ＳＲＡＭキャッシュと同様の有効ビットを用いて、キャッシュラインが無効と思われることを示すことができる。有効ビットは、メモリセルの残部で減退すべきでなく、常に信頼できるものであるべきである。有効ビットは、標準的な６トランジスタＳＲＡＭセルとして製造されるか、または、その信頼性を保証するために定期的にリフレッシュされる。（上記のＳＲＡＭキャッシュ減退に説明されたように有限状態マシンとして実行される）キャッシュライン毎の減退カウンタは、キャッシュラインへの最後のアクセスの時から時間をカウントする。安全期間の終わりに、減退カウンタは、有効ビットをリセットして、データが無効であることを示す。
【００３５】
４Ｔ−ＤＲＡＭのメモリセルは、（ＤＲＡＭメモリセルと同様に）特定の速度で放電するので、安全期間の終わりよりどんなに早くキャッシュラインを“減退させ”、無効にしても恩恵はない。安全期間は、（数１００ＭＨｚのプロセッサクロックに対して数１０万サイクルに翻訳するミリ秒のオーダーで）大きいので、局部キャッシュライン減退カウンタは、非常に粗粒に（すなわち、非常に低い分解能に）することができる。グローバルカウンタは、安全期間の半分の期間でチックする。１ビット局部カウンタは、図１０に示される有限状態マシンを実行する。次のクローバルチックパルスに関するキャッシュラインへの最後のアクセスは分からないので、減退間隔は、半分の安全期間から全安全期間までの範囲となる。平均では、１ビット減退カウンタの減退間隔は、安全期間の３／４となる。
【００３６】
図９は、４トランジスタを含む模範的な４Ｔ−ＤＲＡＭメモリセル（ビット）を示す。ＷＲＤは、セルにアクセスする時に使用されるワードラインである。Ｂ及びＢ−ＢＡＲは、セルの値を読み書きするビットラインである。４Ｔ−ＤＲＡＭメモリセルは、普通の６トランジスタＳＲＡＭメモリセルに直接取って代わる。図１０は、図９の４Ｔ−ＤＲＡＭキャッシュラインを減退させるために使用される１ビット局部キャッシュラインカウンタの状態線図を示す。
【００３７】
ライト−バックキャッシュ実施例
ライト−バックキャッシュ構成を使用するプロセッサは、主メモリの対応する位置を更新することなく新しい値でキャッシュを更新することができる。したがって、キャッシュラインの減退間隔が達せられると、キャッシュラインは、修正されたデータが主メモリの適当な位置に書き込まれるまで、本発明にしたがって給電停止されない。したがって、図８に示されるように、有効ビット、タグ及びデータのフィールドを持つことに加えて、キャッシュ８００の各キャッシュラインは、所定のキャッシュラインに格納されている値が、タグで確認されるように、主メモリの適当な位置に戻って書き込まれる必要がある場合を示す“ダーティビット”識別子を任意に維持する。ダーティビットは、キャッシュが、主メモリの対応する位置を更新することなく新しい値で更新されるたびに、プロセッサで設定される。
【００３８】
他の変形では、グローバルサイクルカウンタ３１０より供給されるグローバルタイム信号Ｔは、あるキャッシュラインカウンタから他のキャッシュラインカウンタへ（または、あるカウンタ群から他のカウンタ群へ）縦続接続して、ライトーバックキャッシュ実施例における“ダーティ”キャッシュラインの“ライティングバック”を分配するができる。したがって、所定のキャッシュライン（または、キャッシュライン群）は、もし必要ならば、グローバルタイム信号Ｔを次のキャッシュライン（または、キャッシュライン群）へ渡す前に、主メモリに戻って書き込む。このように、グローバルタイム信号Ｔの分配の縦続接続は、グローバルカウンタ３１０からの１カウントと関連する減退を広げる。
【００３９】
本発明の減退回路に起因して消費されるさらなる動作電力は、その負荷静電容量及びトランジスタスイッチング作用の結果に比例する。ここで説明されるデジタル的実施例に関して、１１０以下のトランジスタは、平均してサイクル毎に切り換わる。減退回路全体は、非常に少数のトランジスタ、すなわち、グローバルカウンタ用の数１００プラス局部キャッシュラインカウンタ毎に３０以下のトランジスタを含む。全局部カウンタは、Ｔパルス毎に値を変更する。しかしながら、これは、（グローバルカウンタの期間に等しい）非常に粗い間隔で起こる。とはいえ、キャッシュラインへのアクセスにより局部カウンタをリセットするのは、心配の原因にならない。キャッシュラインが激しくアクセスされる場合は、カウンタは、その初期値から変わる機会がないので、それをリセットするのは、どんな動作電力も消費しない（カウンタのトランジスタはどれも切り換わらない）。電力が消費されるケースは、グローバルカウンタの少なくとも１期間の間休止されたキャッシュラインへのアクセスである。本発明で使用される２ビットカウンタ全部にわたって、平均でサイクル当たり１ビット以下の遷移が存在することが観測されている。したがって、減退回路の動作電力消費は、多分数１００万のトランジスタを含むチップの他の部分で消費される動作電力と比べた場合無視できる。
【００４０】
マルチレベルキャッシュ階層におけるキャッシュ減退
多くのシステムは、比較的小さくて早いレベル１（Ｌ１）キャッシュと、１以上のレベルのだんだん大きくて遅くなるキャッシュ、レベル２（Ｌ２）、レベル３（Ｌ３），．．．レベルＮ（ＬＮ）とからなるマルチレベルキャッシュ階層を用いている。典型的には、階層中でより遅い、より大きいキャッシュは、さらに離れているさらに少ないアクセスに会う（なぜなら、プロセッサのアクセスの流れは、高い方のレベルにおけるヒットでフィルタされるからである）。各レベルの減退間隔は、それに応じたサイズにされるべきである（すなわち、より大きい低レベルキャッシュにはより大きい減退間隔とする。）減退間隔は、チック信号（Ｔ）期間の適切な選択によるサイズにされる。
【００４１】
キャッシュ階層へのマルチレベル包含は、高い方のレベルのキャッシュ（例えば、Ｌ１）の内容が、そのすぐ下のレベルのキャッシュ（例えば、Ｌ２）の内容の小セットであることを保証する。マルチレベル包含は、多くのデザインで実施されている。マルチレベル包含を実施していないキャッシュ階層では、キャッシュラインは、異なるレベルのキャッシュにおい徹個別的に減退させることができる。例えば、Ｌ２中のデータは、Ｌ１中の存在と無関係に減退させることができる。マルチレベル包含が実施されているキャッシュ階層では、減退メカニズムは包含を保つように修正されなければならない。
【００４２】
典型的に、マルチレベル包含が実施されているキャッシュ階層では、あらゆるキャッシュライン（Ｌ１を除く全レベル）における包含ビットは、キャッシュラインデータがさらに上のレベルに存在しているか否かを示す。階層レベル中の異なるサイズのキャッシュラインの場合には、複数の包含ビットを使用して、さらに上のレベルに存在する、キャッシュラインの正確な部分を示すことができる。例えば、Ｌ１ラインサイズが３２バイトでありかつＬ２ラインサイズが１２８バイトである場合は、Ｌ２キャッシュライン中の４個の包含ビットが、データ包含を正確に表わすために用いられる。本発明の減退メカニズムは、包含ビットが、さらに上のレベル中の同じデータの存在を示している場合に、そのデータフィールドだけが減退するのを許され、タグフィールドは許されないように修正される。タグフィールドは、給電オンされたままであり、したがって、さらに上のレベルに存在するデータのプレースホルダを保存する。マルチレベル包含は、タグのみのために維持される。より高いレベル中に存在しないキャッシュラインの減退は、正常に進行する。給電オンされているタグのみを有するキャッシュラインへのアクセスは、ミスとなる。マルチレベル包含を保存する他の解決法は、より高いレベルでも減退された場合のみ、キャッシュラインの減退を許すことである。より高いレベルに存在しないキャッシュラインの減退は、正常に進行する。
【００４３】
ここに図示され、説明された実施例及び変形は、本発明の原理の単なる例示であり、種々の修正が本発明の範囲及び精神から逸脱することなく当業者により実行され得ることが理解されるべきである。
【図面の簡単な説明】
【図１】従来のキャッシュ構成を示す図である。
【図２】図１の従来のキャッシュメモリの構造をより詳細に示す図である。
【図３】本発明によるキャッシュメモリのデジタル的実施例を示す図である。
【図４】図３の模範的なデジタル的実施例における各キャッシュライン用の模範的回路を示す図である。
【図５】図３及び図４の模範的２ビットカウンタの状態線図である。
【図６】本発明のキャッシュライン電力制御態様を示すブロック図である。
【図７】本発明によるキャッシュメモリ用の減退カウンタのアナログ的実施例を示す図である。
【図８】本発明による他のキャッシュメモリの構造を示す図である。
【図９】接地へのパスを備えていない４トランジスタハイブリッドＳＲＡＭ／ＤＲＡＭメモリセルを示す図である。
【図１０】減退４Ｔ−ＤＲＡＭキャッシュラインに使用される１ビットカウンタの状態線図を示す図である。
Claims (8)
- 主メモリからの値を記憶する複数のキャッシュラインと、
該複数のキャッシュラインの各々と関連するタイマとを含み、
該タイマの各々は、減退間隔後に該関連キャッシュラインへの電力を除去する信号を制御するように構成されるキャッシュメモリ。 - 請求項１記載のキャッシュメモリにおいて、所定のキャッシュラインと関連するタイマは、該関連キャッシュラインがアクセスされるたびにリセットされるキャッシュメモリ。
- 請求項１記載のキャッシュメモリにおいて、さらに、前記電力が前記減退間隔後に前記関連キャッシュラインから除去される前に、前記キャッシュラインの内容を主メモリに戻して書き込まなければならないことを示す、前記キャッシュラインの各々と関連するダーティビットを含むキャッシュメモリ。
- 請求項１記載のキャッシュメモリにおいて、前記キャッシュメモリはマルチレベルキャッシュメモリであり、前記電力は、前記電力が該マルチレベルキャッシュメモリの対応するさらに上のレベルで除去される場合のみ、前記減退間隔後にキャッシュラインから除去されるキャッシュメモリ。
- 複数のキャッシュラインを有するキャッシュメモリにおける漏洩電力を低減する方法であって、
該キャッシュラインの各々のために備えられたタイマを使って時間を設定するステップと、
該キャッシュラインがアクセスされるたびに、該タイマをリセットするステップと、
該タイマに基づいて、減退間隔後に該関連キャッシュラインから電力を除去するステップとを含む方法。 - 請求項５記載の方法において、前記関連キャッシュラインから電力を除去するステップは、さらに、前記キャッシュラインと関連する有効ビットをリセットするステップを含む方法。
- 請求項５記載の方法において、給電が停止されたキャッシュラインへの最初のアクセスは、さらに、キャッシュミスを確立し、前記対応するタイマをリセットし、前記キャッシュラインへの電力を回復するステップを含む方法。
- 請求項５記載の方法において、給電が停止されたキャッシュラインへの最初のアクセスは、さらに、電力が回復された後、前記キャッシュラインが安定するまでの適当な時間だけ前記アクセスを遅延するステップを含む方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24317300P | 2000-10-25 | 2000-10-25 | |
| US60/243173 | 2001-05-25 | ||
| US09/865,847 US6983388B2 (en) | 2000-10-25 | 2001-05-25 | Method and apparatus for reducing leakage power in a cache memory by using a timer control signal that removes power to associated cache lines |
| US09/865847 | 2001-05-25 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007181585A Division JP2007317213A (ja) | 2000-10-25 | 2007-07-11 | キャッシュメモリにおける漏洩電力の低減方法及び装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002182980A JP2002182980A (ja) | 2002-06-28 |
| JP2002182980A5 JP2002182980A5 (ja) | 2004-10-14 |
| JP4038786B2 true JP4038786B2 (ja) | 2008-01-30 |
Family
ID=26935640
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001327071A Expired - Fee Related JP4038786B2 (ja) | 2000-10-25 | 2001-10-25 | キャッシュメモリにおける漏洩電力の低減方法及び装置 |
| JP2007181585A Ceased JP2007317213A (ja) | 2000-10-25 | 2007-07-11 | キャッシュメモリにおける漏洩電力の低減方法及び装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007181585A Ceased JP2007317213A (ja) | 2000-10-25 | 2007-07-11 | キャッシュメモリにおける漏洩電力の低減方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6983388B2 (ja) |
| EP (1) | EP1202287B1 (ja) |
| JP (2) | JP4038786B2 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7865747B2 (en) * | 2000-10-31 | 2011-01-04 | International Business Machines Corporation | Adaptive issue queue for reduced power at high performance |
| TWI223526B (en) * | 2001-03-23 | 2004-11-01 | Foma Feng | Asynchronous serial data transmission method |
| US6907534B2 (en) * | 2001-06-29 | 2005-06-14 | Hewlett-Packard Development Company, L.P. | Minimizing power consumption in pipelined circuit by shutting down pipelined circuit in response to predetermined period of time having expired |
| US6993571B2 (en) * | 2001-08-16 | 2006-01-31 | International Business Machines Corporation | Power conservation in a server cluster |
| US6996678B1 (en) * | 2002-07-31 | 2006-02-07 | Cisco Technology, Inc. | Method and apparatus for randomized cache entry replacement |
| US20040064657A1 (en) * | 2002-09-27 | 2004-04-01 | Muraleedhara Navada | Memory structure including information storage elements and associated validity storage elements |
| JP3806131B2 (ja) * | 2003-05-21 | 2006-08-09 | 富士通株式会社 | アドレス変換バッファの電力制御方法及びその装置 |
| JP4591657B2 (ja) * | 2003-12-22 | 2010-12-01 | キヤノン株式会社 | 動画像符号化装置及びその制御方法、プログラム |
| JP3834323B2 (ja) | 2004-04-30 | 2006-10-18 | 日本電気株式会社 | キャッシュメモリおよびキャッシュ制御方法 |
| JP4421390B2 (ja) * | 2004-06-21 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| US7257678B2 (en) * | 2004-10-01 | 2007-08-14 | Advanced Micro Devices, Inc. | Dynamic reconfiguration of cache memory |
| US7472224B1 (en) * | 2004-10-01 | 2008-12-30 | Advanced Micro Devices, Inc. | Reconfigurable processing node including first and second processor cores |
| WO2006120507A1 (en) * | 2005-05-11 | 2006-11-16 | Freescale Semiconductor, Inc. | Method for power reduction and a device having power reduction capabilities |
| US7451353B2 (en) * | 2005-12-23 | 2008-11-11 | Intel Corporation | Cache disassociation detection |
| US20070288776A1 (en) * | 2006-06-09 | 2007-12-13 | Dement Jonathan James | Method and apparatus for power management in a data processing system |
| US7401185B2 (en) * | 2006-07-06 | 2008-07-15 | International Business Machines Corporation | Buffered indexing to manage hierarchical tables |
| US7900018B2 (en) * | 2006-12-05 | 2011-03-01 | Electronics And Telecommunications Research Institute | Embedded system and page relocation method therefor |
| JP2009252165A (ja) * | 2008-04-10 | 2009-10-29 | Toshiba Corp | マルチプロセッサシステム |
| EP2319043B1 (en) * | 2008-07-21 | 2018-08-15 | Sato Holdings Corporation | A device having data storage |
| US8135941B2 (en) * | 2008-09-19 | 2012-03-13 | International Business Machines Corporation | Vector morphing mechanism for multiple processor cores |
| US8799587B2 (en) * | 2009-01-26 | 2014-08-05 | International Business Machines Corporation | Region coherence array for a mult-processor system having subregions and subregion prefetching |
| US8285942B2 (en) * | 2009-01-27 | 2012-10-09 | International Business Machines Corporation | Region coherence array having hint bits for a clustered shared-memory multiprocessor system |
| US8495300B2 (en) * | 2010-03-03 | 2013-07-23 | Ati Technologies Ulc | Cache with reload capability after power restoration |
| JP5534912B2 (ja) * | 2010-04-13 | 2014-07-02 | 三菱電機株式会社 | データ記憶装置 |
| US8645730B2 (en) | 2010-09-21 | 2014-02-04 | International Business Machines Corporation | Systems and methods to improve power efficiency in hybrid storage clusters |
| WO2013080426A1 (ja) * | 2011-12-01 | 2013-06-06 | パナソニック株式会社 | 熱を考慮した構造を持つ集積回路装置、三次元集積回路、三次元プロセッサ装置、及びプロセススケジューラ |
| JP5565425B2 (ja) * | 2012-02-29 | 2014-08-06 | 富士通株式会社 | 演算装置、情報処理装置および演算方法 |
| US9703704B2 (en) * | 2012-05-01 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9135182B2 (en) * | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
| US9218040B2 (en) | 2012-09-27 | 2015-12-22 | Apple Inc. | System cache with coarse grain power management |
| US9317102B2 (en) | 2013-01-03 | 2016-04-19 | Apple Inc. | Power control for cache structures |
| US9165650B2 (en) | 2013-02-07 | 2015-10-20 | Qualcomm Incorporated | Hybrid dynamic-static encoder with optional hit and/or multi-hit detection |
| US9400544B2 (en) | 2013-04-02 | 2016-07-26 | Apple Inc. | Advanced fine-grained cache power management |
| US8984227B2 (en) | 2013-04-02 | 2015-03-17 | Apple Inc. | Advanced coarse-grained cache power management |
| US9396122B2 (en) | 2013-04-19 | 2016-07-19 | Apple Inc. | Cache allocation scheme optimized for browsing applications |
| JP6130750B2 (ja) * | 2013-07-16 | 2017-05-17 | 株式会社東芝 | メモリ制御回路およびプロセッサ |
| GB2547939B (en) * | 2016-03-04 | 2020-04-22 | Advanced Risc Mach Ltd | Cache power management |
| US9940246B1 (en) | 2016-10-07 | 2018-04-10 | International Business Machines Corporation | Counter-based victim selection in a cache memory |
| US9940239B1 (en) | 2016-10-07 | 2018-04-10 | International Business Machines Corporation | Counter-based victim selection in a cache memory |
| US9727489B1 (en) | 2016-10-07 | 2017-08-08 | International Business Machines Corporation | Counter-based victim selection in a cache memory |
| US9727488B1 (en) | 2016-10-07 | 2017-08-08 | International Business Machines Corporation | Counter-based victim selection in a cache memory |
| US9753862B1 (en) | 2016-10-25 | 2017-09-05 | International Business Machines Corporation | Hybrid replacement policy in a multilevel cache memory hierarchy |
| WO2019165272A1 (en) * | 2018-02-23 | 2019-08-29 | Octavo Systems Llc | Analog memory cells with valid flag |
| US11493986B2 (en) * | 2019-12-22 | 2022-11-08 | Qualcomm Incorporated | Method and system for improving rock bottom sleep current of processor memories |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4420807A (en) * | 1981-08-31 | 1983-12-13 | International Business Machines Corporation | Selectively holding data in a buffer for defective backing store tracks |
| JP2641819B2 (ja) * | 1990-11-05 | 1997-08-20 | 三菱電機株式会社 | キャッシュ・コントローラ並びにフォールト・トレラント・コンピュータ及びそのデータ転送方式 |
| US5813028A (en) * | 1993-10-12 | 1998-09-22 | Texas Instruments Incorporated | Cache read miss request invalidation prevention method |
| US5632038A (en) * | 1994-02-22 | 1997-05-20 | Dell Usa, L.P. | Secondary cache system for portable computer |
| US5430683A (en) * | 1994-03-15 | 1995-07-04 | Intel Corporation | Method and apparatus for reducing power in on-chip tag SRAM |
| AU3313795A (en) * | 1994-10-14 | 1996-04-26 | Compaq Computer Corporation | Circuit for placing a cache memory into low power mode in response to special bus cycles |
| US5835949A (en) * | 1994-12-27 | 1998-11-10 | National Semiconductor Corporation | Method of identifying and self-modifying code |
| US6138213A (en) * | 1997-06-27 | 2000-10-24 | Advanced Micro Devices, Inc. | Cache including a prefetch way for storing prefetch cache lines and configured to move a prefetched cache line to a non-prefetch way upon access to the prefetched cache line |
| US6535961B2 (en) * | 1997-11-21 | 2003-03-18 | Intel Corporation | Spatial footprint prediction |
| US5835435A (en) * | 1997-12-02 | 1998-11-10 | Intel Corporation | Method and apparatus for dynamically placing portions of a memory in a reduced power consumtion state |
| US6490654B2 (en) * | 1998-07-31 | 2002-12-03 | Hewlett-Packard Company | Method and apparatus for replacing cache lines in a cache memory |
| US6157977A (en) * | 1998-11-24 | 2000-12-05 | Hewlett Packard Company | Bus bridge and method for ordering read and write operations in a write posting system |
| TW451132B (en) * | 1998-12-15 | 2001-08-21 | Nippon Electric Co | System and method for cache processing |
| JP3798563B2 (ja) * | 1999-01-06 | 2006-07-19 | 株式会社東芝 | 命令キャッシュメモリ |
| US6141283A (en) * | 1999-04-01 | 2000-10-31 | Intel Corporation | Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state |
| US6473814B1 (en) * | 1999-05-03 | 2002-10-29 | International Business Machines Corporation | System for optimally tuning a burst length by setting a maximum burst length based on a latency timer value and adjusting the maximum burst length based on a cache line size |
| US6510494B1 (en) * | 1999-06-30 | 2003-01-21 | International Business Machines Corporation | Time based mechanism for cached speculative data deallocation |
| US6408364B1 (en) * | 2000-03-17 | 2002-06-18 | Advanced Micro Devices, Inc. | Apparatus and method for implementing a least recently used cache replacement algorithm |
| US6795896B1 (en) * | 2000-09-29 | 2004-09-21 | Intel Corporation | Methods and apparatuses for reducing leakage power consumption in a processor |
-
2001
- 2001-05-25 US US09/865,847 patent/US6983388B2/en not_active Expired - Lifetime
- 2001-10-25 EP EP01309077A patent/EP1202287B1/en not_active Expired - Lifetime
- 2001-10-25 JP JP2001327071A patent/JP4038786B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-07 US US11/245,513 patent/US7472302B2/en not_active Expired - Fee Related
-
2007
- 2007-07-11 JP JP2007181585A patent/JP2007317213A/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002182980A (ja) | 2002-06-28 |
| JP2007317213A (ja) | 2007-12-06 |
| US7472302B2 (en) | 2008-12-30 |
| US20060041769A1 (en) | 2006-02-23 |
| EP1202287A3 (en) | 2004-04-21 |
| EP1202287B1 (en) | 2012-05-09 |
| US20020049918A1 (en) | 2002-04-25 |
| US6983388B2 (en) | 2006-01-03 |
| EP1202287A2 (en) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4038786B2 (ja) | キャッシュメモリにおける漏洩電力の低減方法及び装置 | |
| KR100305311B1 (ko) | 리프레시 간격 제어 장치와 방법 및 컴퓨터 | |
| US7290203B2 (en) | Dynamic memory architecture employing passive expiration of data | |
| US5632038A (en) | Secondary cache system for portable computer | |
| US20070043965A1 (en) | Dynamic memory sizing for power reduction | |
| US7171605B2 (en) | Check bit free error correction for sleep mode data retention | |
| US20030033472A1 (en) | Dram device and refresh control method therefor | |
| Liang et al. | Replacing 6T SRAMs with 3T1D DRAMs in the L1 data cache to combat process variability | |
| Kazimirsky et al. | Opportunistic refreshing algorithm for eDRAM memories | |
| Palframan et al. | iPatch: Intelligent fault patching to improve energy efficiency | |
| Sliper et al. | Pragmatic memory-system support for intermittent computing using emerging nonvolatile memory | |
| Kim et al. | Exploration of trade-offs in the design of volatile STT–RAM cache | |
| JP5722754B2 (ja) | ソフトエラー耐性調整機能を備えた電子システム装置及びソフトエラー耐性調整方法 | |
| Hu et al. | Managing leakage for transient data: Decay and quasi-static 4T memory cells | |
| Du et al. | FASA-DRAM: Reducing DRAM Latency with Destructive Activation and Delayed Restoration | |
| US20030145241A1 (en) | Method and apparatus for reducing leakage power in a cache memory using adaptive time-based decay | |
| Sasan et al. | History & Variation Trained Cache (HVT-Cache): A process variation aware and fine grain voltage scalable cache with active access history monitoring | |
| US11281277B2 (en) | Power management for partial cache line information storage between memories | |
| Lorente et al. | Combining RAM technologies for hard-error recovery in L1 data caches working at very-low power modes | |
| US20240303156A1 (en) | Patrol scrubbing cycle for data storage circuitry | |
| Wang et al. | Zero-counting and adaptive-latency cache using a voltage-guardband breakthrough for energy-efficient operations | |
| Kaxiras et al. | Managing Static (Leakage) Power | |
| JPH11110297A (ja) | メモリ内蔵型１チップコンピュータ | |
| Wang | Emerging Memory System Design to Improve Memory Reliability and Energy Efficiency | |
| WO2023287533A1 (en) | Processor power management using instruction throttling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060622 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061219 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071003 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20071026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4038786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |