JP4033238B2 - Ballistic electron field emission electron source and manufacturing method thereof - Google Patents

Ballistic electron field emission electron source and manufacturing method thereof Download PDF

Info

Publication number
JP4033238B2
JP4033238B2 JP2007513505A JP2007513505A JP4033238B2 JP 4033238 B2 JP4033238 B2 JP 4033238B2 JP 2007513505 A JP2007513505 A JP 2007513505A JP 2007513505 A JP2007513505 A JP 2007513505A JP 4033238 B2 JP4033238 B2 JP 4033238B2
Authority
JP
Japan
Prior art keywords
field emission
electron source
semiconductor layer
ballistic
emission electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007513505A
Other languages
Japanese (ja)
Other versions
JPWO2006126383A1 (en
Inventor
真和 岡田
健 波木井
康之 元杭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Application granted granted Critical
Publication of JP4033238B2 publication Critical patent/JP4033238B2/en
Publication of JPWO2006126383A1 publication Critical patent/JPWO2006126383A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

本発明は、支持基板の上に、一対の電極間に半導体層と絶縁体層とが交互に積層されたドリフト層が形成され、この一対の電極間に電圧を印加させて、電界方向とほぼ平行に電子線を面状に放出させるようにした電界放出型電子源及びその製造方法に関する。   In the present invention, a drift layer in which semiconductor layers and insulator layers are alternately stacked between a pair of electrodes is formed on a supporting substrate, and a voltage is applied between the pair of electrodes to substantially The present invention relates to a field emission electron source which emits an electron beam in a plane in parallel and a method for manufacturing the same.

電子線を放出する電子源としては、陰極を加熱させて熱電子を放出させるようにしたものが古くから用いられている。   As an electron source that emits an electron beam, a device in which a cathode is heated to emit thermoelectrons has been used for a long time.

しかし、上記のように熱電子を放出させる電子源の場合、装置が大型化すると共に、電子の放出密度や効率が充分ではないという問題があった。   However, in the case of an electron source that emits thermoelectrons as described above, there are problems that the apparatus becomes large and the electron emission density and efficiency are not sufficient.

このため、スピント型と呼ばれる微細表面に電界を集中させることによって電子を放出する冷陰極型の電子源の開発が行われ、カーボンナノチューブ(CNT)の先端に電界を集中させるタイプの電子源も開発されている。   Therefore, a cold cathode type electron source that emits electrons by concentrating the electric field on a fine surface called Spindt type has been developed, and an electron source that concentrates the electric field on the tip of carbon nanotube (CNT) has also been developed. Has been.

しかし、上記のように微小先端に電界を集中させる方式の電子源の場合、その製造工程が複雑化すると共に、その先端形状の変化によって電子線の放出能力が変化するという問題があった。   However, in the case of the electron source of the type in which the electric field is concentrated on the minute tip as described above, there are problems that the manufacturing process becomes complicated and the emission ability of the electron beam changes due to the change of the tip shape.

また、近年においては、薄膜積層技術を利用した面状電子源として、金属層と絶縁体層と金属層とを積層させたMIM型の面状電子源(例えば、特許文献1参照。)や、金属層と絶縁体層と半導体層とを積層させたMIS型の面状電子源(例えば、特許文献2参照。)が提案されている。   In recent years, as a planar electron source using thin film lamination technology, an MIM type planar electron source in which a metal layer, an insulator layer, and a metal layer are laminated (see, for example, Patent Document 1), An MIS type planar electron source (for example, see Patent Document 2) in which a metal layer, an insulator layer, and a semiconductor layer are stacked has been proposed.

ここで、このような面状電子源は、通常20〜30nm程度の超薄膜の絶縁体層に高電界を印加してトンネル電子を放出させるものであり、このため、充分な耐久性が得られるようにするためには、高度な薄膜化技術と耐絶縁性に優れた材料が必要になり、製造プロセスや材料の点において問題があった。   Here, such a planar electron source normally emits tunnel electrons by applying a high electric field to an ultra-thin insulating layer of about 20 to 30 nm. Therefore, sufficient durability can be obtained. In order to do so, a material with high thinning technology and excellent insulation resistance is required, and there are problems in terms of manufacturing processes and materials.

また、他の面状電子源として、弾道電子放出現象という原理に基づく面状電子源が提案されている(例えば、特許文献3参照。)。   As another planar electron source, a planar electron source based on the principle of a ballistic electron emission phenomenon has been proposed (see, for example, Patent Document 3).

ここで、上記の面状電子源においては、ナノサイズのシリコン粒子に超薄膜の酸化シリコンを被覆させたものを連結するように配列し、これを一対の電極で挟む構造になっており、この一対の電極に電圧を印加させて、シリコン中をドリフトする電子を弾道電子化させ、この電子を表面の電極から放出させるようになっている。   Here, in the above-mentioned planar electron source, nano-sized silicon particles are arranged so as to be connected with an ultra-thin silicon oxide coating, and this is sandwiched between a pair of electrodes. By applying a voltage to the pair of electrodes, electrons drifting in silicon are converted into ballistic electrons, and these electrons are emitted from the electrodes on the surface.

しかし、上記のナノサイズのシリコン粒子を精度よく製造し、またこれを連結するように適切に配列させることは非常に困難であり、このため、電子放出効率を充分に向上させることも困難になるという問題があった。   However, it is very difficult to manufacture the above-mentioned nano-sized silicon particles with high precision and to arrange them appropriately so as to connect them, and it is also difficult to sufficiently improve the electron emission efficiency. There was a problem.

さらに、最近においては、n型シリコンからなる支持基板の上に、導電性膜のシリコン膜と絶縁性膜のシリコン酸化膜とを交互に多数積層させた面状の電界放出型電子源が提案されている(例えば、特許文献4参照。)。   Recently, a planar field emission electron source has been proposed, in which a large number of conductive silicon films and insulating silicon oxide films are alternately stacked on a support substrate made of n-type silicon. (For example, refer to Patent Document 4).

ここで、上記の電界放出型電子源において、電子放出能力を向上させるためには、上記のシリコン膜として、電子の平均自由行程が大きい結晶性の高いシリコン膜を成膜させることが必要になる。   Here, in the above field emission electron source, in order to improve the electron emission capability, it is necessary to form a silicon film with a high crystallinity having a large mean free path of electrons as the silicon film. .

しかし、結晶性の高いシリコン膜を通常の成膜方法で成膜する場合、一般に支持基板の温度を1000℃程度に高める必要があり、成膜させる支持基板に非常に高い耐熱性が要求されるという問題があった。   However, when a highly crystalline silicon film is formed by a normal film formation method, it is generally necessary to raise the temperature of the support substrate to about 1000 ° C., and the support substrate to be formed is required to have very high heat resistance. There was a problem.

また、上記のような結晶性の高いシリコン膜を得る場合、このシリコン膜の成膜時とシリコン酸化膜の成膜時とにおいて、支持基板の温度が大きく異なるため、上記のように導電性膜のシリコン膜と絶縁性膜のシリコン酸化膜とを交互に多数積層させた場合、シリコン膜とシリコン酸化膜とにおける熱膨張係数の違いにより、シリコン膜とシリコン酸化膜との界面に歪みが生じたり、界面が破壊されたりして、電子放出効率が大きく低下するという問題があった。   In addition, when obtaining a silicon film with high crystallinity as described above, the temperature of the support substrate is greatly different between the formation of this silicon film and the formation of the silicon oxide film. When a large number of silicon films and insulating silicon oxide films are alternately stacked, the interface between the silicon film and the silicon oxide film may be distorted due to the difference in thermal expansion coefficient between the silicon film and the silicon oxide film. There is a problem that the electron emission efficiency is greatly reduced due to the destruction of the interface.

一方、支持基板の温度を低くしてシリコン膜を成膜した場合には、このシリコン膜がアモルファス状態となり、上記の弾道電子放出現象において要求される重要な物性値である電子の平均自由行程が極端に短くなり、電子放出能力が著しく低下すると共に、熱伝導効率も低下して、この電界放出型電子源の温度が上昇し、耐久性が悪化するという問題があった。
特開平7−65710号公報 特開平8−250766号公報 特開2000−100316号公報 特開2002−352698号公報
On the other hand, when a silicon film is formed at a lower temperature of the support substrate, the silicon film becomes amorphous, and the mean free path of electrons, which is an important physical property value required in the above-described ballistic electron emission phenomenon, is obtained. There is a problem that the electron emission capability is remarkably lowered, the heat conduction efficiency is lowered, the temperature of the field emission electron source is increased, and the durability is deteriorated.
JP-A-7-65710 JP-A-8-250766 Japanese Patent Laid-Open No. 2000-100360 JP 2002-352698 A

本発明は、支持基板の上に、一対の電極間に半導体層と絶縁体層とが交互に積層されたドリフト層が形成され、この一対の電極間に電圧を印加させて、電界方向とほぼ平行に電子線を面状に放出させるようにした電界放出型電子源における上記のような問題を解決することを課題とするものである。   In the present invention, a drift layer in which semiconductor layers and insulator layers are alternately stacked between a pair of electrodes is formed on a supporting substrate, and a voltage is applied between the pair of electrodes to substantially An object of the present invention is to solve the above-described problems in a field emission electron source that emits electron beams in a plane in parallel.

すなわち、本発明においては、上記のような電界放出型電子源において、電子放出能力を向上させて、高い電子放出効率が得られるようにすると共に、優れた耐久性が得られるようにし、またこのような電界放出型電子源を簡単に製造できるようにすることを課題とするものである。   That is, in the present invention, in the field emission electron source as described above, the electron emission capability is improved so that high electron emission efficiency can be obtained, and excellent durability can be obtained. It is an object of the present invention to make it possible to easily manufacture such a field emission electron source.

この発明における弾道電子電界放出型電子源においては、上記のような課題を解決するため、支持基板の上に、一対の電極間に半導体層と絶縁体層とが交互に積層されたドリフト層が形成されてなる弾道電子電界放出型電子源において、上記の半導体層として金属酸化物からなり、上記絶縁体層の厚さが0.5〜10nmのものを用いるようにした。 In the ballistic electron field emission electron source according to the present invention, in order to solve the above-described problem, a drift layer in which a semiconductor layer and an insulator layer are alternately stacked between a pair of electrodes is provided on a support substrate. In the formed ballistic electron field emission electron source, the semiconductor layer is made of a metal oxide and the insulator layer has a thickness of 0.5 to 10 nm .

そして、この弾道電子電界放出型電子源においては、上記の半導体層の膜厚を、半導体層内における電子の平均自由行程の1/1000〜5/4の範囲にすると共に、この半導体層の比誘電率を、上記の絶縁体層の比誘電率の1.5倍〜100倍の範囲にすることが好ましい。 In this ballistic electron field emission electron source, the film thickness of the semiconductor layer is in the range of 1/1000 to 5/4 of the mean free path of electrons in the semiconductor layer, and the ratio of the semiconductor layer The dielectric constant is preferably in the range of 1.5 to 100 times the relative dielectric constant of the insulator layer.

また、この弾道電子電界放出型電子源においては、上記の半導体層の熱伝導率を0.05W/cm・K〜100W/cm・Kの範囲にすることが好ましい。 Further, in this ballistic electron field emission electron source, it is preferable that the thermal conductivity of the semiconductor layer is in the range of 0.05 W / cm · K to 100 W / cm · K.

また、この弾道電子電界放出型電子源において、上記の半導体層を構成する金属酸化物としては、酸化亜鉛を用いることが好ましい。 In this ballistic electron field emission electron source, it is preferable to use zinc oxide as the metal oxide constituting the semiconductor layer.

また、この弾道電子電界放出型電子源において、上記の絶縁体層としては、絶縁性の酸化物、窒化物及び酸窒化物から選択される少なくとも1種を用いることができ、特に、酸化珪素、窒化珪素及び酸窒化珪素から選択される少なくとも1種を用いることが好ましい。 In this ballistic electron field emission electron source, the insulator layer may be at least one selected from insulating oxides, nitrides, and oxynitrides, in particular, silicon oxide, It is preferable to use at least one selected from silicon nitride and silicon oxynitride.

また、この発明における弾道電子電界放出型電子源の製造方法においては、上記のような弾道電子電界放出型電子源を製造するにあたり、上記の半導体層と絶縁体層とを大気圧下におけるプラズマ処理により形成するようにした。 In the method of manufacturing the ballistic electron field emission electron source in the present invention, in producing a ballistic electron field emission electron source as described above, the plasma treatment under atmospheric pressure above the semiconductor layer and the insulator layer It was made to form by.

ここで、上記の大気圧下におけるプラズマ処理としては、化学的気相成長法を用いることが好ましい。   Here, it is preferable to use chemical vapor deposition as the plasma treatment under atmospheric pressure.

また、上記のように大気圧下においてプラズマ処理するにあたっては、その雰囲気ガスとして窒素又はアルゴンを用いることが好ましい。   In addition, when plasma treatment is performed under atmospheric pressure as described above, it is preferable to use nitrogen or argon as the atmospheric gas.

また、上記のように大気圧下においてプラズマ処理するにあたっては、支持基板の温度を300℃以下にすることが好ましい。   Further, when performing the plasma treatment under atmospheric pressure as described above, the temperature of the support substrate is preferably set to 300 ° C. or lower.

さらに、上記の大気圧下におけるプラズマ処理としては、容量結合型プラズマによる処理を行うことが好ましい。   Further, as the plasma treatment under the atmospheric pressure, it is preferable to perform treatment using capacitively coupled plasma.

この発明における弾道電子電界放出型電子源(以降、単に電界放出型電子源という。)のように、支持基板の上に、一対の電極間に半導体層と絶縁体層とが交互に積層されたドリフト層を形成するにあたり、上記の半導体層の主成分に金属酸化物を用いると、シリコンの場合に比べて結晶化する温度が低くなる。
As in the ballistic electron field emission electron source (hereinafter simply referred to as a field emission electron source) in the present invention, a semiconductor layer and an insulator layer are alternately stacked between a pair of electrodes on a support substrate . In forming the drift layer, when a metal oxide is used as the main component of the semiconductor layer, the crystallization temperature is lower than that of silicon.

このため、結晶性の金属酸化物からなる半導体層を形成するのに、支持基板の温度を高くする必要がなくなり、電子放出能力のよい電界放出型電子源が簡単に得られるようになると共に、半導体層と絶縁体層とを形成する場合における支持基板の温度差も少なくなり、半導体層と絶縁体層とが交互に積層されたドリフト層を形成した場合に、半導体層と絶縁体層との界面に歪みが生じたり、界面が破壊されたりするのも防止されて、電子放出効率が低下するのが防止される。   For this reason, it is not necessary to increase the temperature of the support substrate to form a semiconductor layer made of a crystalline metal oxide, and a field emission electron source having a good electron emission capability can be easily obtained. When the semiconductor layer and the insulator layer are formed, the temperature difference of the support substrate is also reduced, and when the drift layer in which the semiconductor layer and the insulator layer are alternately stacked is formed, the semiconductor layer and the insulator layer are It is also possible to prevent the interface from being distorted and the interface from being destroyed, thereby preventing the electron emission efficiency from being lowered.

また、半導体層に用いる上記の金属酸化物は、結晶格子内にイオン性結合を有するため、共有結合のシリコンに比べてフレキシブルであり、曲面化させる場合等に有利である。   In addition, the metal oxide used for the semiconductor layer has ionic bonds in the crystal lattice, and thus is more flexible than covalently bonded silicon, and is advantageous when it is curved.

また、上記の半導体層の膜厚を、半導体層内における大気圧下での電子の平均自由行程の1/1000〜5/4の範囲にすると共に、この半導体層の比誘電率を、上記の絶縁体層の比誘電率の1.5倍〜100倍の範囲にすると、上記の一対の電極に電圧を印加することにより、一方の電極から注入された電子が半導体層で散乱を受けることなく、また絶縁体層では十分な電界により加速されて、電子が弾道化し、電子放出効率が向上する。   Further, the film thickness of the semiconductor layer is set to a range of 1/1000 to 5/4 of the mean free path of electrons under atmospheric pressure in the semiconductor layer, and the relative dielectric constant of the semiconductor layer is When the dielectric constant of the insulator layer is in the range of 1.5 to 100 times, by applying a voltage to the pair of electrodes, electrons injected from one electrode are not scattered by the semiconductor layer. In addition, the insulator layer is accelerated by a sufficient electric field, and the electrons are trajected to improve the electron emission efficiency.

また、上記の半導体層の熱伝導率を0.05W/cm・K〜100W/cm・Kの範囲にすると、上記の一対の電極に電圧を印加させて電子を放出させる場合にも十分な熱放出が行われ、電界放出型電子源の温度が上昇するのが抑制されて、その耐久性も向上する。   In addition, when the thermal conductivity of the semiconductor layer is in the range of 0.05 W / cm · K to 100 W / cm · K, sufficient heat is applied even when a voltage is applied to the pair of electrodes to emit electrons. Emission is performed, and the temperature rise of the field emission electron source is suppressed, and the durability is improved.

また、半導体層に用いる上記の金属酸化物に酸化亜鉛を使用すると、より低温で結晶化されると共に、各種の支持基板上においてc軸方向への配向性が高くなり、電子放出能力のよい電界放出型電子源がさらに簡単に安定して製造できるようになる。   In addition, when zinc oxide is used for the metal oxide used in the semiconductor layer, it is crystallized at a lower temperature, and the orientation in the c-axis direction is increased on various supporting substrates, so that an electric field with good electron emission capability The emission electron source can be more easily and stably manufactured.

また、上記の絶縁体層の主成分に、絶縁性の酸化物、窒化物及び酸窒化物から選択される少なくとも1種を用いると、この絶縁体層の耐久性が向上して、電界放出型電子源の耐久性も向上し、特に、酸化珪素、窒化珪素及び酸窒化珪素から選択される少なくとも1種を用いると、従来の半導体製造プロセスを利用して容易に製造できるようになる。   Further, when at least one selected from insulating oxides, nitrides, and oxynitrides is used as the main component of the insulator layer, the durability of the insulator layer is improved, and a field emission type The durability of the electron source is also improved. In particular, when at least one selected from silicon oxide, silicon nitride, and silicon oxynitride is used, it can be easily manufactured using a conventional semiconductor manufacturing process.

また、上記の電界放出型電子源を製造するにあたり、上記の半導体層と絶縁体層とを大気圧下におけるプラズマ処理によって形成すると、真空設備が不要となり、電界放出型電子源を低コストで製造できるようになる。   In manufacturing the field emission electron source, if the semiconductor layer and the insulator layer are formed by plasma treatment under atmospheric pressure, no vacuum equipment is required, and the field emission electron source is manufactured at low cost. become able to.

また、上記の大気圧下におけるプラズマ処理に化学的気相成長法を用いて半導体層と絶縁体層とを成膜すると、これらの各層における内部応力が低減されると共に、連続した成膜も容易に行えるようになる。   Further, when the semiconductor layer and the insulator layer are formed by chemical vapor deposition for the above-described plasma treatment under atmospheric pressure, the internal stress in each of these layers is reduced, and continuous film formation is easy. Will be able to do.

また、上記のように大気圧下におけるプラズマ処理により半導体層と絶縁体層とを形成するにあたり、その雰囲気ガスとして窒素又はアルゴンを用いると、他の雰囲気ガスを用いる場合に比べて、安価に製造できるようになる。   In addition, when forming the semiconductor layer and the insulator layer by the plasma treatment under atmospheric pressure as described above, if nitrogen or argon is used as the atmosphere gas, it is manufactured at a lower cost than when other atmosphere gases are used. become able to.

また、上記のように大気圧下においてプラズマ処理するにあたり、支持基板の温度を300℃以下にして半導体層と絶縁体層とを形成すると、これらの各層における内部応力が低減されると共に、上記の支持基板に耐熱性の低い材料を用いることもできるようになる。   Further, when performing the plasma treatment under the atmospheric pressure as described above, if the temperature of the support substrate is set to 300 ° C. or lower to form the semiconductor layer and the insulator layer, the internal stress in each of these layers is reduced, and the above-mentioned A material having low heat resistance can also be used for the support substrate.

さらに、上記の大気圧下におけるプラズマ処理として、容量結合型プラズマによる処理を行うと、大気圧下で安定に高密度なプラズマを維持できると共に、印加させる電圧波形を制御することにより、耐久性の高い半導体層や絶縁体層を形成できるようになる。   Furthermore, as a plasma treatment under the above atmospheric pressure, when a capacitively coupled plasma treatment is performed, it is possible to stably maintain a high density plasma under the atmospheric pressure and to control the voltage waveform to be applied. High semiconductor layers and insulator layers can be formed.

この発明の実施形態に係る電界放出型電子源の概略説明図である。It is a schematic explanatory drawing of the field emission type electron source which concerns on embodiment of this invention. 上記の実施形態に係る電界放出型電子源を製造するにあたり、半導体層と絶縁体層とを交互に繰り返して積層させたドリフト層を形成するのに使用する容量結合型のプラズマ処理装置の概略説明図である。In manufacturing the field emission electron source according to the above embodiment, a schematic explanation of a capacitively coupled plasma processing apparatus used to form a drift layer in which a semiconductor layer and an insulator layer are alternately and repeatedly stacked. FIG.

符号の説明Explanation of symbols

11 支持基板
12 下面電極
13 ドリフト層
13a 半導体層
13b 絶縁体層
14 表面電極
15 コレクタ電極
20 プラズマ処理装置
21 下部電極
22 上部電極
23 基材
24 ガス供給装置
25 ガス流路
26 第1電源
27 第2電源
DESCRIPTION OF SYMBOLS 11 Support substrate 12 Lower surface electrode 13 Drift layer 13a Semiconductor layer 13b Insulator layer 14 Surface electrode 15 Collector electrode 20 Plasma processing apparatus 21 Lower electrode 22 Upper electrode 23 Base material 24 Gas supply apparatus 25 Gas flow path 26 1st power supply 27 2nd Power supply

次に、この発明の実施形態に係る電界放出型電子源及びその製造方法を添付図面に基づいて具体的に説明する。なお、この発明に係る電界放出型電子源及びその製造方法は、下記の実施形態に示したものに限定されず、その要旨を変更しない範囲において適宜変更して実施できるものである。   Next, a field emission electron source and a manufacturing method thereof according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. In addition, the field emission electron source and the manufacturing method thereof according to the present invention are not limited to those shown in the following embodiments, and can be appropriately modified and implemented without changing the gist thereof.

この実施形態に係る電界放出型電子源においては、図1に示すように、支持基板11の上に下面電極12を設け、この下面電極12の上に半導体層13aと絶縁体層13bとを交互に繰り返して所定の層数になるように積層させてドリフト層13を形成し、このドリフト層13の上に表面電極14を設けた構成になっている。   In the field emission electron source according to this embodiment, as shown in FIG. 1, a lower electrode 12 is provided on a support substrate 11, and a semiconductor layer 13a and an insulator layer 13b are alternately arranged on the lower electrode 12. The drift layer 13 is formed by repeatedly stacking the layers so as to have a predetermined number of layers, and the surface electrode 14 is provided on the drift layer 13.

そして、この電界放出型電子源から電子を放出させるにあたっては、上記の下面電極12と表面電極14との間に表面電極14が正となるように電圧Veを印加させるようにする。   In emitting electrons from the field emission electron source, the voltage Ve is applied between the lower surface electrode 12 and the surface electrode 14 so that the surface electrode 14 is positive.

また、この電界放出型電子源から放出された電子を検出するために、上記の表面電極14から所定の間隔を介するようにしてコレクタ電極15を配置し、このコレクタ電極15が上記の表面電極14よりも高電位となるように電圧Vcを印加させるようにする。   Further, in order to detect electrons emitted from the field emission electron source, a collector electrode 15 is disposed at a predetermined distance from the surface electrode 14, and the collector electrode 15 is the surface electrode 14. The voltage Vc is applied so as to have a higher potential.

そして、上記の電圧Ve及び電圧Vcを適切に設定して、上記の下面電極12から電子をドリフト層13に注入し、ドリフト層13を構成する半導体層13aと絶縁体層13bとに作用する強電界により電子をドリフトさせて上記の表面電極14を通して放出させ、このように放出された電子をコレクタ電極15に導くようにしている。   Then, the voltage Ve and the voltage Vc are appropriately set, electrons are injected from the lower surface electrode 12 into the drift layer 13, and the strong force acting on the semiconductor layer 13a and the insulator layer 13b constituting the drift layer 13 is applied. Electrons are drifted by an electric field and emitted through the surface electrode 14, and the electrons thus emitted are guided to the collector electrode 15.

ここで、上記の支持基板11としては、例えば、ソーダライムガラス、無アルカリガラス、石英、シリコンウェハー等の従来から電子デバイスに使用されている硬質の材料で構成されたものを用いることができ、またフレキシブルなプラスチックで構成されたものを用いることも可能である。また、上記のプラスチック材料としては、例えば、ポリエチレンテレフタレート(PET)、トリアセチルセルロース(TAC)、セルロースアセテートプロピオネート(CAP)、ポリカーボネート(PC)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)等を用いることができ、またこれらのプラスチック材料で構成された基板の特性を高めるために、その表面に公知の表面コートや表面処理を行ったものを用いることが好ましい。   Here, as said support substrate 11, what was comprised with the hard material conventionally used for the electronic device, such as soda-lime glass, an alkali free glass, quartz, a silicon wafer, can be used, for example. It is also possible to use a material made of flexible plastic. Examples of the plastic material include polyethylene terephthalate (PET), triacetyl cellulose (TAC), cellulose acetate propionate (CAP), polycarbonate (PC), polyethersulfone (PES), and polyethylene naphthalate (PEN). ), Polyimide (PI) or the like can be used, and in order to improve the characteristics of the substrate made of these plastic materials, it is preferable to use a substrate whose surface is subjected to a known surface coating or surface treatment.

また、上記の下面電極12の材料としては、例えば、Al、Cr、Ta、Au、Ag、Cu、Pt等の低抵抗の金属を用いることが好ましく、また上記の支持基板11にシリコンウェハーを用いる場合には、シリコンに高濃度のドーピング処理を行って低抵抗化したものを用いることもできる。さらに、上記の支持基板11に光学的に透明な基材を用い、支持基板11側においても光学的に透明な特性を持つようにする場合には、上記の下面電極12の材料として、錫ドープ酸化インジウム(ITO)やSnO等の透明電極材料や、ポリスチレンスルホン酸ポリエチレンジオキシチオフェン(PEDOT:PSS)のような導電性高分子材料を用いることができる。なお、この下面電極12の厚みについては特に制限はなく、透明性を要求しない場合には、電極抵抗や膜強度や加工性を考慮して適宜設定することができ、また透明性が必要とされる場合には、上記の他に光透過率を考慮して適宜設定することができる。Moreover, as a material of said lower surface electrode 12, it is preferable to use low resistance metals, such as Al, Cr, Ta, Au, Ag, Cu, Pt, and a silicon wafer is used for said support substrate 11, for example. In some cases, silicon having a low resistance by performing a high concentration doping treatment can be used. Further, in the case where an optically transparent base material is used for the support substrate 11 and the support substrate 11 side has an optically transparent characteristic, a tin-doped material is used as the material for the lower surface electrode 12. A transparent electrode material such as indium oxide (ITO) or SnO 2, or a conductive polymer material such as polyethylene dioxythiophene polystyrene sulfonate (PEDOT: PSS) can be used. The thickness of the lower surface electrode 12 is not particularly limited, and when transparency is not required, it can be appropriately set in consideration of electrode resistance, film strength, and workability, and transparency is required. In this case, the light transmittance can be set as appropriate in addition to the above.

また、上記の下面電極12を支持基板11の上に形成するにあたっては、真空蒸着法やスパッタリング法等の物理的気相成長法の他に、スピンコート法やロールコート法等の塗布法を用いることができる。   In forming the lower electrode 12 on the support substrate 11, a coating method such as a spin coating method or a roll coating method is used in addition to a physical vapor deposition method such as a vacuum deposition method or a sputtering method. be able to.

一方、上記の表面電極14の材料としては、例えば、Au、Pt、W、Ru、Ir等の金属が有効であるが、Al、Ti、Cr、Mn、Ni、Cu、Ag、Mo、Zr、Ta、Zn、In、Sn等を用いることも可能であり、またこれらの合金であってもよい。さらに、導電性を示すものであれば、上記の金属材料の酸化物、例えば、SnO、In、ZnO等の透明性の高い導電性材料や、これらの複合酸化物や、上記のポリスチレンスルホン酸ポリエチレンジオキシチオフェン(PEDOT:PSS)のような導電性高分子材料を用いることもできる。そして、上記の下面電極12及び表面電極14に光学的に透明な材料を用いると、光透過率の高い電界放出型電子源が得られるようになる。On the other hand, as the material of the surface electrode 14, for example, metals such as Au, Pt, W, Ru, and Ir are effective, but Al, Ti, Cr, Mn, Ni, Cu, Ag, Mo, Zr, Ta, Zn, In, Sn, etc. can also be used, and alloys thereof may be used. Furthermore, as long as it exhibits conductivity, oxides of the above metal materials, for example, highly transparent conductive materials such as SnO 2 , In 2 O 3 and ZnO, composite oxides thereof, A conductive polymer material such as polystyrene sulfonate polyethylene dioxythiophene (PEDOT: PSS) can also be used. When an optically transparent material is used for the lower surface electrode 12 and the front surface electrode 14, a field emission electron source having a high light transmittance can be obtained.

また、上記の表面電極14から電子を効率よく放出させるためには、この表面電極14の材料に仕事関数が小さいものを用いることが好ましく、またその厚みは薄いほどよく、安定性の面からAu、Pt、Ag、Cu若しくはこれら金属の合金を用いることが望ましく、またこの表面電極14の厚みを1〜50nmの範囲にすることが好ましい。   In order to efficiently emit electrons from the surface electrode 14, it is preferable to use a material having a small work function as the material of the surface electrode 14, and the thinner the better, the Au is preferable from the viewpoint of stability. Pt, Ag, Cu, or an alloy of these metals is preferably used, and the thickness of the surface electrode 14 is preferably in the range of 1 to 50 nm.

そして、この表面電極14を上記のドリフト層13の上に形成するにあたっては、従来から用いられている薄膜形成方法を用いることができるが、上記のドリフト層13にダメージを与えないようにして形成することが好ましく、ダメージの少ないスパッタリング法である対向ターゲット式のスパッタ法や、スプレーコーティング法や、プラズマCVD法を用いることができる。   In forming the surface electrode 14 on the drift layer 13, a conventionally used thin film forming method can be used, but the drift electrode 13 is formed so as not to be damaged. It is preferable to use a facing target sputtering method, a spray coating method, or a plasma CVD method, which is a sputtering method with little damage.

また、上記のドリフト層13における半導体層13aの材料としては、酸化物半導体である酸化亜鉛ZnO、酸化チタンTiO、酸化インジウムIn、酸化錫SnO、酸化カドミウムCdO、酸化タングステンW、酸化ニオブNb、酸化ニッケルNiO、チタン酸ストロンチウムSrTiO等を用いることができ、特に、室温付近で容易にc軸配向結晶が得られると共に、大気圧下でのプラズマ処理によって欠陥の少ない良質な薄膜が形成される酸化亜鉛ZnOを用いることが好ましい。The material of the semiconductor layer 13a in the drift layer 13, a zinc oxide ZnO which is an oxide semiconductor, titanium oxide TiO 2, indium oxide an In 2 O 3, tin oxide SnO 2, cadmium oxide CdO, tungsten oxide W 2 O 5 , niobium oxide Nb 2 O 5 , nickel oxide NiO, strontium titanate SrTiO 3, etc. can be used, and in particular, c-axis oriented crystals can be easily obtained near room temperature, and by plasma treatment under atmospheric pressure It is preferable to use zinc oxide ZnO on which a high-quality thin film with few defects is formed.

また、この半導体層13aの厚みについては、その厚みが厚くなりすぎると、半導体層13aに注入された電子が半導体層13a内において衝突して散乱し、電子放出効率が低下する一方、その厚みが薄くなりすぎると、欠陥がないようにして均一な膜厚の半導体層13aを形成することが困難になるため、前記のように半導体層13aの厚みを、半導体層13a内における電子の平均自由行程の1/1000〜5/4の範囲にすることが好ましい。   As for the thickness of the semiconductor layer 13a, if the thickness is too thick, electrons injected into the semiconductor layer 13a collide and scatter in the semiconductor layer 13a, and the electron emission efficiency is reduced. If the thickness is too thin, it becomes difficult to form the semiconductor layer 13a having a uniform thickness without defects, and thus the thickness of the semiconductor layer 13a is set to the mean free path of electrons in the semiconductor layer 13a as described above. It is preferable to make it the range of 1/1000 to 5/4.

また、上記のドリフト層13における絶縁体層13bの材料としては、種々の絶縁物を用いることができ、特に、比誘電率の低い無機の酸化物や窒化物や酸窒化物を用いることが好ましい。ここで、上記の酸化物としては、例えば、酸化珪素、酸化アルミニウム、酸化タンタル、酸化バナジウム等を用いることができる。特に、低誘電率であり、一般に広く用いられている半導体製造技術で製造できる酸化珪素、フッ素化酸化シリコン、カーボン含有酸化シリコンSiOCを用いることが好ましく、また同様の理由で、窒化物としては窒化珪素を、酸窒化物としては酸窒化シリコンを用いることが好ましい。   Further, as the material of the insulator layer 13b in the drift layer 13, various insulators can be used, and in particular, an inorganic oxide, nitride, or oxynitride having a low relative dielectric constant is preferably used. . Here, as the oxide, for example, silicon oxide, aluminum oxide, tantalum oxide, vanadium oxide, or the like can be used. In particular, it is preferable to use silicon oxide, fluorinated silicon oxide, or carbon-containing silicon oxide SiOC, which has a low dielectric constant and can be manufactured by a generally widely used semiconductor manufacturing technique. For the same reason, nitride is nitrided. It is preferable to use silicon and silicon oxynitride as the oxynitride.

また、上記の絶縁体層13bの厚みについては、上記の半導体層13aを通過した電子がトンネリングできる程度に薄く設定するようにし、一般に0.5〜10nmの範囲内になるようにする。   The thickness of the insulator layer 13b is set so thin that electrons passing through the semiconductor layer 13a can be tunneled, and generally within a range of 0.5 to 10 nm.

また、大気圧下におけるプラズマ処理により、上記の半導体層13aと絶縁体層13bとを交互に繰り返して積層させてドリフト層13を形成するにあたっては、大気圧若しくは大気圧近傍の圧力下において放電を開始し、プラズマ中に導入された反応性ガスを励起(解離、再結合若しくはイオン化)させた後、これを基板上おいて化学反応させて成膜させるようにする。なお、大気圧若しくはその近傍の圧力とは20kPa〜110kPa程度であり、好ましくは、93kPa〜104kPa程度である。   Further, when the drift layer 13 is formed by alternately and repeatedly laminating the semiconductor layer 13a and the insulator layer 13b by plasma treatment under atmospheric pressure, the discharge is performed under atmospheric pressure or pressure near atmospheric pressure. After starting, the reactive gas introduced into the plasma is excited (dissociated, recombined or ionized), and then this is chemically reacted on the substrate to form a film. The atmospheric pressure or the pressure in the vicinity thereof is about 20 kPa to 110 kPa, and preferably about 93 kPa to 104 kPa.

ここで、上記のように大気圧下においてプラズマ処理してドリフト層13を形成する装置としては、図2に示すような容量結合型のプラズマ処理装置20を用いることができる。   Here, as a device for forming the drift layer 13 by plasma processing under atmospheric pressure as described above, a capacitively coupled plasma processing device 20 as shown in FIG. 2 can be used.

このプラズマ処理装置20においては、平板状になった下部電極21の上方に所要間隔を介するようにして、複数の上部電極22をその並び方向に適当な間隔を介して並設させ、上記の下部電極21と上部電極22とを相対的に平行に移動できるようにし、図に示すプラズマ処理装置20においては、上記の下部電極21の上に基材23をセットし、このように基材23をセットした下部電極21を平行に往復移動させるようにしている。   In this plasma processing apparatus 20, a plurality of upper electrodes 22 are juxtaposed at appropriate intervals in the arrangement direction above a flat plate-like lower electrode 21 with a predetermined interval therebetween, and the lower portion The electrode 21 and the upper electrode 22 can be moved relatively in parallel. In the plasma processing apparatus 20 shown in the figure, the base material 23 is set on the lower electrode 21, and the base material 23 is thus attached. The set lower electrode 21 is reciprocated in parallel.

また、ガス供給装置24からガスを上記の上部電極22間におけるガス流路25を通して上記の下部電極21と上部電極22との間に導くようにしている。   In addition, the gas is supplied from the gas supply device 24 between the lower electrode 21 and the upper electrode 22 through the gas flow path 25 between the upper electrodes 22.

そして、上記の下部電極21に第1電源26から第1高周波電圧を印加させると共に、上記の各上部電極22に第2電源27から第2高周波電圧を印加させて、上記の下部電極21と上部電極22との間におけるガスを励起させ、この励起されたガスを上記の基材23の表面に接触させて、この基材23の表面に上記のガスに由来する薄膜を形成するようになっている。   Then, the first high frequency voltage is applied to the lower electrode 21 from the first power source 26 and the second high frequency voltage is applied to the upper electrodes 22 from the second power source 27 so that the lower electrode 21 and the upper electrode The gas between the electrodes 22 is excited, the excited gas is brought into contact with the surface of the base material 23, and a thin film derived from the gas is formed on the surface of the base material 23. Yes.

ここで、上記のプラズマ処理装置20を用いて、上記の半導体層13aと絶縁体層13bとを交互に積層させてドリフト層13を形成するにあたっては、第1電源26から下部電極21に印加させる第1高周波電圧と、第2電源27から各上部電極22に印加させる第2高周波電圧との周波数や電圧を異ならせて、第1及び第2の2種類の高周波電界を独立して制御させることが好ましい。このようにすると、大気圧若しくはその近傍の圧力条件において、安定した放電が行えるようになると共に、欠陥が少なく且つ結晶性の高い薄膜からなる半導体層13aと、緻密で絶縁性の高い薄膜からなる絶縁体層13bとを連続して交互に形成できるようになる。   Here, when the drift layer 13 is formed by alternately stacking the semiconductor layers 13a and the insulator layers 13b using the plasma processing apparatus 20, the first power source 26 applies the drift layer 13 to the lower electrode 21. The first and second high-frequency electric fields are controlled independently by making the frequency and voltage of the first high-frequency voltage different from the second high-frequency voltage applied to each upper electrode 22 from the second power source 27. Is preferred. In this way, stable discharge can be performed under atmospheric pressure or a pressure condition in the vicinity thereof, and the semiconductor layer 13a made of a thin film with few defects and high crystallinity, and a thin film with high density and high insulation properties. The insulator layers 13b can be formed alternately and continuously.

また、上記の下部電極21と上部電極22との間隔については、上記の支持基板11の厚みや、下部電極21及び上部電極22に印加させる上記の高周波電圧の大きさや、上記の半導体層13aや絶縁体層13bの種類等を考慮して決定するようにし、均一な放電を維持するという観点からは0.5〜20mmの範囲にすることが好ましく、より好ましくは1mm±0.5mmになるようにする。   The distance between the lower electrode 21 and the upper electrode 22 is the thickness of the support substrate 11, the magnitude of the high-frequency voltage applied to the lower electrode 21 and the upper electrode 22, the semiconductor layer 13a, It is determined in consideration of the type of the insulator layer 13b and the like, and from the viewpoint of maintaining a uniform discharge, it is preferably in the range of 0.5 to 20 mm, more preferably 1 mm ± 0.5 mm. To.

また、上記の下部電極21や上部電極22に印加させる高周波電圧としては、大気圧若しくはその近傍の圧力条件において下部電極21と上部電極22との間におけるガスを励起させてプラズマを発生させ、緻密で膜厚が均一な層が形成されるようにするため、周波数が100kHz以上の高周波電圧で、1W/cm以上の電力を供給させることが好ましい。Further, as the high frequency voltage applied to the lower electrode 21 and the upper electrode 22 described above, a gas is generated by exciting a gas between the lower electrode 21 and the upper electrode 22 under atmospheric pressure or a pressure condition in the vicinity thereof, thereby generating a dense plasma. In order to form a layer having a uniform thickness, it is preferable to supply a power of 1 W / cm 2 or more at a high frequency voltage of 100 kHz or more.

また、支持基板11上に形成された下面電極12の上に、上記のようにして半導体層13aと絶縁体層13bとを交互に積層させてドリフト層13を形成するにあたり、プラズマ処理時における支持基板11の温度が高くなると、半導体層13aや絶縁体層13bと支持基板11との熱膨張係数の違いによる熱応力が残留し、これらの密着性等の特性が悪化して、電子放出効率が低下するため、プラズマ処理時における支持基板11の温度を常温〜300℃の範囲にすることが好ましい。   Further, when the drift layer 13 is formed by alternately laminating the semiconductor layers 13a and the insulator layers 13b on the lower surface electrode 12 formed on the support substrate 11, the support at the time of plasma processing is provided. When the temperature of the substrate 11 becomes high, thermal stress due to the difference in thermal expansion coefficient between the semiconductor layer 13a or the insulator layer 13b and the support substrate 11 remains, and these characteristics such as adhesion deteriorate, and the electron emission efficiency is reduced. In order to decrease, it is preferable that the temperature of the support substrate 11 at the time of plasma treatment is in the range of room temperature to 300 ° C.

また、上記の下部電極21と上部電極22との間に導くガスの種類については、形成する半導体層13aや絶縁体層13bによって異なるが、基本的には、放電を行うための雰囲気ガスと、半導体層13aや絶縁体層13bを形成する原料となる薄膜形成用ガスとを混合させたガスを用いるようにし、このガス全体中における薄膜形成用ガスの体積比率を0.01〜10体積%の範囲にすることが、放電を良好に維持する点から好ましい。   Further, the type of gas introduced between the lower electrode 21 and the upper electrode 22 is different depending on the semiconductor layer 13a and the insulator layer 13b to be formed, but basically, an atmospheric gas for performing discharge, A gas in which a thin film forming gas used as a raw material for forming the semiconductor layer 13a and the insulator layer 13b is mixed is used, and the volume ratio of the thin film forming gas in the entire gas is 0.01 to 10% by volume. The range is preferable from the viewpoint of maintaining good discharge.

ここで、上記の雰囲気ガスとしては、例えば、ヘリウム、ネオン、アルゴン、キセノン等の希ガスを用いることができ、特に、生産コストを低減させる点からはアルゴンを用いることが好ましく、また上記の希ガスに代えて、例えば、酸素、窒素、二酸化炭素、水素等を利用することもできるが、コスト及び環境面の点からは窒素を使用することが好ましい。   Here, as the atmospheric gas, for example, a rare gas such as helium, neon, argon, or xenon can be used. In particular, argon is preferably used from the viewpoint of reducing the production cost, and the rare gas described above is used. For example, oxygen, nitrogen, carbon dioxide, hydrogen, or the like can be used instead of the gas, but nitrogen is preferably used from the viewpoint of cost and environment.

また、半導体層13a及び絶縁体層13bを形成するのに使用する薄膜形成用ガスとしては、例えば、有機金属化合物、ハロゲン金属化合物、金属水素化合物等を用いることができ、取り扱いの問題からは、爆発の危険性の少ない有機金属化合物を用いることが好ましく、特に、分子内に少なくとも一つ以上の酸素を有する有機金属化合物が好ましい。   Moreover, as a gas for forming a thin film used for forming the semiconductor layer 13a and the insulator layer 13b, for example, an organic metal compound, a halogen metal compound, a metal hydrogen compound, or the like can be used. It is preferable to use an organometallic compound with a low risk of explosion, and in particular, an organometallic compound having at least one oxygen in the molecule is preferable.

そして、半導体層13aを形成するのに使用する有機金属化合物としては、一般式R1xM・R2yR3z(式中、Mは金属、R1はアルキル基、R2はアルコキシ基、R3はβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基、ケトオキシ基及びケトオキシ錯体基から選択される基であり、上記の金属Mの価数をmとした場合、x+y+z=mであり、x、y、zは何れも0又は正の整数である。)で表されるものを用いることができる。また、上記のR1のアルキル基としては、例えば、メチル基、エチル基、プロピル基、ブチル基等を挙げることができる。また、上記のR2のアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基、3,3,3−トリフルオロプロポキシ基等を挙げることができ、アルキル基の水素原子をフッ素原子に置換したものでもよい。また、上記のR3のβ−ジケトン錯体基としては、例えば、2,4−ペンタンジオン(アセチルアセトン或いはアセトアセトンともいう。)、1,1,1,5,5,5−ヘキサメチル−2,4−ペンタンジオン、2,2,6,6−テトラメチル−3,5−ヘプタンジオン、1,1,1−トリフルオロ−2,4−ペンタンジオン等を挙げることができ、β−ケトカルボン酸エステル錯体基としては、例えば、アセト酢酸メチルエステル、アセト酢酸エチルエステル、アセト酢酸プロピルエステル、トリメチルアセト酢酸エチル、トリフルオロアセト酢酸メチル等を挙げることができ、またβ−ケトカルボン酸としては、例えば、アセト酢酸、トリメチルアセト酢酸等を挙げることができ、またケトオキシ基としては、例えば、アセトオキシ基、プロピオニルオキシ基、ブチリロキシ基、アクリロイルオキシ基、メタクリロイルオキシ基等を挙げることができる。なお、上記のケトオキシ基の炭素原子数は上記の有機金属化合物を含んで18以下が好ましい。また、これらの基は直鎖又は分岐の何れであってもよく、また水素原子をフッ素原子に置換したものであってもよい。   The organometallic compound used to form the semiconductor layer 13a includes a general formula R1xM · R2yR3z (wherein M is a metal, R1 is an alkyl group, R2 is an alkoxy group, R3 is a β-diketone complex group, β A group selected from a ketocarboxylic acid ester complex group, a β-ketocarboxylic acid complex group, a ketooxy group and a ketooxy complex group, where x + y + z = m, where x is the valence of the metal M, x, y , Z are both 0 or a positive integer). Examples of the alkyl group for R1 include a methyl group, an ethyl group, a propyl group, and a butyl group. Examples of the alkoxy group of R2 include methoxy group, ethoxy group, propoxy group, butoxy group, 3,3,3-trifluoropropoxy group, and the like. May be substituted. Examples of the β-diketone complex group of R3 include 2,4-pentanedione (also referred to as acetylacetone or acetoacetone), 1,1,1,5,5,5-hexamethyl-2,4- Pentanedione, 2,2,6,6-tetramethyl-3,5-heptanedione, 1,1,1-trifluoro-2,4-pentanedione, and the like, and β-ketocarboxylic acid ester complex group As, for example, acetoacetic acid methyl ester, acetoacetic acid ethyl ester, acetoacetic acid propyl ester, trimethylacetoacetic acid ethyl, trifluoroacetoacetic acid methyl etc. can be mentioned, and β-ketocarboxylic acid includes, for example, acetoacetic acid, Examples of the ketooxy group include an acetooxy group and a propyloxy group. Pioniruokishi group, Buchirirokishi group, acryloyloxy group and a methacryloyloxy group. The number of carbon atoms of the ketoxy group is preferably 18 or less including the organometallic compound. These groups may be linear or branched, and may be those in which a hydrogen atom is substituted with a fluorine atom.

ここで、酸化亜鉛からなる半導体層13aを形成するのに使用する薄膜形成用ガスとしては、例えば、ビス(2,4−ペンタンジオナート)亜鉛、亜鉛アセチルアセトナート、ジエチル亜鉛、ジメチル亜鉛等を用いることができる。   Here, as the gas for forming a thin film used for forming the semiconductor layer 13a made of zinc oxide, for example, bis (2,4-pentanedionate) zinc, zinc acetylacetonate, diethylzinc, dimethylzinc and the like are used. Can be used.

また、酸化錫からなる半導体層13aを形成するのに使用する薄膜形成用ガスとしては、例えば、ジブチル錫ジアセテート、エトラエチル錫、エトラメチル錫、二酢酸ジ−n−ブチル錫、テトラブチル錫、テトラオクチル錫を用いることができる。   Examples of the gas for forming a thin film used to form the semiconductor layer 13a made of tin oxide include dibutyltin diacetate, etraethyltin, etramethyltin, di-n-butyltin diacetate, tetrabutyltin, and tetraoctyl. Tin can be used.

また、酸化チタンからなる半導体層13aを形成するのに使用する薄膜形成用ガスとしては、例えば、テトラエトキシチタン、テトライソプロポキシチタン、テトラブトキシチタンのような金属アルコキシドを用いることができる。   In addition, as a thin film forming gas used to form the semiconductor layer 13a made of titanium oxide, for example, metal alkoxides such as tetraethoxy titanium, tetraisopropoxy titanium, and tetrabutoxy titanium can be used.

一方、絶縁体層13bを形成するのに使用する薄膜形成用ガスの有機金属化合物としては、例えば、テトラエチルシラン、テトラメチルシラン、テトラエトキシシラン(TEOS)、テトラメトキシシラン(TMOS)、トリメトキシシラン(TMS)、トリメチルシラン(4MS)、ヘキサメチルジシラン等を用いることができる。   On the other hand, examples of the organometallic compound of the thin film forming gas used to form the insulator layer 13b include tetraethylsilane, tetramethylsilane, tetraethoxysilane (TEOS), tetramethoxysilane (TMOS), and trimethoxysilane. (TMS), trimethylsilane (4MS), hexamethyldisilane, and the like can be used.

また、上記の雰囲気ガスと薄膜形成用ガスとの他に、薄膜形成の反応を促進する反応促進ガスを添加させることも可能であり、このような反応促進ガスとしては、例えば、酸素、オゾン、過酸化水素、二酸化炭素、一酸化炭素、水素、アンモニア等を挙げることができ、その中でも、酸素、一酸素化炭素及び水素を用いると、安定した放電が得られる電力範囲が広くなり、反応促進と膜の緻密性を向上させるのに有利である点から好ましい。また、このような反応促進ガスの添加量は、ガス全量に対して0.01〜5体積%の範囲にすることが好ましく、これにより薄膜形成の反応が促進されると共に、緻密で良質な薄膜を形成できるようになる。   Further, in addition to the above atmospheric gas and thin film forming gas, it is also possible to add a reaction promoting gas that promotes the reaction of thin film formation. Examples of such reaction promoting gas include oxygen, ozone, Examples include hydrogen peroxide, carbon dioxide, carbon monoxide, hydrogen, ammonia, etc. Among them, use of oxygen, carbon monoxide and hydrogen widens the power range in which stable discharge can be obtained and promotes the reaction. It is preferable because it is advantageous for improving the denseness of the film. Further, the addition amount of such a reaction promoting gas is preferably in the range of 0.01 to 5% by volume with respect to the total amount of the gas, thereby promoting the reaction for forming a thin film and a dense and high-quality thin film. Can be formed.

次に、この発明の具体的な実施例を挙げ、この発明の実施例に係る電界放出型電子源においては、高い電子放出効率が得られることを明らかにする。   Next, specific examples of the present invention will be given, and it will be clarified that high electron emission efficiency can be obtained in the field emission electron source according to the examples of the present invention.

実施例1
実施例1においては、上記の支持基板11にコーニング社製の無アルカリガラス#1737を用い、この支持基板11の上に、RFマグネトロンスパッタリング法により膜厚が300nmになったアルミニウムからなる下面電極12を形成した。
Example 1
In Example 1, non-alkali glass # 1737 manufactured by Corning Inc. was used for the support substrate 11, and the lower electrode 12 made of aluminum having a thickness of 300 nm formed by RF magnetron sputtering on the support substrate 11. Formed.

そして、この下面電極12の上に半導体層13aと絶縁体層13bとを交互に繰り返して積層させたドリフト層13を形成するにあたっては、上記の図2に示すプラズマ処理装置20を使用し、膜厚が3nmになった酸化亜鉛からなる半導体層13aと、膜厚が2nmになった酸化珪素からなる絶縁体層13bとをそれぞれ60層交互に積層させ、合計の層数が120層になったドリフト層13を形成した。   In forming the drift layer 13 in which the semiconductor layer 13a and the insulator layer 13b are alternately and repeatedly stacked on the lower surface electrode 12, the plasma processing apparatus 20 shown in FIG. 60 layers of the semiconductor layer 13a made of zinc oxide having a thickness of 3 nm and the insulator layer 13b made of silicon oxide having a thickness of 2 nm were alternately stacked, resulting in a total of 120 layers. A drift layer 13 was formed.

ここで、酸化亜鉛からなる半導体層13aを形成するにあたっては、基板温度を常温に、雰囲気の圧力を103kPaにすると共に、ガスとして、雰囲気ガスのアルゴンが98.25体積%、薄膜形成用ガスの亜鉛アセチルアセトナートが1.25体積%、反応促進ガスの酸素が0.5体積%になったものを使用し、上記の第1電源26から下部電極21に、周波数が100kHzの高周波電圧を1W/cmの出力電力密度で供給する共に、上記の第2電源27から各上部電極22に周波数が13.56MHzの高周波電圧を5W/cmの出力電力密度で供給するようにした。なお、このように形成した酸化亜鉛からなる半導体層13aにおける室温付近での電子の平均自由行程は約8nm、比誘電率は約7.9、熱伝導率は約0.55W/cm・Kであった。Here, in forming the semiconductor layer 13a made of zinc oxide, the substrate temperature is set to room temperature, the pressure of the atmosphere is set to 103 kPa, and argon as the gas is 98.25% by volume, Using zinc acetylacetonate at 1.25 vol% and oxygen in the reaction promoting gas at 0.5 vol%, a high frequency voltage with a frequency of 100 kHz is applied from the first power source 26 to the lower electrode 21 at 1 W. both supplies the output power density / cm 2, and so the frequency in the upper electrode 22 from the second power supply 27 described above is supplied to 13.56MHz RF voltage at the output power density of 5W / cm 2. In the semiconductor layer 13a made of zinc oxide thus formed, the mean free path of electrons near room temperature is about 8 nm, the relative dielectric constant is about 7.9, and the thermal conductivity is about 0.55 W / cm · K. there were.

また、酸化珪素からなる絶縁体層13bを形成するにあたっては、基板温度を常温に、雰囲気の圧力を103kPaにすると共に、ガスとして、雰囲気ガスの窒素が98.9体積%、薄膜形成用ガスのテトラエトキシシランが0.1体積%、反応促進ガスの酸素が1.0体積%になったものを使用し、上記の第1電源26から下部電極21に、周波数が100kHzの高周波電圧を1W/cmの出力電力密度で供給する共に、上記の第2電源27から各上部電極22に周波数が13.56MHzの高周波電圧を3W/cmの出力電力密度で供給するようにした。なお、このように形成した酸化珪素からなる絶縁体層13bの比誘電率は約3.9であった。Further, in forming the insulator layer 13b made of silicon oxide, the substrate temperature is set to room temperature, the atmospheric pressure is set to 103 kPa, and the atmosphere gas nitrogen is 98.9% by volume. A solution in which tetraethoxysilane is 0.1% by volume and oxygen of the reaction promoting gas is 1.0% by volume is used, and a high frequency voltage of 100 kHz is applied to the lower electrode 21 from the first power source 26 described above. While supplying an output power density of cm 2 , a high-frequency voltage having a frequency of 13.56 MHz was supplied from the second power source 27 to each upper electrode 22 at an output power density of 3 W / cm 2 . The dielectric layer 13b made of silicon oxide thus formed had a relative dielectric constant of about 3.9.

そして、上記のようにして下面電極12の上に半導体層13aと絶縁体層13bとを交互に繰り返して積層させたドリフト層13を形成した後、その上に、真空蒸着法により膜厚が15nmになった金からなる表面電極14を形成した。   And after forming the drift layer 13 which laminated | stacked the semiconductor layer 13a and the insulator layer 13b alternately on the lower surface electrode 12 as mentioned above, film thickness is 15 nm by the vacuum evaporation method on it. A surface electrode 14 made of gold was formed.

次いで、上記のようにして作製した電界放出型電子源を用い、前記の図1に示すように、下面電極12と表面電極14との間に表面電極14が正となるようにして20Vの電圧Veを印加させると共に、コレクタ電極15が上記の表面電極14よりも高電位となるように100Vの電圧Vcを印加させた結果、1.0×10−5A/cmの電流が観測さ、約5%の電子放出効率が得られた。ここで、従来の電界放出型電子源では電子放出効率が一般に1%程度であり、この実施例の電界放出型電子源においては、上記のように非常に高い電子放出効率が得られた。また、この実施例の電界放出型電子源においては、界面の歪みや破壊がなく、電圧印加後もその状態が維持されていた。Next, using the field emission electron source manufactured as described above, as shown in FIG. 1, a voltage of 20 V is applied so that the surface electrode 14 is positive between the lower electrode 12 and the surface electrode 14. As a result of applying Ve and applying a voltage Vc of 100 V so that the collector electrode 15 is at a higher potential than the surface electrode 14, a current of 1.0 × 10 −5 A / cm is observed. An electron emission efficiency of 5% was obtained. Here, in the conventional field emission electron source, the electron emission efficiency is generally about 1%, and in the field emission electron source of this embodiment, the very high electron emission efficiency was obtained as described above. Further, in the field emission electron source of this example, there was no distortion or destruction of the interface, and the state was maintained even after voltage application.

実施例2
実施例2においては、下面電極12の形成までは上記実施例1と同様とし、その後この下面電極12の上に半導体層13aと絶縁体層13bとを交互に繰り返して積層させたドリフト層13を形成するにあたっては、図2に示すプラズマ処理装置20を使用し、膜厚5nmになった酸化チタンからなる半導体層13aと、膜厚が2nmになった酸化珪素からなる絶縁体層13bとをそれぞれ90層交互に積層させ、合計の層数が180層になったドリフト層13を形成した。
Example 2
In Example 2, the same process as in Example 1 is performed until the lower surface electrode 12 is formed. Thereafter, the drift layer 13 in which the semiconductor layers 13a and the insulator layers 13b are alternately and repeatedly stacked on the lower surface electrode 12 is formed. In forming, using the plasma processing apparatus 20 shown in FIG. 2, a semiconductor layer 13a made of titanium oxide having a thickness of 5 nm and an insulator layer 13b made of silicon oxide having a thickness of 2 nm are respectively formed. 90 layers were alternately stacked to form the drift layer 13 having a total number of 180 layers.

ここで、酸化チタンからなる半導体層13aを形成するにあたっては、基板温度を常温に、雰囲気の圧力を103kPaにすると共に、ガスとして、雰囲気ガスのアルゴンが99.4体積%、薄膜形成用ガスのテトライソプロポキシチタンが0.1体積%、反応促進ガスの水素が0.5体積%になったものを使用し、上記の第1電源26から下部電極21に、周波数が100kHzの高周波電圧を1W/cmの出力電力密度で供給する共に、上記の第2電源27から各上部電極22に周波数が13.56MHzの高周波電圧を3W/cmの出力電力密度で供給するようにした。なお、このように形成した酸化チタンからなる半導体層13aは別途行った物性地測定により、室温付近での電子の平均自由行程は約7nm、比誘電率は約110、熱伝導率は約0.08W/cm・Kであった。Here, in forming the semiconductor layer 13a made of titanium oxide, the substrate temperature is set to room temperature, the atmospheric pressure is set to 103 kPa, and argon as the gas is 99.4% by volume. Tetraisopropoxytitanium is used in a volume of 0.1% by volume, and the reaction promoting gas hydrogen is used in a volume of 0.5% by volume. A high frequency voltage of 100 kHz is applied to the lower electrode 21 from the first power source 26 described above. both supplies the output power density / cm 2, and so the frequency in the upper electrode 22 from the second power supply 27 described above is supplied to 13.56MHz RF voltage at the output power density of 3W / cm 2. The semiconductor layer 13a made of titanium oxide formed in this manner has an electron mean free path around room temperature of about 7 nm, a relative dielectric constant of about 110, and a thermal conductivity of about 0.1, based on physical property measurements performed separately. It was 08 W / cm · K.

また、酸化珪素からなる絶縁体層13bを形成するにあたっては、基板温度を常温に、雰囲気の圧力を103kPaにすると共に、ガスとして、雰囲気ガスの窒素が98.9体積%、薄膜形成用ガスのテトラエトキシシランが0.1体積%、反応促進ガスの酸素が1.0体積%になったものを使用し、上記の第1電源26から下部電極21に、周波数が100kHzの高周波電圧を1W/cmの出力電力密度で供給する共に、上記の第2電源27から各上部電極22に周波数が13.56MHzの高周波電圧を3W/cmの出力電力密度で供給するようにした。なお、このように形成した酸化珪素からなる絶縁体層13bの比誘電率は約3.9であった。Further, in forming the insulator layer 13b made of silicon oxide, the substrate temperature is set to room temperature, the atmospheric pressure is set to 103 kPa, and the atmosphere gas nitrogen is 98.9% by volume. A solution in which tetraethoxysilane is 0.1% by volume and oxygen of the reaction promoting gas is 1.0% by volume is used, and a high frequency voltage of 100 kHz is applied to the lower electrode 21 from the first power source 26 described above. While supplying an output power density of cm 2 , a high-frequency voltage having a frequency of 13.56 MHz was supplied from the second power source 27 to each upper electrode 22 at an output power density of 3 W / cm 2 . The dielectric layer 13b made of silicon oxide thus formed had a relative dielectric constant of about 3.9.

そして、上記のようにして下面電極12の上に半導体層13aと絶縁体層13bとを交互に繰り返して積層させたドリフト層13を形成した後、その上に、真空蒸着法により膜厚が15nmになった金からなる表面電極14を形成した。   And after forming the drift layer 13 which laminated | stacked the semiconductor layer 13a and the insulator layer 13b alternately on the lower surface electrode 12 as mentioned above, film thickness is 15 nm by the vacuum evaporation method on it. A surface electrode 14 made of gold was formed.

次いで、上記のようにして作製した電界放出型電子源を用い、図1に示すように、下面電極12と表面電極14との間に表面電極14が正となるようにして20Vの電圧Veを印加させると共に、コレクタ電極15が上記の表面電極14よりも高電位となるように100Vの電圧Vcを印加させた結果、7.0×10−6A/cmの電流が観測され、約3.5%の電子放出効率が得られた。ここで、従来の電界放出型電子源では電子放出効率が一般に1%程度であり、この実施例の電界放出型電子源においては、上記のように非常に高い電子放出効率が得られた。また、この実施例の電界放出型電子源においては、界面の歪みや破壊がなく、電圧印加後もその状態が維持されていた。Next, using the field emission electron source manufactured as described above, as shown in FIG. 1, a voltage Ve of 20 V is applied so that the surface electrode 14 is positive between the lower electrode 12 and the surface electrode 14. As a result of applying a voltage Vc of 100 V so that the collector electrode 15 has a higher potential than the surface electrode 14, a current of 7.0 × 10 −6 A / cm is observed, and about 3. An electron emission efficiency of 5% was obtained. Here, in the conventional field emission electron source, the electron emission efficiency is generally about 1%, and in the field emission electron source of this embodiment, the very high electron emission efficiency was obtained as described above. Further, in the field emission electron source of this example, there was no distortion or destruction of the interface, and the state was maintained even after voltage application.

実施例3
実施例3においては、下面電極12の形成までは上記実施例1と同様とし、その後、この下面電極12の上に、半導体層13aと絶縁体層13bとを交互に繰り返して積層させたドリフト層13を形成するにあたっては、図2に示すプラズマ処理装置20を使用し、膜厚2nmになった酸化錫からなる半導体層13aと、膜厚が2nmになった酸化珪素からなる絶縁体層13bとをそれぞれ60層交互に積層させ、合計の層数が120層になったドリフト層13を形成した。
Example 3
In Example 3, the formation of the lower surface electrode 12 is the same as in Example 1, and then, the drift layer in which the semiconductor layer 13a and the insulator layer 13b are alternately and repeatedly stacked on the lower surface electrode 12. 2, the plasma processing apparatus 20 shown in FIG. 2 is used, and a semiconductor layer 13a made of tin oxide having a thickness of 2 nm and an insulator layer 13b made of silicon oxide having a thickness of 2 nm are formed. 60 layers were alternately laminated to form a drift layer 13 having a total of 120 layers.

ここで、酸化錫からなる半導体層13aを形成するにあたっては、基板温度を常温に、雰囲気の圧力を103kPaにすると共に、ガスとして、雰囲気ガスのアルゴンが99.3体積%、薄膜形成用ガスのジブチル錫ジアセテートが0.2体積%、反応促進ガスの水素が0.5体積%になったものを使用し、上記の第1電源26から下部電極21に、周波数が100kHzの高周波電圧を1W/cmの出力電力密度で供給する共に、上記の第2電源27から各上部電極22に周波数が13.56MHzの高周波電圧を5W/cmの出力電力密度で供給するようにした。なお、このように形成した酸化チタンからなる半導体層13aは別途行った物性地測定により、室温付近での電子の平均自由行程は約5nm、比誘電率は約3.7、熱伝導率は約0.83W/cm・Kであった。Here, in forming the semiconductor layer 13a made of tin oxide, the substrate temperature is set to room temperature, the atmosphere pressure is set to 103 kPa, and the atmosphere gas argon is 99.3% by volume. A dibutyltin diacetate of 0.2% by volume and a hydrogen of the reaction promoting gas of 0.5% by volume are used, and a high frequency voltage of 100 kHz is applied to the lower electrode 21 from the first power source 26. both supplies the output power density / cm 2, and so the frequency in the upper electrode 22 from the second power supply 27 described above is supplied to 13.56MHz RF voltage at the output power density of 5W / cm 2. The semiconductor layer 13a made of titanium oxide formed in this manner has an electron mean free path near room temperature of about 5 nm, a relative dielectric constant of about 3.7, and a thermal conductivity of about 3.7, according to physical property measurements performed separately. It was 0.83 W / cm · K.

また、酸化珪素からなる絶縁体層13bを形成するにあたっては、基板温度を常温に、雰囲気の圧力を103kPaにすると共に、ガスとして、雰囲気ガスのアルゴンが98.9体積%、薄膜形成用ガスのヘキサメチレンジシロキサンが0.1体積%、反応促進ガスの酸素が1.0体積%になったものを使用し、上記の第1電源26から下部電極21に、周波数が100kHzの高周波電圧を1W/cmの出力電力密度で供給する共に、上記の第2電源27から各上部電極22に周波数が13.56MHzの高周波電圧を3W/cmの出力電力密度で供給するようにした。なお、このように形成した酸化珪素からなる絶縁体層13bの比誘電率は約3.9であった。In forming the insulator layer 13b made of silicon oxide, the substrate temperature is set to room temperature, the pressure of the atmosphere is set to 103 kPa, and argon as the gas is 98.9% by volume. A hexamethylenedisiloxane having a volume of 0.1 volume% and a reaction promoting gas having an oxygen volume of 1.0 volume% is used, and a high frequency voltage of 100 kHz is applied to the lower electrode 21 from the first power source 26 described above. both supplies the output power density / cm 2, and so the frequency in the upper electrode 22 from the second power supply 27 described above is supplied to 13.56MHz RF voltage at the output power density of 3W / cm 2. The dielectric layer 13b made of silicon oxide thus formed had a relative dielectric constant of about 3.9.

そして、上記のようにして下面電極12の上に半導体層13aと絶縁体層13bとを交互に繰り返して積層させたドリフト層13を形成した後、その上に、真空蒸着法により膜厚が15nmになった金からなる表面電極14を形成した。   And after forming the drift layer 13 which laminated | stacked the semiconductor layer 13a and the insulator layer 13b alternately on the lower surface electrode 12 as mentioned above, film thickness is 15 nm by the vacuum evaporation method on it. A surface electrode 14 made of gold was formed.

次いで、上記のようにして作製した電界放出型電子源を用い、前記の図1に示すように、下面電極12と表面電極14との間に表面電極14が正となるようにして20Vの電圧Veを印加させると共に、コレクタ電極15が上記の表面電極14よりも高電位となるように100Vの電圧Vcを印加させた結果、6.0×10−6A/cmの電流が観測され、約3.0%の電子放出効率が得られた。ここで、従来の電界放出型電子源では電子放出効率が一般に1%程度であり、この実施例の電界放出型電子源においては、上記のように非常に高い電子放出効率が得られた。また、この実施例の電界放出型電子源においては、界面の歪みや破壊がなく、電圧印加後もその状態が維持されていた。Next, using the field emission electron source manufactured as described above, as shown in FIG. 1, a voltage of 20 V is applied so that the surface electrode 14 is positive between the lower electrode 12 and the surface electrode 14. As a result of applying Ve and applying a voltage Vc of 100 V so that the collector electrode 15 has a higher potential than the surface electrode 14, a current of 6.0 × 10 −6 A / cm was observed, and about An electron emission efficiency of 3.0% was obtained. Here, in the conventional field emission electron source, the electron emission efficiency is generally about 1%, and in the field emission electron source of this embodiment, the very high electron emission efficiency was obtained as described above. Further, in the field emission electron source of this example, there was no distortion or destruction of the interface, and the state was maintained even after voltage application.

Claims (11)

支持基板の上に、一対の電極間に半導体層と絶縁体層とが交互に積層されたドリフト層が形成されてなる弾道電子電界放出型電子源において、上記の半導体層が金属酸化物からなり、上記絶縁体層の厚さが0.5〜10nmであることを特徴とする弾道電子電界放出型電子源。In a ballistic electron field emission electron source in which a drift layer in which a semiconductor layer and an insulator layer are alternately stacked between a pair of electrodes is formed on a support substrate, the semiconductor layer is made of a metal oxide. Ri, ballistic electron field emission electron source where the thickness of the insulator layer is characterized 0.5~10nm der Rukoto. 前記半導体層の膜厚が、半導体層内における電子の平均自由行程の1/1000〜5/4の範囲であり、かつ前記半導体層の比誘電率が、前記絶縁体層の比誘電率の1.5倍〜100倍の範囲であることを特徴とする請求項1に記載の弾道電子電界放出型電子源。The thickness of the semiconductor layer is in the range of 1/1000 to 5/4 of the mean free path of electrons in the semiconductor layer, and the relative dielectric constant of the semiconductor layer is 1 of the relative dielectric constant of the insulator layer. 2. The ballistic electron field emission electron source according to claim 1 , wherein the electron source is in the range of 5 times to 100 times. 前記半導体層の熱伝導率が0.05W/cm・K〜100W/cm・Kの範囲であることを特徴とする請求項1又は2に記載の弾道電子電界放出型電子源。3. The ballistic electron field emission electron source according to claim 1, wherein the semiconductor layer has a thermal conductivity in a range of 0.05 W / cm · K to 100 W / cm · K. 前記半導体層が、酸化亜鉛で構成されていることを特徴とする請求項1乃至3の何れか1項に記載の弾道電子電界放出型電子源。The ballistic electron field emission electron source according to any one of claims 1 to 3 , wherein the semiconductor layer is made of zinc oxide. 前記絶縁体層の主成分が、絶縁性の酸化物、窒化物及び酸窒化物から選択される少なくとも1種であることを特徴とする請求項1乃至4の何れか1項に記載の弾道電子電界放出型電子源。5. The ballistic electron according to claim 1, wherein a main component of the insulator layer is at least one selected from insulating oxides, nitrides, and oxynitrides. Field emission electron source. 前記絶縁体層の主成分が、酸化珪素、窒化珪素及び酸窒化珪素から選択される少なくとも1種であることを特徴とする請求項5に記載の弾道電子電界放出型電子源。6. The ballistic electron field emission electron source according to claim 5 , wherein the main component of the insulator layer is at least one selected from silicon oxide, silicon nitride, and silicon oxynitride. 請求項1乃至6の何れか1項に記載の弾道電子電界放出型電子源を製造する弾道電子電界放出型電子源の製造方法であって、半導体層と絶縁体層とを大気圧下におけるプラズマ処理により形成することを特徴とする弾道電子電界放出型電子源の製造方法。A method of manufacturing a ballistic electron field emission electron source for producing ballistic electron field emission electron source according to any one of claims 1 to 6, the plasma in the atmospheric pressure and a semiconductor layer and an insulator layer A method of manufacturing a ballistic electron field emission electron source, characterized by forming by processing. 前記大気圧下におけるプラズマ処理が、化学的気相成長法であることを特徴とする請求項7に記載の弾道電子電界放出型電子源の製造方法。8. The method of manufacturing a ballistic electron field emission electron source according to claim 7 , wherein the plasma treatment under atmospheric pressure is a chemical vapor deposition method. 前記大気圧下におけるプラズマ処理時の雰囲気ガスが、窒素又はアルゴンであることを特徴とする請求項7又は8に記載の弾道電子電界放出型電子源の製造方法。The method for manufacturing a ballistic electron field emission electron source according to claim 7 or 8 , wherein the atmospheric gas during the plasma treatment under atmospheric pressure is nitrogen or argon. 前記大気圧下においてプラズマ処理する際の支持基板の温度が、300℃以下であることを特徴とする請求項7乃至9の何れか1項に記載の弾道電子電界放出型電子源の製造方法。The method of manufacturing a ballistic electron field emission electron source according to any one of claims 7 to 9 , wherein the temperature of the support substrate when performing the plasma treatment under the atmospheric pressure is 300 ° C or lower. 前記大気圧下におけるプラズマ処理が、容量結合型プラズマによる処理であることを特徴とする請求項7乃至10の何れか1項に記載の弾道電子電界放出型電子源の製造方法。The method for manufacturing a ballistic electron field emission electron source according to any one of claims 7 to 10 , wherein the plasma treatment under atmospheric pressure is a treatment using capacitively coupled plasma.
JP2007513505A 2005-05-24 2006-05-09 Ballistic electron field emission electron source and manufacturing method thereof Expired - Fee Related JP4033238B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005150300 2005-05-24
JP2005150300 2005-05-24
PCT/JP2006/309276 WO2006126383A1 (en) 2005-05-24 2006-05-09 Field emission electron source and method for manufacturing same

Publications (2)

Publication Number Publication Date
JP4033238B2 true JP4033238B2 (en) 2008-01-16
JPWO2006126383A1 JPWO2006126383A1 (en) 2008-12-25

Family

ID=37451810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007513505A Expired - Fee Related JP4033238B2 (en) 2005-05-24 2006-05-09 Ballistic electron field emission electron source and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP4033238B2 (en)
WO (1) WO2006126383A1 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260300A (en) * 1999-03-12 2000-09-22 Univ Osaka Electron emission element and its manufacture
JP3501019B2 (en) * 1999-06-18 2004-02-23 日本電気株式会社 Cold cathode electron source
JP3789064B2 (en) * 1999-10-27 2006-06-21 パイオニア株式会社 Electron emitter
JP2002237463A (en) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd Manufacturing method and device of semiconductor element
JP2002110671A (en) * 2000-07-28 2002-04-12 Sekisui Chem Co Ltd Method for manufacturing semiconductor element
JP3788228B2 (en) * 2000-11-10 2006-06-21 松下電工株式会社 Field emission electron source
JP3852564B2 (en) * 2001-05-28 2006-11-29 松下電工株式会社 Field emission electron source and manufacturing method thereof

Also Published As

Publication number Publication date
WO2006126383A1 (en) 2006-11-30
JPWO2006126383A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
US7238628B2 (en) Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
KR100514952B1 (en) Method of forming indium tin oxide thin film including a seed layer and a bulk layer utilizing an optimized sequential sputter deposition
WO2006061964A1 (en) Substratum with conductive film and process for producing the same
US20090286071A1 (en) Transparent conductive film and method for production thereof
US10311992B2 (en) Transparent conducting films including complex oxides
JP2003297150A (en) Transparent electrically conductive laminate and manufacturing method therefor
JP6270738B2 (en) Substrate with transparent electrode and manufacturing method thereof
JP4362322B2 (en) Transparent conductive substrate, method for producing the same, and photoelectric conversion element
US10497893B2 (en) Method for doping graphene, method for manufacturing graphene composite electrode, and graphene structure comprising same
JPWO2008044474A1 (en) Method for forming transparent conductive film
JPWO2004065656A1 (en) ITO thin film, film forming method thereof, transparent conductive film, and touch panel
US20110089026A1 (en) Touch panel manufacturing method and film formation apparatus
JPWO2008044473A1 (en) Method for forming transparent conductive film and transparent conductive film substrate
JP4033238B2 (en) Ballistic electron field emission electron source and manufacturing method thereof
KR20090121186A (en) Method of preparing a substrate and a substrate prepared thereby
JPS62145694A (en) Electric field light emitting device and manufacture of the same
JP2003086025A (en) Transparent conductive film forming substrate and method for manufacturing the same
JP4254190B2 (en) Thin film formation method
JP2010225384A (en) Substrate with transparent electrode, and method for manufacturing the same
KR102328694B1 (en) Mulity-layer graphene laminate, method for preparing the same, and electronic device using thereof
JPH09156023A (en) Transparent conductive laminate
CN112941476B (en) Tin dioxide/copper/tin dioxide multilayer transparent conductive film and preparation method and application thereof
JP2007103015A (en) X-ray source
JP2007095628A (en) X-ray source
US20070236133A1 (en) Field emission electrode, field emission device having the same and methods of fabricating the same

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees