JP4025300B2 - 電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置 - Google Patents

電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置 Download PDF

Info

Publication number
JP4025300B2
JP4025300B2 JP2004014898A JP2004014898A JP4025300B2 JP 4025300 B2 JP4025300 B2 JP 4025300B2 JP 2004014898 A JP2004014898 A JP 2004014898A JP 2004014898 A JP2004014898 A JP 2004014898A JP 4025300 B2 JP4025300 B2 JP 4025300B2
Authority
JP
Japan
Prior art keywords
signal
circuit
power
power circuit
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004014898A
Other languages
English (en)
Other versions
JP2004229496A (ja
Inventor
ユン−リン・リン
Original Assignee
オーツー マイクロ, インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/348,748 external-priority patent/US6778415B2/en
Application filed by オーツー マイクロ, インコーポレーテッド filed Critical オーツー マイクロ, インコーポレーテッド
Publication of JP2004229496A publication Critical patent/JP2004229496A/ja
Application granted granted Critical
Publication of JP4025300B2 publication Critical patent/JP4025300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00Reflectors for light sources
    • F21V7/04Optical design
    • F21V7/08Optical design with elliptical curvature

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Inverter Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Description

本発明は、CCFL(冷陰極蛍光灯:cold-cathode-fluorescent-lamp)等の複数の負荷に対して電力を供給するための電気回路に関し、特に、複数の負荷に位相シフトを提供するための電気回路に関する。通常、本電気回路は、液晶表示モニターや液晶表示コンピュータや液晶テレビなどの表示装置に使われる。
CCFL負荷は、広く、液晶ディスプレイ(LCD)、特に背面照明型LCDモニターやLCDテレビに背面照明を提供するのに使用される。しかし、そのような従来の応用範囲では、個々のCCFLを駆動するのに、分離型の直流/交流電力の電力インバータ(DC/AC電力インバータ)を必要とする。そのような応用例が、図1に示されるが、そこでは、各CCFL(20,22,…24)は、それぞれ個々のDC/ACインバータ(10,12,…14)によって電力を与えられ、全てのDC/ACインバータは同期が取れている。各DC/ACインバータには、AC交換網と電力駆動回路とが含まれている。電力駆動回路には、CCFLのための共振タンク回路が含まれていてよい。各インバータの中のAC交換網は、同期してON/OFFが切り換えられる。従って、電力線上には、大きなリップルがある。交換網の中のスイッチがオンされる時に、電力源VBattから大電流が引き出され、スイッチがオフされる時に、引き出された電流が解除される。全てのインバータで同時にオンとオフがされると、電力線上に雑音が発生し、これによってシステム内の信号/雑音の状態が劣化する。
リップルを減らす一つの方法は、電力線におけるフィルタを増やすことである。しかし、その欠点は、回路の大きさが増加して、その結果、システムの価格が増加することである。
図2は、複数のCCFL負荷を駆動するための、他の従来例による回路を示しており、その回路には、複数のDC/ACインバータ(10,12,14,…16)とCCFL負荷(20,22,24,…26)を駆動するための制御器(40)が含まれている。制御器(40)の中のクロック生成器(42)は、位相の遅延を作るために、各DC/ACインバータ(10,12,14,…16)に対して位相シフトされたクロック信号の列を生成する。全てのDC/ACインバータ(10,12,14,…16)のネットワーク内のスイッチは、隣り合うインバータ間で等しい位相シフトでオンとオフをするので、電力線上のリップルは、図1に示されるものの1/Nに減る効果がある。ここで、Nは、接続されるDC/ACインバータの数である。
しかし、問題は、制御器(40)は、求められる元の負荷の数に固定される、言い換えると、CCFL負荷の数は、制御器(40)から各インバータ(10,12,14,…16)に位相シフトを渡すラインに等しいということである。従って、もし、CCFL負荷の数が変わると、制御器(40)の構成は変わらざるを得ない。他の欠点は、制御器(40)が、個々のDC/ACインバータの動作周波数のN倍の周波数を持つ高周波クロック信号を生成する必要があるということである。
本発明の目的は、より簡易な位相シフト回路技術の、より簡易な制御器を提供することであり、ここで、インバータの数によって決まる、より簡易なユーザープログラマブルな数の位相が使用される、すなわち、高出力、低価格でより小さな複数のインバータのシステムを得ることができる。
本発明の他の目的は、CCFL負荷のような複数の負荷を駆動するために、DC/ACインバータのような複数の電力回路を備えた改良型電気回路を提供することであり、これによって、電力回路中で同時にオンとオフが起こることによる瞬間的高電流リップルと雑音が減少する。
本発明のさらに他の目的は、CCFL負荷のような、少なくとも2つの負荷を備えた表示装置を提供することである。この表示装置は、LCDモニターやLCDテレビやLCDコンピュータであろう。
本発明のさらに他の目的は、CCFL負荷のような複数の負荷を駆動するための、DC/ACインバータのような複数の電力回路を備えた電気回路を駆動するための方法を提供することであり、これによって、電力回路において同時にオンとオフが起こることによる瞬間的高電流リップルと雑音が減少する。
まとめると、本発明の制御器は、接続されるDC/ACインバータの動作を始めるためのクロック信号を生成するためのパルス生成器と、接続されるDC/ACインバータの数を示す基準信号を生成するための位相選択器とを備える。
加えて、本発明による電気回路は、DC/ACインバータの間でCCFL負荷を駆動するためにオンとオフを切り換える位相シフトを提供し、ここで、位相シフトの数は、接続されるDC/ACインバータの数に従ってプログラムされる。本発明によると、第1DC/ACインバータは、パルス生成器からのパルス信号と、位相の数を示す位相選択器からの基準信号とを受信し、第2DC/ACインバータへの第2パルス信号を生成する。第2DC/ACインバータは、第1DC/ACインバータへの第1パルス信号入力に関する位相シフトをもった第2パルス信号を受信する。同様に、第2DC/ACインバータは、第2DC/ACインバータへの第2パルス信号入力に関する同量の位相シフトを持つ、第3DC/ACインバータへの第3パルス信号を生成し、それによって、全てのDC/ACインバータは、隣り合うインバータ間で等しい位相シフトでオンとオフをする。本発明によると、電力線の上のリップルは、こうして効果的に減らされ、回路は、プログラム可能となり、かつ簡略化され、価格も減る。
本発明とその利点をより完全に理解するために、次に、本発明の実施形態を示す図面と共に以下の説明を参照する。
図3aは、光源負荷あるいはCCFL負荷のような複数の負荷を駆動するために使用される、本発明による電気回路をブロック図である。本電気回路は、制御器(40)と、DC/ACインバータのような少なくとも2つの電力回路(10,12)を備える。制御器(40)は、位相選択器(44)のような選択器(40)と、発振器のようなパルス生成器(46)を備える。
選択器(44)は、可変入力信号に従って基準信号を生成し、この基準信号は、少なくとも2つの電力回路(10,12)に結合されて、制御される電力回路の数あるいはシフトする位相の数を示す。すなわち、もし接続すべき電力回路が4つあれば、選択器(44)の出力は、可変入力信号によって接続される4つの電力回路を表す基準信号を出力するだろう。従って、制御すべき電力回路は、制御回路(40)と電力回路(10,12)の回路構成を変えずに、入力信号によってプログラム可能であろう。選択器(44)は、ディジタル−アナログ変換器であっても良いし、アナログ入力−アナログ出力回路であっても良い。
パルス生成器(46)は、第1パルス信号を生成し、その第1パルス信号は、少なくとも2つの電力回路(10,12)の第1電力回路に結合されて、少なくとも2つの電力回路(10,12)の第1電力回路の動作を開始する。第1電力回路(10)は、その後、第2パルス信号を出力し、少なくとも2つの電力回路(10,12)の第2電力回路(12)の動作を開始する。少なくとも2つの電力回路(10,12)は、負荷に電力を供給するために各々、変圧器と光源あるいはCCFLのような負荷とに結合される。
説明を簡単にするために、2つの電力回路を備えた本発明の電気回路の動作が、以下に説明される。
選択器(44)は、最初に、制御すべき電力回路の数(この場合は、2)を示すための選択器に結合される入力信号に従って、2つの電力回路(10,12)へと基準信号を生成する。その後、パルス生成器(46)は、第1電力回路(10)へ第1パルス信号を生成して、第1電力回路の動作を開始する。第1電力回路(10)は、光源あるいはCCFLのような第1負荷に結合される第1変圧器に結合されて、第1負荷の動作を制御する。第1電力回路(10)は、第2パルス信号を第2電力回路(12)へ出力して、第2電力回路の動作を開始するが、ここで、第2パルス信号は、第1電力回路(10)に送られた第1パルス信号によって遅延する。第2電力回路(12)は、光源あるいはCCFLのような第2負荷に結合される第2変圧器に結合されて、第2負荷の動作を制御する。同様に、第2電力回路(12)は、第2動作サイクルのために、第3パルス信号を第1電力回路(10)に出力する。第3パルス信号は、第2電力回路(12)に送られる第2パルス信号によって遅延する。第1電力回路(10)は、その後、第4パルス信号を出力し、ここで、第4パルス信号は、第1電力回路(10)に送られた第3パルス信号によって遅延する。第1電力回路への入力パルス信号として、通常は、最後の電力回路からのパルス信号出力である。本発明によると、2つの電力回路(10,12)は、等しい位相シフトでオンとオフをする。従って、電力線の上のリップルは、こうして減らされ、本回路は、プログラム可能になり、かつ簡略化され、価格は減る。本発明の利点は、電力回路の数が多くなると、より一層明らかとなるだろう。
本発明の電気回路は、LCDモニターのような表示装置や、LCDモニターや、LCDテレビや、LCDコンピュータで適用することができよう。本表示装置は、制御器に加えて、少なくとも2つの電力回路と、少なくとも2つの変圧器と、少なくとも2つの光源と、表示パネルとを備えていてよい
図4は、電力回路のための入力クロックと出力クロックの信号表記である。入力クロックと出力クロックの間に、時間遅延Δtが見られる。この遅延は、一種の位相シフト遅延であり、遅延回路によって生成されるが、これは後に説明する。
図5は、選択回路(70)の一例であり、ここで、ディジタル−アナログ変換器のような選択回路(70)に結合される入力(60,62,64,…66)は、ディジタル信号であり、電力回路(10,12,…14)に結合される出力はアナログ信号(Vaa)である。選択回路(70)に結合される入力信号と、その対応する出力信号は、図6に示されている。すなわち、もし選択器(70)の入力端子が4ならば、制御すべき電力回路は、16までプログラムすることができる。
図7は、縮尺の決められたアナログ選択器のような選択回路(72)の他の一例を示しており、ここでは、選択回路に結合された入力は、アナログ信号(Vain)であり、電力回路(10,12,…14)に結合された出力はアナログ信号(Vaa)である。図8は、図7に示された選択回路(72)の一例の図であり、ここでは、Vainは、選択回路(72)のアナログ入力を表しており、Vaaは、選択回路(72)のアナログ出力を表している。Vaaの値は、VainとVrefと3つの抵抗(80,82,84)の値に基づいて重ね合わせ法を用いることによって得ることができる。
図9は、入力クロック信号と基準信号に基づいて生成されたランプ信号を備えた、電力回路の中の遅延回路の一例の図である。遅延ΔTは、各位相間の遅延回路によって生成される。図9は、各CCFLに順次結合された一連の信号も示しており、ここでは、最初の位置の遅延は、第1パルス信号と基準信号とに基づいてランプ生成器によって生成される。
図10aは、本発明における遅延セルの図である。ここで図示されているのは、CLOCK IN信号とCLOCK OUT信号の間の遅延セルによって生成される遅延ΔTである。図10bは、図10aで示される遅延セル(92)を備えた電力回路の遅延回路の一例である。遅延ΔTは、主に、基準信号Vaaによって決定される。中でも、CLOCK IN信号が遅延セル(92)と一番最初の時間に結合されると、トランジスタ(93)は、オンして電圧Vcは0Vに落ちる。一方、CLOCK IN信号が落ちてトランジスタ(93)をオフすると(遅延時間の始まり)、コンデンサ(94)は、コンデンサ(94)上の電圧がrefより高くなるまで、電流Icによって充電される。コンデンサ(94)上の電圧がVrefより高くなると、比較器(95)は、状態を変更し、コンデンサ(96)を経由して次段へパルス信号(遅延時間の終わり)を生成するだろう。電流Icは、VaaとVccの差によって決定される。一例として、Vaaの値が高くなるほど、電流Icは少なくなり、充電時間は多くなる。言い換えると、遅延時間が増加する。別の例では、Vaaの値が高くなるほど、電流Icは多くなり、そうして、充電時間は少なくなる。言い換えると、遅延時間が減少する。
図11a〜図11eは、本発明の電気回路を実現しているDC/ACインバータの例である。図11aは、フルブリッジDC/ACインバータであり、図11bは、半ブリッジDC/ACインバータであり、図11cは、フライバックフォワード(fly-back forward)DC/ACインバータであり、図11dは、プッシュプルDC/ACインバータであり、図11eは、D級DC/ACインバータである。
本発明とその利点が詳細に説明されたが、様々な変更や代用や交替は、添付の特許請求の範囲で定義したような本発明の趣旨と範囲とから逸脱することなく、ここにおいて可能であることは理解されたい。
全てのDC/ACインバータがCCFL負荷を駆動するのに同期している、複数のCCFL負荷を駆動するために使用される従来の回路を描いた図である。 回路中に制御器と複数のDC/ACインバータが含まれ、制御器は、複数のDC/ACインバータへの位相遅延クロック信号の列を生成するところの、複数のCCFL負荷を駆動するのに使用される従来の回路を描いた図である。 複数のCCFL負荷を駆動するのに使用される、本発明による電気回路のブロック図である。 複数のCCFL負荷を駆動するのに使用される、本発明による電気回路のブロック図である。 DC/ACインバータのための入力クロックと出力クロックの信号である。 選択回路に結合される入力はディジタル信号であり、DC/ACインバータに結合される出力はアナログ信号であるような、選択回路の一例の図である。 選択回路に結合される入力信号と、対応する出力信号の一例の図である。 選択回路に結合される入力はアナログ信号であり、DC/ACインバータに結合される出力はアナログ信号であるような、選択回路の一例の表である。 図7に示される選択回路の一例の図である。 入力クロック信号に基づいて生成されたランプ信号を備えるDC/ACインバータの遅延回路の一例の図である。 本発明中の遅延セルの図である。 本発明中の遅延セルの図である。 本発明の電気回路を実現するDC/ACインバータの例の図である。 本発明の電気回路を実現するDC/ACインバータの例の図である。 本発明の電気回路を実現するDC/ACインバータの例の図である。 本発明の電気回路を実現するDC/ACインバータの例の図である。 本発明の電気回路を実現するDC/ACインバータの例の図である。
符号の説明
10,12,14,16…DC/AC変換器
20,22,24,26…CCFL(冷陰極蛍光灯)
40…制御器
42…クロック生成器
44…位相選択器
46…パルス生成器
60,62,64,66…ディジタル入力
70…ディジタル−アナログ変換器
72…縮尺の決められたアナログ選択器
80,82,84…抵抗
92…遅延セル
93…トランジスタ
94,96…コンデンサ
95…比較器

Claims (37)

  1. 第1電力回路から第n電力回路までを制御するための制御器において、
    前記電力回路の動作を開始するために、前記第1電力回路に結合されるパルス信号を生成するためのパルス生成器と、
    制御される電力回路の数を示すために、前記電力回路の各々に結合される基準信号を生成するための選択器と
    を備え、
    第i電力回路(iは1からn−1までの整数)は、前記基準信号に基づいて遅延時間を決定し、受け取ったパルス信号を前記遅延時間だけ遅延させて、第i+1電力回路へ送り、
    第n電力回路は、前記基準信号に基づいて遅延時間を決定し、受け取ったパルス信号を前記遅延時間だけ遅延させて、第1電力回路へ送ることを特徴とする制御器。
  2. 前記パルス生成器は、発振器であることを特徴とする請求項1記載の制御器。
  3. 前記選択器は、ディジタル−アナログ変換器あるいはアナログ入力アナログ出力回路であることを特徴とする請求項1記載の制御器。
  4. 前記基準信号は、前記遅延時間を決定するための信号であることを特徴とする請求項1記載の制御器。
  5. 前記選択器は、制御される電力回路の数をプログラムするための少なくとも1つの入力端子と、前記少なくとも1つの入力端子に結合される入力信号に従って、基準信号を出力するための出力を備えることを特徴とする請求項1記載の制御器。
  6. 前記入力信号は、制御される電力回路の数をプログラムするためのアナログ信号、あるいは制御される電力回路の数をプログラムするためのディジタル信号であることを特徴とする請求項5記載の制御器。
  7. エネルギーを供給するための電気回路において、
    第1パルス信号を生成するためのパルス生成器と、基準信号を生成するための選択器とを持った制御器と、
    少なくとも2つの電力回路と
    を備え、
    前記基準信号は、制御される電力回路の数を示すために、少なくとも2つの電力回路の各々に結合され、前記第1パルス信号は、第1電力回路の動作を開始するために、前記少なくとも2つの電力回路の第1電力回路に結合され、前記第1電力回路は、第2電力回路の動作を開始するために、前記少なくとも2つの電力回路の第2電力回路に第2パルス信号を出力し、前記第2パルス信号は、第1パルス信号に対して遅延があり、
    前記電力回路は、さらに、遅延を生成するための遅延回路を備え、遅延の量は、第1パルス信号と基準信号とに基づいて生成されることを特徴とする電気回路。
  8. 前記パルス生成器は、発振器であることを特徴とする請求項7記載の電気回路。
  9. 前記選択器は、ディジタル−アナログ変換器あるいはアナログ入力アナログ出力回路であることを特徴とする請求項7記載の電気回路。
  10. 前記基準信号は、前記遅延時間を決定するための信号であることを特徴とする請求項7記載の電気回路。
  11. 前記選択器は、制御される電力回路の数をプログラムするための少なくとも1つの入力端子と、結合される入力信号に従って基準信号を少なくとも1つの入力端子に出力するための出力とを備えることを特徴とする請求項7記載の電気回路。
  12. 前記入力信号は、制御される電力回路の数をプログラムするためのアナログ信号、あるいは制御される電力回路の数をプログラムするためのディジタル信号であることを特徴とする請求項11記載の電気回路。
  13. 前記電力回路は、DC/ACインバータであり、
    前記DC/ACインバータは、フルブリッジインバータ、あるいは半ブリッジインバータ、あるいはフライバックフォワードインバータ、あるいはプッシュプルインバータ、あるいはD級インバータであることを特徴とする請求項7記載の電気回路。
  14. 前記遅延は、位相シフト遅延であることを特徴とする請求項7記載の電気回路。
  15. 前記電力回路は、さらに変圧器を備えることを特徴とする請求項7記載の電気回路。
  16. 前記電力回路は、さらに光源を備えることを特徴とする請求項15記載の電気回路。
  17. 前記光源は、冷陰極蛍光灯であることを特徴とする請求項16記載の電気回路。
  18. 前記電力回路は、さらに、ランプ信号を生成するためのランプ生成器を備え、前記パルス信号の遅延は、前記ランプ信号の値と所定の基準値との比較に基づいて決定されることを特徴とする請求項7記載の電気回路。
  19. 表示装置において、
    第1パルス信号を生成するためのパルス生成器と、基準信号を生成するための選択器とを持った制御器と、
    少なくとも2つの電力回路と、
    各々が少なくとも2つの電力回路にそれぞれ結合される、少なくとも2つの変圧器と、
    各々が少なくとも2つの変圧器にそれぞれ結合される、少なくとも2つの光源と、
    表示パネルと
    を備え、
    前記基準信号は、制御される電力回路の数を示すために、少なくとも2つの電力回路の各々に結合され、前記第1パルス信号は、少なくとも2つの光源の第1光源をオンさせるために、第1電力回路の動作を開始するべく、前記少なくとも2つの電力回路の第1電力回路に結合され、前記第1電力回路は、少なくとも2つの光源の第2光源をオンさせるために、第2電力回路の動作を開始するべく、前記少なくとも2つの電力回路の第2電力回路に第2パルス信号を出力し、前記第2パルス信号は、第1パルス信号に対して遅延があり、
    前記電力回路は、さらに、遅延を生成するための遅延回路を備え、遅延の量は、第1パルス信号と基準信号とに基づいて生成されることを特徴とする表示装置。
  20. 前記表示装置は、液晶表示テレビ、あるいは液晶表示モニター、あるいは液晶表示コンピュータであることを特徴とする請求項19記載の表示装置。
  21. 前記パルス生成器は、発振器であることを特徴とする請求項19記載の表示装置。
  22. 前記選択器は、ディジタル−アナログ変換器、あるいはアナログ入力アナログ出力回路であることを特徴とする請求項19記載の表示装置。
  23. 前記基準信号は、前記遅延時間を決定するための信号であることを特徴とする請求項19記載の表示装置。
  24. 前記選択器は、制御される電力回路の数をプログラムするための少なくとも1つの入力端子と、少なくとも1つの入力端子に結合される入力信号に従って、基準信号を出力するための出力とを備えることを特徴とする請求項19記載の表示装置。
  25. 前記入力信号は、制御される電力回路の数をプログラムするためのアナログ信号であるか、あるいは制御される電力回路の数をプログラムするためのディジタル信号であることを特徴とする請求項24記載の表示装置。
  26. 前記電力回路は、DC/ACインバータであることを特徴とする請求項19記載の表示装置。
  27. 前記DC/ACインバータは、フルブリッジインバータ、あるいは半ブリッジインバータ、あるいはフライバックフォワードインバータ、あるいはプッシュプルインバータ、あるいはD級インバータであることを特徴とする請求項26記載の表示装置。
  28. 前記遅延は、位相シフト遅延であることを特徴とする請求項19記載の表示装置。
  29. 前記光源は、冷陰極蛍光灯であることを特徴とする請求項19記載の表示装置。
  30. 前記電力回路は、さらに、ランプ信号を生成するためのランプ生成器を備え、前記パルス信号の遅延は、前記ランプ信号の値と所定の基準値との比較に基づいて決定されることを特徴とする請求項19記載の表示装置。
  31. 少なくとも2つの電力回路を駆動するための方法において、
    (a)選択器から基準信号を生成する段階と、
    (b)制御される電力回路の数を示すために、基準信号を少なくとも2つの電力回路の各々に結合する段階と、
    (c)パルス生成器から第1パルス信号を生成する段階と、
    (d)第1電力回路の動作を開始するために、少なくとも2つの電力回路の第1電力回路に第1パルス信号を結合する段階と、
    (e)第2電力回路の動作を開始するために、少なくとも2つの電力回路の第2電力回路に、第1電力回路から第2パルス信号を出力する段階と
    を備え、
    前記第2パルス信号は、第1パルス信号に対して遅延があり、
    前記段階(e)における遅延は、遅延回路によって生成され、遅延の量は、第1パルス信号と基準信号とに基づいて生成されることを特徴とする方法。
  32. 前記段階(a)の基準信号は、選択器に結合される入力信号に従って生成されることを特徴とする請求項31記載の方法。
  33. 前記段階(d)は、さらに、第1電力回路を第1変圧器に結合する段階を備えることを特徴とする請求項31記載の方法。
  34. さらに、前記第1変圧器を第1光源に結合する段階を備えることを特徴とする請求項33記載の方法。
  35. 前記段階(e)は、さらに、前記第2電力回路を第2変圧器に結合する段階を備えることを特徴とする請求項31記載の方法。
  36. さらに、前記第2変圧器を第2光源に結合する段階を備えることを特徴とする請求項35記載の方法。
  37. 前記段階(e)は、さらに、ランプ信号がランプ生成器によって生成される段階を備え、前記パルス信号の遅延は、前記ランプ信号の値と所定の基準値との比較に基づいて決定されることを特徴とする請求項31記載の方法。
JP2004014898A 2003-01-22 2004-01-22 電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置 Expired - Fee Related JP4025300B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/348,748 US6778415B2 (en) 2003-01-22 2003-01-22 Controller electrical power circuit supplying energy to a display device
US10/756,007 US7200017B2 (en) 2003-01-22 2004-01-13 Controller and driving method for supplying energy to display device circuitry

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006249717A Division JP2007059408A (ja) 2003-01-22 2006-09-14 電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置

Publications (2)

Publication Number Publication Date
JP2004229496A JP2004229496A (ja) 2004-08-12
JP4025300B2 true JP4025300B2 (ja) 2007-12-19

Family

ID=32911903

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004014898A Expired - Fee Related JP4025300B2 (ja) 2003-01-22 2004-01-22 電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置
JP2006249717A Pending JP2007059408A (ja) 2003-01-22 2006-09-14 電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006249717A Pending JP2007059408A (ja) 2003-01-22 2006-09-14 電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置

Country Status (3)

Country Link
JP (2) JP4025300B2 (ja)
KR (1) KR20040068014A (ja)
CN (1) CN1521924B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078974A (ja) * 2004-09-13 2006-03-23 Toshiba Matsushita Display Technology Co Ltd 光源装置
US7417785B2 (en) * 2005-01-18 2008-08-26 Research Frontiers Incorporated Methods and circuits for distributing power to SPD loads
JP4711258B2 (ja) * 2005-04-22 2011-06-29 立山マシン株式会社 多相交流電源
TW201011712A (en) * 2008-09-15 2010-03-16 Chunghwa Picture Tubes Ltd Scanning driving apparatus for backlight source and the liquid crystal display thereof
KR20210034878A (ko) 2019-09-23 2021-03-31 엘지디스플레이 주식회사 전원 공급부 및 이를 포함하는 표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793628A (en) * 1997-04-30 1998-08-11 Hewlett-Packard Company Multi-phase pulse-width-modulation power converter
JP4142845B2 (ja) * 2000-09-28 2008-09-03 富士通株式会社 液晶表示装置のバックライト装置
CN2698007Y (zh) * 2003-01-22 2005-05-04 美国凹凸微系有限公司 用于供电的电源电路、电子电路的控制器及带该电子电路的显示装置

Also Published As

Publication number Publication date
KR20040068014A (ko) 2004-07-30
CN1521924B (zh) 2010-05-26
CN1521924A (zh) 2004-08-18
JP2007059408A (ja) 2007-03-08
JP2004229496A (ja) 2004-08-12

Similar Documents

Publication Publication Date Title
US6778415B2 (en) Controller electrical power circuit supplying energy to a display device
USRE42182E1 (en) Back-light control circuit of multi-lamps liquid crystal display
KR100513318B1 (ko) 비동기 pwm 구동방식의 lcd 패널용 백라이트 인버터
US20060279521A1 (en) Inverter Controller with Automatic Brightness Adjustment Circuitry
US20080137384A1 (en) Mixed-mode DC/AC inverter
TW200426749A (en) Power supply for an LCD panel
US8111016B2 (en) Control system for multiple fluorescent lamps
JP2007059408A (ja) 電源回路の制御器と駆動方法及びエネルギー供給のための電気回路及びその電気回路を備えた表示装置
US7521877B2 (en) Dimmer circuit for a discharge lighting apparatus
US7321205B2 (en) Method and a controller to control power supply to a CCFL
JP2007059155A (ja) 冷陰極管点灯装置、該冷陰極管点灯装置に用いられる管電流検出回路、管電流制御方法、及び集積回路
KR20040073533A (ko) 하나 이상의 램프를 동작시키기 위한 회로 장치
US7737938B2 (en) Driving circuit for LCD backlight
US7426124B2 (en) DC-AC converter
JP4058530B2 (ja) 液晶表示装置のバックライト用他励式インバータ
US20080067957A1 (en) Cold cathode fluorescent lamp driving system
CN2698007Y (zh) 用于供电的电源电路、电子电路的控制器及带该电子电路的显示装置
KR100799404B1 (ko) 냉음극관 점등 장치, 상기 냉음극관 점등 장치에 이용되는 관전류 검출 회로, 및 관전류 제어 방법
JP2005108784A (ja) 液晶表示装置
KR100483051B1 (ko) Lcd 패널용 백라이트 인버터의 트랜스 오동작 검출 회로
EP2242172A1 (en) Inverter having only a one bit feedback signal for controlling three switching states
KR20010066689A (ko) 직류/교류 인버터 회로
JPH10302991A (ja) 蛍光灯駆動回路及び蛍光灯の駆動方法
KR20080032869A (ko) 풀-브리지 인버터 및 lcd 백라이트용 컨버터
KR20070071338A (ko) 평판표시장치용 인버터 구동방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees