JP4023203B2 - Signal transmission system - Google Patents
Signal transmission system Download PDFInfo
- Publication number
- JP4023203B2 JP4023203B2 JP2002126985A JP2002126985A JP4023203B2 JP 4023203 B2 JP4023203 B2 JP 4023203B2 JP 2002126985 A JP2002126985 A JP 2002126985A JP 2002126985 A JP2002126985 A JP 2002126985A JP 4023203 B2 JP4023203 B2 JP 4023203B2
- Authority
- JP
- Japan
- Prior art keywords
- timing adjustment
- signal
- transmission
- master node
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、マスターノードと複数のスレーブノード間で伝送路を介して信号の送受信を行う信号伝送システムに関する。
【0002】
【従来の技術】
近年半導体集積化技術の向上により、LSIのデータ処理速度が飛躍的に速くなってきた。これに伴い、半導体集積回路を実装する配線基板に対して、信号伝送能力向上が求められている。特に最近ではパーソナルコンピュータにおいても、上位機種にあたるサーバタイプのシステムにおいては高速CPUチップを複数備える、いわゆる並列処理アーキテクチャが採用されている。並列処理アーキテクチャ技術に関しては、例えば「天野英晴、並列コンピュータ、昭晃堂、pp.6−13」に記載されている。これによると、CPUなどデータ処理を行うモジュールを複数含むシステムを構成する場合、モジュール間の結合方法はバス結合型、スイッチ結合型、結合網型に分類される。このうちバス結合型は、多数のモジュールの結合には適さないが、他に比べて構造がシンプルであり、ハードウェア量が少ない、拡張性にも優れるといったメリットがある。パーソナルコンピュータを始めとする商用の計算機や、ページプリンタ等の計算機応用製品において多く用いられている。
【0003】
並列処理システムのモジュール間結合部の実装においては、多数の接続コネクタと配線を必要とするため、配線の多層化や微細化による通信能力や配線密度の向上が計られてきた。しかし、配線間容量や接続配線抵抗に起因する信号遅延や伝送波形の歪みにより、限界に達しつつある。また動作速度の上昇により電磁ノイズ(EMI:Electromagnetic Interference)も大きな問題となる。
【0004】
このようにデータ処理装置の処理能力は、しばしば配線基板のバスの伝送能力によって制限されるようになってきた。そこで電気式バスの限界を打破するために、光インターコネクションと呼ばれる、システム内光接続技術を用いることが検討されている。光インターコネクション技術の概要は、「内田禎二、第9回回路実装学術講演大会、15C01、pp.201〜202」や「H.Tomimura,et al、“Packaging Technology for Optical Interconnects”、IEEE Tokyo、No.33、pp.81〜86、1994」、「和田修、エレクトロニクス1993年4月号、pp.52〜55」に記載されている様に、システムの構成内容により様々な形態が提案されている。この技術によれば、電気式以上の高周波動作が可能でありながら電磁ノイズが低減できること、バス信号線の物理的な結線が不要となること、波長や強度等を用いた多重化により伝送バンド幅を拡張できること、同時双方向通信が可能である、といったメリットがある。この種の技術で光ファイバを用いたものが、例えば特開10−98439号公報に開示されている。
【0005】
一方、空間光伝送技術は光ファイバによる伝送技術と異なり、多ポート間の同時通信を可能とするため、上述のバス結合型の並列処理アーキテクチャとの整合性がよい。関連する技術が特開平10−123350号公報に記載されている。この技術は平板型の導光路の端面に設置されたポート間での光通信を実現するものであり、入射信号光を拡散して対向する端面に伝送し、ブロードキャスト通信を実現する。多重伝送を用いることにより、複数の独立なブロードキャスト通信が同時に実行される。
【0006】
このような空間光伝送を応用した信号伝送システム技術としては、信号間の伝送スキューの問題を緩和し、かつ伝送路の数を削減するために、複数の電気信号線を並列直列変換して得られるシリアル信号を光化し、空間光伝送媒体を介して伝送するシステムが提案されている。特にここでは送信ノードから受信ノードに対して、データ信号とフレーム信号のみを伝送し、クロック信号を伝送しない方式とされている。フレーム信号とは電気信号線の伝送周波数を表し、クロック信号とは並列直列変換後に得られるシリアル信号の伝送周波数を表す。クロック信号は受信ノードにおいてシリアル信号をラッチするために必要であるが、ここでは受信されたフレーム信号からPLL(Phase Locked Loop)回路等の手段によって周波数を逓倍し、クロック信号を自動生成する。この結果、特に光伝送において高周波となるクロック信号を伝送する必要が無くなり、伝送路を構成する光学部品、回路部品に必要な伝送帯域を狭められ、伝送システムを容易に実現することができる。
【0007】
【発明が解決しようとする課題】
この種の信号伝送システムにおいて、マスターノードと複数のスレーブノード間が高速のシリアル伝送路を介して接続されている場合、両ノード間でデータの送受信を行うためにタイミング調整が行われる。この際、マスターノードと各スレーブノード間で個々にタイミング調整を行っており、スレーブノードの切り替えにミリ秒オーダーの時間を要し、切り替えが遅すぎるという問題がある。
【0008】
本発明の目的は、伝送路で接続されたノード間のタイミング調整を円滑に行うことができる信号伝送システムを提供することにある。
【0009】
【課題を解決するための手段】
上記目的は、マスターノードと複数のスレーブノードが伝送路を介して接続された信号伝送システムであって、マスターノードとスレーブノード間のタイミング調整時に、データ伝送時に比べて低速のタイミング調整シーケンスが用いられる信号伝送システムによって達成される。
ここでタイミング調整シーケンスは、高速のタイミング調整パターンデータに先立って送出される低速のタイミング調整コマンドを含むことができる。またタイミング調整コマンドは、タイミング調整パターンデータと同じ伝送路に送出されることができ、さらにデータ伝送時に逓倍される前の源信号の周波数を伴うことができる。
【0010】
また、本発明に係るタイミング調整方法は、伝送路を介して接続されたマスターノードとスレーブノード間のタイミング調整方法であって、データ伝送時に比べて低速のタイミング調整シーケンスを導入してタイミング調整動作を行うものである。
このように構成することにより、伝送路で接続されたノード間のタイミング調整を円滑に行うことができる。
【0011】
【発明の実施の形態】
図1は、本発明が適用される信号伝送システムの一構成例を示す図である。本例では、図示のように、マスターノード10と複数のスレーブノード1、2、3が伝送路4を介して接続されている。伝送路4は例えば光ファイバを用いて構成され、伝送路中には光分波器5と光合波器6が配置されている。
【0012】
マスターノード10は、光信号を送信する送信部11と光信号を受信する受信部12とを備える。スレーブノード1も同様に、それぞれ光信号を送信する送信部13と光信号を受信する受信部14とを備える。スレーブノード2、3もそれぞれスレーブノード1と同様の構成を有する。
【0013】
光分波器5は光信号の入射ポート1つと、出射ポート3つを備えている。入射ポートからの光信号入射に対して、各出射ポートにおいて同様の光量の光信号が得られるように導光路を構成する。光分波器5としては例えばスターカプラなどを用いることができ、また特開平10−123350号公報や特開平10−123374号公報に記載された光バスを用いることもできる。これらの光バスは、シート状の光伝送媒体の内部または入射端面で信号光を拡散することによって、出射端面において一様な光強度レベルの信号光を得るものである。
【0014】
光合波器6は光信号の入射ポート3つと、出射ポート1つを備えている。いずれの入射ポートから光信号が入射されても、出射ポートにおいて同様の光量の光信号が得られるように導光路を構成する。光合波器6としては上述の光分波器5と同様にスターカプラや光バスを用いることができる。
【0015】
より具体的な光分波器5の例として、図2に1×8の光分光器を示す。この光分波器5は、例えば、厚さ0.5mm、幅4mm、長さ20mmで屈折率が1.49の透光性の光シート51の一端に、入射光の拡散角が0.2×40°の透過拡散部52が設けられており、これに入力側に1本、出力側に8本のプラスチックあるいは石英光ファイバ56(φ0.5mm、NA0.5)を、アルミ等の金属やアクリル等の基板53上に、図示するように配置して構成される。このような配置とすると信号の入出力を同一の方向から行うことが可能となるため装置の小型化が可能となる。ここで光ファイバ56と光シート51あるいは光拡散部52との間の接続をファイバの突き当てで構成した場合、複数本ある光ファイバの端面でのファイバ突出量にばらつきが生じる。このため光シートあるいは拡散部端面と各光ファイバの間隙にばらつきが生じ、広い間隙となってしまった光ファイバでの伝送損失が増加する恐れがある。このため、間隙に透光性の樹脂を充填することが望ましく、紫外線硬化性や熱硬化性のエポキシ樹脂等や、軟弾性の透光性樹脂を用いることができる。なお間隙周辺あるいはシート全体や基板全体を封止してもよい。このとき樹脂は光ファイバ及び光シートに対し屈折率整合された材料を選択するのが望ましい。なお、本光分波器の入力側を出力側に、出力側を入力側とし、光拡散部を光シート51の入射ポート側端面に設けることで、光合波器6として適用することができる。
【0016】
このように構成された信号伝送システムにおいて、マスターノードとスレーブノード間で高速のデータ伝送を行う際に、両ノード間でタイミング調整が行われる。この場合のタイミング調整時に、本発明では、データ伝送時に比べて低速のタイミング調整用シーケンスが用いられる。このタイミング調整シーケンスでは、マスターノード10からスレーブノード側に低速のタイミング調整コマンドが伝送路を介して送出される。続いて、高速のタイミング調整パターンデータ、およびフレーム信号が同じ伝送路を介して送出される。ここで送出されるタイミング調整コマンドは低速であり、データ伝送時に逓倍される前の源信号の周波数を有する。例えば、源信号が50MHzでパラレル10ビット入力の時、10逓倍のシリアル伝送速度は500MHzなので、タイミング調整時には50MHzの低速でコマンドが送出される。
以下、本発明に係るタイミング調整動作をさらに詳細に説明する。
【0017】
図3は、スレーブノード側のタイミング調整動作の一例を示すフローチャートである。図のように、スレーブノード側のタイミング調整は、開始直後、ステップ31にてスレーブノードID=0とされる。そしてステップ32にてID=ID+1とされ、タイミング調整の対象ノードとして、例えばスレーブノード1が選択される。スレーブノード1は、ステップ33にてマスターノード10から低速のコマンドを受信し、マスターノード10との通信状態を確立させたのち、ステップ34にて高速のパターンデータを受信する。そして同じく受信したフレーム信号を用いて低速で、ステップ35にてタイミング調整を行う。一回で調整がとれないときはタイミング調整を繰り返し行う。このタイミング調整は例えば次のようにして行われる。
【0018】
図4はフレーム信号の位相をずらすことによりタイミング調整を行う例を示す図であり、(a)はパターンデータ、(b)はクロック信号、(c)はフレーム信号を示す。スレーブノード1は、クロック信号より低速のフレーム信号を図中の矢印方向に例えば100ps単位でずらして、パターンデータが正しく受信できるような最適な位相を選択する。即ち、位相8分割の全てについてパターンデータの受信状況を試して一番いいタイミングをとって、その位相で固定する。
【0019】
タイミング調整がとれた場合は、このタイミング調整を行ったスレーブノードIDが設定値に合致するかどうかをステップ36にて判断し、IDが設定値に合致しない場合はステップ32に戻って、別のスレーブノードIDに対して上記と同様なタイミング調整を行う。IDが設定値に合致した場合は終了とされる。
【0020】
図5は、マスターノード側のタイミング調整動作の一例を示すフローチャートである。図のように、マスターノード側のタイミング調整は、開始直後はステップ41にてスレーブノードID=0とされる。そしてステップ42にてID=ID+1とされ、タイミング調整の対象ノードとして、例えばスレーブノード1が選択される。マスターノード10は、ステップ43にてスレーブノード1に低速のコマンドを送出し、スレーブノード1との通信状態を確立させたのち、ステップ44にて高速のパターンデータを送出する。そして、ステップ45にてタイミングがとれたかどうかを判断するため、スレーブノード1からのパターンデータの受信を試みる。その結果、ステップ46にてパターンデータを受信できたらOKを、受信できなかったらNGをスレーブノード1に返信する。このタイミング調整はステップ47にて例えば次のようにして行われる。
【0021】
図6はパターンデータの位相をずらすことによりタイミング調整を行う例を示す図であり、(a)はパターンデータ、(b)はクロック信号、(c)はフレーム信号を示す。スレーブノード1は、パターンデータの位相を図中の矢印方向にずらして、それをマスターノード10に送信する。これを例えば位相8分割の全てについて行うため、ステップ47からステップ43に戻って上記処理を繰り返す。スレーブノード1は、マスターノード10からOKを受信したときの位相を記録する。これらの処理がスレーブノード1について終了したときは、続いて、ステップ48からステップ42に戻り、順次別のスレーブノード2、3・・・について上記と同様なタイミング調整を行う。これらの処理が全スレーブノードについて終了したとき、本タイミング調整動作は終了する。
【0022】
なお、マスターノード10がタイミング調整コマンドを送出したのち一定時間応答がなかった場合、またはタイミング調整ができなかったときは、上位のチップにエラーを出力する。
【0023】
以上のとおり、本発明では、高速伝送(例えば500MHz)可能なマスターノードとスレーブノード間に、無調整で伝送が確立できる程度の低速(例えば50MHz)でのタイミング調整用のシーケンスを予め導入し、マスターノードと当該スレーブノード間でタイミング調整を行う。そして高速通信可能となった後に、別のスレーブノードに切り替える際は、タイミング調整せずに、先のスレーブノードが確立したタイミングに合わせて別のスレーブノードが伝送を行うように構成することができる。これは、クロック信号がいわゆる光シートバスのような光分波器を用いて複数に分岐されているので、これにより先のスレーブノードで確立したタイミングを後続のスレーブノードが知ることができるからである。したがって、従来のようにマスターノードと各スレーブノード間で個々にタイミング調整を行う必要がなく、スレーブノードの切り替えを高速に行うことが可能となる。また、タイミング調整のために新たな伝送路を確保しなくても実行できるようになる。
【0024】
【発明の効果】
本発明によれば、伝送路で接続されたノード間のタイミング調整を円滑に行うことができる信号伝送システムを得ることができる。
【図面の簡単な説明】
【図1】本発明が適用される信号伝送システムの一構成例を示す図である。
【図2】光分波器の一例を示す図である。
【図3】スレーブノード側のタイミング調整動作の一例を示すフローチャートである。
【図4】フレーム信号の位相をずらすことによりタイミング調整を行う例を示す図であり、(a)はパターンデータ、(b)はクロック信号、(c)はフレーム信号を示す。
【図5】マスターノード側のタイミング調整動作の一例を示すフローチャートである。
【図6】パターンデータの位相をずらすことによりタイミング調整を行う例を示す図であり、(a)はパターンデータ、(b)はクロック信号、(c)はフレーム信号を示す。
【符号の説明】
1〜3 スレーブノード
4 伝送路
5 光分波器
6 光合波器
10 マスターノード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal transmission system that transmits and receives signals between a master node and a plurality of slave nodes via a transmission path.
[0002]
[Prior art]
In recent years, with the improvement of semiconductor integration technology, the data processing speed of LSI has been dramatically increased. Along with this, an improvement in signal transmission capability is required for a wiring board on which a semiconductor integrated circuit is mounted. In particular, recently, a so-called parallel processing architecture including a plurality of high-speed CPU chips has been adopted in a personal computer as well, in a server type system corresponding to a higher model. The parallel processing architecture technology is described in, for example, “Hideharu Amano, Parallel Computer, Shosodo, pp. 6-13”. According to this, when configuring a system including a plurality of modules that perform data processing such as a CPU, the coupling method between modules is classified into a bus coupling type, a switch coupling type, and a coupling network type. Of these, the bus coupling type is not suitable for coupling a large number of modules, but has advantages such as a simple structure, a small amount of hardware, and excellent extensibility compared to other modules. It is widely used in commercial computers such as personal computers and computer application products such as page printers.
[0003]
The mounting of the inter-module coupling part of the parallel processing system requires a large number of connection connectors and wirings, so that the communication capacity and wiring density have been improved by multilayering and miniaturization of the wirings. However, the limit is being reached due to signal delay and transmission waveform distortion caused by inter-wiring capacitance and connection wiring resistance. In addition, electromagnetic noise (EMI: Electromagnetic Interference) becomes a serious problem due to an increase in operating speed.
[0004]
As described above, the processing capability of the data processing apparatus is often limited by the transmission capability of the wiring board bus. In order to overcome the limitations of electric buses, the use of an in-system optical connection technology called optical interconnection has been studied. The outline of the optical interconnection technology is as follows. .33, pp. 81-86, 1994 ”,“ Osamu Wada, April 1993 Electronics, pp. 52-55 ”, various forms have been proposed depending on the contents of the system configuration. . According to this technology, it is possible to reduce electromagnetic noise while being able to operate at a higher frequency than electric, eliminating the need for physical connection of bus signal lines, and transmission bandwidth by multiplexing using wavelength, strength, etc. Can be expanded, and simultaneous bi-directional communication is possible. For example, Japanese Patent Application Laid-Open No. 10-98439 discloses an optical fiber using this type of technology.
[0005]
On the other hand, unlike the optical fiber transmission technology, the spatial light transmission technology enables simultaneous communication between multiple ports, and therefore has good consistency with the above-described bus-coupled parallel processing architecture. A related technique is described in JP-A-10-123350. This technology realizes optical communication between ports installed on the end face of a flat light guide, and diffuses incident signal light and transmits it to the opposite end face to realize broadcast communication. By using multiple transmissions, multiple independent broadcast communications are performed simultaneously.
[0006]
As a signal transmission system technology that applies such spatial light transmission, in order to alleviate the problem of transmission skew between signals and reduce the number of transmission lines, a plurality of electric signal lines are converted in parallel and serially. A system has been proposed in which a serial signal is converted into an optical signal and transmitted via a spatial light transmission medium. In particular, here, only a data signal and a frame signal are transmitted from the transmission node to the reception node, and a clock signal is not transmitted. The frame signal represents the transmission frequency of the electric signal line, and the clock signal represents the transmission frequency of the serial signal obtained after parallel-serial conversion. The clock signal is necessary for latching the serial signal at the receiving node. Here, the frequency is multiplied from the received frame signal by means such as a PLL (Phase Locked Loop) circuit to automatically generate the clock signal. As a result, it is not necessary to transmit a clock signal having a high frequency particularly in optical transmission, and a transmission band necessary for optical parts and circuit parts constituting the transmission path can be narrowed, and a transmission system can be easily realized.
[0007]
[Problems to be solved by the invention]
In this type of signal transmission system, when a master node and a plurality of slave nodes are connected via a high-speed serial transmission path, timing adjustment is performed in order to transmit and receive data between both nodes. At this time, timing adjustment is individually performed between the master node and each slave node, and switching of the slave node requires a time on the order of milliseconds, and there is a problem that the switching is too slow.
[0008]
An object of the present invention is to provide a signal transmission system that can smoothly adjust timing between nodes connected by a transmission path.
[0009]
[Means for Solving the Problems]
The above object is a signal transmission system in which a master node and a plurality of slave nodes are connected via a transmission line, and a timing adjustment sequence that is slower than data transmission is used when adjusting timing between the master node and slave nodes. Achieved by a signal transmission system.
Here, the timing adjustment sequence can include a low-speed timing adjustment command transmitted prior to the high-speed timing adjustment pattern data. The timing adjustment command can be sent to the same transmission path as the timing adjustment pattern data, and can be accompanied by the frequency of the source signal before being multiplied during data transmission.
[0010]
The timing adjustment method according to the present invention is a timing adjustment method between a master node and a slave node connected via a transmission line, and introduces a timing adjustment operation that introduces a timing adjustment sequence that is slower than data transmission. Is to do.
With this configuration, it is possible to smoothly adjust the timing between the nodes connected by the transmission path.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram illustrating a configuration example of a signal transmission system to which the present invention is applied. In this example, a
[0012]
The
[0013]
The
[0014]
The
[0015]
As a more specific example of the
[0016]
In the signal transmission system configured as described above, when high-speed data transmission is performed between a master node and a slave node, timing adjustment is performed between both nodes. In the timing adjustment in this case, the present invention uses a timing adjustment sequence that is slower than the data transmission. In this timing adjustment sequence, a low-speed timing adjustment command is sent from the
Hereinafter, the timing adjustment operation according to the present invention will be described in more detail.
[0017]
FIG. 3 is a flowchart showing an example of the timing adjustment operation on the slave node side. As shown in the figure, immediately after the start of timing adjustment on the slave node side, slave node ID = 0 is set at
[0018]
FIG. 4 is a diagram illustrating an example in which timing adjustment is performed by shifting the phase of a frame signal, where (a) shows pattern data, (b) shows a clock signal, and (c) shows a frame signal. The
[0019]
If the timing adjustment can be taken, it is determined in
[0020]
FIG. 5 is a flowchart showing an example of the timing adjustment operation on the master node side. As shown in the figure, the timing adjustment on the master node side is set to slave node ID = 0 in
[0021]
FIG. 6 is a diagram illustrating an example in which timing adjustment is performed by shifting the phase of pattern data. (A) shows pattern data, (b) shows a clock signal, and (c) shows a frame signal. The
[0022]
If there is no response for a certain time after the
[0023]
As described above, in the present invention, a sequence for timing adjustment at a low speed (for example, 50 MHz) at which low-speed transmission can be established between a master node and a slave node capable of high-speed transmission (for example, 500 MHz) is introduced in advance. Timing adjustment is performed between the master node and the slave node. When switching to another slave node after high-speed communication is possible, it can be configured so that another slave node performs transmission in accordance with the timing established by the previous slave node without adjusting the timing. . This is because the clock signal is branched into a plurality of optical demultiplexers such as so-called optical sheet buses, so that subsequent slave nodes can know the timing established in the previous slave node. is there. Therefore, there is no need to individually adjust the timing between the master node and each slave node as in the prior art, and the slave node can be switched at high speed. In addition, it can be executed without securing a new transmission path for timing adjustment.
[0024]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the signal transmission system which can perform the timing adjustment smoothly between the nodes connected by the transmission line can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration example of a signal transmission system to which the present invention is applied.
FIG. 2 is a diagram illustrating an example of an optical demultiplexer.
FIG. 3 is a flowchart illustrating an example of a timing adjustment operation on the slave node side.
4A and 4B are diagrams illustrating an example in which timing adjustment is performed by shifting the phase of a frame signal, where FIG. 4A illustrates pattern data, FIG. 4B illustrates a clock signal, and FIG. 4C illustrates a frame signal.
FIG. 5 is a flowchart showing an example of a timing adjustment operation on the master node side.
6A and 6B are diagrams illustrating an example in which timing adjustment is performed by shifting the phase of pattern data. FIG. 6A illustrates pattern data, FIG. 6B illustrates a clock signal, and FIG. 6C illustrates a frame signal.
[Explanation of symbols]
1-3
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002126985A JP4023203B2 (en) | 2002-04-26 | 2002-04-26 | Signal transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002126985A JP4023203B2 (en) | 2002-04-26 | 2002-04-26 | Signal transmission system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318932A JP2003318932A (en) | 2003-11-07 |
JP4023203B2 true JP4023203B2 (en) | 2007-12-19 |
Family
ID=29541237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002126985A Expired - Fee Related JP4023203B2 (en) | 2002-04-26 | 2002-04-26 | Signal transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4023203B2 (en) |
-
2002
- 2002-04-26 JP JP2002126985A patent/JP4023203B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003318932A (en) | 2003-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7210057B2 (en) | Low-speed DLL employing a digital phase interpolator based upon a high-speed clock | |
US7778288B2 (en) | Symmetrical clock distribution in multi-stage high speed data conversion circuits | |
EP1283615B1 (en) | Line loop back for very high speed application | |
US5905587A (en) | Optical network device | |
US7864909B2 (en) | Signal delay structure in high speed bit stream demultiplexer | |
US7317720B2 (en) | Signal transmission system | |
JP4023203B2 (en) | Signal transmission system | |
US7349450B2 (en) | Multi-stage high speed bit stream demultiplexer chip set having switchable master/slave relationship | |
US6944691B1 (en) | Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant | |
CN101159535B (en) | Clock signal regulating device and method thereof | |
JP3979116B2 (en) | Signal transmission system | |
US20080267225A1 (en) | Hybrid High-Speed/Low-Speed Output Latch in 10 GBPS Interface with Half Rate Clock | |
KR100406490B1 (en) | Apparatus for Conversing Interface of Board about Bus Structure In Router System | |
JP4793138B2 (en) | Signal transmission system, signal transmission method and program | |
JP3661728B2 (en) | Parallel optical transmission equipment | |
Nishimura et al. | A network switch using optical interconnection for high performance parallel computing using PCs: High-density implementation of high-speed signals for a one-chip electronic switch with optical interconnections | |
JPH0548536A (en) | Parallel optical transmitter | |
US20040037332A1 (en) | Multi-stage multiplexing chip set having switchable forward/reverse clock relationship | |
CN114286207A (en) | Communication architecture and method suitable for satellite-borne laser communication terminal | |
JP2001034575A (en) | Video/network interface device | |
JPH0548537A (en) | Parallel optical transmitter | |
CN112994722A (en) | Communication system, communication method and medium access control circuit | |
JP2001086069A (en) | Optical signal transmitter | |
JPH0553978A (en) | Bus control system for electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |