JP4023055B2

JP4023055B2 - Video signal processing circuit

Info

Publication number: JP4023055B2
Application number: JP34853299A
Authority: JP
Inventors: 徹相田
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1999-12-08
Filing date: 1999-12-08
Publication date: 2007-12-19
Anticipated expiration: 2019-12-08
Also published as: JP2001169144A

Description

【０００１】
【発明の属する技術分野】
本発明は、フィルタを用いて入力映像信号（例えばディジタルの入力映像信号）から輪郭補正信号を抽出し、輪郭補正された映像信号を出力する映像信号処理回路に関するものである。
【０００２】
【従来の技術】
従来、この種の映像信号処理回路は、図１１に示すように、入力端子１０に入力した映像信号（例えばディジタルの映像信号）Ｖを所定時間遅延して出力する遅延器１２と、入力端子１０に入力した映像信号Ｖから輪郭補正信号を抽出するフィルタ１４と、このフィルタ１４で抽出された輪郭補正信号の補正量を制御して出力する補正量制御器１６と、この補正量制御器１６から出力した輪郭補正信号を遅延器１２から出力した映像信号に加算し、輪郭補正された映像信号を出力端子１８へ出力する加算器２０とで構成されていた。
フィルタ１４の振幅特性Ｈ４は図１２に示すように形成されていた。この図１２において、横軸は入力映像信号Ｖの周波数帯域の最大周波数を０．５に正規化した周波数を表し、縦軸は最大振幅を１に正規化した振幅を表す。
【０００３】
【発明が解決しようとする課題】
しかしながら、図１１に示した従来例では、単一のフィルタ１４によって輪郭補正信号を抽出していたので、入力映像信号Ｖの周波数帯域によっては全く輪郭補正効果のない出力映像信号となることがあり、ボケ感のある映像を表示してしまうことがあるという問題点があった。
すなわち、入力端子１０に入力した映像信号Ｖの周波数帯域が、フィルタ１４によって設定された振幅特性Ｈ４（図１２に示す）の周波数帯域（例えば比較的高い周波数帯域）に含まれないときには、全く輪郭補正信号が抽出されず、ボケ感のある映像を表示してしまうことがあるという問題点があった。
【０００４】
本発明は上述の問題点に鑑みてなされたもので、入力映像信号の周波数帯域が変化しても、常に適切な輪郭強調のできる出力映像信号を得ることのできる映像信号処理回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
請求項１の発明による映像信号処理回路は、入力映像信号をｎ個（ｎは２以上の整数）の周波数帯域に分割する帯域分割フィルタバンクと、この帯域分割フィルタバンクで分割されたｎ個の映像信号のそれぞれに係数（１＋β）（βは０以上１以下の可変値）を掛けて出力する係数可変可能な係数器と、帯域分割フィルタバンクで分割されたｎ個の映像信号の絶対値を比較して大きさ順に１番目からｍ番目（ｍはｎ以下の整数）までの値を検出し、ｎ個の係数器のうちの１番目の大きな値に対応した係数器の係数（１＋β）のβを１に制御し、２番目からｍ番目までの大きな値に対応した係数器の係数（１＋β）のβを０以上１未満の値に制御し、残りの係数器の係数（１＋β）のβを０に制御するゲイン調整器と、ｎ個の係数器の出力を加算して出力映像信号とする加算器とを具備してなることを特徴とする。このとき、ｍ＝ｎのときは、前述の「残りの係数器」の数が０となる。
【００１６】
請求項２の発明による映像信号処理回路は、入力映像信号をｎ個（ｎは２以上の整数）の周波数帯域に分割する帯域分割フィルタバンクと、この帯域分割フィルタバンクで分割されたｎ個の映像信号のそれぞれに係数（１＋β）（βは０以上１以下の可変値）を掛けて出力する係数可変可能な係数器と、帯域分割フィルタバンクで分割されたｎ個の映像信号の絶対値をｐフレーム期間（ｐは１以上の整数）にわたって積算する積算値算出器と、この積算値算出器で算出されたｎ個の積算値を比較して大きい順に１番目からｍ番目（ｍはｎ以下の整数）までの値を検出し、ｎ個の係数器のうちの１番目の大きな値に対応した係数器の係数（１＋β）のβを１に制御し、２番目からｍ番目までの大きな値に対応した係数器の係数（１＋β）のβを０以上１未満の値に制御し、残りの係数器の係数（１＋β）のβを０に制御するゲイン調整器と、ｎ個の係数器の出力を加算して出力映像信号とする加算器とを具備してなることを特徴とする。このとき、ｍ＝ｎのときは、前述の「残りの係数器」の数が０となる。
このような構成において、積算値算出器によって、帯域分割フィルタバンクで抽出された複数の映像信号の絶対値がｐフレーム期間にわたって積算され、ゲイン調整器によって、複数の積算値を比較して大きい順に１番目からｍ番目までが検出され、ｎ個の係数器のうちの１番目の大きな値に対応した係数器の係数が２に制御され、２番目からｍ番目までの大きな値に対応した係数器の係数が１以上２未満の値に制御され、残りの係数器の係数が１に制御されるので、入力映像信号の周波数帯域が変化しても、常に入力映像信号により多く含まれる周波数帯域の映像信号が輪郭補正信号となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態例を図面により説明する。
図１は本発明による映像信号処理回路の第１実施形態例を示すもので、図１１と同一部分は同一符号とする。
図１において、１０は入力端子、１６は補正量制御器、１８は出力端子、２０は加算器、２２、２４は遅延器、２６は帯域分割フィルタバンク、２８は最大値検出部である。
【００２２】
前記帯域分割フィルタバンク２６はフィルタ２６１、２６２、２６３、２６４で構成され、これらのフィルタ２６１、２６２、２６３、２６４は、図２に示すような振幅特性Ｈ１、Ｈ２、Ｈ３、Ｈ４を有し、入力端子１０に入力した映像信号（例えばディジタルの映像信号）Ｖを正規化周波数の０．１〜０．２、０．２〜０．３、０．３〜０．４、０．４〜０．５に相当する４つの周波数帯域ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４に分割する。
周波数帯域ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４は、入力映像信号Ｖの周波数帯域のうち、低周波数帯域ＦＢ０を除いた帯域を４分割した周波数帯域を表す。
【００２３】
前記最大値検出部２８は、前記フィルタ２６１、２６２、２６３、２６４で分割された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４を所定時間遅延して出力する遅延器３０１、３０２、３０３、３０４と、この遅延器３０１、３０２、３０３、３０４の出力に係数を掛けて出力する係数可変可能な係数器３２１、３２２、３２３、３２４と、この係数器３２１、３２２、３２３、３２４の出力信号を加算して補正量制御器１６へ出力する第２加算器３４と、ゲイン調整器３６とで構成されている。
【００２４】
前記ゲイン調整器３６は、前記フィルタ２６１、２６２、２６３、２６４で分割された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を演算して比較し、そのうちの最大値を検出して前記係数器３２１、３２２、３２３、３２４のうちの対応した係数器（例えば３２４）の係数を１に制御し、残りの係数器（例えば３２１、３２２及び３２３）の係数を０に制御する。
前記ゲイン調整器３６は、前記フィルタ２６１、２６２、２６３、２６４で分割された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を演算して比較し、最大値を検出して前記係数器３２１、３２２、３２３、３２４のうちの対応した係数器（例えば３２４）をイネーブルとし、残りの係数器（例えば３２１、３２２及び３２３）をディセーブルとするように構成してもよい。
【００２５】
前記第２加算器３４は、前記係数器３２１、３２２、３２３、３２４の出力信号を加算し、前記補正量制御器１６は前記加算器３４の出力信号に予め設定された補正量制御用の係数（例えば０以上１未満の設定数）を掛ける。
前記加算器２０は、前記補正量制御器１６の出力信号を、前記遅延器２２、２４を介して前記入力端子１０から入力した映像信号Ｖに加算して出力端子１８へ出力する。
前記遅延器２２、２４及び遅延器３０１、３０２、３０３、３０４の遅延時間は、前記遅延器２２、２４を介して前記加算器２０に入力する映像信号Ｖと、前記補正量制御器１６を介して前記加算器２０に入力する信号とのタイミングが画素毎に一致するように設定されている。
【００２６】
つぎに図１の作用を図２を併用して説明する。
（１）帯域分割フィルタバンク２６のフィルタ２６１、２６２、２６３、２６４は、入力端子１０に入力した映像信号Ｖから、周波数帯域ＦＢ１（比較的高域であるが相対的に最も低い周波数帯域）、ＦＢ２、ＦＢ３、ＦＢ４（高域で相対的に最も高い周波数帯域ＦＢ４）の映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４を抽出する。
【００２７】
（２）最大値検出部２８のゲイン調整器３６は、帯域フィルタ２６１、２６２、２６３、２６４で抽出された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を演算して比較し、そのうちの最大値（例えばＶ４の絶対値）を検出して対応した係数器（例えば３２４）の係数を１に制御し（又は係数器（例えば３２４）をイネーブルとし）、残りの係数器（例えば３２１、３２２及び３２３）の係数を０に制御する（又は係数器（例えば３２１、３２２及び３２３）をディセーブルとする）。
【００２８】
（３）このため、フィルタ２６１、２６２、２６３、２６４で抽出された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４のうち、絶対値最大に対応した映像信号（例えばＶ４）のみが、輪郭補正信号として遅延器（例えば３０４）、係数器（例えば３２４）及び第２加算器３４を介して補正量制御器１６に入力する。
この補正量制御器１６で設定係数が掛けられて補正量の制御された信号は、遅延器２２、２４でタイミング調整された入力映像信号と加算器２０で加算され、輪郭補正された映像信号として出力端子１８から表示部（例えばプラズマディスプレイ表示部、図示省略）側へ出力する。
【００２９】
（４）したがって、入力映像信号の１ドット（例えば１画素）毎に係数器３２１、３２２、３２３、３２４のうちの１つの係数器の係数が１となり（又はイネーブルとなり）、残りの係数器の係数が０となり、４つの周波数帯域ＦＢ１〜ＦＢ４のうちで入力映像信号Ｖに最も多く含まれる周波数帯域（例えばＦＢ４）の映像信号（例えばＶ４）のみが、輪郭補正信号として補正量制御器１６を介して加算器２０に入力し、入力映像信号に加算される。このため、入力映像信号の周波数帯域が変化しても、常に入力映像信号に最も多く含まれる周波数帯域の映像信号が輪郭補正信号となり、常に適切な輪郭強調のできる映像信号が得られる。
【００３０】
図１に示した実施形態例では、ゲイン調整器３６が帯域分割フィルタバンク２６の４個のフィルタ２６１、２６２、２６３、２６４で抽出された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の重みを等しくして比較し最大値を検出するようにしたが、本発明はこれに限るものでなく、相対的に低い周波数帯域の映像信号を抽出するフィルタ（例えば２６１）の重みを軽く（小さく）した場合についても利用できる。
例えば、図１に点線で示すような０以上１未満の係数を掛ける係数器４０を設け、この係数器４０によって、相対的に最も低い周波数帯域ＦＢ１の映像信号Ｖ１の重みを、より高い周波数帯域ＦＢ２〜ＦＢ４の映像信号Ｖ２〜Ｖ４の重みより軽くした場合についても利用することができる。この場合、通常の入力映像信号中に比較的多く含まれている低い周波数帯域ＦＢ１の映像信号Ｖ１が最大値として処理される割合を相対的に小さくでき、係数器４０の係数を０又は０近傍の値とした場合には映像信号Ｖ１が最大値として処理されないようにすることがでる。このため、視覚的強調効果が得られ易い高い周波数帯域の映像信号についての輪郭強調度を相対的に高くすることができる。
【００３１】
図１に示した実施形態例では、タイミング調整用として入力端子１０と加算器２０の間に２つの遅延器２２、２４を挿入した場合について説明したが、本発明はこれに限るものでなく、入力端子１０と加算器２０の間に１つの遅延器を挿入して同一のタイミング調整機能を達成するようにした場合についても利用することができる。
【００３２】
図３は本発明による映像信号処理回路の第２実施形態例を示すもので、図１と同一部分は同一符号とする。
図３において、１０は入力端子、１８は出力端子、２０ａは加算器、２６ａは帯域分割フィルタバンク、３６ａはゲイン調整器、３８０、３８１、３８２、３８３、３８４は係数可変可能な係数器である。
【００３３】
前記帯域分割フィルタバンク２６ａはフィルタ２６０、２６１、２６２、２６３、２６４で構成され、これらのフィルタ２６０、２６１、２６２、２６３、２６４は、図４に示すような振幅特性Ｈ０、Ｈ１、Ｈ２、Ｈ３、Ｈ４を有し、入力端子１０に入力した映像信号Ｖを正規化周波数の０〜０．１、０．１〜０．２、０．２〜０．３、０．３〜０．４、０．４〜０．５に相当する５つの周波数帯域ＦＢ０、ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４に分割する。
【００３４】
前記係数器３８０、３８１、３８２、３８３、３８４は、前記フィルタ２６０、２６１、２６２、２６３、２６４を通過した映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４のそれぞれに係数（１＋α）（αは０、１の可変値）を掛けて出力する。
【００３５】
前記ゲイン調整器３６ａは、前記フィルタ２６０、２６１、２６２、２６３、２６４を通過した映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を演算して比較し、そのうちの最大値を検出して前記係数器３８０、３８１、３８２、３８３、３８４のうちの対応した係数器（例えば３８３）の係数（１＋α）のαを１に制御し、残りの係数器（例えば３８０、３８１、３８２及び３８４）の係数（１＋α）のαを０に制御する。
【００３６】
前記加算器２０ａは、前記係数器３８０、３８１、３８２、３８３、３８４の出力信号を加算し、入力映像信号Ｖに輪郭補正信号（例えばＶ３）が加算された映像信号を出力端子１８へ出力する。
【００３７】
つぎに図３の作用を図４を併用して説明する。
（１）帯域分割フィルタバンク２６ａのフィルタ２６０、２６１、２６２、２６３、２６４は、入力端子１０に入力した映像信号Ｖから、周波数帯域ＦＢ０（低周波数帯域）、ＦＢ１（比較的高域であるが相対的に最も低い周波数帯域）、ＦＢ２、ＦＢ３、ＦＢ４（高域で相対的に最も高い周波数帯域）の映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４を抽出する。
【００３８】
（２）ゲイン調整器３６ａは、フィルタ２６０、２６１、２６２、２６３、２６４で抽出された映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を演算して比較し、そのうちの最大値（例えばＶ３の絶対値）を検出して対応した係数器（例えば３８３）の係数（１＋α）のαを１に制御し、残りの係数器（例えば３８０、３８１、３８２、及び３８４）の係数（１＋α）のαを０に制御する。
【００３９】
（３）このため、フィルタ２６０、２６１、２６２、２６３、２６４を通過した映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４のうち、絶対値最大に対応した映像信号（例えばＶ３）のみが係数器（例えば３８３）で２倍され、残りの映像信号（例えばＶ０、Ｖ１、Ｖ２及びＶ４）が係数器（例えば３８０、３８１、３８２及び３８４）で１倍され、加算器２０ａで加算され、輪郭補正された映像信号として出力端子１８から表示部側に出力する。
【００４０】
（４）したがって、入力映像信号Ｖの１ドット（例えば１画素）毎に、係数器３８０、３８１、３８２、３８３、３８４のうちの１つの係数器の係数が２となり、残りの係数器の係数が１となり、５つの周波数帯域ＦＢ０〜ＦＢ４のうちで入力映像信号Ｖに最も多く含まれる周波数帯域（例えばＦＢ３）の映像信号（例えばＶ３）のみが輪郭補正信号として入力映像信号Ｖに加算される。
例えば、ゲイン調整器３６ａで絶対値最大と検出された映像信号がＶ３であるとすると、係数器３８０、３８１、３８２、３８３、３８４の出力信号がＶ０、Ｖ１、Ｖ２、２Ｖ３、Ｖ４となるので、加算器２０ａで加算された出力端子１８へ出力する映像信号は、入力映像信号Ｖ（Ｖ０＋Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４＝Ｖ）と輪郭補正信号Ｖ３を加算した信号となる。
【００４１】
図３に示した実施形態例では、係数器３８０、３８１、３８２、３８３、３８４の係数（１＋α）のαを０、１の可変値とし、ゲイン調整器３６ａがフィルタ２６０、２６１、２６２、２６３、２６４を通過した映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を演算して比較し、そのうちの最大値を検出して対応した係数器（例えば３８３）の係数を２（α＝１の場合）に制御し、残りの係数器（例えば３８０、３８１、３８２及び３８４）の係数を１（α＝０の場合）に制御した場合について説明したが、本発明はこれに限るものでなく、次のような場合にも利用することができる。
すなわち、係数器３８０、３８１、３８２、３８３、３８４の係数を（１＋β）とし、この（１＋β）のβを０、０以上１未満、１の可変値とし、ゲイン調整器３６ａがフィルタ２６０、２６１、２６２、２６３、２６４を通過した映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を演算して比較し、大きい順にｍ番目まで（ｍは分割数５（ｎ＝５の場合）以下の整数で、例えばｍ＝３のときは１番目から３番目まで）の値を検出し、第１番目の大きな値に対応した係数器（例えば３８３）の係数を２（βが１の場合）に制御し、２番目からｍ番目までの大きな値に対応した係数器（例えば３８４、３８２）の係数を１以上２未満の設定値（βが０以上１未満の場合）に制御し、残りの係数器（例えば３８０）の係数を１（βが０の場合）に制御した場合についても利用することができる。このとき、ｍを分割数５と等しくした場合（ｎ＝ｍの場合）には、前述の「残りの係数器」がない場合に相当する。
【００４２】
例えば、映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値の大きい順がＶ３、Ｖ４、Ｖ２、Ｖ０、Ｖ１の順であり第１番目から第３番目までを輪郭補正の対象とする場合には、加算器２０ａで加算され出力端子１８へ出力する映像信号は、入力映像信号Ｖ（Ｖ０＋Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４＝Ｖ）と輪郭補正信号を加算した信号となり、この輪郭補正信号は、第１番目に大きい映像信号Ｖ３に１を掛けた信号と、第２、第３番目に大きい映像信号Ｖ４、Ｖ２に０以上１未満の値βを掛けた信号との和の信号となる。
【００４３】
図３に示した実施形態例又は前述の段落「００４１」、「００４２」で記述した例では、ゲイン調整器３６ａがフィルタ２６０、２６１、２６２、２６３、２６４を通過した映像信号Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４の重みを等しくして比較するようにしたが、本発明はこれに限るものでなく、相対的に低い周波数帯域のフィルタ（例えば２６０、２６１）を通過した映像信号（例えばＶ０、Ｖ１）の重みを軽くして比較する場合についても利用することができる。
例えば、図３に点線で示すような１未満の正の係数を掛ける係数器４０ａ、４０ｂを設け、これらの係数器４０ａ、４０ｂによって、相対的に低い周波数帯域ＦＢ０、ＦＢ１のフィルタ２６０、２６１を通過した映像信号Ｖ０、Ｖ１の重みを軽くした場合についても利用することができる。この場合、通常の入力映像信号中に比較的多く含まれている低い周波数帯域ＦＢ０、ＦＢ１の映像信号Ｖ０、Ｖ１が最大値として処理される割合を相対的に小さくでき、係数器４０ａ、４０ｂの係数を０又は０近傍の値とした場合には、映像信号Ｖ０、Ｖ１が最大値として処理されないようにすることができる。このため、視覚的強調効果が得られ易い高い周波数帯域の映像信号についての輪郭強調度を相対的に高くすることができる。
【００４４】
図５は本発明による映像信号処理回路の第３実施形態例を示すもので、図１と同一部分は同一符号とする。
図５において、１０は入力端子、１６は強調量制御器、１８は出力端子、２０は加算器、２６は帯域分割フィルタバンク、３２１、３２２、３２３、３２４は係数可変可能な係数器、３４は第２加算器、３６ｂはゲイン調整器、４２は遅延器、４４は積算値算出器である。
前記帯域分割フィルタバンク２６は、図１の場合と同様に、入力端子１０に入力した映像信号Ｖを４つの周波数帯域ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４に分割するフィルタ２６１、２６２、２６３、２６４で構成されている。
【００４５】
前記積算値算出器４４はカウンタ４６１、４６２、４６３、４６４及びラッチ回路４８１、４８２、４８３、４８４で構成されている。
前記カウンタ４６１、４６２、４６３、４６４はフレームパルスでリセットされ、前記ラッチ回路４８１、４８２、４８３、４８４はフレームパルスで更新される。
前記カウンタ４６１、４６２、４６３、４６４は、前記フィルタ２６１、２６２、２６３、２６４を通過した映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を１フレーム期間にわたって積算し、前記ラッチ回路４８１、４８２、４８３、４８４は、前記カウンタ４６１、４６２、４６３、４６４で算出した積算値を１フレーム期間保持する。
【００４６】
前記カウンタ４６１は、図６に示すように、絶対値回路５０、Ｄ−ＦＦ（Ｄ型フリップフロップ）５２、加算器５４及びクロックカウンタ５６で構成されている。
前記絶対値回路５０は前記フィルタ２６１を通過した映像信号Ｖ１の絶対値を演算し、前記Ｄ−ＦＦ５２は前記加算器５４の和信号Ｓを１ドット（例えば１画素）分遅延して出力し、前記加算器５４は前記絶対値回路５０の演算値と前記Ｄ−ＦＦ５２の出力値を入力信号Ａ、Ｂとして加算し、前記クロックカウンタ５６は、前記加算器５４の桁上げ信号ＣＯをイネーブル信号としてクロックＣＫを計数し、計数値を積算値として出力する。
例えば、加算器５４が８ビット加算器の場合には、加算器５４の和信号Ｓが２５６（１０進数表示）になる毎に桁上げ信号ＣＯがＨレベルとなってクロックカウンタ５６をイネーブル状態とし、クロックＣＫの計数値を＋１するので、１フレーム期間に加算器５４の和信号Ｓが２５６に達した回数が積算値として出力する。
前記カウンタ４６２、４６３、４６４は、前記カウンタ４６１と同様に構成されている。
【００４７】
前記ゲイン調整器３６ｂは、前記カウンタ４６１、４６２、４６３、４６４で算出され、前記ラッチ回路４８１、４８２、４８３、４８４でラッチされた積算値を比較し、そのうちの最大値を検出して前記係数器３２１、３２２、３２３、３２４のうちの対応した係数器（例えば３２４）の係数を１に制御し、残りの係数器（例えば３２１、３２２及び３２３）の係数を０に制御する。
【００４８】
つぎに図５の作用を図２及び図６を併用して説明する。
（１）帯域分割フィルタバンク２６のフィルタ２６１、２６２、２６３、２６４は、図１の場合と同様にして、入力端子１０に入力した映像信号Ｖから図２に示した４つの周波数帯域ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４を抽出する。
【００４９】
（２）積算値算出器４４のカウンタ４６１及びラッチ回路４８１はつぎのように作用する。
フィルタ２６１を通過した映像信号Ｖ１が絶対値回路５０に入力すると、その絶対値が絶対値回路５０で演算され加算器５４の入力信号Ａとなる。加算器５４の和信号ＳはＤ−ＦＦ５２で１ドット分遅延して加算器５４の入力信号Ｂとなるので、加算器５４で映像信号Ｖ１の絶対値が１フレーム期間にわたって積算され、この積算値に対応したクロックカウンタ５６の計数値がラッチ回路４８１で１フレーム期間ラッチされる。
例えば、加算器５４が８ビット加算器の場合には、１フレーム期間に加算器５４の和信号Ｓが２５６に達した回数が積算値として出力し、この積算値がラッチ回路４８１で１フレーム期間ラッチされる。
積算値算出器４４のカウンタ４６２、４６３、４６４及びラッチ回路４８２、４８３、４８４は、カウンタ４６１及びラッチ回路４８１と同様にして、映像信号Ｖ２、Ｖ３、Ｖ４の絶対値を１フレーム期間にわたって積算し、この積算値に対応したクロックカウンタ５６の計数値をラッチ回路４８２、４８３、４８４で１フレーム期間ラッチする。
【００５０】
（３）ゲイン調整器３６ｂは、積算値算出器４４で算出された積算値を比較し、そのうちの最大値（例えばＶ４についての積算値）を検出して対応した係数器（例えば３２４）の係数を１に制御し、残りの係数器（例えば３２１、３２２及び３２３）の係数を０に制御する。
【００５１】
（４）このため、フィルタ２６１、２６２、２６３、２６４で抽出された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４のうち、積算値最大に対応した映像信号（例えばＶ４）のみが、輪郭補正信号として補正量制御器１６に入力する。
この補正量制御器１６で設定係数が掛けられて補正量の制御された信号は、遅延器４２でタイミングが一致するように調整された入力映像信号と加算器２０で加算され、輪郭補正された映像信号が出力端子１８から表示部側へ出力する。
【００５２】
（５）したがって、入力映像信号の１ドット毎に係数器３２１、３２２、３２３、３２４のうちの１つの係数器の係数が１となり、残りの係数器の係数が０となり、４つの周波数帯域ＦＢ１〜ＦＢ４のうちで入力映像信号Ｖに最も多く含まれる周波数帯域（例えばＦＢ４）の映像信号（例えばＶ４）のみが、輪郭補正信号として補正量制御器１６を介して加算器２０に入力し、入力映像信号に加算される。このため、入力映像信号の周波数帯域が変化しても、常に適切な輪郭強調のできる映像信号が得られる。
しかも、積算値算出器４４を設けてフレーム毎の処理をしているので、ドット毎に処理を行うもの（例えば図１の構成のもの）と比較して回路構成が簡単になる。すなわち、ドット毎に処理を行うための遅延器２４、３０１〜３０４が不要になり、後段に接続するゲイン調整器の回路構成を簡単にすることができる。
【００５３】
図５に示した実施形態例では、積算値算出器４４が、帯域分割フィルタバンク２６の４個のフィルタ２６１、２６２、２６３、２６４で抽出された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の重みを等しくしてそれぞれの積算値を算出し、ゲイン調整器３６ｂがこれらの積算値を比較し最大値を検出するようにしたが、本発明はこれに限るものでなく、相対的に低い周波数帯域の映像信号を通過するフィルタ（例えば２６１）の重みを軽くした場合についても利用できる。
例えば、図５に点線で示すような０以上１未満の係数を掛ける係数器４０ｃを設け、この係数器４０ｃによって、相対的に最も低い周波数帯域ＦＢ１の映像信号Ｖ１の重みを、より高い周波数帯域ＦＢ２〜ＦＢ４の映像信号Ｖ２、Ｖ３、Ｖ４の重みより軽くした場合についても利用することができる。この場合、通常の入力映像信号中に比較的多く含まれている低い周波数帯域ＦＢ１の映像信号Ｖ１が最大値として処理される割合を相対的に小さくでき、係数器４０ｃの係数を０又は０近傍の値とした場合には、映像信号Ｖ１が最大値として処理されないようにすることができる。このため、視覚的強調効果が得られ易い高い周波数帯域の映像信号についての輪郭強調度を相対的に高くすることができる。
【００５４】
図５に示した実施形態例では、積算値算出器４４が、帯域分割フィルタバンク２６抽出された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を１フレーム期間にわたって積算するようにしたが、本発明はこれに限るものでなく、帯域分割フィルタバンク２６抽出された映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を複数フレーム期間にわたって積算するようにした場合についても利用することができる。
【００５５】
図５に示した実施形態例では、図１のゲイン調整器３６の前段に積算値算出器４４を挿入した構成と同等の構成としたが、本発明はこれに限るものでなく、図３のゲイン調整器３６ａの前段に積算値算出器４４を挿入した構成のもの（請求項１２、１３の発明の実施形態例に相当）についても利用することができる。
この場合も、フレーム毎に処理を行うので、図５に示した実施形態例と同様の理由により、ドット毎に処理を行うもの（例えば図１の構成のもの）と比較して回路構成を簡単にすることができる。
【００５６】
図１、図５に示した実施形態例では、本発明を一方向（例えば水平方向、垂直方向又は斜め方向）の輪郭補正に利用した場合ついて説明したが、本発明はこれに限るものでなく、水平方向と垂直方向のような２方向、水平方向と垂直方向と斜め方向のような３方向等のように複数方向の輪郭補正に利用した場合についても利用することができる。
【００５７】
図７は本発明を水平方向、垂直方向及び斜め方向の輪郭補正に利用した場合の一実施形態例（本発明による映像信号処理回路の第４実施形態例）を示すもので、図１と同一部分は同一符号とする。
図７において、１０は入力端子、１６は補正量制御器、１８は出力端子、２０は加算器、５８は遅延器、６０、６２、６４、６６は複数の帯域分割フィルタバンクの一例としての水平用、垂直用、斜め用、斜め用の帯域分割フィルタバンク、７０、７２、７４、７６は個別用最大値検出部の一例としての水平用、垂直用、斜め用、斜め用の最大値検出部、７８は全体用最大値検出部である。
【００５８】
前記水平用、垂直用、斜め用、斜め用の帯域分割フィルタバンク６０、６２、６４、６６は、前記入力端子１０に入力した映像信号Ｖを、図８に示す２次元周波数特性図の０°方向（水平方向）、９０°方向（垂直方向）、４５°方向（斜め方向）、１３５°方向（斜め方向）の周波数毎に、低周波数帯域を除いた４つの周波数帯域に分割するフィルタ６０１〜６０４、６２１〜６２４、６４１〜６４４、６６１〜６６４で構成されている。図８の２次元周波数特性図において、点線で示した枠８０は入力映像信号Ｖの分布領域を示す。
前記水平用帯域分割フィルタバンク６０の各フィルタ６０１、６０２、６０３、６０４は、図９に示すように、前記入力端子１０に入力した映像信号Ｖを、水平方向の周波数を低周波数帯域を除いた４つの周波数帯域ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４に分割する。
前記垂直用、斜め用、斜め用の帯域分割フィルタバンク６２、６４、６６の各フィルタ６２１〜６２４、６４１〜６４４、６６１〜６６４も同様に構成されている。
【００５９】
前記水平用、垂直用、斜め用、斜め用の最大値検出部７０、７２、７４、７６は、それぞれ図１の遅延器３０１〜３０４、係数器３２１〜３２４、第２加算器３４及びゲイン調整器３６からなる最大値検出部２８と同等の回路で構成され、前記水平用、垂直用、斜め用、斜め用の帯域分割フィルタバンク６０、６２、６４、６６のそれぞれで分割した複数の映像信号の絶対値のうちの最大値を検出する。
前記全体用最大値検出部７８は、前記水平用、垂直用、斜め用、斜め用の最大値検出部７０、７２、７４、７６で検出した最大値のうちの最大値を検出する。
【００６０】
つぎに図７の作用を図８〜図１０を併用して説明する。
（１）水平用帯域分割フィルタバンク６０のフィルタ６０１、６０２、６０３、６０４は、図９に示すように、入力端子１０に入力した映像信号Ｖから、水平方向（図８の０°方向）の周波数を低周波数帯域を除いた４つの周波数帯域ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４を抽出する。
垂直用、斜め用、斜め用の帯域分割フィルタバンク６２、６４、６６のフィルタ６２１〜６２４、６４１〜６４４、６６１〜６６４は、同様にして、入力端子１０に入力した映像信号Ｖから、垂直方向（９０°方向）、斜め方向（４５°方向）、斜め方向（１３５°方向）の周波数を低周波数帯域を除いた４つの周波数帯域の映像信号を抽出する。
【００６１】
（２）水平用最大値検出部７０は、水平用帯域分割フィルタバンク６０で抽出した４つの映像信号Ｖ１、Ｖ２、Ｖ３、Ｖ４の絶対値を比較し、そのうちの最大値を検出する。
垂直用、斜め用、斜め用の最大値検出部７２、７４、７６は、同様にして、垂直用、斜め用、斜め用の帯域分割フィルタバンク６２、６４、６６のそれぞれで抽出した４つの映像信号の絶対値を比較し、その最大値を検出する。
【００６２】
（３）全体用最大値検出部７８は、水平用、垂直用、斜め用、斜め用の最大値検出部７０、７２、７４、７６で検出した最大値を比較し、そのうちの最大値を検出する。
【００６３】
（４）このため、入力端子１０に入力し、水平用、垂直用、斜め用、斜め用の帯域分割フィルタバンク６０、６２、６４、６６の各フィルタ６０１〜６０４、６２１〜６２４、６４１〜６４４、６６１〜６６４で抽出された映像信号のうち、その絶対値最大に対応した映像信号のみが、輪郭補正信号として補正量制御器１６に入力する。
この補正量制御器１６で設定係数が掛けられて補正量の制御された信号は、遅延器５８でタイミング調整された入力映像信号と加算器２０で加算され、輪郭補正された映像信号として出力端子１８から表示部側へ出力する。
【００６４】
（５）したがって、入力映像信号Ｖの１ドット毎に、入力映像信号Ｖに含まれる水平方向（０°方向）、垂直方向（９０°方向）、斜め方向（４５°方向）、斜め方向（１３５°方向）の低周波数帯域を除いた４つの分割周波数帯域のうちで最も多く含まれる分割周波数帯域を通過した映像信号のみが、輪郭補正信号として補正量制御器１６を介して加算器２０に入力し、入力映像信号Ｖに加算される。このため、入力映像信号Ｖの周波数帯域が変化しても、水平、垂直及び斜め方向の輪郭強調を適切なものとすることができる。
【００６５】
例えば、図１０（ａ）に示すように、１３５°方向の斜め線を表示するドットＤ１１〜Ｄ５５が点灯し（ハッチング付きで示す。）、周辺のドットＤ１２、Ｄ２１、Ｄ２３、Ｄ３２、Ｄ３４、…が非点灯の場合においては、水平方向と垂直方向の輪郭が重複して強調されるのを防止することができる。
すなわち、点灯ドットＤ２２については、水平方向に隣接する非点灯ドットＤ２１、Ｄ２３との間で輪郭強調を行う輪郭補正信号と、垂直方向に隣接する非点灯ドットＤ１２、Ｄ３２との間で輪郭強調を行う輪郭補正信号との一方だけが入力映像信号Ｖに加算されるので、水平方向と垂直方向の輪郭が重複して強調されるのを防止することができる。
その他の点灯ドットＤ１１、Ｄ３３〜Ｄ５５についても、点灯ドットＤ２２と同様である。
【００６６】
また、図１０（ｂ）に示すように、０°方向の水平線と９０°方向の垂直線からなる直角線を表示するドットＤ２２〜Ｄ２４、Ｄ２２〜Ｄ５２が点灯し（ハッチング付きで示す。）、周辺のドットＤ１１〜Ｄ１４、Ｄ２１〜Ｄ５１、Ｄ３３〜Ｄ５３、Ｄ３４、…が非点灯の場合においては、輪郭強調の抜けで直角線の角部外側が輪郭強調無しとなるのを防止することができるとともに、直角線の角部内側が輪郭強調され過ぎるのを防止することができる。
すなわち、１３５°の斜め方向の輪郭強調を行うための帯域分割フィルタバンク６６及び最大値検出部７６がないと、非点灯ドットＤ１１については水平方向及び垂直方向に隣接する点灯ドットがないので、水平方向及び垂直方向の輪郭強調を行う輪郭補正信号が生成されず輪郭強調の抜けが生じる。しかし、図７の実施形態例では帯域分割フィルタバンク６６及び最大値検出部７６を具備しているので、１３５°の斜め方向に隣接する点灯ドットＤ２２との間で輪郭強調を行う輪郭補正信号が生成し、直角線の角部外側が輪郭強調無しとなるのを防止できる。
また、非点灯ドットＤ３３については、水平方向、垂直方向及び１３５°斜め方向に点灯ドットＤ３２、Ｄ２３、Ｄ２２が隣接しているので、対応する水平用、垂直用、斜め用の最大値検出部７０、７２、７６から輪郭強調のための映像信号の絶対値が出力するが、そのうち最大値が全体用最大値検出部７８で検出され、補正量制御器１６を介して輪郭補正信号として加算器で入力映像信号Ｖと加算されるので、水平方向、垂直方向、斜め方向の何れか一方向の輪郭成分のみが強調され、水平方向、垂直方向、斜め方向のうちの２方向又は３方向の輪郭成分が重複して強調されることがない。
【００６７】
図７に示した実施形態例では、水平用、垂直用、斜め用、斜め用の最大値検出部７０、７２、７４、７６のそれぞれを、図１の遅延器３０１〜３０４、係数器３２１〜３２４、第２加算器３４及びゲイン調整器３６からなる最大値検出部２８と同等の回路で構成した場合について説明したが、本発明はこれに限るものでなく、図５の積算値算出器４４、係数器３２１〜３２４、第２加算器３４及びゲイン調整器３６ｂからなる最大値検出部と同等の回路で構成した場合（請求項１０の発明の実施形態例に相当）についても利用することができる。
この場合も、フレーム毎に処理を行うので、図５に示した実施形態例と同様の理由により、ドット毎に処理を行うもの（例えば図１の構成のもの）と比較して回路構成を簡単にすることができる。
【００６８】
図７に示した実施形態例では、水平用、垂直用、斜め用、斜め用の最大値検出部７０、７２、７４、７６のそれぞれが、対応する帯域分割フィルタバンク６０、６２、６４、６６の各フィルタ６０１〜６０４、６２１〜６２４、６４１〜６４４、６６１〜６６４で分割された４つの映像信号の重みを等しくして比較し最大値を検出するようにしたが、本発明はこれに限るものでなく、相対的に低い周波数帯域の映像信号を通過するフィルタの重みを軽くした場合についても利用できる。
この場合、視覚的強調効果が得られにくい低い周波数帯域（例えばＦＢ１）については重みを軽くし、視覚的強調効果が得られ易い高い周波数帯域（例えばＦＢ４）については重みを重くし、相対的に高い周波数帯域に属する映像信号についての輪郭強調度を高めることができる。
【００６９】
図１、図５、図７に示した実施形態例では、帯域分割フィルタバンクが、入力映像信号Ｖを、低周波数帯域を除いた４つの周波数帯域に分割した場合について説明したが、本発明はこれに限るものでなく、入力映像信号Ｖを、低周波数帯域を除いた４つ以外の複数の周波数帯域に分割した場合、又は低周波数帯域を含んだ複数の周波数帯域に分割した場合についても利用することができる。
【００７０】
図３に示した実施形態例では、帯域分割フィルタバンクが、入力映像信号Ｖを５つの周波数帯域に分割した場合について説明したが、本発明はこれに限るものでなく、入力映像信号Ｖを５つ以外の複数の周波数帯域に分割した場合についても利用することができる。
【００７１】
【発明の効果】
請求項１の発明による映像信号処理回路は、帯域分割フィルタバンク、最大値検出部及び加算器を具備し、帯域分割フィルタバンクで分割された複数の映像信号のうちの最大値を最大値検出部で検出し、この検出された映像信号を輪郭補正信号として加算器で入力映像信号に加算して出力映像信号とするように構成したので、入力映像信号の周波数帯域が変化しても、常に入力映像信号に最も多く含まれる周波数帯域の映像信号が輪郭補正信号となる。このため、入力映像信号の周波数帯域が変化しても、常に適切な輪郭強調のできる映像信号を得ることができる。
【００７２】
請求項２の発明は、請求項１の発明において、最大値検出部を複数の係数器、ゲイン調整器及び第２加算器で構成したので、最大値検出部の構成を簡単にすることができる。
【００７３】
請求項３の発明は、請求項１の発明において、帯域分割フィルタバンクを、入力映像信号を複数方向の周波数毎に複数の周波数帯域に分割する複数の帯域分割フィルタバンクで構成し、最大値検出部を、複数の帯域分割フィルタバンクのそれぞれで分割した複数の映像信号のうちの最大値を検出する個別用最大値検出部と、複数の個別用最大値検出部で検出された最大値のうちの最大値を検出して加算器への出力とする全体用最大値検出部とで構成したので、複数方向の輪郭強調を適切なものとすることができる。
【００７４】
請求項４の発明は、請求項３の発明において、複数の帯域分割フィルタバンクを水平用、垂直用、斜め用の帯域分割フィルタバンクとし、複数の個別用最大値検出部を水平用、垂直用、斜め用の最大値検出部としたので、水平、垂直及び斜め方向の輪郭強調を適切なものとすることができる。
例えば、輪郭強調の重複で斜め線の輪郭や直角線の角部内側が輪郭強調され過ぎるのを防止するとともに、輪郭強調の抜けで直角線の角部外側が輪郭強調無しとなるのを防止することができる。
【００７５】
請求項５（又は６）の発明は、請求項３（又は４）の発明において、複数の個別用（又は水平用、垂直用、斜め用）の最大値検出部のそれぞれを、対応した帯域分割フィルタバンクで分割された複数の映像信号のそれぞれに係数を掛けて出力する係数器と、対応した帯域分割フィルタバンクで分割された複数の映像信号の絶対値を比較して最大値を検出し、複数の係数器のうちの対応した係数器の係数を１に制御し残りの係数器の係数を０に制御するゲイン調整器と、複数の係数器の出力を加算して出力する第２加算器とで構成した場合には、複数の個別用（又は水平用、垂直用、斜め用）の最大値検出部の構成を簡単にすることができる。
【００７６】
請求項７の発明による映像信号処理回路は、帯域分割フィルタバンク、複数の係数器、ゲイン調整器及び加算器を具備し、ゲイン調整器によって、帯域分割フィルタバンクで分割された複数の映像信号のうちの最大値を検出し、複数の係数器のうちの対応した係数器の係数（１＋α）のαを１に制御し、残りの係数器の係数（１＋α）のαを０に制御するように構成したので、入力映像信号の周波数帯域が変化しても、常に入力映像信号に最も多く含まれる周波数帯域の映像信号が輪郭補正信号となる。このため、入力映像信号の周波数帯域が変化しても、常に適切な輪郭補正のできる映像信号を得ることができる。
【００７７】
請求項８の発明による映像信号処理回路は、帯域分割フィルタバンク、ｎ個の係数器、ゲイン調整器及び加算器を具備し、ゲイン調整器によって、帯域分割フィルタバンクで分割されたｎ個の映像信号を比較して１番目からｍ番目までの大きな値を検出し、ｎ個の係数器のうちの１番目の大きな値に対応した係数器の係数（１＋β）のβを１に制御し、２番目からｍ番目までの大きな値に対応した係数器の係数（１＋β）のβを０以上１未満の値に制御し、残りの係数器の係数（１＋β）のβを０に制御するように構成したので、入力映像信号の周波数帯域が変化しても、常に入力映像信号により多く含まれる周波数帯域の映像信号が輪郭補正信号となる。このため、入力映像信号の周波数帯域が変化しても、常に適切な輪郭補正のできる映像信号を得ることができる。
【００７８】
請求項９の発明による映像信号処理回路は、帯域分割フィルタバンク、複数の係数器、積算値算出器、ゲイン調整器及び加算器を具備し、ゲイン調整器によって、積算値算出器で算出された積算値の最大値を検出し、複数の係数器のうちの対応した係数器の係数を１に制御し、残りの係数器の係数を０に制御するように構成したので、入力映像信号の周波数帯域が変化しても、常に入力映像信号に最も多く含まれる周波数帯域の映像信号が輪郭補正信号となる。このため、入力映像信号の周波数帯域が変化しても、常に適切な輪郭補正のできる映像信号を得ることができる。
しかも、積算値算出器を設けてフレーム毎の処理をしているので、ドット毎に処理を行うもの（例えば図１の構成のもの）と比較して回路構成を簡単にすることができる。
【００７９】
請求項１０の発明は、請求項９の発明において、帯域分割フィルタバンクを複数の帯域分割フィルタバンクで構成し、複数の係数器を複数組の係数器群で構成し、積算値算出器を複数の積算値算出器で構成し、ゲイン調整器を複数のゲイン調整器で構成し、第２加算器を複数の第２加算器で構成したので、複数方向の輪郭強調を適切なものとすることができる。
【００８０】
請求項１１の発明は、請求項１０の発明において、複数の帯域分割フィルタバンクを水平用、垂直用、斜め用の帯域分割フィルタバンクで構成し、複数組の係数器群を水平用、垂直用、斜め用の係数器群で構成し、複数の積算値算出器を水平用、垂直用、斜め用の積算値算出器で構成し、複数のゲイン調整器を水平用、垂直用、斜め用のゲイン調整器で構成し、複数の第２加算器を水平用、垂直用、斜め用の第２加算器で構成したので、水平、垂直及び斜め方向の輪郭強調を適切なものとすることができる。
例えば、斜め線が輪郭強調され過ぎるのを防止することができるとともに、直角線の角部外側が輪郭強調無しとなるのを防止することができる。
【００８１】
請求項１２の発明による映像信号処理回路は、帯域分割フィルタバンク、複数の係数器、積算値算出器、ゲイン調整器及び加算器を具備し、ゲイン調整器によって、積算値算出器で算出された積算値を比較して最大値を検出し、複数の係数器のうちの対応した係数器の係数を２に制御し、残りの係数器の係数を１に制御するように構成したので、入力映像信号の周波数帯域が変化しても、常に入力映像信号に最も多く含まれる周波数帯域の映像信号が輪郭補正信号となる。このため、入力映像信号の周波数帯域が変化しても、常に適切な輪郭補正のできる映像信号を得ることができる。
しかも、積算値算出器を設けてフレーム毎の処理をしているので、ドット毎に処理を行うもの（例えば図１の構成のもの）と比較して回路構成を簡単にすることができる。
【００８２】
請求項１３の発明による映像信号処理回路は、帯域分割フィルタバンク、ｎ個の係数器、積算値算出器、ゲイン調整器、及び加算器を具備し、ゲイン調整器によって、積算値算出器で算出された積算値を比較して大きい順に１番目からｍ番目までを検出し、ｎ個の係数器のうちの１番目の大きな値に対応した係数器の係数を２に制御し、２番目からｍ番目までの大きな値に対応した係数器の係数を１以上２未満の値に制御し、残りの係数器の係数を１に制御するように構成したので、入力映像信号の周波数帯域が変化しても、常に入力映像信号により多く含まれる周波数帯域の映像信号が輪郭補正信号となる。このため、入力映像信号の周波数帯域が変化しても、常に適切な輪郭補正のできる映像信号を得ることができる。
しかも、積算値算出器を設けてフレーム毎の処理をしているので、ドット毎に処理を行うもの（例えば図１の構成のもの）と比較して回路構成を簡単にすることができる。
【００８３】
請求項１４（又は１５）の発明は、請求項２、５、６、７又は８の発明において、ゲイン調整器の前段に、帯域分割フィルタバンクで分割された複数の映像信号のうちの、相対的に最も低い周波数帯域で分割された映像信号（又は相対的に低い周波数帯域で分割された複数の映像信号のそれぞれ）に０以上１未満に設定された係数を掛けて出力する係数器を設けたので、入力映像信号のうちの相対的に高い周波数帯域に属する映像信号についての輪郭強調効果を高くすることができる。
【００８４】
請求項１６（又は１７）の発明は、請求項９、１０、１１、１２又は１３の発明において、積算値算出器の前段に、帯域分割フィルタバンクで分割された複数の映像信号のうちの、相対的に最も低い周波数帯域で分割された映像信号（又は相対的に低い周波数帯域で分割された複数の映像信号のそれぞれ）に０以上１未満に設定された係数を掛けて出力する係数器を設けたので、入力映像信号のうちの相対的に高い周波数帯域に属する映像信号についての輪郭強調効果を高くすることができる。
【図面の簡単な説明】
【図１】本発明による映像信号処理回路の第１実施形態例を示すブロック図である。
【図２】図１中の帯域分割フィルタバンク２６の特性を示すもので、構成要素の各フィルタ２６１、２６２、２６３、２６４の振幅特性図である。
【図３】本発明による映像信号処理回路の第２実施形態例を示すブロック図である。
【図４】図３中の帯域分割フィルタバンク２６ａの特性を示すもので、構成要素の各フィルタ２６０、２６１、２６２、２６３、２６４の振幅特性図である。
【図５】本発明による映像信号処理回路の第３実施形態例を示すブロック図である。
【図６】図５中のカウンタ４６１、４６２、４６３、４６４の具体例を示すブロック図である。
【図７】本発明による映像信号処理回路の第４実施形態例を示すブロック図である。
【図８】図７中の水平用、垂直用、斜め用、斜め用の帯域分割フィルタバンク６０、６２、６４、６６による水平方向（０°方向）、垂直方向（９０°方向）、斜め方向（４５°方向）、斜め方向（１３５°方向）の周波数の関係を示す２次元周波数特性図である。
【図９】図７中の水平用帯域分割フィルタバンク６０の特性を示すもので、構成要素の各フィルタ６０１、６０２、６０３、６０４の振幅特性図である。
【図１０】図７の作用を説明するもので、（ａ）は斜め線の輪郭強調を説明するドットを示す図、（ｂ）は直角線の輪郭強調を説明するドットを示す図である。
【図１１】従来例を示すブロック図である。
【図１２】図１１中のフィルタ１４の振幅特性図である。
【符号の説明】
１０…入力端子、１２、２２、２４、３０１〜３０４、４２、５８…遅延器、１６…補正量制御器、１８…出力端子、２０、２０ａ…加算器、２６、２６ａ…帯域分割フィルタバンク、２６１〜２６４、２６０〜２６４…帯域分割フィルタバンク２６、２６ａを構成するフィルタ、２８…最大値検出部、３２１〜３２４、３８０〜３８４…係数可変可能な係数器、３４…第２加算器、３６、３６ａ、３６ｂ…ゲイン調整器、４０、４０ａ、４０ｂ、４０ｃ…係数器、４４…積算値算出器、４６１〜４６４…カウンタ、４８１〜４８４…ラッチ回路、５０…絶対値回路、５２…Ｄ−ＦＦ、５４…加算器、５６…クロックカウンタ、６０…水平用帯域分割フィルタバンク、６２…垂直用帯域分割フィルタバンク、６４、６６…斜め用帯域分割フィルタバンク、６０１〜６０４、６２１〜６２４、６４１〜６４４、６６１〜６６４…帯域分割フィルタバンク６０、６２、６４、６６を構成するフィルタ、７０…水平用最大値検出部（個別用最大値検出部の一例）、７２…垂直用最大値検出部（個別用最大値検出部の一例）、７４、７６…斜め用最大値検出部（個別用最大値検出部の一例）、７８…全体用最大値検出部、８０…入力映像信号Ｖの分布領域を示す枠、Ｄ１１〜Ｄ１４、Ｄ２１〜Ｄ２４、Ｄ３１〜Ｄ３４、Ｄ５１〜Ｄ５５…ドット（画素）、ＦＢ０〜ＦＢ４…分割された周波数帯域、Ｖ…入力映像信号、Ｖ０〜Ｖ４…周波数帯域ＦＢ０〜ＦＢ４で分割された映像信号。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing circuit that extracts a contour correction signal from an input video signal (for example, a digital input video signal) using a filter and outputs a contour-corrected video signal.
[0002]
[Prior art]
Conventionally, as shown in FIG. 11, this type of video signal processing circuit includes a delay unit 12 that outputs a video signal (for example, a digital video signal) V input to the input terminal 10 with a predetermined time delay, and an input terminal 10. A filter 14 for extracting a contour correction signal from the video signal V inputted to the video signal, a correction amount controller 16 for controlling and outputting a correction amount of the contour correction signal extracted by the filter 14, and a correction amount controller 16 The output contour correction signal is added to the video signal output from the delay unit 12 and the contour corrected video signal is output to the output terminal 18.
The amplitude characteristic H4 of the filter 14 is formed as shown in FIG. In FIG. 12, the horizontal axis represents the frequency normalized to 0.5 for the maximum frequency of the frequency band of the input video signal V, and the vertical axis represents the amplitude normalized to 1 for the maximum amplitude.
[0003]
[Problems to be solved by the invention]
However, in the conventional example shown in FIG. 11, since the contour correction signal is extracted by the single filter 14, depending on the frequency band of the input video signal V, there may be an output video signal having no contour correction effect. There is a problem that a blurred image may be displayed.
That is, when the frequency band of the video signal V input to the input terminal 10 is not included in the frequency band (for example, a relatively high frequency band) of the amplitude characteristic H4 (shown in FIG. 12) set by the filter 14, no contour is present. There is a problem in that a correction signal is not extracted and a blurred image may be displayed.
[0004]
The present invention has been made in view of the above-described problems, and provides a video signal processing circuit capable of always obtaining an output video signal capable of performing appropriate edge enhancement even when the frequency band of the input video signal changes. It is intended.
[0011]
[Means for Solving the Problems]
  Claim1The video signal processing circuit according to the present invention includes a band division filter bank that divides an input video signal into n frequency bands (n is an integer of 2 or more), and n video signals divided by the band division filter bank. A coefficient coefficient that can be output by multiplying each coefficient by a coefficient (1 + β) (β is a variable value between 0 and 1) and the absolute value of n video signals divided by the band division filter bank are compared. First to m-th values (m is an integer equal to or less than n) are detected in order of magnitude, and β of the coefficient (1 + β) of the coefficient unit corresponding to the first largest value among the n coefficient units is 1 The coefficient of coefficient (1 + β) corresponding to the second to mth large values is controlled to a value between 0 and less than 1, and β of the remaining coefficient (1 + β) is set to 0. Output video by adding the outputs of the gain adjuster to be controlled and n coefficient units And an adder as a signal. At this time, when m = n, the number of the “remaining coefficient units” is 0.
[0016]
  Claim2The video signal processing circuit according to the present invention includes a band division filter bank that divides an input video signal into n frequency bands (n is an integer of 2 or more), and n video signals divided by the band division filter bank. A coefficient unit capable of changing a coefficient by multiplying each by a coefficient (1 + β) (β is a variable value of 0 or more and 1 or less), and an absolute value of n video signals divided by the band division filter bank for a p frame period (P is an integer equal to or greater than 1) An integrated value calculator that integrates over n and n integrated values calculated by the integrated value calculator are compared in order from the first to the mth (m is an integer equal to or less than n). The value of the coefficient (1 + β) corresponding to the first large value of the n coefficient units is controlled to 1, and the second to mth large values are supported. Β of coefficient of coefficient (1 + β) is 0 or more and less than 1 And a gain adjuster that controls β of the coefficient (1 + β) of the remaining coefficient units to 0 and an adder that adds the outputs of the n coefficient units to produce an output video signal. It is characterized by that. At this time, when m = n, the number of the “remaining coefficient units” is 0.
  In such a configuration, the absolute value of the plurality of video signals extracted by the band division filter bank is integrated over the p frame period by the integration value calculator, and the plurality of integration values are compared by the gain adjuster in descending order. The first to mth are detected, and the coefficient of the coefficient unit corresponding to the first large value among the n coefficient units is controlled to 2, and the coefficient unit corresponding to the second to mth large value Is controlled to a value of 1 or more and less than 2, and the coefficients of the remaining coefficient units are controlled to 1, so even if the frequency band of the input video signal changes, the frequency band that is always included in the input video signal is increased. The video signal becomes the contour correction signal.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows a first embodiment of a video signal processing circuit according to the present invention. The same parts as those in FIG.
In FIG. 1, 10 is an input terminal, 16 is a correction amount controller, 18 is an output terminal, 20 is an adder, 22 and 24 are delay devices, 26 is a band division filter bank, and 28 is a maximum value detection unit.
[0022]
The band division filter bank 26 includes filters 261, 262, 263, and 264. These filters 261, 262, 263, and 264 have amplitude characteristics H1, H2, H3, and H4 as shown in FIG. A video signal (for example, a digital video signal) V input to the input terminal 10 is normalized frequency 0.1-0.2, 0.2-0.3, 0.3-0.4, 0.4-0. Is divided into video signals V1, V2, V3, and V4 of four frequency bands FB1, FB2, FB3, and FB4 corresponding to .5.
The frequency bands FB1, FB2, FB3, and FB4 represent frequency bands obtained by dividing the frequency band of the input video signal V excluding the low frequency band FB0 into four.
[0023]
The maximum value detecting unit 28 delays the video signals V1, V2, V3, and V4 divided by the filters 261, 262, 263, and 264 for a predetermined time and outputs the delay signals 301, 302, 303, and 304. Coefficient multipliers 321, 322, 323, and 324 that multiply the output of the delay units 301, 302, 303, and 304 and output the coefficient, and the output signals of these coefficient multipliers 321, 322, 323, and 324 are added A second adder 34 that outputs to the correction amount controller 16 and a gain adjuster 36 are included.
[0024]
The gain adjuster 36 calculates and compares the absolute values of the video signals V1, V2, V3, and V4 divided by the filters 261, 262, 263, and 264, detects the maximum value, and detects the maximum value. The coefficient of the corresponding coefficient unit (for example, 324) out of 321, 322, 323, and 324 is controlled to 1, and the coefficients of the remaining coefficient units (for example, 321, 322, and 323) are controlled to 0.
The gain adjuster 36 calculates and compares absolute values of the video signals V1, V2, V3, and V4 divided by the filters 261, 262, 263, and 264, detects a maximum value, and detects the coefficient unit 321; A corresponding coefficient unit (for example, 324) of 322, 323, and 324 may be enabled, and the remaining coefficient units (for example, 321, 322, and 323) may be disabled.
[0025]
The second adder 34 adds the output signals of the coefficient units 321, 322, 323, and 324, and the correction amount controller 16 sets a correction amount control coefficient set in advance to the output signal of the adder 34. (For example, a set number of 0 or more and less than 1).
The adder 20 adds the output signal of the correction amount controller 16 to the video signal V input from the input terminal 10 via the delay units 22 and 24 and outputs the result to the output terminal 18.
The delay times of the delay units 22, 24 and the delay units 301, 302, 303, 304 are determined by the video signal V input to the adder 20 via the delay units 22, 24 and the correction amount controller 16. Thus, the timing with the signal input to the adder 20 is set to coincide with each pixel.
[0026]
Next, the operation of FIG. 1 will be described with reference to FIG.
(1) The filters 261, 262, 263, and 264 of the band division filter bank 26, from the video signal V input to the input terminal 10, have a frequency band FB 1 (which is a relatively high band but a relatively lowest frequency band), Video signals V1, V2, V3, and V4 of FB2, FB3, and FB4 (relatively highest frequency band FB4 in the high band) are extracted.
[0027]
(2) The gain adjuster 36 of the maximum value detection unit 28 calculates and compares the absolute values of the video signals V1, V2, V3, and V4 extracted by the bandpass filters 261, 262, 263, and 264, and determines the maximum of them. The value (eg, the absolute value of V4) is detected and the coefficient of the corresponding coefficient unit (eg, 324) is controlled to 1 (or the coefficient unit (eg, 324) is enabled), and the remaining coefficient units (eg, 321, 322 and 323) is controlled to 0 (or the coefficient multipliers (eg, 321 322, and 323) are disabled).
[0028]
(3) For this reason, only the video signal (for example, V4) corresponding to the maximum absolute value among the video signals V1, V2, V3, and V4 extracted by the filters 261, 262, 263, and 264 is delayed as the contour correction signal. This is input to the correction amount controller 16 via a calculator (for example, 304), a coefficient unit (for example, 324), and the second adder.
The correction amount controller 16 multiplies the set coefficient and the correction amount control signal is added by the adder 20 to the input video signal whose timing is adjusted by the delay units 22 and 24, and as a contour-corrected video signal. The output is output from the output terminal 18 to the display unit (for example, a plasma display display unit, not shown).
[0029]
(4) Therefore, the coefficient of one coefficient unit among the coefficient units 321, 322, 323, and 324 is 1 (or enabled) for each dot (for example, one pixel) of the input video signal, and the remaining coefficient units The coefficient is 0, and only the video signal (for example, V4) in the frequency band (for example, FB4) that is most contained in the input video signal V among the four frequency bands FB1 to FB4 is used as the contour correction signal. To the adder 20 and added to the input video signal. For this reason, even if the frequency band of the input video signal changes, the video signal in the frequency band that is most abundant in the input video signal always becomes the contour correction signal, and a video signal that can always perform appropriate contour enhancement is obtained.
[0030]
In the embodiment shown in FIG. 1, the gain adjuster 36 equalizes the weights of the video signals V1, V2, V3, and V4 extracted by the four filters 261, 262, 263, and 264 of the band division filter bank 26. However, the present invention is not limited to this, and a case where the weight of a filter (for example, 261) that extracts a video signal in a relatively low frequency band is lightened (smaller) is used. Can also be used.
For example, a coefficient unit 40 that multiplies a coefficient of 0 or more and less than 1 as shown by a dotted line in FIG. 1 is provided, and the coefficient unit 40 allows the weight of the video signal V1 of the relatively lowest frequency band FB1 to be set to a higher frequency band. It can also be used when the weights of the video signals V2 to V4 of FB2 to FB4 are lighter. In this case, the rate at which the video signal V1 in the low frequency band FB1, which is contained in a relatively large amount in the normal input video signal, is processed as the maximum value can be made relatively small, and the coefficient of the coefficient unit 40 is set to 0 or near 0 In this case, the video signal V1 can be prevented from being processed as the maximum value. For this reason, it is possible to relatively increase the edge enhancement degree for a video signal in a high frequency band in which a visual enhancement effect is easily obtained.
[0031]
In the embodiment shown in FIG. 1, the case where two delay devices 22 and 24 are inserted between the input terminal 10 and the adder 20 for timing adjustment has been described. However, the present invention is not limited to this, The present invention can also be used in the case where one delay device is inserted between the input terminal 10 and the adder 20 to achieve the same timing adjustment function.
[0032]
FIG. 3 shows a second embodiment of the video signal processing circuit according to the present invention. The same parts as those in FIG.
In FIG. 3, 10 is an input terminal, 18 is an output terminal, 20a is an adder, 26a is a band division filter bank, 36a is a gain adjuster, 380, 381, 382, 383, and 384 are coefficient units whose coefficients can be varied. .
[0033]
The band division filter bank 26a includes filters 260, 261, 262, 263, and 264. The filters 260, 261, 262, 263, and 264 have amplitude characteristics H0, H1, H2, and H3 as shown in FIG. , H4, and the video signal V input to the input terminal 10 is normalized frequency 0-0.1, 0.1-0.2, 0.2-0.3, 0.3-0.4, It is divided into video signals V0, V1, V2, V3 and V4 of five frequency bands FB0, FB1, FB2, FB3 and FB4 corresponding to 0.4 to 0.5.
[0034]
The coefficient units 380, 381, 382, 383, and 384 apply coefficients (1 + α) (α is 0) to the video signals V0, V1, V2, V3, and V4 that have passed through the filters 260, 261, 262, 263, and 264, respectively. 1) and output the result.
[0035]
The gain adjuster 36a calculates and compares the absolute values of the video signals V0, V1, V2, V3, and V4 that have passed through the filters 260, 261, 262, 263, and 264, and detects the maximum value of them. Of the coefficient units 380, 381, 382, 383, 384, the coefficient (1 + α) of the corresponding coefficient unit (for example, 383) is controlled to 1, and the remaining coefficient units (for example, 380, 381, 382, and 384) are controlled. The coefficient α (1 + α) is controlled to 0.
[0036]
The adder 20a adds the output signals of the coefficient units 380, 381, 382, 383, and 384, and outputs the video signal obtained by adding the contour correction signal (for example, V3) to the input video signal V to the output terminal 18. .
[0037]
Next, the operation of FIG. 3 will be described with reference to FIG.
(1) The filters 260, 261, 262, 263, and 264 of the band division filter bank 26 a have frequency bands FB 0 (low frequency band) and FB 1 (relatively high band) from the video signal V input to the input terminal 10. The video signals V0, V1, V2, V3, and V4 of FB2, FB3, and FB4 (relatively highest frequency band in the high band) are extracted.
[0038]
(2) The gain adjuster 36a calculates and compares the absolute values of the video signals V0, V1, V2, V3, and V4 extracted by the filters 260, 261, 262, 263, and 264 and compares the maximum values (for example, (The absolute value of V3) is detected and the coefficient (1 + α) of the corresponding coefficient unit (eg, 383) is controlled to 1 and the coefficient (1 + α) of the remaining coefficient units (eg, 380, 381, 382, and 384) Is controlled to 0.
[0039]
(3) For this reason, among the video signals V0, V1, V2, V3, and V4 that have passed through the filters 260, 261, 262, 263, and 264, only the video signal (for example, V3) corresponding to the maximum absolute value is the coefficient unit ( For example, it is doubled by 383), and the remaining video signals (for example, V0, V1, V2, and V4) are multiplied by 1 by a coefficient unit (for example, 380, 381, 382, and 384), added by the adder 20a, and contour correction is performed. The video signal is output from the output terminal 18 to the display unit side.
[0040]
(4) Therefore, for each dot (for example, one pixel) of the input video signal V, the coefficient of one coefficient unit of the coefficient units 380, 381, 382, 383, and 384 becomes 2, and the coefficient of the remaining coefficient units 1 and only the video signal (for example, V3) in the frequency band (for example, FB3) that is most contained in the input video signal V among the five frequency bands FB0 to FB4 is added to the input video signal V as the contour correction signal. .
For example, if the video signal detected as the maximum absolute value by the gain adjuster 36a is V3, the output signals of the coefficient units 380, 381, 382, 383, 384 are V0, V1, V2, 2V3, V4. The video signal output to the output terminal 18 added by the adder 20a is a signal obtained by adding the input video signal V (V0 + V1 + V2 + V3 + V4 = V) and the contour correction signal V3.
[0041]
In the embodiment shown in FIG. 3, α of the coefficient (1 + α) of the coefficient multipliers 380, 381, 382, 383, and 384 is set to a variable value of 0 and 1, and the gain adjuster 36a is connected to the filters 260, 261, 262, and 263. The absolute values of the video signals V0, V1, V2, V3, and V4 that have passed H.264 are calculated and compared, the maximum value is detected, and the coefficient of the corresponding coefficient unit (eg, 383) is 2 (α = 1) ), And the coefficients of the remaining coefficient units (for example, 380, 381, 382 and 384) are controlled to 1 (when α = 0), but the present invention is not limited to this. It can also be used in the following cases.
That is, the coefficient of the coefficient multipliers 380, 381, 382, 383, and 384 is set to (1 + β), β of this (1 + β) is set to 0, 0 to less than 1, and a variable value of 1, and the gain adjuster 36a is connected to the filters 260, 261. , 262, 263, and 264, the absolute values of the video signals V0, V1, V2, V3, and V4 are calculated and compared, and in order of increasing number up to mth (m is equal to or less than the number of divisions 5 (when n = 5)) An integer, for example, the first to the third when m = 3), and the coefficient of the coefficient unit (for example, 383) corresponding to the first large value is set to 2 (when β is 1) Control, control the coefficient of the coefficient unit (for example, 384, 382) corresponding to the second to mth large values to a set value of 1 or more and less than 2 (when β is 0 or more and less than 1), and the remaining coefficients The coefficient of the unit (eg 380) to 1 (when β is 0) Can also be utilized for the case was. At this time, when m is equal to the number of divisions 5 (when n = m), it corresponds to the case where there is no “remaining coefficient unit”.
[0042]
For example, when the absolute values of the video signals V0, V1, V2, V3, and V4 are in the descending order of V3, V4, V2, V0, and V1, and the first to third targets are the contour correction targets. The video signal added by the adder 20a and output to the output terminal 18 is a signal obtained by adding the input video signal V (V0 + V1 + V2 + V3 + V4 = V) and the contour correction signal, and this contour correction signal is the first largest video signal. It is a sum signal of a signal obtained by multiplying V3 by 1 and a signal obtained by multiplying the second and third largest video signals V4 and V2 by a value β of 0 or more and less than 1.
[0043]
In the embodiment shown in FIG. 3 or the example described in the above paragraphs “0041” and “0042”, the video signals V0, V1, and V2 that the gain adjuster 36a has passed through the filters 260, 261, 262, 263, and 264 are shown. , V3 and V4 are compared with equal weights, but the present invention is not limited to this, and the video signals (for example, V0, V, and the like) that have passed through filters (for example, 260 and 261) in a relatively low frequency band are not limited thereto. It can also be used in the case of making a comparison by reducing the weight of V1).
For example, coefficient units 40a and 40b for multiplying positive coefficients of less than 1 as shown by dotted lines in FIG. 3 are provided, and these coefficient units 40a and 40b provide filters 260 and 261 for relatively low frequency bands FB0 and FB1. It can also be used when the weights of the video signals V0 and V1 that have passed are reduced. In this case, the rate at which the video signals V0 and V1 in the low frequency bands FB0 and FB1 that are contained in a relatively large amount in the normal input video signal are processed as the maximum value can be made relatively small, and the coefficient units 40a and 40b When the coefficient is set to 0 or a value close to 0, the video signals V0 and V1 can be prevented from being processed as the maximum value. For this reason, it is possible to relatively increase the edge enhancement degree for a video signal in a high frequency band in which a visual enhancement effect is easily obtained.
[0044]
FIG. 5 shows a third embodiment of the video signal processing circuit according to the present invention. The same parts as those in FIG.
In FIG. 5, 10 is an input terminal, 16 is an emphasis amount controller, 18 is an output terminal, 20 is an adder, 26 is a band division filter bank, 321, 322, 323 and 324 are coefficient multipliers with variable coefficients, and 34 is The second adder, 36b is a gain adjuster, 42 is a delay unit, and 44 is an integrated value calculator.
The band dividing filter bank 26 divides the video signal V input to the input terminal 10 into video signals V1, V2, V3, and V4 of four frequency bands FB1, FB2, FB3, and FB4, as in the case of FIG. It comprises filters 261, 262, 263, 264.
[0045]
The integrated value calculator 44 includes counters 461, 462, 463, 464 and latch circuits 481, 482, 483, 484.
The counters 461, 462, 463, and 464 are reset with a frame pulse, and the latch circuits 481, 482, 483, and 484 are updated with a frame pulse.
The counters 461, 462, 463, and 464 accumulate the absolute values of the video signals V1, V2, V3, and V4 that have passed through the filters 261, 262, 263, and 264 over one frame period, and the latch circuits 481, 482, Reference numerals 483 and 484 hold the integrated values calculated by the counters 461, 462, 463, and 464 for one frame period.
[0046]
As shown in FIG. 6, the counter 461 includes an absolute value circuit 50, a D-FF (D type flip-flop) 52, an adder 54, and a clock counter 56.
The absolute value circuit 50 calculates the absolute value of the video signal V1 that has passed through the filter 261, and the D-FF 52 delays and outputs the sum signal S of the adder 54 by one dot (for example, one pixel), The adder 54 adds the operation value of the absolute value circuit 50 and the output value of the D-FF 52 as input signals A and B, and the clock counter 56 uses the carry signal CO of the adder 54 as an enable signal. The clock CK is counted and the count value is output as an integrated value.
For example, when the adder 54 is an 8-bit adder, the carry signal CO becomes H level every time the sum signal S of the adder 54 becomes 256 (decimal number display), and the clock counter 56 is enabled. Since the count value of the clock CK is incremented by 1, the number of times the sum signal S of the adder 54 reaches 256 in one frame period is output as an integrated value.
The counters 462, 463, and 464 are configured in the same manner as the counter 461.
[0047]
The gain adjuster 36b compares the integrated values calculated by the counters 461, 462, 463, and 464 and latched by the latch circuits 481, 482, 483, and 484, detects the maximum value, and detects the coefficient. The coefficient of the corresponding coefficient unit (for example, 324) among the units 321, 322, 323, and 324 is controlled to 1, and the coefficients of the remaining coefficient units (for example, 321, 322, and 323) are controlled to 0.
[0048]
Next, the operation of FIG. 5 will be described with reference to FIGS.
(1) The filters 261, 262, 263, and 264 of the band division filter bank 26 use the four frequency bands FB1 and FB2 shown in FIG. 2 from the video signal V input to the input terminal 10 in the same manner as in FIG. , FB3, FB4 video signals V1, V2, V3, V4 are extracted.
[0049]
(2) The counter 461 and the latch circuit 481 of the integrated value calculator 44 operate as follows.
When the video signal V 1 that has passed through the filter 261 is input to the absolute value circuit 50, the absolute value is calculated by the absolute value circuit 50 and becomes the input signal A of the adder 54. Since the sum signal S of the adder 54 is delayed by one dot in the D-FF 52 and becomes the input signal B of the adder 54, the absolute value of the video signal V 1 is integrated over one frame period by the adder 54, and this integrated value The count value of the clock counter 56 corresponding to is latched by the latch circuit 481 for one frame period.
For example, when the adder 54 is an 8-bit adder, the number of times that the sum signal S of the adder 54 has reached 256 in one frame period is output as an integrated value, and this integrated value is output by the latch circuit 481 for one frame period. Latched.
The counters 462, 463, 464 and the latch circuits 482, 483, 484 of the integrated value calculator 44 integrate the absolute values of the video signals V2, V3, V4 over one frame period in the same manner as the counter 461 and the latch circuit 481. The count value of the clock counter 56 corresponding to the integrated value is latched by the latch circuits 482, 483, and 484 for one frame period.
[0050]
(3) The gain adjuster 36b compares the integrated values calculated by the integrated value calculator 44, detects the maximum value (for example, the integrated value for V4) and detects the coefficient of the corresponding coefficient unit (for example, 324). Is controlled to 1, and the coefficients of the remaining coefficient units (eg, 321, 322, and 323) are controlled to 0.
[0051]
(4) For this reason, only the video signal (for example, V4) corresponding to the maximum integrated value among the video signals V1, V2, V3, and V4 extracted by the filters 261, 262, 263, and 264 is corrected as the contour correction signal. Input to the quantity controller 16.
The correction amount controller 16 multiplied the set coefficient and the correction amount controlled signal is added by the adder 20 with the input video signal adjusted so that the timing coincides with the delay unit 42, and the contour is corrected. A video signal is output from the output terminal 18 to the display unit.
[0052]
(5) Therefore, for each dot of the input video signal, the coefficient of one coefficient unit among the coefficient units 321, 322, 323, and 324 is 1 and the coefficient of the remaining coefficient units is 0, so that the four frequency bands FB 1 Only the video signal (for example, V4) in the frequency band (for example, FB4) that is most contained in the input video signal V among FB4 is input to the adder 20 via the correction amount controller 16 as the contour correction signal and input. It is added to the video signal. For this reason, even if the frequency band of the input video signal changes, a video signal that can always perform appropriate contour enhancement can be obtained.
In addition, since the integrated value calculator 44 is provided to perform the processing for each frame, the circuit configuration is simplified compared to the processing for each dot (for example, the configuration of FIG. 1). That is, the delay units 24 and 301 to 304 for performing processing for each dot are not necessary, and the circuit configuration of the gain adjuster connected to the subsequent stage can be simplified.
[0053]
In the embodiment shown in FIG. 5, the integrated value calculator 44 calculates the weights of the video signals V1, V2, V3, and V4 extracted by the four filters 261, 262, 263, and 264 of the band division filter bank 26. The respective integrated values are calculated to be equal to each other, and the gain adjuster 36b compares these integrated values to detect the maximum value. However, the present invention is not limited to this, and the gain adjuster 36b has a relatively low frequency band. It can also be used when the weight of a filter (for example, 261) that passes a video signal is reduced.
For example, a coefficient unit 40c that multiplies a coefficient of 0 or more and less than 1 as shown by a dotted line in FIG. 5 is provided, and the weight of the video signal V1 of the relatively lowest frequency band FB1 is increased by the coefficient unit 40c to a higher frequency band. It can also be used when the weights of the video signals V2, V3, V4 of FB2 to FB4 are lighter. In this case, the rate at which the video signal V1 in the low frequency band FB1, which is contained in a relatively large amount in the normal input video signal, is processed as the maximum value can be made relatively small, and the coefficient of the coefficient unit 40c is set to 0 or near 0 In this case, the video signal V1 can be prevented from being processed as the maximum value. For this reason, it is possible to relatively increase the degree of contour enhancement for a video signal in a high frequency band in which a visual enhancement effect is easily obtained.
[0054]
In the embodiment shown in FIG. 5, the integrated value calculator 44 integrates the absolute values of the video signals V1, V2, V3, and V4 extracted from the band division filter bank 26 over one frame period. The present invention is not limited to this, and the present invention can also be used when the absolute values of the video signals V1, V2, V3, and V4 extracted from the band division filter bank 26 are integrated over a plurality of frame periods.
[0055]
In the embodiment shown in FIG. 5, the configuration is the same as the configuration in which the integrated value calculator 44 is inserted in the preceding stage of the gain adjuster 36 in FIG. 1, but the present invention is not limited to this, and FIG. A configuration in which the integrated value calculator 44 is inserted in front of the gain adjuster 36a (corresponding to the embodiments of the inventions of claims 12 and 13) can also be used.
In this case as well, since the processing is performed for each frame, the circuit configuration is simpler than that for processing for each dot (for example, the configuration shown in FIG. 1) for the same reason as in the embodiment shown in FIG. Can be.
[0056]
In the embodiment shown in FIGS. 1 and 5, the case where the present invention is used for contour correction in one direction (for example, the horizontal direction, the vertical direction, or the oblique direction) has been described. However, the present invention is not limited to this. It can also be used for contour correction in a plurality of directions such as two directions such as the horizontal direction and the vertical direction, three directions such as the horizontal direction, the vertical direction, and the diagonal direction.
[0057]
FIG. 7 shows an embodiment (the fourth embodiment of the video signal processing circuit according to the present invention) in the case where the present invention is used for contour correction in the horizontal, vertical and oblique directions, and is the same as FIG. The parts have the same reference numerals.
In FIG. 7, 10 is an input terminal, 16 is a correction amount controller, 18 is an output terminal, 20 is an adder, 58 is a delay unit, 60, 62, 64 and 66 are horizontal as an example of a plurality of band division filter banks. , Vertical, diagonal, and diagonal band division filter banks 70, 72, 74, and 76 are horizontal, vertical, diagonal, and diagonal maximum value detectors as an example of individual maximum value detectors. 78 are overall maximum value detectors.
[0058]
The horizontal, vertical, diagonal, and diagonal band division filter banks 60, 62, 64, and 66 convert the video signal V input to the input terminal 10 to 0 ° in the two-dimensional frequency characteristic diagram shown in FIG. Filters 601 to 601 that divide into four frequency bands excluding the low frequency band for each frequency in the direction (horizontal direction), 90 ° direction (vertical direction), 45 ° direction (diagonal direction), and 135 ° direction (diagonal direction). 604, 621-624, 641-644, 661-664. In the two-dimensional frequency characteristic diagram of FIG. 8, a frame 80 indicated by a dotted line indicates a distribution region of the input video signal V.
As shown in FIG. 9, each of the filters 601, 602, 603, 604 of the horizontal band dividing filter bank 60 removes the horizontal frequency from the low frequency band from the video signal V input to the input terminal 10. The video signal is divided into video signals V1, V2, V3, and V4 of four frequency bands FB1, FB2, FB3, and FB4.
The filters 621 to 624, 641 to 644, and 661 to 664 of the vertical, diagonal, and diagonal band division filter banks 62, 64, and 66 are similarly configured.
[0059]
The horizontal, vertical, diagonal, and diagonal maximum value detectors 70, 72, 74, and 76 are the delay units 301 to 304, the coefficient units 321 to 324, the second adder 34, and the gain adjustment of FIG. And a plurality of video signals divided by the horizontal, vertical, diagonal, and diagonal band division filter banks 60, 62, 64, and 66, respectively. The maximum value of absolute values of is detected.
The overall maximum value detection unit 78 detects a maximum value among the maximum values detected by the horizontal, vertical, diagonal, and diagonal maximum value detection units 70, 72, 74, and 76.
[0060]
Next, the operation of FIG. 7 will be described with reference to FIGS.
(1) The filters 601, 602, 603, and 604 of the horizontal band dividing filter bank 60 are arranged in the horizontal direction (0 ° direction in FIG. 8) from the video signal V input to the input terminal 10, as shown in FIG. Video signals V1, V2, V3, and V4 of four frequency bands FB1, FB2, FB3, and FB4 excluding the low frequency band are extracted.
Similarly, the filters 621 to 624, 641 to 644, and 661 to 664 of the band dividing filter banks 62, 64, and 66 for vertical, diagonal, and diagonal use in the vertical direction from the video signal V input to the input terminal 10. Video signals in four frequency bands excluding low frequency bands are extracted from the frequencies in the (90 ° direction), diagonal direction (45 ° direction), and diagonal direction (135 ° direction).
[0061]
(2) The horizontal maximum value detection unit 70 compares the absolute values of the four video signals V1, V2, V3, and V4 extracted by the horizontal band division filter bank 60, and detects the maximum value of them.
Similarly, the vertical, diagonal, and diagonal maximum value detection units 72, 74, and 76 extract four images respectively extracted from the vertical, diagonal, and diagonal band division filter banks 62, 64, and 66. The absolute values of the signals are compared and the maximum value is detected.
[0062]
(3) The overall maximum value detection unit 78 compares the maximum values detected by the horizontal, vertical, diagonal, and diagonal maximum value detection units 70, 72, 74, and 76, and detects the maximum value. To do.
[0063]
(4) For this reason, it inputs into the input terminal 10, and each filter 601-604, 621-624, 641-644 of the horizontal, vertical, diagonal, diagonal band division filter banks 60, 62, 64, 66 is used. , 661 to 664, only the video signal corresponding to the maximum absolute value is input to the correction amount controller 16 as the contour correction signal.
The correction amount controller 16 multiplies the set coefficient by controlling the correction amount. The input video signal whose timing is adjusted by the delay unit 58 is added to the adder 20 and is output as an edge-corrected video signal. 18 to the display unit side.
[0064]
(5) Therefore, for each dot of the input video signal V, the horizontal direction (0 ° direction), vertical direction (90 ° direction), diagonal direction (45 ° direction), diagonal direction (135) included in the input video signal V Only the video signal that has passed through the most divided frequency band among the four divided frequency bands excluding the low frequency band in the direction (°) is input to the adder 20 via the correction amount controller 16 as a contour correction signal. And added to the input video signal V. For this reason, even if the frequency band of the input video signal V changes, the contour enhancement in the horizontal, vertical and oblique directions can be made appropriate.
[0065]
For example, as shown in FIG. 10A, dots D11 to D55 displaying diagonal lines in the 135 ° direction are turned on (shown with hatching), and surrounding dots D12, D21, D23, D32, D34,. When is not lit, it is possible to prevent the horizontal and vertical contours from being emphasized in an overlapping manner.
That is, with respect to the lit dot D22, the contour correction signal for performing contour enhancement between the non-lighting dots D21 and D23 adjacent in the horizontal direction and the contour enhancement between the non-lighting dots D12 and D32 adjacent in the vertical direction. Since only one of the contour correction signals to be performed is added to the input video signal V, it is possible to prevent the horizontal and vertical contours from being emphasized in an overlapping manner.
The other lighting dots D11 and D33 to D55 are the same as the lighting dot D22.
[0066]
Further, as shown in FIG. 10B, dots D22 to D24 and D22 to D52 that display a right angle line composed of a horizontal line in the 0 ° direction and a vertical line in the 90 ° direction are turned on (shown with hatching). When the surrounding dots D11 to D14, D21 to D51, D33 to D53, D34,... Are not lit, it is possible to prevent the edge of the right-angled line from becoming out of outline enhancement due to missing outline enhancement. At the same time, it is possible to prevent the outline inside of the corner portion of the right-angle line from being excessively emphasized.
That is, without the band division filter bank 66 and the maximum value detection unit 76 for performing edge enhancement in an oblique direction of 135 °, since there are no lighting dots adjacent in the horizontal direction and the vertical direction for the non-lighting dots D11, A contour correction signal for performing contour enhancement in the direction and the vertical direction is not generated, and outline enhancement is lost. However, since the embodiment of FIG. 7 includes the band division filter bank 66 and the maximum value detection unit 76, the contour correction signal for performing contour enhancement with the lighting dot D22 adjacent to the 135 ° diagonal direction is provided. It is possible to prevent the outer corner portion of the right-angle line from being exaggerated.
For the non-lighting dot D33, since the lighting dots D32, D23, and D22 are adjacent to each other in the horizontal direction, the vertical direction, and the 135 ° oblique direction, the corresponding maximum value detection unit 70 for horizontal, vertical, and diagonal use. 72, 76 output the absolute value of the video signal for contour emphasis, the maximum value of which is detected by the overall maximum value detection unit 78, and is output by the adder as the contour correction signal via the correction amount controller 16. Since it is added to the input video signal V, only one of the horizontal, vertical and diagonal contour components is emphasized, and the horizontal, vertical and diagonal contour components in two or three directions are emphasized. Are not emphasized twice.
[0067]
In the embodiment shown in FIG. 7, the horizontal, vertical, diagonal, and diagonal maximum value detectors 70, 72, 74, and 76 are respectively replaced with the delay units 301 to 304 and the coefficient units 321 to 321 in FIG. 324, the second adder 34, and the gain adjuster 36 are described as being configured by a circuit equivalent to the maximum value detector 28, but the present invention is not limited to this, and the integrated value calculator 44 of FIG. , A circuit equivalent to the maximum value detection unit including the coefficient multipliers 321 to 324, the second adder 34, and the gain adjuster 36b (corresponding to the embodiment of the invention of claim 10) can be used. it can.
In this case as well, since the processing is performed for each frame, the circuit configuration is simpler than that for processing for each dot (for example, the configuration shown in FIG. 1) for the same reason as in the embodiment shown in FIG. Can be.
[0068]
In the embodiment shown in FIG. 7, the horizontal, vertical, diagonal, and diagonal maximum value detection units 70, 72, 74, and 76 respectively correspond to the corresponding band-dividing filter banks 60, 62, 64, and 66. Although the weights of the four video signals divided by the filters 601 to 604, 621 to 624, 641 to 644, and 661 to 664 are equalized and compared, the maximum value is detected, but the present invention is limited to this. It can also be used when the weight of a filter that passes a video signal of a relatively low frequency band is lightened.
In this case, the weight is reduced for a low frequency band (for example, FB1) in which a visual enhancement effect is difficult to obtain, and the weight is increased for a high frequency band (for example, FB4) in which a visual enhancement effect is easily obtained. The degree of contour enhancement for video signals belonging to a high frequency band can be increased.
[0069]
In the embodiments shown in FIGS. 1, 5, and 7, the case where the band dividing filter bank divides the input video signal V into four frequency bands excluding the low frequency band has been described. Not limited to this, it is also used when the input video signal V is divided into a plurality of frequency bands other than four except the low frequency band, or when divided into a plurality of frequency bands including the low frequency band. can do.
[0070]
In the embodiment shown in FIG. 3, the case where the band division filter bank divides the input video signal V into five frequency bands has been described. However, the present invention is not limited to this, and the input video signal V is divided into five. It can also be used for the case of dividing into a plurality of frequency bands other than one.
[0071]
【The invention's effect】
A video signal processing circuit according to a first aspect of the present invention includes a band division filter bank, a maximum value detection unit, and an adder, and a maximum value of a plurality of video signals divided by the band division filter bank is detected as a maximum value detection unit. Since the detected video signal is added to the input video signal as an outline correction signal by the adder to the input video signal to be the output video signal, it is always input even if the frequency band of the input video signal changes. The video signal in the frequency band most contained in the video signal is the contour correction signal. For this reason, even if the frequency band of the input video signal changes, it is possible to obtain a video signal that can always perform appropriate contour enhancement.
[0072]
According to the second aspect of the invention, in the first aspect of the invention, since the maximum value detecting unit is constituted by a plurality of coefficient units, a gain adjuster, and a second adder, the configuration of the maximum value detecting unit can be simplified. .
[0073]
According to a third aspect of the present invention, in the first aspect of the invention, the band division filter bank comprises a plurality of band division filter banks that divide the input video signal into a plurality of frequency bands for each frequency in a plurality of directions, and a maximum value detection is performed. A maximum value detected by a plurality of individual maximum value detection units, and a maximum value detected by a plurality of individual maximum value detection units, and a maximum value among a plurality of video signals divided by each of a plurality of band division filter banks The maximum value detecting unit for detecting the maximum value and outputting the result to the adder is used, so that contour enhancement in a plurality of directions can be made appropriate.
[0074]
According to a fourth aspect of the present invention, in the third aspect of the invention, the plurality of band division filter banks are horizontal, vertical, and diagonal band division filter banks, and the plurality of individual maximum value detectors are horizontal and vertical. Since the diagonal maximum value detection unit is used, the horizontal, vertical, and diagonal contour enhancement can be made appropriate.
For example, it is possible to prevent the outline of the diagonal line and the inside of the corner of the right-angle line from being over-emphasized due to the overlap of the outline emphasis, and to prevent the outside of the corner of the right-angle line from becoming no outline emphasis due to the omission of the outline emphasis. be able to.
[0075]
According to the invention of claim 5 (or 6), in the invention of claim 3 (or 4), each of a plurality of individual (or horizontal, vertical, and diagonal) maximum value detection units is subjected to corresponding band division. A coefficient unit that multiplies each of the plurality of video signals divided by the filter bank and outputs a coefficient, and compares the absolute values of the plurality of video signals divided by the corresponding band division filter bank to detect the maximum value, A gain adjuster for controlling the coefficient of the corresponding coefficient unit among the plurality of coefficient units to 1 and controlling the coefficients of the remaining coefficient units to 0, and a second adder for adding and outputting the outputs of the plurality of coefficient units In this case, the configuration of a plurality of individual maximum values (or horizontal, vertical, and diagonal) maximum value detection units can be simplified.
[0076]
A video signal processing circuit according to a seventh aspect of the present invention comprises a band division filter bank, a plurality of coefficient units, a gain adjuster, and an adder, and a plurality of video signals divided by the band division filter bank by the gain adjuster. The maximum value is detected, and the coefficient (1 + α) α of the corresponding coefficient unit of the plurality of coefficient units is controlled to 1, and the coefficient (1 + α) α of the remaining coefficient units is controlled to 0. Since it is configured, even if the frequency band of the input video signal changes, the video signal in the frequency band that is always included most in the input video signal is the contour correction signal. For this reason, even if the frequency band of the input video signal changes, it is possible to obtain a video signal that can always be appropriately corrected.
[0077]
According to an eighth aspect of the present invention, there is provided a video signal processing circuit comprising a band division filter bank, n coefficient units, a gain adjuster, and an adder. The n video divided by the band division filter bank by the gain adjuster. The signals are compared to detect the first to m-th large values, β of the coefficient (1 + β) of the coefficient unit corresponding to the first large value among the n coefficient units is controlled to 1, 2 The coefficient coefficient coefficient (1 + β) β corresponding to the first to m-th large values is controlled to a value between 0 and less than 1, and the remaining coefficient coefficient coefficient (1 + β) β is controlled to 0. Therefore, even if the frequency band of the input video signal changes, the video signal in the frequency band that is always included in the input video signal is the contour correction signal. For this reason, even if the frequency band of the input video signal changes, it is possible to obtain a video signal that can always be appropriately corrected.
[0078]
The video signal processing circuit according to the invention of claim 9 comprises a band division filter bank, a plurality of coefficient units, an integrated value calculator, a gain adjuster, and an adder, and is calculated by the integrated value calculator by the gain adjuster. Since the maximum value of the integrated values is detected, the coefficient of the corresponding coefficient unit among the plurality of coefficient units is controlled to 1 and the coefficients of the remaining coefficient units are controlled to 0, the frequency of the input video signal Even if the band changes, the video signal in the frequency band that is the most contained in the input video signal is always the contour correction signal. For this reason, even if the frequency band of the input video signal changes, it is possible to obtain a video signal that can always be appropriately corrected.
In addition, since the integrated value calculator is provided to perform the processing for each frame, the circuit configuration can be simplified compared to the processing for each dot (for example, the configuration of FIG. 1).
[0079]
The invention of claim 10 is the invention of claim 9, wherein the band division filter bank is constituted by a plurality of band division filter banks, the plurality of coefficient multipliers are constituted by a plurality of sets of coefficient multiplier groups, and a plurality of integrated value calculators are provided. In this case, the gain adjuster is composed of a plurality of gain adjusters, and the second adder is composed of a plurality of second adders. Can do.
[0080]
According to an eleventh aspect of the present invention, in the tenth aspect of the invention, the plurality of band division filter banks are composed of horizontal, vertical, and diagonal band division filter banks, and the plurality of sets of coefficient units are for horizontal and vertical use. , Composed of diagonal coefficient units, multiple integrated value calculators composed of horizontal, vertical, and diagonal integrated value calculators, and multiple gain adjusters for horizontal, vertical, and diagonal Since it is configured by a gain adjuster and the plurality of second adders are configured by horizontal, vertical, and diagonal second adders, it is possible to appropriately enhance contour enhancement in the horizontal, vertical, and diagonal directions. .
For example, it is possible to prevent the outline of the oblique line from being excessively emphasized, and to prevent the outside of the corner portion of the right-angle line from being exaggerated.
[0081]
The video signal processing circuit according to the invention of claim 12 comprises a band division filter bank, a plurality of coefficient units, an integrated value calculator, a gain adjuster, and an adder, and is calculated by the integrated value calculator by the gain adjuster. Since the maximum value is detected by comparing the integrated values, the coefficient of the corresponding coefficient unit of the plurality of coefficient units is controlled to 2 and the coefficients of the remaining coefficient units are controlled to 1, so that the input video Even if the frequency band of the signal changes, the video signal in the frequency band that is the most contained in the input video signal is always the contour correction signal. For this reason, even if the frequency band of the input video signal changes, it is possible to obtain a video signal that can always be appropriately corrected.
In addition, since the integrated value calculator is provided to perform the processing for each frame, the circuit configuration can be simplified compared to the processing for each dot (for example, the configuration of FIG. 1).
[0082]
A video signal processing circuit according to a thirteenth aspect of the present invention comprises a band division filter bank, n coefficient units, an integrated value calculator, a gain adjuster, and an adder, and is calculated by the integrated value calculator by the gain adjuster. The first to mth values are detected in order from the largest by comparing the integrated values, and the coefficient of the coefficient unit corresponding to the first largest value among the n coefficient units is controlled to 2, and the second to m Since the coefficient of the coefficient unit corresponding to the first large value is controlled to a value of 1 or more and less than 2, and the coefficient of the remaining coefficient unit is controlled to 1, the frequency band of the input video signal changes. However, a video signal in a frequency band that is always included in the input video signal is the contour correction signal. For this reason, even if the frequency band of the input video signal changes, it is possible to obtain a video signal that can always be appropriately corrected.
In addition, since the integrated value calculator is provided to perform the processing for each frame, the circuit configuration can be simplified compared to the processing for each dot (for example, the configuration of FIG. 1).
[0083]
In the invention of claim 14 (or 15), in the invention of claim 2, 5, 6, 7 or 8, relative to one of a plurality of video signals divided by the band division filter bank before the gain adjuster. A coefficient unit that multiplies a video signal divided by the lowest frequency band (or each of a plurality of video signals divided by a relatively low frequency band) by a coefficient set to 0 or more and less than 1 is provided. Therefore, it is possible to increase the edge enhancement effect for the video signal belonging to the relatively high frequency band of the input video signal.
[0084]
The invention of claim 16 (or 17) is the invention of claim 9, 10, 11, 12 or 13, of the plurality of video signals divided by the band division filter bank in the preceding stage of the integrated value calculator. A coefficient unit that outputs a video signal divided in a relatively lowest frequency band (or each of a plurality of video signals divided in a relatively low frequency band) by a coefficient set to 0 or more and less than 1; Since it is provided, it is possible to enhance the edge enhancement effect for video signals belonging to a relatively high frequency band of the input video signals.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of a video signal processing circuit according to the present invention.
FIG. 2 shows the characteristics of the band division filter bank 26 in FIG. 1, and is an amplitude characteristic diagram of each of the constituent filters 261, 262, 263, and 264;
FIG. 3 is a block diagram showing a second embodiment of the video signal processing circuit according to the present invention.
4 shows the characteristics of the band division filter bank 26a in FIG. 3, and is an amplitude characteristic diagram of each of the constituent filters 260, 261, 262, 263, and 264. FIG.
FIG. 5 is a block diagram showing a third embodiment of a video signal processing circuit according to the present invention.
6 is a block diagram showing a specific example of counters 461, 462, 463, and 464 in FIG.
FIG. 7 is a block diagram showing a fourth embodiment of a video signal processing circuit according to the present invention.
8 is a horizontal direction (0 ° direction), a vertical direction (90 ° direction), and a diagonal direction by the band dividing filter banks 60, 62, 64, and 66 for horizontal, vertical, diagonal, and diagonal in FIG. It is a two-dimensional frequency characteristic diagram showing the relationship between the frequency in the (45 ° direction) and the oblique direction (135 ° direction).
9 shows the characteristics of the horizontal band division filter bank 60 in FIG. 7, and is an amplitude characteristic diagram of each of the constituent filters 601 602 603 604. FIG.
FIGS. 10A and 10B are diagrams illustrating the operation of FIG. 7, in which FIG. 10A is a diagram illustrating dots for explaining outline enhancement of diagonal lines, and FIG. 10B is a diagram illustrating dots for explaining outline enhancement of right-angle lines;
FIG. 11 is a block diagram showing a conventional example.
12 is an amplitude characteristic diagram of the filter 14 in FIG. 11. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Input terminal 12, 22, 24, 301-304, 42, 58 ... Delay device, 16 ... Correction amount controller, 18 ... Output terminal, 20, 20a ... Adder, 26, 26a ... Band division filter bank, 261 to 264, 260 to 264... Filters constituting the band division filter banks 26 and 26a, 28... Maximum value detection unit, 321 to 324, 380 to 384. 36a, 36b ... gain adjusters, 40, 40a, 40b, 40c ... coefficient units, 44 ... integrated value calculators, 461-464 ... counters, 481-484 ... latch circuits, 50 ... absolute value circuits, 52 ... D- FF 54... Adder 56. Clock counter 60. Horizontal band division filter bank 62 62 Vertical band division filter bank 64 66... Diagonal band division filter banks, 601 to 604, 621 to 624, 641 to 644, 661 to 664... Filters constituting the band division filter banks 60, 62, 64 and 66, 70. Example of individual maximum value detection unit), 72 ... Vertical maximum value detection unit (example of individual maximum value detection unit), 74, 76 ... Diagonal maximum value detection unit (example of individual maximum value detection unit), 78 ... Overall maximum value detection unit, 80 ... Frame indicating the distribution area of the input video signal V, D11 to D14, D21 to D24, D31 to D34, D51 to D55 ... Dots (pixels), FB0 to FB4 ... Divided Frequency band, V ... input video signal, V0-V4 ... video signal divided in frequency bands FB0-FB4.

Claims

A band division filter bank that divides an input video signal into n (n is an integer of 2 or more) frequency bands, and a coefficient (1 + β) (β is a value for each of the n video signals divided by the band division filter bank. A coefficient unit capable of changing a coefficient by multiplying by 0 (variable value between 0 and 1) and an absolute value of n video signals divided by the band division filter bank are compared, and the first to mth in order of magnitude. (M is an integer less than or equal to n) is detected, β of the coefficient (1 + β) of the coefficient unit corresponding to the first largest value among the n coefficient units is controlled to 1, and the second to a gain adjuster for controlling β of the coefficient (1 + β) of the coefficient unit corresponding to the large value up to the mth to a value of 0 or more and less than 1, and controlling β of the coefficient (1 + β) of the remaining coefficient unit to 0; An adder that adds the outputs of the n coefficient units to produce an output video signal; A video signal processing circuit comprising the video signal processing circuit.

A band division filter bank that divides an input video signal into n (n is an integer of 2 or more) frequency bands, and a coefficient (1 + β) (β is a value for each of the n video signals divided by the band division filter bank. A coefficient unit capable of changing a coefficient by multiplying by 0 and 1 or less (variable value) and an absolute value of n video signals divided by the band division filter bank for a p frame period (p is an integer of 1 or more) An integrated value calculator that integrates over n times and the n integrated values calculated by the integrated value calculator, and detects values from the first to mth (m is an integer less than or equal to n) in descending order, β of the coefficient (1 + β) corresponding to the first largest value among the n coefficient units is controlled to 1, and the coefficient (1 + β) of the coefficient corresponding to the second to mth largest values is controlled. Β is controlled to a value between 0 and 1 and the remaining coefficients Video signal processing, comprising: a gain adjuster for controlling β of the coefficient (1 + β) of 1 to 0; and an adder that adds the outputs of the n coefficient units to produce an output video signal circuit.