JP4018595B2

JP4018595B2 - Semiconductor device, lead frame used in semiconductor device, and method of manufacturing the same

Info

Publication number: JP4018595B2
Application number: JP2003157275A
Authority: JP
Inventors: 慎一田中
Original assignee: 日電精密工業株式会社
Priority date: 2003-06-02
Filing date: 2003-06-02
Publication date: 2007-12-05
Anticipated expiration: 2023-06-02
Also published as: JP2004363194A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置に用いるリードフレーム及びその製造方法に係り、詳しくはリードの加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めた半導体装置、半導体装置に用いるリードフレーム及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置に対する小型化・高密度化の要求が大きい。そこで、小型・薄型のパッケージで、アウターリードをパッケージ外部に延在させないでパッケージの底面にリードの一部を外部端子として露出させるノンリードタイプの半導体装置であるＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）パッケージが用いられている（本発明の図１参照）。これには、例えばＱＦＮ（ＱｕａｄＦｌａｔＮｏｎ−ｌｅａｄｅｄｐａｃｋａｇｅ）や、ＳＯＮ（ＳｍａｌｌＯｕｔｌｉｎｅＮｏｎ−ｌｅａｄｅｄｐａｃｋａｇｅ）のようなものがある。このような薄型の半導体装置では、リードを正確な位置に安定して固定する必要がある。そのため、樹脂との密着性といった問題からモールド樹脂に埋め込むリードフレームのインナーリードを折り曲げたり段差を設けたりしていた。薄型パッケージとするには折り曲げるより段差を設けた方が有利であるため、例えば特許文献１に記載されたリードフレームの製造方法のようなものが提案された。すなわち、特許文献１に示すように材料下面(21)と共通の下面を有し、かつ材料上面(20)と材料下面２１との間に上面が存在するように設けられたボンディングパッド(13A)が、インナーリード(14)の幅方向及び先端方向に拡げられて形成されている。これによりＩＣパッケージを薄型にできるとともに、ボンディングパッド(13A)を平面的にみた場合の面積、つまり樹脂封止後における封止樹脂とボンディングパッド(13A)との接触面積が大きくなる。そのため薄型のパッケージでありながら、ボンディングパッド(13A)と封止樹脂との間の密着強度が大きい半導体装置が実現される。
【０００３】
また、特許文献２に示す従来の半導体装置では、封止樹脂底面からリードを露出させた構造の樹脂封止型半導体装置において、リード部(10)の連結部(12)が外部端子部(13)と接続する第１の端部の外部端子部の下面(13b)側の面に連結部(12)の幅全体を横断する凹部が形成されている。そのため、リード(10)の外部端子部１３と封止樹脂２０との境界部Ｐ部での外部端子部の下面１３ｂ上への薄バリの発生を抑制することができた。
【０００４】
ここで、図９は、従来技術における加工前のリードフレームＬ０と加工後のリードフレームＬ１を示す。図９において右がアウター側、左がインナー側で、下側が底面側である。潰し加工は底面側から行われ、外部端子ｄが形成される。従来の半導体装置の製造方法では、リードフレームＬ０のインナーリードａの先端側を潰して段差ｃを設ける場合に、図１０に示すように、パンチＰ１により１度のプレス加工で潰し部ｅを潰していた。なお、図１０においては上側が底面側である。
【０００５】
【特許文献１】
特開平１１−２６０９８３号公報（図２（ａ），（ｃ））
【特許文献２】
特開２０００−１９６００５号公報（図２）
【０００６】
【発明が解決しようとする課題】
しかしながら、この場合、潰し部ｅが加工前のインナーリードａの厚みの１５％を超えることが多く、インナーリードａに、外部端子ｄの面と落差の大きな段差ｃが形成され、インナーリードａの基端部の歪みが大きくなる。そのため、図１１に示すリードＬ１のように、残留応力によりインナーリードａの先端が跳ね上がる等の不具合が発生するという問題があった。特にリードを横断する凹部や溝部を設けたものではリードが変形し易いという問題があった。
【０００７】
また、潰し部ｅが大きく、段差ｃとボンディング部ｂとの距離が小さくなるとインナーリードａが薄くなることから、図１２に示すようなキャピラリーＣＰで金属細線（金線）Ｗを接続するボンディング加工時に変形しやすくなる等、組立て時の強度が不足するという問題があった。
【０００８】
また、このタイプのＩＣパッケージでは、パッケージ底面の外部端子の平坦性や、位置精度が重要であるが、図９に示すように、潰し部ｅが大きいと潰し加工による素材の引き込み量が多く、外部端子ｄのインナー側のエッジ部のダレＲにより平坦性が損なわれるという問題があった。また、正常な外部端子ｄの露出長さがＳ１となるべきところが、ダレＲにより潰し境界がずれて露出長さがＳ２となって位置精度が低下するという問題があった。
【０００９】
上記課題を解決するため、本発明は、リードフレーム加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めた半導体装置、半導体装置に用いるリードフレーム、及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、プレス加工によりアウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように加工され、底面から離間するように形成された前記底面と平行な２以上の平面部を備えた階段状の段差部を有するとともに、前記半導体チップとのボンディングが前記２以上の平面部のうち、インナー側先端よりアウター側にある平面部の裏面において行われていることを要旨とする。
【００１１】
この構成に係る半導体装置では、段差部を設けることでボンディング時等の組立て時の強度を高めた。特にプレス加工により成形する場合は、加工時の歪みを分散させ、変形を低減し、外部端子の平坦性、位置精度を向上させることができるという効果がある。また、外部端子を底面と略同一平面上に形成することで、半導体装置外側に延設されるアウターリードをなくし小型化を達成することができる。
【００１２】
請求項２に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備え、樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを要旨とする。
【００１３】
この構成に係る半導体装置では、斜面部を設けたことで、特にプレス加工により成形する場合は、加工時の歪み、変形をさらに分散、低減させることができるという効果がある。
【００１４】
請求項３に係る半導体装置では、半導体チップと、当該半導体チップと電気的に接続されているインナーリードを有するリードフレームと、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備え、
当該リードフレームの一部を接続可能な外部端子として外部に延在させないで前記封止樹脂と同一平面上に露出させて前記封止樹脂とともに底面を形成したノンリードタイプの半導体装置において、インナーリードの底面側に前記底面と平行な面からなる平面部と、前記底面となす角が０度を超え９０度より小さな角度の斜面部とを備えるとともに、
樹脂封止された前記インナーリードの底面側と反対の面を平面としたまま、底面側が、アウター側からインナー側に向かって順次潰し量を大きくして厚みが薄くなるように、階段状の段差部がプレス加工により順次加工されて形成されるとともに、さらにインナー側に前記斜面部と前記平面部とが、若しくは交互に連続する前記斜面部と前記平面部とがプレス加工により順次加工されて形成され、前記半導体チップとのボンディングが前記平面部のうち、インナー側先端よりアウター側にある平面部若しくは前記斜面部のいずれかの裏面において行われていることを要旨とする。
【００１５】
この構成に係る半導体装置では、請求項２に記載の半導体装置の効果と同様に、斜面部を設けたことで、特にプレス加工により成形する場合は、加工時の歪み、変形をさらに分散、低減させることができるという効果がある。特に外部端子の引き込み量を減らし、エッジ部分のダレを防止して、外部端子の平坦性、位置精度をより向上させることができるという効果がある。
【００１８】
請求項４に係る半導体装置に用いるリードフレームでは、請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレームであることを要旨とする。
【００１９】
この構成に係る半導体装置に用いるリードフレームでは、請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造に用いることができる。
請求項５に係る半導体装置に用いるリードフレームの製造方法では、請求項１乃至請求項３のいずれか１項に記載の半導体装置に用いるリードフレームの製造方法であって、前記段差部は、アウター側から、平面部若しくは斜面部毎に順次プレス成形により形成されることを要旨とする。
【００２０】
この構成に係る半導体装置に用いるリードフレームの製造方法では、段差部を分割して成形するため、加工時の歪みをインナーリード基部に収集させないで分散し、インナーリード基部における変形を減少させるとともに、外部端子の平坦性、位置精度を向上させることができるという効果がある。
【００２３】
請求項６に係る半導体装置に用いるリードフレームの製造方法では、請求項５に記載の半導体装置に用いるリードフレームの製造方法において、前記いずれかの段差部の平面部若しくは斜面部をプレス成形により形成すると同時に、そのインナー側のインナーリードも当該プレス成形による潰し量と同じ潰し量のプレス成形をすることを要旨とする。
【００２４】
この構成に係る半導体装置に用いるリードフレームの製造方法では、インナー側のインナーリードも同時に同じ潰し量のプレス成形をすることで、加工時の歪みをさらに分散させ、変形をさらに低減させることができるという効果がある。
【００２５】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の半導体装置、半導体装置に用いるリードフレーム及びその製造方法を具体化した一実施形態である半導体装置１及びこの半導体装置１に用いるリードフレーム２及びその製造方法を図１〜図５に従って説明する。図１は、図２のＩ−Ｉ部分における本発明の半導体装置１の断面図である。図１において下方を半導体装置１の底面とする。本実施形態では、半導体装置１は、ＱＦＮタイプのＩＣパッケージを例に説明する。
【００２６】
半導体装置１は、半導体チップ１１とリードフレーム２と封止樹脂３を備えて構成される。半導体チップ１１はＩＣ回路が形成されているシリコンチップである。リードフレーム２は、半導体チップ１１と金属細線１２，１３…により電気的に接続されている多数のリードを備えたリード部２０と、半導体チップ１１を載置するダイパッド２３とを含む。封止樹脂３は、これらを樹脂封止している。
【００２７】
図２は、半導体装置１の組立て前の本発明のリードフレーム２の平面図である。リードフレーム２のダイパッド２３に半導体チップ１１が載置・固定される。ここで、図６はボンディングの方法を示す図である。リード２１の上面に設けられたボンディング部２１ｂに、半導体チップ１１に形成された端子（図示を省略）に他端が接続された金線からなる金属細線１２がキャピラリーＣＰによりボンディングされる。同様に金属細線１３がリード２２にボンディングされる。このようにして、リード部２０の所定のリードと半導体チップの所定の端子とがボンディングにより金属細線で接合される（図示を省略）。この場合、例えばリード２１のボンディング部２１ｂは、底面側に平面部２１１、２１２があり、従来のインナーリードａよりも厚みがある。そのため、従来のようにキャピラリーＣＰによりインナーリード２１ａの変形を生じるようなことがない（図１２参照）。この半導体チップ１１を載置したリードフレーム２は、インナーリードの部分（図２切断線ＣＬ内側）がキャビティに覆われてエポキシ樹脂などの封止樹脂３が充填される。封止樹脂３が固化したら、周囲の樹脂が除去され、リード部２０は切断線ＣＬで切断され、半導体装置１が完成する。
【００２８】
図３は、図１のリード２１の部分拡大図である。リード部２０のリードを、リード２１を一例として詳細に説明する。リード２１は、上面が水平になるように封止樹脂３により封止されており、図において右側端部と右端部の底面側を外部に露出させている。露出された右端部の底面側は接続可能な外部端子２１ｄとして構成されている。この外部端子２１ｄは、半導体装置１の底面１４と略同一平面になるように構成されている。リード２１の上部に設けられたボンディング部２１ｂにおいて金属細線１２がボンディングされて半導体チップ１１（図１）の所定の端子と電気的に接続されている。また、プリント配線板（図示を省略）には、外部端子２１ｄ等において直接はんだ接合が行われることで実装される。従って、外部端子２１ｄの位置精度は重要である。
【００２９】
リード２１のインナーリード２１ａは、封止樹脂３に埋没されている。埋没されたインナーリード２１ａの底面側の部分は底面と平行な平面部２１１，２１２，２１３の３つの平面部を備えた階段状の段差部２１ｃが構成されている。
【００３０】
ここで、半導体装置１に用いるリードフレーム２の製造方法について説明する。リードフレーム２は、例えば、１次メッキ、１次スタンピング、２次メッキ、２次スタンピングの各工程により製造される。１次メッキは、薄い銅合金の銅条をメッキする。その後１次スタンピングの複数の工程で銅条を順次プレスしてリードフレームの形状に打ち抜く。このとき、リード部２０の先端部分の潰し加工も行われる。そして２次メッキが施され、２次スタンピングで最終的な調整が行われて製品が完成する。
【００３１】
次に、１次スタンピングにおける、リード部２０先端の潰し加工について詳細に説明する。ここで、図４（ａ）〜（ｃ）は、リード部２０先端の潰し加工を示す工程図である。加工途中のリードフレーム２は、銅条が精密プレスに順送りされて、スタンピングされる。ここではリードフレーム２は底面側が上になるようにプレス機（図示を省略）にセットされる。そして、まず図４（ａ）に示すようにパンチＰ２によってリード２１の一番アウター側の平面部２１１が潰し加工により形成される。この場合、従来の図１０に示す従来の方法に比較して、潰し量が小さいため、ダレＲが発生しにくい。また、同様に図１１に示すようにインナーリード２１ａが跳ね上がることもない。
【００３２】
続いて、図４（ｂ）に示すように、銅条が順送りされて次のパンチＰ３により平面部２１２が形成される。最後に、図４（ｃ）に示すように、パンチＰ４により平面部２１３が形成される。
【００３３】
上記実施形態の半導体装置１、半導体装置１に用いられるリードフレーム２、その製造方法によれば、以下のような特徴を得ることができる。
（１）上記半導体装置１では、複数の平面部２１１，２１２，２１３を備えた段差部２１ｃを設けることで、ボンディング部２１ｂの部分のインナーリード２１ａの厚みを確保し、キャピラリーＣＰでのボンディング時の強度を高めた。そのため、インナーリード２１ａの変形を防止することができる。
【００３４】
（２）特にプレス加工により成形する場合は、複数の平面部２１１，２１２，２１３を備えた段差部２１ｃを設けることで、図１１に示すような加工時の歪みをインナーリード２１ａの基端部に集中させることを防止する。そして、変形を低減し、外部端子２１ｄの平坦性、周縁の位置精度を向上させることができるという効果がある。
【００３５】
（３）高い平坦性、正確な位置精度を備えた外部端子２１ｄを底面１４と略同一平面上に形成することで、半導体装置１の外側に延設されるアウターリードをなくし小型化を達成することができるという効果がある。
【００３６】
なお、上記実施形態は以下のように変更してもよい。
○ 図５（ａ）〜（ｃ）に沿って、１次スタンピングにおける、リード部２０先端の潰し加工の別例について詳細に説明する。ここでは、まず、図５（ａ）に示すように、パンチＰ５により平面部２１１を形成する。このとき、パンチＰ５は、最もアウター側の平面部２１１のみならず、そのインナー側の平面部２１２、平面部２１３の部分のインナーリード２１ａも同時にプレス加工により潰し加工を行う。そのインナー側のインナーリード２１ａは、平面部２１１のプレス成形のよる潰し量と同じ潰し量だけプレス成形がされる。つまり、図５（ａ）に示すように、平面部２１１，２１２，２１３は同一平面になるようにプレス加工により潰される。
【００３７】
次に、図５（ｂ）に示すようにパンチＰ６により平面部２１２が形成される。このときもパンチＰ６により、平面部２１２のみならず、そのインナー側の平面部２１３の部分のインナーリード２１ａも同時にプレス加工により潰し加工を行う。そして、最後にパンチＰ７により最もインナー側の平面部２１３が所定の潰し量までプレス加工される。
【００３８】
この構成に係る半導体装置１に用いるリードフレーム２の製造方法では、インナー側のインナーリード２１ａも同時に同じ潰し量のプレス成形をすることで、加工時の歪みをさらに分散させ、変形をさらに低減させることができるという効果がある。
（第２の実施形態）
次に、図７、図８（ａ）〜（ｂ）に沿って、第２の実施形態を説明する。図７は、半導体装置１０１のリード１２０を示す図である。なお、第２の実施形態は、第１の実施形態の半導体装置１のリードフレーム２の形状及び生産方法を変更したのみの構成であるため異なる部分のみ説明し、同様若しくは均等の部分については、共通の符合を付してその詳細な説明を省略する。第２の実施形態では、第１の実施形態と同様な半導体チップ１１（不図示）とリードフレーム２と封止樹脂３とを備えた半導体装置１０１である。樹脂封止されたインナーリード１２１ａの底面１４側が、底面１４と平行な面からなる平面部１２１２と、平面部１２１２と連続し、底面１４となす角が０度を超え９０度より小さな角度、例えば４５°の斜面部１２１１とを備えた段差部１２１ｃを有することを特徴とする。特に、第２の実施形態では、外部端子２１ｄから１段目が斜面部１２１１になっている。そして、この斜面部１２１１が、平面部１２１２と、外部端子２１ｄとの間に連続して形成されたことを特徴とする。
【００３９】
なお、平面部及び斜面部の組合せは、この実施形態に限定されるものではなく、例えば、図８（ｂ）に示すように、外部端子２１ｄのインナー側に隣接する面は平面部１２１３であり、さらにインナー側に斜面部１２１４、平面部１２１５が連続している。他にも複数の斜面部を備え、アウター側から斜面部−平面部−斜面部の順に段差部を形成したものや、さらに、斜面部−平面部−斜面部−平面部と連続して形成したものでもよい。
【００４０】
次に、このように斜面部１２１４が形成された段差部１２１ｃを備えたリード１２０の１次スタンピングにおけるリード部２０の先端の潰し加工について詳細に説明する。ここで、図８（ａ）〜（ｂ）は、インナーリード１２１ａの先端の潰し加工を示す工程図である。加工途中のリードフレーム２は、銅条が順送りされて、スタンピングされる。ここではリードフレーム２は底面側が上になるようにプレス機（図示を省略）にセットされる。そして、まず図８（ａ）に示すようにパンチＰ８によってリード１２０の一番アウター側の平面部１２１３が潰し加工により形成される。この場合も、従来の図１０に示す従来の方法に比較して、潰し量が小さいため、ダレＲが発生しにくい。また、同様に図１１に示すようにインナーリード２１ａが跳ね上がることもない。
【００４１】
続いて、図８（ｂ）に示すように、銅条が順送りされて次のパンチＰ９により斜面部１２１４と平面部１２１５が同時に形成される。このように、第２の実施形態では、段差部１２１ｃがアウター側から、平面部若しくは斜面部が順次プレス成形により形成される。また、特に２以上の平面部若しくは斜面部が同時にプレス成形により形成される工程を含む。
【００４２】
この構成に係る半導体装置に用いるリードフレームの製造方法では、２以上の平面部若しくは斜面部が同時にプレス成形により形成される工程を含むことで加工時の歪みを分散させ、変形をさらに低減させるとともに効率の良い生産をおこなうことができるという効果がある。
【００４３】
○ 金属板は銅条を例に挙げているが、これに限定されるものではなくステンレス材等をもちいてもよい。
○ 実施形態では、全てがプレス加工で製造されているが、請求項１乃至５の半導体装置及びリードフレームは、これらの一部又は全部をエッチングによる工程に代替することも可能である。
【００４４】
○ 実施形態では、半導体装置をＱＦＮを例に説明しているが、アウターリードが外方に延在されたＱＦＰや、或いはＬＦ−ＢＧＡのようなボールゲートアレイタイプの半導体装置にも広く適用できるものである。
【００４５】
○ 実施形態では、ダイパッド（ダイステージ、アイランド）は、非露出型を例に説明しているが、リード部２０に対して平坦な露出型としてもよい。
○ なお、実施例のプレスによる加工は、リードの底面側が上になるようにセットされ、下方のダイに対して上方からパンチで加工していたが、セットされる向きやパンチ・ダイの方向はこれに限定されるものではない。
【００４６】
【発明の効果】
以上、詳述したように、本発明の半導体装置及び半導体装置に用いるリードフレーム、及びその製造方法では、リードの加工時の歪み、変形を低減し、外部端子の平坦性、位置精度を向上させ、且つ組立て時の強度を高めることができるという効果がある。
【図面の簡単な説明】
【図１】図２のＩ−Ｉ部分における本発明の半導体装置１の断面図。
【図２】半導体装置１の組立て前の本発明のリードフレーム２の平面図。
【図３】図１のリード２１の部分拡大図。
【図４】（ａ）〜（ｃ）は、リード部２０先端の潰し加工を示す工程図。
【図５】（ａ）〜（ｃ）は、第１の実施形態の別例についてのリード部２０先端の潰し加工を示す工程図。
【図６】ボンディングの方法を示す図。
【図７】第２の実施形態の半導体装置１０１のリード１２０を示す断面図。
【図８】（ａ）〜（ｂ）は、第２の実施形態のインナーリード１２１ａの先端の潰し加工を示す工程図。
【図９】従来技術における加工前のリードフレームＬ０と加工後のリードフレームＬ１を示す図。
【図１０】（ａ）〜（ｃ）は、従来のインナーリードａの先端の潰し加工を示す工程図。
【図１１】従来のリードＬ１のように、残留応力によりインナーリードａの先端が跳ね上がる不具合を示す図。
【図１２】従来のキャピラリーＣＰで金属細線（金線）Ｗを接続するボンディング加工での変形を示す図。
【符号の説明】
１，１０１…半導体装置、２…リードフレーム、３…封止樹脂、１２，１３…金属細線（金線）、１１…半導体チップ、１４…底面、２０…リード部、２１，２２，１２０…リード、２１ａ，１２１ａ…インナーリード、２１ｂ，１２１ｂ…ボンディング部、２１ｃ，１２１ｃ…段差部、２１ｄ…外部端子、２１１，２１２，２１３，１２１３，１２１２，１２１５…平面部、１２１１，１２１４…斜面部、２３…ダイパッド、ＣＰ…キャピラリー、Ｐ１〜Ｐ９…パンチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a lead frame used in the semiconductor device, and a manufacturing method thereof, and more specifically, distortion and deformation at the time of processing of the lead are reduced, flatness and positional accuracy of external terminals are improved, and assembling is performed. The present invention relates to a semiconductor device with increased strength, a lead frame used in the semiconductor device, and a method for manufacturing the lead frame.
[0002]
[Prior art]
In recent years, there is a great demand for miniaturization and high density of semiconductor devices. Therefore, an IC (Integrated Circuit) package which is a non-lead type semiconductor device in which a part of the lead is exposed as an external terminal on the bottom surface of the package without extending the outer lead to the outside of the package is used in a small and thin package. (See FIG. 1 of the present invention). These include, for example, QFN (Quad Flat Non-leaded package) and SON (Small Outline Non-leaded package). In such a thin semiconductor device, it is necessary to stably fix the lead at an accurate position. Therefore, the inner lead of the lead frame embedded in the mold resin is bent or provided with a step due to the problem of adhesion to the resin. Since it is more advantageous to provide a step than to bend a thin package, for example, a lead frame manufacturing method described in Patent Document 1 has been proposed. That is, as shown in Patent Document 1, a bonding pad (13A) having a lower surface common to the material lower surface (21) and provided so that the upper surface exists between the material upper surface (20) and the material lower surface 21. Is formed so as to be expanded in the width direction and the tip direction of the inner lead (14). As a result, the IC package can be made thin, and the area when the bonding pad (13A) is viewed in a plane, that is, the contact area between the sealing resin and the bonding pad (13A) after resin sealing is increased. Therefore, a semiconductor device having a high adhesion strength between the bonding pad (13A) and the sealing resin is realized while being a thin package.
[0003]
Further, in the conventional semiconductor device disclosed in Patent Document 2, in the resin-encapsulated semiconductor device having a structure in which the lead is exposed from the bottom surface of the encapsulating resin, the connecting portion (12) of the lead portion (10) is the external terminal portion (13 A recess that crosses the entire width of the coupling portion (12) is formed on the lower terminal (13b) side surface of the external terminal portion of the first end portion connected to the first terminal portion. Therefore, it was possible to suppress the occurrence of thin burrs on the lower surface 13b of the external terminal portion at the boundary portion P between the external terminal portion 13 and the sealing resin 20 of the lead (10).
[0004]
Here, FIG. 9 shows a lead frame L0 before processing and a lead frame L1 after processing in the prior art. In FIG. 9, the right side is the outer side, the left side is the inner side, and the lower side is the bottom side. The crushing process is performed from the bottom surface side, and the external terminal d is formed. In the conventional method for manufacturing a semiconductor device, when the step c is provided by crushing the tip end side of the inner lead a of the lead frame L0, as shown in FIG. 10, the crushing portion e is crushed by the press P1 once. It was. In FIG. 10, the upper side is the bottom side.
[0005]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 11-260983 (FIGS. 2A and 2C)
[Patent Document 2]
Japanese Patent Laid-Open No. 2000-196005 (FIG. 2)
[0006]
[Problems to be solved by the invention]
However, in this case, the crushed portion e often exceeds 15% of the thickness of the inner lead a before processing, and a step c having a large drop from the surface of the external terminal d is formed on the inner lead a. Distortion at the base end increases. Therefore, there is a problem that a problem such as the tip of the inner lead a jumping up due to the residual stress occurs like the lead L1 shown in FIG. In particular, there is a problem that a lead is easily deformed in a case where a recess or a groove that crosses the lead is provided.
[0007]
Further, since the inner lead a becomes thin when the crushing portion e is large and the distance between the step c and the bonding portion b is small, the bonding process for connecting the metal thin wire (gold wire) W with the capillary CP as shown in FIG. There was a problem that the strength at the time of assembly was insufficient, such as being easily deformed sometimes.
[0008]
Further, in this type of IC package, the flatness of the external terminals on the bottom surface of the package and the positional accuracy are important, but as shown in FIG. 9, if the crushing portion e is large, the amount of material drawn by crushing is large, There is a problem in that flatness is impaired by the sag R of the edge part on the inner side of the external terminal d. In addition, there is a problem that the position where the normal exposure length of the external terminal d should be S1 is shifted by the sag R and the crushing boundary is shifted, and the exposure length becomes S2 and the positional accuracy is lowered.
[0009]
In order to solve the above-described problems, the present invention is used for a semiconductor device and a semiconductor device in which distortion and deformation during lead frame processing are reduced, flatness and position accuracy of external terminals are improved, and strength at the time of assembly is increased. An object is to provide a lead frame and a manufacturing method thereof.
[0010]
[Means for Solving the Problems]
In the semiconductor device according to claim 1, a semiconductor chip, a lead frame having inner leads electrically connected to the semiconductor chip, and a sealing resin for resin-sealing the semiconductor chip and the lead frame are provided. In a non-lead type semiconductor device in which a part of the lead frame is exposed to the same plane as the sealing resin without extending to the outside as a connectable external terminal and the bottom surface is formed together with the sealing resin . While the surface opposite to the bottom side of the inner lead sealed with resin is made flat, the bottom side is processed by pressing to increase the amount of crushing from the outer side to the inner side in order to reduce the thickness. , which has a step-like step portions having the bottom parallel to two or more flat portions which are formed so as to be separated from the bottom surface, said semiconductor Tsu of bonding the two or more flat portions of the flop, and summarized in that is done in the back surface of the flat portion located from the inner side distal to the outer side.
[0011]
In the semiconductor device according to this configuration, the strength at the time of assembly such as bonding is increased by providing the step portion. In particular, in the case of molding by press working, there are effects that it is possible to disperse distortion during processing, reduce deformation, and improve the flatness and position accuracy of external terminals. Further, by forming the external terminals on substantially the same plane as the bottom surface, it is possible to eliminate the outer leads extending outside the semiconductor device and achieve downsizing.
[0012]
In the semiconductor device according to claim 2 , a semiconductor chip, a lead frame having inner leads electrically connected to the semiconductor chip, and a sealing resin for resin-sealing the semiconductor chip and the lead frame A non-lead type semiconductor device in which a part of the lead frame is exposed to the same plane as the sealing resin without being extended to the outside as a connectable external terminal and the bottom surface is formed together with the sealing resin The inner lead includes a flat portion formed of a plane parallel to the bottom surface and a slope portion having an angle of more than 0 degrees and smaller than 90 degrees with the bottom surface of the inner lead, and the resin-sealed inner lead. The inclined surface portion so that the bottom surface side is flattened while the surface opposite to the bottom surface side is a flat surface, and the thickness is reduced by increasing the amount of crushing sequentially from the outer side to the inner side. The flat surface portion or the alternately inclined surface portion and the flat surface portion are sequentially processed by press working, and bonding with the semiconductor chip is on the outer side of the inner end of the flat surface portion. It is summarized that it is performed on the back surface of either a certain flat surface portion or the slope portion .
[0013]
In the semiconductor device according to this configuration, by providing the inclined surface portion, there is an effect that distortion and deformation at the time of processing can be further dispersed and reduced particularly when molding by press processing.
[0014]
In the semiconductor device according to claim 3 , a semiconductor chip, a lead frame having an inner lead electrically connected to the semiconductor chip, and a sealing resin for resin-sealing the semiconductor chip and the lead frame With
In a non-lead type semiconductor device in which a part of the lead frame is exposed to the same plane as the sealing resin without extending to the outside as a connectable external terminal, and the bottom surface is formed together with the sealing resin. A flat surface portion formed of a plane parallel to the bottom surface and a slope portion having an angle of more than 0 degrees and smaller than 90 degrees with the bottom surface,
While the surface opposite to the bottom surface side of the resin-encapsulated inner lead is flat, the bottom surface step is stepped so that the thickness is gradually reduced by increasing the amount of crushing from the outer side toward the inner side. The portion is formed by sequentially processing by pressing, and the inclined portion and the flat portion are further formed on the inner side, or the alternately inclined surface portion and the flat portion are sequentially processed by pressing. The gist of the present invention is that bonding to the semiconductor chip is performed on the back surface of either the flat surface portion or the inclined surface portion on the outer side of the inner surface end of the flat surface portion .
[0015]
In the semiconductor device according to this configuration, similarly to the effect of the semiconductor device according to claim 2, by providing a slope portion, particularly when formed by press working, distortion and deformation during processing are further dispersed and reduced. There is an effect that can be made. In particular, there is an effect that the pull-in amount of the external terminal is reduced, the edge portion is prevented from sagging, and the flatness and position accuracy of the external terminal can be further improved.
[0018]
The gist of the lead frame used in the semiconductor device according to claim 4 is the lead frame used in the semiconductor device according to any one of claims 1 to 3 .
[0019]
The lead frame used in the semiconductor device according to this configuration can be used for manufacturing the semiconductor device according to any one of claims 1 to 3 .
A lead frame manufacturing method for use in a semiconductor device according to claim 5 is a method for manufacturing a lead frame for use in a semiconductor device according to any one of claims 1 to 3 , wherein the step portion is an outer portion. From the side, the gist is that the flat portion or the slope portion is sequentially formed by press molding.
[0020]
In the manufacturing method of the lead frame used for the semiconductor device according to this configuration, since the step portion is divided and molded, the distortion at the time of processing is distributed without being collected in the inner lead base, and the deformation in the inner lead base is reduced. There is an effect that the flatness and position accuracy of the external terminal can be improved.
[0023]
A method for manufacturing a lead frame used in a semiconductor device according to claim 6 is the method for manufacturing a lead frame used in a semiconductor device according to claim 5 , wherein the flat portion or the slope portion of any one of the step portions is formed by press molding. Then at the same time, the gist that the inner leads of the inner side to the press-molding of the same crushing amount and collapse amount due to the press forming.
[0024]
In the manufacturing method of the lead frame used in the semiconductor device according to this configuration, the inner lead on the inner side is simultaneously press-molded with the same crushing amount, so that the distortion during processing can be further dispersed and the deformation can be further reduced. There is an effect.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
1 to 5 show a semiconductor device 1 according to an embodiment of the present invention, a lead frame 2 used in the semiconductor device, and a lead frame 2 used in the semiconductor device 1 and a manufacturing method thereof. It explains according to. FIG. 1 is a cross-sectional view of the semiconductor device 1 of the present invention taken along the line II in FIG. In FIG. 1, the bottom is the bottom surface of the semiconductor device 1. In the present embodiment, the semiconductor device 1 will be described by taking a QFN type IC package as an example.
[0026]
The semiconductor device 1 includes a semiconductor chip 11, a lead frame 2, and a sealing resin 3. The semiconductor chip 11 is a silicon chip on which an IC circuit is formed. The lead frame 2 includes a lead portion 20 having a large number of leads electrically connected to the semiconductor chip 11 by the thin metal wires 12, 13... And a die pad 23 on which the semiconductor chip 11 is placed. The sealing resin 3 is resin-sealed.
[0027]
FIG. 2 is a plan view of the lead frame 2 of the present invention before the semiconductor device 1 is assembled. The semiconductor chip 11 is placed and fixed on the die pad 23 of the lead frame 2. Here, FIG. 6 is a diagram showing a bonding method. A thin metal wire 12 made of a gold wire having the other end connected to a terminal (not shown) formed on the semiconductor chip 11 is bonded to a bonding portion 21b provided on the upper surface of the lead 21 by a capillary CP. Similarly, the fine metal wire 13 is bonded to the lead 22. In this manner, the predetermined lead of the lead part 20 and the predetermined terminal of the semiconductor chip are bonded to each other by a thin metal wire by bonding (not shown). In this case, for example, the bonding portion 21b of the lead 21 has flat portions 211 and 212 on the bottom surface side, and is thicker than the conventional inner lead a. Therefore, the inner lead 21a is not deformed by the capillary CP as in the prior art (see FIG. 12). In the lead frame 2 on which the semiconductor chip 11 is placed, the inner lead portion (inside the cutting line CL in FIG. 2) is covered with a cavity and filled with a sealing resin 3 such as an epoxy resin. When the sealing resin 3 is solidified, the surrounding resin is removed, and the lead portion 20 is cut along the cutting line CL, whereby the semiconductor device 1 is completed.
[0028]
FIG. 3 is a partially enlarged view of the lead 21 of FIG. The lead of the lead part 20 will be described in detail by taking the lead 21 as an example. The lead 21 is sealed with the sealing resin 3 so that the upper surface is horizontal, and the right side end and the bottom side of the right end in the figure are exposed to the outside. The exposed bottom side of the right end portion is configured as a connectable external terminal 21d. The external terminal 21 d is configured to be substantially flush with the bottom surface 14 of the semiconductor device 1. The metal thin wire 12 is bonded at a bonding portion 21b provided on the upper portion of the lead 21, and is electrically connected to a predetermined terminal of the semiconductor chip 11 (FIG. 1). Further, it is mounted on a printed wiring board (not shown) by direct soldering at the external terminals 21d and the like. Therefore, the positional accuracy of the external terminal 21d is important.
[0029]
The inner lead 21 a of the lead 21 is buried in the sealing resin 3. A portion on the bottom side of the buried inner lead 21a constitutes a stepped step portion 21c having three plane portions 211, 212, and 213 parallel to the bottom surface.
[0030]
Here, a method for manufacturing the lead frame 2 used in the semiconductor device 1 will be described. The lead frame 2 is manufactured by, for example, primary plating, primary stamping, secondary plating, and secondary stamping. In the primary plating, a copper strip made of a thin copper alloy is plated. Thereafter, the copper strips are sequentially pressed and punched into the shape of the lead frame in a plurality of steps of primary stamping. At this time, crushing of the tip portion of the lead portion 20 is also performed. Then, secondary plating is performed, and final adjustment is performed by secondary stamping to complete the product.
[0031]
Next, the crushing process of the tip of the lead part 20 in the primary stamping will be described in detail. Here, FIGS. 4A to 4C are process diagrams showing crushing of the tip of the lead portion 20. The lead frame 2 in the middle of processing is stamped by the copper strip being sequentially fed to the precision press. Here, the lead frame 2 is set in a press machine (not shown) so that the bottom side is on the top. First, as shown in FIG. 4A, the outermost flat portion 211 of the lead 21 is formed by crushing by the punch P2. In this case, since the squeezing amount is small as compared with the conventional method shown in FIG. Similarly, as shown in FIG. 11, the inner lead 21a does not jump up.
[0032]
Subsequently, as shown in FIG. 4 (b), the copper strip is fed forward and the flat portion 212 is formed by the next punch P3. Finally, as shown in FIG. 4C, the flat portion 213 is formed by the punch P4.
[0033]
According to the semiconductor device 1, the lead frame 2 used in the semiconductor device 1, and the manufacturing method thereof, the following characteristics can be obtained.
(1) In the semiconductor device 1, by providing the step portion 21c having the plurality of flat portions 211, 212, and 213, the thickness of the inner lead 21a in the bonding portion 21b is ensured, and at the time of bonding with the capillary CP Increased strength. Therefore, deformation of the inner lead 21a can be prevented.
[0034]
(2) In particular, when forming by press working, by providing a step portion 21c having a plurality of flat portions 211, 212, 213, distortion at the time of processing as shown in FIG. 11 is caused at the base end portion of the inner lead 21a. To avoid concentrating on. And there exists an effect that a deformation | transformation can be reduced and the flatness of the external terminal 21d and the positional accuracy of a periphery can be improved.
[0035]
(3) By forming the external terminal 21d having high flatness and accurate positional accuracy on substantially the same plane as the bottom surface 14, the outer leads extending outside the semiconductor device 1 are eliminated, thereby achieving miniaturization. There is an effect that can be.
[0036]
In addition, you may change the said embodiment as follows.
(Circle) Another example of the crushing process of the front-end | tip part of the lead part 20 in primary stamping is demonstrated in detail along Fig.5 (a)-(c). Here, first, as shown in FIG. 5A, the flat portion 211 is formed by the punch P5. At this time, the punch P5 simultaneously crushes not only the outermost flat portion 211 but also the inner lead 21a of the inner flat portion 212 and the flat portion 213 by pressing. The inner lead 21a on the inner side is press-molded by the same amount of crushing as that of the flat portion 211 by press-molding. That is, as shown to Fig.5 (a), the plane parts 211,212,213 are crushed by press work so that it may become the same plane.
[0037]
Next, as shown in FIG. 5B, the flat portion 212 is formed by the punch P6. At this time, not only the flat portion 212 but also the inner lead 21a of the flat portion 213 on the inner side is simultaneously crushed by pressing by the punch P6. Finally, the innermost flat portion 213 is pressed to a predetermined crushing amount by the punch P7.
[0038]
In the manufacturing method of the lead frame 2 used in the semiconductor device 1 according to this configuration, the inner side inner lead 21a is simultaneously press-molded with the same crushing amount to further disperse the distortion during processing and further reduce the deformation. There is an effect that can be.
(Second Embodiment)
Next, the second embodiment will be described with reference to FIGS. 7 and 8A to 8B. FIG. 7 is a view showing the lead 120 of the semiconductor device 101. Since the second embodiment has a configuration in which the shape and production method of the lead frame 2 of the semiconductor device 1 of the first embodiment are only changed, only different parts will be described, and the same or equivalent parts will be described. Common reference numerals are assigned and detailed descriptions thereof are omitted. In the second embodiment, the semiconductor device 101 includes a semiconductor chip 11 (not shown), a lead frame 2 and a sealing resin 3 similar to those in the first embodiment. The bottom surface 14 side of the resin-encapsulated inner lead 121a is connected to the flat surface portion 1212 that is parallel to the bottom surface 14 and the flat surface portion 1212. The angle formed by the bottom surface 14 is more than 0 degree and smaller than 90 degrees, for example, It has a step part 121c provided with a 45 ° inclined surface part 1211. In particular, in the second embodiment, the first step from the external terminal 21d is a slope portion 1211. The inclined surface portion 1211 is formed continuously between the flat surface portion 1212 and the external terminal 21d.
[0039]
Note that the combination of the plane portion and the slope portion is not limited to this embodiment. For example, as shown in FIG. 8B, the surface adjacent to the inner side of the external terminal 21d is the plane portion 1213. Further, a slope portion 1214 and a plane portion 1215 are continuous on the inner side. In addition, a plurality of slope portions are provided, and a step portion is formed in the order of slope portion-planar portion-slope portion from the outer side, and further, the slope portion-planar portion-slope portion-planar portion is continuously formed. It may be a thing.
[0040]
Next, the crushing process of the tip of the lead part 20 in the primary stamping of the lead 120 provided with the step part 121c in which the slope part 1214 is formed will be described in detail. Here, FIGS. 8A to 8B are process diagrams showing crushing of the tip of the inner lead 121a. The lead frame 2 in the middle of processing is stamped by progressively feeding copper strips. Here, the lead frame 2 is set in a press machine (not shown) so that the bottom side is on the top. First, as shown in FIG. 8A, the outermost flat portion 1213 of the lead 120 is formed by crushing by the punch P8. Also in this case, since the squeezing amount is small compared to the conventional method shown in FIG. Similarly, as shown in FIG. 11, the inner lead 21a does not jump up.
[0041]
Subsequently, as shown in FIG. 8 (b), the copper strip is sequentially fed, and the slope portion 1214 and the plane portion 1215 are simultaneously formed by the next punch P9. As described above, in the second embodiment, the stepped portion 121c is formed from the outer side, and the flat surface portion or the slope portion is sequentially formed by press molding. In particular, it includes a step in which two or more plane portions or slope portions are simultaneously formed by press molding.
[0042]
In the manufacturing method of the lead frame used for the semiconductor device according to this configuration, the distortion during processing is dispersed by including a step in which two or more plane portions or slope portions are simultaneously formed by press molding, and deformation is further reduced. There is an effect that efficient production can be performed.
[0043]
○ The metal plate is exemplified by a copper strip, but is not limited to this, and a stainless steel material or the like may be used.
In the embodiment, all of the semiconductor device and the lead frame according to claims 1 to 5 are manufactured by press working. However, a part or all of the semiconductor device and the lead frame can be replaced with a process by etching.
[0044]
In the embodiment, the semiconductor device is described by taking QFN as an example. However, the semiconductor device can be widely applied to a ball gate array type semiconductor device such as QFP in which outer leads are extended outward or LF-BGA. Is.
[0045]
In the embodiment, the die pad (die stage, island) is described as an example of a non-exposed type, but it may be an exposed type that is flat with respect to the lead portion 20.
○ In addition, the processing by the press of the example was set so that the bottom surface side of the lead was up, and the punch was processed from above with respect to the lower die, but the setting direction and the direction of the punch die are It is not limited to this.
[0046]
【The invention's effect】
As described above in detail, the semiconductor device of the present invention, the lead frame used in the semiconductor device, and the manufacturing method thereof reduce distortion and deformation during processing of the lead, and improve the flatness and positional accuracy of the external terminals. In addition, there is an effect that the strength at the time of assembly can be increased.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor device 1 according to the present invention taken along a line II in FIG.
FIG. 2 is a plan view of a lead frame 2 of the present invention before the semiconductor device 1 is assembled.
FIG. 3 is a partially enlarged view of the lead 21 of FIG.
FIGS. 4A to 4C are process diagrams showing crushing processing of the leading end of the lead part 20; FIGS.
FIGS. 5A to 5C are process diagrams showing crushing processing of the leading end of a lead portion 20 according to another example of the first embodiment;
FIG. 6 is a view showing a bonding method.
FIG. 7 is a cross-sectional view showing a lead 120 of a semiconductor device 101 according to a second embodiment.
FIGS. 8A to 8B are process diagrams showing crushing of the tip of the inner lead 121a of the second embodiment.
FIG. 9 is a view showing a lead frame L0 before processing and a lead frame L1 after processing in the prior art.
FIGS. 10A to 10C are process diagrams showing crushing processing of a tip of a conventional inner lead a.
FIG. 11 is a diagram showing a problem that a tip of an inner lead a jumps up due to residual stress as in a conventional lead L1.
FIG. 12 is a view showing a deformation in bonding processing in which a thin metal wire (gold wire) W is connected by a conventional capillary CP.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,101 ... Semiconductor device, 2 ... Lead frame, 3 ... Sealing resin, 12, 13 ... Metal fine wire (gold wire), 11 ... Semiconductor chip, 14 ... Bottom, 20 ... Lead part, 21, 22, 120 ... Lead 21a, 121a ... inner leads, 21b, 121b ... bonding parts, 21c, 121c ... step parts, 21d ... external terminals, 211, 212, 213, 1213, 1212, 1215 ... flat parts, 1211, 1214 ... slope parts, 23 ... Die pad, CP ... Capillary, P1-P9 ... Punch

Claims

A semiconductor chip, a lead frame having inner leads electrically connected to the semiconductor chip, and a sealing resin for resin-sealing the semiconductor chip and the lead frame;
In a non-lead type semiconductor device in which a part of the lead frame is exposed to the same plane as the sealing resin without extending to the outside as a connectable external terminal, and a bottom surface is formed with the sealing resin .
While the surface opposite to the bottom surface side of the inner lead sealed with resin is made flat, the bottom surface side is processed by pressing to increase the amount of crushing from the outer side to the inner side in order to reduce the thickness. And having a stepped step portion having two or more plane portions parallel to the bottom surface formed so as to be separated from the bottom surface,
The semiconductor device is characterized in that bonding to the semiconductor chip is performed on the back surface of the planar portion located on the outer side from the inner end of the two or more planar portions.

A semiconductor chip, a lead frame having inner leads electrically connected to the semiconductor chip, and a sealing resin for resin-sealing the semiconductor chip and the lead frame;
In a non-lead type semiconductor device in which a part of the lead frame is exposed to the same plane as the sealing resin without extending to the outside as a connectable external terminal, and a bottom surface is formed with the sealing resin.
Provided on the bottom surface side of the inner lead is a flat portion made of a plane parallel to the bottom surface, and a slope portion having an angle of more than 0 degrees and less than 90 degrees with the bottom surface,
The inclined surface portion is formed so that the bottom surface side is flattened while the surface opposite to the bottom surface side of the resin-encapsulated inner lead is flat, and the amount of crushing is gradually increased from the outer side to the inner side to reduce the thickness. The flat surface portion or the alternately inclined slope surface portion and the flat surface portion are formed by being sequentially processed by pressing,
Bonding with the semiconductor chip is performed on the back surface of either the flat surface portion of the flat surface portion that is on the outer side from the inner side tip or the inclined surface portion .

A semiconductor chip, a lead frame having inner leads electrically connected to the semiconductor chip, and a sealing resin for resin-sealing the semiconductor chip and the lead frame;
In a non-lead type semiconductor device in which a part of the lead frame is exposed to the same plane as the sealing resin without extending to the outside as a connectable external terminal, and a bottom surface is formed with the sealing resin.
The inner lead includes a flat surface formed of a surface parallel to the bottom surface on the bottom surface side, and a slope portion having an angle of more than 0 degrees and less than 90 degrees with the bottom surface,
While the surface opposite to the bottom surface side of the resin-encapsulated inner lead is flat, the bottom surface step is stepped so that the thickness of the bottom surface increases gradually from the outer side toward the inner side, and the thickness decreases. The portion is formed by sequentially processing by pressing, and the inclined surface and the flat portion are further formed on the inner side, or the alternately inclined surface and flat portion are sequentially processed by pressing. And
Bonding with the semiconductor chip is performed on the back surface of either the flat surface portion of the flat surface portion that is on the outer side from the inner side tip or the inclined surface portion .

A lead frame used in the semiconductor device according to claim 1.

A method of manufacturing a lead frame for use in a semiconductor device according to any one of claims 1 to 3,
The method of manufacturing a lead frame used in a semiconductor device, wherein the stepped portion is formed by press molding sequentially from the outer side for each flat surface portion or inclined surface portion.

In the manufacturing method of the lead frame used for the semiconductor device according to claim 5,
Wherein at the same time be formed by any of press-forming a flat portion or the inclined surface portion of the step portion, and wherein a the inner leads of the inner side to the press-molding of the same crushing amount and collapse amount due to the press forming Of manufacturing a lead frame for use in manufacturing.