JP4017842B2

JP4017842B2 - Semiconductor device manufacturing method and system

Info

Publication number: JP4017842B2
Application number: JP2001185770A
Authority: JP
Inventors: 康裕吉武; 俊一松本; 俊晴三輪; 佳幸宮本
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2001-06-20
Filing date: 2001-06-20
Publication date: 2007-12-05
Anticipated expiration: 2021-06-20
Also published as: JP2003007584A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、特に露光工程において下層パターンとの合わせずれの発生を低減して上層のパターンを露光することを可能にする半導体デバイスの製造方法およびそのシステムに関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、半導体ウエハ上に導電膜または絶縁膜を成膜し、この上に感光剤であるレジストを塗布、レチクル上の回路パターンをレジストに露光、現像した後、膜をエッチングすることによって半導体ウエハ上に回路パターンを生成するといった工程を各層で繰り返すことによって行われている。この時、下地層パターンに対し、露光時の回路パターンの位置ずれがあると回路は断線またはショートし、半導体デバイスの不良となる。このため、露光装置は回路パターンの露光に先だって回路パターンの外周にあるアライメントマークを光学的に検出し、下地層の位置を計測、転写位置を補正することによって下地層と露光層の位置合わせを行っている。この時、下地層と露光層で異なる露光装置を用いると投影レンズの歪みが装置間で異なるため、アライメントマーク位置での位置合わせを行っても回路パターン部で合わせずれが生じる。このため、露光工程では最初の工程から最終工程まで常に同一の露光装置を用いる着工方式（号機限定着工）が採用されている。
【０００３】
しかし、このことは高価な露光装置の稼働率が上がらない大きな一因であり、工程間で複数の露光装置を活用するための方策がいくつか開示されている。例えば、特開平９―９２６０９号公報に記載されているように、２装置間のレンズ歪みを倍率で補正する方法がある。また、特開２０００―１１４１３２号公報には、露光装置Ａで着工したウエハに対して露光装置Ｂで着工可能かを２装置間のレンズ歪みの差から判定する方法が開示されている。また、レチクルの描画誤差を露光装置の倍率、回転および走査露光時におけるステージの直交度制御によって補正する方法が特開２０００―１２４１２５号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
上記公知技術に関しては次のような問題点がある。すなわち、上記例においては波動光学的歪みへの考慮が抜けている。レンズ歪みに関しては、幾何光学的な歪みとコマ収差等レンズの収差起因の波動光学的な歪みがある。後者を図１１により説明する。
【０００５】
露光レンズ３０は例えば、波面収差としてコマ収差３００をもつ。これは、例えば、露光レンズ３０組立時の要素レンズの偏心やチルトおよびレンズ面の面精度誤差に起因する非対称な収差である。露光に際しては、図１１(a)に示す通常照明の他に、「光アライアンス１９９８年１月号第４頁」に記載されているような輪帯照明が適用される場合がある。輪帯照明での露光を図１１(b)に示す。輪帯照明では、照明光束２００２の断面が輪帯状であり、転写パターンのコントラストを向上させる効果がある。
【０００６】
コマ収差３００は露光レンズ３０の周辺程大きい。従って、図１１に示すように光束が周辺に拡がる輪帯照明の転写パターン位置ずれΔX'は、通常照明での位置ずれΔXよりも大きくなる。すなわち、露光レンズ３０を通る光束の強度分布により、転写パターンの位置ずれが変わる。また、照明光束が同じでも、転写パターンの空間周波数によって露光レンズ３０内を通る回折光の位置が異なるため、位置ずれ量が異なる。図１２は粗いパターン２１０と微細パターン２２０に露光光２００３が入射した場合を示す。（ｂ）の回折角の大きい微細パターン２２０の回折光２００５の方が（ａ）の粗いパターン２１０の場合と比べて、露光レンズ３０の周辺を通るので、（ａ）の位置ずれ量Δx'よりも（ｂ）の位置ずれ量Δx'より大きくなる。
【０００７】
以上のことから、波動光学的歪み、すなわち波面収差起因の位置ずれは、照明条件および転写パターンサイズによって変化するため、波面収差の大きさと照明条件、転写パターンサイズをパラメータとして算出する必要がある。
【０００８】
また、上記の波動光学的歪みと幾何光学的歪みであるレンズ歪み、およびレチクル描画誤差による歪みは、像面上各点での歪みの方向によって、ある点では増大し、ある点では縮小する。従って、これらの結果得られる転写像の歪みは、それぞれの歪みを２次元的に加算することによって得られる。前述の公知例は、３つの歪みのうち１つしか考慮されてなかったり、２次元的加算による統合的歪みの取り扱いの概念が抜けていたりする。
【０００９】
本発明の目的は、上記の幾何学的なレンズ歪み、波面収差起因の波動光学的歪み、レチクル描画誤差による歪みからなる統合的な２次元的歪みを考慮した補正を行うことにより、露光装置の号機限定緩和を行う半導体デバイスの製造方法を与えることである。本発明の新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明では、第１の露光工程において基板を第１の回路パターンで露光してこの基板上に第１の回路パターンを形成し、第２の露光工程において第１の回路パターンを形成した基板を第２の回路パターンで露光して第１の回路パターンに電気的に接続する第２の回路パターンを形成する半導体デバイスの製造方法において、第１の露光工程において基板を第１の回路パターンで露光するときの第１の総合転写化歪みを求め、第２の露光工程において基板を第２の回路パターンで露光するときの第２の総合転写化歪みを求め、第１の総合転写化歪みと第２の総合転写化歪みとに基づいて第２の露光工程の補正値を求め、この補正値で補正した第２の露光工程において第１の露光工程を経て形成された第１の回路パターン上に第２の回路パターンを露光し、第２の回路パターンを形成するようにした。
【００１１】
また、上記目的を達成するために、本発明では、半導体デバイスの製造方法において、
基板表面に第１のレジストを塗布する工程と、第１の露光装置を用いて基板上に塗布した第１のレジストに第１の回路パターンを露光転写する第１の露光工程と、この第１の回路パターンを露光転写した基板をエッチング処理して第１の回路パターンを形成する工程と、第１の回路パターンを形成した基板に絶縁膜を形成する工程と、基板上に第２のレジストを塗布する工程と、第２の露光装置を用いて基板上に塗布した第２のレジストに第２の回路パターンを露光転写する第２の露光工程と、第２の回路パターンを露光転写した基板をエッチング処理して第２の回路パターンを形成する工程とを含み、第２の露光工程においては、第２の露光装置を、第１の露光装置に対するレチクル描画誤差、レンズ歪み、波面収差起因の歪みに基づいた補正を施した状態で第２の回路パターンを露光するようにした。
【００１２】
また、上記目的を達成するために、本発明では、第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイスの製造方法において、
（１）前記第１の工程のレチクル描画誤差による歪みを読み込むステップと、
（２）前記第１の工程の露光装置におけるレンズ歪みを読み込むステップと、
（３）前記第１の工程の露光装置における波面収差起因歪みを読み込むステップと、
（４）前記第１の工程の露光装置で設定された補正値を読み込むステップと、
（５）前記第１の工程の統合化された歪みを算出するステップと、
（６）前記第２の工程のレチクル描画誤差による歪みを読み込むステップと、
（７）前記第２の工程の露光装置におけるレンズ歪みを読み込むステップと、
（８）前記第２の工程の露光装置における波面収差起因歪みを読み込むステップと、
（９）前記第２の工程の統合化転写歪みを算出するステップと、
（１０）前記第２の工程の統合化転写歪みと前記第１の工程の統合化転写歪みとの差のを算出するステップと、
（１１）前記第２の工程の露光装置における、前記差を最小にする補正値を算出するステップ
を有することを特徴とする。
【００１３】
これにより、レチクル描画誤差、レンズ歪み、波面収差起因の歪みを統合した、２つの露光装置間で実際に近い転写歪みの差が算出できるので、第２の露光装置において精度の高い補正値を算出することが可能となる。
【００１４】
また、上記を発展させた半導体デバイスの製造方法として、
（１２）前記第１の工程で使用されたレチクルの識別子と露光装置の識別子を検索するステップと、
（１３）前記第１の工程で使用されたレチクルの描画誤差による歪みを読み込むステップと、
（１４）前記第１の工程で使用された露光装置におけるレンズ歪みを読み込むステップと、
（１５）前記第１の工程で使用された露光装置における波面収差起因歪みを読み込むステップと、
（１６）前記第１の工程で使用された露光装置の露光時の補正値を読み込むステップと、
（１７）前記ステップ(12)から(16)のデータより、第１の工程での転写歪みを算出するステップと、
（１８）前記第２の工程におけるレチクルの描画誤差による歪みを読み込むステップと、
（１９）前記第２の工程における露光装置候補のレンズ歪みを読み込むステップと、
（２０）前記第２の工程における露光装置候補の波面収差起因歪みを読み込むステップと、
（２１）前記ステップ(18)(19)(20)のデータより第２の工程での統合化転写歪みを算出するステップと、
（２２）前記第１の工程での統合化転写歪みと前記第２の工程での統合化転写歪みの差分を算出するステップと、
（２３）前記統合化転写歪みの差分を最小にする補正値と補正後の位置ずれ差分の最大値を算出するステップと、
（２４）前記補正後の位置ずれ差分の最大値と予め設定した規格値を比較し、規格値より小さい場合、前記露光装置候補と前記補正値をデータとして記録または出力し、規格値より大きい場合は、ステップ(19)に戻り別の露光装置候補を選択するステップ
を有することを特徴とする。
【００１５】
これにより第２の工程において、合わせの規格を満足する複数の露光装置の中から空いている装置を選択することが可能となるため、装置稼働率を向上させることができる。
【００１６】
さらに、第１の工程および第２の工程における露光装置の波面収差起因の歪みを読み込むステップは、
（２５）該露光装置の照明条件を読み込むステップと、
（２６）レチクル上の回路パターンの寸法情報を読み込むステップと、
（２７）該露光装置の像高毎の波面収差を読み込むステップと、
（２８）前記照明条件と前記寸法情報と前記像高毎の波面収差から前記回路パターンの像を算出するステップと、
（２９）前記回路パターンの像の位置ずれから、波面収差起因の歪みを算出するステップ
を有することを特徴とする。
【００１７】
これにより、波面収差起因歪みを一定の値ではなく、照明条件と回路パターン寸法に依存した値として算出するため、より実際の値に近い波面収差起因歪みのデータを得ることができる。
【００１８】
そして、上記半導体デバイスの製造方法において、ステップ（１３）〜（２３）および、ステップ（２５）〜（２９）は、特定の露光装置、レチクル、照明条件、回路パターン寸法について行われ、特定の条件の組み合わせ毎に補正値と補正後の位置ずれ差分の値を、予め算出しておき、記憶媒体に格納しておくようにした。
【００１９】
これにより、補正値と補正後の位置ずれ差分の値の算出時間を省略することができるので、合わせ規格を満たす露光装置の組み合わせと対応する補正値を高速に得ることが可能となる。
【００２０】
また、上記目的を達成するために、本発明では、第１の工程の回路パターン上に第２の工程の回路パターンを露光する半導体デバイス製造システムを、被露光基板の製造に用いた露光装置と照明条件と補正値およびレチクルの来歴を記憶する来歴記憶手段と、レチクル毎の描画誤差起因歪みと代表的な回路パターン寸法を記憶するレチクルデータ記憶手段と、露光装置毎のレンズ歪みを記憶するレンズ歪み記憶手段と、露光装置毎および各像高毎の波面収差データを記憶する波面収差データ記憶手段と、前記照明条件と前記回路パターン寸法および前記各像高毎の波面収差から波面収差起因歪みを算出する波面収差起因歪み算出手段と、
前記波面収差起因歪みを記憶する波面収差起因歪み記憶手段と、前記レチクルデータと前記レンズ歪みデータと前記波面収差データから統合化転写歪みを算出する統合化転写歪み算出手段と、２つの統合化転写歪みの差分を算出し、該差分を最小にする補正値を算出する補正値算出手段と、製品、工程毎の合わせ規格を記憶する合わせ規格記憶手段と、２つの前記露光装置と前記照明条件と前記レチクルの情報と対応する補正値および統合化転写歪み最大値を記憶する組み合わせ情報記憶手段と、前記被露光基板に対応する第１の工程に関する来歴情報を来歴記憶手段から読み出し、該来歴情報の露光装置、照明条件、レチクルに対応する第２の工程の露光装置、照明条件、レチクルの候補を第２の工程に対応する合わせ規格と第１の工程と第２の工程に対応する前記統合化転写歪みの差分を比較することによって、着工可能な露光装置、照明条件、レチクルの候補を選択する候補選択手段と、前記着工可能な露光装置の候補と実際の露光装置の稼働状況を比較し、着工する露光装置を判断する着工判断手段とを備えて構成した。
【００２１】
これにより、統合化転写歪みによる２装置間の補正値の取得および、合わせ規格を考慮した着工可能な露光装置の選択が効率的に行うことができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を基に説明する。図１は本発明の一実施形態である半導体デバイス製造工程における露光装置の補正値を算出するための処理フロー、図２は、処理フローが対象とする２次元歪みデータの模式図を示す。最初に、図１により露光装置の補正値を算出するための処理フローについて説明する。
【００２３】
まず、ステップ９１０１で第１の工程におけるレチクルの描画誤差による歪みデータを読み込む。次にステップ９１０２で第１の工程における露光装置のレンズ歪みデータを読み込む。さらに、ステップ９１０３で第１の工程における露光装置の波面収差起因の歪みデータを読み込む。また、ステップ９１０４では第１の工程の露光装置に設定された補正値を読み込む。ここで補正値は、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。次にステップ９１０５により、第１の工程におけるレチクル描画誤差による歪みおよびレンズ歪みおよび波面収差起因歪みを加算し、これを上記補正値で補正することにより、第１の工程の統合化転写歪みを算出する。
【００２４】
次にステップ９２０１から９２０３において、第２の工程におけるレチクル誤差による歪み、レンズ歪み、波面収差起因歪みの各データを読み込み、ステップ９２０５でこれらを加算することにより、第２の工程の統合化転写歪みを算出する。
【００２５】
次にステップ９３０６により、ステップ９１０５および９２０５で算出した第１および第２の工程における統合化転写歪みの差分を算出し、ステップ９３０７で差分を補正するための第２の工程における露光装置の補正値を算出する。この補正値は、上記と同様、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。
【００２６】
最後にステップ９３０８において、この補正値を第２の工程の露光装置へ入力する。
【００２７】
このように第２の工程の露光装置に補正値を入力した状態で、表面にレジストを塗布した半導体ウェハを第１の工程の露光装置に搬入して第１のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第１の回路パターンを転写する。つぎに、この第１の回路パターンを露光転写した半導体ウェハを現像工程で処理して第１の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより半導体ウェハ上に第１の回路パターンを形成する。
【００２８】
その後、この半導体ウェハに形成した第１の回路パターン上に絶縁膜を形成し表面にレジストを塗布してから第２の工程の露光装置に搬入し、第２のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第２の回路パターンを転写する。つぎに、この第２の回路パターンを露光転写した半導体ウェハを現像工程で処理して第２の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより、半導体ウェハ上に第１の回路パターンに電気的に接続する第２の回路パターンが形成される。
【００２９】
次に、図１の露光装置の補
正値を算出するための処理フローにおける各歪みデータについて、図２により説明する。第１の工程のレチクル誤差による歪みデータ２１の歪み測定ポイントは、レチクルアライメントの基準となる左右のレチクルマーク２１１および２１２と、設計データから選択された回路パターンで構成された格子２１３である。これらは、レーザ測長器等を備えた座標測定装置により絶対座標が測定される。レチクル誤差による歪みデータ２１は、レチクルマーク２１１および２１２の測定座標が設計上の座標と一致するよう設計データ座標の倍率、回転を補正した場合に得られる各回路パターンの設計上の座標と実際に測定された座標のx方向、ｙ方向の差分ΔRxi、ΔRyiを各測定ポイントiにおいて求めたものと、レチクルマーク２１１および２１２を測定した絶対座標そのものよりなる。第２の工程のレチクル誤差による歪みデータ２２も上記と同様な手順で得られる。
【００３０】
第１の工程における露光装置の歪みデータ３１は、格子上に配置されたパターンが含まれる、上記各工程の製品レチクルとは別の、評価用レチクルを被露光基板上に露光し、形成された転写パターンを上記の座標測定装置によって計測することによって得られる。また、通常、レチクル上のレチクルマーク３１１および３１２は露光装置の遮光板（マスキングブレード）によって露光されないが、本測定では遮光せずにパターンと同時に被露光基板上に露光する。被露光基板に形成されたレチクルマーク３１１および３１２の座標も測定し、第１の工程における露光装置の歪みデータ３１に含める。これは、後でレチクル誤差による歪に露光装置の歪を加算する際、両方の歪データの位置合わせをするのに使用される。
【００３１】
ここで、上記評価用レチクルの格子上に配置された転写パターンの測定座標から露光装置の歪みデータ３１を求める方法を説明する。このためには、まず歪み測定評価用レチクルの描画誤差起因の各パターンのｘ方向およびｙ方向の位置誤差ΔSrx_i _、ΔSry_iを補正により除去する必要がある。iはパターンiに対応する。ΔSrx_i _、ΔSry_iは「数１」「数２」によって得られる。
【００３２】
【数１】

【００３３】
【数２】

【００３４】
ここに、Srx_i _、Sry_iは評価用レチクルにおける各パターンiのｘ方向およびｙ方向の絶対測定座標、Sdx_i _、Sdy_iは評価用レチクルにおける各パターンiのｘ方向およびｙ方向の設計値座標である。一方、第１の工程における露光装置の歪みデータΔSlenx_i _、ΔSleny_iは「数３」「数４」で得られる。
【００３５】
【数３】

【００３６】
【数４】

【００３７】
ここに、Smx_i _、Smy_iは被露光基板における転写パターンの絶対座標の測定値である。
従って「数１」「数２」「数３」「数４」よりΔSlenx_i _、ΔSleny_iは、
【００３８】
【数５】

【００３９】
【数６】

【００４０】
となる。これらの操作により第1の工程における露光装置の歪データ３１が得られる。第2の工程における露光装置の歪データ３２も同様な操作によって得られる。
【００４１】
次に第1の工程における露光装置の波面収差起因歪みデータ４１の求め方について説明する。前述の歪みデータ３１は、幾何光学的な歪みを示し、パターンの大きさや照明条件によらず一定である。しかし、波動光学的にはパターンの大きさや照明条件によって転写回折光に強度分布がある。露光レンズにおける通過場所の重みが異なるため、波面収差によって、転写位置に幾何光学的歪みである露光装置の歪データ３１からの偏差が生じる。この偏差を示したものが波面収差起因の歪みデータ４１である。
【００４２】
先に図５、図６を引用して説明したように、波面収差起因の歪みは波面収差および照明条件やパターンの空間周波数に依存する。そこで、露光レンズ３０の像高毎の波面収差３００を予め測定しおき、これとレチクルパターンおよび照明条件を入力することにより、波動光学的な数値計算により被露光基板上の転写像を求め、位置ずれΔX'を算出する。転写像の計算方法は、例えば、'Y.Yoshitake et al、 SPIE Vol.1463、pp678-679、1991' に記載されている。位置ずれは、例えば、各像高i毎に転写像の光強度分布の重心とレチクルパターン設計位置との差分ΔWx_i _、ΔWy_iを算出することによって与えられる。また、統合化転写歪みを幾何光学的歪みである露光装置の歪データ３１と波面収差起因歪み４１の加算によって求める場合は、位置ずれを各像高において、転写像の光強度分布の中心と露光装置の歪データ３１の差分として求める。なお、第２の工程における露光装置の波面収差起因歪みデータ４２も同様な操作によって得られる。
【００４３】
統合化転写歪みデータ５１であるΔξxi、Δξyiは次式によって得られる。
【００４４】
【数７】

【００４５】
【数８】

【００４６】
露光装置は下地層に対する露光層のショット補正を、被露光基板を回転させることによって行っている。また走査型の露光装置の場合は、走査方向の倍率とショット倒れ成分を被露光基板を搭載するステージの制御によって行っている。従って、下地層に対する露光層のショット補正値を加味した統合化転写歪みデータ５３であるΔξ'xi、Δξ'yiは、
【００４７】
【数９】

【００４８】
【数１０】

【００４９】
ここに、a、b、c、d、Δｘ、Δｙはショット回転、Ｘ、Ｙ方向の倍率およびショット倒れ成分およびオフセットの補正を行うための補正値、Ｘi、Ｙiはそれぞれ、ｘ方向およびｙ方向の像高を示す。
【００５０】
次に第１の工程においてショット補正された統合化転写歪みデータ５３と第２の工程における統合化転写歪みデータ５２の差分データ５４を算出する。次に差分データの２乗和errが最小になるような補正値Ａ、Ｂ、Ｃ、Ｄ、ΔX、ΔYを算出する。
【００５１】
【数１１】

【００５２】
ここに、Δζxi、Δζyiは差分データである。未知の補正値Ａ、Ｂ、Ｃ、Ｄは、errをＡ、Ｂ、Ｃ、Ｄ、ΔX、ΔYで偏微分し、それぞれを０とおいた４つの連立方程式を解くことによって得られる。このようにして算出された補正値Ａ、Ｂ、Ｃ、Ｄと補正後の残渣データ５５は、後述図１０の組み合わせ情報記憶手段６６に登録される。なお、残渣データ５５における各像高（Xi、Yi）に対する残渣（Δdxi、Δdyi）は次式で算出される。
【００５３】
【数１２】

【００５４】
【数１３】

【００５５】
ここで、補正値Ａ、Ｂ、Ｃ、Ｄとショット回転θ、Ｘ方向およびＹ方向の倍率Mx、Myおよびショット倒れ成分αの関係は下式で与えられる。
【００５６】
【数１４】

【００５７】
次に図３を用いて、本発明の別の実施例である複数の露光装置を活用するための処理フローについて説明する。
【００５８】
まず、ステップ９１００で下地層である第１の工程で使用したレチクルおよび露光装置名を検索する。次に、検索したレチクル名よりステップ９１０１で第１の工程におけるレチクルの描画誤差による歪みデータを読み込む。次に検索した露光装置名からステップ９１０２で第１の工程における露光装置のレンズ歪みデータを読み込む。さらに、ステップ９１０３で第１の工程における露光装置の波面収差起因の歪みデータを読み込む。また、ステップ９１０４では第１の工程の露光装置に設定された補正値を読み込む。ここで補正値は、例えば、露光時の転写像におけるレチクル走査方向の倍率、レチクル走査方向と直交する方向の倍率、レチクル走査方向と被露光基板走査方向の直交度、および該転写像の回転である。次にステップ９１０５により、第１の工程におけるレチクル描画誤差による歪みおよびレンズ歪みおよび波面収差起因歪みを加算し、これを上記補正値で補正することにより、第１の工程の統合化転写歪みを算出する。
【００５９】
次にステップ９２００により装置号機変数Ｎを０にセットし、ステップ９２０１で第２の工程のレチクル描画誤差による歪みデータを読み込む。次にステップ９３０１で装置変数Ｎを１加算し、ステップ９３０２において、Ｎ号機のレンズ歪みデータを読み込み、ステップ９３０３で第２の工程におけるＮ号機の露光装置の波面収差起因歪みデータを読み込む。次にステップ９２０５により第２の工程におけるレチクル描画誤差による歪み、Ｎ号機のレンズ歪み、Ｎ号機の波面収差起因歪みの各データを加算することにより、Ｎ号機における第２の工程の統合化転写歪みを算出する。
【００６０】
次にステップ９３０６により、ステップ９１０５および９２０５で算出した第１およびＮ号機の第２の工程における統合化転写歪みの差分を算出し、ステップ９３０７で差分を補正するための第２の工程における露光装置の補正値を算出する。ステップ９４０８でこの補正値による補正後の位置ずれ差分の最大値を算出し、予め設定した規格値と比較する。補正後の位置ずれ差分が規格値より大きい場合は、Ｎ号機は第２の工程の露光装置としては不適と判断し、ステップ９３０１に戻って、他号機の採用可否判定の処理を行う。補正後の位置ずれ差分が規格値より小さい場合は、Ｎ号機は第２の工程の露光装置として適格と判断し、ステップ９４０９でＮ号機名と補正値を記憶媒体に登録する。ステップ９４１０でＮの値が最大値に達したかを判定し、達した場合は対象となる全ての号機の採用可否判定が終わったとしてステップ９４１１で処理終了とする。ステップ９４１０でＮの値が最大値に未達の場合は、ステップ９３０１に戻り、他号機の採用可否判定を行う。
【００６１】
このように第２の工程の露光装置として選定したＮ号機に補正値を入力した状態で、表面にレジストを塗布した半導体ウェハを第１の工程の露光装置に搬入して第１のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第１の回路パターンを転写する。つぎに、この第１の回路パターンを露光転写した半導体ウェハを現像工程で処理して第１の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより半導体ウェハ上に第１の回路パターンを形成する。
【００６２】
その後、この半導体ウェハに形成した第１の回路パターン上に絶縁膜を形成し表面にレジストを塗布してから第２の工程の露光装置として選定したN号機に搬入し、第２のマスクを用いてこの半導体ウェハ表面に塗布したレジストを露光して第２の回路パターンを転写する。つぎに、この第２の回路パターンを露光転写した半導体ウェハを現像工程で処理して第２の回路パターンを露光転写したレジストを現像し、その後エッチング工程で現像したレジストをマスクとして半導体ウェハをエッチング処理することにより、半導体ウェハ上に第１の回路パターンに電気的に接続する第２の回路パターンが形成される。
【００６３】
次に図４により、波面収差起因歪みの算出に必要なパラメータについて説明する。まず、対象となる回路パターンの像計算を行うため、照明条件２０００、回路パターン２００および露光レンズ３０の波面収差３００が必要となる。これらのパラメータを用いた像計算の方法については、例えば、上述の'Y.Yoshitake et al、 SPIE Vol.1463、pp678-679、1991'に開示されている。
【００６４】
ここで、図５による照明条件２０００の具体例について説明する。図5（ａ）は一般的な照明であり、パラメータとしては照明光源像２０１０の直径D1および露光レンズ３０の絞り３１の像３１'の直径Depで表すことができる。図５（ｂ）は、回路パターン２００として白黒情報以外に位相情報をもつ場合、いわゆる位相シフトレチクルを用いる場合に使われる照明条件であり、Depに対する照明光源像の直径D2の比が図５（ａ）に比べて小さい。図５（ｃ）は輪帯照明と呼ばれるもので、照明光源像２０３０の外径D4および内径D3とDepで表すことができる。
【００６５】
次に図４の回路パターン２００の具体例を図６により説明する。まず、図６（ａ）はライン＆スペースパターンであり、透明部２０２と遮光部２０２で構成される。ライン＆スペースパターンのパラメータとしては、遮光部２０２であるラインの幅L1とライン＆スペースのピッチP1で表すことができる。また、図６（ｂ）はホールパターンの例であり、遮光部２０４と開口部２０３で構成される。ｘ方向の開口幅Sx、ピッチPx、ｙ方向の開口幅Sy、ピッチPyとして表すことができる。
【００６６】
次に図４の波面収差３００の例を示す。波面収差３０１はｘ方向に非対称なコマ収差の例であり、３次元的なデータである。波面収差３０１は、例えば'N.R.Farrar et al、 SPIE Vol.4000、pp19-22、2000'に記載の方法で露光レンズの各像高毎に計測することができる。
【００６７】
ここで、図２の波面収差起因歪み４１の算出方法を図８により説明する。図６（ａ）の回路パターンの光強度分布２０２１は遮光部２０２が光強度０、透過部２０１が光強度１の間で変化する。回路パターンの光強度分布２０２１および図５（ａ）に示す照明２０２０および図７のｘ方向に非対称な波面収差３０１を入力として、上述の方法で像計算を行うと、図８に示す像光強度分布２０２２が得られる。像強度分布２０２２は、回路パターンの光強度分布２０２１に対し、非対称な波面収差３０１のため、ΔＸだけシフトする。
【００６８】
ここで、シフトΔＸの算出方法を説明する。回路パターンの光強度分布２０２１を表す式をF(x)、像強度分布２０２２を表す式をG(x)とすると、それらの畳み込み積分H(τ)は、
【００６９】
【数１５】

【００７０】
となる。ここで、τは像強度分布G(x)のシフト量である。H(τ)はG(X)をτずらした時のF(x)との不一致度を示すもので、H(τ)が最小の時が最も一致する時で、像シフトがない状態であると考えられる。図９のようにH(τ)の最小値を与えるτの値が図８の像シフトΔＸとなる。像高によって図７の波面収差３０１は変化するため、それぞれの像高での像シフトΔＸを算出することにより、図２の波面収差起因歪み４１が得られる。
【００７１】
次に、半導体デバイス製造システムの一実施形態を図１０により説明する。ここで、まず第１の工程において、図４に図示する被露光基板４を露光するのに使用されたレチクルの識別子、照明条件、露光装置識別子および入力補正値の来歴情報がホストコンピュータ６により、露光装置３から来歴記憶手段６１に記憶されている。
【００７２】
第２の工程においては、最初にまず、ホストコンピュータ６は第２の工程の露光装置候補と補正値を来歴記憶手段６１は制御部７の制御手段７６に問い合わせを行う。
【００７３】
制御手段７６は、組み合わせ情報記憶手段６６を検索し、第１の工程におけるレチクル、照明条件、露光装置と今回対象とする第２の工程におけるレチクル、照明条件、露光装置の組み合わせが過去になかったかを調べる。
【００７４】
過去になかった場合、まず、波面収差起因歪み算出手段７１は、第１の工程のレチクル識別子、照明条件、露光装置識別子の情報を来歴記憶手段６１から取得する。波面収差起因歪み算出手段７１は、レチクル識別子からレチクルデータ記憶手段を検索した結果得られたレチクル描画誤差による歪みと線幅やピッチ等回路パターンに関わる情報と、露光装置識別子により波面収差データ記憶手段６４を検索した結果得られた、波面収差データと、さらに来歴記憶手段６１より取得した照明条件を入力パラメータから像計算と像シフト量の計算を行い、この結果得られた波面収差起因歪みデータを露光装置識別子、レチクル識別子および照明条件とともに波面収差起因歪み記憶手段６５に記憶する。
【００７５】
次に統合化転写歪み算出手段がレチクル識別子、露光装置識別子および照明条件から、レチクルデータ記憶手段６２、レンズ歪み記憶手段６３および波面収差起因歪み記憶手段６５を検索し、レチクル描画誤差起因歪み、レンズ歪み、波面収差起因歪みを取得し、これらから第１工程の統合化転写歪みを算出し、レチクル識別子、露光装置識別子および照明条件とともに第１工程の統合化転写歪みを組み合わせ情報記憶手段６６に記憶する。
【００７６】
次に第２の工程に関しても、上述の第１の工程と同様な処理が施され、第２工程の統合化転写歪みを組み合わせ情報記憶手段６６に記憶する。
【００７７】
この後、補正値算出手段７３が、組み合わせ情報記憶手段６６から読み出した第１の工程と第２の工程の統合化転写歪み、および来歴記憶手段６１から取得した第１の工程における補正値から統合化転写歪みの差を最小にする第２の工程における補正値と、この補正値を用いた場合の統合化転写歪みの差分を組み合わせ情報記憶手段６６にレチクル識別子、露光装置識別子および照明条件、第１の工程の補正値とともに記憶する。
【００７８】
次に露光装置候補選択手段７４が、組み合わせ情報記憶手段６６から第１の工程の露光装置、レチクル、照明条件に対する第２の工程の露光装置候補およびレチクル、照明条件の統合化転写歪みの差分から、例えば最大値を算出し、これと合わせ規格記憶手段６７から読み込んだ第２の工程での合わせ規格を比較し、最大値が合わせ規格より小さい場合の露光装置候補と統合化転写歪みの差分を着工装置判断手段７５に送る。
【００７９】
着工装置判断手段７５は第２の工程の合わせ規格を満たす複数の露光装置候補の稼働状況を稼働状況記憶手段６８に問い合わせ、空いている露光装置のうち、第１の工程と第２の工程の統合化転写歪みの差が小さいものを優先して選択し、選択した露光装置の識別子と第２の工程における補正値をホストコンピュータ６に送る。
【００８０】
ホストコンピュータ６はこの情報に基づいて、着工すべき露光装置を選択し、第２の工程の補正値を選択された露光装置３に送ることにより、第２の工程における露光を図４で図示した被露光基板に対して施す。
【００８１】
なお、ホストコンピュータの問い合わせに対し、制御手段７６が、該当する統合化転写歪みのデータを組み合わせ情報記憶手段６６に見つけた場合は、該当する部分の計算処理を省略することができる。
【００８２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
（１）第２の工程において、合わせの規格を満足する複数の露光装置の中から空いている装置を選択することが可能となるため、装置稼働率を向上させることができる。
（２）波面収差起因歪みを一定の値ではなく、照明条件と回路パターン寸法に依存した値として算出するため、より実際の値に近い波面収差起因歪みのデータを得ることができる。
（３）特定の露光装置、レチクル、照明条件、回路パターン寸法について行われ、前記特定の条件の組み合わせ毎に補正値と補正後の位置ずれ差分の値を、予め算出しておくことにより、補正値と補正後の位置ずれ差分の値の算出時間を省略することができるので、合わせ規格を満たす露光装置の組み合わせと対応する補正値を高速に得ることが可能となる。
【図面の簡単な説明】
【図１】本発明による統合化転写歪みを用いた露光装置の補正値算出フローを説明するフロー図である。
【図２】図１のフローにおける各歪みと統合化転写歪みおよび補正値の算出法を説明する図である。
【図３】本発明の別の実施例である半導体デバイスの製造方法における露光装置の補正値算出のフローと露光装置選定のフローを説明する図である。
【図４】波面収差起因歪み算出に必要なパラメータを説明する光学系の略正面図である。
【図５】図４のパラメータのうち照明条件を説明する図。
【図６】図４のパラメータのうち回路パターンを説明する図。
【図７】図４のパラメータのうち波面収差を説明する図。
【図８】像シフトを説明する図。
【図９】像ずらし量τと回路パターン光強度変化と像光強度変化の畳み込み積分の関係を説明する図。
【図１０】本発明の別の実施例である半導体デバイス製造システムを説明する図。
【図１１】照明形状と像シフトの関係を説明する図。
【図１２】回路パターンと像シフトの関係を説明する図。
【符号の説明】
２１…第１の工程のレチクル描画誤差起因歪み２２…第２の工程のレチクル描画誤差起因歪み３１…第１の工程の露光装置のレンズ歪み３２…第２の工程の露光装置のレンズ歪み４１…第１の工程の波面収差起因歪み４２…第２の工程の波面収差起因歪み５１…第１の工程の統合化転写歪み
５２…第２の工程の統合化転写歪み
２０００…照明条件２００…回路パターン３００…波面収差データ
２…レチクル３１…瞳３０…露光レンズ４…被露光基板６０…ネットワーク
６１…来歴記憶手段６２…レチクルデータ記憶手段６３…レンズ歪み記憶手段
６４…波面収差データ記憶手段６５…波面収差起因歪み記憶手段６６…組み合わせ情報記憶手段６７…合わせ規格記憶手段６８…稼働状況記憶手段７…制御部７１…波面収差起因歪み算出手段７２…統合化転写歪み算出手段７３…補正値算出手段７４…露光装置候補算出手段７５…着工装置判断手段６…ホストコンピュータ３…露光装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device and a system thereof that can expose an upper layer pattern by reducing the occurrence of misalignment with a lower layer pattern in an exposure process.
[0002]
[Prior art]
In the manufacture of semiconductor devices, a conductive film or an insulating film is formed on a semiconductor wafer, a resist that is a photosensitive agent is applied thereon, the circuit pattern on the reticle is exposed and developed on the resist, and then the film is etched. The process of generating a circuit pattern on a semiconductor wafer is repeated by each layer. At this time, if the circuit pattern is misaligned during exposure with respect to the underlying layer pattern, the circuit is disconnected or short-circuited, resulting in a semiconductor device failure. Therefore, the exposure apparatus optically detects alignment marks on the outer periphery of the circuit pattern prior to exposure of the circuit pattern, measures the position of the underlayer, and corrects the transfer position to align the underlayer and the exposure layer. Is going. At this time, if different exposure apparatuses are used for the base layer and the exposure layer, the distortion of the projection lens differs between the apparatuses. Therefore, even if alignment is performed at the alignment mark position, misalignment occurs in the circuit pattern portion. For this reason, in the exposure process, a construction method (unit-limited construction) that always uses the same exposure apparatus from the first process to the last process is adopted.
[0003]
However, this is a major factor that prevents the operating rate of expensive exposure apparatuses from increasing, and several measures for utilizing a plurality of exposure apparatuses between processes are disclosed. For example, as described in JP-A-9-92609, there is a method of correcting lens distortion between two apparatuses with magnification. Japanese Laid-Open Patent Publication No. 2000-114132 discloses a method for determining whether or not the exposure apparatus B can start a wafer started by the exposure apparatus A from the difference in lens distortion between the two apparatuses. Japanese Patent Laid-Open No. 2000-124125 discloses a method for correcting reticle drawing errors by controlling the magnification and rotation of an exposure apparatus and the orthogonality of a stage during scanning exposure.
[0004]
[Problems to be solved by the invention]
There are the following problems with the above known technique. That is, in the above example, consideration for wave optical distortion is lost. Regarding lens distortion, there are geometric optical distortion and wave optical distortion caused by lens aberration such as coma. The latter will be described with reference to FIG.
[0005]
For example, the exposure lens 30 has a coma aberration 300 as a wavefront aberration. This is, for example, an asymmetrical aberration caused by decentering or tilting of the element lens when assembling the exposure lens 30 and a surface accuracy error of the lens surface. At the time of exposure, in addition to the normal illumination shown in FIG. 11A, annular illumination as described in “Optical Alliance, January 1998, page 4” may be applied. The exposure with annular illumination is shown in FIG. In the annular illumination, the cross section of the illumination light beam 2002 has an annular shape, which is effective in improving the contrast of the transfer pattern.
[0006]
The coma aberration 300 is larger toward the periphery of the exposure lens 30. Therefore, as shown in FIG. 11, the transfer pattern positional deviation ΔX ′ of the annular illumination in which the light beam spreads to the periphery is larger than the positional deviation ΔX in the normal illumination. That is, the positional deviation of the transfer pattern changes depending on the intensity distribution of the light beam passing through the exposure lens 30. Even if the illumination light beam is the same, the position shift amount differs because the position of the diffracted light passing through the exposure lens 30 differs depending on the spatial frequency of the transfer pattern. FIG. 12 shows a case where the exposure light 2003 is incident on the rough pattern 210 and the fine pattern 220. Since the diffracted light 2005 of the fine pattern 220 having a large diffraction angle in (b) passes through the periphery of the exposure lens 30 as compared with the case of the coarse pattern 210 in (a), the positional deviation amount Δx ′ in (a). Is larger than the positional deviation amount Δx ′ in (b).
[0007]
From the above, the wave optical distortion, that is, the positional deviation caused by the wavefront aberration changes depending on the illumination condition and the transfer pattern size, and therefore, it is necessary to calculate the wavefront aberration magnitude, the illumination condition, and the transfer pattern size as parameters.
[0008]
Further, the above-described wave optical distortion and lens optical distortion, which is geometric optical distortion, and distortion due to reticle drawing error increase at a certain point and decrease at a certain point depending on the direction of distortion at each point on the image plane. Accordingly, the distortion of the transfer image obtained as a result of these can be obtained by two-dimensionally adding the respective distortions. In the above-described known example, only one of the three distortions is considered, or the concept of handling the integrated distortion by two-dimensional addition is omitted.
[0009]
An object of the present invention is to perform correction in consideration of an integrated two-dimensional distortion including the above-described geometric lens distortion, wave optical distortion due to wavefront aberration, and distortion due to reticle drawing error. It is to provide a method of manufacturing a semiconductor device that performs relaxation limited to a machine. The novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a substrate is exposed with a first circuit pattern in a first exposure step to form a first circuit pattern on the substrate, and a first circuit pattern is formed in the second exposure step. In the method of manufacturing a semiconductor device for forming a second circuit pattern in which the substrate on which the circuit pattern is formed is exposed with the second circuit pattern and electrically connected to the first circuit pattern, the substrate in the first exposure step The first total transfer distortion when the substrate is exposed with the first circuit pattern, the second total transfer distortion when the substrate is exposed with the second circuit pattern in the second exposure step, A correction value for the second exposure process is obtained based on the first total transfer distortion and the second total transfer distortion, and is formed through the first exposure process in the second exposure process corrected with this correction value. First circuit pattern A second circuit pattern is exposed on emissions and to form a second circuit pattern.
[0011]
In order to achieve the above object, in the present invention, in a method for manufacturing a semiconductor device,
A step of applying a first resist to the substrate surface, a first exposure step of exposing and transferring the first circuit pattern to the first resist applied on the substrate using the first exposure apparatus, and the first exposure step. Forming a first circuit pattern by etching the substrate on which the circuit pattern is exposed and transferred, forming an insulating film on the substrate on which the first circuit pattern is formed, and applying a second resist on the substrate. A step of applying, a second exposure step of exposing and transferring the second circuit pattern to a second resist applied on the substrate using the second exposure apparatus, and a substrate on which the second circuit pattern is exposed and transferred. And etching to form a second circuit pattern. In the second exposure step, the second exposure apparatus is configured to use a reticle drawing error, lens distortion, and distortion caused by wavefront aberration with respect to the first exposure apparatus. Based on In a state where positive alms was it was to expose the second circuit pattern.
[0012]
In order to achieve the above object, in the present invention, in a method of manufacturing a semiconductor device in which the circuit pattern of the second step is exposed on the circuit pattern of the first step,
(1) reading distortion caused by reticle drawing error in the first step;
(2) reading lens distortion in the exposure apparatus of the first step;
(3) reading wavefront aberration-induced distortion in the exposure apparatus of the first step;
(4) reading a correction value set by the exposure apparatus of the first step;
(5) calculating the integrated distortion of the first step;
(6) reading distortion caused by reticle drawing error in the second step;
(7) reading lens distortion in the exposure apparatus of the second step;
(8) reading wavefront aberration-induced distortion in the exposure apparatus of the second step;
(9) calculating an integrated transfer distortion in the second step;
(10) calculating a difference between the integrated transfer distortion of the second step and the integrated transfer distortion of the first step;
(11) A step of calculating a correction value that minimizes the difference in the exposure apparatus of the second step.
It is characterized by having.
[0013]
As a result, it is possible to calculate the difference in transfer distortion that is close to the actual between the two exposure apparatuses, which integrates the reticle drawing error, lens distortion, and distortion caused by the wavefront aberration, so that a highly accurate correction value can be calculated in the second exposure apparatus. It becomes possible to do.
[0014]
In addition, as a method for manufacturing a semiconductor device that has been developed above,
(12) searching for an identifier of a reticle and an identifier of an exposure apparatus used in the first step;
(13) reading distortion caused by a reticle drawing error used in the first step;
(14) reading lens distortion in the exposure apparatus used in the first step;
(15) reading a wavefront aberration-induced distortion in the exposure apparatus used in the first step;
(16) reading a correction value at the time of exposure of the exposure apparatus used in the first step;
(17) calculating transfer distortion in the first step from the data of the steps (12) to (16);
(18) reading distortion caused by reticle drawing error in the second step;
(19) reading the lens distortion of the exposure apparatus candidate in the second step;
(20) reading the wavefront aberration-induced distortion of the exposure apparatus candidate in the second step;
(21) calculating an integrated transfer distortion in the second step from the data of the steps (18), (19), and (20);
(22) calculating a difference between the integrated transfer distortion in the first step and the integrated transfer distortion in the second step;
(23) calculating a correction value that minimizes the difference between the integrated transfer distortions and a maximum value of the positional difference difference after correction;
(24) The maximum value of the positional deviation difference after correction is compared with a preset standard value, and when it is smaller than the standard value, the exposure apparatus candidate and the correction value are recorded or output as data, and larger than the standard value Return to step (19) and select another exposure apparatus candidate
It is characterized by having.
[0015]
As a result, in the second step, it becomes possible to select a vacant apparatus from among a plurality of exposure apparatuses that satisfy the alignment standard, so that the apparatus operating rate can be improved.
[0016]
Furthermore, the step of reading the distortion caused by the wavefront aberration of the exposure apparatus in the first step and the second step,
(25) reading the illumination conditions of the exposure apparatus;
(26) reading dimension information of the circuit pattern on the reticle;
(27) reading a wavefront aberration for each image height of the exposure apparatus;
(28) calculating an image of the circuit pattern from the illumination conditions, the dimensional information, and the wavefront aberration for each image height;
(29) A step of calculating distortion caused by wavefront aberration from the positional deviation of the image of the circuit pattern.
It is characterized by having.
[0017]
Thereby, since the wavefront aberration-induced distortion is calculated not as a constant value but as a value depending on the illumination condition and the circuit pattern size, data on the wavefront aberration-induced distortion closer to the actual value can be obtained.
[0018]
In the semiconductor device manufacturing method, steps (13) to (23) and steps (25) to (29) are performed with respect to a specific exposure apparatus, reticle, illumination conditions, and circuit pattern dimensions. For each combination, the correction value and the value of the corrected positional deviation difference are calculated in advance and stored in the storage medium.
[0019]
As a result, the calculation time of the correction value and the value of the position difference after correction can be omitted, so that a correction value corresponding to a combination of exposure apparatuses satisfying the alignment standard can be obtained at high speed.
[0020]
In order to achieve the above object, in the present invention, a semiconductor device manufacturing system that exposes a circuit pattern of a second step onto a circuit pattern of a first step is used as an exposure apparatus that is used for manufacturing a substrate to be exposed. History storage means for storing illumination conditions, correction values, and history of reticles, reticle data storage means for storing drawing error-induced distortion for each reticle and representative circuit pattern dimensions, and lenses for storing lens distortion for each exposure apparatus Distortion storage means, wavefront aberration data storage means for storing wavefront aberration data for each exposure apparatus and for each image height, and wavefront aberration-induced distortion from the illumination conditions, the circuit pattern dimensions, and the wavefront aberration for each image height. Wavefront aberration-induced distortion calculating means for calculating;
Wavefront aberration-induced distortion storage means for storing the wavefront aberration-induced distortion, integrated transfer distortion calculation means for calculating integrated transfer distortion from the reticle data, the lens distortion data, and the wavefront aberration data, and two integrated transfers A correction value calculating means for calculating a distortion difference and a correction value for minimizing the difference; a matching standard storage means for storing a matching standard for each product and process; the two exposure apparatuses; and the illumination condition. Combination information storage means for storing correction values and integrated transfer distortion maximum values corresponding to the reticle information, and history information relating to the first step corresponding to the substrate to be exposed are read from the history storage means, and the history information The exposure apparatus in the second step corresponding to the exposure apparatus, the illumination condition, and the reticle, the illumination condition, and the candidate for the alignment corresponding to the second process and the first process 2 by comparing a difference of the integrated transfer distortion corresponding to the step 2, candidate selecting means for selecting a candidate for the startable exposure apparatus, illumination conditions, and reticle, and a candidate for the startable exposure apparatus and an actual Comparing the operating conditions of the exposure apparatus, the apparatus is provided with a start determination means for determining the exposure apparatus to be started.
[0021]
As a result, it is possible to efficiently obtain a correction value between the two apparatuses due to the integrated transfer distortion and select an exposure apparatus that can be started in consideration of the alignment standard.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a process flow for calculating a correction value of an exposure apparatus in a semiconductor device manufacturing process according to an embodiment of the present invention, and FIG. 2 is a schematic diagram of two-dimensional distortion data targeted by the process flow. First, a processing flow for calculating a correction value of the exposure apparatus will be described with reference to FIG.
[0023]
First, in step 9101, distortion data due to reticle drawing error in the first process is read. In step 9102, lens distortion data of the exposure apparatus in the first process is read. Further, in step 9103, distortion data due to wavefront aberration of the exposure apparatus in the first process is read. In step 9104, the correction value set in the exposure apparatus of the first process is read. Here, the correction value is, for example, the magnification in the reticle scanning direction of the transferred image at the time of exposure, the magnification in the direction orthogonal to the reticle scanning direction, the orthogonality between the reticle scanning direction and the exposure substrate scanning direction, and the rotation of the transfer image. is there. Next, in step 9105, the distortion due to the reticle drawing error in the first process, the lens distortion, and the wavefront aberration-induced distortion are added and corrected by the correction value, thereby calculating the integrated transfer distortion in the first process. To do.
[0024]
Next, in steps 9201 to 9203, the distortion data due to the reticle error, the lens distortion, and the wavefront aberration-induced distortion data in the second process are read and added in step 9205, whereby the integrated transfer distortion in the second process. Is calculated.
[0025]
Next, in step 9306, the difference between the integrated transfer distortions in the first and second steps calculated in

steps

9105 and 9205 is calculated. In step 9307, the exposure apparatus correction value in the second step for correcting the difference is calculated. Is calculated. This correction value is the same as described above, for example, the magnification in the reticle scanning direction in the transferred image at the time of exposure, the magnification in the direction orthogonal to the reticle scanning direction, the orthogonality between the reticle scanning direction and the exposed substrate scanning direction, and the transferred image. Rotation.
[0026]
Finally, in step 9308, this correction value is input to the exposure apparatus in the second step.
[0027]
In this manner, with the correction value input to the exposure apparatus of the second step, the semiconductor wafer having the surface coated with the resist is carried into the exposure apparatus of the first step and the surface of the semiconductor wafer is used using the first mask. The resist applied to the substrate is exposed to transfer the first circuit pattern. Next, the semiconductor wafer on which the first circuit pattern is exposed and transferred is processed in a development process to develop the resist on which the first circuit pattern is exposed and transferred, and then the semiconductor wafer is etched using the resist developed in the etching process as a mask. By processing, a first circuit pattern is formed on the semiconductor wafer.
[0028]
Thereafter, an insulating film is formed on the first circuit pattern formed on the semiconductor wafer, a resist is applied to the surface, and then transferred to the exposure apparatus in the second step, and the surface of the semiconductor wafer is used using the second mask. The resist applied to the substrate is exposed to transfer the second circuit pattern. Next, the semiconductor wafer on which the second circuit pattern is exposed and transferred is processed in a development process to develop the resist on which the second circuit pattern is exposed and transferred, and then the semiconductor wafer is etched using the resist developed in the etching process as a mask. By processing, a second circuit pattern electrically connected to the first circuit pattern is formed on the semiconductor wafer.
[0029]
Next, the exposure apparatus of FIG.
Each distortion data in the processing flow for calculating a positive value will be described with reference to FIG. The distortion measurement points of the distortion data 21 due to the reticle error in the first step are the left and right reticle marks 211 and 212 serving as a reference for reticle alignment, and a grating 213 composed of a circuit pattern selected from the design data. The absolute coordinates of these are measured by a coordinate measuring device equipped with a laser length measuring device or the like. The distortion data 21 due to the reticle error is actually the design coordinates of each circuit pattern obtained when the magnification and rotation of the design data coordinates are corrected so that the measurement coordinates of the reticle marks 211 and 212 coincide with the design coordinates. It consists of the difference ΔRxi, ΔRyi in the x direction and the y direction of the measured coordinates obtained at each measurement point i and the absolute coordinate itself where the reticle marks 211 and 212 are measured. The distortion data 22 due to the reticle error in the second step is also obtained in the same procedure as described above.
[0030]
The distortion data 31 of the exposure apparatus in the first step is formed by exposing an evaluation reticle, which is different from the product reticle in each of the above steps, including a pattern arranged on a lattice onto the substrate to be exposed. It is obtained by measuring the transfer pattern with the coordinate measuring apparatus. Normally, the reticle marks 311 and 312 on the reticle are not exposed by the light shielding plate (masking blade) of the exposure apparatus. In this measurement, the reticle marks 311 and 312 are exposed on the substrate to be exposed simultaneously with the pattern without being shielded. The coordinates of reticle marks 311 and 312 formed on the substrate to be exposed are also measured and included in distortion data 31 of the exposure apparatus in the first step. This is used to align both distortion data when adding the exposure apparatus distortion to the reticle error distortion later.
[0031]
Here, a method for obtaining the distortion data 31 of the exposure apparatus from the measurement coordinates of the transfer pattern arranged on the grating of the evaluation reticle will be described. For this purpose, first, the positional error ΔSrx in the x and y directions of each pattern caused by the drawing error of the reticle for distortion measurement evaluation_i _,ΔSry_iNeed to be removed by correction. i corresponds to pattern i. ΔSrx_i _,ΔSry_iIs obtained by “Equation 1” and “Equation 2”.
[0032]
[Expression 1]

[0033]
[Expression 2]

[0034]
Where Srx_i _,Sry_iIs the absolute measurement coordinates in the x and y directions of each pattern i on the evaluation reticle, Sdx_i _,Sdy_iAre design value coordinates in the x direction and y direction of each pattern i in the reticle for evaluation. On the other hand, distortion data ΔSlenx of the exposure apparatus in the first step_i _,ΔSleny_iIs obtained by “Equation 3” and “Equation 4”.
[0035]
[Equation 3]

[0036]
[Expression 4]

[0037]
Where Smx_i _,Smy_iIs a measured value of the absolute coordinates of the transfer pattern on the substrate to be exposed.
Therefore, ΔSlenx from “Equation 1” “Equation 2” “Equation 3” “Equation 4”_i _,ΔSleny_iIs
[0038]
[Equation 5]

[0039]
[Formula 6]

[0040]
It becomes. By these operations, distortion data 31 of the exposure apparatus in the first process is obtained. The distortion data 32 of the exposure apparatus in the second step is also obtained by the same operation.
[0041]
Next, how to obtain the wavefront aberration-induced distortion data 41 of the exposure apparatus in the first step will be described. The above-described distortion data 31 indicates geometric optical distortion and is constant regardless of the size of the pattern and illumination conditions. However, in terms of wave optics, there is an intensity distribution in the transferred diffracted light depending on the pattern size and illumination conditions. Since the weights of the passage locations in the exposure lens are different, a deviation from the distortion data 31 of the exposure apparatus, which is geometric optical distortion, occurs at the transfer position due to wavefront aberration. What shows this deviation is the distortion data 41 caused by the wavefront aberration.
[0042]
As described above with reference to FIGS. 5 and 6, the distortion caused by the wavefront aberration depends on the wavefront aberration, the illumination condition, and the spatial frequency of the pattern. Accordingly, the wavefront aberration 300 for each image height of the exposure lens 30 is measured in advance, and a reticle pattern and illumination conditions are input to obtain a transfer image on the exposed substrate by wave optical numerical calculation. The deviation ΔX ′ is calculated. The transfer image calculation method is described in, for example, 'Y. Yoshitake et al, SPIE Vol. 1463, pp 678-679, 1991'. For example, the positional deviation is the difference ΔWx between the center of gravity of the light intensity distribution of the transferred image and the reticle pattern design position for each image height i._i _,ΔWy_iIs given by calculating Further, when the integrated transfer distortion is obtained by adding the distortion data 31 of the exposure apparatus, which is geometric optical distortion, and the distortion 41 due to the wavefront aberration, the positional deviation is determined at each image height and the center of the light intensity distribution of the transferred image and the exposure. It is obtained as the difference between the strain data 31 of the apparatus. Note that the wavefront aberration-induced distortion data 42 of the exposure apparatus in the second step is also obtained by a similar operation.
[0043]
The integrated transfer distortion data 51, Δξxi, Δξyi, is obtained by the following equation.
[0044]
[Expression 7]

[0045]
[Equation 8]

[0046]
The exposure apparatus performs shot correction of the exposure layer with respect to the underlayer by rotating the substrate to be exposed. In the case of a scanning exposure apparatus, the magnification in the scanning direction and the shot tilt component are controlled by controlling the stage on which the substrate to be exposed is mounted. Therefore, Δξ′xi and Δξ′yi, which are integrated transfer distortion data 53 in consideration of the shot correction value of the exposure layer with respect to the underlayer, are
[0047]
[Equation 9]

[0048]
[Expression 10]

[0049]
Here, a, b, c, d, Δx, and Δy are shot rotations, X and Y direction magnifications and correction values for correcting shot tilt components and offsets, and Xi and Yi are x and y directions, respectively. The image height is shown.
[0050]
Next, difference data 54 between the integrated transfer distortion data 53 shot-corrected in the first process and the integrated transfer distortion data 52 in the second process is calculated. Next, correction values A, B, C, D, ΔX, and ΔY that minimize the square sum err of the difference data are calculated.
[0051]
## EQU11 ##

[0052]
Here, Δζxi and Δζyi are difference data. The unknown correction values A, B, C, and D can be obtained by partially differentiating err with A, B, C, D, ΔX, and ΔY and solving four simultaneous equations with 0 as each. The correction values A, B, C, D calculated in this way and the corrected residue data 55 are registered in the combination information storage unit 66 shown in FIG. The residue (Δdxi, Δdyi) for each image height (Xi, Yi) in the residue data 55 is calculated by the following equation.
[0053]
[Expression 12]

[0054]
[Formula 13]

[0055]
Here, the relationship between the correction values A, B, C, and D, the shot rotation θ, the magnifications Mx and My in the X and Y directions, and the shot tilt component α is given by the following equation.
[0056]
[Expression 14]

[0057]
Next, a processing flow for utilizing a plurality of exposure apparatuses according to another embodiment of the present invention will be described with reference to FIG.
[0058]
First, in step 9100, the reticle and the exposure apparatus name used in the first process which is the underlayer are searched. Next, distortion data due to reticle drawing error in the first step is read in step 9101 from the retrieved reticle name. Next, in step 9102, lens distortion data of the exposure apparatus in the first process is read from the retrieved exposure apparatus name. Further, in step 9103, distortion data due to wavefront aberration of the exposure apparatus in the first process is read. In step 9104, the correction value set in the exposure apparatus of the first process is read. Here, the correction value is, for example, the magnification in the reticle scanning direction of the transferred image at the time of exposure, the magnification in the direction orthogonal to the reticle scanning direction, the orthogonality between the reticle scanning direction and the exposure substrate scanning direction, and the rotation of the transfer image. is there. Next, in step 9105, the distortion due to the reticle drawing error in the first process, the lens distortion, and the wavefront aberration-induced distortion are added and corrected by the correction value, thereby calculating the integrated transfer distortion in the first process. To do.
[0059]
Next, in step 9200, the device number variable N is set to 0, and in step 9201, distortion data due to reticle drawing error in the second process is read. Next, in

step

9301, 1 is added to the apparatus variable N. In step 9302, lens distortion data of No. N is read. In step 9303, wavefront aberration-induced distortion data of the exposure apparatus of No. N in the second process is read. Next, in step 9205, the distortion due to the reticle drawing error in the second process, the lens distortion of the N machine, and the distortion caused by the wavefront aberration of the N machine are added, thereby integrating the transfer distortion of the second process in the N machine. Is calculated.
[0060]
Next, in step 9306, the difference in integrated transfer distortion in the second process of the first and N machines calculated in

steps

9105 and 9205 is calculated, and in step 9307, the exposure apparatus in the second process for correcting the difference The correction value is calculated. In step 9408, the maximum value of the positional deviation difference after correction by this correction value is calculated and compared with a preset standard value. If the corrected misregistration difference is larger than the standard value, the No. N machine determines that it is unsuitable as an exposure apparatus for the second step, and returns to Step 9301 to perform the process for determining whether or not other machines can be adopted. If the corrected misregistration difference is smaller than the standard value, the N-th unit is determined to be qualified as an exposure apparatus for the second step, and in step 9409, the N-th unit name and the correction value are registered in the storage medium. In step 9410, it is determined whether or not the value of N has reached the maximum value. If it has been reached, it is determined in step 9411 that all of the target units have been adopted, and the process ends. If the value of N does not reach the maximum value in step 9410, the process returns to step 9301 to determine whether or not other machines can be adopted.
[0061]
In this manner, with the correction value inputted to the No. N machine selected as the exposure apparatus for the second process, the semiconductor wafer coated with the resist is carried into the exposure apparatus for the first process and the first mask is used. The resist applied on the surface of the semiconductor wafer is exposed to transfer the first circuit pattern. Next, the semiconductor wafer on which the first circuit pattern is exposed and transferred is processed in a development process to develop the resist on which the first circuit pattern is exposed and transferred, and then the semiconductor wafer is etched using the resist developed in the etching process as a mask. By processing, a first circuit pattern is formed on the semiconductor wafer.
[0062]
After that, an insulating film is formed on the first circuit pattern formed on the semiconductor wafer, a resist is applied on the surface, and then it is carried into the No. N machine selected as the exposure apparatus in the second process, and the second mask is used. The resist applied on the surface of the semiconductor wafer is exposed to transfer the second circuit pattern. Next, the semiconductor wafer on which the second circuit pattern is exposed and transferred is processed in a development process to develop the resist on which the second circuit pattern is exposed and transferred, and then the semiconductor wafer is etched using the resist developed in the etching process as a mask. By processing, a second circuit pattern electrically connected to the first circuit pattern is formed on the semiconductor wafer.
[0063]
Next, parameters necessary for calculating wavefront aberration-induced distortion will be described with reference to FIG. First, in order to perform image calculation of a target circuit pattern, the illumination condition 2000, the circuit pattern 200, and the wavefront aberration 300 of the exposure lens 30 are required. An image calculation method using these parameters is disclosed in, for example, the above-mentioned 'Y. Yoshitake et al, SPIE Vol. 1463, pp 678-679, 1991'.
[0064]
Here, a specific example of the illumination condition 2000 according to FIG. 5 will be described. FIG. 5A shows general illumination, and parameters can be expressed by the diameter D1 of the illumination light source image 2010 and the diameter Dep of the image 31 ′ of the stop 31 of the exposure lens 30. FIG. 5B shows the illumination conditions used when the circuit pattern 200 has phase information other than black and white information, when a so-called phase shift reticle is used, and the ratio of the diameter D2 of the illumination light source image to Dep is shown in FIG. Smaller than a). FIG. 5C is called annular illumination, and can be represented by the outer diameter D4 and inner diameter D3 of the illumination light source image 2030 and Dep.
[0065]
Next, a specific example of the circuit pattern 200 of FIG. 4 will be described with reference to FIG. First, FIG. 6A shows a line & space pattern, which includes a transparent portion 202 and a light shielding portion 202. The parameters of the line & space pattern can be expressed by the line width L1 which is the light shielding portion 202 and the line & space pitch P1. FIG. 6B shows an example of a hole pattern, which includes a light shielding portion 204 and an opening 203. It can be expressed as an opening width Sx in the x direction, a pitch Px, an opening width Sy in the y direction, and a pitch Py.
[0066]
Next, an example of the wavefront aberration 300 of FIG. 4 is shown. The wavefront aberration 301 is an example of coma that is asymmetric in the x direction, and is three-dimensional data. The wavefront aberration 301 can be measured for each image height of the exposure lens by the method described in, for example, 'N.R. Farrar et al, SPIE Vol.4000, pp19-22, 2000'.
[0067]
Here, a method of calculating the wavefront aberration-induced distortion 41 of FIG. 2 will be described with reference to FIG. In the light intensity distribution 2021 of the circuit pattern in FIG. 6A, the light shielding portion 202 changes between light intensity 0 and the transmission portion 201 changes between light intensity 1. When the light intensity distribution 2021 of the circuit pattern, the illumination 2020 shown in FIG. 5A, and the wavefront aberration 301 asymmetric in the x direction of FIG. 7 are input, the image light intensity shown in FIG. A distribution 2022 is obtained. The image intensity distribution 2022 is shifted by ΔX due to the asymmetric wavefront aberration 301 with respect to the light intensity distribution 2021 of the circuit pattern.
[0068]
Here, a method for calculating the shift ΔX will be described. When the expression representing the light intensity distribution 2021 of the circuit pattern is F (x) and the expression representing the image intensity distribution 2022 is G (x), their convolution integral H (τ) is
[0069]
[Expression 15]

[0070]
It becomes. Here, τ is a shift amount of the image intensity distribution G (x). H (τ) indicates the degree of disagreement with F (x) when G (X) is shifted by τ. When H (τ) is the smallest, it is the best match and there is no image shift. it is conceivable that. As shown in FIG. 9, the value of τ giving the minimum value of H (τ) is the image shift ΔX in FIG. Since the wavefront aberration 301 in FIG. 7 varies depending on the image height, the wavefront aberration-induced distortion 41 in FIG. 2 is obtained by calculating the image shift ΔX at each image height.
[0071]
Next, an embodiment of a semiconductor device manufacturing system will be described with reference to FIG. Here, in the first step, the history information of the reticle identifier, illumination conditions, exposure device identifier and input correction value used to expose the substrate 4 shown in FIG. It is stored in the history storage means 61 from the exposure device 3.
[0072]
In the second step, first, the host computer 6 inquires the control unit 76 of the control unit 7 about the exposure apparatus candidates and correction values in the second step.
[0073]
The control means 76 searches the combination information storage means 66, and has there been no combination of the reticle, illumination conditions, and exposure apparatus in the first step and the reticle, illumination conditions, and exposure apparatus in the second process that is the current target in the past? Check out.
[0074]
If not in the past, first, the wavefront aberration-induced distortion calculation means 71 acquires the reticle identifier, illumination condition, and exposure apparatus identifier information of the first step from the history storage means 61. The wavefront aberration-induced distortion calculation means 71 is a wavefront aberration data storage means based on information related to a circuit pattern such as distortion, line width, and pitch, and the exposure due to the reticle drawing error obtained as a result of searching the reticle data storage means from the reticle identifier. 64, the wavefront aberration data obtained as a result of the search, and the illumination conditions acquired from the history storage means 61 are used to calculate the image and the image shift amount from the input parameters. The exposure apparatus identifier, reticle identifier, and illumination conditions are stored in the wavefront aberration-induced distortion storage means 65.
[0075]
Next, the integrated transfer distortion calculation means searches the reticle data storage means 62, the lens distortion storage means 63, and the wavefront aberration-induced distortion storage means 65 from the reticle identifier, the exposure apparatus identifier, and the illumination condition, and the reticle drawing error-induced distortion, lens The distortion and the wavefront aberration-induced distortion are acquired, and the integrated transfer distortion of the first step is calculated from these, and the integrated transfer distortion of the first step is stored in the information storage unit 66 together with the reticle identifier, the exposure apparatus identifier, and the illumination condition. To do.
[0076]
Next, with respect to the second step, the same process as the first step is performed, and the integrated transfer distortion of the second step is stored in the combination information storage unit 66.
[0077]
Thereafter, the correction value calculation unit 73 integrates the integrated transfer distortion of the first step and the second step read from the combination information storage unit 66 and the correction value in the first step acquired from the history storage unit 61. The combination of the correction value in the second step for minimizing the difference in the integrated transfer distortion and the difference in the integrated transfer distortion when this correction value is used is stored in the reticle information, the exposure apparatus identifier and the illumination condition in the combination information storage means 66. It is stored together with the correction value of step 1.
[0078]
Next, the exposure apparatus candidate selection unit 74 determines from the combination transfer storage difference of the first process exposure apparatus candidate, reticle, and illumination condition from the combination information storage unit 66, and the integrated transfer distortion difference of the reticle and illumination condition. For example, the maximum value is calculated, and this is compared with the alignment standard in the second step read from the alignment standard storage unit 67, and the difference between the exposure apparatus candidate and the integrated transfer distortion when the maximum value is smaller than the alignment standard is calculated. It is sent to the construction device judgment means 75.
[0079]
The construction apparatus determination means 75 inquires the operation status storage means 68 about the operating status of a plurality of exposure apparatus candidates that meet the second process alignment standard, and among the available exposure apparatuses, the first process and the second process. The one with a small difference in integrated transfer distortion is selected preferentially, and the identifier of the selected exposure apparatus and the correction value in the second step are sent to the host computer 6.
[0080]
Based on this information, the host computer 6 selects an exposure apparatus to be started, and sends the correction value of the second process to the selected exposure apparatus 3, whereby the exposure in the second process is illustrated in FIG. It is applied to the substrate to be exposed.
[0081]
When the control unit 76 finds the corresponding integrated transfer distortion data in the combination information storage unit 66 in response to the inquiry from the host computer, the calculation process for the corresponding part can be omitted.
[0082]
【The invention's effect】
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1) In the second step, it becomes possible to select a vacant apparatus from among a plurality of exposure apparatuses that satisfy the alignment standard, so that the apparatus operating rate can be improved.
(2) Since the wavefront aberration-induced distortion is calculated not as a constant value but as a value depending on the illumination conditions and circuit pattern dimensions, it is possible to obtain wavefront aberration-induced distortion data that is closer to the actual value.
(3) Correction is performed by calculating in advance a correction value and a corrected positional deviation difference for each combination of the specific conditions, which is performed for a specific exposure apparatus, reticle, illumination condition, and circuit pattern dimension. Since the calculation time of the value and the value of the position difference after correction can be omitted, it is possible to obtain a correction value corresponding to a combination of exposure apparatuses satisfying the alignment standard at high speed.
[Brief description of the drawings]
FIG. 1 is a flowchart for explaining a correction value calculation flow of an exposure apparatus using integrated transfer distortion according to the present invention.
FIG. 2 is a diagram illustrating a method for calculating each distortion, integrated transfer distortion, and correction value in the flow of FIG. 1;
FIG. 3 is a view for explaining a correction value calculation flow of an exposure apparatus and an exposure apparatus selection flow in a semiconductor device manufacturing method according to another embodiment of the present invention;
FIG. 4 is a schematic front view of an optical system for explaining parameters necessary for calculating wavefront aberration-induced distortion.
FIG. 5 is a view for explaining illumination conditions among the parameters in FIG. 4;
6 is a diagram for explaining a circuit pattern among the parameters shown in FIG. 4;
7 is a diagram for explaining wavefront aberration among the parameters shown in FIG. 4;
FIG. 8 is a diagram illustrating image shift.
FIG. 9 is a diagram for explaining the relationship between the image shift amount τ, the circuit pattern light intensity change, and the convolution integral of the image light intensity change.
FIG. 10 is a diagram for explaining a semiconductor device manufacturing system according to another embodiment of the present invention.
FIG. 11 is a diagram for explaining a relationship between an illumination shape and an image shift.
FIG. 12 is a diagram illustrating a relationship between a circuit pattern and an image shift.
[Explanation of symbols]
21 ... Retice drawing error-induced distortion in the first step 22 ... Reticle drawing error-induced distortion in the second step 31 ... Lens distortion in the exposure device in the first step 32 ... Lens distortion in the exposure device in the second step 41 ... Wavefront aberration-induced distortion in the first step 42 ... Wavefront aberration-induced distortion in the second step 51 ... Integrated transfer distortion in the first step
52 ... Integrated transfer distortion in the second step
2000 ... Illumination conditions 200 ... Circuit pattern 300 ... Wavefront aberration data
2 ... Reticle 31 ... Pupil 30 ... Exposure lens 4 ... Substrate to be exposed 60 ... Network
61 ... History storage means 62 ... Reticle data storage means 63 ... Lens distortion storage means
64 ... Wavefront aberration data storage means 65 ... Wavefront aberration-induced distortion storage means 66 ... Combination information storage means 67 ... Matching standard storage means 68 ... Operation status storage means 7 ... Control unit 71 ... Wavefront aberration-induced distortion calculation means 72 ... Integrated transfer Distortion calculation means 73 ... Correction value calculation means 74 ... Exposure apparatus candidate calculation means 75 ... Construction apparatus determination means 6 ... Host computer 3 ... Exposure apparatus

Claims

A method for manufacturing a semiconductor device, comprising:
Applying a first resist to the substrate surface;
A first exposure step of exposing and transferring a first circuit pattern to a first resist coated on the substrate using a first exposure apparatus;
Etching the substrate on which the first circuit pattern is exposed and transferred to form a first circuit pattern;
Forming an insulating film on the substrate on which the first circuit pattern is formed;
Applying a second resist on the substrate;
A second exposure step of exposing and transferring a second circuit pattern to a second resist coated on the substrate using a second exposure apparatus;
Etching the substrate on which the second circuit pattern is exposed and transferred to form a second circuit pattern ;
Including
In the second exposure step, the second exposure apparatus is subjected to correction based on reticle drawing error, lens distortion, and distortion caused by wavefront aberration with respect to the first exposure apparatus ,
Reading distortion caused by wavefront aberration of the second exposure apparatus with respect to the first exposure apparatus;
The step of reading distortion caused by wavefront aberration with respect to the first exposure apparatus of the second exposure apparatus,
Reading the illumination conditions of the exposure apparatus;
Reading the dimension information of the circuit pattern on the reticle;
Reading the wavefront aberration for each image height of the exposure apparatus;
Calculating an image of the circuit pattern from the illumination conditions, the dimensional information, and the wavefront aberration for each image height;
Calculating a distortion caused by wavefront aberration from a positional deviation of the image of the circuit pattern;
A method for manufacturing a semiconductor device, comprising:

Correction based on reticle drawing error, lens distortion, distortion caused by wavefront aberration of the second exposure apparatus with respect to the first exposure apparatus, magnification of the transfer image at the time of exposure, rotation of the transfer image at the time of exposure, and reticle the method of manufacturing a semiconductor device according to claim 1, characterized in that it comprises at least one straight angle in the scanning direction and the substrate to be exposed scanning direction.

In the method of manufacturing a semiconductor device in which the circuit pattern of the second step is exposed on the circuit pattern of the first step,
Reading distortion due to reticle drawing error in the first step;
Reading lens distortion in the exposure apparatus of the first step;
Reading wavefront aberration-induced distortion in the exposure apparatus of the first step;
Reading a correction value set by the exposure apparatus of the first step;
Calculating an integrated distortion of the reticle drawing error, the lens distortion, and the wavefront aberration-induced distortion of the first step;
Reading distortion due to reticle drawing error in the second step;
Reading lens distortion in the exposure apparatus of the second step;
Reading wavefront aberration-induced distortion in the exposure apparatus of the second step;
Calculating an integrated distortion of the reticle drawing error, the lens distortion, and the wavefront aberration-induced distortion of the second step;
Calculating a difference between the integrated transfer distortion of the second process and the integrated transfer distortion of the first process;
Calculating a correction value that minimizes the difference in the exposure apparatus of the second step ;
Inputting the correction value into the exposure apparatus of the second step ;
I have a,
Reading the distortion caused by the wavefront aberration of the exposure apparatus in the first step and the second step,
Reading the illumination conditions of the exposure apparatus;
Reading the dimension information of the circuit pattern on the reticle;
Reading the wavefront aberration for each image height of the exposure apparatus;
Calculating an image of the circuit pattern from the illumination conditions, the dimensional information, and the wavefront aberration for each image height;
Calculating a distortion caused by wavefront aberration from a positional deviation of the image of the circuit pattern;
A method for manufacturing a semiconductor device, comprising:

In the method of manufacturing a semiconductor device in which the circuit pattern of the second step is exposed on the circuit pattern of the first step,
Retrieving a reticle identifier and an exposure device identifier used in the first step;
Reading distortion due to a reticle drawing error used in the first step;
Reading lens distortion in the exposure apparatus used in the first step;
Reading wavefront aberration-induced distortion in the exposure apparatus used in the first step;
Reading a correction value at the time of exposure of the exposure apparatus used in the first step;
Calculating transfer distortion in the first step;
Reading distortion due to reticle drawing error in the second step;
Reading the lens distortion of the exposure apparatus candidate in the second step;
Reading the wavefront aberration-induced distortion of the exposure apparatus candidate in the second step;
Calculating an integrated transfer distortion in the second step,
Calculating a difference between the integrated transfer distortion in the first step and the integrated transfer distortion in the second step;
Calculating a correction value that minimizes the difference of the integrated transfer distortion and a maximum value of the positional deviation difference after correction;
Compare the maximum value of the positional deviation difference after correction with a preset standard value, and if it is smaller than the standard value, record or output the exposure apparatus candidate and the correction value as data, and if larger than the standard value, Determining to return to the step of reading the distortion of the exposure apparatus candidate different from the exposure apparatus candidate in the second step ;
I have a,
Reading the distortion caused by the wavefront aberration of the exposure apparatus in the first step and the second step,
Reading the illumination conditions of the exposure apparatus;
Reading the dimension information of the circuit pattern on the reticle;
Reading the wavefront aberration for each image height of the exposure apparatus;
Calculating an image of the circuit pattern from the illumination conditions, the dimensional information, and the wavefront aberration for each image height;
Calculating a distortion caused by wavefront aberration from a positional deviation of the image of the circuit pattern;
A method for manufacturing a semiconductor device, comprising:

5. The method of manufacturing a semiconductor device according to claim 3, wherein a correction value and a corrected positional deviation difference value are calculated in advance for each combination of a plurality of exposure apparatuses, reticles, and illumination conditions; semiconductors device manufacturing method you, comprising the steps of: storing.

5. The method of manufacturing a semiconductor device according to claim 3, wherein the correction value includes a magnification in a scanning direction of the reticle, a magnification in a direction orthogonal to the reticle scanning direction, and the reticle scanning in a transfer image at the time of exposure. direction orthogonality of the substrate to be exposed scanning direction, and semi-conductor device manufacturing method you comprising a rotation of said transfer image.

A semiconductor device manufacturing system for exposing a circuit pattern of a second step onto a circuit pattern of a first step,
A history storage means for storing the exposure apparatus used for manufacturing the substrate to be exposed, illumination conditions, correction values, and the history of the reticle;
Reticle data storage means for storing a drawing error-induced distortion for each reticle and representative circuit pattern dimensions;
Lens distortion storage means for storing lens distortion for each exposure apparatus;
Wavefront aberration data storage means for storing wavefront aberration data for each exposure apparatus and each image height;
Wavefront aberration-induced distortion calculating means for calculating wavefront aberration-induced distortion from the illumination conditions, the circuit pattern dimensions and the wavefront aberration for each image height;
Wavefront aberration-induced distortion storage means for storing the wavefront aberration-induced distortion;
Integrated transfer distortion calculating means for calculating integrated transfer distortion from the reticle data, the lens distortion data and the wavefront aberration data;
A correction value calculating means for calculating a difference between the two integrated transfer distortions and calculating a correction value that minimizes the difference;
Alignment standard storage means for storing alignment standards for each product and process;
A combination information storage means for storing a correction value corresponding to a combination of all the two exposure apparatuses, the illumination conditions and the information on the reticle, and a maximum value of an integrated transfer distortion difference;
The history information about the first process corresponding to the substrate to be exposed is read from the history storage means, and the difference between the integrated standard corresponding to the second process and the integrated transfer distortion corresponding to the first process and the second process. Exposure apparatus candidate selection means for selecting an exposure apparatus that can be started by comparing
Operating status storage means for storing the operating status of the current exposure apparatus;
A starter determination unit that compares the operation status of the current exposure apparatus with a candidate for the startable exposure apparatus, and determines an exposure apparatus to start the process,
A host computer that controls the entire semiconductor device manufacturing apparatus and exchanges information;
The exchange of information of the plurality of storage means and the plurality of calculation means, the selection means and the determination means, and the correction value calculated by the start apparatus and the correction value calculation means output by the start apparatus determination means, or the combination information storage Input / output control means for transmitting a correction value output from the means to the host computer;
Comprising
Reading distortion due to the wavefront aberration
Reading the illumination conditions of the exposure apparatus;
Reading the dimension information of the circuit pattern on the reticle;
Reading the wavefront aberration for each image height of the exposure apparatus;
Calculating an image of the circuit pattern from the illumination conditions, the dimensional information, and the wavefront aberration for each image height;
Calculating a distortion caused by wavefront aberration from a positional deviation of the image of the circuit pattern;
A semiconductor device manufacturing system, which is executed by