JP4016825B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4016825B2 JP4016825B2 JP2002357107A JP2002357107A JP4016825B2 JP 4016825 B2 JP4016825 B2 JP 4016825B2 JP 2002357107 A JP2002357107 A JP 2002357107A JP 2002357107 A JP2002357107 A JP 2002357107A JP 4016825 B2 JP4016825 B2 JP 4016825B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal plate
- via wiring
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 228
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 59
- 239000011347 resin Substances 0.000 claims description 32
- 229920005989 resin Polymers 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 22
- 239000003550 marker Substances 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 35
- 239000000463 material Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
本発明は、半導体基板に半導体チップが搭載されることで構成される半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
半導体装置のシステム化のために、半導体チップを半導体基板に貼り合わせて積層して、それにより実装密度を上げることは既に行われている(たとえば、特許文献1参照。)。
【0003】
【特許文献1】
特開2001−257310号公報(第1頁、図1)
【0004】
【発明が解決しようとする課題】
しかし、周辺の受動素子を有するアナログ回路の半導体チップと、デジタル回路とアナログ回路とも有するデジタルの半導体ウェーハ積層化は、信号干渉やノイズの問題で行われていなかった。
従来、実装密度向上のためフリップチップで半導体チップを半導体基板に対して搭載した場合には、半導体チップ下面の配線は、グランド(GND)等に落としてノイズを防いだり、半導体チップ近傍に外付けする方法を採っていた。
しかしながら、これでは、システム化した場合に基板サイズを小さくすることは難しい。干渉ノイズの発生の防止のため、半導体チップを半導体基板に対してフェイスアップで接続するためには、個片化した半導体チップを精度よく搭載しなければ、上下の半導体チップと半導体基板との接続のためにアライメントを一個毎に行う必要があり、生産効率が悪くなる。
【0005】
下側の半導体ウェーハの上に個片化した半導体チップを搭載した場合には、一括してマスク合わせで露光パターンを行う際に、搭載の精度が±5μm以内で必要となり、搭載装置が認識できる特殊な装置が必要となる。
上側の半導体チップと下側の半導体ウェーハを電気的に接続するためにビア(Via)を用いるが、このビアがメッキ法で形成されていると、高アスペクト比のものでは、周辺に電流が集中してしまい、均一な膜を形成することは難しく、導電不良の原因となってしまう。
この不良の改善には、無電解メッキとの併合を行うが、応力ストレスが無電解メッキと電解メッキでは異なるため、これも導電不良の原因となる。
そのため、導電性ペーストで充填することも考えられるが抵抗率が高く、ビアの数を多く有する構造では、抵抗の変動による電圧降下がインピーダンス不整合の原因となる。
そこで本発明は上記課題を解消し、複数もしくは多数のビアを用いても確実に導電を行うことができ、しかも半導体チップが半導体基板側に確実に搭載して電気的に接続することができる半導体装置の製造方法を提供することを目的としている。
【0006】
【課題を解決するための手段】
請求項1の発明は、半導体基板に半導体チップが搭載されることで構成される半導体装置の製造方法であり、金属板の一方の面側に該金属板をプレス加工または研削により複数形成された突起状のビア配線部の間にある前記金属板の各対象部分に電気絶縁膜を形成して、前記半導体チップを前記電気絶縁膜を介して前記金属板の前記対象部分に対してフェイスダウン状態で搭載する半導体チップ搭載ステップと、前記半導体チップと前記電気絶縁膜を電気絶縁樹脂層で覆って、その後、前記電気絶縁樹脂層を平坦化し半導体基板と前記突起状のビア配線部の端部を電気的に接合する半導体基板接合ステップと、前記金属板の前記突起状のビア配線部を残して前記金属板と前記電気絶縁膜を除去する金属板除去ステップと、前記半導体チップの電極と前記半導体基板とを電気的に接続する前記突起状のビア配線部と、前記半導体チップの電極とを、外部に電気的に接続するための外部電極を配置する外部電極配置ステップと、を有することを特徴とする半導体装置の製造方法である。
【0007】
請求項1では、半導体チップ搭載ステップにおいて、金属板の一方の面側に該金属板をプレス加工または研削により複数形成された突起状のビア配線部の間にある金属板の各対象部分に電気絶縁膜を形成する。そして半導体チップ搭載ステップでは、半導体チップを電気絶縁膜を介して金属板の対象部分に対してフェイスダウン状態で搭載する。
半導体基板接合ステップでは、半導体チップと電気絶縁膜を電気絶縁樹脂層で覆って、電気絶縁樹脂層を平坦化し半導体基板と突起状のビア配線部の端部を電気的に接合する。
金属板除去ステップでは、金属板の突起状のビア配線部を残して金属板と電気絶縁膜を除去する。
【0008】
外部電極配置ステップでは、半導体チップの電極と半導体基板とを電気的に接続する突起状のビア配線部と、半導体チップの電極とを、外部に電気的に接続するための外部電極を配置する。
これにより、半導体チップは、突起状のビア配線部の間の対象部分に対して電気絶縁膜を介してフェイスダウン状態で搭載する。そして半導体チップと電気絶縁膜が電気絶縁樹脂層で覆った後に、電気絶縁樹脂層を平坦化し半導体基板と突起状のビア配線部の端部が電気的に接合される。
このような状態で、金属板除去ステップでは、金属板の突起状のビア配線部を残して、金属板の残りの部分と電気絶縁膜を除去する。これによって、突起状のビア配線部と半導体チップが、半導体基板に対して電気絶縁膜により埋没された状態になる。
外部電極配置ステップでは、突起状のビア配線部と半導体チップの電極が外部電極に対して電気的に接続される。
【0009】
このために、個片の半導体チップが金属板の各対象部分に搭載された場合に、突起状のビア配線部を有する金属板を使用しているので、金属板除去ステップにおいて金属板の残部と電気絶縁膜を除去すれば、半導体チップの電極と突起状のビア配線部の端部の位置を揃えることができる。したがって、半導体チップの電極とビア配線部の端部は、外部電極に対して再配線することにより簡単に相互配線が可能になる。
このようなビア配線部として金属板に形成された突起状のものを用いることにより、ビア配線部の破断の心配がなくなり、ビア配線部を用いた半導体チップと半導体基板との電気的な導通が確実にできる。
【0010】
請求項2の発明は、請求項1に記載の半導体装置の製造方法において、前記半導体チップ搭載ステップにおいて、前記半導体チップを前記金属板の前記対象部分に位置決めを行うための位置決め用のマーカが、前記対象部位に設けられており、前記半導体チップは前記位置決めマーカにより前記対象部分に位置決めされる。
【0011】
請求項2では、半導体チップ搭載ステップにおいて、半導体チップは金属板の対象部分に位置決めを行うが、この場合には位置決め用のマーカを用いる。この位置決め用のマーカは、対象部分に設けられている。これにより、半導体チップは各金属板の対象部分に対して確実に位置決めして搭載することができる。
【0012】
請求項3の発明は、請求項2に記載の半導体装置の製造方法において、前記位置決めマーカは、前記対象部分に形成された溝である。
請求項3では、位置決めマーカは、対象部分に形成された溝である。
【0013】
請求項4の発明は、請求項1に記載の半導体装置の製造方法において、前記外部電極配置ステップでは、前記半導体チップと前記突起状のビア配線部を覆うためのバッファ層が形成され、前記バッファ層内には、前記外部電極を前記突起状のビア配線部と前記半導体チップの電極に電気的に接続するための電極取り出し部が配置されている。
【0014】
請求項4では、外部電極配置ステップにおいて、バッファ層は、半導体チップと突起状のビア配線部を覆うためのものである。このバッファ層内には、電極取り出し部が配置されており、この電極取り出し部は、外部電極を突起状のビア配線部と半導体チップの電極に電気的に接続する。
【0015】
請求項5の発明は、請求項1に記載の半導体装置の製造方法において、前記外部電極配置ステップの後に、前記半導体チップと前記半導体基板の積層体は、前記半導体チップ毎に個片化される。
請求項5では、外部電極配置ステップの後に、半導体チップと半導体基板の積層体は、半導体チップ毎に個片化される。
【0016】
請求項6の発明は、請求項1に記載の半導体装置の製造方法において、前記半導体基板の電極パッドに設けられたバンプと前記突起状のビア配線部の端部とが電気的に接合されている。
【0017】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【0018】
図1乃至図9は、本発明の半導体装置の製造方法の手順を具体的に示している。
そこで、図10に示す半導体装置の製造方法の手順のフロー図を参照しながら、具体的に半導体装置の製造方法について説明する。
図1は、本発明の半導体装置の製造方法に使用する金属板の形状例を示している。
図1に示す金属板10は、E方向から平面で見てウェーハ形状、長方形状あるいは正方形状のような形状を有している。図1の金属板10は、たとえば円形状のウェーハ形状を有している。
【0019】
金属板10は、ウェーハと同じ寸法で、たとえば4インチ乃至12インチの直径を有しており、オリエンテーションフラットを有している。
金属板の材質としてはたとえばCuを採用することができる。
後の加工や貼り合わせ工程のために、金属板10の板厚は、たとえば300μm以上のものを使用する。金属板10は、プレス加工または研削することで、図1に示すような突起状のビア配線部20が複数もしくは多数形成される。この突起状のビア配線部20は、金属板10の一方の面21側に平行に突出して形成されている。金属板10の他方の面22は平坦面である。
【0020】
隣接する突起状のビア配線部20,20の間には、平坦面状の対象部分30が形成されている。この対象部分30には後で説明する図3に示す半導体チップ50が搭載される。
この対象部分30の範囲内には、位置決め用のマーカとしての位置決め用の溝33が形成されている。この位置決め用の溝33は、半導体チップ50を位置決めするための目印となる。
【0021】
突起状のビア配線部20は、高さHを有している。この高さHは、対象部分30から突起状のビア配線部20の端部35までの高さである。この突起状のビア配線部20の高さHは、搭載する図3の半導体チップ50の厚み以上にする必要がある。
半導体チップ50の厚みがたとえば50μmである場合には、突起状のビア配線部20の高さHはたとえば100μmに形成する必要がある。
【0022】
突起状のビア配線部20はたとえば断面で見て円形状であるが、この突起状のビア配線部20の直径は、プレス加工の場合にはアスペクト比1以上となりたとえば100μmである。
突起状のビア配線部20の直径は、研削加工する場合にはたとえば100μm以下であっても可能であるが、加工時間が長くなることから、突起状のビア配線部20の数や径を考慮して、突起状のビア配線部20の直径の数値を最適化する。
【0023】
半導体チップ搭載ステップST1
半導体チップ搭載ステップST1は、図2と図3および図10に示している。図2を参照する。図2において、金属板10の一方の面21側の対象部分30には、電気絶縁膜40が、コーティングまたはシートを貼り付けることにより形成される。
この場合に電気絶縁膜40としてシートを用いる場合には、その厚みはたとえば25μm以上とする。この電気絶縁膜40は、図5に示す平坦化処理後に、半導体チップ50の電極パッド51の電気絶縁保護層として使用する。
【0024】
次に、図3に示すように、半導体チップ50が、電気絶縁膜40を介して金属板10の対象部分30に対して搭載される。この場合に、半導体チップ50は、対象部分30に対して、電極パッド51が対面するように、いわゆるフェイスダウン状態で搭載される。半導体チップ50を搭載する場合には、位置決め用の溝33を使用して金属板10の対象部分30に対して正確に位置決めして搭載する。したがって、半導体チップ50の搭載時の位置決め精度は、このような位置決め用の溝33を基準として行うために、半導体チップ50と金属板10の相対的な位置ズレを最小に抑えることができる。
この場合に、位置決め用の溝33のみならず、半導体チップ50は突起状のビア配線部20を基準としても位置決めを行うようにすれば、さらに半導体チップ50の金属板10の対象部分30に対する位置決め精度を高めることができる。位置決め用の溝33はたとえば平面で見て円形状にすることができるが、この突起状のビア配線部20の直径は、配線幅の3σ以上とすることで、半導体チップ50に対して後の工程でいわゆる配線部分を再配線する場合の位置ズレを防止することができる。
【0025】
半導体基板接合ステップST2
次に、図4乃至図6および図10に示す半導体基板接合ステップST2について説明する。
図4に示す半導体基板接合ステップST2では、金属板10の一方の面21側に対して電気絶縁樹脂層60が形成される。この電気絶縁樹脂層60は、半導体チップ50を搭載した後に、たとえばスピンコートまたはフィルムラミネート方式で充填させる。
電気絶縁樹脂層60は、たとえば次のような絶縁樹脂(エポキシ系・ポリイミド系・シリコン系・ポリオレフィン系・フェノール系)材料を採用することができる。
電気絶縁樹脂層60の形成厚みGは、図5に示す平坦化処理のために突起状のビア配線部20の高さH以上にする必要がある。
【0026】
図5に移ると、電気絶縁樹脂層60の凹凸表面は、グラインドまたはポリッシュにより研削される。このように電気絶縁樹脂層60を研削するのは、突起状のビア配線部20の端部63を外部に露出させるためである。このように電気絶縁樹脂層60が研削された状態であっても、半導体チップ50は電気絶縁樹脂層60内に封入された状態であり、半導体チップ50は外部に対して絶縁された状態である。
このように電気絶縁樹脂層60が研削されることにより、平坦面70が形成されるが、この平坦面70は、突起状のビア配線部20の端部63の表面と同一面になっている。
【0027】
図6に移ると、突起状のビア配線部20の端部63の表面が露出した状態で、半導体基板80を用意して、半導体基板80の電極81が、突起状のビア配線部20の端部63に対して接合材83を介して電気的に接合される。
この場合には、半導体基板80の電極と突起状のビア配線部20の端部63は、接合材83を介して加熱しかつ加圧した状態で接合される。接合材83は、たとえば導電性ペーストまたはCuコアボール、樹脂コアボール、バンプを印刷にてパターニングして形成したものである。
このようにして、半導体基板80は、突起状のビア配線部20側に対して搭載される。半導体基板80と金属板10の間には、半導体チップ50と電気絶縁樹脂層60が挟まれた状態になっている。
【0028】
半導体基板80の電極81がたとえばアルミニウムである場合には、接合材83としてはたとえばNiAuを選択することができる。半導体基板80の電極81と突起状のビア配線部20の端部63を加熱し加圧接合する場合には、その加熱温度はたとえば80℃以上とし、加圧力は0.5gfF程度で行う。
半導体基板80は、たとえばウェーハ状の半導体基板である。金属板10と半導体基板80を接合材83を用いて貼り合わせる際には、金属板10のオリエンテーションフラットと半導体基板80のオリエンテーションフラットを基準として行う。
【0029】
金属板除去ステップST3
図7と図10に示す金属板除去ステップST3に移る。
金属板除去ステップST3では、金属板10の突起状のビア配線部20のみを残して、それ以外の金属板10の残部10Gは除去する。この場合に、金属板10の残部10Gの除去は、硫酸系の酸溶液で行い、図6に示す金属板10の残部10Gとそして電気絶縁膜40もエッチングで除去する。金属板の残部10Gの除去を行う場合には、図6から図7に示すように、積層体を上下反転させた状態にしている。
【0030】
図7に示すように、電気絶縁樹脂層60の平坦面70をさらに平坦化処理することで、突起状のビア配線部20の端部64を露出させるとともに、半導体チップ50の電極パッド51を露出させる。半導体チップ50の電極パッド51と、突起状のビア配線部20の端部64を電気的に接続するために、ドライエッチング(等方性または異方性のO2またはCF4)で電気絶縁樹脂層60に対していわゆるパッドの窓明け処理を行う。
【0031】
外部電極配置ステップST4
次に図8と図10に示す外部電極配置ステップST4に移る。
外部電極配置ステップST4では、図7に示す半導体チップ50の電極パッド51とビア配線部の端部64に対して、再配線処理を施す。
この再配線処理は、電極パッド51と端部64を電気的に接続するための処理であり、たとえばUBM(Under Bump Metal)メッキとCuのシートメッキを行うことで再配線を施す。
【0032】
図8に示す完成された半導体装置100と、図示しない別のたとえばエポキシ基板などとは、電気的に接合する際に熱膨張率の差によりアンマッチ(不整合)を防止するために、電気絶縁性樹脂層60の上にはバッファ層95が形成される。このバッファ層95は、上述した再配線部96と外部電極の取り出し部97を埋没させるように形成される。
外部電極の取り出し部97に対しては、外部電極98が形成される。この外部電極98は、ハンダのボールまたはバンプである。外部電極98は、外部電極の取り出し部97と再配線部96を通じて半導体チップ50の電極パッド51に電気的に接続されるとともに、突起状のビア配線部20を通じて半導体基板80の電極81にも電気的に接続されている。
【0033】
個片化ステップST5
次に、図9に示す個片化ステップST5に移る。
この個片化ステップST5は、必要に応じて外部電極配置ステップST4に続いて行う。図8に示す半導体装置100は、個片化ステップST5により図9に示す個片化された半導体装置200となる。半導体装置200は、図8に示す半導体装置100に対してダイシングを行うことにより個片化される。
以上のようにして、図1に示す金属板10を用いて、図8または図9に示すように複数の半導体チップ50を半導体基板80に対して積層することで、半導体装置100(200)が形成される。
【0034】
図11は、本発明の半導体装置の製造方法により製造される半導体装置の別の実施の形態を示している。
図11に示す半導体装置201は、図9に示す半導体装置100と概略的には同じである。しかし、図11に示す実施の形態では、バンプ付きのシート183が、図9に示す接合材83に代えて使用されている。このバンプ付きシート183は、半導体チップ50の電極パッド51と、半導体基板80の電極に電気的に接続している。
【0035】
図12は、本発明の半導体装置の製造方法により製造されるさらに別の実施の形態の半導体装置202を示している。半導体装置202は、図9に示すように個片化されてはおらず、1つの半導体基板80に対して複数の半導体チップ50が搭載された例である。
図13は、本発明の半導体装置の製造方法のさらに別の実施の形態を示している。図13に示す半導体装置203は、図12に示す半導体チップに代えて別の種類の電気部品260が搭載されている例である。
【0036】
本発明の半導体装置の製造方法では、後の露光プロセスで半導体チップが一括してパターニングできるようにするために、金属板10の対象部分30に対して精度良く半導体チップ50をそれぞれ搭載することができる。
しかも、半導体チップ50の電極パッド51と半導体基板側の電極81は、金属板10の突起状のビア配線部20を介して電気的に導通するようになっている。図1と図3に示す突起状のビア配線部20と位置決め用のマーカ33の少なくとも一方は、半導体チップ50の位置決め用の目印として用いることができる。したがって半導体チップは正確に対象部分30に対して確実に位置決めすることができる。
【0037】
本発明の半導体装置の製造方法では、半導体基板上に形成された電極に対して半導体チップ50の電極パッド51は、突起状のビア配線部20を用いて電気的に接続することができる。
半導体チップ50は、突起状のビア配線部20の間の対象部分30に対して電気絶縁膜を介してフェイスダウン状態で搭載する。そして半導体チップ50と電気絶縁膜が電気絶縁樹脂層で覆われた後に、半導体基板と突起状のビア配線部の端部が電気的に接合される。
このような状態で、金属板除去ステップでは、金属板の突起状のビア配線部を残して、金属板の残りの部分と電気絶縁膜を除去する。これによって、突起状のビア配線部と半導体チップが、半導体基板に対して電気絶縁膜により埋没された状態になる。
【0038】
外部電極配置ステップでは、突起状のビア配線部と半導体チップの電極が外部電極に対して電気的に接続される。
このために、個片の半導体チップが金属板の各対象部分に搭載された場合に、突起状のビア配線部を有する金属板を使用しているので、金属板除去ステップにおいて金属板と電気絶縁膜を除去すれば、半導体チップの電極と突起状のビア配線部の端部の位置を揃えることができる。したがって、半導体チップの電極とビア配線部の端部は、外部電極に対して再配線することにより簡単に相互配線が可能になる。
このようなビア配線部として金属板に形成された突起状のものを用いることにより、ビア配線部の破断の心配がなくなり、ビア配線部を用いた半導体チップと半導体基板との電気的な導通を確実に確保することができる。
【0039】
半導体チップ50を埋没させるための図4と図5に示すような電気絶縁樹脂層60は、好ましくは弾性を有する材質が望ましい。その電気絶縁樹脂層60の中にビア配線部20が配置されている。図3に示すように金属板10の対象部分30に対して半導体チップ50が位置決めして搭載される際には、半導体チップ50の電極パッド51が金属板10の対象部分30に対して対面するように、すなわちフェイスダウン状態で半導体チップ50が搭載される。
これに対して図8と図9に示すように積層されてでき上がった半導体装置100または個片化された半導体装置200では、半導体チップ50の電極パッド51は、半導体基板80の電極81とは反対方向に向いているいわゆるフェイスアップ状態で結果としては搭載されることになる。
【0040】
図1に示す突起状のビア配線部20は、金属板10の一方の面21において、あらかじめウェーハスクライブラインに沿って溝加工を行うことで形成加工される。
図8に示すように、再配線部96と外部電極の取り出し部97は、半導体基板80がウェーハの状態で一括して半導体チップ50に対応して形成されるので、再配線作業が効率良く行える。
図8と図9に示す半導体基板80は、たとえば受動素子と能動素子を有しているアナログ/デジタル回路を有する基板を採用することができる。半導体チップ50は、受動素子のみを有するアナログ回路を有するチップを採用することができる。
【0041】
本発明の実施の形態では、図5に示すように金属板10の対象部分30に対してそれぞれ半導体チップ50がフェイスダウン状態で搭載される。各個片チップと呼んでいる半導体チップ50が対象部分30に搭載されるのであるが、このように搭載した場合の各半導体チップ50の高さのばらつきが生じる。
しかし、突起状のビア配線部20を有する金属板を用いることで、図7に示すように電気絶縁樹脂層60を平坦化処理して平坦面70を形成することにより、半導体チップ50の電極パッド51とビア配線部20の端部64の面を揃うようにすることができる。このために、図8に示すように再配線部96を用いて、半導体チップ50の電極パッド51とビア配線部20の端部64を簡単にかつ確実に相互配線することができるのである。
【0042】
図1に示すような突起状のビア配線部20を有するような金属板10を使用することにより、図7に示すようなビア配線部20を形成する際に、電気絶縁樹脂層60は平坦化処理すれば良い。その際に、図8に示すようにビア配線部20の端部64と電極パッド51は、メッキにより再配線部96を形成することで確実に電気的に接続することができる。
【0043】
ビア配線部として金属板から形成される突起状のものを用いることにより、導電性ペーストを充填したりあるいはメッキを形成してビア配線部を形成するのに比べて、ビア配線部20の破断がなくなる。このために、各半導体チップ50の電極パッド51と半導体基板80の各電極81は、あらかじめ用意された突起状のビア配線部20を用いて確実に電気的に接続することができるのである。
なお、図3に示すように金属板10の対象部分30に対して半導体チップ50を搭載する場合には、通常用いられているフリップチップボンダーで行うことができる。
【0044】
【発明の効果】
以上説明したように、本発明によれば、ビア配線部として金属板から形成される突起状のものを用いることにより、ビア配線部の破断の心配がなくなり、確実に導電を行うことができ、しかも半導体チップが半導体基板側に確実に搭載して電気的に接続することができる。
【図面の簡単な説明】
【図1】 本発明の半導体基板の製造方法に用いられる金属板の好ましい形態を示す断面図。
【図2】 図1の金属板の対象部分に対して電気絶縁膜が形成されている状態を示す図。
【図3】 対象部分に対して電気絶縁膜を介して半導体チップがフェイスダウン状態で搭載された状態を示す図。
【図4】 電気絶縁膜および半導体チップが電気絶縁樹脂層により埋め込まれた状態を示す図。
【図5】 電気絶縁樹脂層の表面を平坦化した状態を示す図。
【図6】 平坦化した電気絶縁樹脂層に対して半導体基板を載せて接合材により接合した状態を示す図。
【図7】 図6の積層体を反転して、金属板のビア配線部のみを残して金属板の残部を除去して平坦化処理を行った状態を示す図。
【図8】 半導体チップの電極パッドとビア配線部に対して再配線後、外部電極を形成した状態を示す図。
【図9】 図8の半導体装置を個片化したものを示す図。
【図10】 本発明の半導体装置の製造方法を示すフロー図。
【図11】 本発明の半導体装置の製造方法により製造される半導体装置の別の実施の形態を示す図。
【図12】 本発明の半導体装置の製造方法により製造される半導体装置のさらに別の実施の形態を示す図。
【図13】 本発明の半導体装置の製造方法により製造される半導体装置のさらに別の実施の形態を示す図。
【符号の説明】
10・・・金属板、20・・・突起状のビア配線部、21・・・一方の面、30・・・対象部分、33・・・位置決め用の溝(位置決め用のマーカ)、40・・・電気絶縁膜、50・・・半導体チップ、51・・・半導体チップの電極パッド、60・・・電気絶縁樹脂層、80・・・半導体基板、81・・・半導体基板の電極、83・・・接合材、93・・・外部電極、95・・・バッファ層、100・・・半導体装置、200・・・個片化された半導体装置[0001]
The present invention relates to a method for manufacturing a semiconductor device configured by mounting a semiconductor chip on a semiconductor substrate.To the lawIt is related.
[0002]
[Prior art]
In order to systemize a semiconductor device, it has already been performed to stack a semiconductor chip on a semiconductor substrate and thereby increase the mounting density (see, for example, Patent Document 1).
[0003]
[Patent Document 1]
JP 2001-257310 A (first page, FIG. 1)
[0004]
[Problems to be solved by the invention]
However, an analog circuit semiconductor chip having peripheral passive elements and a digital semiconductor wafer lamination having both a digital circuit and an analog circuit have not been performed due to problems of signal interference and noise.
Conventionally, when a semiconductor chip is mounted on a semiconductor substrate by flip chip to improve the mounting density, the wiring on the lower surface of the semiconductor chip is dropped on the ground (GND) to prevent noise or externally attached in the vicinity of the semiconductor chip. I was taking a method.
However, in this case, it is difficult to reduce the substrate size when the system is realized. In order to prevent the occurrence of interference noise, in order to connect the semiconductor chip to the semiconductor substrate face-up, if the separated semiconductor chip is not mounted accurately, the connection between the upper and lower semiconductor chips and the semiconductor substrate is required. For this reason, it is necessary to perform alignment one by one, resulting in poor production efficiency.
[0005]
When semiconductor chips separated on the lower semiconductor wafer are mounted, the mounting accuracy is required within ± 5μm when performing exposure pattern by mask alignment at once, and the mounting device can be recognized. Special equipment is required.
Vias (Via) are used to electrically connect the upper semiconductor chip and the lower semiconductor wafer. If these vias are formed by plating, current is concentrated in the periphery when the high aspect ratio is used. As a result, it is difficult to form a uniform film, resulting in poor conductivity.
To improve this defect, the electroless plating is combined. However, since the stress stress is different between the electroless plating and the electrolytic plating, this also causes a conductive defect.
For this reason, filling with a conductive paste can be considered, but in a structure with a high resistivity and a large number of vias, a voltage drop due to resistance variation causes impedance mismatching.
Accordingly, the present invention solves the above-described problems, and can reliably conduct electricity even when a plurality of or a large number of vias are used, and the semiconductor chip can be securely mounted and electrically connected to the semiconductor substrate side. How to make the equipmentThe lawIt is intended to provide.
[0006]
[Means for Solving the Problems]
The invention of claim 1 is a method of manufacturing a semiconductor device configured by mounting a semiconductor chip on a semiconductor substrate, on one surface side of a metal plate.Pressing or grinding the metal plateAn electrical insulating film is formed on each target portion of the metal plate between a plurality of protruding via wiring portions formed, and the semiconductor chip is attached to the target portion of the metal plate via the electrical insulating film. A semiconductor chip mounting step for mounting in a face-down state, covering the semiconductor chip and the electrical insulating film with an electrical insulating resin layer,Then, planarize the electrical insulating resin layerA semiconductor substrate bonding step for electrically bonding a semiconductor substrate and an end of the protruding via wiring portion; and removing the metal plate and the electrical insulating film while leaving the protruding via wiring portion of the metal plate. External electrode for electrically connecting the metal plate removing step, the protruding via wiring portion for electrically connecting the electrode of the semiconductor chip and the semiconductor substrate, and the electrode of the semiconductor chip to the outside An external electrode disposing step of disposing a semiconductor device.
[0007]
In claim 1, in the semiconductor chip mounting step, on one surface side of the metal platePressing or grinding the metal plateAn electrical insulating film is formed on each target portion of the metal plate between the plurality of protruding via wiring portions. In the semiconductor chip mounting step, the semiconductor chip is mounted face down on the target portion of the metal plate via the electrical insulating film.
In the semiconductor substrate bonding step, the semiconductor chip and the electric insulating film are covered with an electric insulating resin layer,Flatten the electrical insulation resin layerThe semiconductor substrate and the end portion of the protruding via wiring portion are electrically joined.
In the metal plate removing step, the metal plate and the electric insulating film are removed leaving the protruding via wiring portion of the metal plate.
[0008]
In the external electrode arrangement step, a protruding via wiring portion for electrically connecting the electrode of the semiconductor chip and the semiconductor substrate and an external electrode for electrically connecting the electrode of the semiconductor chip to the outside are arranged.
As a result, the semiconductor chip is mounted face down on the target portion between the protruding via wiring portions via the electrical insulating film. And after the semiconductor chip and the electrical insulation film are covered with an electrical insulation resin layer,Flatten the electrical insulation resin layerThe semiconductor substrate and the end of the protruding via wiring portion are electrically joined.
In such a state, in the metal plate removal step, the remaining portions of the metal plate and the electrical insulating film are removed while leaving the protruding via wiring portions of the metal plate. As a result, the protruding via wiring portion and the semiconductor chip are buried in the semiconductor substrate with the electrical insulating film.
In the external electrode placement step, the protruding via wiring portion and the electrode of the semiconductor chip are electrically connected to the external electrode.
[0009]
For this reason, when a piece of semiconductor chip is mounted on each target portion of the metal plate, a metal plate having a protruding via wiring portion is used. If the electrical insulating film is removed, the positions of the electrodes of the semiconductor chip and the ends of the protruding via wiring portions can be made uniform. Therefore, the electrodes of the semiconductor chip and the end portions of the via wiring portions can be easily interconnected by rewiring with respect to the external electrodes.
By using a protrusion formed on a metal plate as such a via wiring portion, there is no risk of breakage of the via wiring portion, and electrical conduction between the semiconductor chip using the via wiring portion and the semiconductor substrate is eliminated. You can be sure.
[0010]
According to a second aspect of the present invention, in the method for manufacturing a semiconductor device according to the first aspect, in the semiconductor chip mounting step, a positioning marker for positioning the semiconductor chip on the target portion of the metal plate includes: The semiconductor chip is provided at the target portion, and the semiconductor chip is positioned at the target portion by the positioning marker.
[0011]
According to the second aspect, in the semiconductor chip mounting step, the semiconductor chip is positioned on the target portion of the metal plate. In this case, a positioning marker is used. This positioning marker is provided in the target portion. Thereby, the semiconductor chip can be reliably positioned and mounted with respect to the target portion of each metal plate.
[0012]
According to a third aspect of the present invention, in the method for manufacturing a semiconductor device according to the second aspect, the positioning marker is a groove formed in the target portion.
According to a third aspect of the present invention, the positioning marker is a groove formed in the target portion.
[0013]
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, in the external electrode arranging step, a buffer layer is formed to cover the semiconductor chip and the protruding via wiring portion. In the layer, an electrode lead-out portion for electrically connecting the external electrode to the protruding via wiring portion and the electrode of the semiconductor chip is disposed.
[0014]
According to a fourth aspect of the present invention, in the external electrode placement step, the buffer layer covers the semiconductor chip and the protruding via wiring portion. In this buffer layer, an electrode lead-out part is arranged, and this electrode lead-out part electrically connects the external electrode to the protruding via wiring part and the electrode of the semiconductor chip.
[0015]
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, after the external electrode placement step, the stacked body of the semiconductor chip and the semiconductor substrate is singulated for each semiconductor chip. .
According to a fifth aspect of the present invention, after the external electrode placement step, the stacked body of the semiconductor chip and the semiconductor substrate is separated into pieces for each semiconductor chip.
[0016]
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the bump provided on the electrode pad of the semiconductor substrate and the end of the protruding via wiring portion are electrically joined. Yes.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings.
Note that the embodiments described below are preferred specific examples of the present invention, and thus various technically preferable limitations are given. However, the scope of the present invention is particularly limited in the following description. Unless otherwise stated, the present invention is not limited to these forms.
[0018]
1 to 9 specifically show the procedure of the semiconductor device manufacturing method of the present invention.
Therefore, the semiconductor device manufacturing method will be specifically described with reference to the flowchart of the procedure of the semiconductor device manufacturing method shown in FIG.
FIG. 1 shows a semiconductor device according to the present invention.Manufacturing methodThe example of the shape of the metal plate used for is shown.
The metal plate 10 shown in FIG. 1 has a shape such as a wafer shape, a rectangular shape, or a square shape when viewed in plan from the E direction. The metal plate 10 in FIG. 1 has, for example, a circular wafer shape.
[0019]
The metal plate 10 has the same dimensions as the wafer, has a diameter of 4 inches to 12 inches, for example, and has an orientation flat.
For example, Cu can be used as the material of the metal plate.
For the later processing and bonding process, the metal plate 10 has a thickness of, for example, 300 μm or more. By pressing or grinding the metal plate 10, a plurality or a plurality of protruding via
[0020]
A flat
In the range of the
[0021]
The protruding via
When the thickness of the
[0022]
The protruding via
The diameter of the protruding via
[0023]
Semiconductor chip mounting step ST1
The semiconductor chip mounting step ST1 is shown in FIG. 2, FIG. 3, and FIG. Please refer to FIG. In FIG. 2, an electrical insulating film 40 is formed on the
In this case, when a sheet is used as the electrical insulating film 40, the thickness is, for example, 25 μm or more. This electric insulating film 40 is used as an electric insulating protective layer of the
[0024]
Next, as shown in FIG. 3, the
In this case, if not only the
[0025]
Semiconductor substrate bonding step ST2
Next, the semiconductor substrate bonding step ST2 shown in FIGS. 4 to 6 and FIG. 10 will be described.
In the semiconductor substrate bonding step ST2 shown in FIG. 4, the electrically insulating resin layer 60 is formed on the one surface 21 side of the metal plate 10. The electrically insulating resin layer 60 is filled by, for example, spin coating or film lamination after the
For example, the following insulating resin (epoxy-based, polyimide-based, silicon-based, polyolefin-based, phenol-based) material can be used for the electrical insulating resin layer 60.
The formation thickness G of the electrically insulating resin layer 60 needs to be equal to or greater than the height H of the protruding via
[0026]
Moving to FIG. 5, the uneven surface of the electrically insulating resin layer 60 is ground by grinding or polishing. The reason why the electrical insulating resin layer 60 is ground in this way is to expose the
By grinding the electrical insulating resin layer 60 in this way, a
[0027]
6, the semiconductor substrate 80 is prepared with the surface of the
In this case, the electrode of the semiconductor substrate 80 and the
In this way, the semiconductor substrate 80 is mounted on the protruding via
[0028]
When the
The semiconductor substrate 80 is, for example, a wafer-like semiconductor substrate. When the metal plate 10 and the semiconductor substrate 80 are bonded together using the
[0029]
Metal plate removal step ST3
The process moves to the metal plate removal step ST3 shown in FIGS.
In the metal plate removing step ST3, only the protruding via
[0030]
As shown in FIG. 7, the
[0031]
External electrode placement step ST4
Next, the process proceeds to the external electrode arrangement step ST4 shown in FIGS.
In the external electrode placement step ST4, a rewiring process is performed on the
This rewiring process is a process for electrically connecting the
[0032]
The completed semiconductor device 100 shown in FIG. 8 and another not-shown epoxy substrate, for example, are electrically insulative in order to prevent unmatching due to a difference in thermal expansion coefficient when electrically joined. A buffer layer 95 is formed on the resin layer 60. The buffer layer 95 is formed so as to bury the
An
[0033]
Individualization step ST5
Next, the process proceeds to the separation step ST5 shown in FIG.
This separation step ST5 is performed following the external electrode placement step ST4 as necessary. The semiconductor device 100 shown in FIG. 8 becomes the semiconductor device 200 singulated shown in FIG. 9 by the singulation step ST5. The semiconductor device 200 is separated into pieces by dicing the semiconductor device 100 shown in FIG.
As described above, a plurality of
[0034]
FIG. 11 shows a semiconductor device of the present invention.Device manufactured by the manufacturing method ofFig. 4 shows another embodiment of the present invention.
A semiconductor device 201 shown in FIG. 11 is roughly the same as the semiconductor device 100 shown in FIG. However, in the embodiment shown in FIG. 11, a
[0035]
FIG. 12 illustrates the present invention.Manufactured by a semiconductor device manufacturing methodFurther, a semiconductor device 202 according to another embodiment is shown. The semiconductor device 202 is an example in which a plurality of
FIG. 13 illustrates the present invention.Semiconductor device manufacturing methodYet another embodiment is shown. A semiconductor device 203 shown in FIG. 13 is an example in which another type of
[0036]
In the method for manufacturing a semiconductor device of the present invention, the semiconductor chips 50 can be accurately mounted on the
In addition, the
[0037]
Of the present inventionManufacturing method of semiconductor deviceThen, the
The
In such a state, in the metal plate removal step, the remaining portions of the metal plate and the electrical insulating film are removed while leaving the protruding via wiring portions of the metal plate. As a result, the protruding via wiring portion and the semiconductor chip are buried in the semiconductor substrate with the electrical insulating film.
[0038]
In the external electrode placement step, the protruding via wiring portion and the electrode of the semiconductor chip are electrically connected to the external electrode.
For this reason, when the individual semiconductor chip is mounted on each target portion of the metal plate, the metal plate having the protruding via wiring portion is used. Therefore, the metal plate is electrically insulated from the metal plate in the metal plate removing step. If the film is removed, the positions of the electrodes of the semiconductor chip and the ends of the protruding via wiring portions can be made uniform. Therefore, the electrodes of the semiconductor chip and the end portions of the via wiring portions can be easily interconnected by rewiring with respect to the external electrodes.
By using such a protruding part formed on a metal plate as the via wiring part, there is no risk of breakage of the via wiring part, and electrical conduction between the semiconductor chip and the semiconductor substrate using the via wiring part is eliminated. It can be surely secured.
[0039]
The electrically insulating resin layer 60 as shown in FIGS. 4 and 5 for burying the
On the other hand, as shown in FIGS. 8 and 9, in the semiconductor device 100 that is laminated or the semiconductor device 200 that is singulated, the
[0040]
The protruding via
As shown in FIG. 8, the
As the semiconductor substrate 80 shown in FIGS. 8 and 9, for example, a substrate having an analog / digital circuit having passive elements and active elements can be adopted. As the
[0041]
In the embodiment of the present invention, as shown in FIG. 5, the
However, by using a metal plate having the projecting via
[0042]
By using the metal plate 10 having the protruding via
[0043]
Metal plate as via wiringFormed fromProtrusionShapedBy using this, the via wiring
In addition, as shown in FIG. 3, when mounting the
[0044]
【The invention's effect】
As explained above, according to the present invention,By using a protrusion formed from a metal plate as the via wiring part, there is no risk of breakage of the via wiring part,Conduction can be performed reliably, and the semiconductor chip can be securely mounted on the semiconductor substrate side and electrically connected.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a preferred embodiment of a metal plate used in a method for producing a semiconductor substrate of the present invention.
2 is a view showing a state in which an electrical insulating film is formed on a target portion of the metal plate in FIG. 1;
FIG. 3 is a diagram showing a state in which a semiconductor chip is mounted face down on an object portion via an electrical insulating film.
FIG. 4 is a view showing a state in which an electrical insulating film and a semiconductor chip are embedded with an electrical insulating resin layer.
FIG. 5 is a view showing a state in which the surface of an electrically insulating resin layer is flattened.
FIG. 6 is a diagram showing a state in which a semiconductor substrate is placed on a planarized electrically insulating resin layer and bonded by a bonding material.
7 is a diagram showing a state in which the laminated body of FIG. 6 is inverted and a flattening process is performed by removing the remaining portion of the metal plate while leaving only the via wiring portion of the metal plate.
FIG. 8 is a view showing a state in which external electrodes are formed after rewiring with respect to electrode pads and via wiring portions of a semiconductor chip;
9 is a diagram showing a semiconductor device of FIG. 8 separated into pieces.
FIG. 10 is a flowchart showing a method for manufacturing a semiconductor device of the present invention.
FIG. 11 shows a semiconductor device according to the present invention.Of a semiconductor device manufactured by the manufacturing methodThe figure which shows another embodiment.
FIG. 12 shows a semiconductor device according to the present invention.Of a semiconductor device manufactured by the manufacturing methodThe figure which shows another embodiment.
FIG. 13 shows a semiconductor device according to the present invention.Of a semiconductor device manufactured by the manufacturing methodThe figure which shows another embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Metal plate, 20 ... Projection-like via wiring part, 21 ... One surface, 30 ... Target part, 33 ... Positioning groove (positioning marker), 40. ..Electric insulating film, 50... Semiconductor chip, 51... Electrode pad of semiconductor chip, 60... Electrical insulating resin layer, 80... Semiconductor substrate, 81. ..Joint material, 93... External electrode, 95... Buffer layer, 100... Semiconductor device, 200.
Claims (6)
金属板の一方の面側に該金属板をプレス加工または研削により複数形成された突起状のビア配線部の間にある前記金属板の各対象部分に電気絶縁膜を形成して、前記半導体チップを前記電気絶縁膜を介して前記金属板の前記対象部分に対してフェイスダウン状態で搭載する半導体チップ搭載ステップと、
前記半導体チップと前記電気絶縁膜を電気絶縁樹脂層で覆って、その後、前記電気絶縁樹脂層を平坦化し、半導体基板と前記突起状のビア配線部の端部を電気的に接合する半導体基板接合ステップと、
前記金属板の前記突起状のビア配線部を残して前記金属板と前記電気絶縁膜を除去する金属板除去ステップと、
前記半導体チップの電極と前記半導体基板とを電気的に接続する前記突起状のビア配線部と、前記半導体チップの電極とを、外部に電気的に接続するための外部電極を配置する外部電極配置ステップと、を有することを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device configured by mounting a semiconductor chip on a semiconductor substrate,
Forming an electrical insulating film on each target portion of the metal plate between a plurality of protruding via wiring portions formed by pressing or grinding the metal plate on one surface side of the metal plate ; A semiconductor chip mounting step for mounting the target portion of the metal plate in a face-down state via the electrical insulating film;
Semiconductor substrate bonding in which the semiconductor chip and the electric insulating film are covered with an electric insulating resin layer, and then the electric insulating resin layer is flattened to electrically bond the semiconductor substrate and the end of the protruding via wiring portion. Steps,
A metal plate removing step for removing the metal plate and the electrical insulating film, leaving the protruding via wiring portion of the metal plate;
External electrode arrangement for disposing an external electrode for electrically connecting the protruding via wiring portion for electrically connecting the electrode of the semiconductor chip and the semiconductor substrate and the electrode of the semiconductor chip to the outside And a step of manufacturing the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002357107A JP4016825B2 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002357107A JP4016825B2 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193224A JP2004193224A (en) | 2004-07-08 |
JP4016825B2 true JP4016825B2 (en) | 2007-12-05 |
Family
ID=32757246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002357107A Expired - Fee Related JP4016825B2 (en) | 2002-12-09 | 2002-12-09 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4016825B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5584011B2 (en) * | 2010-05-10 | 2014-09-03 | 新光電気工業株式会社 | Manufacturing method of semiconductor package |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
JPH09270490A (en) * | 1995-10-31 | 1997-10-14 | Nkk Corp | Connecting construction, connecting method, and semiconductor device and its manufacture |
JPH09307134A (en) * | 1996-05-13 | 1997-11-28 | Fujitsu Ltd | Light receiving element and its optical module and optical unit |
JP3772066B2 (en) * | 2000-03-09 | 2006-05-10 | 沖電気工業株式会社 | Semiconductor device |
JP2002170921A (en) * | 2000-12-01 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
-
2002
- 2002-12-09 JP JP2002357107A patent/JP4016825B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004193224A (en) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100621438B1 (en) | Stack chip package using photo sensitive polymer and manufacturing method thereof | |
US10867938B2 (en) | Package structure | |
KR100938970B1 (en) | Semiconductor device and manufacturing method thereof | |
CN109727951B (en) | Package structure and method for manufacturing the same | |
KR20220137853A (en) | Manufacturing method for semiconductor device | |
JP4413452B2 (en) | Semiconductor device and manufacturing method thereof | |
US7193301B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI248654B (en) | Semiconductor package and method for manufacturing the same | |
US20080318363A1 (en) | Stack circuit member and method | |
TWI435428B (en) | Panel based lead frame packaging method and device | |
US7749889B2 (en) | Manufacturing method of semiconductor device | |
US7723213B2 (en) | Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips | |
JP5942823B2 (en) | Electronic component device manufacturing method, electronic component device, and electronic device | |
KR101538541B1 (en) | Semiconductor Device | |
JP3625815B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009246006A (en) | Semiconductor device, its manufacturing method, and mounting structure of semiconductor device | |
KR100557516B1 (en) | Fabrication method for a semiconductor csp type package | |
TW201515187A (en) | Semiconductor device | |
TW201724389A (en) | Ultra-thin fan-out chip package and its fabricating method | |
US7964493B2 (en) | Method of manufacturing semiconductor device | |
JP6656836B2 (en) | Mounting structure and method of manufacturing the same | |
TW202220151A (en) | Electronic packaging and manufacturing method thereof | |
TWI825118B (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2000299432A (en) | Manufacture of semiconductor device | |
JP4016825B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |