JP4013941B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP4013941B2 JP4013941B2 JP2004324369A JP2004324369A JP4013941B2 JP 4013941 B2 JP4013941 B2 JP 4013941B2 JP 2004324369 A JP2004324369 A JP 2004324369A JP 2004324369 A JP2004324369 A JP 2004324369A JP 4013941 B2 JP4013941 B2 JP 4013941B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- liquid crystal
- slit
- pixel electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は1画素内に複数のドメインを設けた広視野角の液晶表示装置に関する。 The present invention relates to a wide viewing angle liquid crystal display device in which a plurality of domains are provided in one pixel.
一般に液晶表示装置には薄型軽量、低消費電力という特徴があり、携帯端末から大型テレビに至るまで幅広く利用されている。この液晶表示装置としてTN型の液晶表示装置がよく使われ、表示装置として高い性能、品質を維持している。 しかしTN型液晶表示装置等は視角依存性が大きい等の問題があった。そこでTN型よりも広視野角なVA(vertically aligned)型の液晶表示装置が提案されている。VA型の液晶表示装置の場合、一対のガラス基板間に誘電率異方性が負の液晶を封入し、一方のガラス基板に画素電極を、他方のガラス基板に共通電極を配置している。両ガラス基板上には垂直配向膜を積層し、両ガラス基板の外側に互いの透過軸方向が直交するように一対の偏光板を配置している。そして両電極間に電界が発生しないときは液晶分子が垂直配向膜に規制されて垂直配列し、一方の偏光板を通過した直線偏光の透過光がそのまま液晶層を通過して他方の偏光板によって遮られる。また両電極間に電界が発生するときはガラス基板間の液晶分子が電界に対して垂直方向に傾斜して水平配列するので、一方の偏光板を通過した直線偏光の透過光は液晶層を通過するときに複屈折され楕円偏光の通過光になり、他方の偏光板を通過する。 In general, liquid crystal display devices are characterized by thinness, light weight and low power consumption, and are widely used from portable terminals to large televisions. As this liquid crystal display device, a TN liquid crystal display device is often used, and high performance and quality are maintained as the display device. However, the TN liquid crystal display device has a problem such as a large viewing angle dependency. Therefore, a VA (vertically aligned) liquid crystal display device having a wider viewing angle than the TN type has been proposed. In the case of a VA liquid crystal display device, a liquid crystal having negative dielectric anisotropy is sealed between a pair of glass substrates, a pixel electrode is disposed on one glass substrate, and a common electrode is disposed on the other glass substrate. A vertical alignment film is laminated on both glass substrates, and a pair of polarizing plates are arranged outside the both glass substrates so that the transmission axis directions thereof are orthogonal to each other. When no electric field is generated between the two electrodes, the liquid crystal molecules are regulated by the vertical alignment film and vertically aligned, and the linearly polarized transmitted light that has passed through one polarizing plate passes through the liquid crystal layer as it is and is transmitted by the other polarizing plate. Blocked. When an electric field is generated between the electrodes, the liquid crystal molecules between the glass substrates are horizontally aligned with an inclination to the electric field, so that the linearly polarized light passing through one polarizing plate passes through the liquid crystal layer. When this occurs, the light is birefringent and becomes elliptically polarized light, and passes through the other polarizing plate.
このVA型液晶表示装置の視野角を更に改善するために、画素内に突起や溝を設けて1画素内に複数のドメインを形成するMVA(Multi-domain vertically aligned)方式が提案されている。これは例えば特許文献1に記載されている。 In order to further improve the viewing angle of this VA liquid crystal display device, an MVA (Multi-domain vertically aligned) method has been proposed in which a plurality of domains are formed in one pixel by providing protrusions and grooves in the pixel. This is described in Patent Document 1, for example.
この従来のMVA型液晶表示装置の画素構成を図11に示す。平行に対向配置する一対のガラス基板のうち、一方のガラス基板上には画素電極100、走査線101、信号線102、TFT103が形成され、他方のガラス基板にはカラーフィルタ、共通電極、突起105が形成される。なおカラーフィルタ、共通電極は図示しない。複数の走査線101と信号線102がガラス基板上にマトリクス状に配線され、その交差部分にTFT103を、走査線101と信号線102で囲まれる領域内に画素電極100をそれぞれ配置する。TFT103のゲート電極は走査線101に、ソース電極は信号線102に、ドレイン電極は画素電極100にそれぞれ接続される。104は画素電極100に形成されたスリットであり、ガラス基板の法線方向から見たときに複数の突起105がジグザグ状に形成され、スリット104はこの複数の突起105の間に位置し、隣り合う突起105と略平行に形成されている。液晶分子は突起105及びスリット104に対して90°方向に傾斜し、突起105やスリット104を境にして逆方向に傾斜する。一対のガラス基板の外側には直交ニコルの一対の偏光板が配置され、偏光板の透過軸と突起105の方向との成す角度が45°になるように設定し、偏光板の法線方向から見たときに傾斜した液晶分子と偏光板の透過軸との成す角度が45°になるようにしている。傾斜した液晶分子と偏光板の透過軸との角度が45°になるとき、最も効率よく偏光板から透過光を得ることができる。
しかしながら従来のMVA型の液晶表示装置では、実際の液晶分子の傾斜状態が理想的な状態になっていないために、最適な表示状態が得られなかった。図12は従来の画素構造における液晶分子の傾斜状態を模式的に示した図である。画素電極100内の点線は液晶分子の傾斜状態の境界を示し、点線と突起105又はスリット104で囲まれる領域内では液晶分子が略同一方向に傾斜している。各領域の矢印は液晶分子の傾斜方向を示し、矢印付近に付記されている角度はガラス基板の法線方向から見た際に傾斜した液晶分子と突起105、スリット104又は画素電極100のエッジ部とのなす角度を示す。なお矢印の向きは、突起105を有するガラス基板付近の液晶分子が傾斜した際にその液晶分子の両端のうちガラス基板から離れた方の端部が向く方向を示す。
However, in the conventional MVA type liquid crystal display device, the actual display state of the liquid crystal molecules is not ideal, so that the optimum display state cannot be obtained. FIG. 12 is a diagram schematically showing a tilt state of liquid crystal molecules in a conventional pixel structure. A dotted line in the
スリット104や突起105によって規制される液晶分子は、画素電極100の中央部分ではスリット104や突起105に対して90°ではなく約95°の方向に傾斜する。また画素電極100の周縁部ではスリット104や突起105に対して80°や100°などの90°から更に遠ざかる方に傾斜し、その傾斜状態も場所によってまちまちである。透過光を最も効率よく利用するためには、液晶分子が偏光板の透過軸に対して45°の方向に傾斜することが理想的であり、これは液晶分子が突起105やスリット104に対して90°の方向に傾斜する場合に相当する。図12中の領域Aは液晶分子が理想的な傾斜方向から約5°程度ずれて傾斜している部分であり、領域Bは理想的な傾斜方向から約10°程度ずれている部分、領域Cは理想的な傾斜方向から約45°程度ずれている部分である。画素電極100の中央部分は領域Aが多く、スリット105と突起105が直交する部分や画素電極100の周縁部分になると領域Bや領域Cの割合が多くなる。
The liquid crystal molecules regulated by the
このように従来のスリット104や突起105の形状では、画素電極100の大部分の液晶分子が理想的な傾斜方向からずれた方向に傾斜するため、効率よく透過光を利用することができなかった。また、画素電極100内に領域A、B、Cのように理想的な傾斜方向に対してずれる度合いが異なる領域が複数存在すると、各領域における透過率が異なるため表示ムラになってしまう。
As described above, in the
ここで液晶分子の傾斜方向がずれる原因について研究したところ、画素電極100の中央部分(突起105やスリット104に対して約95°程度傾斜している領域)では、隣接する画素電極100で生じる電界の影響を若干受けるため、理想的な傾斜方向から約5°程度ずれてしまうものと考えられる。また画素電極100の周縁部分では画素電極100のエッジ部に対して90°方向に液晶分子が傾斜するように影響するため、画素電極100のエッジ部とスリット104、突起105の配置によってその付近に位置する液晶分子の傾斜状態がまちまちになり、その上、理想的な傾斜状態から大きくずれてしまう。
Here, when the cause of the deviation of the tilt direction of the liquid crystal molecules is studied, in the central portion of the pixel electrode 100 (the region tilted by about 95 ° with respect to the
そこで本発明は、最適な表示状態を得ることができる液晶表示装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a liquid crystal display device that can obtain an optimal display state.
上記課題を解決するために本発明は、隣接する信号線と重ならない画素電極のエッジ部にはエッジ部から液晶分子へ与える電界の影響を緩和する緩和手段が設けられていることを特徴とする。この緩和手段として、画素電極のエッジ部に鋸歯状部分を形成する。さらに、第二基板上に画素電極のエッジ部に沿って配置された補助突起を設けたことを特徴とする。 In order to solve the above problems, the present invention is characterized in that a mitigation means for mitigating the influence of an electric field exerted on the liquid crystal molecules from the edge portion is provided at the edge portion of the pixel electrode that does not overlap with an adjacent signal line. . As a relaxation means, a sawtooth portion is formed at the edge portion of the pixel electrode. Further, an auxiliary protrusion disposed along the edge portion of the pixel electrode is provided on the second substrate.
これらの構成によって、隣接する画素からの電界の影響や画素電極のエッジ部における液晶分子への影響を低減することができ、画素内における実際の液晶分子の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減することができる。 With these configurations, the influence of the electric field from adjacent pixels and the influence on the liquid crystal molecules at the edge of the pixel electrode can be reduced. The actual liquid crystal molecules in the pixel and the ideal tilt state (transmission) The difference with respect to the axis (45 ° direction) becomes uniform, and display unevenness can be reduced.
本発明によれば、画素電極のエッジ部にはエッジ部から液晶分子へ与える電界の液晶を緩和する緩和手段を設け、この緩和手段として、画素電極のエッジ部に鋸歯状部分を形成するため、隣接する画素からの電界の影響や画素電極のエッジ部における液晶分子への影響を低減することができ、画素内における実際の液晶分子の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減することができる。
According to the present invention, the edge portion of the pixel electrode is provided with a relaxation means for relaxing the liquid crystal of the electric field applied from the edge portion to the liquid crystal molecules, and as the relaxation means , a serrated portion is formed at the edge portion of the pixel electrode. The influence of the electric field from the adjacent pixel and the influence on the liquid crystal molecules at the edge portion of the pixel electrode can be reduced, and the actual liquid crystal molecules in the pixel and the ideal inclination state (45 with respect to the transmission axis). The difference in the angle (°) is uniform, and display unevenness can be reduced.
以下、本発明の実施の形態である第1実施例を図に基づいて説明する。図1は第1実施例である画素部の平面図、図2は図1のA−A’線に沿った断面図である。 Hereinafter, a first example which is an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a plan view of a pixel portion according to the first embodiment, and FIG. 2 is a cross-sectional view taken along the line A-A 'of FIG.
1はガラス基板などの透明な第一基板であり、この第一基板1上には走査線2と信号線3がマトリクス状に配線されている。走査線2と信号線3で囲まれる領域が1画素に相当し、この領域内に画素電極4が配置され、走査線2と信号線3の交差部には画素電極4と接続するスイッチング素子であるTFT5が形成される。画素電極4の一部分は絶縁膜を介在させて隣接する走査線2と重なり、この部分が保持容量として作用する。画素電極4には後述するスリット6が複数形成されている。7は画素電極4を覆う配向膜であり、垂直配向処理が施されている。
Reference numeral 1 denotes a transparent first substrate such as a glass substrate, on which scanning
8はガラス基板などの透明な第二基板であり、第二基板8上には各画素を区切るようにブラックマトリックス9が形成され、各画素に対応してカラーフィルタ10が積層されている。カラーフィルタ10は各画素に対応して赤色(R)、緑色(G)、青色(B)のうち何れか一色のカラーフィルタ10が配置されている。カラーフィルタ10上には例えばITOなどの透明電極11が積層され、透明電極11上には所定パターンの突起12が形成され、透明電極11及び突起12を垂直配向処理が施された配向膜13で覆っている。
Reference numeral 8 denotes a transparent second substrate such as a glass substrate. A
両基板1、8間には誘電率異方性が負の液晶層14が介在する。そして画素電極4と透明電極11の間に電界が生じないときは液晶分子14が配向膜7、13に規制されて垂直配列し、画素電極4と透明電極11の間に電界が発生したときは液晶分子14が水平方向に傾斜する。このとき液晶分子14はスリット6や突起12に規制されて所定の方向に傾斜し、1画素内に複数のドメインを形成することができる。なお図2は画素電極4と透明電極11の間に電界が発生した状態を模式的に示している。
A
第1基板1の外側には第一偏光板15が、第2基板8の外側には第ニ偏光板16がそれぞれ配置され、第一偏光板15と第ニ偏光板16は互いの透過軸が直交するように設定されている。両偏光板15、16の向きはその透過軸と傾斜したときの液晶分子14の向きとの関係により設定されるが、偏光板15、16の透過軸と液晶分子14の傾斜方向との関係については後述するため、ここでは便宜上、第一偏光板15の透過軸が走査線2の延在方向と一致し、第ニ偏光板16の透過軸が信号線3の延在方向と一致するように設定する。
A first
そして画素電極4と透明電極11の間に電界が生じないときは液晶分子14が垂直配列するため、第一偏光板15を通過した直線偏光の透過光が液晶層14を直線偏光のまま通過して第ニ偏光板16で遮断され、黒表示になる。また画素電極4に所定の電圧が印加されて画素電極4と透明電極11の間に電界が発生したとき、液晶分子14が水平方向に傾斜するため、第一偏光板15を通過した直線偏光の透過光が液晶層14で楕円偏光になり第ニ偏光板16を通過して、白表示になる。
When no electric field is generated between the pixel electrode 4 and the
セルギャップ(両基板1、8上の配向膜7、13の間隔)を狭くすると黒表示のときの光漏れが少なくなり、コントラストが向上して視野角が広くなる。実験の結果、セルギャップを3.5μm以下にすると約56°以上の視野角を得ることができた。セルギャップを狭くすると白表示における透過率が低下するが、本発明は後述するスリット6や突起12の形状などを工夫して透過率を向上させたためセルギャップを狭くすることができ、特に各電極や配向膜の厚み、突起の高さ、その他の条件を考慮した場合にセルギャップを約3.0μm〜3.5μmに設定すると最適な液晶表示装置が得られる。
If the cell gap (interval between the
次に第1実施例のスリット6と突起12の形状について説明する。スリット6は画素電極4の一部分をフォトリソグラフィー法等によって取除いて形成され、突起12は例えばアクリル樹脂等からなるレジストをフォトリソグラフィー法によって所定パターンにして形成される。実験の結果、突起12を高くするほど透過率が向上することが判明し、突起の高さを1.5μm以上にすると高い透過率が得られる。特に、突起の高さを1.6μmにすると突起が1.3μmのものよりも透過率が約10%向上し(透過率(突起が1.6μm)/透過率(突起が1.3μm)≧1.10)、さらにセルギャップなどを考慮したとき突起の高さを約1.6μm〜約1.7μmにすると表示装置として最適な透過率を得ることができる。また突起12をネガ材料で形成するよりもポジ材料で形成した方が、透過率が向上する。これはポジ材料の方が突起12の表面が滑らかになり、より液晶分子14に対する傾斜方向への規制力が向上するためであり、実験によるとポジ材料の突起12の方がネガ材料の突起12よりも透過率が約10%以上向上した((透過率(ポジ突起)/透過率(ネガ突起)≧1.10)。
Next, the shapes of the
突起12は複数の画素にまたがってジグザグ状に形成され、その直線部分は第2基板8の法線方向から見たときに信号線3に対して45°の方向に延在している。1画素の略中央部分では一方の隣接する画素から伸びる突起12aが90°屈曲して再び隣接する画素まで延在し、他方の隣接する画素から伸びる突起12bは直角に屈曲した突起12aの直線部分と平行に配置され、画素の隅部付近に位置している。突起12と画素電極4の交差部分では突起12から分岐して画素電極4のエッジ部に沿って延在する補助突起17aが形成され、画素電極4のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
The
スリット6は複数の突起12の中間にそれぞれ位置するように形成され、この実施例では各画素電極4に3個のスリット6が形成されている。突起12aと突起12bの間にそれぞれスリット6aが形成され、突起12aと画素電極4のエッジ部との間にスリット6bが形成されている。スリット6aはその中心線(図1の一点鎖線)が隣接する突起12と平行であり、信号線3に対して45°方向になっている。このスリット6aの中心線がスリット6aの延在方向に相当する。そしてスリット6aの輪郭のうち突起12と対向する部分は、両端部分を起点としてスリット6aの中心線に対して約5°ずれており、中央部分に行くほどスリット6aの幅が広がっている。またスリット6bについても同様に、その延在方向は隣接する突起12aと平行であり、スリット6bの輪郭は信号線3に平行な端部を起点としてその延在方向に対して約5°ずれて伸びている。ここでもスリット6bが画素電極4の中央部分に進みに従ってその幅が広がるように形成されている。なおスリット6bに隣接する突起12aは延在方向が画素内で直角に屈曲しているので、スリット6bの延在方向も屈曲している。
The
17bはスリット6bに近接する画素電極4のエッジ部に沿って設けられた補助突起であり、補助突起17aと同様に画素電極4のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。特にスリット6bと画素電極4のエッジ部で囲まれる部分は狭く、スリット6bとエッジ部による影響を大きく受けやすいため、この領域による表示ムラを低減させることに補助突起17aは有効に作用する。
そして画素電極4と透明電極11の間に電界が発生して液晶分子14が水平方向に傾斜するとき、液晶分子14が隣接する画素からの電界の影響を受けてスリット6に対して例え95°方向に傾斜しても、スリット6の輪郭をその延在方向(透過軸に対して45°方向)に平行ではなく若干ずらしているため、結果的に液晶分子14は透過軸に対しては約45°方向に傾斜することになり、液晶層を通過する透過光を効率良く利用することができる。また、補助突起17a、17bによって画素電極4のエッジ部における液晶分子14への影響を低減することができ、画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減することができる。
When an electric field is generated between the pixel electrode 4 and the
なおこの実施例ではスリット6の輪郭部分をスリット6の延在方向(透過軸に対して45°方向)に対して約5°ずらしたが、この補正角度を約3°〜約15°に設定してもよい。特に図12による分析結果でも分かる通り液晶分子14の傾斜方向のずれは約5°〜約10°が多いため、この補正角度を約5°〜約10°に設定するとより効果が向上する。更に、例えば単一のスリット6に異なる補正角度を用いたり、単一の画素電極4内に存在する複数のスリット6にその配置場所に応じた補正角度を用いるなど、傾斜方向のずれの傾向に応じてスリット6の補正角度を選択することも可能である。またスリット6の部分は液晶分子14の傾斜方向を規制しないため、スリット6の補正角度を大きくしたり、スリット6の幅を広げてスリット部分を大きくすると、その部分が表示ムラの原因になってしまう。従ってスリット6の大きさは表示ムラが生じない大きさに設定することが望ましい。
In this embodiment, the contour portion of the
次に第2実施例を図3に基づいて説明する。この実施例は第1実施例と突起やスリットの形態が異なるが他の構成は同じであり、同一の構成については同じ符号を用いてその説明を省略する。図3は第2実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極18にスリット19を形成し、第2基板8上に突起21を形成する。
Next, a second embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the form of protrusions and slits, but the other structures are the same, and the same reference numerals are used for the same structures and the description thereof is omitted. FIG. 3 is a plan view schematically showing the positional relationship between the pixel electrodes and the protrusions of the second embodiment. The slits 19 are formed in the
第2実施例では、スリットの輪郭のうち突起と対向する部分がスリットの延在方向と平行になり、突起の輪郭のうちスリットと対向する部分が突起の延在方向に対して約5°ずれて形成されている。 In the second embodiment, the portion of the contour of the slit that faces the protrusion is parallel to the extending direction of the slit, and the portion of the contour of the protrusion that faces the slit is displaced by about 5 ° with respect to the extending direction of the protrusion. Is formed.
図3では1画素分しか図示していないが、第1実施例と同様に突起は複数の画素にまたがってジグザグ状に形成され、その略直線部分の延在方向は偏光板15、16の透過軸に対して45°方向になっている。1画素の略中央部分では一方の隣接する画素から伸びる突起20aが90°屈曲して再び隣接する画素まで延在し、他方の隣接する画素から伸びる突起20bは直角に屈曲した突起20aと平行に配置され、画素の隅部付近に位置している。突起20の輪郭は延在方向に対して約5°程度ずらして形成され、画素電極のエッジ部側から中央部分に進むに従ってその幅が狭くなっている。つまり突起20aの場合、画素電極のエッジ部から直角に屈曲した部分に対して突起20aの幅が徐々に狭くなり、画素電極18の中央部付近から直角に屈曲した部分に対しては逆に徐々に幅が広がっている。また突起20bは画素電極18の2つのエッジ部を横切っているが、一方のエッジ部から他方のエッジ部に対して突起20bの幅が徐々に狭くなり、画素電極18上の途中から逆に突起20bの幅が徐々に広くなっている。この突起20の形状は、従来の突起形状における液晶分子の傾斜状態を分析し、実際に液晶分子が偏光板15、16の透過軸に対して45°方向に傾斜するように設計する。
Although only one pixel is shown in FIG. 3, the protrusions are formed in a zigzag shape across a plurality of pixels as in the first embodiment, and the extending direction of the substantially linear portion is the transmission of the
突起20と画素電極18の交差部分では突起20から分岐して画素電極18のエッジ部に沿って延在する補助突起21aが形成され、スリット19bに近接する画素電極18のエッジ部に沿って補助突起21bが形成される。この補助突起21a、21bによって画素電極18のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
突起20aと突起20bの間にそれぞれスリット19aが形成され、突起20aと画素電極18のエッジ部との間にスリット19bが形成されている。スリット20aは隣接する突起20の延在方向と同一方向に存在し、偏光板15、16の透過軸に対して45°方向になっている。このスリット19aの輪郭のうち突起20と対向する部分は延在方向と同一方向になり、略平行四辺形の形状になっている。スリット19bについても同様に、その延在方向は隣接する突起20aと平行であり、スリット19bの輪郭も突起と対向する部分は延在方向と平行になっている。
A slit 19 a is formed between the
そして画素電極4と透明電極11の間に電界が発生して液晶分子14が水平方向に傾斜するとき、液晶分子14が隣接する画素からの電界の影響を受けて突起20に対して例え95°方向に傾斜しても、突起20の輪郭をその延在方向(透過軸に対して45°方向)に平行ではなく若干ずらしているため、結果的に液晶分子14は透過軸に対しては約45°方向に傾斜することになり、液晶層を通過する透過光を効率良く利用することができる。また、補助突起21a、21bによって画素電極18のエッジ部における液晶分子14への影響を低減させることができ、画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減させることができる。
When an electric field is generated between the pixel electrode 4 and the
なおこの実施例では突起20の輪郭部分を突起20の延在方向(透過軸に対して45°方向)に対して約5°ずらしたが、この補正角度を約3°〜約15°に設定してもよい。特に図12による分析結果でも分かる通り液晶分子14の傾斜方向のずれは約5°〜約10°が多いため、この補正角度を約5°〜約10°に設定するとより効果が向上する。更に、例えば単一の突起20に異なる補正角度を用いたり、単一の画素電極18内に存在する複数の突起20にその配置場所に応じた補正角度を用いるなど、傾斜方向のずれの傾向に応じて突起20の補正角度を選択することも可能である。また突起20の部分でも液晶分子14の傾斜方向を規制するため、スリットの場合と比較して突起の場合はその幅を大きくしても表示ムラへの影響が少ない。実験によれば、スリットや突起の幅を略同一条件にした場合、第1実施例のようにスリットの輪郭を傾斜させるよりも第2実施例のように突起の輪郭を傾斜させた方が、透過率が約12%程度向上した((透過率(第2実施例)/透過率(第1実施例)≒1.12)。
In this embodiment, the contour portion of the
次に第3実施例を図4に基づいて説明する。この実施例は第1実施例とスリットと第2実施例の突起を採用したものであり、その他の構成は第1実施例と同じである。従って第1実施例と同一の構成については同じ符号を用いてその説明を省略する。図4は第3実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極22にスリット23を形成し、第2基板8上に突起24を形成する。
Next, a third embodiment will be described with reference to FIG. This embodiment employs the slits of the first embodiment, the protrusions of the second embodiment, and other configurations are the same as those of the first embodiment. Therefore, the same components as those in the first embodiment are denoted by the same reference numerals and the description thereof is omitted. FIG. 4 is a plan view schematically showing the positional relationship between the pixel electrodes and the protrusions of the third embodiment. The slits 23 are formed in the
第3実施例の突起24は第2実施例の突起21と同じ形態をしており、複数の画素にまたがってジグザグ状に形成され、その略直線部分の延在方向は偏光板15、16の透過軸に対して45°方向になっている。突起24aは画素電極の中央部で直角に屈曲し、突起24bは突起24aと平行に配置されて画素電極22の隅部に位置している。突起24の輪郭のうちスリット23と対向する部分が突起24の延在方向に対して約5°ずれて形成され、各突起24は画素電極22のエッジ部から中央部に対して徐々に幅が狭くなっている。
The
25aは突起24から分岐して画素電極22のエッジ部に沿って延在する補助突起であり、25bはスリット23bに近接する画素電極18のエッジ部に沿って形成された補助突起である。この補助突起25a、25bによって画素電極22のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
25a is an auxiliary protrusion branched from the
第3実施例のスリット23は第1実施例のスリット6と同じ形態をしており、複数の突起24の中間にそれぞれ位置するように形成され、突起24aと突起24bの間にそれぞれスリット23aを、突起24aと画素電極22のエッジ部との間にスリット23bが設けられている。各スリット23はその延在方向が隣接する突起24の延在方向と平行に形成され、スリット23の輪郭のうち突起24に対向する部分がその延在方向に対して約5°ずれて形成されている。
The slit 23 of the third embodiment has the same form as the
そして液晶分子14が水平方向に傾斜するとき、液晶分子14が隣接する画素からの電界の影響を受けて突起24やスリット23に対して例えば95°方向に傾斜しても、結果的に液晶分子14は透過軸に対しては約45°方向に傾斜することになり、液晶層を通過する透過光を効率良く利用することができる。また、補助突起25a、25bによって画素電極22のエッジ部における液晶分子14への影響を低減させることができ、画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減させることができる。
When the
なおスリット23や突起24の輪郭部分の補正角度を約3°〜約15°に設定してもよく、特に補正角度を約5°〜約10°に設定するとより効果が向上する。またスリット23や突起24の幅を調整することで表示ムラを減らすことができる。実験によれば、スリットや突起の幅を略同一条件にした場合、第3実施例は第1実施例と比較して透過率が約9%程度向上した((透過率(第3実施例)/透過率(第1実施例)≒1.09)。
Note that the correction angle of the contour portion of the slit 23 and the
次に第4実施例を図5に基づいて説明する。この実施例は第1実施例とスリットを含めた画素電極の形態が異なるが他の構成は同じであり、同一の構成については同じ符号を用いてその説明を省略する。図5は第4実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極26にスリット27を形成し、第2基板8上に突起28を形成する。
Next, a fourth embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the form of the pixel electrode including the slit, but the other configurations are the same, and the same components are denoted by the same reference numerals and the description thereof is omitted. FIG. 5 is a plan view schematically showing the positional relationship between the pixel electrodes and the protrusions of the fourth embodiment. The slits 27 are formed in the
突起28は複数の画素にまたがってジグザグ状に形成され、その直線部分は第2基板8の法線方向から見たときに偏光板15、16の透過軸に対して45°の方向に延在している。1画素の略中央部分では一方の隣接する画素から伸びる突起28aが90°屈曲して再び隣接する画素まで延在し、他方の隣接する画素から伸びる突起28bは直角に屈曲した突起28aの直線部分と平行に配置され、画素の隅部付近に位置している。
The
突起28と画素電極26の交差部分では突起28から分岐して画素電極26のエッジ部に沿って延在する補助突起29aが形成され、スリット27bに近接する画素電極26のエッジ部に沿って補助突起29bが形成される。この補助突起29a、29bによって画素電極26のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
突起28aと突起28bの間にそれぞれスリット27aが形成され、突起28aと画素電極26のエッジ部との間にスリット27bが形成されている。スリット27aは隣接する突起28の延在方向と同一方向に存在し、偏光板15、16の透過軸に対して45°方向になっている。このスリットの輪郭のうち突起28と対向する部分は延在方向と同一方向になり、略平行四辺形の形状になっている。スリット27bについても同様に、その延在方向は隣接する突起28aと平行であり、スリット27bの輪郭も突起28と対向する部分は延在方向と平行になっている。
A slit 27 a is formed between the
この実施例では画素電極26の周縁部を鋸歯状に形成し、画素電極26のエッジ部による液晶分子14への影響をそのエッジ部が互いに相殺し合って緩和している。更に隣接する画素からの電界の影響をこの周縁部で減少させることができ、画素電極26内の液晶分子14への影響を低減している。鋸歯状の部分は隣接する画素や画素電極26のエッジ部からの電界の影響が大きな部分に設けることが有効であり、突起28とスリット27の間に位置するエッジ部や画素電極26の長手方向のエッジ部に設けると良い。
In this embodiment, the peripheral edge portion of the
そして液晶分子14が水平方向に傾斜するとき、隣接する画素からの電界や画素電極26のエッジ部による液晶分子14への影響を画素電極26の鋸歯状の周縁部で低減し、画素電極26内の液晶分子14は透過軸に対しては約45°方向に傾斜し、液晶層を通過する透過光を効率良く利用することができる。また補助突起29a、29bによって画素電極26のエッジ部における液晶分子14への影響を更に低減させることができ、画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減させることができる。
When the
なお画素電極の周縁部による影響を互いに相殺できる形態であれば周縁部の形状は鋸歯状に限定するものではなく、例えば周縁部が小さな円弧を繰返した波状にしてもよい。実験によれば、スリットや突起の幅を略同一条件にした場合、第4実施例は第1実施例と比較して透過率が約8%程度向上した((透過率(第4実施例)/透過率(第1実施例)≒1.08)。 Note that the shape of the peripheral portion is not limited to a sawtooth shape as long as the influence of the peripheral portion of the pixel electrode can be canceled out, and for example, the peripheral portion may have a wave shape in which small arcs are repeated. According to the experiment, when the widths of the slits and the protrusions are substantially the same, the transmittance of the fourth embodiment is improved by about 8% compared to the first embodiment ((transmittance (fourth embodiment)). / Transmissivity (first embodiment) ≈1.08).
次に第5実施例を図6に基づいて説明する。この実施例は第1実施例とスリットを含めた画素電極の形態が異なるが他の構成は同じであり、同一の構成については同じ符号を用いてその説明を省略する。図6は第5実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極30にスリット31を形成し、第2基板8上に突起32を形成する。
Next, a fifth embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the form of the pixel electrode including the slit, but the other configurations are the same, and the same components are denoted by the same reference numerals and the description thereof is omitted. FIG. 6 is a plan view schematically showing the positional relationship between the pixel electrodes and the protrusions of the fifth embodiment. The slits 31 are formed in the
突起32は複数の画素にまたがってジグザグ状に形成され、その直線部分は第2基板8の法線方向から見たときに偏光板15、16の透過軸に対して45°の方向に延在している。1画素の略中央部分では一方の隣接する画素から伸びる突起32aが90°屈曲して再び隣接する画素まで延在し、他方の隣接する画素から伸びる突起32bは直角に屈曲した突起32aの直線部分と平行に配置され、画素の隅部付近に位置している。
The
突起32と画素電極30の交差部分では突起32から分岐して画素電極30のエッジ部に沿って延在する補助突起33aが形成され、スリット31bに近接する画素電極30のエッジ部に沿って補助突起33bが形成される。この補助突起33a、33bによって画素電極30のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
突起32aと突起32bの間にそれぞれスリット31aが形成され、突起32aと画素電極30のエッジ部との間にスリット31bが形成されている。スリット31aは隣接する突起32の延在方向と同一方向に存在し、偏光板15、16の透過軸に対して45°方向になっている。このスリットの輪郭のうち突起32と対向する部分は延在方向と同一方向になり、略平行四辺形の形状になっている。スリット31bについても同様に、その延在方向は隣接する突起32aと平行であり、スリット31bの輪郭も突起32と対向する部分は延在方向と平行になっている。
A slit 31 a is formed between the
この実施例では画素電極30の周辺部にピンホール34を形成し、画素電極30のエッジ部による液晶分子14への影響を低減させている。ピンホール34は略正方形をしており、画素電極30の周辺部に沿ってスリット31と突起32の間に2個づつ形成される。このピンホール34は画素電極30にスリット31を形成する際に同時形成され、スリット31と同様にフォトリソグラフィー法等によって画素電極30の一部分を除去して形成される。ピンホール34部分では電界の方向が乱れ、画素電極30のエッジ部などによる影響を相殺し合って緩和している。
In this embodiment, a
そして液晶分子14が水平方向に傾斜するとき、隣接する画素からの電界や画素電極30のエッジ部による液晶分子14への影響を画素電極30のピンホール34で低減し、画素電極30内の液晶分子14は透過軸に対しては約45°方向に傾斜し、液晶層を通過する透過光を効率良く利用することができる。また補助突起33a、33bによって画素電極30のエッジ部における液晶分子14への影響を更に低減させることができ、画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減させることができる。
When the
なお画素電極の周縁部による影響を互いに相殺できる形態であればピンホール34の形状を略正方形に限定するものではなく、形状及び個数については適宜変更できる。実験によれば、スリットや突起の幅を略同一条件にした場合、第5実施例は第1実施例と比較して透過率が約7%程度向上した((透過率(第5実施例)/透過率(第1実施例)≒1.07)。
Note that the shape of the
次に第6実施例を図7に基づいて説明する。この実施例は第1実施例とスリットや突起の形態が異なるが他の構成は同じであり、同一の構成については同じ符号を用いてその説明を省略する。図7は第6実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極35にスリット36を形成し、第2基板8上に突起37を形成する。
Next, a sixth embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the form of slits and protrusions, but the other configurations are the same, and the same reference numerals are used for the same configurations and the description thereof is omitted. FIG. 7 is a plan view schematically showing the positional relationship between the pixel electrodes and the protrusions of the sixth embodiment. The slits 36 are formed in the
突起37は複数の画素にまたがってジグザグ状に形成され、その直線部分は第2基板8の法線方向から見たときに偏光板15、16の透過軸に対して45°の方向に延在している。1画素の略中央部分では一方の隣接する画素から伸びる突起37aが90°屈曲して再び隣接する画素まで延在し、他方の隣接する画素から伸びる突起37bは直角に屈曲した突起37aの直線部分と平行に配置され、画素の隅部付近に位置している。39は突起37よりも幅が狭く、隣接する突起37と延在方向が一致した第2突起であり、画素電極35のエッジ部付近に配置されている。
The
突起37と画素電極35の交差部分では突起37から分岐して画素電極35のエッジ部に沿って延在する補助突起38aが形成され、スリット36bに近接する画素電極35のエッジ部に沿って補助突起38bが形成される。この補助突起38a、38bによって画素電極35のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
An
突起37aと突起37bの間にそれぞれスリット36aが形成され、突起37aと画素電極35のエッジ部との間にスリット36bが形成されている。スリット36aは隣接する突起37の延在方向と同一方向に存在し、偏光板15、16の透過軸に対して45°方向になっている。このスリットの輪郭のうち突起37と対向する部分は延在方向と同一方向になり、略平行四辺形の形状になっている。スリット36bについても同様に、その延在方向は隣接する突起37aと平行であり、スリット36bの輪郭も突起37と対向する部分は延在方向と平行になっている。40はスリット36よりも幅が狭く、画素電極35のエッジ部から中央部にかけて形成された第2スリットであり、隣接する第2突起39と平行に配置されている。第2突起39と第2スリット40は1対に設けられ、突起37とスリット36の間と突起37と画素電極35の隅部との間に形成され、突起37と第2突起39の間に第2スリット40が位置するように設けられている。第2突起39と第2スリット40は画素電極35のエッジ部付近に配置され、画素電極35のエッジ部による液晶分子14の傾斜方向に対する影響を低減している。従って第2突起39と第2スリット40は画素電極35の中央部分までは延在しない。
A slit 36 a is formed between the
そして液晶分子14が水平方向に傾斜するとき、隣接する画素からの電界や画素電極35のエッジ部による液晶分子14への影響を第2突起39や第2スリット40で低減し、画素電極35内の液晶分子14は透過軸に対しては約45°方向に傾斜し、液晶層を通過する透過光を効率良く利用することができる。また補助突起38a、38bによって画素電極35のエッジ部における液晶分子14への影響を更に低減させることができ、画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減させることができる。
When the
なお第2突起や第2スリットの大きさや形状、形成箇所は画素電極の周縁部による影響を互いに相殺できる形態であれば適宜変更することができ、例えば第2突起と第2スリットをそれぞれ異なる大きさにしてもよい。実験によれば、スリットや突起の幅を略同一条件にした場合、第6実施例は第1実施例と比較して透過率が約7%程度向上した((透過率(第6実施例)/透過率(第1実施例)≒1.07)。 Note that the size, shape, and location of the second protrusion and the second slit can be appropriately changed as long as the influence of the peripheral edge of the pixel electrode can be canceled out. For example, the second protrusion and the second slit have different sizes. You may do it. According to the experiment, when the widths of the slits and the protrusions are substantially the same, the transmittance of the sixth embodiment is improved by about 7% compared to the first embodiment ((transmittance (sixth embodiment)). / Transmissivity (first embodiment) ≈1.07).
次に第7実施例を図8に基づいて説明する。この実施例は第1実施例とスリットや突起の形態が異なるが他の構成は同じであり、同一の構成については同じ符号を用いてその説明を省略する。図8は第7実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極41にスリット42を形成し、第2基板8上に突起43を形成する。
Next, a seventh embodiment will be described with reference to FIG. This embodiment is different from the first embodiment in the form of slits and protrusions, but the other configurations are the same, and the same reference numerals are used for the same configurations and the description thereof is omitted. FIG. 8 is a plan view schematically showing the positional relationship between the pixel electrodes and the protrusions of the seventh embodiment. The slits 42 are formed in the
突起43は複数の画素にまたがってジグザグ状に形成され、その直線部分は第2基板8の法線方向から見たときに偏光板15、16の透過軸に対して45°の方向に延在している。1画素の略中央部分では一方の隣接する画素から伸びる突起43aが90°屈曲して再び隣接する画素まで延在し、他方の隣接する画素から伸びる突起43bは直角に屈曲した突起43aの直線部分と平行に配置され、画素の隅部付近に位置している。44は突起43よりも幅が狭く、隣接する突起43と延在方向が一致した第2突起であり、画素電極41のエッジ部付近に配置されている。
The
突起43aと突起43bの間にそれぞれスリット42aが形成され、突起43aと画素電極41のエッジ部との間にスリット42bが形成されている。スリット42aは隣接する突起43の延在方向と同一方向に存在し、偏光板15、16の透過軸に対して45°方向になっている。このスリットの輪郭のうち突起43と対向する部分は延在方向と同一方向になり、略平行四辺形の形状になっている。スリット42bについても同様に、その延在方向は隣接する突起43aと平行であり、スリット42bの輪郭も突起43と対向する部分は延在方向と平行になっている。
A slit 42 a is formed between the
45はスリット42よりも幅が狭く、画素電極41のエッジ部から中央部にかけて形成された第2スリットであり、隣接する第2突起44に平行に配置されている。第2突起44と第2スリット45は1対に設けられ、突起44とスリット45の間と突起43と画素電極41の隅部との間に形成され、突起43と第2突起44の間に第2スリット45が位置するように設けられている。隣接する第2突起44と第2スリット45のうちどちから一方が画素電極41の中央部側に延在し、画素電極41の周縁部に沿ってその第2突起44と第2スリット45の順番が入れ替わっている。また第2突起44と第2スリット45の端部の形状は画素電極41のエッジ部に対して平行ではなく、それぞれの延在方向に対して垂直になっている。第2突起44と第2スリット45は画素電極41のエッジ部付近に配置され、画素電極41のエッジ部による液晶分子14の傾斜方向に対する影響を低減している。従って第2突起44と第2スリット45は画素電極41の中央部分までは延在しない。
そして液晶分子14が水平方向に傾斜するとき、隣接する画素からの電界や画素電極41のエッジ部による液晶分子14への影響を第2突起44や第2スリット45で低減し、画素電極41内の液晶分子14は透過軸に対しては約45°方向に傾斜し、液晶層を通過する透過光を効率良く利用することができる。
When the
なお第2突起や第2スリットの大きさや形状、形成箇所は画素電極の周縁部による影響を互いに相殺できる形態であれば適宜変更することができ、例えば第2突起と第2スリットを同じ大きさにしたり、第2突起と第2スリットの端部形状を画素電極のエッジ部と平行にしてもよい。 The size, shape, and location of the second protrusion and the second slit can be appropriately changed as long as the influence of the peripheral edge of the pixel electrode can be canceled out. For example, the second protrusion and the second slit have the same size. Alternatively, the end shape of the second protrusion and the second slit may be parallel to the edge portion of the pixel electrode.
次に第8実施例を図9に基づいて説明する。この実施例は第3実施例のスリット及び突起の形態と第6実施例の第2突起及び第2スリットを採用したものであり、他の構成は第1実施例と同じであり、同一の構成については同じ符号を用いてその説明を省略する。図9は第8実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極46にスリット47、第2スリット51を形成し、第2基板8上に突起48、第2突起50を形成する。
Next, an eighth embodiment will be described with reference to FIG. This embodiment employs the form of the slits and protrusions of the third embodiment and the second protrusion and second slits of the sixth embodiment, and other configurations are the same as those of the first embodiment, and the same configuration The same reference numerals are used for and description thereof is omitted. FIG. 9 is a plan view schematically showing the positional relationship between the pixel electrode and the protrusions of the eighth embodiment. A slit 47 and a
突起48は複数の画素にまたがってジグザグ状に形成され、その略直線部分の延在方向は偏光板15、16の透過軸に対して45°方向になっている。突起48aは画素電極46の中央部で直角に屈曲し、突起48bは突起48aと平行に配置されて画素電極46の隅部に位置している。突起48の輪郭のうちスリット47と対向する部分が突起48の延在方向に対して約5°ずれて形成され、各突起48は画素電極46のエッジ部から中央部に対して徐々に幅が狭くなっている。
The
49aは突起48から分岐して画素電極46のエッジ部に沿って延在する補助突起であり、49bはスリット47bに近接する画素電極46のエッジ部に沿って形成された補助突起である。この補助突起49a、49bによって画素電極46のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
49a is an auxiliary protrusion branched from the
スリット47は複数の突起48の中間にそれぞれ位置するように形成され、突起48aと突起48bの間にそれぞれスリット47aを、突起48aと画素電極46のエッジ部との間にスリット47bが設けられている。各スリット47はその延在方向が隣接する突起48の延在方向と平行に形成され、スリット47の輪郭のうち突起48に対向する部分がその延在方向に対して約5°ずれて形成されている。
The slit 47 is formed so as to be positioned between the plurality of
50は突起48よりも幅が狭く、隣接する突起48と延在方向が一致した第2突起であり、51はスリット47よりも幅が狭く、隣接する第2突起50と平行に配置された第2スリットである。第2突起50と第2スリット51は1対に設けられ、画素電極46のエッジ部付近であって突起48とスリット47の間や突起48と画素電極46の隅部との間に形成される。
そして液晶分子14が水平方向に傾斜するとき、隣接する画素からの電界や画素電極46のエッジ部による液晶分子14への影響を第2突起50や第2スリット51で低減できる。また、例えそれらによる電界の影響を液晶分子14が受けて突起48やスリット47に対して90°以外の方向に傾斜しても、結果的に液晶分子14は透過軸に対しては約45°方向に傾斜することになり、液晶層を通過する透過光を効率良く利用することができる。さらに補助突起49a、49bによって画素電極46のエッジ部における液晶分子14への影響を低減させることができ、画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減させることができる。
When the
なおスリット47や突起48の輪郭部分の補正角度を約3°〜約15°に設定してもよく、特に補正角度を約5°〜約10°に設定するとより効果が向上する。またスリット47や突起48の幅を調整することで表示ムラを減らすことができる。
It should be noted that the correction angle of the contour portion of the slit 47 and the
次に第9実施例を図10に基づいて説明する。この実施例は第1実施例とスリット及び突起の形態が異なるが他の構成は同じであり、同一の構成については同じ符号を用いてその説明を省略する。図10は第9実施例の画素電極と突起の位置関係を模式的に示す平面図であり、画素電極52にスリット53を形成し、第2基板8上に突起54を形成する。
Next, a ninth embodiment will be described with reference to FIG. This embodiment differs from the first embodiment in the form of slits and protrusions, but the other configurations are the same, and the same components are denoted by the same reference numerals and the description thereof is omitted. FIG. 10 is a plan view schematically showing the positional relationship between the pixel electrode and the protrusions of the ninth embodiment. A slit 53 is formed in the
突起54は複数の画素にまたがってジグザグ状に形成され、その直線部分は第2基板8の法線方向から見たときに偏光板15、16の透過軸に対して45°の方向に延在している。1画素の略中央部分では一方の隣接する画素から伸びる突起54aが90°屈曲して再び隣接する画素まで延在し、他方の隣接する画素から伸びる突起54bは直角に屈曲した突起54aの直線部分と平行に配置され、画素の隅部付近に位置している。55は突起54から分岐して画素電極52の周縁部に沿って延在する補助突起であり、画素電極52のエッジ部や隣接する画素からの電界による液晶分子14への影響を低減している。
The
突起54aと突起54bの間にそれぞれスリット53aが形成され、突起54aと画素電極52のエッジ部との間にスリット53bが形成されている。スリット53aは隣接する突起54の延在方向と同一方向に存在し、偏光板15、16の透過軸に対して45°方向になっている。このスリットの輪郭のうち突起54と対向する部分は延在方向と同一方向になり、略平行四辺形の形状になっている。スリット53bについても同様に、その延在方向は隣接する突起54aと平行であり、スリット53bの輪郭も突起54と対向する部分は延在方向と平行になっている。
A slit 53 a is formed between the
そして液晶分子14が水平方向に傾斜するとき、隣接する画素からの電界や画素電極52のエッジ部による液晶分子14への影響を補助突起55で低減し、画素電極52内の液晶分子14は透過軸に対しては約45°方向に傾斜し、液晶層を通過する透過光を効率良く利用することができる。また画素内における実際の液晶分子14の傾斜状態と理想的な傾斜状態(透過軸に対して45°方向)との差が均一になり、表示ムラを低減させることができる。
When the
なお画素電極52の周縁部による影響を減少させる形態であれば補助突起55を画素電極52の周縁部の全てに形成しなくても良く、最も画素電極52のエッジ部による影響が大きい所に限定して形成してもよい。
In addition, as long as the influence of the peripheral edge of the
1 第一基板
4、18、22、26、30、35、41、46、52 画素電極
6、19、23、27、31、36、42、47、53 スリット
8 第二基板
11 透明電極
12、20、24、28、32、37、43、48、54 突起
14 液晶分子
21、25、29、33、38、49、55 補助突起
39、44、50 第2突起
40、45、51 第2スリット
1
Claims (4)
透明電極を形成した第二基板と、
前記第一基板又は前記第二基板の何れか一方に形成された帯状の突起と、
前記第一基板又は前記第二基板の何れか他方に形成されると共に前記突起に対応して形成されたスリットと、
前記両基板上に積層した垂直配向処理を施した配向膜と、
前記両基板間に挟持した誘電率異方性が負の液晶層とを有し、
前記液晶層に電界を印加しないときは液晶分子が垂直配列し、前記液晶層に電界を印加したときは前記スリット及び前記突起によって規制される方向に液晶分子が傾斜して配列する液晶表示装置において、
前記画素電極は隣接する前記信号線とは重ならないで、
前記画素電極のエッジ部に前記エッジ部から液晶分子へ与える電界の影響を緩和する緩和手段を設け、この緩和手段として画素電極のエッジ部に鋸歯状部分を形成したことを特徴とする液晶表示装置。 A first substrate in which a plurality of scanning lines and a plurality of signal lines are wired in a matrix, and a pixel electrode is disposed in a region surrounded by the scanning lines and the signal lines ;
A second substrate on which a transparent electrode is formed;
A band-shaped protrusion formed on either the first substrate or the second substrate;
A slit formed on the other of the first substrate or the second substrate and corresponding to the protrusion;
An alignment film subjected to a vertical alignment process laminated on both the substrates;
A liquid crystal layer having a negative dielectric anisotropy sandwiched between the two substrates;
In a liquid crystal display device in which liquid crystal molecules are vertically aligned when no electric field is applied to the liquid crystal layer, and liquid crystal molecules are aligned in a direction regulated by the slits and protrusions when an electric field is applied to the liquid crystal layer. ,
The pixel electrode does not overlap with the adjacent signal line,
A liquid crystal display device characterized in that a mitigation means for mitigating the influence of an electric field exerted on the liquid crystal molecules from the edge portion is provided at an edge portion of the pixel electrode, and a serrated portion is formed at the edge portion of the pixel electrode as the mitigation means. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004324369A JP4013941B2 (en) | 2004-11-08 | 2004-11-08 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004324369A JP4013941B2 (en) | 2004-11-08 | 2004-11-08 | Liquid crystal display |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001235104A Division JP3631177B2 (en) | 2001-08-02 | 2001-08-02 | Liquid crystal display |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187898A Division JP4613935B2 (en) | 2007-07-19 | 2007-07-19 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005049907A JP2005049907A (en) | 2005-02-24 |
JP4013941B2 true JP4013941B2 (en) | 2007-11-28 |
Family
ID=34270425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004324369A Expired - Fee Related JP4013941B2 (en) | 2004-11-08 | 2004-11-08 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4013941B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9753336B2 (en) | 2014-06-25 | 2017-09-05 | Samsung Display Co., Ltd. | Liquid crystal display |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101189270B1 (en) * | 2005-04-06 | 2012-10-15 | 삼성디스플레이 주식회사 | Panel and liquid crystal display includig the same |
KR101096689B1 (en) | 2005-06-30 | 2011-12-22 | 엘지디스플레이 주식회사 | Multi-Domain Liquid Crystal Display Device |
KR101225589B1 (en) * | 2005-10-05 | 2013-01-24 | 삼성디스플레이 주식회사 | Liquid Crystal Display Device and Method of Fabricating the Same |
JP4847134B2 (en) * | 2006-01-12 | 2011-12-28 | スタンレー電気株式会社 | Liquid crystal display element |
JP5329053B2 (en) | 2006-05-24 | 2013-10-30 | 三星ディスプレイ株式會社 | Display board |
KR20080010159A (en) | 2006-07-26 | 2008-01-30 | 삼성전자주식회사 | Liquid crystal display |
KR101278062B1 (en) * | 2006-09-19 | 2013-06-24 | 동아대학교 산학협력단 | Display panel |
JP5213482B2 (en) * | 2008-03-04 | 2013-06-19 | スタンレー電気株式会社 | Liquid crystal display element |
JP5210677B2 (en) * | 2008-03-24 | 2013-06-12 | スタンレー電気株式会社 | Liquid crystal display |
KR101939782B1 (en) | 2011-09-07 | 2019-01-18 | 삼성디스플레이 주식회사 | Liquid crystal display device |
CN112083605B (en) * | 2020-08-26 | 2022-11-29 | 成都中电熊猫显示科技有限公司 | Liquid crystal panel, display device and alignment method of liquid crystal panel |
-
2004
- 2004-11-08 JP JP2004324369A patent/JP4013941B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9753336B2 (en) | 2014-06-25 | 2017-09-05 | Samsung Display Co., Ltd. | Liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
JP2005049907A (en) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100679374B1 (en) | Liquid crystal display device | |
JP3631177B2 (en) | Liquid crystal display | |
JP4510788B2 (en) | Liquid crystal display | |
JP5093714B2 (en) | Liquid crystal display | |
JP4013941B2 (en) | Liquid crystal display | |
JP4156342B2 (en) | Liquid crystal display | |
JP4193792B2 (en) | LCD panel | |
JP4334412B2 (en) | Liquid crystal display | |
US8049827B2 (en) | Thin film transistor array substrate | |
US7626666B2 (en) | Multi-domain vertical alignment (MVA) liquid crystal display device having symmetrical second slits on opposite edges of first slits and on opposite sides of protrusions | |
JP4720139B2 (en) | LCD panel | |
JP6173853B2 (en) | Liquid crystal display | |
JP4609483B2 (en) | Liquid crystal display device | |
JP4599867B2 (en) | Liquid crystal display | |
JP3631179B2 (en) | Liquid crystal display | |
JP3600196B2 (en) | Liquid crystal display | |
JP4019906B2 (en) | Liquid crystal display | |
JP4613935B2 (en) | Liquid crystal display device | |
JP4245473B2 (en) | Liquid crystal display | |
JP4386105B2 (en) | Liquid crystal display | |
JPH09244028A (en) | Liquid crystal display panel | |
JP2005024676A (en) | Liquid crystal display | |
JP4131212B2 (en) | Liquid crystal display | |
JP4830468B2 (en) | LCD panel | |
JP2005024711A (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |