JP4013664B2 - Manufacturing method of semiconductor light emitting device - Google Patents

Manufacturing method of semiconductor light emitting device Download PDF

Info

Publication number
JP4013664B2
JP4013664B2 JP2002178108A JP2002178108A JP4013664B2 JP 4013664 B2 JP4013664 B2 JP 4013664B2 JP 2002178108 A JP2002178108 A JP 2002178108A JP 2002178108 A JP2002178108 A JP 2002178108A JP 4013664 B2 JP4013664 B2 JP 4013664B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
etching
emitting device
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002178108A
Other languages
Japanese (ja)
Other versions
JP2004022933A (en
Inventor
俊郎 北園
博志 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002178108A priority Critical patent/JP4013664B2/en
Publication of JP2004022933A publication Critical patent/JP2004022933A/en
Application granted granted Critical
Publication of JP4013664B2 publication Critical patent/JP4013664B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、ウエハ上に形成され、メサ溝によって分離された半導体発光素子の製造方法に関する。
【0002】
【従来の技術】
半導体発光素子は、ウエハ上に化合物半導体を積層して、多数個が同時に形成される。この半導体発光素子の半製品をそれぞれ分離してから検査しようとすると、取り扱いが困難で、時間がかかるため、ウエハ上にメサ溝を形成し、このメサ溝を利用して各半導体発光素子の半製品に通電を行い、各種の検査を行っている。
【0003】
このメサ溝を作成する方法として、ドライエッチングによる方法、ダイシングによる方法、また、ウエットエッチングによる方法がある。
【0004】
図3(A)〜(I)にドライエッチングによる半導体発光素子の製造工程を示し、図4(A)にメサ溝を形成した状態の半導体発光素子の半製品の断面図、(B)にウエハ上にマトリックス状に配置された半導体発光素子の半製品の平面図を示す。
【0005】
図3(A)に示すように、基板70(ウエハ)は240μmの厚みに形成され、エピタキシャル層71は9μmの厚みに形成されている。図4(A)に示すように、エピタキシャル層71は、下からNエピタキシャル層72、PN接合層73、Pエピタキシャル層74から構成されている。詳しく説明すると、Nエピタキシャル層72は、n−GaAsバッファ層、n−多層反射膜層およびn−AlGaInPクラッド層からなり、PN接合層73はu−AlGaInP活性層からなり、Pエピタキシャル層74は、p−AlGaInPクラッド層およびp−AlGaAs窓層から構成されている。
【0006】
図3(B)に示すように、エッチング用保護膜として、SiO2膜75をエピタキシャル層71の上に生成する。SiO2膜75の膜厚は1μm程度である。
【0007】
(C)に示すように、メサストリート幅60μmでレジストパターン76を形成した後、HF系エッチング液を用いてエッチングを行い、SiO2膜75の一部をメサストリートに沿って除去する。
【0008】
次いで、(D)に示すように、レジストパターン76を除去した後、SiCl4ガスを用いてドライエッチングを施し、エピタキシャル層71の一部を除去して、メサ溝77を形成する。メサ溝77の深さは10〜15μm程度に形成し、エピタキシャル層71をエッチングするときのエッチングレートは、約0.5μm/minである。また、SiO2膜75の上面も、約0.03μm/minのエッチングレートで浸食される。
【0009】
(E)、(F)では、(F)に示すP電極78を形成する。
【0010】
(E)に示すように、まず、Au/Zn+Au−スパッタ膜を形成し、さらにTi+Au−EB蒸着膜を積層する。
【0011】
(F)に示すように、レジストパターン79を形成してからKCN(シアン化カリウム)エッチングを施し、前記スパッタ膜および蒸着膜の不要部分を除去して、P電極78を作成する。
【0012】
(G)に示すように、表面側の全体に保護レジスト膜80を形成し、H3PO4系エッチング液にて、GaAsからなる基板70の裏面側のエッチングを行い、最終厚みが220μmになるように調整してから保護レジスト膜80を除去する。
【0013】
(H)に示すように、裏面の全体にAu/Ge/Ni+Au蒸着膜を形成し、これをN電極81とする。
【0014】
そして、(I)に示すように、460℃の雰囲気中に15〜20分放置して、PN電極の合金化熱処理を行い、この状態で通電テストを行う。
【0015】
ドライエッチングでは、イオン援助によるプラズマエッチングの場合、エッチングの進行の方向性がイオンの運動方向に支配されることを利用して、深さ方向にだけエッチングを施す異方性エッチングも可能であり、ほぼレジストパターン通りの形状のメサ溝77を形成することが可能である。
【0016】
図5(A)には、ウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。ウエットエッチングでは、エッチングの進行が等方性であるため、深さ方向と共に側方へもエッチングが進行する。このため、メサ溝82の幅は、メサストリート幅より広くなる。
【0017】
図6には、ダイシングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。
【0018】
図6に示すように、ダイシングを用いてメサ溝84を形成した場合には、機械的に加工するので、エピタキシャル層83の厚みを厚くしても深い場所まで切削することができ、深いメサ溝84を形成することができる。
【0019】
図7は、ダイシングの後にウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図を示す。
【0020】
図7に示すように、図中に点線で示す部分にダイシング加工を施した後に、ウエットエッチングを用いて、ダイシング加工面の結晶歪の除去を図ることもある。
【0021】
これらの方法により、メサ溝を形成し、所定の通電テストを行った後、メサ溝から各半導体発光素子の半製品を分離させて、完成した半導体発光素子として使用している。
【0022】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体発光素子の製造方法は、メサ溝の形成方法に種々の方法が用いられているが、これらには次の問題がある。
【0023】
図4(A)に示すように、ドライエッチングでは、異方性エッチングによって厚み方向のみにエッチングを施すことができるが、SiO2膜75のエッチングも同時に進行するので、メサ溝77の深さを深く形成しようとするときには、SiO2膜75の厚みを厚くしなければならない。最近では、電流の広がりを向上させ、発光強度を高めるためにエピタキシャル層を厚く形成しようとする場合が多いが、ドライエッチングを用いる場合は、保護膜の厚みを厚くし過ぎると、保護膜にクラックや剥がれが発生するという問題がある。
【0024】
図5(B)に示すように、ウエットエッチングを用いた場合には、エッチングの深さに応じてサイドエッチも進行するので、エピタキシャル層86が厚い場合には、メサ溝87の溝幅が必要以上に広くなり加工ロスが大きくなるという問題がある。また、エピタキシャル層86を構成する各層の材料組成の違いによりエッチングレートに差があるため、各層の側面が凸凹に形成され、発光面積が小さくなるという問題もある。
【0025】
図6に示すように、ダイシングを用いた場合には、深い位置まで加工することができるが、加工面に結晶歪が残留し、また、加工面も粗くなって発光取り出し効率が悪くなるという問題がある。
【0026】
図7に示すように、ダイシング加工による方法を改善するため、ダイシング後にウエットエッチングを用いた場合には、結晶歪を除去すると共にメサ溝85の側面の仕上げ加工を行うことができるが、サイドエッチの進行によるメサ溝85の溝幅が広くなり、加工ロスが発生するという問題と、前述したエッチングレートの差によって、メサ溝85の側面が平面にならず、発光取り出し効率が向上しないという問題は残ったままである。
【0027】
そこで本発明は、メサ溝幅を狭く形成でき、歩留まりを向上させると共に、発光特性および発光出力を向上させる半導体発光素子の製造方法を提供することを目的とする。
【0028】
【課題を解決するための手段】
本発明の半導体発光素子の製造方法においては、メサ溝を、ダイシング加工後にドライエッチング加工を施して形成する半導体発光素子の製造方法としたものである。
【0029】
この発明によれば、ダイシング後にドライエッチングを行うことによりメサ溝を狭く形成でき、歩留まりと信頼性を向上させると共に、発光特性および発光出力を向上させる半導体発光素子の製造方法が得られる。
【0030】
【発明の実施の形態】
本願第1の発明は、ウエハ上に化合物半導体を積層し、この表面に検査用のメサ溝を形成する工程を備えた半導体発光素子の製造方法において、前記メサ溝は、ダイシング加工後にドライエッチング加工を施して形成することを特徴とする半導体発光素子の製造方法としたものであり、ダイシング加工を行って深いメサ溝を形成することができ、ドライエッチング加工を施して側面を平面状に形成し、溝幅を狭くすると共に光の乱反射を防止し、また、表面仕上げを施して側方からの光取出し量を増やすことができる。
【0031】
本願第2の発明は、前記ダイシング加工は、前記ウエハの直上部に形成されたNエピタキシャル層に到達する深さまで行われ、前記ドライエッチング加工は、前記ウエハに到達する深さまで行われることを特徴とする請求項1に記載の半導体発光素子の製造方法としたものであり、ダイシング加工をNエピタキシャル層に到達する深さまで行い、ドライエッチング加工をウエハに到達する深さまで行うので、ドライエッチングの加工量をエピタキシャル層の保護膜の厚みに合わせて調整することができる。
【0032】
以下、本発明の実施の形態について、図1、図2を用いて説明する。
【0033】
図1は本発明の半導体発光素子の半製品のメサ溝形成時の状態を示す正断面図である。図1において半導体発光素子の半製品1は、基板2(ウエハ)の上に、化合物半導体の一例であるNエピタキシャル層3、PN接合層4、およびPエピタキシャル層5を順に積層し、さらにPエピタキシャル層5を覆うエッチング用保護膜7(SiO2保護膜)を備えている。そして、基板2の表面に形成されている検査用のメサ溝9によって分離された側壁部10を有している。
【0034】
なお、半導体発光素子の完成時には、エッチング用保護膜7を除去した後、Pエピタキシャル層5の上に図示しないP電極を設け、基板2の下側にN電極を設け、さらに、基板2のメサ溝9の下側を切断して、隣接する他の半導体発光素子から分離する。
【0035】
Nエピタキシャル層3は2〜3μm以下の厚みに形成され、PN接合層4は1μm以下の厚みに形成されている。そして、Pエピタキシャル層5は、電流広がりをよくして発光強度を高めるために20〜50μm程度の厚みに形成されている。
【0036】
メサ溝9は、ダイシング加工の後にドライエッチング加工を施されて形成されている。かかる構成によって、側壁部10の高さは、23〜54μm程度になり、これは、ドライエッチングのみによるメサ溝9の形成限界深さ10〜15μm以上となっている。
【0037】
また、側壁部10は、平面状に形成されていると共に表面仕上げが施されている。
【0038】
次いで、半導体発光素子の製造方法について説明する。
【0039】
図2(A)〜(E)は、半導体発光素子の製造手順を示す説明図である。
【0040】
(A)に示すように、基板2(ウエハ)は240μmの厚みに形成され、エピタキシャル層11は23〜54μm程度の厚みに形成されている。エピタキシャル層11は、下からNエピタキシャル層3、PN接合層4、Pエピタキシャル層5から構成され、各層は、さらに、複数の層から構成されている。
【0041】
(B)に示すように、SiO2からなるエッチング用保護膜7をエピタキシャル層11の上に生成する。エッチング用保護膜7の膜厚は1μm程度である。
【0042】
(C)に示すように、メサストリート幅60μmでレジストパターン14を形成した後、HF系エッチング液を用いてエッチングを行い、エッチング用保護膜7の一部を除去する。
【0043】
次いで、(D)に示すように、レジストパターン14を除去した後、カーフ幅(切削溝幅)がメサストリート幅内に収まるように、厚みを40〜50μmに形成したブレード13で、Nエピタキシャル層3に到達する深さまでダイシングを行う。
【0044】
(E)に示すように、RIE(Reactive Ion Etching)等のドライエッチング装置を用い、SiCl4やBCl3等の塩素系ガスを用いて異方性エッチングを施し、エピタキシャル層11の一部を除去して、メサ溝9を形成する。エッチングの深さは10〜15μm程度に設定され、メサ溝9の最深部は基板2の内部に到達している。ドライエッチングを施すことによって、ダイシング面に生じた結晶歪や加工屑を除去すると共に、隣接する半導体発光素子の半製品1から電気的に分離させる。
【0045】
このときのエピタキシャル層11をエッチングするときのエッチングレートは、約0.5μm/minである。また、エッチング用保護膜7の上部8も、約0.03μm/minのエッチングレートで浸食される。
【0046】
メサ溝を形成した後は、従来と同様の手順でP電極およびN電極を形成し、通電テスト後に各半導体発光素子を分離させる。
【0047】
このようにして、半導体発光素子を製造することができる。
【0048】
【発明の効果】
以上のように本発明の半導体発光素子の製造方法によれば、メサ溝を、ダイシング加工後にドライエッチング加工を施して形成するので、エピタキシャル層厚の厚いものでもメサマスクパターンと同一形状のメサ溝が形成でき、メサ溝幅の狭いメサ溝の形成が可能となりウエハ歩留まりの向上を図ることができる。
【0049】
また、深いメサ溝を形成して側方からの光取出し量を増やし、また、側面を平面状に形成して光の乱反射を防止して、発光出力を向上させることができる。
【0050】
さらに、ドライエッチング加工により表面仕上げを施し、発光特性を向上させることができる。
【0051】
また、ダイシング加工をNエピタキシャル層に到達する深さまで行い、ドライエッチング加工をウエハに到達する深さまで行うと、ドライエッチングの加工量をエピタキシャル層の保護膜の厚みに合わせて調整することができ、装置の信頼性を確保しながら製造時間を短縮することができる。
【図面の簡単な説明】
【図1】本発明の半導体発光素子の半製品のメサ溝形成時の状態を示す正断面図
【図2】(A)〜(E)は、半導体発光素子の製造手順を示す説明図
【図3】(A)〜(I)は、ドライエッチングによる半導体発光素子の製造工程を示す説明図
【図4】(A)はメサ溝を形成した状態を示す半導体発光素子の半製品の正断面図
(B)はウエハ上にマトリックス状に配置された半導体発光素子の半製品の平面図
【図5】(A)は、ウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
(B)は、エピタキシャル層の厚みを厚くした半導体発光素子の半製品のウエットエッチングを施した状態を示す断面図
【図6】ダイシングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
【図7】ダイシング後にウエットエッチングを用いてメサ溝を形成したときの半導体発光素子の半製品の断面図
【符号の説明】
1 半導体発光素子の半製品
2 基板(ウエハ)
3 Nエピタキシャル層
4 PN接合層
5 Pエピタキシャル層
7 エッチング用保護膜
8 上部
9 メサ溝
10 側壁部
11 エピタキシャル層
13 ブレード
14 レジストパターン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor light emitting device formed on a wafer and separated by mesa grooves.
[0002]
[Prior art]
Many semiconductor light emitting devices are formed by laminating compound semiconductors on a wafer. If the semiconductor light-emitting device semi-finished products are separated and then tried to be inspected, it is difficult to handle and takes time. Therefore, a mesa groove is formed on the wafer, and the semiconductor light-emitting device half-processed by using the mesa groove. The product is energized and various inspections are performed.
[0003]
As a method for forming the mesa groove, there are a dry etching method, a dicing method, and a wet etching method.
[0004]
FIGS. 3A to 3I show a semiconductor light emitting device manufacturing process by dry etching, FIG. 4A is a sectional view of a semi-finished semiconductor light emitting device with a mesa groove formed, and FIG. The top view of the semi-finished product of the semiconductor light-emitting device arrange | positioned at the matrix form on the top is shown.
[0005]
As shown in FIG. 3A, the substrate 70 (wafer) is formed to a thickness of 240 μm, and the epitaxial layer 71 is formed to a thickness of 9 μm. As shown in FIG. 4A, the epitaxial layer 71 includes an N epitaxial layer 72, a PN junction layer 73, and a P epitaxial layer 74 from the bottom. More specifically, the N epitaxial layer 72 is composed of an n-GaAs buffer layer, an n-multilayer reflective film layer and an n-AlGaInP cladding layer, the PN junction layer 73 is composed of a u-AlGaInP active layer, and the P epitaxial layer 74 is composed of It is composed of a p-AlGaInP cladding layer and a p-AlGaAs window layer.
[0006]
As shown in FIG. 3B, an SiO 2 film 75 is formed on the epitaxial layer 71 as an etching protective film. The thickness of the SiO 2 film 75 is about 1 μm.
[0007]
As shown in (C), after forming a resist pattern 76 with a mesa street width of 60 μm, etching is performed using an HF-based etchant, and a part of the SiO 2 film 75 is removed along the mesa street.
[0008]
Next, as shown in (D), after removing the resist pattern 76, dry etching is performed using SiCl 4 gas to remove a part of the epitaxial layer 71 to form a mesa groove 77. The depth of the mesa groove 77 is formed to be about 10 to 15 μm, and the etching rate when etching the epitaxial layer 71 is about 0.5 μm / min. The upper surface of the SiO 2 film 75 is also eroded at an etching rate of about 0.03 μm / min.
[0009]
In (E) and (F), the P electrode 78 shown in (F) is formed.
[0010]
As shown in (E), first, an Au / Zn + Au-sputtered film is formed, and a Ti + Au-EB deposited film is further laminated.
[0011]
As shown in (F), after forming a resist pattern 79, KCN (potassium cyanide) etching is performed to remove unnecessary portions of the sputtered film and the deposited film, thereby forming a P electrode 78.
[0012]
As shown in (G), a protective resist film 80 is formed on the entire front surface side, and the back surface side of the substrate 70 made of GaAs is etched with an H 3 PO 4 etching solution to a final thickness of 220 μm. After the adjustment, the protective resist film 80 is removed.
[0013]
As shown in (H), an Au / Ge / Ni + Au vapor deposition film is formed on the entire back surface, and this is used as the N electrode 81.
[0014]
Then, as shown in (I), it is left in a 460 ° C. atmosphere for 15 to 20 minutes to perform alloying heat treatment of the PN electrode, and an energization test is performed in this state.
[0015]
In dry etching, in the case of ion-assisted plasma etching, anisotropic etching in which etching is performed only in the depth direction is possible using the fact that the direction of etching progress is governed by the direction of ion movement, It is possible to form the mesa groove 77 having a shape substantially according to the resist pattern.
[0016]
FIG. 5A shows a cross-sectional view of a semi-finished product of a semiconductor light emitting element when a mesa groove is formed by wet etching. In the wet etching, since the etching progress is isotropic, the etching proceeds to the side as well as the depth direction. For this reason, the width of the mesa groove 82 is wider than the mesa street width.
[0017]
FIG. 6 shows a cross-sectional view of a semi-finished product of a semiconductor light emitting device when a mesa groove is formed using dicing.
[0018]
As shown in FIG. 6, when the mesa groove 84 is formed by dicing, it is mechanically processed. Therefore, even if the thickness of the epitaxial layer 83 is increased, it can be cut to a deep place, and the deep mesa groove is formed. 84 can be formed.
[0019]
FIG. 7 is a cross-sectional view of a semi-finished product of a semiconductor light emitting device when a mesa groove is formed by wet etching after dicing.
[0020]
As shown in FIG. 7, after the dicing process is performed on the portion indicated by the dotted line in the drawing, the crystal distortion on the dicing surface may be removed using wet etching.
[0021]
After forming a mesa groove by these methods and conducting a predetermined energization test, the semi-finished product of each semiconductor light emitting element is separated from the mesa groove and used as a completed semiconductor light emitting element.
[0022]
[Problems to be solved by the invention]
However, in the conventional method for manufacturing a semiconductor light emitting device, various methods are used for forming a mesa groove, but these have the following problems.
[0023]
As shown in FIG. 4A, in dry etching, etching can be performed only in the thickness direction by anisotropic etching. However, since the etching of the SiO 2 film 75 proceeds simultaneously, the depth of the mesa groove 77 is reduced. When trying to form deeply, the thickness of the SiO 2 film 75 must be increased. Recently, in order to improve the current spread and increase the emission intensity, the epitaxial layer is often formed thick. However, when dry etching is used, if the protective film is too thick, the protective film will crack. There is a problem that peeling occurs.
[0024]
As shown in FIG. 5B, when wet etching is used, side etching also proceeds according to the etching depth. Therefore, when the epitaxial layer 86 is thick, the groove width of the mesa groove 87 is necessary. There is a problem that the processing loss increases and the processing loss increases. In addition, since there is a difference in the etching rate due to the difference in the material composition of each layer constituting the epitaxial layer 86, there is also a problem that the side surface of each layer is formed uneven and the light emitting area is reduced.
[0025]
As shown in FIG. 6, when dicing is used, processing can be performed up to a deep position, but crystal distortion remains on the processed surface, and the processed surface becomes rough, resulting in poor light emission extraction efficiency. There is.
[0026]
As shown in FIG. 7, when wet etching is used after dicing to improve the method by dicing, crystal distortion can be removed and the side surface of the mesa groove 85 can be finished. The mesa groove 85 has a wider width due to the progress of the process, causing a processing loss and the problem that the side surface of the mesa groove 85 is not flat because of the difference in the etching rate described above, and the light emission efficiency is not improved. It remains.
[0027]
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device capable of forming a narrow mesa groove width, improving yield, and improving light emission characteristics and light output.
[0028]
[Means for Solving the Problems]
In the method for manufacturing a semiconductor light emitting device according to the present invention, the mesa groove is formed by performing dry etching processing after dicing processing.
[0029]
According to the present invention, a mesa groove can be formed narrowly by performing dry etching after dicing, and a method for manufacturing a semiconductor light emitting device that improves the yield and reliability, and improves the light emission characteristics and the light output can be obtained.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor light emitting device comprising a step of laminating a compound semiconductor on a wafer and forming a mesa groove for inspection on the surface. The mesa groove is formed by dry etching after dicing. The semiconductor light emitting device manufacturing method is characterized in that a deep mesa groove can be formed by dicing and a side surface is formed in a flat shape by dry etching. Further, the groove width can be narrowed and the irregular reflection of light can be prevented, and the surface finish can be applied to increase the light extraction amount from the side.
[0031]
The second invention of the present application is characterized in that the dicing is performed to a depth reaching an N epitaxial layer formed immediately above the wafer, and the dry etching is performed to a depth reaching the wafer. The method of manufacturing a semiconductor light emitting device according to claim 1, wherein dicing is performed to a depth reaching the N epitaxial layer, and dry etching is performed to a depth reaching the wafer. The amount can be adjusted according to the thickness of the protective film of the epitaxial layer.
[0032]
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
[0033]
FIG. 1 is a front sectional view showing a state in which a mesa groove is formed in a semi-finished product of a semiconductor light emitting device of the present invention. In FIG. 1, a semi-finished product 1 of a semiconductor light emitting device is obtained by sequentially laminating an N epitaxial layer 3, a PN junction layer 4, and a P epitaxial layer 5, which are examples of a compound semiconductor, on a substrate 2 (wafer). An etching protective film 7 (SiO 2 protective film) covering the layer 5 is provided. And it has the side wall part 10 isolate | separated by the mesa groove | channel 9 for a test | inspection formed in the surface of the board | substrate 2. As shown in FIG.
[0034]
When the semiconductor light emitting device is completed, the etching protective film 7 is removed, a P electrode (not shown) is provided on the P epitaxial layer 5, an N electrode is provided on the lower side of the substrate 2, and the mesa of the substrate 2 is further removed. The lower side of the groove 9 is cut and separated from other adjacent semiconductor light emitting elements.
[0035]
The N epitaxial layer 3 is formed to a thickness of 2 to 3 μm or less, and the PN junction layer 4 is formed to a thickness of 1 μm or less. The P epitaxial layer 5 is formed to a thickness of about 20 to 50 μm in order to improve current spreading and increase the emission intensity.
[0036]
The mesa groove 9 is formed by performing a dry etching process after the dicing process. With this configuration, the height of the side wall portion 10 is about 23 to 54 μm, which is a limit depth of formation of the mesa groove 9 by only dry etching of 10 to 15 μm or more.
[0037]
Further, the side wall 10 is formed in a planar shape and has a surface finish.
[0038]
Next, a method for manufacturing a semiconductor light emitting element will be described.
[0039]
2A to 2E are explanatory views showing a manufacturing procedure of the semiconductor light emitting element.
[0040]
As shown to (A), the board | substrate 2 (wafer) is formed in the thickness of 240 micrometers, and the epitaxial layer 11 is formed in the thickness of about 23-54 micrometers. The epitaxial layer 11 is composed of an N epitaxial layer 3, a PN junction layer 4, and a P epitaxial layer 5 from the bottom, and each layer is further composed of a plurality of layers.
[0041]
As shown in (B), an etching protective film 7 made of SiO 2 is formed on the epitaxial layer 11. The thickness of the etching protective film 7 is about 1 μm.
[0042]
As shown in (C), after forming a resist pattern 14 with a mesa street width of 60 μm, etching is performed using an HF-based etchant to remove a part of the protective protective film 7.
[0043]
Next, as shown in (D), after removing the resist pattern 14, the N epitaxial layer is formed with the blade 13 having a thickness of 40 to 50 μm so that the kerf width (cutting groove width) is within the mesa street width. Dicing is performed to a depth reaching 3.
[0044]
As shown in (E), anisotropic etching is performed using a chlorine-based gas such as SiCl 4 or BCl 3 using a dry etching apparatus such as RIE (Reactive Ion Etching) to remove part of the epitaxial layer 11. Thus, the mesa groove 9 is formed. The depth of etching is set to about 10 to 15 μm, and the deepest part of the mesa groove 9 reaches the inside of the substrate 2. By performing dry etching, crystal distortion and processing waste generated on the dicing surface are removed and the semiconductor semi-finished product 1 of the adjacent semiconductor light emitting element is electrically separated.
[0045]
The etching rate when etching the epitaxial layer 11 at this time is about 0.5 μm / min. The upper portion 8 of the etching protective film 7 is also eroded at an etching rate of about 0.03 μm / min.
[0046]
After the mesa groove is formed, the P electrode and the N electrode are formed in the same procedure as in the prior art, and each semiconductor light emitting element is separated after the energization test.
[0047]
In this way, a semiconductor light emitting device can be manufactured.
[0048]
【The invention's effect】
As described above, according to the method for manufacturing a semiconductor light emitting device of the present invention, the mesa groove is formed by performing a dry etching process after the dicing process. Therefore, the mesa groove having the same shape as the mesa mask pattern even if the epitaxial layer thickness is large. This makes it possible to form a mesa groove with a narrow mesa groove width and to improve the wafer yield.
[0049]
In addition, a deep mesa groove can be formed to increase the amount of light extracted from the side, and the side surface can be formed flat to prevent irregular reflection of light, thereby improving the light emission output.
[0050]
Furthermore, the surface finish can be applied by dry etching to improve the light emission characteristics.
[0051]
Also, if the dicing process is performed to a depth that reaches the N epitaxial layer, and the dry etching process is performed to a depth that reaches the wafer, the processing amount of the dry etching can be adjusted according to the thickness of the protective film of the epitaxial layer, Manufacturing time can be shortened while ensuring the reliability of the apparatus.
[Brief description of the drawings]
FIG. 1 is a front sectional view showing a state of a semi-finished product of a semiconductor light emitting device of the present invention when a mesa groove is formed. FIGS. 2A to 2E are explanatory views showing a manufacturing procedure of the semiconductor light emitting device. 3 (A) to (I) are explanatory views showing a process for manufacturing a semiconductor light emitting device by dry etching. FIG. 4 (A) is a front sectional view of a semi-finished semiconductor light emitting device showing a state in which a mesa groove is formed. FIG. 5B is a plan view of a semi-finished product of a semiconductor light emitting device arranged in a matrix on the wafer. FIG. 5A is a plan view of a semi-finished product of the semiconductor light emitting device when a mesa groove is formed by wet etching Sectional view (B) is a sectional view showing a state where a semi-finished product of a semiconductor light emitting device with a thick epitaxial layer is subjected to wet etching. FIG. 6 shows the semiconductor light emitting device when a mesa groove is formed using dicing. Cross section of semi-finished product [Fig. 7] Dicing [EXPLANATION OF SYMBOLS] sectional view of a semi-finished product of the semiconductor light emitting element when forming the mesa groove by wet etching
1 Semi-finished product of semiconductor light emitting device 2 Substrate (wafer)
3 N epitaxial layer 4 PN junction layer 5 P epitaxial layer 7 Protective film 8 for etching Upper part 9 Mesa groove 10 Side wall part 11 Epitaxial layer 13 Blade 14 Resist pattern

Claims (1)

ウエハ上に化合物半導体を積層し、この表面に検査用のメサ溝を形成する工程を備えた半導体発光素子の製造方法において、
前記メサ溝は、前記ウエハの直上部に形成されたNエピタキシャル層に到達する深さまでダイシング加工を行った後に、前記ウエハに到達する深さまでドライエッチング加工を施すことを特徴とする半導体発光素子の製造方法。
In a method for manufacturing a semiconductor light emitting device comprising a step of laminating a compound semiconductor on a wafer and forming a mesa groove for inspection on this surface,
The mesa groove is diced to a depth reaching an N epitaxial layer formed immediately above the wafer, and then dry-etched to a depth reaching the wafer . Production method.
JP2002178108A 2002-06-19 2002-06-19 Manufacturing method of semiconductor light emitting device Expired - Lifetime JP4013664B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002178108A JP4013664B2 (en) 2002-06-19 2002-06-19 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002178108A JP4013664B2 (en) 2002-06-19 2002-06-19 Manufacturing method of semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2004022933A JP2004022933A (en) 2004-01-22
JP4013664B2 true JP4013664B2 (en) 2007-11-28

Family

ID=31175930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002178108A Expired - Lifetime JP4013664B2 (en) 2002-06-19 2002-06-19 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4013664B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670034B2 (en) 2004-03-12 2011-04-13 学校法人早稲田大学 Ga2O3-based semiconductor layer provided with electrodes
CN104091861B (en) * 2014-07-01 2017-02-15 湘能华磊光电股份有限公司 LED chip side wall etching method and LED chip manufactured according to LED chip side wall etching method

Also Published As

Publication number Publication date
JP2004022933A (en) 2004-01-22

Similar Documents

Publication Publication Date Title
CN102668132B (en) The front end line of light-emitting diode (LED) wafer and resultant device
US7572657B2 (en) Method for fabrication of semiconductor light-emitting device and the device fabricated by the method
US5882988A (en) Semiconductor chip-making without scribing
KR0149193B1 (en) Method of fabrication for electro-optical devices
US7875898B2 (en) Semiconductor device
US7202181B2 (en) Etching of substrates of light emitting devices
JP2000091636A (en) Manufacture of semiconductor light emitting element
US7291510B2 (en) Method for manufacturing semiconductor device
JP2009218569A (en) Group iii nitride semiconductor light-emitting device and production method therefor
JP2004031526A (en) Manufacturing method of group iii nitride compound semiconductor element
US8435869B2 (en) Method for manufacturing semiconductor device
KR102262228B1 (en) Method for producing an optoelectronic semiconductor chip
KR100789200B1 (en) Method for production of semiconductor chip and semiconductor chip
JP4013664B2 (en) Manufacturing method of semiconductor light emitting device
JPH11274559A (en) Gallium nitride semiconductor wafer and manufacture thereof
US7179720B2 (en) Pre-fabrication scribing
JPH11220165A (en) Manufacture of semiconductor light emitting element
JP5201229B2 (en) Manufacturing method of semiconductor device
JPH03191549A (en) Manufacture of compound semiconductor device on si substrate
KR100921850B1 (en) Method of scribing semiconductor laser diode
JPH08279479A (en) Dicing method for light emitting diode array
JP2005032895A (en) Dicing method
JPH04249384A (en) Manufacture of semiconductor light emitting element
JPS6249998B2 (en)
CN114447013A (en) Preparation method of light-emitting diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5