JP3996855B2 - Bi-directional photothyristor test apparatus, bi-directional photothyristor test method, and tester - Google Patents

Bi-directional photothyristor test apparatus, bi-directional photothyristor test method, and tester Download PDF

Info

Publication number
JP3996855B2
JP3996855B2 JP2003002189A JP2003002189A JP3996855B2 JP 3996855 B2 JP3996855 B2 JP 3996855B2 JP 2003002189 A JP2003002189 A JP 2003002189A JP 2003002189 A JP2003002189 A JP 2003002189A JP 3996855 B2 JP3996855 B2 JP 3996855B2
Authority
JP
Japan
Prior art keywords
voltage
bidirectional photothyristor
test
mosfet
photothyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003002189A
Other languages
Japanese (ja)
Other versions
JP2004212332A (en
Inventor
聡司 中島
満 鞠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003002189A priority Critical patent/JP3996855B2/en
Publication of JP2004212332A publication Critical patent/JP2004212332A/en
Application granted granted Critical
Publication of JP3996855B2 publication Critical patent/JP3996855B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thyristors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、双方向フォトサイリスタテスト装置,双方向フォトサイリスタのテスト方法およびテスターに関し、特にMOSFET(MOS電界効果トランジスタ)を内蔵したゼロクロス機能付き双方向フォトサイリスタのスクリーニングテスト装置,テスターおよびスクリーニングテスト方法に関する。
【0002】
【従来の技術】
従来、ゼロクロス機能を付加する目的でMOSFETを内蔵した双方向フォトサイリスタに関して、上記MOSFETにおけるゲート酸化膜のスクリーニングテストは、以下のようにして行っている。すなわち、上記MOSFETのゲート電極に、正常なゲート酸化膜の耐圧以下である所定の値のDC電圧を直接印加して、傷やピンホールのある非正常なゲート酸化膜を破壊することによってスクリーニングするのである。
【0003】
また、その他のスクリーニングテスト方法として、上記MOSFETのゲート電極に瞬間的に電圧を印加する方法も知られている(特許文献1参照)。
【0004】
一方において、ゼロクロス機能を付加するためのMOSFETのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを内蔵する双方向フォトサイリスタとして、図3および図4に示すようなものがある。尚、図3は回路図であり、図4は部分断面概略図である。但し、上記MOSFETのゲートを光制御する素子はフォトトランジスタである。
【0005】
この双方向フォトサイリスタは、次のように動作する。すなわち、図3において、端子A,K間に交流電圧が印加される。その場合、端子A側が端子K側よりも正電位であるとする。この状態で、チップ表面に光が入射されると、先ず、フォトトランジスタQ3のベース拡散領域1に発生する光電流の寄与によってCH(チャネル)1側のフォトトランジスタQ3がオン状態となる。そうすると、CH1側のPNPトランジスタQ1のベース電流を引き出すことになり、このPNPトランジスタQ1がオンする。続いて、PNPトランジスタQ1のコレクタ電流によって、CH1側のN型基板2とPゲート拡散領域3とカソード拡散領域4とで構成されるNPNトランジスタQ2にベース電流が供給される。その際に、端子A‐端子K間にバイアスされている交流電圧のゼロクロス点近傍では、フォトトランジスタQ3からのN型MOSFET5のベース電圧は低くN型MOSFET5はオフしており、NPNトランジスタQ2にはゲート抵抗6の抵抗値に応じたベース・エミッタ電圧が印加されている。そのために、NPNトランジスタQ2はオンする。そうすると、PNPトランジスタQ1にベース電流が供給され、正帰還によってCH1側のPNPN部がオンして、端子Aから端子Kへ交流回路の負荷に応じたオン電流が流れる。
【0006】
この場合、上記CH1側とは反対のCH2側では、バイアス印加の向きが逆であるからPNPN部の正帰還が起こらず、1次光電流のみが流れる。
【0007】
これに対して、上記交流電圧のゼロクロス点から離れた時間においては、N型FET5がオンするためNPNトランジスタQ2のベース・エミッタ間が短絡されて、PNPトランジスタQ1のコレクタ電流によってNPNトランジスタQ2にベース電流が供給されても、NPNトランジスタQ2はオンできなくなる。
【0008】
こうして、上記端子A‐端子K間にバイアスされる交流電圧のゼロクロス点近傍のみにおいてフォトサイリスタをオンさせるゼロクロス機能が実現される。
【0009】
一方、上記端子K側が端子A側よりも正電位にある場合には、ゼロクロス点近傍においてCH2側のPNPN部が全く同様に正帰還動作してオンし、CH1側では1次光電流のみが流れるのである。
【0010】
ところで、上記MOSFET5,5'のゲート電圧を光制御するフォトトランジスタQ3,Q3'を内蔵する双方向フォトサイリスタの構造は、MOSFET5,5'のゲート絶縁破壊の耐雷サージや耐静電破壊を向上することを目的として設計されている。つまり、端子A‐端子K間に高電圧(定格800V)が印加された際にもMOSFET5,5'のゲート‐ソース間にフォトトランジスタQ3,Q3'のオン電圧以上の電圧が掛らないように、電圧をクランプする仕組みになっている。
【0011】
【特許文献1】
特開平6‐302663号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上記特許文献1および特許文献2に開示された従来のスクリーニング方法においては、以下のような問題がある。すなわち、上記何れのスクリーニング方法においても、MOSFETのゲート電極に、正常なゲート酸化膜の耐圧以下の所定の値のDC電圧を直接印加するようにしている。
【0013】
しかしながら、上記従来のスクリーニング方法を、図3および図4に示すようなゼロクロス機能を付加するためのMOSFET5,5'のゲート電圧を光制御するフォトトランジスタQ3,Q3'を内蔵する双方向フォトサイリスタに適用した場合には、図3および図4に示すように、端子T1,Kおよび端子T2,AからMOSFET5,5'のゲート‐ソース間に試験電圧を印加することになる。
【0014】
そうすると、上記フォトトランジスタQ3,Q3'におけるエミッタ拡散領域(N型)7とGND電位となっているMOSFET5,5'のウェル拡散領域(P型)8との間に、パンチスルー現象(図3および図4においてはツェナーダイオード10,10'で表現)が生ずる。そのため、MOSFET5,5'のゲート電極9,9'に直接印加される電圧が制限されることになり、ゲート電極9,9'にパンチスルー電圧以上の電圧を印加することができないことになる。
【0015】
したがって、実使用上、立ち上がりが急峻な電圧がゲート電極9,9'に印加された場合等、パンチスルー電圧以上の電圧が瞬間的にゲート電極9,9'に印加される可能性があるにも拘らず、ゲート酸化膜11の不良品をウェハ状態でスクリーニングする試験がなされていないことになる。
【0016】
そこで、この発明の目的は、ゼロクロス機能を付加するためのMOSFETとそのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタとを内蔵する双方向フォトサイリスタチップであって、上記MOSFETのゲート酸化膜に傷やピンホールが存在するため立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常チップを除去できる双方向フォトサイリスタテスト装置、双方向フォトサイリスタのテスト方法、および、テスターを提供することにある。
【0017】
【課題を解決するための手段】
上記目的を達成するため、この発明は、ゼロクロス機能を付与するMOSFETと,このMOSFETのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテストを行う双方向フォトサイリスタテスト装置であって、上記フォトダイオードまたはフォトトランジスタが接地電位にある拡散部に対してパンチスルーに至る電圧であるパンチスルー電圧よりも高いピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記MOSFETのゲート電極に印加する電圧印加手段を備えている。
【0018】
上記構成によれば、上記電圧印加手段よって、上記MOSFETのゲート電極に印加される電圧は、上記フォトダイオードまたはフォトトランジスタが上記パンチスルーに至る時間が経過するよりも前に、上記パンチスルー電圧よりも低い電圧まで低下している。したがって、上記フォトダイオードまたはフォトトランジスタは上記パンチスルーに至ることはなく、上記ゲート電極には、上記パンチスルー電圧以上の電圧が印加されることになる。
【0019】
すなわち、上記ピーク電圧を、上記MOSFETの酸化膜の耐圧以下であって異常ゲート酸化膜を破壊できる電圧に設定することによって、上記ゲート酸化膜に傷やピンホールが存在するため、立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常な双方向フォトサイリスタチップが、確実に除去されるのである。
【0020】
また、1実施例の双方向フォトサイリスタテスト装置では、上記電圧印加手段を、直流電源と、この直流電源によって充電されるコンデンサと、上記コンデンサに対する充電と放電とを切り換えるスイッチと、上記コンデンサによる放電の際に上記MOS電界効果トランジスタのゲート電極に流れ込む電流を制限する過電流保護用の抵抗を含んで構成している。
【0021】
この実施例によれば、先ず、上記スイッチが操作されて上記直流電源によってコンデンサが充電された後、上記スイッチが切り換え操作されて、上記コンデンサに充電された電圧が上記MOSFETのゲート電極に瞬間的に印加される。したがって、上記直流電源の電圧値,上記コンデンサの容量値および上記抵抗の抵抗値が最適に設定されることによって、異常ゲート酸化膜を破壊できる電圧が上記MOSFETの酸化膜に印加される。
【0022】
また、1実施例の双方向フォトサイリスタテスト装置では、上記コンデンサの容量値を0.1μF以上且つ0.5μF以下とし、上記抵抗の抵抗値を100kΩ以上且つ200kΩ以下としている。
【0023】
この実施例によれば、例えば、上記直流電源の電圧値を200V以上且つ300V以下とすることによって、上記パンチスルー電圧よりも高く且つ異常ゲート酸化膜を破壊できるピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧が、上記MOSFETの酸化膜に印加される。
【0024】
また、1実施例の双方向フォトサイリスタテスト装置では、上記電圧印加手段によって上記MOSFETのゲート電極に印加されるピーク電圧を試験電圧として記録する試験電圧記録手段を備えている。
【0025】
この実施例によれば、上記試験電圧記録手段によって、スクリーニングテスト時に、実際に上記MOSFETのゲート電極に印加されたピーク電圧が試験電圧として記録される。したがって、スクリーニングテストの最適方法の決定や上記構造を有する双方向フォトサイリスタの開発が容易になる。
【0026】
また、この発明は、ゼロクロス機能を付与するMOSFETと,このMOSFETのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテスト方法であって、上記双方向フォトサイリスタテスト装置によって、上記パンチスルー電圧よりも高く且つ異常ゲート酸化膜を破壊できるピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記MOSFETのゲート電極に印加した後に、上記MOSFETの閾値電圧を測定して上記MOSFETのゲート酸化膜の良否を判定する。
【0027】
上記構成によれば、上記フォトダイオードまたはフォトトランジスタがパンチスルーに至ることなく、上記MOSFETのゲート電極に、異常ゲート酸化膜を破壊できるピーク電圧が印加される。したがって、上記ピーク電圧が印加された後のMOSFETの閾値電圧を測定することによって、上記MOSFETのゲート酸化膜の良否が的確に判定される。
【0028】
また、1実施例の双方向フォトサイリスタのスクリーニングテスト方法では、上記スクリーニングテスト方法を、上記双方向フォトサイリスタが複数繰り返して形成されたウェハに対して行う。
【0029】
この実施例によれば、上記双方向フォトサイリスタにおけるゼロクロス機能付与用のMOSFETに対するゲート酸化膜のスクリーニングテストが、ウェハ状態で短時間に効率良く行われる。
【0030】
また、この発明のテスターは、上記双方向フォトサイリスタテスト装置が搭載されている。
【0031】
上記構成によれば、上記ウェハのテスト時に使用されるテスターに上記双方向フォトサイリスタテスト装置が搭載されている。したがって、このテスターによって、上記双方向フォトサイリスタのMOSFETに対するゲート酸化膜のスクリーニングテストが、ウェハ状態で短時間に効率良く行われる。
【0032】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。図1は、本実施の形態の双方向フォトサイリスタのテスト方法を実現するための双方向フォトサイリスタテスト装置における回路図である。
【0033】
図1において、22は、双方向フォトサイリスタテスト装置21によるスクリーニングテストの対象となる双方向フォトサイリスタにおいて、ゼロクロス機能を付加するためのN型MOSFETである。また、23は、MOSFET22のゲート電圧を光制御するフォトダイオードまたはフォトトランジスタ(以下、フォトトランジスタで代表する)である。尚、MOSFET22およびフォトトランジスタ23以外の構成は図3と同様であり、本実施の形態における説明とは直接関係無いので省略する。尚、ツェナーダイオード24は、MOSFET22のゲート‐ソース間に電圧を印加した場合に、フォトトランジスタ23のエミッタ拡散領域とGND電位となっているMOSFET22のウェル拡散領域との間に生ずるパンチスルー現象を、明示的に示したものである。
【0034】
上記双方向フォトサイリスタテスト装置21は、以下のような構成を有している。すなわち、第1スイッチSW1,抵抗Rおよび第2スイッチSW2を直列に接続し、さらに、第2スイッチSW2を第1接続端子26に接続する一方、第1スイッチSW1を、電源Vを介して第2接続端子27に接続している。また、第1スイッチSW1‐抵抗R間のノード25と第2接続端子27との間にコンデンサCを介設している。そして、テスト時には、テストの対象となる双方向フォトサイリスタのゼロクロス機能付加用のN型MOSFET22のゲート電極Gを第1接続端子26に接続する一方、MOSFET22のソースSを第2接続端子27に接続するのである。
【0035】
上記構成において、スクリーニングテストに際しては、先ず、第1スイッチSW1をオンする一方、第2スイッチSW2をオフして、電源VによってコンデンサCを充電する。尚、電源Vの電圧は、MOSFET22のゲート電極Gに印加したい電圧よりも十分に高い電圧である。
【0036】
こうして、上記コンデンサCを充電した後に、第1スイッチSW1をオフする一方、第2スイッチSW2をオンすることによって、コンデンサCを放電させてMOSFET22のゲート電極Gに瞬間的に高電圧を印加する。その場合、電源Vの電圧(V),抵抗Rの抵抗(R)およびコンデンサCの容量(C)を最適に設定することによって、フォトトランジスタ23のパンチスルー電圧(つまり、ツェナーダイオード24のツェナー電圧(50V))よりも高い電圧を印加することができるのである。
【0037】
尚、上記抵抗Rは、MOSFET22のゲート電極Gに流れ込む電流に制限を掛ける過電流保護用の抵抗である。本実施の形態においては、上記電流制限を500μAとしている。また、コンデンサCは容量可変であり、正常チップのMOSFET22のゲート酸化膜が破壊されないようにMOSFET22のゲート電極Gに印加される電圧に制限を掛ける過電圧保護機能を有している。本実施の形態においては、上記電圧制限を250V(通常、正常品のゲート酸化膜の耐圧は約300V)としている。
【0038】
こうして、上記MOSFET22のゲート電極Gに瞬間的に上記パンチスルー電圧(ツェナー電圧)よりも高い電圧を印加した後、MOSFET22の閾値電圧Vth(通常、正常品の閾値電圧Vthは30V)等の電気特性を測定することによって、ゲート酸化膜に異常があって破壊されたチップを特性不良として判定することができる。その場合、フォトトランジスタ23がパンチスルー状態に至る前に印加電圧が上記パンチスルー電圧(ツェナー電圧)よりも低くなるように印加時間を制御することによって、ゲート電極Gにパンチスルー電圧以上の電圧を印加することができるのである。
【0039】
尚、上述の説明は、本双方向フォトサイリスタにおける片側のチャネル(図1においてはCH1)について説明しているが、他方のチャネルについても同様に、双方向フォトサイリスタテスト装置21の第1接続端子26をMOSFETのゲート電極に接続する一方、第2接続端子27をソースに接続して行えばよい。その場合、1つの双方向フォトサイリスタテスト装置21を一方のチャネルのフォトサイリスタと他方のチャネルのフォトサイリスタとで付け替えても良いし、夫々のチャネルのフォトサイリスタに別々に双方向フォトサイリスタテスト装置を接続してもよい。
【0040】
ところで、上記スクリーニングテスト時にMOSFET22のゲート電極Gに印加されるテスト電圧は任意に設定されるものであり、図3における端子A,K間に相当する端子間に立ち上がりが急峻な高電圧が印加された場合にMOSFET22のゲート電極Gに掛る電圧の実力値に合わせて異なる。したがって、良品の双方向フォトサイリスタチップにおける上記両端子間に立ち上がりが急峻な電圧を印加した場合に、実際にMOSFET22のゲート電極Gに掛るピーク電圧がVpを予め測定しておく必要がある。そして、正常品のゲート耐圧300Vよりも低く且つピーク電圧Vpよりも高くて異常ゲート酸化膜を破壊できるピーク電圧Vp'を有すると共に、パンチスルー状態に至る時間が経過するよりも前に上記パンチスルー電圧(ツェナー電圧)よりも低い電圧に成るような波形を有する立ち上がりが急峻な高電圧を、ゲート電極Gに瞬間的に印加することによって、スクリーニングテストを確実に行うことができるのである。
【0041】
一例として、上記両端子間に立ち上がり勾配が3300V/μsである電圧を印加した際に、図2(b)に示すように、MOSFET22のゲート電極Gに掛るピーク電圧Vpが80V程度になるような双方向フォトサイリスタの場合には、図2(a)に示すごとく、スクリーニングテスト時にMOSFET22のゲート電極Gに掛るピーク電圧Vp'が約150Vになるように、双方向フォトサイリスタテスト装置21の電源電圧Vを300V程度に設定し、RC定数の合わせ込みを行うのである。尚、その場合におけるピーク電圧Vp'に関する約70Vのマージンは、MOSFET22における酸化膜の経時破壊特性(TDDB特性)と保証する寿命とから設定している。
【0042】
そして、先ず、第1スイッチSW1をオンする一方、第2スイッチSW2をオフして、コンデンサCを充電する。次に、第1スイッチSW1をオフする一方、第2スイッチSW2をオンして、コンデンサCを放電する。そうすると、図2(a)に示すように、通常時に立ち上がり勾配が3300V/μsである電圧が上記両端子間に印加された際にゲート電極Gに掛るピーク電圧Vp(Vp=80V程度)を越える約150Vが、MOSFET22のゲート電極Gに瞬間的に印加される。そして、上記パンチスルー状態に至る時間(約50nm)が経過した際には、印加電圧は上記パンチスルー電圧(=ツェナー電圧:50V程度)以下に低下しているのである。その際に、上記MOSFET22のゲート酸化膜に傷やピンホール等がある品質不良品の場合には、約150Vの印加電圧によって破壊されるのである。
【0043】
以上の結果、本実施の形態によれば、従来の直接印加によるスクリーニングテストでは除去できずに後工程に流出していたMOSFETゲート酸化膜不良の双方向フォトサイリスタチップを、確実に除去することができるのである。
【0044】
尚、上記電源電圧Vの範囲としては200V〜300V程度であり、その場合におけるコンデンサCの容量Cは0.1μF〜0.5μF、過電流制限用抵抗Rの抵抗Rは100kΩ〜200kΩが適当である。例えば、V=300V,R=150kΩ,C=0.2μFに設定した場合には、ゲート電極Gに印加されるピーク電圧Vp=105Vが得られるのである。
【0045】
上述のごとく、本実施の形態においては、双方向フォトサイリスタテスト装置21を、電源Vと、この電源Vと双方向フォトサイリスタ側のN型MOSFET22のゲート電極Gとの間に直列接続される第1スイッチSW1,抵抗Rおよび第2スイッチSW2と、MOSFET22のソースSとノード25との間に介設されて、ゲート電極Gに印加する電圧を充電するコンデンサCで構成している。
【0046】
そして、上記MOSFET22のゲート酸化膜の耐圧より低く、且つ、良品の双方向フォトサイリスタチップの端子間(図3の端子A,K間に相当)に立ち上がりが急峻な電圧を印加した場合にMOSFET22のゲート電極Gに掛るピーク電圧Vpよりも高くて異常ゲート酸化膜を破壊できる電圧であって、パンチスルー状態に至る前に印加電圧が上記パンチスルー電圧よりも低くなるようなピーク電圧Vp'が得られるように、電源電圧V,コンデンサCの容量および抵抗Rの抵抗を設定するのである。
【0047】
したがって、上記電源VによってコンデンサCを充電した後、コンデンサCを放電させることによって、テストの対象となる双方向フォトサイリスタのMOSFET22のゲート電極Gに、上記パンチスルー電圧よりも高く異常ゲート酸化膜を破壊できる高電圧を瞬間的に印加することができるのである。
【0048】
すなわち、本実施の形態における双方向フォトサイリスタテスト装置21を用いて、上述したようなテスト方法を行うことによって、ゼロクロス機能付加用のMOSFETのゲート酸化膜に傷やピンホールが存在するために立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常チップを、確実に除去できるのである。
【0049】
尚、上記実施の形態においては、上記双方向フォトサイリスタにおけるゼロクロス機能付加用のMOSFETのゲート電圧を光制御する素子として、フォトトランジスタ23を用いた場合を例に説明しているが、フォトダイオードを用いた場合でも同様の効果を奏することができる。
【0050】
また、詳述はしないが、上記双方向フォトサイリスタテスト装置21に試験電圧記録手段を設けて、スクリーニングテスト時に、実際にMOSFET22のゲート電極Gに印加された最大電圧(ピーク電圧Vp')を試験電圧として記録しておくことも可能である。
【0051】
また、上記双方向フォトサイリスタテスト装置21は、従来のDC(直流)テスターに組み込むことが可能である。そうした場合には、DCテスターを用いることによって、MOSFETにおけるゲート酸化膜のスクリーニングテストをウェハ状態で短時間に効率良く行うことができるのである。
【0052】
【発明の効果】
以上より明らかなように、この発明の双方向フォトサイリスタテスト装置は、電圧印加手段によって、ゼロクロス機能付与用のMOSFETのゲート電極に、パンチスルー電圧よりも高いピーク電圧を有すると共に、上記パンチスルーに至る前に上記パンチスルー電圧よりも低くなる波形の電圧を印加するので、上記ゲート電極に上記パンチスルー電圧以上の電圧を印加することができる。
【0053】
したがって、上記ピーク電圧を上記MOSFETの異常ゲート酸化膜を破壊できる電圧に設定することによって、ゲート酸化膜に傷やピンホールが存在するため、立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常な双方向フォトサイリスタチップを、確実に除去できる。
【0054】
すなわち、この発明によれば、上記品質異常な双方向フォトサイリスタチップの後工程への流出防止を図ることができる。
【0055】
また、この発明の双方向フォトサイリスタのスクリーニングテスト方法は、上記双方向フォトサイリスタテスト装置によって、上記ゼロクロス機能付与用のMOSFETの異常ゲート酸化膜を破壊できるピーク電圧を有する電圧を、上記MOSFETのゲート電極に印加した後、上記MOSFETの閾値電圧を測定して上記MOSFETのゲート酸化膜の良否を判定するので、上記MOSFETの異常ゲート酸化膜を確実に破壊することによって、上記ゲート酸化膜の良否を的確に判定することができる。
【0056】
また、この発明のテスターは、上記双方向フォトサイリスタテスト装置を搭載しているので、このテスターによって、上記双方向フォトサイリスタのMOSFETに対するゲート酸化膜のスクリーニングテストを、ウェハ状態で短時間に効率良く行うことができる。
【図面の簡単な説明】
【図1】 この発明の双方向フォトサイリスタテスト装置における回路図である。
【図2】 図1におけるMOSFETのゲート電極に掛る電圧波形を示す図である。
【図3】 ゼロクロス機能付加用MOSFETのゲート電圧を光制御するフォトトランジスタを内蔵する従来の双方向フォトサイリスタの回路図である。
【図4】 図3に示す従来の双方向フォトサイリスタの部分断面図である。
【符号の説明】
21…双方向フォトサイリスタテスト装置、
22…N型MOSFET、
23…フォトトランジスタ、
24…ツェナーダイオード、
26…第1接続端子、
27…第2接続端子、
V…電源、
SW1…第1スイッチ、
R…抵抗、
SW2…第2スイッチ、
C…コンデンサ。
[0001]
BACKGROUND OF THE INVENTION
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bidirectional photothyristor test apparatus, a bidirectional photothyristor test method, and a tester, and more particularly, a screening test apparatus, tester, and screening test method for a bidirectional photothyristor with a zero-cross function incorporating a MOSFET (MOS field effect transistor) About.
[0002]
[Prior art]
Conventionally, a screening test of a gate oxide film in the MOSFET is performed as follows for a bidirectional photothyristor with a built-in MOSFET for the purpose of adding a zero-cross function. That is, screening is performed by directly applying a DC voltage having a predetermined value that is equal to or lower than the breakdown voltage of the normal gate oxide film to the gate electrode of the MOSFET to destroy the abnormal gate oxide film having scratches or pinholes. It is.
[0003]
As another screening test method, there is also known a method of instantaneously applying a voltage to the gate electrode of the MOSFET (see Patent Document 1).
[0004]
On the other hand, as shown in FIGS. 3 and 4, there are bidirectional photothyristors including a photodiode or a phototransistor for controlling the gate voltage of a MOSFET for adding a zero cross function. FIG. 3 is a circuit diagram, and FIG. 4 is a partial sectional schematic view. However, the element for optically controlling the gate of the MOSFET is a phototransistor.
[0005]
This bidirectional photothyristor operates as follows. That is, in FIG. 3, an alternating voltage is applied between the terminals A and K. In that case, it is assumed that the terminal A side is more positive than the terminal K side. When light is incident on the chip surface in this state, first, the phototransistor Q3 on the CH (channel) 1 side is turned on by the contribution of the photocurrent generated in the base diffusion region 1 of the phototransistor Q3. Then, the base current of the PNP transistor Q1 on the CH1 side is drawn, and this PNP transistor Q1 is turned on. Subsequently, the base current is supplied to the NPN transistor Q2 constituted by the N-type substrate 2, the P gate diffusion region 3 and the cathode diffusion region 4 on the CH1 side by the collector current of the PNP transistor Q1. At that time, in the vicinity of the zero cross point of the AC voltage biased between the terminal A and the terminal K, the base voltage of the N-type MOSFET 5 from the phototransistor Q3 is low and the N-type MOSFET 5 is turned off. A base-emitter voltage corresponding to the resistance value of the gate resistor 6 is applied. Therefore, the NPN transistor Q2 is turned on. Then, the base current is supplied to the PNP transistor Q1, the PNPN portion on the CH1 side is turned on by positive feedback, and an on-current according to the load of the AC circuit flows from the terminal A to the terminal K.
[0006]
In this case, on the CH2 side opposite to the CH1 side, the direction of bias application is opposite, so that the positive feedback of the PNPN portion does not occur and only the primary photocurrent flows.
[0007]
On the other hand, in the time away from the zero cross point of the AC voltage, the N-type FET 5 is turned on, so that the base and emitter of the NPN transistor Q2 are short-circuited, and the base current is applied to the NPN transistor Q2 by the collector current of the PNP transistor Q1. Even if a current is supplied, the NPN transistor Q2 cannot be turned on.
[0008]
In this way, a zero cross function for turning on the photothyristor only in the vicinity of the zero cross point of the AC voltage biased between the terminal A and the terminal K is realized.
[0009]
On the other hand, when the terminal K side is at a more positive potential than the terminal A side, the PNPN section on the CH2 side is turned on by positive feedback operation in the same manner near the zero cross point, and only the primary photocurrent flows on the CH1 side. It is.
[0010]
By the way, the structure of the bidirectional photothyristor including the phototransistors Q3 and Q3 ′ for optically controlling the gate voltages of the MOSFETs 5 and 5 ′ improves the lightning surge resistance and electrostatic breakdown resistance of the gate breakdown of the MOSFETs 5 and 5 ′. It is designed for the purpose. That is, even when a high voltage (rated 800 V) is applied between the terminal A and the terminal K, a voltage higher than the on-voltage of the phototransistors Q3 and Q3 ′ is not applied between the gate and source of the MOSFETs 5 and 5 ′. It is a mechanism to clamp the voltage.
[0011]
[Patent Document 1]
JP-A-6-302663 [0012]
[Problems to be solved by the invention]
However, the conventional screening methods disclosed in Patent Document 1 and Patent Document 2 have the following problems. That is, in any of the above screening methods, a DC voltage having a predetermined value not more than the breakdown voltage of a normal gate oxide film is directly applied to the gate electrode of the MOSFET.
[0013]
However, the above-described conventional screening method is applied to a bidirectional photothyristor incorporating phototransistors Q3 and Q3 ′ for optically controlling the gate voltages of MOSFETs 5 and 5 ′ for adding a zero cross function as shown in FIGS. In the case of application, as shown in FIGS. 3 and 4, a test voltage is applied between the gates and sources of the MOSFETs 5 and 5 ′ from the terminals T1 and K and the terminals T2 and A.
[0014]
Then, a punch-through phenomenon (FIG. 3 and FIG. 3) occurs between the emitter diffusion region (N type) 7 in the phototransistors Q3 and Q3 ′ and the well diffusion region (P type) 8 of the MOSFETs 5 and 5 ′ having the GND potential. In FIG. 4, the zener diodes 10 and 10 ′ are represented. Therefore, the voltage directly applied to the gate electrodes 9 and 9 ′ of the MOSFETs 5 and 5 ′ is limited, and a voltage higher than the punch-through voltage cannot be applied to the gate electrodes 9 and 9 ′.
[0015]
Therefore, in actual use, when a voltage having a steep rise is applied to the gate electrodes 9, 9 ′, a voltage higher than the punch-through voltage may be instantaneously applied to the gate electrodes 9, 9 ′. Nevertheless, a test for screening defective products of the gate oxide film 11 in a wafer state has not been performed.
[0016]
Accordingly, an object of the present invention is a bidirectional photothyristor chip including a MOSFET for adding a zero-cross function and a photodiode or a phototransistor for optically controlling the gate voltage of the MOSFET, and the gate oxide film of the MOSFET is damaged. A bidirectional photothyristor test device, a bidirectional photothyristor test method, and a tester that can eliminate defective chips that cause dielectric breakdown when a voltage with a steep rise due to the presence of a pinhole is present There is to do.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a bidirectional photothyristor test apparatus for conducting a screening test of a bidirectional photothyristor having a MOSFET that provides a zero-cross function and a photodiode or phototransistor that optically controls the gate voltage of the MOSFET. The photodiode or phototransistor has a peak voltage higher than the punchthrough voltage that is a voltage that reaches the punch-through with respect to the diffusion portion at the ground potential, and more than the time until the punch-through passes. Voltage application means for applying a voltage having a waveform that is lower than the punch-through voltage to the gate electrode of the MOSFET is provided.
[0018]
According to the above configuration, the voltage applied to the gate electrode of the MOSFET by the voltage applying unit is greater than the punch-through voltage before the time until the photodiode or phototransistor reaches the punch-through elapses. Has also dropped to a lower voltage. Therefore, the photodiode or phototransistor does not reach the punch-through, and a voltage higher than the punch-through voltage is applied to the gate electrode.
[0019]
That is, by setting the peak voltage to a voltage that is equal to or lower than the withstand voltage of the oxide film of the MOSFET and can destroy the abnormal gate oxide film, the gate oxide film has scratches and pinholes. A bi-directional photothyristor chip with an abnormal quality that causes dielectric breakdown when a voltage is applied is reliably removed.
[0020]
In the bidirectional photothyristor test apparatus of one embodiment, the voltage application means includes a DC power source, a capacitor charged by the DC power source, a switch for switching charging and discharging of the capacitor, and discharging by the capacitor. In this case, a resistor for overcurrent protection for limiting the current flowing into the gate electrode of the MOS field effect transistor is included.
[0021]
According to this embodiment, first, the switch is operated and the capacitor is charged by the DC power supply, and then the switch is switched and the voltage charged in the capacitor is instantaneously applied to the gate electrode of the MOSFET. To be applied. Therefore, a voltage capable of destroying the abnormal gate oxide film is applied to the oxide film of the MOSFET by optimally setting the voltage value of the DC power supply, the capacitance value of the capacitor, and the resistance value of the resistor.
[0022]
In the bidirectional photothyristor test apparatus of one embodiment, the capacitance value of the capacitor is 0.1 μF or more and 0.5 μF or less, and the resistance value of the resistor is 100 kΩ or more and 200 kΩ or less.
[0023]
According to this embodiment, for example, by setting the voltage value of the DC power source to 200 V or more and 300 V or less, the peak voltage is higher than the punch-through voltage and can break the abnormal gate oxide film. A voltage having a waveform that becomes a voltage lower than the punch-through voltage is applied to the oxide film of the MOSFET before the time to reach the time elapses.
[0024]
Further, the bidirectional photothyristor test apparatus of one embodiment includes test voltage recording means for recording a peak voltage applied to the gate electrode of the MOSFET by the voltage applying means as a test voltage.
[0025]
According to this embodiment, during the screening test, the peak voltage actually applied to the gate electrode of the MOSFET is recorded as the test voltage by the test voltage recording means. Therefore, it becomes easy to determine the optimum screening test method and to develop a bidirectional photothyristor having the above structure.
[0026]
The present invention also relates to a screening test method for a bidirectional photothyristor having a MOSFET giving a zero-crossing function and a photodiode or a phototransistor for optically controlling the gate voltage of the MOSFET. A peak voltage that is higher than the punch-through voltage and capable of destroying the abnormal gate oxide film, and has a waveform that is lower than the punch-through voltage before the time to reach the punch-through elapses. After a voltage is applied to the gate electrode of the MOSFET, the threshold voltage of the MOSFET is measured to determine the quality of the gate oxide film of the MOSFET.
[0027]
According to the above configuration, a peak voltage capable of destroying the abnormal gate oxide film is applied to the gate electrode of the MOSFET without causing the photodiode or the phototransistor to punch through. Therefore, by measuring the threshold voltage of the MOSFET after the peak voltage is applied, the quality of the gate oxide film of the MOSFET is accurately determined.
[0028]
In the bidirectional photothyristor screening test method of one embodiment, the screening test method is performed on a wafer on which a plurality of the bidirectional photothyristors are repeatedly formed.
[0029]
According to this embodiment, the screening test of the gate oxide film for the MOSFET for giving the zero cross function in the bidirectional photothyristor is efficiently performed in a short time in the wafer state.
[0030]
The tester according to the present invention is equipped with the bidirectional photothyristor test apparatus.
[0031]
According to the above configuration, the bidirectional photothyristor test apparatus is mounted on a tester used when testing the wafer. Therefore, this tester efficiently performs a screening test of the gate oxide film on the MOSFET of the bidirectional photothyristor in a short time in a wafer state.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. FIG. 1 is a circuit diagram of a bidirectional photothyristor test apparatus for realizing the bidirectional photothyristor test method of the present embodiment.
[0033]
In FIG. 1, reference numeral 22 denotes an N-type MOSFET for adding a zero-cross function in a bidirectional photothyristor to be subjected to a screening test by the bidirectional photothyristor test apparatus 21. Reference numeral 23 denotes a photodiode or phototransistor (hereinafter represented by a phototransistor) that optically controls the gate voltage of the MOSFET 22. The configuration other than the MOSFET 22 and the phototransistor 23 is the same as that in FIG. 3 and is not directly related to the description in the present embodiment, so that the description is omitted. Note that the Zener diode 24 has a punch-through phenomenon that occurs between the emitter diffusion region of the phototransistor 23 and the well diffusion region of the MOSFET 22 having the GND potential when a voltage is applied between the gate and the source of the MOSFET 22. It is shown explicitly.
[0034]
The bidirectional photothyristor test apparatus 21 has the following configuration. That is, the first switch SW1, the resistor R and the second switch SW2 are connected in series, and the second switch SW2 is connected to the first connection terminal 26, while the first switch SW1 is connected to the second switch via the power source V. The connection terminal 27 is connected. Further, a capacitor C is interposed between the node 25 between the first switch SW 1 and the resistor R and the second connection terminal 27. During the test, the gate electrode G of the N-type MOSFET 22 for adding the zero cross function of the bidirectional photothyristor to be tested is connected to the first connection terminal 26, while the source S of the MOSFET 22 is connected to the second connection terminal 27. To do.
[0035]
In the above configuration, in the screening test, first, the first switch SW1 is turned on, while the second switch SW2 is turned off, and the capacitor C is charged by the power supply V. Note that the voltage of the power source V is sufficiently higher than the voltage to be applied to the gate electrode G of the MOSFET 22.
[0036]
Thus, after charging the capacitor C, the first switch SW1 is turned off while the second switch SW2 is turned on, whereby the capacitor C is discharged and a high voltage is instantaneously applied to the gate electrode G of the MOSFET 22. In that case, the punch-through voltage of the phototransistor 23 (that is, the Zener voltage of the Zener diode 24) is set by optimally setting the voltage (V) of the power supply V, the resistance (R) of the resistor R, and the capacitance (C) of the capacitor C. A voltage higher than (50V)) can be applied.
[0037]
The resistor R is an overcurrent protection resistor that limits the current flowing into the gate electrode G of the MOSFET 22. In the present embodiment, the current limit is set to 500 μA. The capacitor C is variable in capacity and has an overvoltage protection function that limits the voltage applied to the gate electrode G of the MOSFET 22 so that the gate oxide film of the MOSFET 22 of the normal chip is not destroyed. In the present embodiment, the voltage limit is set to 250 V (normally, the breakdown voltage of a normal gate oxide film is about 300 V).
[0038]
Thus, after instantaneously applying a voltage higher than the punch-through voltage (zener voltage) to the gate electrode G of the MOSFET 22, the electrical characteristics such as the threshold voltage Vth of the MOSFET 22 (normally, the normal product has a threshold voltage Vth of 30 V). By measuring the above, it is possible to determine a chip that has been damaged due to an abnormality in the gate oxide film as a characteristic defect. In that case, by controlling the application time so that the applied voltage becomes lower than the punch-through voltage (zener voltage) before the phototransistor 23 reaches the punch-through state, a voltage higher than the punch-through voltage is applied to the gate electrode G. It can be applied.
[0039]
In the above description, the channel on one side (CH1 in FIG. 1) in the bidirectional photothyristor is described. Similarly, the first connection terminal of the bidirectional photothyristor test device 21 is also applied to the other channel. 26 may be connected to the gate electrode of the MOSFET while the second connection terminal 27 is connected to the source. In that case, one bidirectional photothyristor test device 21 may be replaced with a photothyristor of one channel and a photothyristor of the other channel, or a bidirectional photothyristor test device is separately provided for each channel photothyristor. You may connect.
[0040]
Incidentally, the test voltage applied to the gate electrode G of the MOSFET 22 during the screening test is arbitrarily set, and a high voltage with a sharp rise is applied between the terminals corresponding to the terminals A and K in FIG. In this case, it differs depending on the actual value of the voltage applied to the gate electrode G of the MOSFET 22. Therefore, when a voltage having a steep rise is applied between the two terminals of the good bidirectional photothyristor chip, it is necessary to measure the peak voltage actually applied to the gate electrode G of the MOSFET 22 in advance. Further, it has a peak voltage Vp ′ that is lower than the normal gate withstand voltage of 300 V and higher than the peak voltage Vp and can break the abnormal gate oxide film, and the punchthrough before the time to reach the punchthrough state elapses. A screening test can be reliably performed by instantaneously applying a high voltage with a sharp rise to a voltage lower than the voltage (Zener voltage) to the gate electrode G.
[0041]
As an example, when a voltage having a rising slope of 3300 V / μs is applied between the two terminals, the peak voltage Vp applied to the gate electrode G of the MOSFET 22 is about 80 V as shown in FIG. In the case of the bidirectional photothyristor, as shown in FIG. 2A, the power supply voltage of the bidirectional photothyristor test device 21 is set so that the peak voltage Vp ′ applied to the gate electrode G of the MOSFET 22 during the screening test is about 150V. V is set to about 300 V and the RC constant is adjusted. In this case, the margin of about 70 V with respect to the peak voltage Vp ′ is set from the breakdown characteristics (TDDB characteristics) of the oxide film in the MOSFET 22 and the guaranteed lifetime.
[0042]
First, the first switch SW1 is turned on, while the second switch SW2 is turned off to charge the capacitor C. Next, the first switch SW1 is turned off while the second switch SW2 is turned on to discharge the capacitor C. Then, as shown in FIG. 2 (a), the peak voltage Vp (Vp = about 80V) applied to the gate electrode G when a voltage having a rising slope of 3300V / μs is applied between the two terminals is normally exceeded. About 150 V is instantaneously applied to the gate electrode G of the MOSFET 22. When the time to reach the punch-through state (about 50 nm) elapses, the applied voltage drops below the punch-through voltage (= Zener voltage: about 50 V). At that time, in the case of a poor quality product in which the gate oxide film of the MOSFET 22 has scratches or pinholes, it is destroyed by an applied voltage of about 150V.
[0043]
As a result of the above, according to the present embodiment, it is possible to surely remove the bidirectional photothyristor chip having a defective MOSFET gate oxide film that has not been removed by the conventional direct application screening test but has flowed to the subsequent process. It can be done.
[0044]
The range of the power supply voltage V is about 200V to 300V. In this case, the capacitance C of the capacitor C is 0.1 μF to 0.5 μF, and the resistance R of the overcurrent limiting resistor R is suitably 100 kΩ to 200 kΩ. is there. For example, when V = 300 V, R = 150 kΩ, and C = 0.2 μF, the peak voltage Vp = 105 V applied to the gate electrode G is obtained.
[0045]
As described above, in the present embodiment, the bidirectional photothyristor test apparatus 21 is connected in series between the power supply V and the gate electrode G of the N-type MOSFET 22 on the bidirectional photothyristor side. The first switch SW1, the resistor R, the second switch SW2, and the capacitor C that is interposed between the source S of the MOSFET 22 and the node 25 and charges the voltage applied to the gate electrode G.
[0046]
When a voltage that is lower than the breakdown voltage of the gate oxide film of the MOSFET 22 and has a steep rise between the terminals of a good bidirectional photothyristor chip (corresponding to between the terminals A and K in FIG. 3) is applied. The peak voltage Vp ′ is higher than the peak voltage Vp applied to the gate electrode G and can destroy the abnormal gate oxide film, and the applied voltage becomes lower than the punchthrough voltage before reaching the punchthrough state. Thus, the power supply voltage V, the capacitance of the capacitor C, and the resistance of the resistor R are set.
[0047]
Therefore, after the capacitor C is charged by the power source V, the capacitor C is discharged, whereby an abnormal gate oxide film higher than the punch-through voltage is applied to the gate electrode G of the MOSFET 22 of the bidirectional photothyristor to be tested. A high voltage that can be destroyed can be instantaneously applied.
[0048]
That is, by using the bidirectional photothyristor test device 21 in the present embodiment and performing the test method as described above, the gate oxide film of the MOSFET for adding the zero-cross function has scratches and pinholes, so that However, it is possible to reliably remove defective chips that cause dielectric breakdown when a steep voltage is applied.
[0049]
In the above embodiment, the case where the phototransistor 23 is used as an element for optically controlling the gate voltage of the MOSFET for adding the zero-cross function in the bidirectional photothyristor has been described. Even when used, the same effect can be obtained.
[0050]
Although not described in detail, the bidirectional photothyristor test apparatus 21 is provided with a test voltage recording means to test the maximum voltage (peak voltage Vp ′) actually applied to the gate electrode G of the MOSFET 22 during the screening test. It is also possible to record it as a voltage.
[0051]
The bidirectional photothyristor test apparatus 21 can be incorporated in a conventional DC (direct current) tester. In such a case, the screening test of the gate oxide film in the MOSFET can be efficiently performed in a short time in the wafer state by using the DC tester.
[0052]
【The invention's effect】
As apparent from the above, the bidirectional photothyristor test apparatus of the present invention has a peak voltage higher than the punch-through voltage at the gate electrode of the MOSFET for giving the zero-cross function by the voltage applying means, Since a voltage having a waveform lower than the punch-through voltage is applied before reaching the gate electrode, a voltage higher than the punch-through voltage can be applied to the gate electrode.
[0053]
Therefore, by setting the peak voltage to a voltage that can destroy the abnormal gate oxide film of the MOSFET, since there are scratches and pinholes in the gate oxide film, dielectric breakdown is caused when a voltage with a sharp rise is applied. The bi-directional photothyristor chip with abnormal quality that is caused can be surely removed.
[0054]
That is, according to the present invention, it is possible to prevent the outflow of the abnormal quality bidirectional photothyristor chip to the subsequent process.
[0055]
Further, the bidirectional photothyristor screening test method of the present invention uses the bidirectional photothyristor test device to apply a voltage having a peak voltage capable of destroying the abnormal gate oxide film of the MOSFET for providing the zero cross function to the gate of the MOSFET. After the application to the electrodes, the threshold voltage of the MOSFET is measured to determine the quality of the gate oxide film of the MOSFET. Therefore, the quality of the gate oxide film can be determined by reliably destroying the abnormal gate oxide film of the MOSFET. It can be judged accurately.
[0056]
In addition, since the tester of the present invention is equipped with the bidirectional photothyristor test apparatus, the tester can efficiently perform a screening test of a gate oxide film on the MOSFET of the bidirectional photothyristor in a wafer state in a short time. It can be carried out.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a bidirectional photothyristor test apparatus according to the present invention.
FIG. 2 is a diagram showing a voltage waveform applied to a gate electrode of a MOSFET in FIG.
FIG. 3 is a circuit diagram of a conventional bidirectional photothyristor including a phototransistor that optically controls the gate voltage of a MOSFET for adding a zero-cross function.
4 is a partial cross-sectional view of the conventional bidirectional photothyristor shown in FIG.
[Explanation of symbols]
21. Bidirectional photothyristor test device,
22: N-type MOSFET,
23 ... Phototransistor,
24 ... Zener diode,
26: first connection terminal,
27. Second connection terminal,
V ... Power supply
SW1 ... 1st switch,
R ... resistance,
SW2 ... second switch,
C: Capacitor.

Claims (7)

ゼロクロス機能を付与するMOS電界効果トランジスタと、このMOS電界効果トランジスタのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテストを行う双方向フォトサイリスタテスト装置であって、
上記フォトダイオードまたはフォトトランジスタが接地電位にある拡散部に対してパンチスルーに至る電圧であるパンチスルー電圧よりも高いピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記MOS電界効果トランジスタのゲート電極に印加する電圧印加手段を備えたことを特徴とする双方向フォトサイリスタテスト装置。
A bidirectional photothyristor test apparatus for performing a screening test of a MOS field effect transistor imparting a zero-cross function and a bidirectional photothyristor having a photodiode or phototransistor that optically controls the gate voltage of the MOS field effect transistor,
The photodiode or phototransistor has a peak voltage higher than a punch-through voltage that is a voltage that reaches the punch-through with respect to the diffusion portion at the ground potential, and the punch-through is performed before the time until the punch-through elapses. A bidirectional photothyristor test apparatus comprising voltage application means for applying a voltage having a waveform lower than a through voltage to the gate electrode of the MOS field effect transistor.
請求項1に記載の双方向フォトサイリスタテスト装置において、
上記電圧印加手段は、直流電源と、この直流電源によって充電されるコンデンサと、上記コンデンサに対する充電と放電とを切り換えるスイッチと、上記コンデンサによる放電の際に上記MOS電界効果トランジスタのゲート電極に流れ込む電流を制限する過電流保護用の抵抗を含んで構成されていることを特徴とする双方向フォトサイリスタテスト装置。
The bidirectional photothyristor test apparatus according to claim 1,
The voltage application means includes a DC power supply, a capacitor charged by the DC power supply, a switch for switching charging and discharging of the capacitor, and a current flowing into the gate electrode of the MOS field effect transistor upon discharging by the capacitor A bidirectional photothyristor test device comprising a resistor for overcurrent protection that limits the current.
請求項2に記載の双方向フォトサイリスタテスト装置において、
上記コンデンサの容量値は、0.1μF以上且つ0.5μF以下であり、
上記抵抗の抵抗値は、100kΩ以上且つ200kΩ以下である
ことを特徴とする双方向フォトサイリスタテスト装置。
The bidirectional photothyristor test apparatus according to claim 2,
The capacitance value of the capacitor is 0.1 μF or more and 0.5 μF or less,
The bidirectional photothyristor test device, wherein the resistance value of the resistor is 100 kΩ or more and 200 kΩ or less.
請求項1に記載の双方向フォトサイリスタテスト装置において、
上記電圧印加手段によって上記MOS電界効果トランジスタのゲート電極に印加されるピーク電圧を試験電圧として記録する試験電圧記録手段を備えたことを特徴とする双方向フォトサイリスタテスト装置。
The bidirectional photothyristor test apparatus according to claim 1,
A bidirectional photothyristor test apparatus comprising test voltage recording means for recording a peak voltage applied to the gate electrode of the MOS field effect transistor by the voltage application means as a test voltage.
ゼロクロス機能を付与するMOS電界効果トランジスタと、このMOS電界効果トランジスタのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテスト方法であって、
請求項1に記載の双方向フォトサイリスタテスト装置によって、上記パンチスルー電圧よりも高く且つ異常ゲート酸化膜を破壊できるピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記MOS電界効果トランジスタのゲート電極に印加した後、
上記MOS電界効果トランジスタの閾値電圧を測定して、上記MOS電界効果トランジスタのゲート酸化膜の良否を判定する
ことを特徴とする双方向フォトサイリスタのスクリーニングテスト方法。
A screening test method for a bidirectional photothyristor having a MOS field effect transistor imparting a zero-crossing function and a photodiode or phototransistor for optically controlling the gate voltage of the MOS field effect transistor
The bidirectional photothyristor test apparatus according to claim 1 has a peak voltage higher than the punch-through voltage and capable of destroying the abnormal gate oxide film, and before the time until the punch-through elapses. After applying a voltage having a waveform lower than the through voltage to the gate electrode of the MOS field effect transistor,
A screening test method for a bidirectional photothyristor, wherein the threshold voltage of the MOS field effect transistor is measured to determine whether the gate oxide film of the MOS field effect transistor is good or bad.
請求項5に記載の双方向フォトサイリスタのスクリーニングテスト方法において、
上記スクリーニングテスト方法を、上記双方向フォトサイリスタが複数繰り返して形成されたウェハに対して行うことを特徴とする双方向フォトサイリスタのスクリーニングテスト方法。
In the bidirectional photothyristor screening test method according to claim 5,
A screening test method for a bidirectional photothyristor, wherein the screening test method is performed on a wafer on which a plurality of the bidirectional photothyristors are repeatedly formed.
請求項1に記載の双方向フォトサイリスタテスト装置が搭載されたことを特徴とするテスター。A tester comprising the bidirectional photothyristor test device according to claim 1.
JP2003002189A 2003-01-08 2003-01-08 Bi-directional photothyristor test apparatus, bi-directional photothyristor test method, and tester Expired - Lifetime JP3996855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003002189A JP3996855B2 (en) 2003-01-08 2003-01-08 Bi-directional photothyristor test apparatus, bi-directional photothyristor test method, and tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003002189A JP3996855B2 (en) 2003-01-08 2003-01-08 Bi-directional photothyristor test apparatus, bi-directional photothyristor test method, and tester

Publications (2)

Publication Number Publication Date
JP2004212332A JP2004212332A (en) 2004-07-29
JP3996855B2 true JP3996855B2 (en) 2007-10-24

Family

ID=32820007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003002189A Expired - Lifetime JP3996855B2 (en) 2003-01-08 2003-01-08 Bi-directional photothyristor test apparatus, bi-directional photothyristor test method, and tester

Country Status (1)

Country Link
JP (1) JP3996855B2 (en)

Also Published As

Publication number Publication date
JP2004212332A (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US5465190A (en) Circuit and method for protecting power components against forward overvoltages
US7576964B2 (en) Overvoltage protection circuit of output MOS transistor
Li et al. Indirect IGBT over-current detection technique via gate voltage monitoring and analysis
US20080285199A1 (en) Circuit Arrangement and Method For Protecting an Integrated Semiconductor Circuit
US8355228B2 (en) Semiconductor integrated circuit having protection circuit capable of protecting against ESD and EOS
US9857428B2 (en) Monitoring device and monitoring method for a switching element
US20100225346A1 (en) Device and method for evaluating electrostatic discharge protection capabilities
EP1642370B1 (en) Protection circuit for an integrated circuit device
CN112582290B (en) Semiconductor test device, method for testing semiconductor device, and method for manufacturing semiconductor device
US11831307B2 (en) Power switch drive circuit and device
TWI453426B (en) Method and circuit for electromigration test of electronic device under test
US11309308B2 (en) ESD protection circuit
JP3996855B2 (en) Bi-directional photothyristor test apparatus, bi-directional photothyristor test method, and tester
Boige et al. Short-circuit robustness of parallel SiC MOSFETs and fail-safe mode strategy
US5912496A (en) Semiconductor device having power MOS transistor including parasitic transistor
CN110635449A (en) Protection circuit and test structure
CN116008759A (en) Test circuit and test method
KR930008424B1 (en) Semiconductor source circuit
US10811065B2 (en) Read circuitry for electrostatic discharge switching memristive element
US5526214A (en) Short-circuit protective circuit and power darlington transistor module
JP2024064121A (en) Testing device and test method
JP4020305B2 (en) Test equipment
CN1240042A (en) Trimming circuit
Sundaramoorthy et al. A novel method to protect IGBT module from explosion during short-circuit in traction converters
JP2692565B2 (en) Semiconductor measuring equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3996855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

EXPY Cancellation because of completion of term