JP3990255B2

JP3990255B2 - 通信装置

Info

Publication number: JP3990255B2
Application number: JP2002306058A
Authority: JP
Inventors: 義功滑川; 康志武藤; 正博小嶋; 久幸丸山; 良新田
Original assignee: Hitachi Ltd; Hitachi Information and Control Solutions Ltd
Current assignee: Hitachi Ltd; Hitachi Information and Control Solutions Ltd
Priority date: 2002-10-21
Filing date: 2002-10-21
Publication date: 2007-10-10
Anticipated expiration: 2022-10-21
Also published as: JP2004146863A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＥＥＥ８０２．３において提唱されるＣＳＭＡ／ＣＤ(Carrier Sence Multiple Access with Collision Detection)方式を採用するＬＡＮに接続される通信装置に係り、特に、リピータチップを用いてＮＩＣ(Network Interface Card)部位を構成する通信装置に関する。
【０００２】
【従来の技術】
一般に、パソコンやプリンタ等の複数のノードがＣＳＭＡ／ＣＤアクセス方式を用い伝送路を介して通信を行う場合、各ノードの通信装置である通信インタフェース部は、伝送路の通信規格として１０ＢＡＳＥ−５を使用する場合、ＬＡＮコントローラと１０ＢＡＳＥ−５用シリアルアダプタ（１０ＢＡＳＥ−５用ＰＨＹチップ）とを用いて構成されるのが一般的である。
【０００３】
図６は伝送路の通信規格として１０ＢＡＳＥ−５を使用する場合の従来技術による通信インタフェース部の構成を示すブロック図である。図６において、１００は通信インタフェース部、３５０はＬＡＮコントローラ、４５０は１０ＢＡＳＥ−５用シリアルアダプタである。
【０００４】
従来技術による１０ＢＡＳＥ−５用の通信インタフェース部１００は、ＬＡＮコントローラ３５０と１０ＢＡＳＥ−５用シリアルアダプタ（１０ＢＡＳＥ−５用ＰＨＹチップ）４５０とを用いて構成される。そして、シリアルアダプタ４５０は、マンチェスタ等の符号へのエンコード（コード化）／デコード（コードの解読）、送信クロックの生成、受信クロックの抽出、トランシーバ・ケーブルのドライブ等の機能を行い、ＬＡＮコントローラ３５０は、外部同期によるビット同期の確立（クロックはシリアルアダプタが供給）、パケットの生成／分解、誤り検出及びバス使用権の制御等の機能を行っている。ＬＡＮコントローラ３５０と１０ＢＡＳＥ−５用シリアルアダプタ４５０との間のインタフェース信号としては、受信データＲＸＤ、受信データ用クロックＲＸＣ、送信データＴＸＤ、送信データ用クロックＴＸＣ、衝突検出信号ＣＯＬ、キャリアセンス信号ＣＲＳが使用される。
【０００５】
【発明が解決しようとする課題】
しかし、近年、伝送路の通信規格として１０ＢＡＳＥ−Ｔの使用が主流となってきており、１０ＢＡＳＥ−５をサポートするＬＡＮコントローラと１０ＢＡＳＥ−５用シリアルアダプタ（１０ＢＡＳＥ−５用ＰＨＹチップ）が衰退しているため、前述した従来技術で説明したような通信インタフェースを構成することができなくなってきており、１０ＢＡＳＥ−５インタフェースをサポートすることができなくなっている。
【０００６】
本発明の目的は、１０ＢＡＳＥ−５をサポートするＬＡＮコントローラと１０ＢＡＳＥ−５用シリアルアダプタとを使用することなく１０ＢＡＳＥ−５インタフェースをサポートすることを可能としたＮＩＣ(Network Interface Card)部位を構成する通信装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によれば前記目的は、ＣＳＭＡ／ＣＤ方式のＬＡＮに接続するＮＩＣ(Network Interface Card)部位を構成する通信装置において、１０ＢＡＳＥ−Ｔをサポートするリピータチップと、該リピータチップからの送信ラインに設けられたスイッチと、電源立上げや計画的リセット時に、前記スイッチを制御して送信ラインを遮断し、リセット解除後に、フレーム最大長時間とジャム信号長時間とを加えた時間の経過後、前記スイッチを制御して送信ラインを接続する手段とを備え、前記リピータチップにより１０ＢＡＳＥ−５による通信をサポートすることにより達成される。
【０００８】
【発明の実施の形態】
以下、本発明による通信装置の実施形態を図面により詳細に説明する。
【０００９】
図１は本発明の第１の実施形態による通信装置の構成を示すブロック図、図２は第１の実施形態による通信装置の動作を説明するタイミングチャートである。図１において、３００はＬＡＮコントローラ、４００はリピータチップであり、他の符号は図６の場合と同一である。
【００１０】
本発明の第１の実施形態による通信装置は、ＣＳＭＡ／ＣＤ方式のＬＡＮに接続するＮＩＣ(Network Interface Card)部位を構成するものであり、パソコンやプリンタ等のノードの通信装置を構成する通信インタフェース部に１０ＢＡＳＥ−ＴインタフェースをサポートするＬＡＮコントローラを用い、１０ＢＡＳＥ−５用シリアルアダプタの代わりに１０ＢＡＳＥ−Ｔインタフェースを１ポート以上、１０ＢＡＳＥ−５インタフェース（ＡＵＩインタフェース）を１ポート以上有するリピータチップを用い、ＡＵＩインタフェースを用いて１０ＢＡＳＥ−５インタフェースをサポートするものである。
【００１１】
図１に示す本発明の第１の実施形態による通信装置としての通信インタフェース部１００は、１０ＢＡＳＥ−ＴインタフェースをサポートするＬＡＮコントローラ３００と、図６により説明した１０ＢＡＳＥ−５用シリアルアダプタ３５０に代わるものとしてのリピータチップ４００とを備えて構成される。リピータチップ４００は、周辺装置として独立しているリピータＨＵＢ用のリピータＨＵＢチップであり、図１に示す例では、１０ＢＡＳＥ−Ｔインタフェースとして、伝送路側に２ポート、ＬＡＮコントローラ３００とのインタフェースに１ポートの３ポートを持ち、１０ＢＡＳＥ−５インタフェースとして、伝送路側に１ポート有している。
【００１２】
前述において、リピータチップ４００とＬＡＮコントローラ３００との間のインタフェースは、送信及び受信用それぞれのツイストペア線により構成され、図には、送信用のＴＸ＋、ＴＸ−、受信用のＲＸ＋、ＲＸ−として示している。また、伝送路側の１０ＢＡＳＥ−Ｔインタフェースも同様に、送信及び受信用それぞれのツイストペア線により構成されている。さらに、伝送路側で１０ＢＡＳＥ−５をサポートするインタフェースは、同軸ケーブルにより構成される。そして、リピータチップ４００は、１０ＢＡＳＥ−５のポートに対して、１０ＢＡＳＥ−Ｔフレームを１０ＢＡＳＥ−５フレームに変換して送信し、逆に、１０ＢＡＳＥ−５のポートからの１０ＢＡＳＥ−５フレームを１０ＢＡＳＥ−Ｔフレームに変換する。
【００１３】
前述では、リピータチップ４００は、伝送路側の１０ＢＡＳＥ−Ｔインタフェースを２ポート、１０ＢＡＳＥ−５インタフェースを１ポート有するとしたが、これらのポートの数は任意であり、さらに多くあってよい。また、伝送路側の１０ＢＡＳＥ−Ｔインタフェース上には、１０ＢＡＳＥ−Ｔを使用する多数の端末等が、また、１０ＢＡＳＥ−５インタフェース上には、１０ＢＡＳＥ−５を使用する多数の端末等が接続されてよい。
【００１４】
前述したように構成される本発明の第１の実施形態による通信装置によれば、１０ＢＡＳＥ−ＴをサポートするリピータＨＵＢ用のリピータＨＵＢチップを使用して１０ＢＡＳＥ−５インタフェースをサポートすることができる。
【００１５】
次に、図２に示すタイミングチャートを参照して、図１に示す通信インタフェース部１００の動作を説明する。ここで説明する動作は、リピータチップの電源をＯＮとして立ち上げる際のリセット解除時、あるいは、エラー処理によりリピータチップをリセットした際のリセット解除時における動作である。
【００１６】
いま、図１に示す通信インタフェース部１００を使用する上位側の装置、例えば、サーバ等から図２に示すように、リセット信号がリピータチップ４００に入力されたとする。そして、リセット信号が入力されているとき、伝送路にフレームが流れているものとする。
【００１７】
この場合、リピータチップは、リセット解除時から正常な動作状態となり、伝送路に流れているフレームを認識することになるが、伝送路上のフレームが正常なものであっても、この場合、フレームの途中からの認識となり、不正フレーム、例えば、ショートフレーム等と判定する。
【００１８】
一般に、１０ＢＡＳＥ−ＴをサポートするリピータやＨＵＢは、ＩＥＥＥ８０２．３による規格により、コンテンションが発生したり、不正フレームを受信すると、ジャム信号を送出し、他のノードへ異常発生を通知するよう規定されており、リピータチップもこれに準拠している。このため、前述したようなリセット信号解除時に、不正フレームを検出したと認識したリピータチップは、ジャム信号を伝送路に送出する。
【００１９】
このため、伝送路に送出されたジャム信号が伝送路に流れている伝送フレームとぶつかり、コリジョンを発生させ、伝送路上のフレームが破壊されてしまうことになる。また、伝送路上にフレームが送出されてから６４バイト以降で衝突が起こった場合、レイトコリジョンとなり、フレームを送信している装置がリトライを行わないため、フレーム抜けが発生してしまう。
【００２０】
前述したように、本発明の第１の実施形態は、リピータチップがリセットされリセット信号の解除時に伝送路にフレームが流れていなければ、何ら問題を生じさせることなく、１０ＢＡＳＥ−ＴをサポートするリピータＨＵＢ用のリピータＨＵＢチップを使用して、１０ＢＡＳＥ−Ｔをサポートすると共に、１０ＢＡＳＥ−５をもサポートすることができるが、リセット信号の解除時にフレーム抜けが生じることがある。このため、本発明の第１の実施形態は、パソコンやプリンタ等の通信インタフェース部としては適用可能であるが、制御用コンピュータ等のフレーム抜けが許されない通信装置の通信インタフェース部としては不適切である。
【００２１】
図３は本発明の第２の実施形態による通信装置の構成を示すブロック図、図４は図３におけるＭＯＳスイッチ制御部の動作を説明するフローチャート、図５は本発明の第２の実施形態による通信装置の動作を説明するタイミングチャートである。図３において、５００はＭＯＳスイッチ、６００はＭＯＳスイッチ制御部であり、他の符号は図１の場合と同一である。ここで説明する本発明の第２の実施形態は、リセット信号の解除時にフレーム抜けが生じることを防止することができるようにしたものである。
【００２２】
図３に示す本発明の第２の実施形態は、図１により説明した本発明の第１の実施形態の構成における伝送路側のインタフェースの送信ラインにＭＯＳスイッチ５００を設けると共に、リセット信号を受けてＭＯＳスイッチ５００を制御するＭＯＳスイッチ制御部６００を設けて構成したものであり、それ以外は、第１の実施形態と同一に構成されている。そして、送信ラインに設けられるＭＯＳスイッチ５００は、１０ＢＡＳＥ−Ｔに対するポート、１０ＢＡＳＥ−５に対するポートの全てのポートに設けられ、ＭＯＳスイッチ制御部６００により制御され、リセット信号の解除から一定時間の間送信ラインを断とするように制御され、この間に送出される可能性のあるジャム信号の伝送路への送出を遮断し、本発明の第１の実施形態での問題を解消している。
【００２３】
なお、ＬＡＮコントローラ側にはＭＯＳスイッチを設ける必要はない。この理由は、リピータチップが、その規格上、全てのポートにジャム信号を送出し、ポートの先の伝送路に制御されているネットワーク機器の全てに影響を与えるのに対して、ＬＡＮコントローラ側の出力部には、ＬＡＮコントローラ１台が接続されているだけであって、その影響が少ないためである。もちろん、ＬＡＮコントローラ側の出力ラインＲＸ＋、ＲＸ−にＭＯＳスイッチを設けてもよい。また、送信ラインに設けるＭＯＳスイッチは、送信ラインの遮断、接続を行うことができるものであれば、ＭＯＳ以外のどのようなスイッチを用いてもよい。
【００２４】
次に、図４に示すフローを参照して、ＭＯＳスイッチ制御部の動作を説明する。
【００２５】
（１）ＭＯＳスイッチ制御部６００は、通信インタフェース部に入力されるリセット信号を監視し、リセット信号がＯＮとされると、ＭＯＳスイッチ５００をＯＦＦにする（ステップ４０１、４０２）。
【００２６】
（２）リセット信号がＯＦＦされたか否かを監視し、リセット信号がＯＦＦとされると、ＭＯＳスイッチＯＦＦタイマーにカウントアップを開始させる（ステップ４０３、４０４）。
【００２７】
（３）ＭＯＳスイッチＯＦＦタイマーのカウンターの値を監視し、その値が、フレーム長最大時間＋ジャム信号送出時間を超えない間、ＭＯＳスイッチ５００をＯＦＦ状態に維持し、カウンターの値が、フレーム長最大時間＋ジャム信号送出時間を超えたときＭＯＳスイッチ５００をＯＮとする（ステップ４０５、４０６）。
【００２８】
前述したように、ＭＯＳスイッチ制御部６００は、通信インタフェース部１００への電源投入時のリセットや、エラー処理時のリセットによりＭＯＳスイッチ５００をＯＦＦとして送信部と伝送路との間を切断する。リセット解除時には、リセット解除後、最大フレーム長時間＋ジャム信号送出時間経過後、ＭＯＳスイッチ５００をＯＮとし、送信部と伝送路とを接続し、伝送路への信号の送信を可能にする。
【００２９】
次に、図２に示すタイミングチャートを参照して、前述したようなＭＯＳスイッチ制御を行う通信インタフェース部１００の動作を制御する。ここで説明する動作は、図２の場合と同様に、リピータチップの電源をＯＮとして立ち上げる際のリセット解除時、あるいは、エラー処理によりリピータチップをリセットした際のリセット解除時における動作である。
【００３０】
いま、図３に示す通信インタフェース部１００を使用する装置、例えば、サーバ等から図５に示すように、リセット信号が通信インタフェース部１００に入力されたとする。そして、リセット信号が入力されているとき、伝送路にフレームが流れているものとする。
【００３１】
この場合、リピータチップは、リセット解除時から正常な動作状態となり、伝送路に流れているフレームを認識することになるが、伝送路上のフレームが正常なものであっても、この場合、フレームの途中からの認識となり、不正フレーム、例えば、ショートフレーム等と判定し、本発明の第１の実施形態の場合と同様に、ジャム信号を送出する。
【００３２】
しかし、本発明の第２の実施形態では、リセット信号がＯＮとされてからリセット信号がＯＮとされた後、最大フレーム長時間＋ジャム信号送出時間となるまで間、ＭＯＳスイッチ制御信号により送信ラインに設けられているＭＯＳスイッチがＯＦＦとされているので、リピータチップのリセット解除時に、伝送路にジャム信号が送出されることを阻止することができ、伝送路上のフレームを破壊することがなくなり、フレーム抜けの発生を回避することができる。
【００３３】
前述した本発明の第２の実施形態によれば、１０ＢＡＳＥ−Ｔインタフェースを有するＬＡＮコントローラと、１０ＢＡＳＥ−Ｔインタフェースを１ポート以上、１０ＢＡＳＥ−５インタフェースを１ポート以上有するリピータチップとを用いて通信インタフェース部を構成し、電源をＯＮとして立ち上げる際のリセット解除時、または、エラー処理によりリピータチップをリセットする際のリセット解除時に、伝送路にジャム信号を誤送出することを阻止し、フレーム抜けの発生を回避することができる。
【００３４】
【発明の効果】
以上制御したように本発明によれば、１０ＢＡＳＥ−５をサポートするＬＡＮコントローラと１０ＢＡＳＥ−５用シリアルアダプタとを使用することなく１０ＢＡＳＥ−５インタフェースをサポートすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による通信装置の構成を示すブロック図である。
【図２】第１の実施形態による通信装置の動作を説明するタイミングチャートである。
【図３】本発明の第２の実施形態による通信装置の構成を示すブロック図である。
【図４】図３におけるＭＯＳスイッチ制御部の動作を説明するフローチャートである。
【図５】本発明の第２の実施形態による通信装置の動作を説明するタイミングチャートである。
【図６】伝送路の通信規格として１０ＢＡＳＥ−５を使用する場合の従来技術による通信インタフェース部の構成を示すブロック図である。
【符号の説明】
１００通信インタフェース部
３００、３５０ＬＡＮコントローラ
４００リピータチップ
４５０１０ＢＡＳＥ−５用シリアルアダプタ
５００ＭＯＳスイッチ
６００ＭＯＳスイッチ制御部

Claims

ＣＳＭＡ／ＣＤ方式のＬＡＮに接続するＮＩＣ(Network Interface Card)部位を構成する通信装置において、１０ＢＡＳＥ−Ｔをサポートするリピータチップと、該リピータチップからの送信ラインに設けられたスイッチと、電源立上げや計画的リセット時に、前記スイッチを制御して送信ラインを遮断し、リセット解除後に、フレーム最大長時間とジャム信号長時間とを加えた時間の経過後、前記スイッチを制御して送信ラインを接続する手段とを備え、前記リピータチップにより１０ＢＡＳＥ−５による通信をサポートすることを特徴とする通信装置。